[go: up one dir, main page]

JP3568749B2 - 半導体のドライエッチング方法 - Google Patents

半導体のドライエッチング方法 Download PDF

Info

Publication number
JP3568749B2
JP3568749B2 JP25749297A JP25749297A JP3568749B2 JP 3568749 B2 JP3568749 B2 JP 3568749B2 JP 25749297 A JP25749297 A JP 25749297A JP 25749297 A JP25749297 A JP 25749297A JP 3568749 B2 JP3568749 B2 JP 3568749B2
Authority
JP
Japan
Prior art keywords
etching
substrate
cleaning
chamber
cleaning step
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP25749297A
Other languages
English (en)
Other versions
JPH10233387A (ja
Inventor
肇 曽我
憲司 近藤
芳和 坂野
英司 石川
裕司 市川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP25749297A priority Critical patent/JP3568749B2/ja
Priority to US08/992,108 priority patent/US6090718A/en
Publication of JPH10233387A publication Critical patent/JPH10233387A/ja
Application granted granted Critical
Publication of JP3568749B2 publication Critical patent/JP3568749B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • H01L21/67069Apparatus for fluid treatment for etching for drying etching
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/905Cleaning of reaction chamber
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/906Cleaning of wafer as interim step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、シリコン(Si)基板に対してドライエッチングを行い、基板上にトレンチ(深溝)や深孔などを形成する方法に関する。特に、枚葉毎に安定してエッチングできる方法に関する。
【0002】
【従来の技術】
従来、シリコン基板上に形成された半導体素子内を絶縁分離するために、エッチングにより基板にトレンチを形成することが行われている。このトレンチは、エッチングにより形成されるが、SiOから成るマスクに対する被エッチング材のエッチング速度比(選択比:(Siのエッチング速度)/(SiO のエッチング速度))が高い条件、即ちSiOがエッチングされにくい条件に設定し、深さ方向にのみ選択的にエッチングして高アスペクト比の溝形状を得るようにしている。
しかし、この方法では、SiO系の反応生成物を発生させながらエッチングを行うために、(1) 反応生成物の凝集、(2) エッチング室内に堆積した反応生成物の剥離、(3) マスクからのSiOの脱離などが主な原因となって被エッチング部分にSiO系の異物が堆積し、この異物がエッチングのマスクとなって、エッチングされない部分、即ちブラックシリコン(Si)といわれるエッチング残渣が発生するという問題がある。このエッチング残渣の発生過程を図15に模式的に示す。
【0003】
シリコン基板2上に形成されたマスク1の所定領域が開口された被エッチング部6(図15(a))をエッチングすることでトレンチ3が形成され、このエッチング中にトレンチ3上に異物5が堆積すると(図15(b))、以後、異物5がエッチング時にマスクとなって柱状のブラックSi(エッチング残渣)4が発生する(図15(c))。このブラックSi4の大きさが大きい場合には適正な分離幅が得られず、素子間の絶縁分離が困難になる。又、ブラックSi4の発生量は、異物の発生が多いほど多くなり、これに伴い絶縁不良が発生する確率も高くなる。よって、反応生成物が発生しやすいエッチング条件ほど、ブラックSi4が発生しやすくなる。トレンチエッチングではSiO系の反応生成物を発生させながらエッチングするため、ブラックSiが発生する確率が高い。従来、基板の外周から数mmの範囲は、マスクのパターン形成工程でレジストを除去するため、マスクに覆われておらず、被エッチング材が露出した状態でエッチングを行っていたので、トレンチ幅と比較して広い部分にブラックSiが発生し、それらのブラックSiが後工程において折れることにより異物源となる可能性もある。
【0004】
これを解決するために、基板外周部にSiOマスクを残すことにより、異物の発生を抑える方法が考えられる。しかし、基板外周部にSiOマスクを残してエッチングを行うことで、基板面積に対する被エッチング部分の面積の割合が小さくなり、反応生成物の生成量が減少するために低選択比となる。よって、SiOマスクのエッチングが多くなるので、これを抑制するためエッチング条件を反応生成物量が多くなるエッチング条件、即ち、高選択比の条件に変更する必要がある。具体的にはSiFガスとOガスの流量比を増加させる。又、基板の外周部ほどスパッタエッチングの効果でマスクのエッジ部が削られる傾向があるため、基板の径が大きくなるとマスクを保護するために、エッチング条件を高選択比の条件に変更する必要がある。しかし、この選択比の条件変更に伴って、反応生成物の生成量が増加し、被エッチング部に付着する異物の量が増加し、ブラックSiの発生量が増え、絶縁不良が発生してしまう。
【0005】
このようにブラックSiの発生を抑えるためには、反応生成物の発生を抑制すればよいが、反応生成物を抑制しようとすれば低選択比となり、高選択比にしようとすれば反応生成物の発生が増加する。これら背反する問題を解決する方法として、例えば特開平8−17804号公報に開示されている技術が知られている。このエッチング方法では、被エッチング基板をチャンバ内に載置し、F 系ガスを用いたプラズマ放電によりクリーニングを行い、Si基板上に露出した自然酸化膜と、前回の基板のトレンチエッチングによりチャンバ内に付着した反応生成物とを除去してから、Cl系、I 系、Br系を含むガスを用いて次の基板のトレンチエッチングを行う構成としている。この自然酸化膜を除去することにより良好なトレンチ形状が得られ、チャンバ内に付着した反応生成物を除去することにより、反応生成物の堆積を防止し、安定したエッチングを可能としている。
【0006】
【発明が解決しようとする課題】
しかしながら、F系ガスによるエッチングは等方的であるので、被エッチング基板をチャンバ内に設置した状態でクリーニングを行うと、被エッチング基板のトレンチ形状が変化し、精度よくトレンチを形成できないという問題がある。
【0007】
従って、本発明の目的は、上記課題に鑑み、被エッチング基板をチャンバ内から取り出し、ダミーの基板をチャンバ内に設置してクリーニングを行うことにより、被エッチング基板のトレンチを精度よく形成できるようにしたドライエッチング方法を実現することである。
【0008】
【課題を解決するための手段】
上記の課題を解決するために、請求項1に記載の手段によれば、シリコンから成る基板をドライエッチングする方法において、まず、エッチング工程により基板がドライエッチングされる。そして、エッチング工程の終了後、クリーニング工程により基板がエッチング室の外に排出され、代わりにダミー基板がエッチング室内に設置され、エッチング室内に生成された反応生成物がエッチングされる。クリーニング工程の後に、シーズニング工程において、クリーニング工程によりエッチングされた反応生成物をエッチング室内から除去すると共に、エッチング室内の雰囲気及び基板の温度を調整する。シーズニング工程の後に、パージ工程において、プラズマを発生させない状態でエッチング工程で用いられるガスと略同等の組成から成るガスを流し、エッチング室内に浮遊する異物及びダミー基板上に付着した異物を除去する。これら全ての工程の終了後に、次の基板がエッチング室内に設置されて次のドライエッチングが行われる。
このようにクリーニング工程により、ドライエッチングによる反応生成物が枚葉毎に除去されるので、反応生成物の堆積を低減でき、エッチング室内に付着した反応生成物の剥離を起因とした異物の発生量を低減できる。これにより、ブラックシリコンの発生を抑制し、素子間を良好に絶縁できる。又、クリーニング工程では、エッチングされた基板はエッチング室の外に置かれるので、クリーニング工程によりトレンチ形状が変化することがなく、トレンチ形状の精度を高めることができる。また、シーズニング工程により、エッチングされた反応生成物の浮遊物がエッチング室内から除去されるので、浮遊物を起因とした異物の発生量を低減できる。又、エッチング室内の雰囲気及び基板の温度が調整されるので、シーズニング工程の後のエッチング工程を速やかに且つ安定して実行することができる。また、パージ工程により、ダミー基板上に付着した異物やエッチング室内に浮遊する異物をより低減できる。
【0009】
請求項2に記載の手段によれば、複数回の工程に分割して実行されるエッチング工程と、各エッチング工程間に行われ、基板をエッチング室の外に置き、各エッチング工程によりエッチング室内に生成された反応生成物をエッチングするクリーニング工程とを有し、クリーニング工程の後に基板をエッチング室内に戻して次にエッチング工程を行う。
これにより、エッチング室内に付着した反応生成物がクリーニング工程によりエッチングされることにより、エッチング室内に付着した反応生成物の剥離を起因とした異物の発生量を低減することができる。又、エッチング工程が分割実行されるので、各エッチング工程におけるエッチング時間が短縮され、各エッチング工程において発生する異物の量を低減でき、これによってもブラックSiの発生を低減できる。
【0010】
請求項3に記載の手段によれば、クリーニング工程の後に、クリーニング工程によりエッチングされた反応生成物をエッチング室内から除去すると共に、エッチング室内の雰囲気及び基板の温度を調整するシーズニング工程を備える。これにより、エッチングされた反応生成物の浮遊物がエッチング室内から除去されるので、浮遊物を起因とした異物の発生量を低減できる。又、エッチング室内の雰囲気及び基板の温度が調整されるので、シーズニング工程の後のエッチング工程を速やかに且つ安定して実行することができる。
【0011】
請求項4に記載の手段によれば、シーズニング工程の後に、プラズマを発生させない状態でガスを流し、エッチング室内に浮遊する異物及びダミー基板上に付着した異物を除去するパージ工程を備える。これにより、ダミー基板上に付着した異物やエッチング室内に浮遊する異物をより低減できる。
【0012】
請求項5に記載の手段によれば、クリーニング工程、シーズニング工程及びパージ工程がロット間に行われることにより、エッチング室内に堆積する反応生成物をより効果的に除去できるので、エッチング室を開放して洗浄が不要となり、製造効率が向上する。
【0013】
請求項6に記載の手段によれば、クリーニング工程では、ダミー基板のエッチング速度は基板のエッチング速度より小さくすることにより、エッチャントの消費量を抑制でき、効果的に反応生成物を除去できる。
【0014】
請求項7に記載の手段によれば、第1のクリーニング工程と、その第1のクリーニング工程とは異なる圧力で行われる第2のクリーニング工程とでクリーニング工程が構成される。これにより、高圧条件下でクリーニング工程を行うと、等方性エッチングであるのでエッチング室内に堆積した反応生成物が均一に除去され、低圧条件下でクリーニング工程を行うと、方向性が強いので、エッチング室の中央部に堆積した反応生成物が除去される。このように、クリーニング工程を圧力の異なる2つの工程で構成することで、より効果的に反応生成物を除去できる。
【0015】
請求項8に記載の手段によれば、SiO系の反応生成物をエッチングする条件で各クリーニング工程を行うことにより、エッチング室内に付着した反応生成物をより良好に除去することができる。
【0016】
請求項9に記載の手段によれば、SF 又はNF の少なくとも一種を含有するガスを用いてクリーニング工程を行うことにより、エッチング室内に付着した反応生成物を良好に揮発除去できる。
【0017】
請求項10に記載の手段によれば、複数回の工程に分割して実行されるエッチング工程と、各エッチング工程間に行われ、プラズマを発生させない状態で各エッチング工程で用いられるガスと略同等の組成から成るガスを流し、エッチング室内に浮遊する異物及び基板上に付着した異物を除去するパージ工程とを用いて、シリコン基板のドライエッチングを行う。
これにより、各エッチング工程間にパージ工程を設けることで、基板上に付着した異物を除去すると共に、エッチング室内に浮遊する異物をエッチング開始時の状態に低減することができ、異物をマスクとして形成されるブラックSiの発生を低減させることができる。又、エッチング工程が分割されるので、各エッチング工程におけるエッチング時間が短縮され、各エッチング工程において発生する異物の量を低減でき、これによってもブラックSiの発生を低減できる。また、パージ工程後のエッチング工程を速やかに実行できる。
【0018】
請求項11に記載の手段によれば、各エッチング工程で用いられるガスと略同等の組成から成るガスを用いてパージ工程を行うことにより、パージ工程後のエッチング工程を速やかに実行できる。
【0019】
請求項12に記載の手段によれば、エッチング工程におけるガス組成及び流量比を同一にして、プラズマを発生させる電力の供給を停止した条件でパージ工程を行うことにより、基板に対するエッチングを抑制して基板に付着した異物及びエッチング室内に浮遊した異物を良好に除去できる。又、エッチング工程とパージ工程とにおいて各ガスの流量比は一定に保持しているので、パージ工程後のエッチング工程をより速やかに且つ当初から安定して実行することができる。
【0021】
請求項1に記載の手段によれば、パージ工程が、次のエッチング工程に入る前に圧力の安定化及び流量の安定化を行う工程を有することにより、パージ工程後におけるエッチング工程をさらに速やかに且つ安定して実行することができる。
【0022】
請求項1に記載の手段によれば、ダミー基板の表面にSiO膜が形成されることにより、SFガスを用いてエッチングを行えば、SiOに対するエッチング速度はSiに対するエッチング速度より小さいので、SFガスの消費が抑制され、反応生成物の除去効率を高めることができる。
【0023】
【発明の実施の形態】
(第1実施例)
以下、本発明を具体的な実施例に基づいて説明する。
ドライエッチング装置として、図1の模式的断面図に示すようなRIE(Reactive Ion Etching: 反応性イオンエッチング) 装置を用いた。RIE の代わりにECR(Electron Cyclotron Resonanse) 装置やICP(Inductivity Coupled Plasma) 装置などを用いてもよい。
図1において、エッチング室301内に上部電極304と下部電極305があり、この下部電極305に対象とする基板308を配置し、ガス導入口302より下記に述べるエッチングガスが導入され、排気口303から排出される。基板308は、Si基板2内に酸化膜7が埋め込まれ、被エッチング領域が開口したSiOから成るマスク1がSi基板2上に形成されており(図15参照)、クランプ309(図5参照)により固定される。電極304、305間には高周波電源306より13.56MHzの電力が供給され、電極304、305間でガスプラズマが生じて基板308のエッチングが行われる。尚、このRIE 装置はエッチング室301の周りにマグネットコイル307が配置してあるマグネトロン方式である。尚、後述の各実施例においても、図1に示す装置が用いられる。
【0024】
上記RIE 装置において、用いたエッチングガスは、HBr 、SFとSiF、それからHeガスを含むOガス( 以下、「He,Oガス」と記す) であり、図3に示す条件にてエッチングを行った。He,OガスはHe:Oが7:3 の構成の混合ガスを使用したが、流量が制御できればOガス単独でもよく、又、他の不活性ガスを含んでいてもよい。
【0025】
本実施例では、一枚の基板に対するエッチングを終了する毎に、クリーニング専用のダミー基板を用いたドライクリーニング工程を設けた構成とした。一例として、図2に本実施例における工程フローを示す。
本実施例では、一枚の基板のエッチングの終了後、被エッチング基板308をエッチング室301内から取り出し、代わりにSi基板上にSiOが形成されたクリーニング専用のダミー基板を基板308のあった位置に配置し、枚葉クリーニング工程CL1を行う。この枚葉クリーニング工程CL1は、クリーニング工程C1を80秒間行った後、シーズニング工程S1を20秒間行い、その後パージ工程P1を60秒間行う構成とした。
【0026】
各工程C1、S1及びP1における実施条件を図4に示す。図4に示されるように、クリーニング工程C1では、ガス組成はSFのみであり、上部電極304、下部電極305、エッチング室301の内壁及びクランプ309に付着した反応生成物をSFを用いたエッチングにより除去する工程である。このクリーニング工程C1により、エッチング中にエッチング室301内に付着したSiO系の反応生成物が取り除かれるため、次の基板のエッチング中に、エッチング室301内に付着した反応生成物の剥離を起因とした異物の被エッチング部への付着を防止することが可能である。
シーズニング工程S1は、エッチング条件に類似したガス条件で行い、エッチング室301内の雰囲気の調整、基板温度の調整及びクリーニング工程C1にてエッチングした反応生成物のエッチング室301内からの除去を行う。本実施例では、シーズニング工程S1のガス条件は、エッチング条件と比較して反応生成物の形成に寄与するHBr 、SiF、及びOのガス供給量を少なくし、新たに発生する反応生成物量が少なくするようにした。
パージ工程P1は、エッチング条件に類似した条件でガスを供給し、RFパワーを出力せず、磁場を発生しない構成とし、従ってガスプラズマを発生させない状態でガスを流すようにした。パージ工程P1は、シーズニング工程S1後に、エッチング室301内に浮遊した状態で残留する異物を除去する。
【0027】
本実施例では、クリーニング専用のダミー基板として、表面がSiOである基板を用いている。SFガスは、SiOに対するエッチング速度よりSiに対するエッチング速度の方が大きいので、Si基板を用いると、Si基板のエッチングによりSFが消費されて、反応生成物の除去効率が低下する。よって、表面がSiOであるダミー基板を用いることにより、SFガスの消費が抑制され、反応生成物の除去効率を高めることができる。
又、シーズニング工程S1においても、Siのエッチング速度が大きいので、Siから成るダミー基板を用いると新たに反応生成物が発生しやすくなるので、この場合にも表面がSiOであるダミー基板を用いることが望ましい。
【0028】
本実施例では、ダミー基板は、Si基板を熱酸化して0.95μm の厚さのSiOを形成後、CVD 法により1 μm のSiOを形成したものを用いた。ダミー基板のSiOの削り量は、クリーニング工程C1で1250Å、シーズニング工程S1で15Åであった。このため、ダミー基板1枚で、15回の枚葉クリーニング工程に使用することができる。
【0029】
従来では、図5(a)に示すように、クランプ309により基板308を固定した状態でエッチングを行うと、図5(b)に示すように、エッチング中にエッチング室301(クランプ309上を含む)内に反応生成物310が堆積し、その反応生成物310の剥離がパーティクル源となっていた。本実施例では、ダミー基板311を用いて枚葉毎にクリーニングによって反応生成物310をエッチングすることにより、図5(c)に示すように反応生成物310が堆積せず、パーティクルを低減できる。その結果、パーティクルを起因としたエッチング残渣を低減できる。
図6は、25枚の基板308から成る1ロットのドライエッチング終了後において、クランプ309上の反応生成物310の堆積領域と、0.3 μm 以上の大きさのパーティクルの個数とを示した説明図である。従来では、クランプ309上の広い領域に多量の反応生成物310が堆積し、その結果、基板308の面内で約700 個のパーティクルがあったが、本実施例では、クランプ309の内周にのみ反応生成物310が堆積し、パーティクル数は30個に低減できた。
【0030】
(第2実施例)
本実施例の特徴は、2段階のクリーニング工程を設け、エッチング室内に堆積した反応生成物をより良好に除去できるようにした点である。
図7は、本実施例における工程フローを示した模式図である。本実施例では、クリーニング専用のダミー基板を用いて枚葉毎に、枚葉クリーニング工程CL2を行っている。枚葉クリーニング工程CL2は、第1クリーニング工程C21、第2クリーニング工程C22、シーズニング工程S2及びパージ工程P2が順に実行される。各工程C21、C22、S2及びP2では、第1実施例と同様にエッチングの終了した基板308がエッチング室301内から取り出され、代わりにダミー基板311を配置して実行される。
【0031】
図8は、各工程C21、C22、S2及びP2の条件を示した図である。第1クリーニング工程C21、シーズニング工程S2及びパージ工程P2は、それぞれ第1実施例におけるクリーニング工程C1、シーズニング工程S1及びパージ工程P1と同一の条件に設定されている。第2クリーニング工程C22は、第1クリーニング工程C21に比較して、低圧、高RFパワーの条件で実行される。これにより、プラズマをエッチング室の中央部に集中させて物理的なエッチング効果を高め、基板付近の堆積物の除去を可能としている。
【0032】
図9は、クリーニングの条件(圧力及び時間)と、25枚から成るロットのドライエッチング終了後におけるクランプ309上に残留した反応生成物310の堆積状況を示した関係図である。
この図に見られるように、第1クリーニング工程C21で用いた圧力(300mTorr)下でのエッチングだけでは、クランプ309の内周に反応生成物310が残る。一方、第2クリーニングC22で用いた圧力(100mTorr)下でのエッチングだけでは、クランプ309の外周と爪の側面部に反応生成物310が残る。この結果より、低圧条件では、エッチング室の中央部の堆積物の除去に有効であるが、周囲のプラズマ密度が低減するため周辺部における堆積物の除去が困難であることがわかる。又、高圧条件では、比較的等方性のエッチングであるため、エッチング室内の堆積物を均一に除去できるが、堆積量が多い基板の中央部における除去が困難であることがわかる。よって、高圧条件下で行う第1クリーニング工程C21と、低圧条件下で行う第2クリーニング工程C22とを組み合わせることにより、エッチング室内の堆積物を効率よく除去可能である。
【0033】
低圧条件では、エッチング室の中央での堆積物のエッチング速度が大きくなると同時に、ダミー基板上でのSiOのエッチング速度も大きくなる。このため、エッチング時間は必要最小限にすることが望ましい。本実施例では、第2クリーニング工程C22の時間を15秒とした。
又、ダミー基板は、Si基板上に熱酸化により0.95μm のSiOを形成し、その後、CVD 法により2μm のSiOを形成した基板を用いた。本実施例における枚葉クリーニング工程CL2でのSiOの削れ量は1回当たり1850Åであった。このため、ダミー基板1 枚で、15回の枚葉クリーニング工程CL2に用いることができる。このように、2段階のクリーニング工程C21、C22を設けることによって、図6に示されるように、クランプ309上に堆積した反応生成物310は目視で確認できない程度に除去できた。又、パーティクル数も、第1実施例よりさらに低減できた。
尚、本実施例では、第1クリーニング工程C21を高圧で行い、第2クリーニング工程C22を低圧で行ったが、第1クリーニング工程C21を低圧で行い、第2クリーニング工程C22を高圧で行う構成としてもよい。
【0034】
(第3実施例)
本実施例では、ロット間のクリーニングに適用した点に特徴がある。このロット間クリーニング工程では、第1実施例と同様に基板がエッチング室内から取り出され、代わりにダミー基板がエッチング室内に配置される。
図2に示されるように、ロット間クリーニング工程R1は、1ロットのドライエッチング終了後に、エッチング室内に残留している反応生成物の除去に用いられる。このクリーニング工程R1のフローは第2実施例と同様であり、各工程の条件を図10に示す。図10に示されるように、高圧の第1クリーニング工程、低圧の第2クリーニング工程、シーズニング工程及びパージ工程が順次実行されることで、エッチング室内の反応生成物をより良好に除去することができる。
この第3実施例と、上記の第1又は第2実施例とを組み合わせることにより、エッチング室内の反応生成物をより効果的に除去できる。これにより、従来では、エッチング室内の反応生成物が除去しきれない場合に、エッチング室を開放して洗浄していたが、そのような作業の頻度を低減でき、製造効率をより高めることができる。
【0035】
(第4実施例)
本実施例では、複数回に分割されたエッチング工程間にエッチング室301内に付着した反応生成物を除去する工程を設けることによって異物の被エッチング部への堆積量を低減させるようにした点に特徴がある。
図11(a)は本実施例における工程フローを示した模式図である。まず、図3に示す条件でエッチング工程E1を600 秒間行い、この後、基板をエッチング室内から取り出し、代わりに基板上にSiOが形成されたダミー基板を配置し、クリーニング工程C1を80秒間行う。このクリーニング工程C1の条件は、図11(b)に示されるようにガス組成はSFのみであり、上部電極、下部電極、エッチング室の内壁に付着した反応生成物をSFを用いたエッチングにより除去する工程である。このクリーニング工程C1によりエッチング工程E1にてエッチング室内等に付着したSiO系の反応生成物が取り除かれるため、後のエッチング工程において、エッチング室内等に付着した反応生成物の剥離を起因とした異物の被エッチング部への堆積を防止することが可能である。
【0036】
続いて、クリーニング工程C1の後、シーズニング工程S1を図11(b)に示す条件にて20秒間行う。このシーズニング工程S1は、エッチング室内の雰囲気の調整、基板温度の調整、及びクリーニング工程C1にてエッチングした反応生成物の浮遊物をエッチング室内から除去する。このシーズニング工程S1の実行の後、基板をエッチング室の下部電極上に戻し、エッチング工程E2を1000秒間行い、所定のトレンチ形状を得る。
【0037】
上記の図11(a)に示す工程フローとすることで、エッチング室内の反応生成物が除去されるため、エッチング時における異物の影響を低減でき、ブラックSiの発生を抑止し、製品歩留りを向上させることができる。又、シーズニング工程S1により基板温度及びエッチング室内の雰囲気が調整されるので、シーズニング工程S1の後工程であるエッチング工程E2を速やかに行うことができる。又、これら目的(反応生成物の浮遊物の除去、シーズニング工程S1後の速やかなエッチング工程E2の実施)を満たせば、図11(b)に示されるシーズニング工程S1の各条件を変更することは可能である。又、エッチング室内に浮遊する異物や基板上に付着した異物を除去するために、図11(a)に示される工程フローにパージ工程を加えてもよい。
又、上記のクリーニング工程C1ではSFを用いたが、三フッ化窒素(NF) を用いてもエッチング室内に付着した反応生成物を良好に除去できる。
【0038】
(第5実施例)
本実施例の特徴は、エッチング工程を複数回に分割して行い、各エッチング工程間にパージ工程を設けた点である。一例として、図12(a)に本実施例における工程フローを示す。本実施例では、図3に示す条件でエッチング工程E1を600 秒間行った後に、パージ工程P1を300 秒間行い、このパージ工程P1の後に工程E1と同一の条件でエッチング工程E2を1000秒間行う構成とした。
パージ工程P1において用いられたガスの組成は、エッチング工程E1、E2で用いられたガスの組成と同様であり、各ガスの条件を図12(b)に示す。図12(b)に示されるようにパージ工程P1では、RFパワーを出力せず、磁場を発生しない構成とし、従ってガスプラズマを発生させない状態でガスを流すようにした。
【0039】
このように複数回に分割されたエッチング工程E1、E2を行うことにより、各エッチング工程E1、E2におけるエッチング時間を短縮することができ、各工程E1、E2における異物の発生量を低減できる。
又、従来では、図13(a)に示すように異物5がエッチング室301内を浮遊した状態や、トレンチ3内に付着した状態でエッチングが行われるために、トレンチ3内の異物5がマスクとして機能し、ブラックSi4が形成されるため、トレンチ3の両側を絶縁分離することができなかったが、図13(a)に示すようにエッチング工程を複数の工程E1、E2に分割し、その間にパージ工程P1を設けることによって、図13(b)に示すように基板表面やエッチング室301内を浮遊する異物5が除去されるため、ブラックSiの発生が防止され、トレンチ3の両側を良好に絶縁分離することが可能である。
本実施例により、トレンチエッチングにおけるブラックSi4の発生量を低減できるため、図14に示されるように、トレンチによる絶縁分離の歩留りが約70% となり、パージ工程を設けない従来の製造工程における歩留り約0%に比較して大幅に向上させることができた。
【0040】
本実施例では、パージ工程P1におけるガス組成及び流量をエッチング工程E1、E2におけるガス組成及び流量と同一としているので、パージ工程P1におけるエッチング室内の雰囲気がエッチング時の条件と変わることがなく、パージ工程P1後に速やかに且つ当初から安定してエッチング工程E2を実行することが可能である。
又、パージ工程P1において、パージ効果を高めるために、選択比の低い条件、即ち保護膜の形成に寄与する0系、及び基板のエッチングに寄与するBr系のガスを用いずに低選択比のF 系のガスを用いて大流量でパージを行う構成としてもよい。
又、パージは長時間実施するほど効果が高いが、基板の温度が低下してエッチング特性が変化する可能性があるので、基板温度が変化しない範囲にパージ工程P1の実行時間を設定する必要がある。これらの条件(エッチング室内の雰囲気、基板温度の変化)を満たす範囲であれば、パージ時間を変更することが可能である。例えば、1つのエッチング工程の時間h に対して、パージ時間を0.2h〜0.8hの範囲にすることができる。
又、本実施例のように、エッチング特性に影響しないようにパージ工程P1を設定できれば、エッチング工程は時間的に分割されただけなので、各エッチング工程において、高異方性、高選択比、エッチング速度の均一性などのトレンチエッチングに必要な特性は維持される。
【0041】
上記各実施例では、図3に示す条件でエッチングを行う構成としたが、エッチング条件はこれに限定されるものではない。良好にトレンチエッチングが行われる条件として、例えばHBr の流量は10〜100sccm 、SFの流量は1 〜10sccm、SiFの流量は0 〜20sccm、He/O流量は2 〜20sccmの範囲である。又、RFパワーは200 〜600wの範囲、磁束密度は0 〜100Gの範囲が良好な条件として挙げられる。
又、上記各実施例では、図2に示す条件でエッチングを行う構成としたが、HBr などの臭素を含むガスと、SFなどのハロゲン元素を含むガスと、窒素ガスとから成るガスを用いてエッチングを行ってもよい。これにより、臭素を含むガスによって基板のエッチングが進み、ハロゲン元素を含むガスによってエッチング残留物を揮発させて除去し、窒素ガスによってSiN を生成し、トレンチの側壁及びSiOを保護し、良好なトレンチ形状が得られ、選択比を向上させることができる。
【0042】
又、塩素又は塩素を含むガスと、酸素を含むガスとから成るガスを用いてエッチングを行う構成としてもよい。塩素又は塩素を含むガスによってエッチング速度を増加させ、酸素を含むガスによって側壁保護膜を形成し、マスクに対する選択比を向上させることができ、高速でトレンチを形成することが可能である。
このようなエッチングに用いられるガス組成の変化に対応して、パージ工程では、エッチング工程で用いられたガスと同等の組成及びガス流量で、電力の供給のみを停止して行えばよい。又、クリーニング工程では、SiN 或いはSiO系の反応生成物をエッチングするSF又はNFの少なくとも1種類のガスを用いて行えばよい。
又、上記各実施例では、表面にSiO膜を形成したダミー基板を用いたが、これ以外では例えば石英基板などを用いることができる。
又、上記各実施例において、各工程間にプラズマ安定化、流量安定化の工程を追加することが可能であるのは言うまでもない。
【図面の簡単な説明】
【図1】本発明の実施例に用いたマグネトロンRIE 装置の模式的構造断面図。
【図2】本発明の第一実施例に係わる枚葉クリーニングの工程フローを示した模式図。
【図3】本発明の各実施例に係わるエッチング条件を示した説明図。
【図4】本発明の第1実施例におけるクリーニング、シーズニング及びパージ条件を示した説明図。
【図5】エッチングによりクランプ上に反応生成物が堆積した従来例と、クランプ上に反応生成物が堆積していない第1実施例とを示した模式図。
【図6】エッチング後における反応生成物の堆積領域及びパーティクル数を示した模式図。
【図7】本発明の第2実施例に係わる枚葉クリーニングの工程フローを示した模式図。
【図8】本発明の第2実施例における第1クリーニング、第2クリーニング、シーズニング及びパージ条件を示した説明図。
【図9】クリーニング時における圧力及び時間と、反応生成物の堆積領域との関係を示した模式図。
【図10】本発明の第3実施例における第1クリーニング、第2クリーニング、シーズニング及びパージ条件を示した説明図。
【図11】本発明の第4実施例における工程フロー、クリーニング及びシーズニング条件を示した説明図。
【図12】本発明の第5実施例における工程フロー及びパージ条件を示した説明図。
【図13】本発明の第5実施例に係わるトレンチ形成時の断面構成を示した模式図。
【図14】本発明の第5実施例と従来例とにおける歩留りを示した比較図。
【図15】異物の付着によるブラックシリコンの形成過程を示した模式図。
【符号の説明】
301 エッチング室
302 ガス導入口
303 排気口
304 上部電極
305 下部電極
306 高周波電源
307 マグネットコイル
308 基板
309 クランプ
310 反応生成物
311 ダミー基板

Claims (14)

  1. シリコンから成る基板をドライエッチングする方法において、
    前記基板をドライエッチングするエッチング工程と、
    前記エッチング工程の終了後に行われ、前記基板をエッチング室の外に排出し、ダミー基板を前記エッチング室内に設置し、前記エッチング工程により前記エッチング室内に生成された反応生成物をエッチングするクリーニング工程と、
    前記クリーニング工程の後に行われ、前記クリーニング工程によりエッチングされた前記反応生成物を前記エッチング室内から除去すると共に、前記エッチング室内の雰囲気及び前記基板の温度を調整するシーズニング工程と、
    前記シーズニング工程の後に行われ、プラズマを発生させない状態で前記エッチング工程で用いられるガスと略同等の組成から成るガスを流し、前記エッチング室内に浮遊する異物及び前記ダミー基板上に付着した異物を除去するパージ工程とを備え、
    前記クリーニング工程の終了後に、次にエッチングする基板を前記エッチング室内に設置して、次のドライエッチングを行うことを特徴とする半導体のドライエッチング方法。
  2. シリコンから成る基板をドライエッチングする方法において、
    一つのドライエッチング処理を複数回の工程に分割して実行するエッチング工程と、
    前記各エッチング工程間に行われ、前記基板をエッチング室の外に置き、ダミー基板を前記エッチング室内に設置し、前記各エッチング工程によりエッチング室内に生成された反応生成物をエッチングするクリーニング工程と
    を有し、前記クリーニング工程の後に前記基板を前記エッチング室内に戻して次のエッチング工程を行うこと
    を特徴とする半導体のドライエッチング方法。
  3. 前記クリーニング工程の後に行われ、前記クリーニング工程によりエッチングされた前記反応生成物を前記エッチング室内から除去すると共に、前記エッチング室内の雰囲気及び前記基板の温度を調整するシーズニング工程を備えたことを特徴とする請求項2に記載の半導体のドライエッチング方法。
  4. 前記シーズニング工程の後に行われ、プラズマを発生させない状態でガスを流し、前記エッチング室内に浮遊する異物及び前記ダミー基板上に付着した異物を除去するパージ工程を備えたことを特徴とする請求項3に記載の半導体のドライエッチング方法。
  5. 前記クリーニング工程、シーズニング工程及びパージ工程は、ロット間においても行われることを特徴とする請求項1又は4に記載の半導体のドライエッチング方法。
  6. 前記クリーニング工程において、前記ダミー基板のエッチング速度は、前記基板のエッチング速度より小さいことを特徴とする請求項1乃至5のいずれか1項に記載の半導体のドライエッチング方法。
  7. 前記クリーニング工程は、第1のクリーニング工程と、該第1のクリーニング工程とは異なる圧力で行われる第2のクリーニング工程とから成ることを特徴とする請求項1乃至6のいずれか1項に記載の半導体のドライエッチング方法。
  8. 前記クリーニング工程は、酸化シリコン(SiO2)系の前記反応生成物をエッチングする条件で行われることを特徴とする請求項1乃至7のいずれか1項に記載の半導体のドライエッチング方法。
  9. 前記クリーニング工程は、六フッ化硫黄(SF6)又は三フッ化窒素(NF3)の少なくとも一種を含有するガスを用いたことを特徴とする請求項1乃至8のいずれか1項に記載の半導体のドライエッチング方法。
  10. シリコンから成る基板をドライエッチングする方法において、
    複数回の工程に分割して実行されるエッチング工程と、
    前記各エッチング工程間に行われ、プラズマを発生させない状態で前記各エッチング工程で用いられるガスと略同等の組成から成るガスを流し、エッチング室内に浮遊する異物及び前記基板上に付着した異物を除去するパージ工程と
    を備えたことを特徴とする半導体のドライエッチング方法。
  11. 前記パージ工程で用いられるガスは、前記各エッチング工程で用いられるガスと略同等の組成から成ることを特徴とする請求項4に記載の半導体のドライエッチング方法。
  12. 前記パージ工程は、前記エッチング工程におけるガス組成及び流量比を同一にして、プラズマを発生させる電力の供給を停止した条件で行われることを特徴とする請求項1,4,5,10又は11に記載の半導体のドライエッチング方法。
  13. 前記パージ工程は、次のエッチング工程に入る前に圧力の安定化及び流量の安定化を行う工程を有することを特徴とする請求項1,4,5,10乃至12のいずれか1項に記載の半導体のドライエッチング方法。
  14. 前記ダミー基板の表面には、酸化シリコン(SiO2)膜が形成されていることを特徴とする請求項1乃至9のいずれか1項に記載の半導体のドライエッチング方法。
JP25749297A 1996-12-17 1997-09-05 半導体のドライエッチング方法 Expired - Fee Related JP3568749B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP25749297A JP3568749B2 (ja) 1996-12-17 1997-09-05 半導体のドライエッチング方法
US08/992,108 US6090718A (en) 1996-12-17 1997-12-17 Dry etching method for semiconductor substrate

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP35407096 1996-12-17
JP8-354070 1996-12-17
JP25749297A JP3568749B2 (ja) 1996-12-17 1997-09-05 半導体のドライエッチング方法

Publications (2)

Publication Number Publication Date
JPH10233387A JPH10233387A (ja) 1998-09-02
JP3568749B2 true JP3568749B2 (ja) 2004-09-22

Family

ID=26543229

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25749297A Expired - Fee Related JP3568749B2 (ja) 1996-12-17 1997-09-05 半導体のドライエッチング方法

Country Status (2)

Country Link
US (1) US6090718A (ja)
JP (1) JP3568749B2 (ja)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6872322B1 (en) 1997-11-12 2005-03-29 Applied Materials, Inc. Multiple stage process for cleaning process chambers
US6136211A (en) 1997-11-12 2000-10-24 Applied Materials, Inc. Self-cleaning etch process
US6797188B1 (en) 1997-11-12 2004-09-28 Meihua Shen Self-cleaning process for etching silicon-containing material
US6322714B1 (en) 1997-11-12 2001-11-27 Applied Materials Inc. Process for etching silicon-containing material on substrates
KR100508749B1 (ko) * 1998-06-01 2005-11-21 삼성전자주식회사 반도체장치 제조용 식각설비 및 이를 이용한 식각방법
JP3956499B2 (ja) * 1998-09-07 2007-08-08 ソニー株式会社 半導体装置の製造方法
US6401728B2 (en) * 1999-03-01 2002-06-11 United Microelectronics Corp. Method for cleaning interior of etching chamber
JP3696442B2 (ja) * 1999-07-19 2005-09-21 松下電器産業株式会社 ドライエッチング方法および装置
JP4244456B2 (ja) 1999-08-04 2009-03-25 株式会社デンソー 半導体装置の製造方法、絶縁ゲート型バイポーラトランジスタの製造方法及び絶縁ゲート型バイポーラトランジスタ
US6274500B1 (en) * 1999-10-12 2001-08-14 Chartered Semiconductor Manufacturing Ltd. Single wafer in-situ dry clean and seasoning for plasma etching process
US6790374B1 (en) * 1999-11-18 2004-09-14 Chartered Semiconductor Manufacturing Ltd. Plasma etch method for forming plasma etched silicon layer
JP4200626B2 (ja) 2000-02-28 2008-12-24 株式会社デンソー 絶縁ゲート型パワー素子の製造方法
US6527968B1 (en) * 2000-03-27 2003-03-04 Applied Materials Inc. Two-stage self-cleaning silicon etch process
US6514378B1 (en) * 2000-03-31 2003-02-04 Lam Research Corporation Method for improving uniformity and reducing etch rate variation of etching polysilicon
JP4551991B2 (ja) * 2000-06-27 2010-09-29 ルネサスエレクトロニクス株式会社 プラズマエッチング方法およびこれを用いて製造された半導体装置
US6852242B2 (en) 2001-02-23 2005-02-08 Zhi-Wen Sun Cleaning of multicompositional etchant residues
TWI266816B (en) * 2001-05-11 2006-11-21 Macronix Int Co Ltd Operating method of a semiconductor etcher
US6783626B2 (en) * 2001-05-14 2004-08-31 Nam-Hun Kim Treatment and evaluation of a substrate processing chamber
US6743727B2 (en) * 2001-06-05 2004-06-01 International Business Machines Corporation Method of etching high aspect ratio openings
JP2003007674A (ja) * 2001-06-19 2003-01-10 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US20030013314A1 (en) * 2001-07-06 2003-01-16 Chentsau Ying Method of reducing particulates in a plasma etch chamber during a metal etch process
US6814814B2 (en) * 2002-03-29 2004-11-09 Applied Materials, Inc. Cleaning residues from surfaces in a chamber by sputtering sacrificial substrates
US20050229947A1 (en) * 2002-06-14 2005-10-20 Mykrolis Corporation Methods of inserting or removing a species from a substrate
KR100476931B1 (ko) 2002-09-19 2005-03-16 삼성전자주식회사 시즈닝 레서피의 최적화 방법
JP3905462B2 (ja) * 2002-11-20 2007-04-18 東京エレクトロン株式会社 プラズマ処理方法およびプラズマ処理装置
MXPA05009435A (es) * 2003-03-06 2005-11-23 Celgene Corp Metodos de uso y composiciones que contienen medicamentos inhibidores selectivos de citocina para el tratamiento y manejo de alteraciones del sistema nervioso central.
US7514283B2 (en) * 2003-03-20 2009-04-07 Robert Bosch Gmbh Method of fabricating electromechanical device having a controlled atmosphere
US6936491B2 (en) 2003-06-04 2005-08-30 Robert Bosch Gmbh Method of fabricating microelectromechanical systems and devices having trench isolated contacts
US7075160B2 (en) 2003-06-04 2006-07-11 Robert Bosch Gmbh Microelectromechanical systems and devices having thin film encapsulated mechanical structures
US6952041B2 (en) 2003-07-25 2005-10-04 Robert Bosch Gmbh Anchors for microelectromechanical systems having an SOI substrate, and method of fabricating same
JP2005153113A (ja) * 2003-11-28 2005-06-16 Ricoh Opt Ind Co Ltd ナノプリントを用いた微細3次元構造体の製造方法及び微細3次元構造体
KR100886029B1 (ko) * 2004-01-28 2009-02-26 도쿄엘렉트론가부시키가이샤 기판 처리 장치의 처리실 청정화 방법, 기판 처리 장치 및기판 처리 방법
US7068125B2 (en) 2004-03-04 2006-06-27 Robert Bosch Gmbh Temperature controlled MEMS resonator and method for controlling resonator frequency
US20050233477A1 (en) * 2004-03-05 2005-10-20 Tokyo Electron Limited Substrate processing apparatus, substrate processing method, and program for implementing the method
US7102467B2 (en) 2004-04-28 2006-09-05 Robert Bosch Gmbh Method for adjusting the frequency of a MEMS resonator
US7226869B2 (en) * 2004-10-29 2007-06-05 Lam Research Corporation Methods for protecting silicon or silicon carbide electrode surfaces from morphological modification during plasma etch processing
US7192875B1 (en) 2004-10-29 2007-03-20 Lam Research Corporation Processes for treating morphologically-modified silicon electrode surfaces using gas-phase interhalogens
US7291286B2 (en) * 2004-12-23 2007-11-06 Lam Research Corporation Methods for removing black silicon and black silicon carbide from surfaces of silicon and silicon carbide electrodes for plasma processing apparatuses
US7846257B2 (en) * 2005-12-14 2010-12-07 Tokyo Electron Limited Method for cleaning substrate processing apparatus, substrate processing apparatus, program and recording medium having program recorded therein
US20070170528A1 (en) 2006-01-20 2007-07-26 Aaron Partridge Wafer encapsulated microelectromechanical structure and method of manufacturing same
US20070227658A1 (en) * 2006-03-29 2007-10-04 Tokyo Electron Limited Control device for controlling substrate processing apparatus and method therefor
JP5128080B2 (ja) 2006-03-29 2013-01-23 東京エレクトロン株式会社 基板処理装置の制御装置およびその制御方法
JP4159584B2 (ja) * 2006-06-20 2008-10-01 エルピーダメモリ株式会社 半導体装置の製造方法
KR100945227B1 (ko) * 2006-09-28 2010-03-03 주식회사 하이닉스반도체 반도체 소자의 콘택 플러그 형성방법
US7867921B2 (en) * 2007-09-07 2011-01-11 Applied Materials, Inc. Reduction of etch-rate drift in HDP processes
US8118946B2 (en) * 2007-11-30 2012-02-21 Wesley George Lau Cleaning process residues from substrate processing chamber components
JP5179219B2 (ja) * 2008-02-20 2013-04-10 東京エレクトロン株式会社 付着物除去方法及び基板処理方法
US8071481B2 (en) * 2009-04-23 2011-12-06 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming highly strained source/drain trenches
JP5364514B2 (ja) * 2009-09-03 2013-12-11 東京エレクトロン株式会社 チャンバ内クリーニング方法
JP5493165B2 (ja) * 2009-09-29 2014-05-14 富士通セミコンダクター株式会社 半導体装置の製造方法
US20110297088A1 (en) * 2010-06-04 2011-12-08 Texas Instruments Incorporated Thin edge carrier ring
JP5698558B2 (ja) * 2011-02-21 2015-04-08 東京エレクトロン株式会社 基板処理方法及び記憶媒体
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
JP5704192B2 (ja) * 2013-06-14 2015-04-22 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置並びに記憶媒体
US9666461B1 (en) * 2016-02-05 2017-05-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor process and semiconductor processing device using the same
CN116884884B (zh) * 2023-09-06 2023-11-24 粤芯半导体技术股份有限公司 栅极侧墙icp刻蚀用暖机片及其制备方法、暖机方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60113428A (ja) * 1983-11-24 1985-06-19 Hitachi Ltd 半導体製造装置
JPH03170678A (ja) * 1989-11-29 1991-07-24 Fujitsu Ltd 反応容器のクリーニング方法
JPH0529285A (ja) * 1991-07-15 1993-02-05 Fujitsu Ltd クリーニング方法及び半導体製造装置
US5221425A (en) * 1991-08-21 1993-06-22 International Business Machines Corporation Method for reducing foreign matter on a wafer etched in a reactive ion etching process
JPH0562936A (ja) * 1991-09-03 1993-03-12 Mitsubishi Electric Corp プラズマ処理装置およびプラズマクリーニング方法
JP2646905B2 (ja) * 1991-09-13 1997-08-27 株式会社日立製作所 真空処理装置およびその運転方法
JPH0684851A (ja) * 1992-09-01 1994-03-25 Mitsubishi Electric Corp プラズマエッチング方法およびプラズマ処理装置
JP2884970B2 (ja) * 1992-11-18 1999-04-19 株式会社デンソー 半導体のドライエッチング方法
JP2734915B2 (ja) * 1992-11-18 1998-04-02 株式会社デンソー 半導体のドライエッチング方法
JP3169759B2 (ja) * 1993-12-28 2001-05-28 株式会社日立製作所 プラズマエッチング方法
JP3277209B2 (ja) * 1994-06-08 2002-04-22 日本電信電話株式会社 ドライエッチング装置のドライ洗浄方法
JPH07335626A (ja) * 1994-06-10 1995-12-22 Hitachi Ltd プラズマ処理装置およびプラズマ処理方法
JP3297963B2 (ja) * 1994-07-04 2002-07-02 ソニー株式会社 プラズマエッチング方法
US5647953A (en) * 1995-12-22 1997-07-15 Lam Research Corporation Plasma cleaning method for removing residues in a plasma process chamber
US5810937A (en) * 1996-03-13 1998-09-22 Applied Materials, Inc. Using ceramic wafer to protect susceptor during cleaning of a processing chamber
US5728602A (en) * 1996-06-03 1998-03-17 Vlsi Technology, Inc. Semiconductor wafer manufacturing process with high-flow-rate low-pressure purge cycles
US5746928A (en) * 1996-06-03 1998-05-05 Taiwan Semiconductor Manufacturing Company Ltd Process for cleaning an electrostatic chuck of a plasma etching apparatus

Also Published As

Publication number Publication date
JPH10233387A (ja) 1998-09-02
US6090718A (en) 2000-07-18

Similar Documents

Publication Publication Date Title
JP3568749B2 (ja) 半導体のドライエッチング方法
US10629473B2 (en) Footing removal for nitride spacer
KR100718072B1 (ko) 기판의 실리콘층에 직통으로 접촉홀을 형성하기 위한 방법
JP2000133638A (ja) プラズマエッチング方法およびプラズマエッチング装置
JPH06163481A (ja) 半導体のドライエッチング方法
KR20200011898A (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
JP2001168086A (ja) 半導体装置の製造方法および製造装置
JP3331979B2 (ja) 半導体のエッチング方法
JP4184851B2 (ja) プラズマ処理方法
US6756314B2 (en) Method for etching a hard mask layer and a metal layer
US5685950A (en) Dry etching method
US20090081872A1 (en) Plasma etching method for etching sample
JP3350264B2 (ja) プラズマクリーニング方法
JP2650178B2 (ja) ドライエッチング方法及び装置
JPH08203863A (ja) 半導体装置の製造方法
JP3297963B2 (ja) プラズマエッチング方法
US10886137B2 (en) Selective nitride removal
JP2001156041A (ja) 半導体装置の製造方法及びその製造装置
JPH053178A (ja) 半導体装置の製造方法
JPH04298035A (ja) プラズマエッチング方法
JP4541193B2 (ja) エッチング方法
JP3038984B2 (ja) ドライエッチング方法
JP3409357B2 (ja) エッチング方法
JP5171091B2 (ja) プラズマ処理方法
JPH0661190A (ja) ドライエッチング方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040517

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040616

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100625

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110625

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110625

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120625

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120625

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130625

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140625

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees