[go: up one dir, main page]

JP3365098B2 - Manufacturing method of epitaxial semiconductor wafer - Google Patents

Manufacturing method of epitaxial semiconductor wafer

Info

Publication number
JP3365098B2
JP3365098B2 JP30561094A JP30561094A JP3365098B2 JP 3365098 B2 JP3365098 B2 JP 3365098B2 JP 30561094 A JP30561094 A JP 30561094A JP 30561094 A JP30561094 A JP 30561094A JP 3365098 B2 JP3365098 B2 JP 3365098B2
Authority
JP
Japan
Prior art keywords
wafer
oxide film
epitaxial
film
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP30561094A
Other languages
Japanese (ja)
Other versions
JPH08139042A (en
Inventor
尚志 足立
Original Assignee
三菱住友シリコン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱住友シリコン株式会社 filed Critical 三菱住友シリコン株式会社
Priority to JP30561094A priority Critical patent/JP3365098B2/en
Publication of JPH08139042A publication Critical patent/JPH08139042A/en
Application granted granted Critical
Publication of JP3365098B2 publication Critical patent/JP3365098B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、デバイスプロセスに
おいて、高歩留を可能にした高品質のエピタキシャル半
導体ウェーハの製造方法に係り、シリコン薄膜の気相成
長前にウェーハの両面に極薄い熱酸化膜等の特定の酸化
膜処理を施してから反応装置に挿入配置してエピタキシ
ャル成長させることにより、エピタキシャル反応前の工
程の簡略化を図り、ウェーハ裏面エッチングむらを著し
く低減し、高品質エピタキシャル薄膜を成膜できるエピ
タキシャル半導体ウェーハの製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for producing a high quality epitaxial semiconductor wafer which enables a high yield in a device process, and has an extremely thin thermal oxidation on both sides of the wafer before vapor phase growth of a silicon thin film. By performing a specific oxide film treatment such as a film and then inserting and arranging it in the reactor to perform epitaxial growth, the process before the epitaxial reaction can be simplified, and uneven etching on the back surface of the wafer can be significantly reduced to form a high-quality epitaxial thin film. The present invention relates to a method of manufacturing an epitaxial semiconductor wafer capable of forming a film.

【0002】[0002]

【従来の技術】半導体シリコンウェーハにエピタキシャ
ル薄膜を成長させるプロセスは、通常以下のごときプロ
セスからなる。図3に示すヒートパターン図に基づいて
説明すると、まず、 A 水素ガスを含むガス雰囲気下で所定の温度域まで昇
温し、 B 引き続き塩化水素を含むガスなどによりエッチング
を数分行いシリコンウェーハ表面コンタミネーションの
除去及びウェーハ表面の活性化を行った後、 C 雰囲気パージ、 D シラン系ガスを用いてウェーハ表面にエピタキシャ
ル成長させ、 E 雰囲気パージ、 F 所定の冷却速度で降温させるものである。
2. Description of the Related Art A process for growing an epitaxial thin film on a semiconductor silicon wafer usually consists of the following processes. Explaining based on the heat pattern diagram shown in FIG. 3, first, A is heated to a predetermined temperature range in a gas atmosphere containing hydrogen gas, and then B is etched for several minutes with a gas containing hydrogen chloride, etc. After removal of contamination and activation of the wafer surface, C atmosphere purge, epitaxial growth on the wafer surface using D silane-based gas, E atmosphere purge, and F cooling at a predetermined cooling rate.

【0003】しかし、通常エピタキシャル成長に使用さ
れるウェーハは、RCA洗浄処理仕上であり、ウェーハ
表面上には、薬液による約10Å程度の自然酸化膜が成
長しているが、エピタキシャル成長過程での水素雰囲気
下では、水素ガスの還元作用によりこの自然酸化膜は直
ちにエッチングされてしまい、シリコンウェーハ表面が
剥き出し状態になり、特に引き続いて導入される塩化水
素ガスのウェーハ裏面側への周り込みにより裏面外周部
を局部的にエッチングしていた。
However, a wafer used for epitaxial growth is usually finished by RCA cleaning, and a natural oxide film of about 10 Å is grown on the wafer surface by a chemical solution, but under a hydrogen atmosphere during the epitaxial growth process. In this case, the natural oxide film is immediately etched by the reducing action of hydrogen gas, and the surface of the silicon wafer is exposed.In particular, the hydrogen chloride gas that is subsequently introduced wraps around the back surface of the wafer, so It was locally etched.

【0004】上記のウェーハ裏面にエッチングむらの生
じたエピタキシャルウェーハは、ディスクリードデバイ
スのようにウェーハ裏面から金属コンタクトする場合
に、接着力の低下を引起しダイシング時に金属の剥がれ
が生じ歩留を低下させる問題があった。
The above-mentioned epitaxial wafer having uneven etching on the back surface of the wafer causes a decrease in adhesive force when a metal contact is made from the back surface of the wafer like a disk read device, resulting in peeling of metal during dicing and a reduction in yield. There was a problem that caused it.

【0005】[0005]

【発明が解決しようとする課題】一方、エピタキシャル
薄膜成長工程で上記問題を低減する手法として、ウェー
ハ全面に予め熱酸化膜形成、またはCVD(Chemi
cal Vapor Deposition)酸化膜や
窒化膜を約1000Å厚み以上成長させ、その後ウェー
ハ表面のみエッチングを行い、引き続きエピタキシャル
薄膜成長させる方法がある。
On the other hand, as a method for reducing the above problems in the epitaxial thin film growth process, a thermal oxide film is previously formed on the entire surface of the wafer or CVD (Chemi) is used.
Cal Vapor Deposition) There is a method in which an oxide film or a nitride film is grown to a thickness of about 1000 Å or more, then only the wafer surface is etched, and then an epitaxial thin film is grown.

【0006】しかし、上記工程を実施する場合、エピタ
キシャル工程に至るまでの前処理として酸化膜付け熱処
理あるいはCVD処理、ウェーハ裏面マスキング付け、
ウェーハ表面膜エッチング、ウェーハ裏面マスキング剥
離、RCA洗浄までの一連の処理工程が必要となる。さ
らに、エピタキシャル膜成長後、後工程として上記方法
によるウェーハ裏面成長膜除去のプロセスが必要であ
り、煩雑な工程を要する問題がある。
However, when the above steps are carried out, as a pretreatment up to the epitaxial step, oxide film heat treatment or CVD treatment, wafer backside masking,
A series of processing steps from wafer surface film etching, wafer backside masking removal, and RCA cleaning are required. Further, after the epitaxial film growth, a process of removing the wafer backside growth film by the above method is required as a post-process, and there is a problem that a complicated process is required.

【0007】この発明は、従来のシリコン・エピタキシ
ャル薄膜成長前後でのウェーハ処理工程の簡略化を図
り、ウェーハ裏面にエッチングむらの生じない、デバイ
ス工程で高歩留で高品質エピタキシャル薄膜の製造を可
能にするエピタキシャル薄膜製造方法の提供を目的とし
ている。
The present invention simplifies the conventional wafer processing steps before and after the growth of a silicon epitaxial thin film, and enables the production of high-quality epitaxial thin films with a high yield in the device step without uneven etching on the back surface of the wafer. The purpose of the present invention is to provide an epitaxial thin film manufacturing method.

【0008】[0008]

【課題を解決するための手段】発明者は、デバイスプロ
セスにおいて、ウェーハ裏面にエッチングむらの生じな
い、高歩留を可能にした高品質のエピタキシャル半導体
ウェーハの製造方法を目的に、シリコン・エピタキシャ
ル薄膜成長前後でのウェーハ処理工程について種々検討
した結果、シリコン薄膜の気相成長前にウェーハの両面
に極薄い熱酸化膜やCVD膜等の特定の成膜処理を施し
てから反応装置に挿入配置してエピタキシャル成長させ
ることにより、水素雰囲気や塩化水素ガスのエッチング
時にウェーハ表面の極薄い酸化膜は容易に除去され、一
方、サセプターに載置された裏面側は表面側に比べてエ
ッチング速度が遅いため極薄い酸化膜がマスクとして作
用して保護するため、ウェーハ裏面エッチングむらを著
しく低減できること、並びにエピタキシャル反応前の工
程を前述の従来法に比べて大幅に簡略化できることを知
見しこの発明を完成した。
SUMMARY OF THE INVENTION The inventors of the present invention have aimed to provide a method for manufacturing a high-quality epitaxial semiconductor wafer that does not cause uneven etching on the back surface of a wafer in a device process and that enables a high yield, and a silicon epitaxial thin film. As a result of various studies on the wafer processing steps before and after the growth, before the vapor phase growth of the silicon thin film, a specific film forming process such as an extremely thin thermal oxide film or a CVD film was performed on both sides of the wafer, and then the wafer was inserted and placed in the reactor. By epitaxial growth, the ultra-thin oxide film on the wafer surface can be easily removed during etching in hydrogen atmosphere or hydrogen chloride gas, while the back surface of the susceptor has a slower etching rate than the front surface. Since the thin oxide film acts as a mask and protects it, it is possible to significantly reduce the unevenness of the wafer backside etching. , As well as knowledge that can be greatly simplified as compared with the epitaxial reaction previous step to the conventional method described above and have completed the present invention.

【0009】すなわち、この発明は、半導体ウェーハの
表面にシリコン薄膜を気相成長させるエピタキシャル半
導体ウェーハの製造方法において、ウェーハの表裏面
に、装置内のエピタキシャル反応工程中でのガスエッチ
ングあるいは水素雰囲気下でエッチング除去され得る厚
みからなる極薄い熱酸化あるいはドライプレーティング
による酸化膜または窒化膜を形成した後、当該酸化膜を
除去することなくエピタキシャル反応装置に挿入配置し
てエピタキシャル反応工程を施すことを特徴とするエピ
タキシャル半導体ウェーハの製造方法である。
That is, the present invention provides a method for manufacturing an epitaxial semiconductor wafer in which a silicon thin film is vapor-deposited on the surface of a semiconductor wafer, and the front and back surfaces of the wafer are subjected to gas etching or hydrogen atmosphere in an epitaxial reaction process in an apparatus. After forming an oxide film or nitride film by ultra-thin thermal oxidation or dry plating having a thickness that can be removed by etching, the epitaxial reaction process is performed by inserting the oxide film or nitride film into the epitaxial reactor without removing the oxide film. And a method for manufacturing an epitaxial semiconductor wafer.

【0010】また、この発明は、上記の構成において、
酸化膜が熱酸化膜である場合に、膜厚みが10Å〜20
Åであるエピタキシャル半導体ウェーハの製造方法、ド
ライプレーティングによる酸化膜または窒化膜の膜厚み
が10Å〜100Åであるエピタキシャル半導体ウェー
ハの製造方法を併せて提案する。
Further, according to the present invention, in the above structure,
When the oxide film is a thermal oxide film, the film thickness is 10Å to 20
A method for manufacturing an epitaxial semiconductor wafer having a thickness of 10Å and a method for manufacturing an epitaxial semiconductor wafer having a film thickness of an oxide film or a nitride film by dry plating of 10Å to 100Å are also proposed.

【0011】この発明において、酸化膜を形成するため
の熱酸化処理は、所望の酸化膜厚みが得られるものであ
れば特に限定しない。この発明において、ドライプレー
ティングは、真空蒸着、スパッタリング、CVD、イオ
ンプレーティング、プラズマプレーティングなどいずれ
の気相成長による成膜法でも採用でき、酸化膜のほか窒
化膜も同等の作用効果を有する。
In the present invention, the thermal oxidation treatment for forming the oxide film is not particularly limited as long as the desired oxide film thickness can be obtained. In the present invention, the dry plating can be adopted by any vapor deposition method such as vacuum deposition, sputtering, CVD, ion plating, and plasma plating, and a nitride film as well as an oxide film has the same effect.

【0012】[0012]

【作用】この発明における酸化膜の作用効果を図面に基
づいて詳述する。図1はシリコンウェーハに熱酸化膜を
設けた場合のエピタキシャル成長時に微小欠陥が取り込
まれる工程を示すウェーハの縦断説明図である。図2は
エッチング時のシリコンウェーハを示す縦断説明図であ
る。この発明において、ウェーハ表裏面に極薄い酸化膜
または窒化膜を形成したのは、エピタキシャルプロセス
において、図2に示すごとく、サセプター10の収納穴
11に載置されたウェーハ1の表面と裏面側の水素のガ
ス流速の違いによる酸化膜のエッチング速度の差を利用
したものである。すなわち、ウェーハ1表面側は水素の
ガス流れ12(主流)が速いため、酸化膜のエッチング
速度も速く、一方、ウェーハ1裏面側のガス流れ13は
水素ガスの周り込みによるもので酸化膜のエッチング速
度が非常に遅いことを利用している。
The function and effect of the oxide film in the present invention will be described in detail with reference to the drawings. FIG. 1 is a vertical cross-sectional explanatory view of a wafer showing a process in which minute defects are incorporated during epitaxial growth when a silicon oxide film is provided with a thermal oxide film. FIG. 2 is a longitudinal sectional view showing a silicon wafer during etching. In the present invention, the extremely thin oxide film or nitride film is formed on the front and back surfaces of the wafer in the epitaxial process, as shown in FIG. 2, on the front and back surfaces of the wafer 1 placed in the storage hole 11 of the susceptor 10. This utilizes the difference in the etching rate of the oxide film due to the difference in the hydrogen gas flow rate. That is, since the hydrogen gas flow 12 (main flow) on the front surface side of the wafer 1 is fast, the etching rate of the oxide film is also high, while the gas flow 13 on the back surface side of the wafer 1 is due to the entrainment of hydrogen gas and thus the etching of the oxide film. It takes advantage of the very slow speed.

【0013】従って、例えば、熱処理により生成した酸
化膜は、エピタキシャルプロセス中にウェーハ表面側の
み酸化膜が完全に除去され、その後塩化水素ガス導入に
よりシリコンウェーハ表面をエッチングし、しかるのち
シリコン系ガスによりエピタキシャル薄膜成長を行う。
一方、ウェーハ裏面側は酸化膜が存在した状態で塩化水
素ガスが導入されるためにウェーハ裏面側に塩化水素ガ
スが周り込んでも酸化膜がマスクとして作用するため
に、ウェーハ裏面側のシリコン基板自体はエッチングさ
れない。すなわち、この発明は、従来の方法と比してよ
り簡単にウェーハ裏面エッチングむらのないシリコンエ
ピタキシャル薄膜を製造することを可能にしたものであ
る。
Therefore, for example, in the oxide film formed by the heat treatment, the oxide film is completely removed only on the wafer surface side during the epitaxial process, and then the silicon wafer surface is etched by introducing hydrogen chloride gas, and then the silicon-based gas is used. Epitaxial thin film growth is performed.
On the other hand, on the back side of the wafer, hydrogen chloride gas is introduced in the presence of the oxide film, so even if the hydrogen chloride gas enters the back side of the wafer, the oxide film acts as a mask. Is not etched. That is, the present invention makes it possible to more easily manufacture a silicon epitaxial thin film having no wafer backside etching unevenness as compared with the conventional method.

【0014】また、図1のAに示すごとくシリコンウェ
ーハ1中に散在する微小欠陥2は、同Bに示すごとく熱
処理後の熱酸化膜3中に取り込まれるため、そのポイン
トがウィークスポットになり、同Cに示すごとく水素還
元時に最初にエッチングされ、最終的には局部的にシリ
コンウェーハ1上にピット4を発生させることになり、
これらのピット4は成長させたエピタキシャル膜5に反
映されることになる。従って、この発明において、熱酸
化膜処理の場合の酸化膜厚みは、上述の裏面側のマスク
として少なくとも10Å以上必要であるが、上記のエピ
タキシャル欠陥を極力低減させるためには、好ましくは
20Å以下である。一方、CVD酸化膜の場合、シリコ
ンウェーハの表面に酸化膜を堆積するので上記のような
ことは考える必要がなく、膜厚みは同様に少なくとも1
0Å以上必要であるが、ウェーハ表面のCVD酸化膜に
対する水素ガスのエッチング時間を考慮すると、厚いC
VD酸化膜では完全に還元除去するまでに要する時間が
かかり生産性の低下を招くため、100Å以下の厚みと
する。
Further, as shown in A of FIG. 1, the microscopic defects 2 scattered in the silicon wafer 1 are taken into the thermal oxide film 3 after the heat treatment as shown in B, so that the point becomes a weak spot, As shown in C, it is first etched during hydrogen reduction, and eventually pits 4 are locally generated on the silicon wafer 1,
These pits 4 will be reflected in the grown epitaxial film 5. Therefore, in the present invention, the oxide film thickness in the case of the thermal oxide film treatment is required to be at least 10 Å or more as the above-mentioned back side mask, but in order to reduce the above epitaxial defects as much as possible, it is preferably 20 Å or less. is there. On the other hand, in the case of a CVD oxide film, since the oxide film is deposited on the surface of the silicon wafer, it is not necessary to consider the above, and the film thickness is at least 1 in the same manner.
0 Å or more is necessary, but considering the etching time of hydrogen gas for the CVD oxide film on the wafer surface, thick C
Since the VD oxide film takes time to be completely reduced and removed, which causes a decrease in productivity, the thickness is set to 100 Å or less.

【0015】[0015]

【実施例】【Example】

実施例1 CZ法による単結晶シリコンウェーハを用いて、鏡面仕
上げを施し、さらに熱処理炉にて、雰囲気 酸素、窒
素、温度 800℃、保持時間 2分間の条件でウェー
ハ面に熱酸化膜を生成し、エリプソメーターにて酸化膜
厚を測定したところ膜厚みは15Åであった。その後、
エピタキシャル成長炉にウェーハを投入し、図3に示す
ごとくプロセスにて水素雰囲気下で熱処理を実施し、再
度エリプソメーターにて酸化膜厚を測定した。上記ウェ
ーハの水素アニール前後の酸化膜厚の変化からウェーハ
表、裏面の酸化膜エッチング速度を求めた。ウェーハ表
面側のエッチング速度は、8〜10Å/分、裏面側は
0.7Å/分であった。水素アニール後は、図3に示す
ヒートパターンにてエピタキシャルプロセスを施して、
膜厚み5μmのエピタキシャル膜を形成したが、ウェー
ハでの裏面エッチングむらは発生していなかった。
Example 1 A single crystal silicon wafer obtained by the CZ method was used for mirror finishing, and a thermal oxide film was formed on the wafer surface in a heat treatment furnace under the conditions of oxygen, nitrogen, temperature of 800 ° C., and holding time of 2 minutes. When the oxide film thickness was measured with an ellipsometer, the film thickness was 15Å. afterwards,
The wafer was placed in an epitaxial growth furnace, heat treatment was performed in a hydrogen atmosphere in the process as shown in FIG. 3, and the oxide film thickness was measured again by an ellipsometer. The oxide film etching rates on the front and back surfaces of the wafer were determined from the changes in the oxide film thickness before and after hydrogen annealing of the wafer. The etching rate on the front side of the wafer was 8 to 10 Å / min, and on the back side was 0.7 Å / min. After hydrogen annealing, perform the epitaxial process with the heat pattern shown in FIG.
An epitaxial film having a film thickness of 5 μm was formed, but back surface etching unevenness on the wafer did not occur.

【0016】実施例2 CZ法による単結晶シリコンウェーハを用いて、鏡面仕
上げを施し、さらにCVD炉にて、ターゲット 20
Å、雰囲気 ヘリウムガスベース、モノシラン、酸素ガ
ス、温度、400℃、保持時間 15秒の条件でウェー
ハ面にCVD酸化膜を生成し、エリプソメーターにて酸
化膜厚を測定したところ膜厚みは25Åであった。その
後、エピタキシャル成長炉にウェーハを投入し、図3に
示すごとくプロセスにて水素雰囲気下で熱処理を実施
し、再度エリプソメーターにて酸化膜厚を測定し、上記
ウェーハの水素アニール前後の酸化膜厚の変化からウェ
ーハ表、裏面の酸化膜エッチング速度を求めた。ウェー
ハ表面側のエッチング速度は、7〜10Å/分、裏面側
は0.8Å/分であった。水素アニール後は、図3に示
すヒートパターンにてエピタキシャルプロセスを施し
て、膜厚み5μmのエピタキシャル膜を形成したが、ウ
ェーハでの裏面エッチングむらは発生していなかった。
Example 2 A single crystal silicon wafer obtained by the CZ method was used to perform mirror finishing, and a target 20 was obtained in a CVD furnace.
Å, atmosphere A CVD oxide film was formed on the wafer surface under the conditions of helium gas base, monosilane, oxygen gas, temperature, 400 ° C, and holding time of 15 seconds, and the oxide film thickness was measured with an ellipsometer. The film thickness was 25Å. there were. After that, the wafer is put into an epitaxial growth furnace, heat treatment is performed in a hydrogen atmosphere in the process as shown in FIG. 3, the oxide film thickness is measured again by an ellipsometer, and the oxide film thickness before and after hydrogen annealing of the wafer is measured. From the change, the etching rate of the oxide film on the front and back surfaces of the wafer was obtained. The etching rate on the front side of the wafer was 7 to 10 Å / min, and on the back side was 0.8 Å / min. After hydrogen annealing, an epitaxial process was performed with the heat pattern shown in FIG. 3 to form an epitaxial film having a film thickness of 5 μm, but back surface uneven etching on the wafer did not occur.

【0017】比較例1 次に、アンモニア/過酸化水素水/水による洗浄におい
て生成する酸化膜の膜厚を約40Åに成長させたウェー
ハについても実施例1,2と同様の試験を実施したが、
ウェーハ表面のエッチング速度25〜30Å/分、裏面
側のエッチング速度14Å/分と熱酸化膜などに比しエ
ッチング速度が速いために今回の製造方法でのエピタキ
シャルプロセスでは使用できないことがわかった。
Comparative Example 1 Next, the same test as in Examples 1 and 2 was performed on a wafer in which an oxide film formed by cleaning with ammonia / hydrogen peroxide solution / water had a film thickness of about 40 Å. ,
It was found that the wafer surface etching rate is 25 to 30 Å / min, the back surface side etching rate is 14 Å / min, and the etching rate is higher than that of the thermal oxide film, so that it cannot be used in the epitaxial process of the present manufacturing method.

【0018】実施例3 実施例1における熱酸化炉により約10Å、20Å、3
0Å、及び50Å厚みの酸化膜を生成させた4種のシリ
コンウェーハ、及び通常RCA洗浄上がりのウェーハを
エピタキシャル成長装置内に投入し、上記プロセスを行
いエピタキシャル薄膜成長後のウェーハを外観検査し
た。RCA洗浄上がりのウェーハは裏面にエッチングむ
らが生じていたが、極薄い熱酸化膜を設けたウェーハで
は裏面エッチングむらは発生していなかった。しかし、
酸化膜が厚いウェーハほど斜光検査でエピタキシャル膜
表面ヘイズレベルの劣化及び欠陥密度の増加が観察され
た。熱酸化膜厚み20Åの試料で製品として使用できる
ヘイズレベルであるため、熱酸化膜厚みは20Å以下で
あることが必要である。
Example 3 About 10Å, 20Å, 3 by the thermal oxidation furnace in Example 1
Four kinds of silicon wafers on which oxide films having a thickness of 0Å and 50Å were formed and a wafer after normal RCA cleaning were put into an epitaxial growth apparatus, and the above process was performed to visually inspect the wafer after the epitaxial thin film growth. The wafer after RCA cleaning had uneven etching on the back surface, but the wafer having an extremely thin thermal oxide film did not have uneven etching on the back surface. But,
Oblique light inspection showed that the haze level of the epitaxial film surface was deteriorated and the defect density was increased as the thickness of the wafer was increased. Since the sample has a thermal oxide film thickness of 20Å and can be used as a product, the thermal oxide film thickness needs to be 20Å or less.

【0019】実施例4 次に、実施例2におけるCVD炉を用いて、ターゲット
膜厚み約10Åから100Åの範囲、雰囲気 ヘリウム
ガスベース、モノシラン、酸素ガス、温度、400℃、
保持時間 数十秒から数分間の条件で、CVD酸化膜を
約10Å、30Å、50Å、75Å、100Å、厚みに
成長させたシリコンウェーハを実施例3と同様の試験を
実施したが、ウェーハ裏面エッチングむらは無く、また
エピタキシャル膜表面のヘイズレベルの劣化も観察され
なかった。また、酸化膜のエッチングレートが10Å
/minであるから100ÅのCVD酸化膜をエッチン
グ除去に要する時間は約10分程度であり、これ以上厚
くすると生産性の低下を招くため、100Å以下の厚み
が望ましい。
Example 4 Next, using the CVD furnace in Example 2, the target film thickness was in the range of about 10Å to 100Å, atmosphere helium gas base, monosilane, oxygen gas, temperature, 400 ° C.,
Under the condition of holding time of several tens of seconds to several minutes, a silicon oxide film having a CVD oxide film grown to a thickness of about 10Å, 30Å, 50Å, 75Å, 100Å and a thickness was subjected to the same test as in Example 3 There was no unevenness and no deterioration of the haze level on the surface of the epitaxial film was observed. Also, the etching rate of the oxide film is about 10Å
/ Min, it takes about 10 minutes to remove the 100 Å CVD oxide film by etching, and if the thickness is made thicker than this, the productivity is lowered.

【0020】[0020]

【発明の効果】この発明は、シリコンウェーハをシリコ
ン薄膜のエピタキシャル成長前にウェーハの両面に極薄
い熱酸化膜やCVD膜等の特定の成膜処理を施してから
反応装置に挿入配置してエピタキシャル成長させること
により、水素雰囲気や塩化水素ガスのエッチング時にウ
ェーハ表面の極薄い酸化膜は容易に除去され、一方、サ
セプターに載置された裏面側は表面側に比べてエッチン
グ速度が遅いため極薄い酸化膜がマスクとして作用して
保護するため、エピタキシャル薄膜成長プロセスでの塩
化水素ガスなどによるウェーハ裏面周り込みによるエッ
チングむらを低減でき、デバイスプロセスにおける歩留
を向上でき、高品質エピタキシャル薄膜を提供できる。
According to the present invention, a silicon wafer is subjected to a specific film-forming treatment such as an extremely thin thermal oxide film or a CVD film on both sides of the wafer before the epitaxial growth of a silicon thin film, and then inserted into a reactor for epitaxial growth. As a result, the ultra-thin oxide film on the wafer surface is easily removed during hydrogen atmosphere or hydrogen chloride gas etching.On the other hand, the back surface side mounted on the susceptor has a slower etching rate than the front surface side. There for protection acts as a mask, it is possible to reduce the etching unevenness due included around the wafer back surface due to hydrogen chloride gas in the epitaxial thin film growth process can be improved the yield in the device process can provide a high-quality epitaxial thin film.

【図面の簡単な説明】[Brief description of drawings]

【図1】シリコンウェーハに熱酸化膜を設けた場合のエ
ピタキシャル成長時に微小欠陥が取り込まれる工程を示
すウェーハの縦断説明図である。
FIG. 1 is a vertical cross-sectional explanatory view of a wafer showing a process in which microscopic defects are incorporated during epitaxial growth when a silicon oxide film is provided with a thermal oxide film.

【図2】エッチング時のシリコンウェーハを示す縦断説
明図である。
FIG. 2 is a vertical cross sectional view showing a silicon wafer during etching.

【図3】エピタキシャル薄膜を成長させるプロセスにお
けるヒートパターン図である。
FIG. 3 is a heat pattern diagram in a process of growing an epitaxial thin film.

【符号の説明】[Explanation of symbols]

1 ウェーハ 2 微小欠陥 3 熱酸化膜 4 ピット 5 エピタキシャル膜 10 サセプター 11 収納穴 12,13 ガス流れ 1 wafer 2 Small defects 3 Thermal oxide film 4 pits 5 Epitaxial film 10 susceptor 11 storage holes 12, 13 Gas flow

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体ウェーハの表面にシリコン薄膜を
気相成長させるエピタキシャル半導体ウェーハの製造方
法において、ウェーハの表裏面に、装置内のエピタキシ
ャル反応工程中でのガスエッチングあるいは水素雰囲気
下でエッチング除去され得る厚みからなる極薄い熱酸化
あるいはドライプレーティングによる酸化膜または窒化
膜を形成した後、当該酸化膜を除去することなくエピタ
キシャル反応装置に挿入配置してエピタキシャル反応工
程を施すことを特徴とするエピタキシャル半導体ウェー
ハの製造方法。
1. A method of manufacturing an epitaxial semiconductor wafer in which a silicon thin film is vapor-deposited on the surface of a semiconductor wafer, wherein the front and back surfaces of the wafer are removed by gas etching in an epitaxial reaction step in an apparatus or etching under a hydrogen atmosphere. An epitaxial semiconductor characterized by forming an oxide film or a nitride film by an extremely thin thermal oxidation or dry plating having a thickness to be obtained, and then inserting and arranging the oxide film into an epitaxial reaction apparatus without removing the oxide film to perform an epitaxial reaction step. Wafer manufacturing method.
【請求項2】 酸化膜が熱酸化膜である場合に、膜厚み
が10Å〜20Åであることを特徴とする請求項1に記
載のエピタキシャル半導体ウェーハの製造方法。
2. The method for producing an epitaxial semiconductor wafer according to claim 1, wherein the film thickness is 10Å to 20Å when the oxide film is a thermal oxide film.
【請求項3】 ドライプレーティングによる酸化膜また
は窒化膜の膜厚みが10Å〜100Åであることを特徴
とする請求項1に記載のエピタキシャル半導体ウェーハ
の製造方法。
3. The method for manufacturing an epitaxial semiconductor wafer according to claim 1, wherein the oxide or nitride film formed by dry plating has a film thickness of 10Å to 100Å.
JP30561094A 1994-11-14 1994-11-14 Manufacturing method of epitaxial semiconductor wafer Expired - Fee Related JP3365098B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30561094A JP3365098B2 (en) 1994-11-14 1994-11-14 Manufacturing method of epitaxial semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30561094A JP3365098B2 (en) 1994-11-14 1994-11-14 Manufacturing method of epitaxial semiconductor wafer

Publications (2)

Publication Number Publication Date
JPH08139042A JPH08139042A (en) 1996-05-31
JP3365098B2 true JP3365098B2 (en) 2003-01-08

Family

ID=17947220

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30561094A Expired - Fee Related JP3365098B2 (en) 1994-11-14 1994-11-14 Manufacturing method of epitaxial semiconductor wafer

Country Status (1)

Country Link
JP (1) JP3365098B2 (en)

Also Published As

Publication number Publication date
JPH08139042A (en) 1996-05-31

Similar Documents

Publication Publication Date Title
US6429098B1 (en) Process for obtaining a layer of single-crystal germanium or silicon on a substrate of single-crystal silicon or germanium, respectively, and multilayer products obtained
EP1115920B1 (en) Method for obtaining a monocrystalline germanium layer on a monocrystalline silicon substrate, and resulting products
US7479187B2 (en) Method for manufacturing silicon epitaxial wafer
US6599815B1 (en) Method and apparatus for forming a silicon wafer with a denuded zone
CN111341645A (en) Fabrication method and structure of aluminum nitride semiconductor thin film
KR20230132455A (en) Method for manufacturing epitaxial wafers
JP2007273911A (en) Silicon wafer manufacturing method
JP3602443B2 (en) Semiconductor element manufacturing method
US6339016B1 (en) Method and apparatus for forming an epitaxial silicon wafer with a denuded zone
JPH11150073A (en) Thin film production equipment
WO1992022689A1 (en) Process for making large-area single crystal diamond films
JPH08236462A (en) Vapor growth method
JP3365098B2 (en) Manufacturing method of epitaxial semiconductor wafer
JP7740146B2 (en) Epitaxial wafer manufacturing method
Aoyama et al. Surface cleaning for Si epitaxy using photoexcited fluorine gas
JPH02151031A (en) Manufacturing method of semiconductor device
JPH0645257A (en) Method for forming semiconductor thin film
JPH02143420A (en) Manufacture of hetero epitaxial film on silicon substrate
JP3201970B2 (en) Semiconductor film formation method
JPH09235189A (en) Production of semiconductor single crystal thin film
JP3317247B2 (en) Crystal growth apparatus and semiconductor element manufacturing method
JPH0427116A (en) Method of forming semiconductor heterojunction
JP2003197547A (en) Method of manufacturing silicon epitaxial wafer
WO2025041531A1 (en) Method for manufacturing epitaxial wafer
CN121075989A (en) A carrier wafer for rapid annealing of SiC wafers, its preparation method and application

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091101

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091101

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101101

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111101

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121101

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131101

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees