[go: up one dir, main page]

JP3353037B2 - チップ抵抗器 - Google Patents

チップ抵抗器

Info

Publication number
JP3353037B2
JP3353037B2 JP11066399A JP11066399A JP3353037B2 JP 3353037 B2 JP3353037 B2 JP 3353037B2 JP 11066399 A JP11066399 A JP 11066399A JP 11066399 A JP11066399 A JP 11066399A JP 3353037 B2 JP3353037 B2 JP 3353037B2
Authority
JP
Japan
Prior art keywords
electrode
electrodes
resistor
pair
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP11066399A
Other languages
English (en)
Other versions
JP2000003801A (ja
Inventor
直 大郷
絋二 東
充 横山
陽三 小原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hokuriku Electric Industry Co Ltd
Original Assignee
Hokuriku Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=14541330&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP3353037(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Hokuriku Electric Industry Co Ltd filed Critical Hokuriku Electric Industry Co Ltd
Priority to JP11066399A priority Critical patent/JP3353037B2/ja
Publication of JP2000003801A publication Critical patent/JP2000003801A/ja
Application granted granted Critical
Publication of JP3353037B2 publication Critical patent/JP3353037B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Non-Adjustable Resistors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】この発明は、絶縁性セラミッ
クの基板の端部に表面実装用の電極が形成されたチップ
抵抗器に関する。 【0002】 【従来の技術】従来、例えば、表面実装用のチップ抵抗
器の電極構造は、ガラスをバインダに用いてAg−Pt
等を成分とするいわゆるメタルグレーズペーストを塗布
し焼成して形成したものであった。この電極の製造方法
は、特開昭61−268001号公報に開示されている
ように、大型の基板を短冊状に分割し、各電極端面が側
面に露出し、多数のチップが一列に並んだ状態に分割
し、その端面に導電性塗料を塗布し、この後、個々のチ
ップ部品に分割しているものであった。 【0003】 【発明が解決しようとする課題】上記従来の技術の場
、電極は、チップ基板の端面にのみ印刷され、機械的
強度も弱いものであった。 【0004】この発明は、上記従来の問題点に鑑みてな
されたもので、電極の機械的強度が高く、高温に対する
耐久性もあり、接続不良が生じにくいチップ抵抗器の端
子電極を提供することを目的とする。 【0005】 【課題を解決するための手段】この発明は、絶縁性セラ
ミックの基板の表面に一対の第1電極が形成され、上記
基板の裏面の上記基板を挟んで上記一対の第1電極と対
向する位置に一対の第2電極を形成し、上記一対の第1
電極間に抵抗体が形成され、上記一対の第1電極及び上
記一対の第2電極上に一部重畳し上記一対の第2電極と
の間に段差を形成するように上記基板の一対の側端部に
導電性塗料からなる一対の第3電極が形成され、上記第
1電極の露出部、上記第2電極の露出部及び上記第3電
極の外面がメッキ層で覆われているチップ抵抗器であ
る。また、上記抵抗体の表面にはガラスコート等の保護
皮膜が形成され、上記抵抗体と上記電極とが接続した部
分の上記保護被覆外表面は、上記抵抗体上の他の部位の
保護被覆の外表面よりも外方に突出した位置にある。上
記基板端面は、上記基板裏面の中央部側から端面側に向
かって、上記第2電極及び上記第3電極が階段状に突出
して形成されている。さらに、上記第1,2電極は、メ
タルグレーズ系電極材料により形成することができ、上
記第3電極はAg−レジン系導電性塗料により形成する
ことができ、外部に露出する上記第1,2,3電極を全
てNiメッキ及びハンダメッキで覆うことができる。 【0006】 【発明の実施の形態】以下、この発明の一実施の形態に
ついて図面に基づいて説明する。この実施形態のチップ
抵抗器は、図1に示すように、チップ抵抗器1について
もので、セラミックの基板2の表面に凸型の抵抗体3
が印刷形成され、この両端に電極4が設けられている。
抵抗体3は、酸化ルテニウムを約10μの厚みに設け、
レーザー又はサンドブラストにより凸型の底辺から上方
に向かってトリミング溝5を形成し、抵抗値のトリミン
グが成されている。 【0007】このチップ抵抗器1の電極4は、抵抗体3
の両端部が直接に接続している第1電極6と、この第1
電極6と基板2をはさんで対向して基板2の裏面側に突
出して形成された第2電極7を有し、この第1、第2電
極6,7は、Ag−Pd、Ag−Pt等のメタルグレー
ズペーストを印刷形成したものである。さらに、第1、
第2電極6,7の間の基板2の端面2a及び側面2b
に、キシレン又はエポキシフェノール樹脂にAgを混入
したAg−レジン系の導電性塗料のペーストによる第3
電極8が設けられている。この第3電極8は、第1、第
2電極6,7を基板2の端面側から一部所定の厚さで被
覆するように設けられ、両者の導通を図っている。これ
により、基板2の裏面の中央部側から端面側に向かっ
て、第2電極7及び第3電極8が、階段状に突出するよ
うに形成されている。 【0008】そして、外部に露出するこの第1、第2、
第3電極6,7,8全体を覆って、Niメッキ9及びハ
ンダメッキ10が順次施され、ハンダメッキ10が施さ
れた後の基板2の裏面側の電極4の形状も、基板2の裏
面の中央部側から端面側に向かって階段状に突出して形
成されている。また、抵抗体3の表面には、保護被覆と
してガラスコート11及びレジンコート12が施され保
護されている。抵抗体3の表面のガラスコート11及び
レジンコート12は、抵抗体3が第1電極6と重なって
接続した接続部分12aで、抵抗体3上の他の部位のガ
ラスコート11及びレジンコート12の外表面よりも外
方に突出した位置にある。 【0009】次に、この実施形態のチップ抵抗器の製造
方法について、図3(A)ないし(F)に基づいて説明
する。先ず、図3(A)に示すように、分割される大型
の基板であるセラミック板13の分割溝であるスリット
14をはさんで所定間隔で、第1電極6となるメタルグ
レーズペーストを複数列印刷し、900℃近い温度で焼
成する。さらに同様にして第2電極7も、セラミック板
13の裏面に、第1電極6と対向する位置に形成する。
次に、図3(B)に示すように、第1電極6の間のセラ
ミック板13上にマトリクス状に多数の抵抗体3を印刷
形成し、平均850℃の温度で焼成する。そして、図3
(C)に示すように、抵抗体3の表面にガラスコート1
1を施し平均650℃の温度で焼成する。この後、セラ
ミック板13を、各チップ抵抗器1毎に縦横に設けられ
たスリット14に沿って個々に分割し、図3(D)に示
すように、基板2の端面にAg−レジン系の導電性塗料
の第3電極8を約20μの厚みに塗布し、200℃程度
の温度で硬化させる。そして図3(E)、(F)に示す
ように、Niメッキ9、ハンダメッキ10を各々順次施
し、外部に露出した第1、第2、第3電極6,7,8を
被覆する。 【0010】最後に、各チップ抵抗器の抵抗体3をトリ
ミングして抵抗値を調整する。また、抵抗体3の表面に
エポキシ樹脂等のレジンコート12を施し、200℃付
近の温度で硬化させる。 【0011】なお、トリミングは、図3(C)の状態で
行なうこともあり、この場合はその後レジンコート12
を施して図3(D)以下の工程を行なう。これによっ
て、セラミック板13をチップ毎に分離しない状態で抵
抗値のトリミングを行なうので効率良くトリミング作業
を行なうことができ、しかもレジンコート12によっ
て、後のメッキ作業時にも抵抗体に悪影響を与えること
もない。 【0012】この実施形態のチップ抵抗器によれば、個
々のチップ抵抗器1に分割した後に、Ag−レジン系の
第3電極8を印刷形成しているので、第1,2電極7,
8の表面、基板端面2a及び側面2bの5方の面に、第
3電極8が印刷形成され、端子電極の5面が電極4とし
て形成されているものである。従って、第3電極8は、
キャップ状に基板端部に覆い被さり、機械的強度が高
く、クラックも生じにくく、接続不良が発生しにくいも
のとなる。特に、第3電極8をエポキシフェノール樹脂
の導電性塗料を用いて形成することにより、より耐久性
が高いものにすることができる。また分割した基板端面
は、粗い面に立っているが、この荒い面を、導電性塗料
の第3電極8で覆うことにより、第3電極が確実に基板
端面に付着し、端面電極をより機械的電気的信頼性の高
いものにしている。 【0013】また、ハンダ付けの際に回路基板との間
で、第2電極7が独立のランドとして機能し、ハンダ付
け時には、第2電極7と回路基板との間にハンダが表面
張力より侵入し、ハンダ付け領域が制限され、絶縁効果
が高いとともに、回路基板に対する固着力も極めて強い
ものである。また、ハンダが第2電極7の下方に吸い付
けられるので、電極間距離を短くすることができ、チッ
抵抗器の端子電極の小型化及び回路基板の高密度実装
を可能にするものである。さらには、この第2電極7間
の回路基板表面に、回路パターンを通すことも可能であ
り、ハンダの不要な広がりが防止されることによる実装
密度の向上効果は極めて大きい。 【0014】また、チップ抵抗器の裏面部分が階段状に
突出し、その先端部分で基板にハンダ付けされるので、
位置決めが正確に成され、抵抗値の測定等も確実に可能
なものである。さらに、第3電極8及び表面に露出して
第1,2電極6,7は、Niメッキ9及びハンダメッキ
10により覆われているので、銀原子のマイグレーショ
ンがなく、ハンダ付け性も良好なものである。さらに、
抵抗体3の表面のガラスコート11及びレジンコート1
2は、抵抗体3が第1電極6と接続した接続部分12a
で、抵抗体3上の他の部位のガラスコート11及びレジ
ンコート12外表面よりも外方に突出した位置にあるの
で、抵抗体3が摺動面側に面していても、その表面の大
部分は摺動面には接触しない。これにより、このチップ
抵抗器をパーツフィーダー等で順次供給する場合も、抵
抗体3の表面のレジンコート12がガイド部材等に静電
気で吸着されず、スムーズに供給される。同様に、裏面
電極である第2電極7の部分も階段状に突出しているの
で、摺動面に吸着されてしまうことがない。 【0015】尚、この発明のチップ抵抗器の抵抗体は、
金属被膜抵抗体、炭素被膜抵抗体等その用途に合わせて
適宜選定し得るものである。またメタルグレーズペース
ト、Ag−レジン系導電性ペーストの成分は、適宜他の
添加物が入っていても良く、この実施形態のものに限定
されるものではない。 【0016】 【発明の効果】このチップ抵抗器は、チップ抵抗器の端
面を導電塗料の第3電極で覆い、第3電極の強度を高
めるとともに、クラック等の発生を防止し、電気的信頼
性を高いものにしている。また、第2電極と第3電極
の間に段差が形成されることにより、ハンダ付け領域が
確実に制限され、回路基板に対する固着力も極めて強い
ものとなる。
【図面の簡単な説明】 【図1】この発明のチップ抵抗器の一実施形態を示す平
面図である。 【図2】図1のA−A断面図である。 【図3】各(A)(B)(C)(D)(E)(F)はこ
の実施形態のチップ抵抗器の製造工程を示す縦断面図で
ある。 【符号の説明】 1 チップ抵抗器 2 基板 2a 端面 2b 側面 3 抵抗体 4 電極 6 第1電極 7 第2電極 8 第3電極 9 Niメッキ 10 ハンダメッキ 11 ガラスコート 12 レジンコート
───────────────────────────────────────────────────── フロントページの続き (72)発明者 横山 充 富山県上新川郡大沢野町下大久保3158番 地 北陸電気工業株式会社内 (72)発明者 小原 陽三 富山県上新川郡大沢野町下大久保3158番 地 北陸電気工業株式会社内 (56)参考文献 特開 昭61−245501(JP,A) 特開 昭55−120101(JP,A) 特開 昭55−99701(JP,A) 特開 昭61−210601(JP,A) 特開 昭61−268001(JP,A) 特開 昭57−184202(JP,A) 実開 昭57−119501(JP,U) 実開 昭59−185801(JP,U)

Claims (1)

  1. (57)【特許請求の範囲】 1.絶縁性セラミックの基板の表面に形成された一対の
    第1電極と、前記基板の裏面の前記基板を挟んで前記一
    対の第1電極と対向する位置に形成された一対の第2電
    極と、前記一対の第1電極間に形成された抵抗体と、前
    記一対の第1電極及び前記一対の第2電極上に一部重畳
    するように前記基板の一対の側端部に形成された一対の
    第3電極と、前記一対の第1電極の露出部、前記一対の
    第2電極の露出部及び前記一対の第3電極の外面を覆う
    メッキ層とを具備してなるチップ抵抗器。
JP11066399A 1999-04-19 1999-04-19 チップ抵抗器 Expired - Lifetime JP3353037B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11066399A JP3353037B2 (ja) 1999-04-19 1999-04-19 チップ抵抗器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11066399A JP3353037B2 (ja) 1999-04-19 1999-04-19 チップ抵抗器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP26105397A Division JP3167968B2 (ja) 1987-10-22 1997-09-08 チップ抵抗器の製造方法

Publications (2)

Publication Number Publication Date
JP2000003801A JP2000003801A (ja) 2000-01-07
JP3353037B2 true JP3353037B2 (ja) 2002-12-03

Family

ID=14541330

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11066399A Expired - Lifetime JP3353037B2 (ja) 1999-04-19 1999-04-19 チップ抵抗器

Country Status (1)

Country Link
JP (1) JP3353037B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW483233B (en) * 2000-05-30 2002-04-11 Alps Electric Co Ltd Electronic circuit unit
TW535352B (en) * 2000-05-30 2003-06-01 Alps Electric Co Ltd Surface-mounting type electronic circuit unit

Also Published As

Publication number Publication date
JP2000003801A (ja) 2000-01-07

Similar Documents

Publication Publication Date Title
US20040041278A1 (en) Method of manufacturing flip chip resistor
JP3167968B2 (ja) チップ抵抗器の製造方法
JP2000306711A (ja) 多連チップ抵抗器およびその製造方法
JP3353037B2 (ja) チップ抵抗器
JP3118509B2 (ja) チップ抵抗器
JP2939425B2 (ja) 表面実装型抵抗器とその製造方法
JP3111823B2 (ja) 回路検査端子付き角形チップ抵抗器
JP3447728B2 (ja) チップ抵抗器
JP2775718B2 (ja) チップ抵抗器とその製造方法
JPH0595071U (ja) 厚膜回路基板
JP2806802B2 (ja) チップ抵抗器
JP4081873B2 (ja) 抵抗器およびその製造方法
JPH08236325A (ja) チップ抵抗器の製造方法
JP3110677B2 (ja) チップ抵抗器
JPH0963805A (ja) 角形チップ抵抗器
JP2866808B2 (ja) チップ抵抗器の製造方法
JP2000340413A5 (ja)
JPH0513201A (ja) 角形チツプ抵抗器
JP3435419B2 (ja) チップ抵抗器
JP3297642B2 (ja) チップ抵抗器
JP3172673B2 (ja) チップ抵抗器の製造方法
JP3159963B2 (ja) チップ抵抗器
JP3323140B2 (ja) チップ抵抗器
JP3323156B2 (ja) チップ抵抗器
CN115472360A (zh) 晶片零件

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080920

Year of fee payment: 6