JP3220570B2 - Inverter control device - Google Patents
Inverter control deviceInfo
- Publication number
- JP3220570B2 JP3220570B2 JP15502793A JP15502793A JP3220570B2 JP 3220570 B2 JP3220570 B2 JP 3220570B2 JP 15502793 A JP15502793 A JP 15502793A JP 15502793 A JP15502793 A JP 15502793A JP 3220570 B2 JP3220570 B2 JP 3220570B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- inverter
- current
- control device
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 12
- 238000010586 diagram Methods 0.000 description 8
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 3
- 241001113342 Sigaus Species 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000013139 quantization Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Inverter Devices (AREA)
- Control Of Voltage And Current In General (AREA)
- Control Of Ac Motors In General (AREA)
Description
【0001】[0001]
【産業上の利用分野】この発明は、モータの相電流を検
出しフィードバック制御することによりモータを駆動す
るインバータ制御装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an inverter control device for driving a motor by detecting a phase current of the motor and performing feedback control.
【0002】[0002]
【従来の技術】図4は、従来技術を用いたモータ駆動用
インバータ制御装置の回路の一例を示すブロック図であ
る。3相交流電力はコンバータ1で適当な電圧の直流電
圧に変換された後、2個ずつ直列接続したものを3組並
列接続したパワー素子2、3、4、5、6、7により、
前記直流電力をモータ駆動用の交流電力に変換する。パ
ワー素子2、3、4、5、6、7には、それぞれ、ゲー
ト回路8、9、10、11、12、13が接続されてい
る。ゲート回路8、9、10、11、12、13はPW
M信号発生回路14により制御されるようになってい
る。モータ15が接続されるインバータの出力回路には
電流検出抵抗16、17が直列に挿入されている。電流
検出抵抗16の両端には絶縁増幅器18、A/D変換器
19が接続されている。同様に、電流検出抵抗17の両
端には絶縁増幅器20、A/D変換器21が接続されて
いる。モータ15の相電流Iu,Ivは、インバータの
出力に直列に挿入された電流検出抵抗16、17の電圧
降下Vsu, Vsvとして取り出され、それぞれ絶縁増幅器
18、20に入力される。絶縁増幅器18、20は入力
された信号を電気的に絶縁しつつ伝達し、電流制御回路
22と同電位のアナログ信号SigAu,SigAvを出力す
る。アナログ信号SigAu,SigAv はA/D変換器1
9、21によってディジタル値に変換され電流制御回路
22に入力される。電流制御回路22は、上位制御回路
から入力される電流指令Iu*,Iv*と、検出した相
電流Iu,Ivから各相の電流偏差を求め、これを比例
および積分増幅することで、モータ各相に印加すべき電
圧指令Vu*,Vv*,Vw*を出力する。電圧指令V
u*,Vv*,Vw*はPWM信号発生回路14によっ
て、指令値に比例したオンオフデューティを持つPWM
信号に変換され、さらにアーム短絡を防ぐためのデッド
タイムを付加されてインバータのパワー素子2〜7に対
するオンオフ指令信号となる。パワー素子のゲート回路
8〜13はオンオフ指令信号に従いパワー素子2〜7を
オンオフすることにより、コンバータ1によって整流さ
れた直流電圧Vbusを電圧指令Vu*,Vv*,Vw
*に比例したデューティでモータ15の各相に印加す
る。以上のようにして、モータ15の各相の相電流は、
電流指令Iu*,Iv*に一致するように制御される。2. Description of the Related Art FIG. 4 is a block diagram showing an example of a circuit of a motor driving inverter control device using the prior art. After the three-phase AC power is converted into a DC voltage of an appropriate voltage by the converter 1, the power elements 2, 3, 4, 5, 6, 7 are connected in parallel by three sets of two connected in series.
The DC power is converted into AC power for driving a motor. Gate circuits 8, 9, 10, 11, 12, and 13 are connected to the power elements 2, 3, 4, 5, 6, and 7, respectively. Gate circuits 8, 9, 10, 11, 12, 13 are PW
It is controlled by the M signal generation circuit 14. Current detection resistors 16 and 17 are inserted in series in the output circuit of the inverter to which the motor 15 is connected. An insulation amplifier 18 and an A / D converter 19 are connected to both ends of the current detection resistor 16. Similarly, an insulating amplifier 20 and an A / D converter 21 are connected to both ends of the current detection resistor 17. The phase currents Iu and Iv of the motor 15 are taken out as voltage drops Vsu and Vsv of current detection resistors 16 and 17 inserted in series with the output of the inverter, and input to the isolation amplifiers 18 and 20, respectively. The isolation amplifiers 18 and 20 transmit the input signals while electrically insulating them, and output analog signals SigAu and SigAv having the same potential as the current control circuit 22. Analog signals SigAu and SigAv are A / D converters 1
The signals are converted into digital values by 9 and 21 and input to the current control circuit 22. The current control circuit 22 obtains a current deviation of each phase from the current commands Iu * and Iv * input from the higher-level control circuit and the detected phase currents Iu and Iv, and performs proportional and integral amplification on each of the current deviations. It outputs voltage commands Vu *, Vv *, Vw * to be applied to the phase. Voltage command V
u *, Vv * and Vw * are PWM signals having an on / off duty proportional to the command value by the PWM signal generation circuit 14.
The signal is converted into a signal, and a dead time for preventing a short circuit of the arm is added to the signal to be an on / off command signal for the power elements 2 to 7 of the inverter. The gate circuits 8 to 13 of the power devices turn on and off the power devices 2 to 7 in accordance with the on / off command signals, thereby converting the DC voltage Vbus rectified by the converter 1 into the voltage commands Vu *, Vv *, Vw.
It is applied to each phase of the motor 15 with a duty proportional to *. As described above, the phase current of each phase of the motor 15 is
Control is performed so as to match current commands Iu * and Iv *.
【0003】図5は従来技術を用いたインバータ制御装
置の別の回路構成を示すブロック図である。図におい
て、図4と同一機能のブロックには同一番号を付してあ
る。図5の装置では電流検出抵抗16、17の電圧降下
Vsu, Vsvが、シリアル出力タイプのA/D変換器2
3、24によってディジタル信号SigDu,SigDv に変
換される。次いでSigDu,SigDv はホトカップラ2
5、26によりインバータの相電位と絶縁されてシフト
レジスター27、28に入力され、パラレルデータに変
換されるようになっている。シフトレジスタ27、28
の出力は電流制御回路22に入力され、前記図4の制御
装置と同様にモータ各相の相電流が電流指令Iu*,I
v*に一致するように制御される。FIG. 5 is a block diagram showing another circuit configuration of an inverter control device using the prior art. In the figure, blocks having the same functions as those in FIG. 4 are denoted by the same reference numerals. In the device shown in FIG. 5, the voltage drops Vsu and Vsv of the current detection resistors 16 and 17 correspond to the serial output type A / D converter 2.
The digital signals are converted into digital signals SigDu and SigDv by 3 and 24, respectively. Next, SigDu and SigDv are Photocoupler 2
5 and 26 are insulated from the phase potential of the inverter and input to the shift registers 27 and 28 to be converted into parallel data. Shift registers 27, 28
Is input to the current control circuit 22, and the phase current of each phase of the motor is converted into the current command Iu *, I
It is controlled to match v *.
【0004】[0004]
【発明が解決しようとする課題】モータを駆動制御する
インバータ制御装置において、相電流Iu, Ivの電流
検出時の絶縁増幅器20のゲイン誤差およびそのオフセ
ットはモータ15の出力トルクにリップルを生じさせる
ので、極力小さくする必要がある。従来技術を使用した
前記インバータ制御装置に於いては、インバータの出力
電流Iu, Ivの検出にアナログ出力の絶縁増幅器1
8, 20とA/D変換器19, 21とを組み合わせて使
用しているため、検出される電流のゲイン誤差およびに
オフセットは、絶縁増幅器18, 20とA/D変換器1
9, 21の双方のゲイン誤差の積とオフセットの和に依
存しており、両構成要素のゲイン誤差とオフセットをと
もに小さく押さえることは難しい。一方、これを避ける
方策として、図5に示す様に、絶縁増幅器を無くし、A
/D変換器23, 24のみを使用する構成も可能であ
る。しかしながらこのような構成を用いた場合、A/D
変換器23, 24のシリアル信号にノイズが重畳された
際に大きな誤差(MSBビットの転送時にノイズを受け
た場合フルスケールの1/2)を含むことになるという
問題があった。この発明は、上記問題点を解決するため
になされたものであり、電流検出時におけるゲイン誤差
およびオフセットを小さく抑え、駆動するモータのトル
クリップルを小さくすることができるインバータ制御装
置を提供することを目的としている。In an inverter control device for driving and controlling a motor, a gain error and an offset of the insulating amplifier 20 at the time of detecting currents of the phase currents Iu and Iv cause a ripple in an output torque of the motor 15. , Need to be as small as possible. In the inverter control device using the prior art, an analog output isolation amplifier 1 is used to detect the inverter output currents Iu and Iv.
8 and 20 and the A / D converters 19 and 21 are used in combination, the gain error and the offset of the detected current are reduced by the isolation amplifiers 18 and 20 and the A / D converter 1.
It depends on the sum of the product of the gain errors of both 9 and 21 and the offset, and it is difficult to keep both the gain error and the offset of both components small. On the other hand, as a measure to avoid this, as shown in FIG.
A configuration using only the / D converters 23 and 24 is also possible. However, when such a configuration is used, A / D
There is a problem that when noise is superimposed on the serial signals of the converters 23 and 24, a large error (1/2 of the full scale when noise is received during transmission of the MSB bit) is included. SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide an inverter control device capable of suppressing a gain error and an offset at the time of current detection to a small value and reducing a torque ripple of a driving motor. The purpose is.
【0005】[0005]
【課題を解決するための手段】ゲート回路を有するパワ
ー素子により直流電力をモータ駆動用の交流電力に変換
するインバータの出力回路に直列に電流検出抵抗を挿入
し、この電流検出抵抗の両端に生じる電位差からモータ
の相電流を検出しフィードバック制御することによりモ
ータを駆動するインバータ制御装置において、前記電流
検出抵抗の両端に生じる電位差をシグマデルタ変調され
た重み付けのないディジタル信号に変換するシグマデル
タ変調器と、前記ディジタル信号を電気的に絶縁して伝
達する電気絶縁性結合器と、前記シグマデルタ変調器と
は別個の集積回路として構成され前記電気絶縁性結合器
から伝達された信号を復調するディジタルフィルタと、
このディジタルフィルタの出力に基づき前記インバータ
のゲート回路を制御する制御信号発生回路とを備えたも
のである。A current detecting resistor is inserted in series with an output circuit of an inverter for converting DC power into AC power for driving a motor by a power element having a gate circuit, and is generated at both ends of the current detecting resistor. By detecting the phase current of the motor from the potential difference and performing feedback control,
An inverter control device for driving the over motor, the sigma-delta modulator for converting the potential difference across the current detecting resistor to the sigma-delta modulated digital signal without weighting, the digital signal electrically insulating transmission An electrically insulating coupler, and the sigma-delta modulator
Is configured as a separate integrated circuit, said electrically insulating coupler
A digital filter for demodulating the signal transmitted from the
A control signal generating circuit for controlling a gate circuit of the inverter based on the output of the digital filter.
【作用】この発明によるインバータ制御装置は、インバ
ータの出力電流検出時のゲイン誤差およびオフセットを
決定する構成要素をシグマデルタ変調器とすることがで
きるので、従来の絶縁増幅器とA/D変換器とを具備し
たインバータ制御装置に比較してゲイン誤差とオフセッ
トの小さい電流検出が可能であり、駆動対象であるモー
タのトルクリップルを小さくすることができる。また、
ディジタルフィルタをシグマデルタ変調器とは別個の集
積回路として構成することとしたので、通常パワー素子
に近い場所(大電流が流せる配線基板上)に配置されな
ければならないシグマデルタ変調器や電気絶縁性結合器
から離れた場所、例えば制御基板上の制御用CPUに隣
接したカスタムLSIパッケージ内にディジタルフィル
タを設置するといった設計が可能となって設計上・生産
上の自由度を向上でき、ディジタルフィルタの特性の変
更も容易である。その上他方、シグマデルタ変調器によ
り重み付けのないディジタル信号を出力するので、従来
のシリアル信号出力型のA/Dコンバータを用いた構
成、すなわち重み付けのあるディジタル信号が出力され
る構成に比して、シグマデルタ変調器や電気絶縁性結合
器からそれらとは別個の集積回路として構成されたディ
ジタルフィルタまでの出力信号の伝送経路におけるノイ
ズの影響が極めて小さい。 In the inverter control device according to the present invention, since the components for determining the gain error and the offset when detecting the output current of the inverter can be a sigma-delta modulator, the conventional isolation amplifier and A / D converter can be used. compared to the inverter controller with a possible small current detecting a gain error and offset, it is possible to reduce the motor torque Cripple is driven. Also,
Digital filters are collected separately from the sigma-delta modulator.
Because it is configured as an integrated circuit, the power element is usually
Do not place the product close to (on a wiring board through which a large current can flow).
Sigma-delta modulators and electrically insulating couplers that must be
Away from, for example, next to the control CPU on the control board
Digital fill in custom LSI package
Design and production.
The degree of freedom described above can be improved, and
It is easy to change. On the other hand, the sigma-delta modulator
Output a digital signal without weighting.
Using a serial signal output type A / D converter
That is, a weighted digital signal is output.
Sigma-delta modulators and electrically insulating coupling
Devices configured as separate integrated circuits from the
Noise in the transmission path of the output signal to the digital filter
The effect of noise is extremely small.
【0006】[0006]
【実施例】図1はこの発明によるインバータ制御装置の
回路の一実施例を示すブロック図である。図1におい
て、図4と同一機能のブロックは同一番号が付されてい
る。コンバータ1、パワー素子2〜6、ゲート回路8〜
13、PWM信号発生回路14、モータ15の構成は、
図4に示した従来例と同様なので説明を省略する。電流
検出抵抗16、17の両端に生じる電圧降下Vsu, Vsv
は、ΣΔ変調器30、31に入力され、電圧に比例する
オンオフデューティを有する信号SigSu,SigSv に変
換される。次いでSigSu,SigSv は、入力信号を電気
的に絶縁して伝達する電気絶縁性結合器としてのホトカ
ップラ25、26によりインバータの相電位と絶縁され
て、ディジタルフィルタ32、33に入力され、復調さ
れて、パラレルのディジタル信号Iu ,Iv となるよう
構成されている。PWM信号発生回路14とディジタル
フィルタ32、33はディジタル集積回路34を構成し
ている。ディジタル信号Iu ,Iv は電流制御回路22
に入力され、従来技術を用いた図4の構成の制御装置と
同様に、モータ各相の相電流が、上位制御回路からの電
流指令Iu*,Iv*に一致するような制御が行われ
る。また、PWM信号発生回路14と電流制御回路22
はディジタルフィルタ32、33の出力に基づいてイン
バータのゲート回路8〜13を制御する制御信号発生回
路としての機能を果たしている。FIG. 1 is a block diagram showing an embodiment of a circuit of an inverter control device according to the present invention. 1, blocks having the same functions as those in FIG. 4 are denoted by the same reference numerals. Converter 1, power elements 2 to 6, gate circuit 8 to
13, the PWM signal generation circuit 14, and the configuration of the motor 15
The description is omitted because it is the same as the conventional example shown in FIG. Voltage drops Vsu, Vsv generated at both ends of the current detection resistors 16 and 17
Are input to the ΣΔ modulators 30 and 31 and are converted into signals SigSu and SigSv having an on / off duty proportional to the voltage. Next, SigSu and SigSv are insulated from the phase potential of the inverter by photocouplers 25 and 26 as electrically insulating couplers that electrically insulate and transmit the input signal, input to digital filters 32 and 33, and demodulated. , And parallel digital signals Iu and Iv. The PWM signal generating circuit 14 and the digital filters 32 and 33 constitute a digital integrated circuit 34. The digital signals Iu and Iv are supplied to the current control circuit 22.
The control is performed such that the phase current of each phase of the motor matches the current commands Iu * and Iv * from the higher-level control circuit, similarly to the control device having the configuration of FIG. Further, the PWM signal generation circuit 14 and the current control circuit 22
Has a function as a control signal generation circuit for controlling the gate circuits 8 to 13 of the inverters based on the outputs of the digital filters 32 and 33.
【0007】次にΣΔ変調器30、31およびディジタ
ルフィルタ32、33の構成と動作について、図2に示
すブロック図および図3に示す各部の信号波形を用いて
説明する。ΣΔ変調器30は2次のシグマデルタ変調と
呼ばれる変調方式を採用している。図2において、出力
信号SigSu は1ビットのD/A変換器35に入力され
るようになっており、D/A変換器35の出力する電圧
はSigSu が“1”の場合+Vref に、また、“0”の
場合ーVref に変化する。入力電圧Vsuは、減算器36
に入力され、前記D/A変換器35の出力との差分が積
分器37に入力される。また、積分器37の出力は、減
算器38に入力され、再びD/A変換器35の出力との
差分が求められて積分器39に入力されており、積分器
39の出力はコンパレータ40によって0Vと比較され
る。コンパレータ40の出力は発振器41が出力するク
ロックCLOCK1の周期T毎にラッチ42によりサン
プリングされ、出力信号SigSu となる。以上のような
構成により、積分器39の出力が0Vに近づくようフィ
ードバックがなされ、図3(C) に示すように、入力電圧
Vsuに比例したオンオフデューティを有する出力信号S
igSu が得られる。Next, the configurations and operations of the ΣΔ modulators 30 and 31 and the digital filters 32 and 33 will be described with reference to the block diagram shown in FIG. 2 and the signal waveforms of each section shown in FIG. The ΣΔ modulator 30 employs a modulation method called second-order sigma-delta modulation. In FIG. 2, the output signal SigSu is input to a 1-bit D / A converter 35. The voltage output from the D / A converter 35 is + Vref when SigSu is "1". If it is "0", it changes to -Vref. The input voltage Vsu is calculated by the subtractor 36.
And the difference from the output of the D / A converter 35 is input to the integrator 37. The output of the integrator 37 is input to a subtractor 38, and the difference from the output of the D / A converter 35 is obtained again and input to an integrator 39. The output of the integrator 39 is output by a comparator 40. It is compared with 0V. The output of the comparator 40 is sampled by the latch 42 every cycle T of the clock CLOCK1 output from the oscillator 41, and becomes an output signal SigSu. With the above configuration, feedback is performed so that the output of the integrator 39 approaches 0 V, and as shown in FIG. 3C, the output signal S having an on / off duty proportional to the input voltage Vsu.
igSu is obtained.
【0008】一方、この出力信号SigSu は図3(d) に
示すような高周波の量子化ノイズを含んでいる。このた
めディジタルフィルタ32では図3(e) にしめす伝達特
性によりカットオフ周波数fc以上の量子化ノイズを除
去しており、図2の構成例ではn段のFIR(有限イン
パルス応答)フィルタによりこの伝達特性を実現してい
る。ディジタルフィルタ32はホトカップラー25を経
由したSigSu の信号変化点を利用したPLL(フェー
ズドロックループ)回路43によってΣΔ変調器30内
のクロックCLOCK1に同期したクロックCLOCK
2を生成する。シフトレジスタ44は出力信号SigSu
をCLOCK2によってサンプリングするとともに順次
シフトする。係数テーブル45はシフトレジスタの各出
力ビットQ(n−k)に対応した複数ビット精度の係数
a(k)を内蔵しており、Q(n−k)が“1”の場合
a(k)を、Q(n−k)が“0”の場合0を、それぞ
れアキュムレータ46に対して出力する。アキュムレー
タ46は係数テーブル45からのデータの総和を求め、
信号Iu として電流制御回路22に出力する。ここで信
号IuはFIRフィルタの一般式である、Σ{a(k)
×Q(n−k)}で表されるので、係数a(k)を適切
に設定することにより目的とする伝達特性を得ることが
できる。On the other hand, the output signal SigSu contains high frequency quantization noise as shown in FIG. For this reason, the digital filter 32 removes quantization noise higher than the cutoff frequency fc by the transfer characteristic shown in FIG. 3 (e). In the configuration example of FIG. 2, this transfer is performed by an n-stage FIR (finite impulse response) filter. The characteristics are realized. The digital filter 32 has a clock CLOCK synchronized with the clock CLOCK1 in the ΣΔ modulator 30 by a PLL (Phase Locked Loop) circuit 43 using a signal change point of SigSu via the photocoupler 25.
Generate 2. The shift register 44 outputs the output signal SigSu.
Are sampled by CLOCK2 and sequentially shifted. The coefficient table 45 has a built-in coefficient a (k) having a plurality of bits of precision corresponding to each output bit Q (nk) of the shift register. When Q (nk) is "1", a (k) Is output to the accumulator 46 when Q (nk) is “0”. The accumulator 46 calculates the sum of the data from the coefficient table 45,
The signal is output to the current control circuit 22 as a signal Iu. Here, the signal Iu is a general expression of the FIR filter, Σ {a (k)
× Q (n−k)}, the desired transfer characteristic can be obtained by appropriately setting the coefficient a (k).
【0009】[0009]
【発明の効果】以上に説明したように、この発明のイン
バータ制御装置によれば、インバータの出力電流検出時
のゲイン誤差およびオフセットを決定する構成要素がΣ
Δ変調器に限定されるため、従来の絶縁増幅器とA/D
変換器とを具備したインバータ制御装置に比較してゲイ
ン誤差とオフセットの小さい電流検出が可能であり、駆
動対象であるモータのトルクリップルを小さくすること
ができる。また、ディジタルフィルタをシグマデルタ変
調器とは別個の集積回路として構成することとしたの
で、通常パワー素子に近い場所(大電流が流せる配線基
板上)に配置されなければならないシグマデルタ変調器
や電気絶縁性結合器から離れた場所、例えば制御基板上
の制御用CPUに隣接したカスタムLSIパッケージ内
にディジタルフィルタを設置するといった設計が可能と
なって設計上・生産上の自由度を向上でき、ディジタル
フィルタの特性の変更も容易である。その上他方、シグ
マデルタ変調器により重み付けのないディジタル信号を
出力するので、従来のシリアル信号出力型のA/Dコン
バータを用いた構成、すなわち重み付けのあるディジタ
ル信号が出力される構成に比して、シグマデルタ変調器
や電気絶縁性結合器からそれらとは別個の集積回路とし
て構成されたディジタルフィルタまでの出力信号の伝送
経路におけるノイズの影響が極めて小さいという顕著な
効果を有する。As described above, according to the inverter control apparatus of the present invention, the components for determining the gain error and the offset when detecting the output current of the inverter are as follows.
Because it is limited to the Δ modulator, the conventional isolation amplifier and A / D
As compared with an inverter control device including a converter, current detection with a small gain error and a small offset is possible, and torque ripple of a motor to be driven can be reduced . Also, change the digital filter to sigma-delta
To be configured as an integrated circuit separate from the controller.
In a place close to the normal power element (a wiring board through which large current can flow)
Sigma-delta modulator that must be placed on the board)
Or a place away from the electrically insulating coupler, for example, on the control board
In a custom LSI package adjacent to the control CPU
It is possible to design such as installing a digital filter in
Digital and digital
It is easy to change the characteristics of the filter. On the other hand, sig
Digital signal without weight by ma-delta modulator
Output, the conventional serial signal output type A / D converter
Configuration using barter, that is, weighted digital
Sigma-delta modulator
Or an integrated circuit separate from them
Of output signal to digital filter
This has a remarkable effect that the influence of noise on the path is extremely small .
【0010】[0010]
【図1】この発明によるインバータ制御装置の回路の一
実施例を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of a circuit of an inverter control device according to the present invention.
【図2】この発明によるインバータ制御装置のΣΔ変調
器とディジタルフィルタの詳細構成を示すブロック図で
ある。FIG. 2 is a block diagram showing a detailed configuration of a ΣΔ modulator and a digital filter of the inverter control device according to the present invention.
【図3】図2における各部信号波形である。FIG. 3 is a signal waveform of each part in FIG. 2;
【図4】従来技術によるインバータ制御装置の回路の一
例を示すブロック図である。FIG. 4 is a block diagram showing an example of a circuit of a conventional inverter control device.
【図5】従来技術によるインバータ制御装置の別の回路
例を示すブロック図である。FIG. 5 is a block diagram showing another example of the circuit of the inverter control device according to the related art.
1 コンバータ 2〜7 パワー素子 8〜13 ゲート回路 14 PWM信号発生回路 15 モータ 16、17 電流検出抵抗 18、20 絶縁増幅器 19、21 A/D変換器 22 電流制御回路 23、24 A/D変換器 25、26 ホトカップラ 27、28 シフトレジスタ 30、31 Σ・Δ変調器 32、33 ディジタルフィルタ 34 ディジタル集積回路 35 D/A変換器 36、38 減算器 37、39 積分器 40 コンパレータ 41 発振器 42 ラッチ 43 PLL回路 44 シフトレジスタ 45 係数テーブル 46 アキュムレータ DESCRIPTION OF SYMBOLS 1 Converter 2-7 Power element 8-13 Gate circuit 14 PWM signal generation circuit 15 Motor 16, 17 Current detection resistor 18, 20 Insulation amplifier 19, 21 A / D converter 22 Current control circuit 23, 24 A / D converter 25, 26 Photocoupler 27, 28 Shift register 30, 31 Σ-Δ modulator 32, 33 Digital filter 34 Digital integrated circuit 35 D / A converter 36, 38 Subtractor 37, 39 Integrator 40 Comparator 41 Oscillator 42 Latch 43 PLL Circuit 44 shift register 45 coefficient table 46 accumulator
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H02M 7/48 G05F 1/10 H02P 7/63 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H02M 7/48 G05F 1/10 H02P 7/63
Claims (2)
流電力をモータ駆動用の交流電力に変換するインバータ
の出力回路に直列に電流検出抵抗を挿入し、この電流検
出抵抗の両端に生じる電位差からモータの相電流を検出
しフィードバック制御することによりモータを駆動する
インバータ制御装置において、前記電流検出抵抗の両端
に生じる電位差をシグマデルタ変調された重み付けのな
いディジタル信号に変換するシグマデルタ変調器と、前
記ディジタル信号を電気的に絶縁して伝達する電気絶縁
性結合器と、前記シグマデルタ変調器とは別個の集積回
路として構成され前記電気絶縁性結合器から伝達された
信号を復調するディジタルフィルタと、このディジタル
フィルタの出力に基づき前記インバータのゲート回路を
制御する制御信号発生回路とを備えたことを特徴とする
インバータ制御装置。1. A current detection resistor is inserted in series with an output circuit of an inverter for converting DC power into AC power for driving a motor by a power element having a gate circuit, and a potential difference between both ends of the current detection resistor is used to detect a motor current. In an inverter control device that drives a motor by detecting a phase current and performing feedback control, a potential difference generated between both ends of the current detection resistor is weighted by sigma-delta modulation.
A sigma-delta modulator for converting the have a digital signal, an electrically insulating coupler for electrically insulating transmitting the digital signal, the separate integrated times the sigma-delta modulator
A digital filter configured as a path for demodulating a signal transmitted from the electrically insulating coupler, and a control signal generating circuit for controlling a gate circuit of the inverter based on an output of the digital filter. Inverter control device.
ことを特徴とする請求項第1項記載のインバータ制御装
置。2. The inverter control device according to claim 1, wherein the electrically insulating coupler is a photocoupler.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15502793A JP3220570B2 (en) | 1993-06-25 | 1993-06-25 | Inverter control device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15502793A JP3220570B2 (en) | 1993-06-25 | 1993-06-25 | Inverter control device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0715972A JPH0715972A (en) | 1995-01-17 |
| JP3220570B2 true JP3220570B2 (en) | 2001-10-22 |
Family
ID=15597073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15502793A Expired - Lifetime JP3220570B2 (en) | 1993-06-25 | 1993-06-25 | Inverter control device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3220570B2 (en) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19648696A1 (en) * | 1996-11-25 | 1998-05-28 | Asea Brown Boveri | Method and device for regulating the DC offset of a converter |
| JP3609069B2 (en) * | 2002-08-01 | 2005-01-12 | ファナック株式会社 | Motor control device |
| JP2008147809A (en) * | 2006-12-07 | 2008-06-26 | Fuji Electric Fa Components & Systems Co Ltd | Motor control device and A / D converter |
| JP5189627B2 (en) * | 2010-09-08 | 2013-04-24 | 三菱電機株式会社 | Power converter |
| EP2544364B1 (en) * | 2011-07-08 | 2014-08-27 | Siemens Aktiengesellschaft | Torque observer on the basis of the measurement of output current and output voltages |
| JP5351304B2 (en) * | 2012-04-19 | 2013-11-27 | ファナック株式会社 | Motor control device having ΔΣ modulation type AD converter |
| JP6213155B2 (en) * | 2013-10-30 | 2017-10-18 | トヨタ自動車株式会社 | Digital filter |
| EP3091654B1 (en) | 2014-09-30 | 2018-09-12 | Panasonic Intellectual Property Management Co., Ltd. | Motor control device and motor control method |
| KR101695841B1 (en) * | 2014-12-22 | 2017-01-12 | (주)승일일렉트로닉스 | Drive device of the BLDC motor using phase current detection method |
| JP6509030B2 (en) * | 2015-05-14 | 2019-05-08 | 三菱電機株式会社 | Current detector |
| US11211891B2 (en) | 2018-06-15 | 2021-12-28 | Panasonic Intellectual Property Management Co., Ltd. | Motor control device |
-
1993
- 1993-06-25 JP JP15502793A patent/JP3220570B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0715972A (en) | 1995-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3220570B2 (en) | Inverter control device | |
| US20010033504A1 (en) | Analog/digital PWM control circuit of a winding | |
| JP2000244257A (en) | Pwm power amplifier having digital input | |
| EP1178388B1 (en) | PCM/PWM converter with PWM power amplifier | |
| US20030031245A1 (en) | Modulator for digital amplifier | |
| JPH03154911A (en) | Power supply control system for parallel operation | |
| JP2737449B2 (en) | Electromagnetic clutch control device for vehicles | |
| JP3733115B2 (en) | Current detection IC | |
| US8018364B2 (en) | Control apparatus for a load supply device | |
| JP7593239B2 (en) | Inverter output voltage detection device | |
| JP3185953B2 (en) | Switching power supply | |
| JP4973363B2 (en) | Output voltage detection circuit for power converter | |
| EP0559499A1 (en) | A multiplier circuit and method of operation therefor | |
| JP2847913B2 (en) | Analog multiplier | |
| JP3730525B2 (en) | Multiphase rectifier | |
| US20250266777A1 (en) | Electric motor controller and related methods | |
| JP3129190B2 (en) | Digital modulation circuit | |
| JP2839558B2 (en) | PWM drive circuit | |
| JPH02114891A (en) | Pulse width modulation voltage detector | |
| JPH0614560A (en) | Output voltage detecting circuit for power converter | |
| JPH02114890A (en) | Pulse width modulation voltage detector | |
| SU1396134A1 (en) | Multiphase pulsed d.c. voltage stabilizer | |
| JPH08168265A (en) | Converter abnormality detection device | |
| JPH01103733A (en) | analog input circuit | |
| JPH07287798A (en) | Digital signal distributor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110810 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120810 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120810 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130810 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |