JP3278868B2 - ヘテロ接合バイポーラトランジスタ - Google Patents
ヘテロ接合バイポーラトランジスタInfo
- Publication number
- JP3278868B2 JP3278868B2 JP20780591A JP20780591A JP3278868B2 JP 3278868 B2 JP3278868 B2 JP 3278868B2 JP 20780591 A JP20780591 A JP 20780591A JP 20780591 A JP20780591 A JP 20780591A JP 3278868 B2 JP3278868 B2 JP 3278868B2
- Authority
- JP
- Japan
- Prior art keywords
- bipolar transistor
- heterojunction bipolar
- emitter
- plane
- current density
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
- H10D10/80—Heterojunction BJTs
- H10D10/821—Vertical heterojunction BJTs
- H10D10/861—Vertical heterojunction BJTs having an emitter region comprising one or more non-monocrystalline elements of Group IV, e.g. amorphous silicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
- H10D10/01—Manufacture or treatment
- H10D10/021—Manufacture or treatment of heterojunction BJTs [HBT]
Landscapes
- Bipolar Transistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は高電流密度動作時の特性
変動の少ない化合物半導体ヘテロ接合バイポーラトラン
ジスタおよびそれを用いた回路に関する。
変動の少ない化合物半導体ヘテロ接合バイポーラトラン
ジスタおよびそれを用いた回路に関する。
【０００２】
【従来の技術】従来のIII−Ｖ族化合物半導体ヘテロ接
合バイポーラトランジスタは、例えばアイイーイー・ト
ランサクション・オン・マイクロウェーブ・セオリー・
アンド・テクニークス第３７巻（１９８９年）第１２８
６頁から第１３０３頁（ＩＥＥＥ Ｔｒａｎｓａｃｔｉ
ｏｎ ｏｎ Ｍｉｃｒｏｗａｖｅ Ｔｈｅｏｒｙ ａｎ
ｄ Ｔｅｃｈｎｉｑｕｅｓ ３７（１９８９）ｐｐ．１
２８６−１３０３）に記載されているようにエミッタ平
面形状は矩形であり、その形成方位に関して特記される
ことはなかった。これは、ヘテロ接合バイポーラトラン
ジスタのコレクタ電流は基板に垂直に流れるために、エ
ミッタの形成方位がトランジスタ特性に影響を与えると
は考えにくく、注意が払われてこなかったためだと考え
られる。また、このようなIII−Ｖ族化合物半導体ヘテ
ロ接合バイポーラトランジスタを用いて回路を構成する
場合も、回路面積を小さくするために、矩形エミッタ形
成方位の異なるヘテロ接合バイポーラトランジスタを１
つの回路内に混在させることもあった。
合バイポーラトランジスタは、例えばアイイーイー・ト
ランサクション・オン・マイクロウェーブ・セオリー・
アンド・テクニークス第３７巻（１９８９年）第１２８
６頁から第１３０３頁（ＩＥＥＥ Ｔｒａｎｓａｃｔｉ
ｏｎ ｏｎ Ｍｉｃｒｏｗａｖｅ Ｔｈｅｏｒｙ ａｎ
ｄ Ｔｅｃｈｎｉｑｕｅｓ ３７（１９８９）ｐｐ．１
２８６−１３０３）に記載されているようにエミッタ平
面形状は矩形であり、その形成方位に関して特記される
ことはなかった。これは、ヘテロ接合バイポーラトラン
ジスタのコレクタ電流は基板に垂直に流れるために、エ
ミッタの形成方位がトランジスタ特性に影響を与えると
は考えにくく、注意が払われてこなかったためだと考え
られる。また、このようなIII−Ｖ族化合物半導体ヘテ
ロ接合バイポーラトランジスタを用いて回路を構成する
場合も、回路面積を小さくするために、矩形エミッタ形
成方位の異なるヘテロ接合バイポーラトランジスタを１
つの回路内に混在させることもあった。
【０００３】
【発明が解決しようとする課題】上記従来技術におい
て、特にベース層不純物にＢｅを用いたＡｌＧａＡｓ／
ＧａＡｓヘテロ接合バイポーラトランジスタの場合に、
１×１０5Ａ／ｃｍ2以上のコレクタ電流密度で連続動作
させると、コレクタ電流の低減してしまう問題が、アイ
イーイーイー・インターナショナル・エレクトロン・デ
バイス・ミーティング１９９０（１９９０年）第６７３
頁から第６７６頁（ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎ
ａｌ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｍｅｅｔｉｎ
ｇ １９９０（１９９０）ｐｐ．６７３−６７６）にて
指摘された。同様な問題は他のIII−Ｖ族化合物半導体
を用いたヘテロ接合バイポーラトランジスタや、ベース
層不純物にＺｎを用いたIII−Ｖ族化合物半導体ヘテロ
接合バイポーラトランジスタの場合にも当てはまる。こ
の原因は、通電により生じるキャリアの再結合過程で発
生したエネルギーにより、エミッタメサ周辺でのベース
層不純物のエミッタ層中への拡散が促進されるためだと
考えられている。
て、特にベース層不純物にＢｅを用いたＡｌＧａＡｓ／
ＧａＡｓヘテロ接合バイポーラトランジスタの場合に、
１×１０5Ａ／ｃｍ2以上のコレクタ電流密度で連続動作
させると、コレクタ電流の低減してしまう問題が、アイ
イーイーイー・インターナショナル・エレクトロン・デ
バイス・ミーティング１９９０（１９９０年）第６７３
頁から第６７６頁（ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎ
ａｌ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｍｅｅｔｉｎ
ｇ １９９０（１９９０）ｐｐ．６７３−６７６）にて
指摘された。同様な問題は他のIII−Ｖ族化合物半導体
を用いたヘテロ接合バイポーラトランジスタや、ベース
層不純物にＺｎを用いたIII−Ｖ族化合物半導体ヘテロ
接合バイポーラトランジスタの場合にも当てはまる。こ
の原因は、通電により生じるキャリアの再結合過程で発
生したエネルギーにより、エミッタメサ周辺でのベース
層不純物のエミッタ層中への拡散が促進されるためだと
考えられている。
【０００４】このような現象は、電流増幅率の劣化やオ
ン電圧のシフトといった問題を引き起こすため、III−
Ｖ族化合物半導体ヘテロ接合バイポーラトランジスタお
よびそれを用いた回路システムの信頼性を損なってしま
う。
ン電圧のシフトといった問題を引き起こすため、III−
Ｖ族化合物半導体ヘテロ接合バイポーラトランジスタお
よびそれを用いた回路システムの信頼性を損なってしま
う。
【０００５】本発明の目的は、高電流密度動作時の特性
変動の少ないIII−Ｖ族化合物半導体ヘテロ接合バイポ
ーラトランジスタを作製することである。本発明の他の
目的は、高電流密度動作時の特性変動の少ない、III−
Ｖ族化合物半導体ヘテロ接合バイポーラトランジスタを
用いた回路システムを作製することである。
変動の少ないIII−Ｖ族化合物半導体ヘテロ接合バイポ
ーラトランジスタを作製することである。本発明の他の
目的は、高電流密度動作時の特性変動の少ない、III−
Ｖ族化合物半導体ヘテロ接合バイポーラトランジスタを
用いた回路システムを作製することである。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、ダイアモンド構造またはせん亜鉛構造を有する半導
体の（１００）面基板上に形成するIII−Ｖ族化合物半
導体ヘテロ接合バイポーラトランジスタのエミッタ平面
形状を、（１）長辺が〔０１１〕方向に平行な矩形、
（２）〔０１−１〕方向に平行な辺が存在しない形状、
および（３）外部ベース層を〔０１１〕方向に平行な辺
に接する領域のみに有する形状、のいずれかあるいは上
記基板の面方位を（１００）面から（１１１）Ｂ面方向
に±３５．３゜以内かつ（１１１）Ａ面方向に±５４．
７゜以内とし、エミッタ平面形状の長辺を〔０１１〕方
向を基板面に射影した方向に平行となるようにしたもの
である。また、上記他の目的を達成するために、上記３
つのエミッタ平面形状のいずれかを有するIII−Ｖ族化
合物半導体ヘテロ接合バイポーラトランジスタを、全部
あるいは少なくとも差動増幅回路部にのみ用いて回路を
構成するようにしたものである。
に、ダイアモンド構造またはせん亜鉛構造を有する半導
体の（１００）面基板上に形成するIII−Ｖ族化合物半
導体ヘテロ接合バイポーラトランジスタのエミッタ平面
形状を、（１）長辺が〔０１１〕方向に平行な矩形、
（２）〔０１−１〕方向に平行な辺が存在しない形状、
および（３）外部ベース層を〔０１１〕方向に平行な辺
に接する領域のみに有する形状、のいずれかあるいは上
記基板の面方位を（１００）面から（１１１）Ｂ面方向
に±３５．３゜以内かつ（１１１）Ａ面方向に±５４．
７゜以内とし、エミッタ平面形状の長辺を〔０１１〕方
向を基板面に射影した方向に平行となるようにしたもの
である。また、上記他の目的を達成するために、上記３
つのエミッタ平面形状のいずれかを有するIII−Ｖ族化
合物半導体ヘテロ接合バイポーラトランジスタを、全部
あるいは少なくとも差動増幅回路部にのみ用いて回路を
構成するようにしたものである。
【０００７】
【作用】ダイアモンド構造またはせん亜鉛構造を有する
半導体の（１００）面基板上に形成するIII−Ｖ族化合
物半導体ヘテロ接合バイポーラトランジスタのエミッタ
平面形状を、（１）長辺が〔０１１〕方向に平行な矩
形、（２）〔０１−１〕方向に平行な辺が存在しない形
状、および（３）外部ベース層を〔０１１〕方向に平行
な辺に接する領域のみに有する形状、のいずれかあるい
は上記基板の面方位を（１００）面から（１１１）Ｂ面
方向に±３５．３゜以内かつ（１１１）Ａ面方向に±５
４．７゜以内とし、エミッタ平面形状の長辺を〔０１
１〕方向を基板面に射影した方向に平行となるようにす
ることにより、高電流密度動作時の特性変動を従来に比
較して抑制することができる。これは、高電流密度動作
時の特性変動にエミッタメサ形成方位依存性があり、
（１００）面上の〔０１１〕方向に平行な辺の長いエミ
ッタ形状ほど特性劣化が少ない、という新たに見い出し
た実験事実に基づいている。以下、これを図１から図３
により説明する。
半導体の（１００）面基板上に形成するIII−Ｖ族化合
物半導体ヘテロ接合バイポーラトランジスタのエミッタ
平面形状を、（１）長辺が〔０１１〕方向に平行な矩
形、（２）〔０１−１〕方向に平行な辺が存在しない形
状、および（３）外部ベース層を〔０１１〕方向に平行
な辺に接する領域のみに有する形状、のいずれかあるい
は上記基板の面方位を（１００）面から（１１１）Ｂ面
方向に±３５．３゜以内かつ（１１１）Ａ面方向に±５
４．７゜以内とし、エミッタ平面形状の長辺を〔０１
１〕方向を基板面に射影した方向に平行となるようにす
ることにより、高電流密度動作時の特性変動を従来に比
較して抑制することができる。これは、高電流密度動作
時の特性変動にエミッタメサ形成方位依存性があり、
（１００）面上の〔０１１〕方向に平行な辺の長いエミ
ッタ形状ほど特性劣化が少ない、という新たに見い出し
た実験事実に基づいている。以下、これを図１から図３
により説明する。
【０００８】図１はＧａＡｓ（１００）基板上に作製し
たＡｌＧａＡｓ／ＧａＡｓヘテロ接合バイポーラトラン
ジスタの、高電流密度動作状態におけるコレクタ電流変
動率（初期コレクタ電流密度が１×１０2Ａ／ｃｍ2であ
るバイアス点として、ベース・エミッタ間バイアスＶＢ
Ｅ＝１．２Ｖで定義）のエミッタ形成方位依存性を示す
実験結果である。エミッタ平面形状は矩形で、エミッタ
サイズＳＥは２μｍ×１０μｍ、コレクタ電流密度ＪＣ
は２．５×１０5Ａ／ｃｍ2、測定温度は２０℃、通電時
間は１０分間とした。ベース不純物はＢｅで、その密度
ＮＢは２×１０19／ｃｍ3、３×１０19／ｃｍ3、４×１
０19／ｃｍ3の３種類である。エミッタ形成方位は、図
２に示すように矩形エミッタの長辺がＧａＡｓ（１０
０）面基板のオリエンテーション・フラット（ＯＦ）の
方向、すなわち〔０１−１〕方向とのなす角度θが０
°、４５°および９０°の３種類である。図１からわか
るようにθ＝９０°の場合、２．５×１０5Ａ／ｃｍ2と
いう高いコレクタ電流密度にもかかわらず、２０℃にお
ける１０分間の連続通電でコレクタ電流の減少率は２０
％以下と、他の方位に比較して極めて小さくなってい
る。このことは、図３に示すようなエミッタ・べース付
近の断面形状に関係していると考えられる。
たＡｌＧａＡｓ／ＧａＡｓヘテロ接合バイポーラトラン
ジスタの、高電流密度動作状態におけるコレクタ電流変
動率（初期コレクタ電流密度が１×１０2Ａ／ｃｍ2であ
るバイアス点として、ベース・エミッタ間バイアスＶＢ
Ｅ＝１．２Ｖで定義）のエミッタ形成方位依存性を示す
実験結果である。エミッタ平面形状は矩形で、エミッタ
サイズＳＥは２μｍ×１０μｍ、コレクタ電流密度ＪＣ
は２．５×１０5Ａ／ｃｍ2、測定温度は２０℃、通電時
間は１０分間とした。ベース不純物はＢｅで、その密度
ＮＢは２×１０19／ｃｍ3、３×１０19／ｃｍ3、４×１
０19／ｃｍ3の３種類である。エミッタ形成方位は、図
２に示すように矩形エミッタの長辺がＧａＡｓ（１０
０）面基板のオリエンテーション・フラット（ＯＦ）の
方向、すなわち〔０１−１〕方向とのなす角度θが０
°、４５°および９０°の３種類である。図１からわか
るようにθ＝９０°の場合、２．５×１０5Ａ／ｃｍ2と
いう高いコレクタ電流密度にもかかわらず、２０℃にお
ける１０分間の連続通電でコレクタ電流の減少率は２０
％以下と、他の方位に比較して極めて小さくなってい
る。このことは、図３に示すようなエミッタ・べース付
近の断面形状に関係していると考えられる。
【０００９】図３は素子の断面構造図で、（ａ）は（０
１−１）へき開面、（ｂ）は（０１１）へき開面におけ
る断面構造を示す。層構造としては、半導体（１００）
面基板１上に、高ドープｎ型ＧａＡｓ層（Ｓｉ濃度＝５
×１０18／ｃｍ3、膜厚＝０．５μｍ）２、ｎ型ＧａＡ
ｓ層（Ｓｉ濃度＝５×１０16／ｃｍ3、膜厚＝０．４μ
ｍ）３、高ドープｐ型ＧａＡｓ層（Ｂｅ濃度＝２×１０
19／ｃｍ3、膜厚＝０．１μｍ）４、アンドープＧａＡ
ｓ層（膜厚＝１０ｎｍ）５、ｎ型ＡｌＧａＡｓ層（Ａｌ
Ａｓモル比＝０．３、Ｓｉ濃度＝１×１０18／ｃｍ3、
膜厚＝０．１μｍ）６、高ドープｎ型ＧａＡｓ層（Ｓｉ
濃度＝５×１０18／ｃｍ3、膜厚＝０．２μｍ）７が順
次積層されたものとなっており、電極としてはエミッタ
およびコレクタ用にＡｕＧｅ電極８、ベース用にＡｕＺ
ｎ電極９が形成されている。エッチングにより｛１１
１｝Ａ面が現れるために、図３（ａ）では順メサ形状１
０、図３（ｂ）では逆メサ形状１１が現れている。この
ようなエミッタメサ形状の違いは、表面保護絶縁膜とエ
ミッタメサエッジとの界面に働く応力に違いをもたらす
ので、通電によるＢｅ拡散にエミッタ形成方位依存性が
現れたと考えられる。
１−１）へき開面、（ｂ）は（０１１）へき開面におけ
る断面構造を示す。層構造としては、半導体（１００）
面基板１上に、高ドープｎ型ＧａＡｓ層（Ｓｉ濃度＝５
×１０18／ｃｍ3、膜厚＝０．５μｍ）２、ｎ型ＧａＡ
ｓ層（Ｓｉ濃度＝５×１０16／ｃｍ3、膜厚＝０．４μ
ｍ）３、高ドープｐ型ＧａＡｓ層（Ｂｅ濃度＝２×１０
19／ｃｍ3、膜厚＝０．１μｍ）４、アンドープＧａＡ
ｓ層（膜厚＝１０ｎｍ）５、ｎ型ＡｌＧａＡｓ層（Ａｌ
Ａｓモル比＝０．３、Ｓｉ濃度＝１×１０18／ｃｍ3、
膜厚＝０．１μｍ）６、高ドープｎ型ＧａＡｓ層（Ｓｉ
濃度＝５×１０18／ｃｍ3、膜厚＝０．２μｍ）７が順
次積層されたものとなっており、電極としてはエミッタ
およびコレクタ用にＡｕＧｅ電極８、ベース用にＡｕＺ
ｎ電極９が形成されている。エッチングにより｛１１
１｝Ａ面が現れるために、図３（ａ）では順メサ形状１
０、図３（ｂ）では逆メサ形状１１が現れている。この
ようなエミッタメサ形状の違いは、表面保護絶縁膜とエ
ミッタメサエッジとの界面に働く応力に違いをもたらす
ので、通電によるＢｅ拡散にエミッタ形成方位依存性が
現れたと考えられる。
【００１０】以上より、エミッタの逆メサエッジが長
く、順メサエッジが短いヘテロ接合バイポーラトランジ
スタほど、高電流密度動作状態での特性変動が少なくな
ることが明らかとなった。このことは、ベース層不純物
がＺｎの場合や、ＡｌＧａＡｓ／ＧａＡｓ以外のIII−
Ｖ族化合物半導体を用いたヘテロ接合バイポーラトラン
ジスタについても、同様にあてはまることが確認され
た。
く、順メサエッジが短いヘテロ接合バイポーラトランジ
スタほど、高電流密度動作状態での特性変動が少なくな
ることが明らかとなった。このことは、ベース層不純物
がＺｎの場合や、ＡｌＧａＡｓ／ＧａＡｓ以外のIII−
Ｖ族化合物半導体を用いたヘテロ接合バイポーラトラン
ジスタについても、同様にあてはまることが確認され
た。
【００１１】エミッタ平面構造を（１）長辺が〔０１
１〕方向に平行な矩形とすると、エミッタの順メサエッ
ジの長さよりも逆メサエッジの長さの長い構造となり、
（２）〔０１−１〕方向に平行な辺が存在しない形状と
すると、順メサ形状の現れない構造となり、（３）外部
ベース層を〔０１１〕方向に平行な辺に接する領域のみ
に有する形状とすると、ベース電流は順メサエッジから
流入せず、キャリアの再結合が順メサエッジ付近で発生
しにくい構造となる。また、半導体基板の面方位は（１
００）でなくともよく、図７に示すように、基板面方位
の（１００）面からの傾向を（１１１）Ａ面方向すなわ
ち基板面内〔０１１〕方向に対してφ、（１１１）Ｂ面
方向すなわち基板面内〔０１−１〕方向に対してψと定
義すると、−３５．３゜＜ψ＜３５．３゜かつ−５４．
７゜＜φ＜５４．７゜の条件を満たせば、上述の効果と
同様な効果が得られる。ここで、（１００）面に対して
適当な｛１１１｝面を選ぶと｜φ｜および｜ψ｜は５
４．７゜以下になるので、−５４．７゜＜ψ＜５４．７
゜はψが任意の値でよいことを示す。このことを図８を
用いて説明する。
１〕方向に平行な矩形とすると、エミッタの順メサエッ
ジの長さよりも逆メサエッジの長さの長い構造となり、
（２）〔０１−１〕方向に平行な辺が存在しない形状と
すると、順メサ形状の現れない構造となり、（３）外部
ベース層を〔０１１〕方向に平行な辺に接する領域のみ
に有する形状とすると、ベース電流は順メサエッジから
流入せず、キャリアの再結合が順メサエッジ付近で発生
しにくい構造となる。また、半導体基板の面方位は（１
００）でなくともよく、図７に示すように、基板面方位
の（１００）面からの傾向を（１１１）Ａ面方向すなわ
ち基板面内〔０１１〕方向に対してφ、（１１１）Ｂ面
方向すなわち基板面内〔０１−１〕方向に対してψと定
義すると、−３５．３゜＜ψ＜３５．３゜かつ−５４．
７゜＜φ＜５４．７゜の条件を満たせば、上述の効果と
同様な効果が得られる。ここで、（１００）面に対して
適当な｛１１１｝面を選ぶと｜φ｜および｜ψ｜は５
４．７゜以下になるので、−５４．７゜＜ψ＜５４．７
゜はψが任意の値でよいことを示す。このことを図８を
用いて説明する。
【００１２】ψ≠０の場合、（０１１）へき開面におけ
る逆メサ形状は図８（ａ）に示すように左右非対称とな
るが、｜ψ｜＜３５．３゜であれば逆メサ形状が維持さ
れ、高電流密度動作時の特性変動抑制効果も維持され
る。しかし、３５．３゜＜｜ψ｜＜５４．７゜では片側
が順メサ形状になってしまうために、特性変動抑制効果
は低減してしまう。
る逆メサ形状は図８（ａ）に示すように左右非対称とな
るが、｜ψ｜＜３５．３゜であれば逆メサ形状が維持さ
れ、高電流密度動作時の特性変動抑制効果も維持され
る。しかし、３５．３゜＜｜ψ｜＜５４．７゜では片側
が順メサ形状になってしまうために、特性変動抑制効果
は低減してしまう。
【００１３】φに関しては任意の値でよく図８（ｂ）に
示すように｜φ｜＜３５．３゜では両側順メサ形状であ
る。３５．３゜＜｜φ｜＜５４．７゜では片側逆メサ形
状になるが、これは好ましい傾向となる。いずれの場合
も、〔０１−１〕方向を基板面に射影した方向に平行な
エミッタ辺の長さを〔０１１〕方向を基板面に射影した
方向に平行なエミッタ辺の長さに対して短くしておけ
ば、高電流密度動作時の特性変動抑制効果に関してはφ
は任意でよいことになる。以上４つのいずれかの構造を
用いることにより、順メサエッジ付近でのベース層不純
物の通電時の拡散が抑制できるので、高電流密度動作時
の特性変動の少ないIII−Ｖ族化合物半導体ヘテロ接合
バイポーラトランジスタを作製することができる。ま
た、上記３つのエミッタ平面形状のいずれかを有するII
I−Ｖ族化合物半導体ヘテロ接合バイポーラトランジス
タを、全部あるいは少なくとも差動増幅回路部にのみ用
いて回路を構成することにより、高電流密度動作時の特
性変動の少ない、III−Ｖ族化合物半導体ヘテロ接合バ
イポーラトランジスタを用いた回路を作製することがで
きる。
示すように｜φ｜＜３５．３゜では両側順メサ形状であ
る。３５．３゜＜｜φ｜＜５４．７゜では片側逆メサ形
状になるが、これは好ましい傾向となる。いずれの場合
も、〔０１−１〕方向を基板面に射影した方向に平行な
エミッタ辺の長さを〔０１１〕方向を基板面に射影した
方向に平行なエミッタ辺の長さに対して短くしておけ
ば、高電流密度動作時の特性変動抑制効果に関してはφ
は任意でよいことになる。以上４つのいずれかの構造を
用いることにより、順メサエッジ付近でのベース層不純
物の通電時の拡散が抑制できるので、高電流密度動作時
の特性変動の少ないIII−Ｖ族化合物半導体ヘテロ接合
バイポーラトランジスタを作製することができる。ま
た、上記３つのエミッタ平面形状のいずれかを有するII
I−Ｖ族化合物半導体ヘテロ接合バイポーラトランジス
タを、全部あるいは少なくとも差動増幅回路部にのみ用
いて回路を構成することにより、高電流密度動作時の特
性変動の少ない、III−Ｖ族化合物半導体ヘテロ接合バ
イポーラトランジスタを用いた回路を作製することがで
きる。
【００１４】
【実施例】〔実施例１〕以下本発明の実施例である、ベ
ース層不純物にＢｅを用いたＡｌＧａＡｓ／ＧａＡｓヘ
テロ接合バイポーラトランジスタの第１の構造例を説明
する。
ース層不純物にＢｅを用いたＡｌＧａＡｓ／ＧａＡｓヘ
テロ接合バイポーラトランジスタの第１の構造例を説明
する。
【００１５】素子断面構造は図３の通りである。エミッ
タは矩形で、その形成方向は図２に示すθ＝９０°とし
た。外部ベース層およびベース電極は、エミッタメサを
取り囲む形となっている。従来θに関しては特に注意が
払われてこなかったが、本実施例によれば、作用の項で
説明したようにθ＝９０°とすることで、エミッタの順
メサエッジの長さに比較して、逆メサエッジの長い構造
となり、例えばθ＝０°や４５°の場合に比較して、高
電流密度動作時の特性変動を極めて少なくできる効果が
ある。
タは矩形で、その形成方向は図２に示すθ＝９０°とし
た。外部ベース層およびベース電極は、エミッタメサを
取り囲む形となっている。従来θに関しては特に注意が
払われてこなかったが、本実施例によれば、作用の項で
説明したようにθ＝９０°とすることで、エミッタの順
メサエッジの長さに比較して、逆メサエッジの長い構造
となり、例えばθ＝０°や４５°の場合に比較して、高
電流密度動作時の特性変動を極めて少なくできる効果が
ある。
【００１６】なお、本実施例ではＡｌＧａＡｓ／ＧａＡ
ｓヘテロ接合バイポーラトランジスタの場合を示した
が、他のIII−Ｖ族化合物半導体を用いたヘテロ接合バ
イポーラトランジスタの場合にも同様に適用できる。ま
た、本実施例ではベース層不純物にＢｅを用いたが、Ｚ
ｎを用いた場合にも同様な効果が得られる。
ｓヘテロ接合バイポーラトランジスタの場合を示した
が、他のIII−Ｖ族化合物半導体を用いたヘテロ接合バ
イポーラトランジスタの場合にも同様に適用できる。ま
た、本実施例ではベース層不純物にＢｅを用いたが、Ｚ
ｎを用いた場合にも同様な効果が得られる。
【００１７】〔実施例２〕以下本発明の実施例である、
ベース層不純物にＢｅを用いたＡｌＧａＡｓ／ＧａＡｓ
ヘテロ接合バイポーラトランジスタの第２の構造例を、
図４を用いて説明する。
ベース層不純物にＢｅを用いたＡｌＧａＡｓ／ＧａＡｓ
ヘテロ接合バイポーラトランジスタの第２の構造例を、
図４を用いて説明する。
【００１８】図４はエミッタ・ベース付近の平面図およ
び縦断面図である。エミッタは６角形で、最長辺が〔０
１１〕方向に平行となっており、外部ベース層およびベ
ース電極はエミッタメサを取り囲む形となっている。素
子の断面構造は図３の通りである。本素子を２０℃にお
いて、２．５×１０5Ａ／ｃｍ2のコレクタ電流密度で１
０分間連続通電した結果、初期コレクタ電流密度が１×
１０2Ａ／ｃｍ2であるバイアス点でのコレクタ電流の減
少率は１５％以下であった。
び縦断面図である。エミッタは６角形で、最長辺が〔０
１１〕方向に平行となっており、外部ベース層およびベ
ース電極はエミッタメサを取り囲む形となっている。素
子の断面構造は図３の通りである。本素子を２０℃にお
いて、２．５×１０5Ａ／ｃｍ2のコレクタ電流密度で１
０分間連続通電した結果、初期コレクタ電流密度が１×
１０2Ａ／ｃｍ2であるバイアス点でのコレクタ電流の減
少率は１５％以下であった。
【００１９】本実施例によれば、エミッタは長い逆メサ
エッジを有し、かつ順メサ形状の現れない構造となるの
で、順メサエッジ付近でのベース層不純物の通電時の拡
散が抑制でき、高電流密度動作時の特性変動の極めて少
ないヘテロ接合バイポーラトランジスタを作製できる効
果がある。
エッジを有し、かつ順メサ形状の現れない構造となるの
で、順メサエッジ付近でのベース層不純物の通電時の拡
散が抑制でき、高電流密度動作時の特性変動の極めて少
ないヘテロ接合バイポーラトランジスタを作製できる効
果がある。
【００２０】なお、本実施例ではＡｌＧａＡｓ／ＧａＡ
ｓヘテロ接合バイポーラトランジスタの場合を示した
が、他のIII−Ｖ族化合物半導体を用いたヘテロ接合バ
イポーラトランジスタの場合にも同様に適用できる。ま
た、本実施例ではベース層不純物にＢｅを用いたが、Ｚ
ｎを用いた場合にも同様な効果が得られる。
ｓヘテロ接合バイポーラトランジスタの場合を示した
が、他のIII−Ｖ族化合物半導体を用いたヘテロ接合バ
イポーラトランジスタの場合にも同様に適用できる。ま
た、本実施例ではベース層不純物にＢｅを用いたが、Ｚ
ｎを用いた場合にも同様な効果が得られる。
【００２１】〔実施例３〕以下本発明の実施例である、
ベース層不純物にＢｅを用いたＡｌＧａＡｓ／ＧａＡｓ
ヘテロ接合バイポーラトランジスタの第３の構造例を、
図５を用いて説明する。
ベース層不純物にＢｅを用いたＡｌＧａＡｓ／ＧａＡｓ
ヘテロ接合バイポーラトランジスタの第３の構造例を、
図５を用いて説明する。
【００２２】図５はエミッタ・ベース付近の平面図およ
び縦断面図である。エミッタは矩形で、外部ベース層お
よびベース電極は、〔０１１〕方向に平行なエミッタの
辺に接する領域のみに存在する形となっているため、
〔０１１〕方向と〔０１−１〕方向とで異なった形状と
なっている。本素子を２０℃において、２．５×１０5
Ａ／ｃｍ2のコレクタ電流密度で１０分間連続通電した
結果、初期コレクタ電流密度が１×１０2Ａ／ｃｍ2であ
るバイアス領域でのコレクタ電流の減少率は１０％以下
であった。
び縦断面図である。エミッタは矩形で、外部ベース層お
よびベース電極は、〔０１１〕方向に平行なエミッタの
辺に接する領域のみに存在する形となっているため、
〔０１１〕方向と〔０１−１〕方向とで異なった形状と
なっている。本素子を２０℃において、２．５×１０5
Ａ／ｃｍ2のコレクタ電流密度で１０分間連続通電した
結果、初期コレクタ電流密度が１×１０2Ａ／ｃｍ2であ
るバイアス領域でのコレクタ電流の減少率は１０％以下
であった。
【００２３】本実施例によれば、ベース電流は順メサエ
ッジから流入せず、専ら逆メサエッジから流入すること
になるので、キャリアの再結合は順メサエッジ付近で発
生しにくくなる結果、順メサエッジ付近でのベース層不
純物の通電時の拡散が抑制でき、高電流密度動作時の特
性変動の極めて少ないヘテロ接合バイポーラトランジス
タを作製できる効果がある。
ッジから流入せず、専ら逆メサエッジから流入すること
になるので、キャリアの再結合は順メサエッジ付近で発
生しにくくなる結果、順メサエッジ付近でのベース層不
純物の通電時の拡散が抑制でき、高電流密度動作時の特
性変動の極めて少ないヘテロ接合バイポーラトランジス
タを作製できる効果がある。
【００２４】なお、本実施例ではＡｌＧａＡｓ／ＧａＡ
ｓヘテロ接合バイポーラトランジスタの場合を示した
が、他のIII−Ｖ族化合物半導体を用いたヘテロ接合バ
イポーラトランジスタの場合にも同様に適用できる。ま
た、本実施例ではベース層不純物にＢｅを用いたが、Ｚ
ｎを用いた場合にも同様な効果が得られる。
ｓヘテロ接合バイポーラトランジスタの場合を示した
が、他のIII−Ｖ族化合物半導体を用いたヘテロ接合バ
イポーラトランジスタの場合にも同様に適用できる。ま
た、本実施例ではベース層不純物にＢｅを用いたが、Ｚ
ｎを用いた場合にも同様な効果が得られる。
【００２５】〔実施例４〕以下本発明の実施例である、
ベース層不純物にＢｅを用いたＡｌＧａＡｓ／ＧａＡｓ
ヘテロ接合バイポーラトランジスタを用いた差動増幅回
路について図６を用いて説明する。
ベース層不純物にＢｅを用いたＡｌＧａＡｓ／ＧａＡｓ
ヘテロ接合バイポーラトランジスタを用いた差動増幅回
路について図６を用いて説明する。
【００２６】実施例１、実施例２、および実施例３に示
したIII−Ｖ族化合物半導体ヘテロ接合バイポーラトラ
ンジスタのいずれかを、図６中のトランジスタＱ１、Ｑ
２およびＱ３に用いて差動増幅回路を作製した。
したIII−Ｖ族化合物半導体ヘテロ接合バイポーラトラ
ンジスタのいずれかを、図６中のトランジスタＱ１、Ｑ
２およびＱ３に用いて差動増幅回路を作製した。
【００２７】本実施例によれば、高電流密度動作時の特
性変動の極めて少ないヘテロ接合バイポーラトランジス
タによる差動増幅回路を作製することができるので、該
差動増幅回路の高電流密度動作時の特性変動も極めて小
さく抑えることができる効果がある。
性変動の極めて少ないヘテロ接合バイポーラトランジス
タによる差動増幅回路を作製することができるので、該
差動増幅回路の高電流密度動作時の特性変動も極めて小
さく抑えることができる効果がある。
【００２８】〔実施例５〕以下本発明の実施例である、
（１００）面と異る基板上に形成したＢｅドープＡｌＧ
ａＡｓ／ＧａＡｓヘテロ接合バイポーラトランジスタ
を、図８を用いて説明する。
（１００）面と異る基板上に形成したＢｅドープＡｌＧ
ａＡｓ／ＧａＡｓヘテロ接合バイポーラトランジスタ
を、図８を用いて説明する。
【００２９】図８において、半導体基板１１０には（１
００）面から（１１１）Ａ面方向に５゜、（１１１）Ｂ
面方向に３゜（すなわち、φ＝５゜、ψ＝３゜）傾斜し
た半絶縁性ＧａＡｓ基板を用い、実施例１と同様にＢｅ
をベース層不純物に用いたＡｌＧａＡｓ／ＧａＡｓヘテ
ロ接合バイポーラトランジスタを作製した。エミッタは
矩形で、〔０１１〕方向を基板面に射影した方向に平行
にエミッタ長辺を、それと垂直な方向にエミッタ矩辺を
形成した。本構造では、実施例１と同様に、エミッタの
順メサエッジの長さに比較して、逆メサエッジの長い構
造となり２０℃、２．５×１０5Ａ／ｃｍ2のコレクタ電
流密度で１０分間連続通電した結果、初期コレクタ電流
密度が１×１０2Ａ／ｃｍ2であるバイアス点でのコレク
タ電流の減少率は２０％以下であった。
００）面から（１１１）Ａ面方向に５゜、（１１１）Ｂ
面方向に３゜（すなわち、φ＝５゜、ψ＝３゜）傾斜し
た半絶縁性ＧａＡｓ基板を用い、実施例１と同様にＢｅ
をベース層不純物に用いたＡｌＧａＡｓ／ＧａＡｓヘテ
ロ接合バイポーラトランジスタを作製した。エミッタは
矩形で、〔０１１〕方向を基板面に射影した方向に平行
にエミッタ長辺を、それと垂直な方向にエミッタ矩辺を
形成した。本構造では、実施例１と同様に、エミッタの
順メサエッジの長さに比較して、逆メサエッジの長い構
造となり２０℃、２．５×１０5Ａ／ｃｍ2のコレクタ電
流密度で１０分間連続通電した結果、初期コレクタ電流
密度が１×１０2Ａ／ｃｍ2であるバイアス点でのコレク
タ電流の減少率は２０％以下であった。
【００３０】なお、本実施例ではψ＝３゜の場合の例を
示したが、｜ψ｜＜３５．３゜であれば、ほぼ同様な特
性変動抑制効果が得られる。
示したが、｜ψ｜＜３５．３゜であれば、ほぼ同様な特
性変動抑制効果が得られる。
【００３１】
【発明の効果】本発明によれば、エミッタの順メサエッ
ジが（１）逆メサエッジに比較して短いか、（２）存在
しないか、（３）外部ベース層を有しないかのいずれか
にできるので、順メサエッジ付近でのベース層不純物の
通電時の拡散が抑制でき、高電流密度動作時の特性変動
の少ないIII−Ｖ族化合物半導体ヘテロ接合バイポーラ
トランジスタを作製することができる。またさらに、該
III−Ｖ族化合物半導体ヘテロ接合バイポーラトランジ
スタを、全部あるいは少なくとも差動増幅回路部にのみ
用いて回路を構成することにより、高電流密度動作時の
特性変動の少ない、III−Ｖ族化合物半導体ヘテロ接合
バイポーラトランジスタを用いた回路システムを作製す
ることができる。
ジが（１）逆メサエッジに比較して短いか、（２）存在
しないか、（３）外部ベース層を有しないかのいずれか
にできるので、順メサエッジ付近でのベース層不純物の
通電時の拡散が抑制でき、高電流密度動作時の特性変動
の少ないIII−Ｖ族化合物半導体ヘテロ接合バイポーラ
トランジスタを作製することができる。またさらに、該
III−Ｖ族化合物半導体ヘテロ接合バイポーラトランジ
スタを、全部あるいは少なくとも差動増幅回路部にのみ
用いて回路を構成することにより、高電流密度動作時の
特性変動の少ない、III−Ｖ族化合物半導体ヘテロ接合
バイポーラトランジスタを用いた回路システムを作製す
ることができる。
【図１】ＢｅドープＡｌＧａＡｓ／ＧａＡｓヘテロ接合
バイポーラトランジスタの高電流密度動作状態における
コレクタ電流変動率のエミッタ形成方位依存性を示す実
験結果である
バイポーラトランジスタの高電流密度動作状態における
コレクタ電流変動率のエミッタ形成方位依存性を示す実
験結果である
【図２】結晶方位およびエミッタ形成方位の説明図であ
る
る
【図３】ＡｌＧａＡｓ／ＧａＡｓヘテロ接合バイポーラ
トランジスタの縦断面構造図である
トランジスタの縦断面構造図である
【図４】本発明によるヘテロ接合バイポーラトランジス
タの第２の構造例を示す平面図および縦断面構造図であ
る
タの第２の構造例を示す平面図および縦断面構造図であ
る
【図５】本発明によるヘテロ接合バイポーラトランジス
タの第３の構造例を示す平面図および縦断面構造図であ
る
タの第３の構造例を示す平面図および縦断面構造図であ
る
【図６】本発明によるヘテロ接合バイポーラトランジス
タを用いた差動増幅回路の例を示す回路図である
タを用いた差動増幅回路の例を示す回路図である
【図７】基板面の結晶軸に対する回転角の説明図である
【図８】（１００）面と異る基板上に形成されたヘテロ
接合バイポーラトランジスタの縦断面構造図である
接合バイポーラトランジスタの縦断面構造図である
１…半導体基板、２、７…高ドープｎ型ＧａＡｓ層、３
…ｎ型ＧａＡｓ層、４…高ドープｐ型ＧａＡｓ層、５…
アンドープＧａＡｓ層、６…ｎ型ＡｌＧａＡｓ層、８…
ＡｕＧｅ電極、９…ＡｕＺｎ電極、１０…順メサ形状、
１１…逆メサ形状、１００…（１００）面、１０１…オ
リエンテーションフラット、１０２…エミッタ領域、１
０３…エミッタメサ長辺、１１０…半導体基板。
…ｎ型ＧａＡｓ層、４…高ドープｐ型ＧａＡｓ層、５…
アンドープＧａＡｓ層、６…ｎ型ＡｌＧａＡｓ層、８…
ＡｕＧｅ電極、９…ＡｕＺｎ電極、１０…順メサ形状、
１１…逆メサ形状、１００…（１００）面、１０１…オ
リエンテーションフラット、１０２…エミッタ領域、１
０３…エミッタメサ長辺、１１０…半導体基板。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 石川 恭輔 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 草野 忠四郎 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (56)参考文献 特開 昭64−90581（ＪＰ，Ａ) 特開 昭63−16667（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/331 H01L 29/73 - 29/737
Claims (1)
- 【請求項１】ダイアモンド構造またはせん亜鉛構造を有
する半導体基板上に形成され、該基板の面方位の（１０
０）面からの傾角は（１１１）Ｂ面方向に±３５．３゜
以内かつ（１１１）Ａ面方向に±５４．７゜以内であ
り、エミッタ層の禁制帯幅はベース層の禁制帯幅より大
きく、〔０１−１〕方向を上記基板面に射影した方向に
平行な辺が上記エミッタ層の平面形状に存在しないIII
−Ｖ族化合物半導体ヘテロ接合バイポーラトランジスタ
において、上記エミッタ層の平面形状は６角形であり、
該６角形の最長辺は〔０１１〕方向に平行であることを
特徴とするヘテロ接合バイポーラトランジスタ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20780591A JP3278868B2 (ja) | 1991-08-20 | 1991-08-20 | ヘテロ接合バイポーラトランジスタ |
| KR1019920014396A KR930005233A (ko) | 1991-08-20 | 1992-08-11 | 전자 헤테로접합 소자 및 그것을 제조하는 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20780591A JP3278868B2 (ja) | 1991-08-20 | 1991-08-20 | ヘテロ接合バイポーラトランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0548078A JPH0548078A (ja) | 1993-02-26 |
| JP3278868B2 true JP3278868B2 (ja) | 2002-04-30 |
Family
ID=16545792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20780591A Expired - Fee Related JP3278868B2 (ja) | 1991-08-20 | 1991-08-20 | ヘテロ接合バイポーラトランジスタ |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP3278868B2 (ja) |
| KR (1) | KR930005233A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7744962B2 (en) | 2003-04-24 | 2010-06-29 | Kansai Paint Co., Ltd. | Thermosetting liquid coating composition for aluminum wheel and method of coating aluminum wheel |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08139101A (ja) * | 1994-11-07 | 1996-05-31 | Nippon Telegr & Teleph Corp <Ntt> | ヘテロ接合バイポーラトランジスタ及びその製造方法 |
| TW307948B (ja) * | 1995-08-29 | 1997-06-11 | Matsushita Electron Co Ltd | |
| TW483171B (en) * | 2000-03-16 | 2002-04-11 | Trw Inc | Ultra high speed heterojunction bipolar transistor having a cantilevered base. |
| JP3730873B2 (ja) * | 2000-03-16 | 2006-01-05 | ノースロップ・グラマン・コーポレーション | 片持ちベースを有する超高速ヘテロ接合バイポーラ・トランジスタ |
| JP4288852B2 (ja) | 2000-12-27 | 2009-07-01 | 住友電気工業株式会社 | バイポーラトランジスタの製造方法 |
| JP4788096B2 (ja) * | 2003-06-04 | 2011-10-05 | 住友電気工業株式会社 | ヘテロ接合バイポーラトランジスタ |
| US7829917B1 (en) | 2007-06-14 | 2010-11-09 | Hrl Laboratories, Llc | Layout for self-aligned emitter-base processing |
| US8020128B2 (en) | 2009-06-29 | 2011-09-13 | International Business Machines Corporation | Scaling of bipolar transistors |
| US8119522B1 (en) | 2010-11-08 | 2012-02-21 | International Business Machines Corporation | Method of fabricating damascene structures |
| JP5907480B2 (ja) | 2013-07-31 | 2016-04-26 | 株式会社村田製作所 | バイポーラトランジスタ及び半導体装置並びにバイポーラトランジスタの製造方法 |
| JP2018186144A (ja) | 2017-04-25 | 2018-11-22 | 株式会社村田製作所 | 半導体装置及びパワーアンプモジュール |
| TWI745847B (zh) * | 2019-03-06 | 2021-11-11 | 日商村田製作所股份有限公司 | 半導體裝置 |
| FR3149722A1 (fr) * | 2023-06-06 | 2024-12-13 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Dispositif microélectronique et son procédé de réalisation |
-
1991
- 1991-08-20 JP JP20780591A patent/JP3278868B2/ja not_active Expired - Fee Related
-
1992
- 1992-08-11 KR KR1019920014396A patent/KR930005233A/ko not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7744962B2 (en) | 2003-04-24 | 2010-06-29 | Kansai Paint Co., Ltd. | Thermosetting liquid coating composition for aluminum wheel and method of coating aluminum wheel |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0548078A (ja) | 1993-02-26 |
| KR930005233A (ko) | 1993-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5244834A (en) | Semiconductor device | |
| JP3278868B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| US4746626A (en) | Method of manufacturing heterojunction bipolar transistors | |
| JPH038340A (ja) | ヘテロ接合バイポーラトランジスタ | |
| US4745446A (en) | Photodetector and amplifier integration | |
| JP3345293B2 (ja) | ヘテロ接合型バイポーラトランジスタ | |
| EP0188352A2 (en) | A method for the production of semiconductor devices using liquid epitaxy | |
| JPH0834338B2 (ja) | 半導体レーザ | |
| JP2747080B2 (ja) | 半導体レーザ装置およびその製造方法 | |
| JPH0567056B2 (ja) | ||
| JPH04221834A (ja) | ダブルヘテロバイポーラトランジスタ | |
| JP2001135642A (ja) | ヘテロ接合バイポーラトランジスタおよびその作製方法 | |
| JPH0575170B2 (ja) | ||
| JPS61294857A (ja) | バイポ−ラトランジスタの製造方法 | |
| JP4075514B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP3601305B2 (ja) | 半導体装置 | |
| JP2817726B2 (ja) | トンネルトランジスタ及びその製造方法 | |
| JP2854634B2 (ja) | 受光装置 | |
| JPS60140777A (ja) | 埋め込み型半導体レ−ザ | |
| JP2004071701A (ja) | 半導体素子およびその製造方法 | |
| JPH04280435A (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPS61189663A (ja) | 半導体集積回路及びその製造方法 | |
| JPH0483346A (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPS62293783A (ja) | 共鳴トンネル・ダイオ−ド | |
| JPH01187863A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080222 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090222 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090222 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100222 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |