JP3257011B2 - 半導体装置の組立方法 - Google Patents
半導体装置の組立方法Info
- Publication number
- JP3257011B2 JP3257011B2 JP00125592A JP125592A JP3257011B2 JP 3257011 B2 JP3257011 B2 JP 3257011B2 JP 00125592 A JP00125592 A JP 00125592A JP 125592 A JP125592 A JP 125592A JP 3257011 B2 JP3257011 B2 JP 3257011B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- cream solder
- electrode
- bump
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/118—Post-treatment of the bump connector
- H01L2224/1182—Applying permanent coating, e.g. in-situ coating
- H01L2224/11822—Applying permanent coating, e.g. in-situ coating by dipping, e.g. in a solder bath
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3485—Applying solder paste, slurry or powder
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置を回路基板
上にバンプを介して接合するための組立方法に関する。
上にバンプを介して接合するための組立方法に関する。
【０００２】
【従来の技術】近年、半導体装置は多ピン化、大型化す
る傾向にある。そのため、パッケージした半導体装置を
回路基板に実装するよりも裸の半導体装置を直接基板に
フェースダウンで実装するクリップチップＩＣ実装が注
目されている。
る傾向にある。そのため、パッケージした半導体装置を
回路基板に実装するよりも裸の半導体装置を直接基板に
フェースダウンで実装するクリップチップＩＣ実装が注
目されている。
【０００３】従来のクリップチップＩＣ実装の一例につ
いて図３を参照しながら説明する。図に示すように、半
導体装置２１のＡｌ電極２２上に真空装着あるいはスパ
ッタリングによってＴｉ，Ｐｔなどのバリアメタル２３
を２層以上形成したのち、電気メッキ法によってバリア
メタル２３上にＡｕバンプ２４を形成する。一方回路基
板２５上に形成した電極２６上にクリーム半田２７をス
クリーン印刷によって形成する。
いて図３を参照しながら説明する。図に示すように、半
導体装置２１のＡｌ電極２２上に真空装着あるいはスパ
ッタリングによってＴｉ，Ｐｔなどのバリアメタル２３
を２層以上形成したのち、電気メッキ法によってバリア
メタル２３上にＡｕバンプ２４を形成する。一方回路基
板２５上に形成した電極２６上にクリーム半田２７をス
クリーン印刷によって形成する。
【０００４】その後、回路基板２５の電極２６と半導体
装置２１のＡｌ電極２２とを位置合わせして、半導体装
置２１を回路基板２５上に搭載したのち、リフロー炉に
よってクリーム半田２７を再溶融させ、半導体装置２１
のＡｕバンプ２４と回路基板２５上の電極２６を接合さ
せていた。
装置２１のＡｌ電極２２とを位置合わせして、半導体装
置２１を回路基板２５上に搭載したのち、リフロー炉に
よってクリーム半田２７を再溶融させ、半導体装置２１
のＡｕバンプ２４と回路基板２５上の電極２６を接合さ
せていた。
【０００５】
【発明が解決しようとする課題】このような従来の方法
では、半導体装置２１以外の受動部品、パッケージＩＣ
等が搭載されるときに、クリーム半田２７の印刷厚みを
変更する必要があった。そのため、クリーム半田２７の
印刷を２回に分けなければならないという問題があっ
た。
では、半導体装置２１以外の受動部品、パッケージＩＣ
等が搭載されるときに、クリーム半田２７の印刷厚みを
変更する必要があった。そのため、クリーム半田２７の
印刷を２回に分けなければならないという問題があっ
た。
【０００６】また、実装した半導体装置２１が不良の場
合には、リペアする必要があり、リペア時にクリーム半
田２７を再び供給する必要があるが、スクリーン印刷法
では困難であるという問題があった。
合には、リペアする必要があり、リペア時にクリーム半
田２７を再び供給する必要があるが、スクリーン印刷法
では困難であるという問題があった。
【０００７】本発明は上記課題を解決するもので、受動
部品、パッケージＩＣ等の部品を搭載しても簡単に実装
できる方法およびリペア方法のできる半導体装置の組立
方法を提供することを目的とする。
部品、パッケージＩＣ等の部品を搭載しても簡単に実装
できる方法およびリペア方法のできる半導体装置の組立
方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明は、半導体装置の
電極上に凸型の２段形状を有するバンプを形成し、略均
一な厚みに形成した５μｍ以下の粒子からなるクリーム
半田を前記バンプに転写し、回路基板上の前記半導体装
置の電極に対応する電極部に前記半導体装置を搭載し、
前記クリーム半田を溶融する半導体装置の組立方法であ
る。
電極上に凸型の２段形状を有するバンプを形成し、略均
一な厚みに形成した５μｍ以下の粒子からなるクリーム
半田を前記バンプに転写し、回路基板上の前記半導体装
置の電極に対応する電極部に前記半導体装置を搭載し、
前記クリーム半田を溶融する半導体装置の組立方法であ
る。
【０００９】また第２の手段は、半導体装置の電極上に
凸型の２段形状を有するバンプを、回路基板上の前記半
導体装置の電極に対応する電極部にクリーム半田を介し
て前記半導体装置を搭載した半導体装置の搭載基板にお
いて、搭載した半導体装置に不良があった場合に、真空
孔を設けた加熱ツールによりクリーム半田を再溶融して
不良の半導体装置を前記回路基板から除去し、クリーム
半田を転写した良品の半導体装置のバンプを、前記回路
基板上の電極部に残ったクリーム半田上に搭載し、前記
クリーム半田を溶融する半導体装置の組立方法である。
凸型の２段形状を有するバンプを、回路基板上の前記半
導体装置の電極に対応する電極部にクリーム半田を介し
て前記半導体装置を搭載した半導体装置の搭載基板にお
いて、搭載した半導体装置に不良があった場合に、真空
孔を設けた加熱ツールによりクリーム半田を再溶融して
不良の半導体装置を前記回路基板から除去し、クリーム
半田を転写した良品の半導体装置のバンプを、前記回路
基板上の電極部に残ったクリーム半田上に搭載し、前記
クリーム半田を溶融する半導体装置の組立方法である。
【００１０】
【作用】本発明は上記した第１手段の方法により、クリ
ーム半田の転写が容易になるとともに、バンプ形状を凸
形の２段形状にしているため十分な量のクリーム半田を
転写することができることとなる。
ーム半田の転写が容易になるとともに、バンプ形状を凸
形の２段形状にしているため十分な量のクリーム半田を
転写することができることとなる。
【００１１】また、第２手段の方法により、リペアの際
には半導体装置のＡｕバンプ側にクリーム半田が転写さ
れているため、簡単にリペアができることとなる。
には半導体装置のＡｕバンプ側にクリーム半田が転写さ
れているため、簡単にリペアができることとなる。
【００１２】
【実施例】（実施例１）以下、本発明の第１実施例につ
いて図１を参照しながら説明する。図１（ａ）に示すよ
うに、半導体装置１上のＡｌ電極２にボールボンディン
グ手法によって、キャピラリー３を介し、Ａｕワイヤ４
によって凸形の２段形状のＡｕバンプ５を形成する。
いて図１を参照しながら説明する。図１（ａ）に示すよ
うに、半導体装置１上のＡｌ電極２にボールボンディン
グ手法によって、キャピラリー３を介し、Ａｕワイヤ４
によって凸形の２段形状のＡｕバンプ５を形成する。
【００１３】次に図１（ｂ）に示すように、転写皿６に
５μｍ以下の形状のクリーム半田７を均一な厚みに形成
した後、Ａｕバンプ５を形成した半導体装置１を反転し
てクリーム半田７上に乗せてクリーム半田７をＡｕバン
プ５にのみ選択的に転写させる。その後図１（ｃ）に示
すように回路基板８上の電極９に半導体装置１を搭載し
てクリーム半田７を再溶融させる。
５μｍ以下の形状のクリーム半田７を均一な厚みに形成
した後、Ａｕバンプ５を形成した半導体装置１を反転し
てクリーム半田７上に乗せてクリーム半田７をＡｕバン
プ５にのみ選択的に転写させる。その後図１（ｃ）に示
すように回路基板８上の電極９に半導体装置１を搭載し
てクリーム半田７を再溶融させる。
【００１４】このように本発明の第１実施例の半導体装
置の組立方法によれば、Ａｕバンプ５を凸形形状に形成
するとともに、クリーム半田７の粒径を５μｍ以下とし
ているので、Ａｕバンプ５にのみ選択的にショートする
ことなくクリーム半田７を転写することができることと
なる。
置の組立方法によれば、Ａｕバンプ５を凸形形状に形成
するとともに、クリーム半田７の粒径を５μｍ以下とし
ているので、Ａｕバンプ５にのみ選択的にショートする
ことなくクリーム半田７を転写することができることと
なる。
【００１５】（実施例２）以下、本発明の第２実施例に
ついて図２を参照しながら説明する。図２（ａ）に示す
ように半導体装置１０が不良の場合、真空孔１１を設け
た加熱ツール１２により、不良の半導体装置１０のみを
半田１３の再溶融現象を利用して回路基板１４上の電極
１５により除去する。次に図２（ｂ）に示すように、良
品の半導体装置１０ａのＡｌ電極１６上のＡｕバンプ１
７にクリーム半田１８を形成したのち、回路基板１４上
の電極１５のリペア後残った半田１９の上に良品の半導
体装置１０ａを搭載してリペアを行う。
ついて図２を参照しながら説明する。図２（ａ）に示す
ように半導体装置１０が不良の場合、真空孔１１を設け
た加熱ツール１２により、不良の半導体装置１０のみを
半田１３の再溶融現象を利用して回路基板１４上の電極
１５により除去する。次に図２（ｂ）に示すように、良
品の半導体装置１０ａのＡｌ電極１６上のＡｕバンプ１
７にクリーム半田１８を形成したのち、回路基板１４上
の電極１５のリペア後残った半田１９の上に良品の半導
体装置１０ａを搭載してリペアを行う。
【００１６】このように本発明の第２実施例の半導体装
置の組立方法によれば、不良の半導体装置１０を再溶融
させて除去し、新しい半導体装置１０ａのＡｕバンプ１
７にあらかじめクリーム半田１８を形成しておくことに
より簡単にリペアができることとなる。
置の組立方法によれば、不良の半導体装置１０を再溶融
させて除去し、新しい半導体装置１０ａのＡｕバンプ１
７にあらかじめクリーム半田１８を形成しておくことに
より簡単にリペアができることとなる。
【００１７】なお、第１実施例および第２実施例におい
て、Ａｕバンプ５および１７はボールボンディングで形
成したが電気メッキで形成しても良いことはいうまでも
ない。
て、Ａｕバンプ５および１７はボールボンディングで形
成したが電気メッキで形成しても良いことはいうまでも
ない。
【００１８】
【発明の効果】以上の実施例から明らかなように、本発
明によればバンプを凸形の２段形状にしたことと、５μ
ｍ以下のクリーム半田を用いることによって、十分な量
のクリーム半田を安定してバンプに転写することができ
る。
明によればバンプを凸形の２段形状にしたことと、５μ
ｍ以下のクリーム半田を用いることによって、十分な量
のクリーム半田を安定してバンプに転写することができ
る。
【００１９】また、加熱ツールによって簡単に半田を溶
融させて不良の半導体装置を除去できるとともに、あら
かじめ半導体装置のバンプにクリーム半田が供給できる
ため、簡単にリペアを行うことができる半導体装置の組
立方法を提供できる。
融させて不良の半導体装置を除去できるとともに、あら
かじめ半導体装置のバンプにクリーム半田が供給できる
ため、簡単にリペアを行うことができる半導体装置の組
立方法を提供できる。
【図１】（ａ）本発明の第１実施例の半導体装置の組立
方法のＡｕバンプの形成状態を示す断面図 （ｂ）同第１実施例のクリーム半田をＡｕバンプに転写
させる状態を示す断面図 （ｃ）同第１実施例の電極に半導体装置を搭載してクリ
ーム半田を再溶融させる状態を示す断面図
方法のＡｕバンプの形成状態を示す断面図 （ｂ）同第１実施例のクリーム半田をＡｕバンプに転写
させる状態を示す断面図 （ｃ）同第１実施例の電極に半導体装置を搭載してクリ
ーム半田を再溶融させる状態を示す断面図
【図２】（ａ）同第２実施例の不良の半導体装置を除去
する状態を示す断面図 （ｂ）同第２実施例の良品の半導体装置を搭載する状態
を示す断面図
する状態を示す断面図 （ｂ）同第２実施例の良品の半導体装置を搭載する状態
を示す断面図
【図３】従来の半導体装置の組立方法を示す断面図
１，１０ 半導体装置 ２，１６ Ａｌ電極 ５，１７ Ａｕバンプ ７，１８ クリーム半田 ８，１４ 回路基板 ９，１５ 電極 １２ 加熱ツール
フロントページの続き (56)参考文献 特開 平３−50736（ＪＰ，Ａ) 特開 昭63−258033（ＪＰ，Ａ) 特開 平２−199847（ＪＰ，Ａ) 特開 昭63−304587（ＪＰ，Ａ) 特開 昭63−158845（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 H01L 21/92
Claims (1)
- 【請求項１】 半導体装置の電極上に凸型の２段形状を
有するバンプを形成し、略均一な厚みに形成した５μｍ
以下の粒子からなるクリーム半田を前記バンプに転写
し、回路基板上の前記半導体装置の電極に対応する電極
部に前記半導体装置を搭載し、前記クリーム半田を溶融
する半導体装置の組立方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00125592A JP3257011B2 (ja) | 1992-01-08 | 1992-01-08 | 半導体装置の組立方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00125592A JP3257011B2 (ja) | 1992-01-08 | 1992-01-08 | 半導体装置の組立方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05190599A JPH05190599A (ja) | 1993-07-30 |
| JP3257011B2 true JP3257011B2 (ja) | 2002-02-18 |
Family
ID=11496352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00125592A Expired - Fee Related JP3257011B2 (ja) | 1992-01-08 | 1992-01-08 | 半導体装置の組立方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3257011B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07142488A (ja) * | 1993-11-15 | 1995-06-02 | Nec Corp | バンプ構造及びその製造方法並びにフリップチップ実装 構造 |
| EP1158579B1 (en) * | 1996-10-01 | 2008-11-19 | Panasonic Corporation | Wire bonding capillary for forming bump electrodes |
| JP4104889B2 (ja) * | 2002-03-29 | 2008-06-18 | 株式会社東芝 | 光半導体装置 |
| WO2004105120A1 (ja) * | 2003-05-20 | 2004-12-02 | Fujitsu Limited | Lsiパッケージ及びlsi素子の試験方法及び半導体装置の製造方法 |
| JP5316261B2 (ja) * | 2009-06-30 | 2013-10-16 | 富士通株式会社 | マルチチップモジュールおよびプリント基板ユニット並びに電子機器 |
-
1992
- 1992-01-08 JP JP00125592A patent/JP3257011B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05190599A (ja) | 1993-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6077725A (en) | Method for assembling multichip modules | |
| JP3348528B2 (ja) | 半導体装置の製造方法と半導体装置及び電子回路装置の製造方法と電子回路装置 | |
| KR940004770A (ko) | 분리가능한 금속 결합 방법 | |
| US5973406A (en) | Electronic device bonding method and electronic circuit apparatus | |
| KR100592121B1 (ko) | 플립 칩 조립을 위한 무세정 플럭스 | |
| US5988485A (en) | Flux cleaning for flip chip technology using environmentally friendly solvents | |
| JP2928484B2 (ja) | Ｉｃチップの試験のための方法および装置 | |
| KR20020044577A (ko) | 개선된 플립-칩 결합 패키지 | |
| JP3257011B2 (ja) | 半導体装置の組立方法 | |
| JP2910397B2 (ja) | 半田接続方法 | |
| JPH04225542A (ja) | 半導体装置 | |
| KR20060024117A (ko) | 솔더 볼 형성 방법과 이를 이용한 반도체 패키지의 제조방법 및 구조 | |
| JP3050172B2 (ja) | フリップチップｉｃの検査方法及び検査用基板 | |
| JP2002076605A (ja) | 半導体モジュール及び半導体装置を接続した回路基板 | |
| JP2000151086A (ja) | プリント回路ユニット及びその製造方法 | |
| JP2881088B2 (ja) | 半導体装置の製造方法 | |
| JP3193100B2 (ja) | 半導体装置 | |
| JP3893100B2 (ja) | 配線基板への電子部品搭載方法 | |
| JP3006957B2 (ja) | 半導体装置の実装体 | |
| JP2894172B2 (ja) | 半導体装置 | |
| JPH08274209A (ja) | チップキャリヤ及びその製造方法 | |
| JP2000332060A (ja) | 半導体装置およびその製造方法 | |
| JP3284890B2 (ja) | バンプ付きワークのボンディング方法 | |
| JPH05166881A (ja) | フリップチップ実装方法 | |
| WO2001097580A1 (en) | Electronic device and method of manufacturing the electronic device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071207 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081207 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |