[go: up one dir, main page]

JP3019851B1 - 半導体装置実装構造 - Google Patents

半導体装置実装構造

Info

Publication number
JP3019851B1
JP3019851B1 JP10365547A JP36554798A JP3019851B1 JP 3019851 B1 JP3019851 B1 JP 3019851B1 JP 10365547 A JP10365547 A JP 10365547A JP 36554798 A JP36554798 A JP 36554798A JP 3019851 B1 JP3019851 B1 JP 3019851B1
Authority
JP
Japan
Prior art keywords
resin
semiconductor device
mounting structure
semiconductor package
solder ball
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10365547A
Other languages
English (en)
Other versions
JP2000188469A (ja
Inventor
敬 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP10365547A priority Critical patent/JP3019851B1/ja
Priority to US09/469,251 priority patent/US6559390B1/en
Priority to GB9930350A priority patent/GB2345191A/en
Priority to GB0318434A priority patent/GB2389460A/en
Application granted granted Critical
Publication of JP3019851B1 publication Critical patent/JP3019851B1/ja
Publication of JP2000188469A publication Critical patent/JP2000188469A/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/8192—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

【要約】 【課題】 本発明は、はんだボール接続部の接続信頼性
を向上させることができ、半導体パッケージに不具合が
生じた場合においても、交換（リペア）が可能な半導体
装置実装構造および半導体装置実装方法を提供すること
を課題とする。 【解決手段】 半導体パッケージ１の片面に設けられた
複数のはんだボールを溶融させることにより、プリント
配線板との機械的・電気的な接続を行う半導体装置の実
装構造であって、半導体とプリント基板２を接続してい
るはんだ接続部におけるはんだボール３とプリント基板
２の側の接続部近傍を、樹脂フィレット４により覆い、
半導体パッケージ１とプリント基板２の間隙に封止樹脂
９を充填する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、特に半導体パッケ
ージの片面に設けられた複数のはんだボールとプリント
配線板とを機械的・電気的に接続するための半導体装置
実装構造に関する。
【０００２】
【従来の技術】従来の半導体装置実装構造の一例として
特開平１０−１１６８５６５号公報に示されるような半
導体装置実装構造がある。図７は従来の半導体装置実装
構造を示した断面図である。図７を参照すると、ＬＳＩ
チップ１１は、その裏面に形成されたはんだボール３’
の形成面に取り付けられたＬＳＩチップ１１外部端子で
あるはんだボール３’によってセラミック基板１２に接
続搭載されている。また、これらのセラミックス製パッ
ケージも同様に、その裏面に形成されたはんだバンプ形
成面に取り付けられた外部端子であるはんだボール３’
によってプリント基板２’に接続搭載されている。はん
だボール３’によりセラミック製パッケージとプリント
基板２’が接続された後、セラミック基板１２とプリン
ト基板２’との間隙に封止樹脂９’を充填している。
【０００３】
【発明が解決しようとする課題】しかしながら、従来技
術は、セラミック基板１２とプリント基板２’の間隙に
封止樹脂９’を充填しているため、一度封止樹脂９’を
硬化させた後にセラミックス製パッケージに不具合が生
じた場合に交換（リペア）をすることが不可能となって
しまうという問題点があった。また、充填は毛細管現象
を利用して行っているが、はんだボール３’とプリント
基板２’との界面近傍にボイドが発生しやすく、硬化後
にストレスが加わった場合にストレスの緩和が十分でな
く、はんだボール３’の破壊が発生する場合があるとい
う問題点があった。さらに、封止樹脂９’の充填・硬化
までの工程内での保管、搬送、および封止樹脂９’の硬
化時の加熱によるストレスに起因して、はんだボール
３’の破壊が発生する場合があるという問題点があっ
た。本発明は斯かる問題点を鑑みてなされたものであ
り、その目的とするところは、はんだボール接続部の接
続信頼性を向上させることができ、半導体パッケージに
不具合が生じた場合においても、交換（リペア）をする
ことが可能な半導体装置実装構造を提供する点にある。
【０００４】
【課題を解決するための手段】請求項１に記載の発明の
要旨は、半導体パッケージの片面に設けられた複数のは
んだボールを溶融させ、プリント配線板との機械的・電
気的な接続を行うために用いる半導体装置実装構造であ
って、半導体パッケージとプリント基板とを接続してい
る、はんだボールとプリント基板とのはんだボール接続
部近傍に樹脂を用いたフィレットが形成され、前記半導
体パッケージと前記プリント基板の間隙 に封止樹脂が充
填され、前記樹脂フィレットは、前記はんだボールとソ
ルダレジストの開口部により形成される部分を満たすよ
うに形成されており、所定量だけ当該はんだボール側に
濡れ上がった構造となっていることを特徴とする半導体
装置実装構造に存する。また、請求項２に記載の発明の
要旨は、半導体パッケージの片面に設けられた複数のは
んだボールを溶融させ、プリント配線板との機械的・電
気的な接続を行うために用いる半導体装置実装構造であ
って、半導体パッケージとプリント基板とを接続してい
る、はんだボールとプリント基板とのはんだボール接続
部近傍に樹脂を用いたフィレットが形成され、前記半導
体パッケージと前記プリント基板の間隙全体を封止樹脂
にて充填するのではなく、当該半導体パッケージの端部
のみ封止樹脂にて固定する構造を有し、前記樹脂フィレ
ットは、前記はんだボールとソルダレジストの開口部に
より形成される部分を満たすように形成されており、所
定量だけ当該はんだボール側に濡れ上がった構造となっ
ていることを特徴とする半導体装置実装構造に存する。
また、請求項３に記載の発明の要旨は、前記樹脂フィレ
ットはロジン系樹脂を主要成分とする樹脂であることを
特徴とする請求項１または２に記載の半導体装置実装構
造に存する。また、請求項４に記載の発明の要旨は、前
記樹脂フィレットはロジン系樹脂の反応物を主要成分と
する樹脂であることを特徴とする請求項１または２に記
載の半導体装置実装構造に存する。また、請求項５に記
載の発明の要旨は、前記樹脂フィレットはエポキシ系樹
脂を主要成分とする樹脂であることを特徴とする請求項
１または２に記載の半導体装置実装構造に存する。ま
た、請求項６に記載の発明の要旨は、前記樹脂フィレッ
トはエポキシ系樹脂の反応物を主要成分とする樹脂であ
ることを特徴とする請求項１または２に記載の半導体装
置実装構造に存する。また、請求項７に記載の発明の要
旨は、前記半導体パッケージと前記プリント基板の間隙
をエポキシ系樹脂を含む材料で充填した構造を有するこ
とを特徴とする請求項１乃至６のいずれか一項に記載の
半導体装置実装構造に存する。 また、請求項８に記載の
発明の要旨は、前記半導体パッケージの端部と前記プリ
ント基板とをエポキシ系樹脂を含む材料で部分的に接続
した構造を有することを特徴とする請求項１乃至６のい
ずれか一項に記載の半導体装置実装構造に存する。
【０００５】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
【０００６】（第１実施形態） 図１は本発明にかかる半導体装置実装構造の第１実施形
態を説明するための断面図であり、図２は本発明にかか
る半導体装置実装構造の第１実施形態を説明するための
拡大断面図である。本実施形態の半導体装置実装構造
は、半導体パッケージ１の片面に設けられた複数のはん
だボールを溶融させることにより、プリント配線板との
機械的・電気的な接続を行う半導体装置実装構造であっ
て、半導体とプリント基板２を接続しているはんだ接続
部におけるはんだボール３とプリント基板２の側の接続
部近傍を、樹脂フィレット４により覆い、半導体パッケ
ージ１とプリント基板２の間隙に封止樹脂９を充填して
いる点に特徴を有している。
【０００７】図１において、半導体パッケージ１とプリ
ント基板２は、はんだボール３を介して接続されてお
り、はんだボール３とプリント基板２の接続部近傍は、
樹脂フィレット４により覆われている。図５において
は、半導体パッケージ１とプリント基板２の間隙は封止
樹脂９にて充填されている。
【０００８】本実施形態の半導体装置実装方法は、プリ
ント基板２の基板電極７上にクリームはんだを供給する
工程と、半導体パッケージ１の位置合わせを行ってプリ
ント基板２上に搭載する工程と、リフローによりクリー
ムはんだを溶融、硬化させる工程を含む点に特徴を有し
ている。
【０００９】図１を参照すると、本実施形態では、半導
体パッケージ１とプリント基板２ははんだボール３を介
して接続されており、はんだボール３とプリント基板２
上の接続部近傍は樹脂フィレット４により覆われた構造
となっている。半導体パッケージ１の片面には外部端子
として複数のパッド５が形成されており、ソルダレジス
ト６にて端子形状が決められている。プリント基板２の
部品搭載面には複数の基板電極７が形成されており、対
向するパッド５と基板電極７とははんだボール３を介し
て接続されている。プリント基板２上には基板電極７を
覆わないように開口したソルダレジスト８が形成されて
いる。樹脂フィレット４は、はんだボール３とソルダレ
ジスト８の開口部により形成される部分を満たすように
形成されており、若干はんだボール３側に濡れ上がった
構造となっている。
【００１０】本実施形態の半導体装置実装方法は、プリ
ント基板２の基板電極７上に印刷法によりクリームはん
だを供給する。次に、画像認識装置を有する部品搭載機
により半導体パッケージ１の位置合わせを行ってプリン
ト基板２上に搭載する。さらに、リフローによりクリー
ムはんだを溶融後に冷却硬化させることにより、図１に
示す半導体装置実装構造を得る。
【００１１】図１に示す半導体装置実装構造の第１実施
形態を、図面をもとに詳細に説明する。半導体パッケー
ジ１の片面には、外部端子として複数のパッド５が形成
されており、通常ＢＧＡ（Ｂａｌｌ Ｇｌｉｄ Ａｌｌ
ａｙ）またはＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａ
ｇｅ）と呼ばれる構造となっている。その内部構成につ
いては、特に制限されるものではなく、その内部接続方
式についても、ワイヤボンディング接続方式、フリップ
チップ接続方式、ＴＡＢ接続方式など様々な方式のパッ
ケージが適用可能である。
【００１２】半導体パッケージ１上のパッド５の端部は
ソルダレジスト６にて覆われており、パッド５の端子形
状はソルダレジスト６の開口形状にて決められている。
【００１３】一方、プリント基板２はガラスエポキシを
基材としているため、部品搭載面には複数の基板電極７
が形成されている。プリント基板２の表面はソルダレジ
スト８にて覆われており、基板電極７上には被らないよ
うに基板電極７の周囲は開口形状となっている。パッド
５と基板電極７は、はんだボール３を介して接続されて
おり、はんだボール３の断面形状は樽型をしている。
【００１４】樹脂フィレット４は、はんだボール３とプ
リント基板２の側のソルダレジスト８の開口部により形
成される部分を満たすように形成されており、若干はん
だボール３に濡れ上がっている。樹脂フィレット４はロ
ジン系樹脂またはロジン系樹脂の反応物を主成分として
いる。例えば、樹脂フィレット４の一例として、ネオア
ビエチン酸、ピロアビエチン酸などのアビエチン酸の反
応物を主要成分とするものが挙げられる。
【００１５】以上説明したように、第１実施形態によれ
ば、以下に掲げる効果を奏する。第１の発明の効果は、
はんだボール接続部の接続信頼性を向上させることがで
き、かつ半導体パッケージ１に不具合が生じた場合にお
いても、交換（リペア）が可能であることである。その
理由は、はんだボール接続部のプリント基板２の側で、
樹脂フィレット４がフィレットを形成しているため、機
械的衝撃や熱変化に起因してはんだボール３の付け根の
部分に加わるストレスを、樹脂フィレット４を用いたフ
ィレットが分散させるため、はんだボール３の付け根の
部分にストレスが集中することがなくなる結果、接続信
頼性を向上させることができるためである。さらに、は
んだボール３を溶融させることにより半導体パッケージ
１を取り外すことができるため、交換することが可能に
なるためである。
【００１６】第２の効果は、プリント基板２の側の基板
電極７の直径を従来よりも小さくすることができること
である。これにより、プリント基板２の表層配線を形成
する際に基板電極７間に配線を通す場合などに、配線幅
と配線間の間隙幅（Ｌ／Ｓ）を大きくとることができ、
プリント基板２の製造が容易になる。その結果、高歩留
まりで品質が良く、低コストのプリント基板２を使用す
ることができる。その理由は、通常半導体パッケージ１
のはんだボール接続を行う場合に、半導体パッケージ１
のパッド５の直径と、プリント基板２の基板電極７の直
径を同じ大きさにして、ストレスが加わった場合にどち
らか一方にストレスが集中しないようにしているためで
ある。第３の効果は、はんだボール接続部のプリント基
板２の側では樹脂フィレット４のフィレットによりスト
レスが緩和作用されており、従来よりも基板電極７の直
径を小さくしても、従来以上の接続信頼性を得ることが
できる。第４の効果は、最終的に半導体パッケージ１と
プリント基板２の間隙に封止樹脂９を充填する場合であ
っても、封止樹脂９を充填・硬化するまでの保管、搬送
工程や、注入工程、封止樹脂硬化工程での接続部破壊を
押さえることができることである。その理由は、第１の
効果における理由と同じである。
【００１７】（第２実施形態） 図３は本発明にかかる半導体装置実装構造の第２実施形
態を説明するための拡大断面図である。本実施形態にお
いては、樹脂フィレット４がソルダレジスト８の上部に
かかるフィレットを形成している。また、はんだボール
３の形状は樽型以外でもよく、半導体パッケージ１側の
構造に基づいて、図３に示すように半導体パッケージ１
側が若干細い円柱状になる形状としている。
【００１８】第２実施形態においては、プリント基板２
はガラスエポキシを基材としているが、これはガラスエ
ポキシに限定されるものではなく、セラミック基板、ガ
ラスセラミック基板、フレキシブル基板、薄膜基板等も
適用可能である。また、はんだボール３は通常Ｓｎ／Ｐ
ｂの共晶はんだを使用することが多いが、このはんだに
限定されるものではなく、Ｓｎ系、Ｐｂ系などのはんだ
や、Ｐｂフリーはんだも適用可能である。第２実施形態
の場合も第１実施形態と同じ効果が得られる。
【００１９】（第３実施形態） 図４は本発明にかかる半導体装置実装構造の第３実施形
態を説明するための拡大断面図である。本実施形態にお
いては、ソルダレジスト８が基板電極７の端部に被って
おり、ソルダレジスト８の開口形状に基づいて、基板電
極７の形状を決定している。樹脂フィレット４はソルダ
レジスト８の上部にかかるフィレットを形成している。
この場合も第１実施形態と同じ効果が得られる。
【００２０】また、第２実施形態に示すはんだボール３
の形状は、半導体パッケージ１側が若干細い円柱状にな
る場合、第１、第３実施形態にも適用可能であることは
明らかである。
【００２１】第３実施形態においては、プリント基板２
はガラスエポキシを基材としているが、これはガラスエ
ポキシに限定されるものではなく、セラミック基板、ガ
ラスセラミック基板、フレキシブル基板、薄膜基板等も
適用可能である。また、はんだボール３は通常Ｓｎ／Ｐ
ｂの共晶はんだを使用することが多いが、このはんだに
限定されるものではなく、Ｓｎ系、Ｐｂ系などのはんだ
や、Ｐｂフリーはんだも適用可能である。
【００２２】さらに、樹脂フィレット４もロジン系樹脂
に限定されるものではなく、エポキシ系樹脂あるいは、
エポキシ系樹脂の反応物を主成分としてもよい。エポキ
シ系の樹脂フィレット４の一例として、ビスフェノール
Ａ型エポキシとジカルボン酸の反応物を主要成分とする
ものが挙げられる。本実施形態において、エポキシ系樹
脂あるいはエポキシ系樹脂の反応物を主要成分とする場
合、第１実施形態の場合よりも、樹脂フィレット４自身
の弾性率が低く、柔軟性を有し、ストレスが加わった場
合でも、樹脂フィレット４にクラックが入りにくくな
り、結果として耐ストレス性がさらに向上するといった
効果を有する。
【００２３】（第４実施形態） 図５は本発明にかかる半導体装置実装構造の第４実施形
態を説明するための拡大断面図である。半導体パッケー
ジ１とプリント基板２の間隙を封止樹脂９にて充填した
構造となっている。第４実施形態では、実施形態１に比
べてはんだボール３に加わるストレスを更に緩和するこ
とができるため、耐ストレス性がさらに向上するといっ
た効果を有する。第４実施形態においても、第１実施形
態の図２乃至図４に示したはんだボール３、樹脂フィレ
ット４の形状を適用することができることは明らかであ
る。
【００２４】（第５実施形態） 図６は本発明にかかる半導体装置実装構造の第５実施形
態を説明するための断面図である。本実施形態では、半
導体パッケージ１とプリント基板２の間隙全体を封止樹
脂９にて充填するのではなく、半導体パッケージ１の端
部のみ封止樹脂９にて固定する構造をとる。第５実施形
態では、実施形態１に比べてはんだボール３に加わるス
トレスを更に緩和することができ耐ストレス性がさらに
向上し、その製造方法も第４実施形態の場合よりも簡便
となるといった効果を有する。第５実施形態において
も、第１実施形態の図２乃至図４に示したはんだボール
３、樹脂フィレット４の形状を適用することができるこ
とは明らかである。
【００２５】なお、本発明が上記各実施形態に限定され
ず、本発明の技術思想の範囲内において、各実施形態は
適宜変更され得ることは明らかである。また上記構成部
材の数、位置、形状等は上記実施の形態に限定されず、
本発明を実施する上で好適な数、位置、形状等にするこ
とができる。また、各図において、同一構成要素には同
一符号を付している。
【００２６】
【発明の効果】本発明は以上のように構成されているの
で、以下に掲げる効果を奏する。第１の発明の効果は、
はんだボール接続部の接続信頼性を向上させることがで
き、かつ半導体パッケージに不具合が生じた場合におい
ても、交換（リペア）が可能であることである。その理
由は、はんだボール接続部のプリント基板の側で、樹脂
フィレットがフィレットを形成しているため、機械的衝
撃や熱変化に起因してはんだボールの付け根の部分に加
わるストレスを、樹脂フィレットを用いたフィレットが
分散させるため、はんだボールの付け根の部分にストレ
スが集中することがなくなる結果、接続信頼性を向上さ
せることができるためである。さらに、はんだボールを
溶融させることにより半導体パッケージを取り外すこと
ができるため、交換することが可能になるためである。
第２の効果は、プリント基板の側の基板電極の直径を従
来よりも小さくすることができることである。これによ
り、プリント基板の表層配線を形成する際に基板電極間
に配線を通す場合などに、配線幅と配線間の間隙幅（Ｌ
／Ｓ）を大きくとることができ、プリント基板の製造が
容易になる。その結果、高歩留まりで品質が良く、低コ
ストのプリント基板を使用することができる。その理由
は、通常半導体パッケージのはんだボール接続を行う場
合に、半導体パッケージのパッド５の直径と、プリント
基板の基板電極の直径を同じ大きさにして、ストレスが
加わった場合にどちらか一方にストレスが集中しないよ
うにしているためである。第３の効果は、はんだボール
接続部のプリント基板の側では樹脂フィレットのフィレ
ットによりストレスが緩和作用されており、従来よりも
基板電極の直径を小さくしても、従来以上の接続信頼性
を得ることができる。第４の効果は、最終的に半導体パ
ッケージとプリント基板の間隙に封止樹脂を充填する場
合であっても、封止樹脂を充填・硬化するまでの保管、
搬送工程や、注入工程、封止樹脂硬化工程での接続部破
壊を押さえることができることである。その理由は、第
１の効果における理由と同じである。
【図面の簡単な説明】
【図１】本発明にかかる半導体装置実装構造の第１実施
形態を説明するための断面図である。
【図２】本発明にかかる半導体装置実装構造の第１実施
形態を説明するための拡大断面図である。
【図３】本発明にかかる半導体装置実装構造の第２実施
形態を説明するための拡大断面図である。
【図４】本発明にかかる半導体装置実装構造の第３実施
形態を説明するための拡大断面図である。
【図５】本発明にかかる半導体装置実装構造の第４実施
形態を説明するための拡大断面図である。
【図６】本発明にかかる半導体装置実装構造の第５実施
形態を説明するための断面図である。
【図７】従来の半導体装置実装構造について説明するた
めの断面図である。
【符号の説明】
１…半導体パッケージ ２，２’…プリント基板 ３，３’…はんだボール ４…樹脂フィレット ５…パッド ６…ソルダレジスト ７…基板電極 ８…ソルダレジスト ９，９’…封止樹脂 １１…ＬＳＩチップ １２…セラミック基板

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体パッケージの片面に設けられた複
    数のはんだボールを溶融させ、プリント配線板との機械
    的・電気的な接続を行うために用いる半導体装置実装構
    造であって、 半導体パッケージとプリント基板とを接続している、は
    んだボールとプリント基板とのはんだボール接続部近傍
    に樹脂を用いたフィレットが形成され、 前記半導体パッケージと前記プリント基板の間隙に封止
    樹脂が充填され、 前記樹脂フィレットは、前記はんだボールとソルダレジ
    ストの開口部により形成される部分を満たすように形成
    されており、所定量だけ当該はんだボール側に濡れ上が
    った構造となっていることを特徴とする半導体装置実装
    構造。
  2. 【請求項２】 半導体パッケージの片面に設けられた複
    数のはんだボールを溶融させ、プリント配線板との機械
    的・電気的な接続を行うために用いる半導体装置実装構
    造であって、 半導体パッケージとプリント基板とを接続している、は
    んだボールとプリント基板とのはんだボール接続部近傍
    に樹脂を用いたフィレットが形成され、 前記半導体パッケージと前記プリント基板の間隙全体を
    封止樹脂にて充填するのではなく、当該半導体パッケー
    ジの端部のみ封止樹脂にて固定する構造を有し、 前記樹脂フィレットは、前記はんだボールとソルダレジ
    ストの開口部により形成される部分を満たすように形成
    されており、所定量だけ当該はんだボール側に濡れ上が
    った構造となっていることを特徴とする半導体装置実装
    構造。
  3. 【請求項３】 前記樹脂フィレットはロジン系樹脂を主
    要成分とする樹脂であることを特徴とする請求項１また
    は２に記載の半導体装置実装構造。
  4. 【請求項４】 前記樹脂フィレットはロジン系樹脂の反
    応物を主要成分とする樹脂であることを特徴とする請求
    項１または２に記載の半導体装置実装構造。
  5. 【請求項５】 前記樹脂フィレットはエポキシ系樹脂を
    主要成分とする樹脂であることを特徴とする請求項１ま
    たは２に記載の半導体装置実装構造。
  6. 【請求項６】 前記樹脂フィレットはエポキシ系樹脂の
    反応物を主要成分とする樹脂であることを特徴とする請
    求項１または２に記載の半導体装置実装構造。
  7. 【請求項７】 前記半導体パッケージと前記プリント基
    板の間隙をエポキシ系樹脂を含む材料で充填した構造を
    有することを特徴とする請求項１乃至６のいずれか一項
    に記載の半導体装置実装構造。
  8. 【請求項８】 前記半導体パッケージの端部と前記プリ
    ント基板とをエポキシ系樹脂を含む材料で部分的に接続
    した構造を有することを特徴とする請求項１乃至６のい
    ずれか一項に記載の半導体装置実装構造。
JP10365547A 1998-12-22 1998-12-22 半導体装置実装構造 Expired - Fee Related JP3019851B1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP10365547A JP3019851B1 (ja) 1998-12-22 1998-12-22 半導体装置実装構造
US09/469,251 US6559390B1 (en) 1998-12-22 1999-12-22 Solder connect assembly and method of connecting a semiconductor package and a printed wiring board
GB9930350A GB2345191A (en) 1998-12-22 1999-12-22 Mounting semiconductor packages on substrates
GB0318434A GB2389460A (en) 1998-12-22 1999-12-22 Mounting semiconductor packages on substrates

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10365547A JP3019851B1 (ja) 1998-12-22 1998-12-22 半導体装置実装構造

Publications (2)

Publication Number Publication Date
JP3019851B1 true JP3019851B1 (ja) 2000-03-13
JP2000188469A JP2000188469A (ja) 2000-07-04

Family

ID=18484530

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10365547A Expired - Fee Related JP3019851B1 (ja) 1998-12-22 1998-12-22 半導体装置実装構造

Country Status (3)

Country Link
US (1) US6559390B1 (ja)
JP (1) JP3019851B1 (ja)
GB (1) GB2345191A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9795036B2 (en) 2012-05-10 2017-10-17 Panasonic Intellectual Property Management Co., Ltd. Mounting structure and method for manufacturing same

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7276802B2 (en) 2002-04-15 2007-10-02 Micron Technology, Inc. Semiconductor integrated circuit package having electrically disconnected solder balls for mounting
JP2004103928A (ja) * 2002-09-11 2004-04-02 Fujitsu Ltd 基板及びハンダボールの形成方法及びその実装構造
US7253510B2 (en) 2003-01-16 2007-08-07 International Business Machines Corporation Ball grid array package construction with raised solder ball pads
JP2004288785A (ja) * 2003-03-20 2004-10-14 Sony Corp 導電突起の接合構造及び接合方法
JP4502690B2 (ja) * 2004-04-13 2010-07-14 富士通株式会社 実装基板
TWI261931B (en) * 2005-03-18 2006-09-11 Advanced Semiconductor Eng Package of image sensor device and formation thereof
US20080308932A1 (en) * 2007-06-12 2008-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package structures
JP5117371B2 (ja) * 2008-12-24 2013-01-16 新光電気工業株式会社 半導体装置およびその製造方法
JP5579996B2 (ja) * 2009-04-09 2014-08-27 パナソニック株式会社 はんだ接合方法
JP5420361B2 (ja) * 2009-09-25 2014-02-19 ルネサスエレクトロニクス株式会社 半導体装置の実装方法および半導体装置の製造方法
US8563416B2 (en) 2011-07-29 2013-10-22 International Business Machines Corporation Coaxial solder bump support structure
JP5980634B2 (ja) * 2012-09-14 2016-08-31 富士通コンポーネント株式会社 プリント基板
US10074625B2 (en) * 2015-09-20 2018-09-11 Qualcomm Incorporated Wafer level package (WLP) ball support using cavity structure
US10522493B2 (en) * 2015-12-25 2019-12-31 Panasonic Intellectual Property Management Co., Ltd. Paste thermosetting resin composition, semiconductor component, semiconductor mounted article, method for manufacturing semiconductor component, and method for manufacturing semiconductor mounted article
US10748863B2 (en) * 2016-12-30 2020-08-18 Texas Instruments Incorporated Semiconductor devices having metal posts for stress relief at flatness discontinuities
CN107564878B (zh) * 2017-08-15 2020-01-14 华天科技（昆山）电子有限公司 凸点增强型封装结构
JP2025040559A (ja) 2023-09-12 2025-03-25 日亜化学工業株式会社 発光装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4604644A (en) * 1985-01-28 1986-08-05 International Business Machines Corporation Solder interconnection structure for joining semiconductor devices to substrates that have improved fatigue life, and process for making
US4871921A (en) * 1988-08-09 1989-10-03 Honeywell Inc. Detector array assembly having bonding means joining first and second surfaces except where detectors are disposed
JPH07115096A (ja) * 1993-10-18 1995-05-02 Fujitsu Ltd バンプ電極
JPH0817860A (ja) 1994-06-30 1996-01-19 Oki Electric Ind Co Ltd 電子部品の製造方法
US5551627A (en) * 1994-09-29 1996-09-03 Motorola, Inc. Alloy solder connect assembly and method of connection
JP4197748B2 (ja) * 1995-12-15 2008-12-17 パナソニック株式会社 はんだペーストおよびはんだ付け方法
US5720100A (en) * 1995-12-29 1998-02-24 Motorola, Inc. Assembly having a frame embedded in a polymeric encapsulant and method for forming same
US5821456A (en) * 1996-05-01 1998-10-13 Motorola, Inc. Microelectronic assembly including a decomposable encapsulant, and method for forming and reworking same
US6228468B1 (en) * 1996-07-26 2001-05-08 Paul L. Hickman High density ceramic BGA package and method for making same
JP2861965B2 (ja) * 1996-09-20 1999-02-24 日本電気株式会社 突起電極の形成方法
JPH10116856A (ja) 1996-10-08 1998-05-06 Hitachi Ltd 半導体集積回路装置
US5867368A (en) * 1997-09-09 1999-02-02 Amkor Technology, Inc. Mounting for a semiconductor integrated circuit device
JP3468406B2 (ja) * 1998-04-09 2003-11-17 カシオ計算機株式会社 半導体装置の実装方法
US6248951B1 (en) * 1999-01-05 2001-06-19 Intel Corporation Dielectric decal for a substrate of an integrated circuit package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9795036B2 (en) 2012-05-10 2017-10-17 Panasonic Intellectual Property Management Co., Ltd. Mounting structure and method for manufacturing same

Also Published As

Publication number Publication date
GB9930350D0 (en) 2000-02-09
JP2000188469A (ja) 2000-07-04
US6559390B1 (en) 2003-05-06
GB2345191A (en) 2000-06-28

Similar Documents

Publication Publication Date Title
JP3019851B1 (ja) 半導体装置実装構造
KR100294958B1 (ko) 반도체소자의장착구조
US6624004B2 (en) Flip chip interconnected structure and a fabrication method thereof
US6657124B2 (en) Advanced electronic package
JPH0945805A (ja) 配線基板、半導体装置及び半導体装置を配線基板から取り外す方法並びに半導体装置の製造方法
JPH09266230A (ja) 半導体装置およびその製造方法
JPH09232373A (ja) 半導体装置
JP2002026072A (ja) 半導体装置の製造方法
US20030068847A1 (en) Semiconductor device and manufacturing method
JP2001085470A (ja) 半導体装置及びその製造方法
US20020089836A1 (en) Injection molded underfill package and method of assembly
CN106463427A (zh) 半导体装置及其制造方法
JP2018137276A (ja) プリント回路板およびその製造方法、並びに電子機器
JP3532450B2 (ja) Ｂｇａ型半導体パッケージの実装構造およびその実装方法
JPH11168116A (ja) 半導体チップ用電極バンプ
US8168525B2 (en) Electronic part mounting board and method of mounting the same
JP4381795B2 (ja) 電子部品実装方法
JP2001168224A (ja) 半導体装置、電子回路装置および製造方法
KR20090107271A (ko) 도전성 입자가 첨가된 언더필 수지 및 이를 이용한 반도체패키징 방법과 반도체 패키지
KR20030095036A (ko) 플립 칩 패키지의 솔더 범프 연결방법
JP2721790B2 (ja) 半導体装置の封止方法
JP3604001B2 (ja) 半導体装置の製造方法
JPH11274235A (ja) 半導体装置およびその製造方法
JP2005340449A (ja) 半導体装置の製造方法
JP2966354B2 (ja) 半導体装置の実装方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees