[go: up one dir, main page]

JP3015709B2 - Film carrier, semiconductor device using the same, and semiconductor element mounting method - Google Patents

Film carrier, semiconductor device using the same, and semiconductor element mounting method

Info

Publication number
JP3015709B2
JP3015709B2 JP7136871A JP13687195A JP3015709B2 JP 3015709 B2 JP3015709 B2 JP 3015709B2 JP 7136871 A JP7136871 A JP 7136871A JP 13687195 A JP13687195 A JP 13687195A JP 3015709 B2 JP3015709 B2 JP 3015709B2
Authority
JP
Japan
Prior art keywords
semiconductor element
conductive
connection
film carrier
conductive circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP7136871A
Other languages
Japanese (ja)
Other versions
JPH08330362A (en
Inventor
一男 大内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP7136871A priority Critical patent/JP3015709B2/en
Publication of JPH08330362A publication Critical patent/JPH08330362A/en
Application granted granted Critical
Publication of JP3015709B2 publication Critical patent/JP3015709B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、フィルムキャリア、そ
れを用いてなる半導体装置ならびに半導体素子の実装方
法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a film carrier, a semiconductor device using the same, and a method for mounting a semiconductor element.

【0002】[0002]

【従来技術】従来、半導体素子を実装する方法としてフ
ィルムキャリア方式が採用されており、フィルムキャリ
ア上のリードと半導体素子の電極とのインナーリードボ
ンディングには接続用の導電性突起部(以下、バンプと
称す)が用いられている。
2. Description of the Related Art Conventionally, a film carrier method has been adopted as a method for mounting a semiconductor element. A conductive projection (hereinafter referred to as a bump) for connection is used for inner lead bonding between a lead on the film carrier and an electrode of the semiconductor element. ) Is used.

【0003】上記フィルムキャリア方式においては、通
常、半導体素子の電極面に金等を用いてバンプを形成す
るようにしているが、その際、バンプ形成前に、チタ
ン、クロム等の接着用金属層、ならびに、銅、白金、パ
ラジウム等の、バンプ金属の拡散を防止するためのバリ
ア金属層を電極面に形成する必要があり、このため工程
が極めて煩雑であるという問題がある。また、半導体素
子の電極面にバンプを形成する工程で、半導体素子や電
極面が汚染されたり、損傷を受けたりすることがある。
In the above-mentioned film carrier method, bumps are usually formed on the electrode surface of a semiconductor element by using gold or the like. At this time, before forming the bumps, a bonding metal layer such as titanium or chromium is formed. In addition, it is necessary to form a barrier metal layer such as copper, platinum, palladium or the like on the electrode surface for preventing the diffusion of the bump metal. Therefore, there is a problem that the process is extremely complicated. Further, in a process of forming a bump on an electrode surface of a semiconductor element, the semiconductor element and the electrode surface may be contaminated or damaged.

【0004】このため、半導体素子の電極面ではなく、
フィルムキャリア上のリードの側にバンプを形成するこ
とも提案されているが、この方法では、半導体素子の配
線がファインピッチとなったり高密度となったりした場
合、これに対応する回路やバンプをフィルムキャリア上
に形成することが困難となる。
For this reason, instead of the electrode surface of the semiconductor element,
It has also been proposed to form bumps on the lead side of the film carrier, but in this method, when the wiring of the semiconductor element becomes fine pitch or high density, the corresponding circuit or bump is formed. It becomes difficult to form on a film carrier.

【0005】そこで、上記のようなバンプにかえて、フ
ィルムの厚み方向に導電性を有する構成とした異方導電
フィルムを用いることも提案されている。この異方導電
フィルムは、具体的には、絶縁性フィルム内に、カーボ
ンブラックや金属粒子等の導電性粒子をフィルム厚み方
向に配向させて分散してなるものである。ところが、こ
の異方導電フィルムでは、導電性粒子の配向が不十分で
あると、フィルムキャリア上のリードと半導体素子の電
極との電気的接続も不確実となるため接続信頼性に劣
り、さらに、接続部の電気抵抗が大であるという問題が
ある。
[0005] Therefore, it has been proposed to use an anisotropic conductive film having conductivity in the thickness direction of the film instead of the bump as described above. Specifically, the anisotropic conductive film is obtained by dispersing conductive particles such as carbon black and metal particles in a film thickness direction in an insulating film. However, in this anisotropic conductive film, if the orientation of the conductive particles is insufficient, the electrical connection between the lead on the film carrier and the electrode of the semiconductor element becomes uncertain, resulting in poor connection reliability. There is a problem that the electrical resistance of the connection part is large.

【0006】[0006]

【発明が解決しようとする課題】本発明の目的は、上記
従来のフィルムキャリア方式における問題を解消し、半
導体素子の配線のファインピッチ化や高密度化に対応し
得るとともに、半導体素子の電極との電気的接続を容易
かつ確実に行い得るフィルムキャリアを提供することで
ある。本発明の別の目的は、ファインピッチ化や高密度
化に対応して小型化され、かつ半導体素子の電極とフィ
ルムキャリアとの電気的接続が確実となっている半導体
装置を提供することである。本発明のさらに別の目的
は、半導体素子の配線のファインピッチ化や高密度化に
対応し得るとともに、半導体素子の電極とフィルムキャ
リアとの電気的接続を容易かつ確実に行い得る半導体素
子の実装方法を提供することである。
SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned problems in the conventional film carrier system, to cope with fine pitch and high density wiring of a semiconductor element, and to improve the electrode and the electrode of the semiconductor element. The purpose of the present invention is to provide a film carrier that can easily and surely make electrical connection of the film carrier. Another object of the present invention is to provide a semiconductor device which is miniaturized in response to fine pitch and high density, and in which electrical connection between an electrode of a semiconductor element and a film carrier is ensured. . Still another object of the present invention is to mount a semiconductor element which can cope with fine pitch and high density wiring of the semiconductor element and can easily and surely make an electrical connection between an electrode of the semiconductor element and a film carrier. Is to provide a way.

【0007】[0007]

【課題を解決するための手段】本発明者等は、上記課題
が以下の本発明によって達成されることを見出した。即
ち、本発明のフィルムキャリアは、絶縁体層上に導電性
回路が積層され、該積層体に外部基板との接続用の導通
部および半導体素子との接続用のエネルギー供給部が設
けられていることを特徴とするものである。また、本発
明の半導体装置は、上記フィルムキャリアに半導体素子
を実装してなるものである。さらにまた、本発明の半導
体素子の実装方法は、上記フィルムキャリアの導電性回
路に半導体素子の電極を接触させ、該接触部に、該フィ
ルムキャリアのエネルギー供給部を介してエネルギーを
付与することによって、該導電性回路と半導体素子の電
極とを接続することを特徴とするものである。
Means for Solving the Problems The present inventors have found that the above objects can be achieved by the following present invention. That is, in the film carrier of the present invention, a conductive circuit is laminated on the insulator layer, and the laminated body is provided with a conduction portion for connection with an external substrate and an energy supply portion for connection with a semiconductor element. It is characterized by the following. Further, a semiconductor device of the present invention is obtained by mounting a semiconductor element on the above-mentioned film carrier. Still further, the method of mounting a semiconductor element according to the present invention includes contacting an electrode of the semiconductor element with the conductive circuit of the film carrier, and applying energy to the contact portion via an energy supply section of the film carrier. And connecting the conductive circuit to an electrode of a semiconductor element.

【0008】なお本発明において、「半導体装置」と
は、半導体素子集合体(例えば、ダイシング後のシリコ
ンチップ等)、半導体装置搭載用回路基板、LCD用回
路基板、ハイブリッドIC等のファインピッチ回路基
板、MCM基板等を包含し、「導電性回路」とは、配線
パターンのみならず、電極、リード等を包含する広い概
念のことである。
In the present invention, the term "semiconductor device" refers to a semiconductor element assembly (for example, a silicon chip after dicing), a circuit board for mounting a semiconductor device, a circuit board for LCD, a fine pitch circuit board such as a hybrid IC. , MCM substrate, etc., and the “conductive circuit” is a broad concept including not only wiring patterns but also electrodes, leads, and the like.

【0009】[0009]

【作用】本発明は、フィルムキャリアに半導体素子との
接続用のエネルギー供給部を設けておき、このエネルギ
ー供給部を介して接続のためのエネルギーを当該接続を
意図する部位に付与することによって、フィルムキャリ
アと半導体素子との接続を行うようにしたものである。
According to the present invention, the film carrier is provided with an energy supply portion for connection with the semiconductor element, and energy for connection is applied to a portion intended for the connection via the energy supply portion. The connection between the film carrier and the semiconductor element is made.

【0010】以下、本発明のフィルムキャリアを図面に
基づきさらに詳細に説明する。図1は、本発明のフィル
ムキャリアの一実施例を示す模式断面図である。同図に
おいて、Fはフィルムキャリアであり、絶縁体層6上に
導電性回路5が積層され、当該積層体には、外部基板
(図示せず)との接続用の導通部8(導通路81)およ
び半導体素子3との接続用のエネルギー供給部7(導通
路71)が設けられた構成となっている。
Hereinafter, the film carrier of the present invention will be described in more detail with reference to the drawings. FIG. 1 is a schematic sectional view showing one embodiment of the film carrier of the present invention. In the figure, F is a film carrier, and a conductive circuit 5 is laminated on an insulator layer 6, and a conductive part 8 (conductive path 81) for connection with an external substrate (not shown) is provided on the laminated body. ) And an energy supply unit 7 (conduction path 71) for connection to the semiconductor element 3.

【0011】上記絶縁体層6の材質としては、導電性回
路5、導通路71等を安定して支持し得、実質的に電気
絶縁性を有するものであれば特に限定されない。具体的
には、ポリエステル系樹脂、エポキシ系樹脂、ウレタン
系樹脂、ポリスチレン系樹脂、ポリアミド系樹脂、ポリ
イミド系樹脂、アクリロニトリル−ブタジエン−スチレ
ン共重合体樹脂(ABS樹脂)、ポリカーボネート系樹
脂、シリコーン系樹脂、フッ素系樹脂等の各種熱硬化性
樹脂または熱可塑性樹脂等が例示されるが、なかでも、
耐熱性、加熱時の寸法安定性、機械的強度等に優れるポ
リイミド系樹脂が特に好適である。
The material of the insulator layer 6 is not particularly limited as long as it can stably support the conductive circuit 5, the conductive path 71 and the like, and has substantially electric insulation. Specifically, polyester resin, epoxy resin, urethane resin, polystyrene resin, polyamide resin, polyimide resin, acrylonitrile-butadiene-styrene copolymer resin (ABS resin), polycarbonate resin, silicone resin Examples include, but are not limited to, various thermosetting resins or thermoplastic resins such as fluororesins, among others,
A polyimide resin excellent in heat resistance, dimensional stability during heating, mechanical strength, and the like is particularly suitable.

【0012】上記絶縁体層6の厚さは特に限定されない
が、機械的強度や可撓性が十分となるよう、2〜500
μm程度、好ましくは5〜150μm程度とすることが
適当である。
The thickness of the insulator layer 6 is not particularly limited, but is preferably 2 to 500 mm so that the mechanical strength and the flexibility are sufficient.
It is appropriate that the thickness is about μm, preferably about 5 to 150 μm.

【0013】上記導電性回路5の形成材料としては、導
電性を有するものであれば特に限定されないが、例え
ば、金、銀、銅、ニッケル、コバルト等の各種金属また
はこれらを主成分とする各種合金等が使用できる。
The material for forming the conductive circuit 5 is not particularly limited as long as it has conductivity. For example, various metals such as gold, silver, copper, nickel and cobalt or various materials containing these as a main component are used. Alloys and the like can be used.

【0014】上記導電性回路5の厚さも特に限定されな
いが、通常、1〜200μm程度、好ましくは5〜80
μm程度とすることが適当である。
Although the thickness of the conductive circuit 5 is not particularly limited, it is usually about 1 to 200 μm, preferably 5 to 80 μm.
Suitably, it is about μm.

【0015】上記絶縁体層6と導電性回路5との積層体
は、例えば、絶縁体層6上に導電体層を形成した後、該
導電体層を所望の回路パターン状に形成する方法(サブ
トラクティブ法)によって得られる。上記絶縁体層6上
に導電体層を形成する方法としては、例えば、前記した
ような各種金属または合金よりなる金属粉やカーボンブ
ラック等の導電性粒子とポリエステル等のバインダとを
含有させてなる導電性塗料を絶縁体層6上に塗布する方
法や、スパッタリング、CVD法、真空蒸着等により上
記と同様の金属よりなる導電体薄膜を絶縁体層6上に形
成した後、メッキ等により任意の厚みにまで成長させる
方法が例示される。あるいは、上記と同様の金属よりな
る箔を導電体層とし、この箔上に前記したような各種樹
脂またはその前駆体溶液を塗工し、脱溶剤処理等を施し
て絶縁体層6を形成したり、上記と同様の各種樹脂より
なるフィルムを接着したりする方法も可能である。な
お、導電体層を形成する工程を経ずに導電性材料を直接
回路パターン状に形成する方法(アディティブ法、セミ
アディティブ法等)によって該積層体を作製することも
できる。
The laminate of the insulator layer 6 and the conductive circuit 5 is formed, for example, by forming a conductor layer on the insulator layer 6 and then forming the conductor layer into a desired circuit pattern ( (Subtractive method). As a method for forming a conductor layer on the insulator layer 6, for example, a conductive powder such as metal powder or carbon black made of various metals or alloys as described above and a binder such as polyester are contained. A method of applying a conductive paint on the insulator layer 6, or a method of forming a conductive thin film made of the same metal as described above on the insulator layer 6 by sputtering, CVD, vacuum deposition, or the like, and then by plating or the like, A method of growing to a thickness is exemplified. Alternatively, a foil made of the same metal as described above is used as a conductor layer, and various kinds of resins as described above or a precursor solution thereof are coated on the foil, and a solvent removal treatment or the like is performed to form an insulator layer 6. Alternatively, a method of bonding a film made of the same various resins as described above is also possible. Note that the laminate can also be manufactured by a method in which a conductive material is directly formed into a circuit pattern without a step of forming a conductive layer (an additive method, a semi-additive method, or the like).

【0016】上記導電性回路5には、半導体素子3の電
極10との接続が確実になされるよう、接続信頼性の高
い金等の金属を被覆することが好ましく、さらにこの場
合、該金属被覆および導電性回路5の金属の種類によっ
ては、これらの間にニッケル等のバリア性の金属を層状
に介在させることが望ましい。上記金属被覆やバリア性
金属層の形成方法としては、電解メッキ、無電解メッキ
等のメッキ法、スパッタリング、イオンプレーティン
グ、真空蒸着法等が例示される。
Preferably, the conductive circuit 5 is coated with a metal such as gold having a high connection reliability so that the connection with the electrode 10 of the semiconductor element 3 can be surely made. Depending on the type of metal of the conductive circuit 5, it is desirable to interpose a barrier metal such as nickel between them in a layered manner. Examples of the method of forming the metal coating and the barrier metal layer include plating methods such as electrolytic plating and electroless plating, sputtering, ion plating, and vacuum deposition.

【0017】上記エネルギー供給部7は、導電性回路5
と半導体素子の電極とを接続するためのエネルギーが供
給される部分である。このエネルギー供給部7として
は、上記接続のためのエネルギーを外部から受け入れ、
これを導電性回路5の、半導体素子の電極との接続を意
図する部分に伝達することができるものであればよい。
図1に示す実施例では、このエネルギー供給部7とし
て、導通路71が設けられている。
The energy supply unit 7 includes a conductive circuit 5
This is a portion to which energy for connecting the semiconductor device and the electrode of the semiconductor element is supplied. The energy supply unit 7 receives the energy for the connection from the outside,
What is necessary is just to be able to transmit this to the portion of the conductive circuit 5 intended to be connected to the electrode of the semiconductor element.
In the embodiment shown in FIG. 1, a conduction path 71 is provided as the energy supply unit 7.

【0018】また、図1に示す実施例では、外部基板と
の接続用の導通部8として、導通路81が設けられてい
る。
In the embodiment shown in FIG. 1, a conduction path 81 is provided as the conduction section 8 for connection to an external substrate.

【0019】上記導通路71および81の形成材料とし
ては、導電性を有するものであれば特に限定されず、公
知の金属材料が使用できるが、例えば金、銀、銅、白
金、鉛、錫、ニッケル、コバルト、インジウム、ロジウ
ム、クロム、タングステン、ルテニウム等の単独金属ま
たはこれらを成分とする各種合金(例えば、はんだ、ニ
ッケル−錫合金、金−コバルト合金等)、あるいは前記
したような金属粉やカーボンブラック等の導電性粒子を
分散させた導電性ペースト等が挙げられる。
The material for forming the conductive paths 71 and 81 is not particularly limited as long as it has conductivity, and known metal materials can be used. For example, gold, silver, copper, platinum, lead, tin, Single metal such as nickel, cobalt, indium, rhodium, chromium, tungsten, ruthenium or various alloys containing these (eg, solder, nickel-tin alloy, gold-cobalt alloy, etc.) Examples include a conductive paste in which conductive particles such as carbon black are dispersed.

【0020】上記導通路71および81は、図1では絶
縁体層6の表面から突出するように形成されているが、
これによって、エネルギー付与手段(図示せず)や外部
基板の電極等の被接続体との接触(または接続)時の位
置決めが容易となり、またこの接触(または接続)を確
実に行うことができる。この突出部分の絶縁体層6表面
からの高さは特に限定されないが、被接続体との接触
(または接続)の確実性や接続後の信頼性等の点で、5
〜200μm程度とすることが適当である。
Although the conductive paths 71 and 81 are formed to protrude from the surface of the insulator layer 6 in FIG.
This facilitates positioning at the time of contact (or connection) with an object to be connected such as an energy applying means (not shown) or an electrode of an external substrate, and this contact (or connection) can be reliably performed. The height of the protruding portion from the surface of the insulator layer 6 is not particularly limited. However, in terms of the reliability of contact (or connection) with the object to be connected and the reliability after connection, the height is 5%.
It is appropriate that the thickness is about 200 μm.

【0021】上記導通路71および81の突出部分の形
状は、図1に示すようなマッシュルーム状(または半球
状)以外にも、角柱状、円柱状、球状、錐体(円錐、角
錐等)状、台状等が可能であり、該突出部分の平面形状
としても、四角形状、三角形状、台形状その他の多角形
状、円状、楕円状等が可能である。
The shape of the protruding portions of the above-mentioned conductive paths 71 and 81 is not limited to a mushroom shape (or hemisphere) as shown in FIG. , A trapezoidal shape, etc., and the planar shape of the protruding portion may be a square shape, a triangular shape, a trapezoidal shape, other polygonal shapes, a circular shape, an oval shape, or the like.

【0022】なお、上記導通路71および81の端部の
態様は、被接続体のレイアウトや形状等に応じて適宜変
更すればよい。即ち、例えば、被接続体が平面状の場合
は、該導通路端部を、上記マッシュルーム状、錐体状等
のように先端が点状となるような態様とすることが好ま
しく、一方被接続体が突出形状を有するものである場合
は、該導通路端部を、上記角柱状、円柱状等のように先
端が面状となるような態様とすることが好ましい。さら
に、後者のように先端を面状とする場合、該導通路端部
が絶縁体層6の表面と同高となるようにしてもよい。
The form of the ends of the conductive paths 71 and 81 may be changed as appropriate according to the layout and shape of the connected object. That is, for example, when the object to be connected is planar, it is preferable that the end of the conductive path be in a form in which the tip is point-like, such as the above-mentioned mushroom shape, cone shape, or the like. When the body has a protruding shape, it is preferable that the end of the conduction path has a shape such that the tip is planar, such as the above-mentioned prismatic or cylindrical shape. Further, when the tip is planar as in the latter case, the end of the conduction path may be flush with the surface of the insulator layer 6.

【0023】上記導通路71および81は、例えば、絶
縁体層6に貫通孔72および82を設けて該貫通孔72
および82の底部にて導電性回路5を露出させ、その
後、該貫通孔72および82に導電性物質を充填するこ
とによって形成することができる。
The conductive paths 71 and 81 are formed, for example, by forming through holes 72 and 82 in the insulator layer 6.
And 82 are formed by exposing the conductive circuit 5 at the bottom, and then filling the through holes 72 and 82 with a conductive material.

【0024】上記貫通孔72および82の形成方法とし
ては、パンチング等の機械的加工方法、フォトリソグラ
フィー加工、プラズマ加工、化学エッチング加工、レー
ザ加工等が例示されるが、ファインピッチ化に対応する
上では、微細加工が可能なレーザ加工が好適であり、特
に、紫外線に発振波長を有する紫外線レーザを用いるこ
とが望ましい。
Examples of the method of forming the through holes 72 and 82 include mechanical processing methods such as punching, photolithography processing, plasma processing, chemical etching processing, and laser processing. In this case, laser processing capable of fine processing is preferable, and it is particularly preferable to use an ultraviolet laser having an oscillation wavelength in ultraviolet light.

【0025】上記貫通孔72および82の径は、5〜5
00μm程度とすることが適当であり、特に、導通路7
1形成用の貫通孔72の場合は10〜100μm程度、
導通路81形成用の貫通孔82の場合は10〜300μ
m程度とすることが適当である。
The diameter of the through holes 72 and 82 is 5 to 5
It is appropriate that the thickness is about 00 μm.
In the case of the through hole 72 for forming one, about 10 to 100 μm,
10 to 300 μm in the case of the through hole 82 for forming the conduction path 81
It is appropriate to be about m.

【0026】上記貫通孔72および82に導電性物質を
充填する方法としては、導電性物質を貫通孔に加圧注入
する方法等の物理的充填法に限定されず、これ以外に
も、電解メッキ、無電解メッキ等のメッキ法、CVD
法、溶融金属浴に貫通孔形成部位を浸漬して導電性物質
を析出させる方法等の化学的充填法等も可能であり、特
に、導電性回路5を電極として電解メッキを行うと、導
電性物質の充填を簡便に行うことができる。
The method for filling the through holes 72 and 82 with a conductive substance is not limited to a physical filling method such as a method of injecting a conductive substance into the through holes under pressure. , Plating methods such as electroless plating, CVD
And a chemical filling method such as a method in which a conductive material is deposited by immersing a through-hole formation site in a molten metal bath. Particularly, when electroplating is performed using the conductive circuit 5 as an electrode, The substance can be easily filled.

【0027】本発明においては、例えば図2に示すよう
に、上記貫通孔72に導電性物質を充填せずに導電性回
路5を露出させておき、該導電性回路5の露出部分をエ
ネルギー供給部7とすることも可能である。この場合、
該導電性回路5の露出部分には、エネルギー付与手段と
の接触の確実性を向上させ得る金、銀、銅、はんだ等の
金属を被覆しておくことが望ましい。また、上記貫通孔
82には、導電性物質(例えばはんだ、導電性ペースト
等)を、外部基板との接続の直前に充填するようにする
こともできる。このように、フィルムキャリアの製造の
際には貫通孔に導電性物質を充填しない態様とすると、
フィルムキャリアの構造が簡略化され、製造コストが低
減される。なお、必要に応じ、上記貫通孔72および8
2のいずれか一方のみに導電性物質を充填するようにし
てもよい。
In the present invention, for example, as shown in FIG. 2, the conductive circuit 5 is exposed without filling the through-hole 72 with a conductive substance, and the exposed portion of the conductive circuit 5 is supplied with energy. It is also possible to use the unit 7. in this case,
The exposed portion of the conductive circuit 5 is desirably coated with a metal such as gold, silver, copper, or solder that can improve the reliability of contact with the energy applying means. In addition, the through hole 82 may be filled with a conductive substance (for example, solder, conductive paste, or the like) immediately before connection with an external substrate. Thus, when the film carrier is manufactured, when the conductive material is not filled in the through holes,
The structure of the film carrier is simplified, and the manufacturing cost is reduced. If necessary, the through holes 72 and 8
Only one of the two may be filled with a conductive material.

【0028】上記外部基板との接続用の導通部8は、図
1では、絶縁体層6と導電性回路5との積層体におい
て、半導体素子3の搭載を意図する領域Aの内側に形成
されているが、これによれば、半導体装置の大きさ(面
積)を例えば半導体素子3の大きさ(面積)まで小さく
することができ、また、半導体素子3の電極10と外部
基板のリードとを短い距離で接続し得るため電気的特性
に優れた半導体装置を得ることができる。なおいうまで
もなく、上記導通部8が半導体素子3の搭載を意図する
領域Aの外側に位置するように形成されていてもよく、
さらに、該領域Aの内側と外側との両方に位置するよう
に形成されていてもよい。このように、導通部8の形成
位置を適宜決定することができるが、これによれば、例
えば個々の半導体素子3の電極10の配置が異なる場合
でも、外部基板との接続位置を統一することができ、電
子部品を標準化する上で望ましい。
In FIG. 1, the conductive portion 8 for connection to the external substrate is formed inside a region A where the semiconductor element 3 is to be mounted in the laminate of the insulator layer 6 and the conductive circuit 5. However, according to this, the size (area) of the semiconductor device can be reduced to, for example, the size (area) of the semiconductor element 3, and the electrode 10 of the semiconductor element 3 and the lead of the external substrate are connected. Since the connection can be performed over a short distance, a semiconductor device having excellent electric characteristics can be obtained. Needless to say, the conductive portion 8 may be formed so as to be located outside the region A where the semiconductor element 3 is to be mounted.
Further, it may be formed so as to be located both inside and outside the area A. As described above, the formation position of the conductive portion 8 can be appropriately determined. According to this, even if the arrangement of the electrodes 10 of the individual semiconductor elements 3 is different, the connection position with the external substrate can be unified. This is desirable in standardizing electronic components.

【0029】なお上記導通路81上には、図1に示すよ
うに、外部基板との接続用の導電体部11が設けられて
いることが好ましい。この導電体部11の形成材料とし
ては、導通路81の形成材料と同一の材料が用いられて
いても別の材料が用いられていてもよいが、通常は同一
の材料が用いられ、さらにこの場合、導電体部11と導
通路81とが一体に形成されていることが好ましい。
It is preferable that a conductor portion 11 for connection to an external substrate be provided on the conductive path 81, as shown in FIG. As a material for forming the conductor portion 11, the same material as the material for forming the conductive path 81 or another material may be used, but usually the same material is used. In this case, it is preferable that the conductor portion 11 and the conduction path 81 are formed integrally.

【0030】また、上記導通路71および81は、2種
類以上の形成材料を用いて構成されていてもよい。図3
はこのように複数種類の形成材料で構成された導通路8
1の一例を示す模式図である。同図に示す導通路81に
おいては、導電性回路5に接する部位811には銅等の
安価な金属が、被接続体に接続される部位812には金
等の接続信頼性の高い金属がそれぞれ用いられ、さら
に、上記二つの部位811と812との間の中間の部位
813には、上記二種類の金属の相互反応を防止し得る
ニッケル等のバリア性金属が用いられている。
The conductive paths 71 and 81 may be formed using two or more kinds of forming materials. FIG.
Is a conduction path 8 composed of a plurality of types of forming materials as described above.
FIG. 2 is a schematic diagram showing one example of the first embodiment. In the conduction path 81 shown in the figure, a portion 811 in contact with the conductive circuit 5 is made of an inexpensive metal such as copper, and a portion 812 connected to a connected body is made of a metal having high connection reliability such as gold. Further, a barrier metal such as nickel capable of preventing an interaction between the two metals is used in an intermediate portion 813 between the two portions 811 and 812.

【0031】図4は、本発明の半導体装置の一実施例を
示す模式断面図である。同図においては、上記図1に示
すものと同様の本発明のフィルムキャリアFの導電性回
路5に半導体素子3の電極10が接続されて、該フィル
ムキャリアFに半導体素子3が実装されている。
FIG. 4 is a schematic sectional view showing one embodiment of the semiconductor device of the present invention. In the same figure, the electrode 10 of the semiconductor element 3 is connected to the conductive circuit 5 of the film carrier F of the present invention similar to that shown in FIG. 1, and the semiconductor element 3 is mounted on the film carrier F. .

【0032】上記図4に示す半導体装置1では、フィル
ムキャリアFにおける外部基板との接続用の導通部8
が、半導体素子3が搭載されている領域の内側に設けら
れているため、半導体装置1の大きさ(面積)が該半導
体素子3の大きさ(面積)と略同一となっている。
In the semiconductor device 1 shown in FIG. 4, the conductive portion 8 for connecting the film carrier F to the external substrate is provided.
However, since the semiconductor device 3 is provided inside the region where the semiconductor element 3 is mounted, the size (area) of the semiconductor device 1 is substantially the same as the size (area) of the semiconductor element 3.

【0033】図5は、本発明の半導体素子の実装方法の
一実施例を示す模式断面図である。同図においては、図
5(a)に示すように、上記図1に示すものと同様の本
発明のフィルムキャリアFの導電性回路5に半導体素子
3の電極10を接触させ、ついで、図5(b)に示すよ
うに、該接触部に、該フィルムキャリアFのエネルギー
供給部7を介してエネルギーを付与し、該導電性回路5
と電極10とを接続し、これによって、図5(c)に示
すように、上記図4に示すものと同様の半導体装置1を
得るようにしている。
FIG. 5 is a schematic sectional view showing one embodiment of a method for mounting a semiconductor device according to the present invention. In FIG. 5, as shown in FIG. 5A, the electrode 10 of the semiconductor element 3 is brought into contact with the conductive circuit 5 of the film carrier F of the present invention similar to that shown in FIG. As shown in (b), energy is applied to the contact portion via the energy supply portion 7 of the film carrier F, and the conductive circuit 5
And the electrode 10 are connected, thereby obtaining the same semiconductor device 1 as shown in FIG. 4 as shown in FIG. 5C.

【0034】上記導電性回路5と半導体素子3の電極1
0との接続の際には、図5(b)に示すように、エネル
ギー供給部7(図では導通路71)にエネルギー付与手
段9をあて、このエネルギー付与手段9から、上記導電
性回路5と電極10との接続のためのエネルギーを供給
するようにすればよい。上記接続のためのエネルギーと
しては、熱、超音波、圧力またはこれらのうちの2種以
上を併用したもの等が例示され、半導体素子3およびフ
ィルムキャリアFを構成する材料に応じ適宜選択するこ
とができる。なお、フィルムキャリアFとして例えば図
2に示すものと同様のものを用いている場合は、貫通孔
72底部の導電性回路5の露出部分ににエネルギー付与
手段9をあてて、導電性回路5と電極10との接続のた
めのエネルギーを供給するようにすればよい。
The conductive circuit 5 and the electrode 1 of the semiconductor element 3
5, as shown in FIG. 5B, an energy applying means 9 is applied to the energy supply unit 7 (the conducting path 71 in the figure), and the energy applying means 9 transfers the energy to the conductive circuit 5. Energy for connecting the electrode and the electrode 10 may be supplied. Examples of the energy for the connection include heat, ultrasonic waves, pressure, or a combination of two or more of these, and can be appropriately selected according to the materials constituting the semiconductor element 3 and the film carrier F. it can. In the case where a film carrier F similar to that shown in FIG. 2 is used, the energy applying means 9 is applied to the exposed portion of the conductive circuit 5 at the bottom of the through-hole 72, and the conductive circuit 5 Energy for connection with the electrode 10 may be supplied.

【0035】[0035]

【実施例】以下に実施例を挙げて本発明をより具体的に
説明する。なお、もとより本発明はこれら実施例に限定
されるものではない。
The present invention will be described more specifically with reference to the following examples. Note that the present invention is not limited to these examples.

【0036】実施例1 (フィルムキャリアの作製)厚さ18μmの銅箔上に、
厚さ25μmのポリイミド樹脂層を形成し、上記銅箔を
エッチングにより回路パターン状に形成して、絶縁体層
と導電性回路との積層体を得た。この導電性回路には、
電解メッキにより厚さ1μmとなるように金を被覆し
た。ついで、上記絶縁体層において、外部基板との接続
用の導通部および半導体素子との接続用のエネルギー供
給部の形成を意図する部位に、レーザ加工を施してそれ
ぞれ径60μmの貫通孔を形成した。ついで、これらの
貫通孔内に、前記導電性回路を電極として電解メッキを
行って銅を充填し、この後、銅の酸化を防止する目的で
金を厚さ1μmとなるようメッキして、外部基板との接
続用の導通路および半導体素子との接続用の導通路を形
成した。これら導通路は、前記絶縁体表面からマッシュ
ルーム状に10μm突出するように形成し、また外部基
板との接続用の導通路の上端部には、はんだを用いて径
約120μmのボール状の部分を形成した。これによ
り、図1に示すものと同様のフィルムキャリアを得た。
Example 1 (Preparation of Film Carrier) On a copper foil having a thickness of 18 μm,
A polyimide resin layer having a thickness of 25 μm was formed, and the copper foil was formed into a circuit pattern by etching to obtain a laminate of an insulator layer and a conductive circuit. In this conductive circuit,
Gold was coated by electroplating to a thickness of 1 μm. Then, laser processing was performed on portions of the insulator layer where a conductive portion for connection to an external substrate and an energy supply portion for connection to a semiconductor element were to be formed, and through holes each having a diameter of 60 μm were formed. . Then, these through holes are filled with copper by performing electroplating using the conductive circuit as an electrode, and thereafter plated with gold to a thickness of 1 μm for the purpose of preventing oxidation of copper, and A conductive path for connection with the substrate and a conductive path for connection with the semiconductor element were formed. These conductive paths are formed so as to protrude in a mushroom shape from the surface of the insulator by 10 μm, and a ball-shaped portion having a diameter of about 120 μm is formed on the upper end of the conductive path for connection with an external substrate using solder. Formed. Thus, a film carrier similar to that shown in FIG. 1 was obtained.

【0037】(半導体素子の実装)上記フィルムキャリ
アの導電性回路に半導体素子の電極を接触させ、つい
で、該フィルムキャリアの半導体素子との接続用の導通
路にボンディングツールをあてて超音波エネルギーを供
給しながら、該導電性回路と半導体素子の電極とを圧着
して、図4に示すものと同様の半導体装置を得た。
(Semiconductor Device Mounting) An electrode of a semiconductor device is brought into contact with the conductive circuit of the film carrier, and then a bonding tool is applied to a conductive path for connecting the film carrier to the semiconductor device to apply ultrasonic energy. While supplying, the conductive circuit and the electrode of the semiconductor element were crimped to obtain a semiconductor device similar to that shown in FIG.

【0038】実施例2 (フィルムキャリアの作製)上記実施例1において、貫
通孔内に銅を充填せず、外部基板との接続用の導通路お
よび半導体素子との接続用の導通路を形成しない以外は
全て同様にしてフィルムキャリアを作製した。
Example 2 (Preparation of Film Carrier) In Example 1 described above, copper was not filled in the through-hole, and no conductive path for connection to the external substrate and no conductive path for connection to the semiconductor element were formed. Except for the above, a film carrier was prepared in the same manner.

【0039】(半導体素子の実装)上記フィルムキャリ
アの導電性回路に半導体素子の電極を接触させ、つい
で、該フィルムキャリアの半導体素子との接続用のエネ
ルギー供給部における貫通孔にボンディングツールを挿
入し、該貫通孔の底部にて露出している導電性回路に熱
と超音波エネルギーを供給しながら、該導電性回路と半
導体素子の電極とを圧着して、半導体装置を得た。
(Mounting of Semiconductor Element) An electrode of a semiconductor element is brought into contact with the conductive circuit of the film carrier, and then a bonding tool is inserted into a through hole in an energy supply portion for connecting the film carrier to the semiconductor element. While supplying heat and ultrasonic energy to the conductive circuit exposed at the bottom of the through-hole, the conductive circuit and the electrode of the semiconductor element were crimped to obtain a semiconductor device.

【0040】上記実施例1および2において得られた半
導体装置は、いずれも半導体素子と略同サイズのものと
なっている。また、これらの半導体装置において、フィ
ルムキャリアの導電性回路と半導体素子の電極との導通
を検査したところ、いずれも導通状態は良好であった。
Each of the semiconductor devices obtained in Examples 1 and 2 has substantially the same size as a semiconductor element. Further, in these semiconductor devices, when the conduction between the conductive circuit of the film carrier and the electrode of the semiconductor element was inspected, all the conduction states were good.

【0041】[0041]

【発明の効果】以上詳述したように、本発明において
は、フィルムキャリアに半導体素子との接続用のエネル
ギー供給部を設け、このエネルギー供給部を介して接続
のためのエネルギーを当該接続を意図する部位に付与す
ることによって、フィルムキャリアと半導体素子との接
続を行うようにしたので、半導体素子の配線のファイン
ピッチ化や高密度化に対応し得るとともに、フィルムキ
ャリアと半導体素子との電気的接続を容易かつ確実に行
うことができる。
As described above in detail, in the present invention, the film carrier is provided with an energy supply for connection to the semiconductor element, and the energy for connection is intended to be connected via the energy supply. The connection between the film carrier and the semiconductor element is made by providing the film carrier with the semiconductor element, so that it is possible to cope with a finer pitch and a higher density of the wiring of the semiconductor element and to electrically connect the film carrier with the semiconductor element. Connection can be made easily and reliably.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のフィルムキャリアの一実施例を示す模
式断面図である。
FIG. 1 is a schematic sectional view showing one embodiment of a film carrier of the present invention.

【図2】本発明のフィルムキャリアの他の実施例を示す
模式断面図である。
FIG. 2 is a schematic sectional view showing another embodiment of the film carrier of the present invention.

【図3】複数種類の形成材料で構成された導通路の一例
を示す模式図である。
FIG. 3 is a schematic diagram illustrating an example of a conductive path formed of a plurality of types of forming materials.

【図4】本発明の半導体装置の一実施例を示す模式断面
図である。
FIG. 4 is a schematic sectional view showing one embodiment of the semiconductor device of the present invention.

【図5】本発明の半導体素子の実装方法の一実施例を示
す模式断面図である。
FIG. 5 is a schematic sectional view showing one embodiment of a method for mounting a semiconductor device according to the present invention.

【符号の説明】[Explanation of symbols]

5 導電性回路 6 絶縁体層 7 半導体素子との接続用のエネルギー供給部 71 導通路 72 貫通孔 8 外部基板との接続用の導通部 81 導通路 82 貫通孔 11 導電体部 F フィルムキャリア 3 半導体素子 10 電極 REFERENCE SIGNS LIST 5 conductive circuit 6 insulator layer 7 energy supply section 71 for connection with semiconductor element 71 conduction path 72 through hole 8 conduction section 81 for connection to external substrate 81 conduction path 82 through hole 11 conductor section F film carrier 3 semiconductor Element 10 electrode

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 絶縁体層の一方の面に導電性回路が積層
され、該導電性回路は半導体素子の電極が直接接続され
るものであり、該積層体に外部基板との接続用の導通部
および半導体素子との接続用のエネルギー供給部が設け
られており、これら外部基板との接続用の導通部および
半導体素子との接続用のエネルギー供給部は、絶縁体層
の他方の面から絶縁体層を厚み方向に貫通して導電性回
路に達する孔に導電性金属が充填されて形成された導通
路からなることを特徴とするフィルムキャリア。
A conductive circuit is laminated on one surface of an insulator layer, and the conductive circuit is formed by directly connecting electrodes of a semiconductor element.
A shall, energy supply unit for connection to the conductive portion and the semiconductor element for connection with an external substrate laminate is provided with, the conductive portion and the semiconductor element for connection with these external substrate The connection energy supply unit includes a conductive path formed by filling a hole reaching the conductive circuit through the insulator layer from the other surface of the insulator layer in the thickness direction and filling with a conductive metal. And a film carrier.
【請求項2】 外部基板との接続用の導通部が、絶縁体
層と導電性回路との積層体において、半導体素子の搭載
を意図する領域の内側に設けられている請求項1記載の
フィルムキャリア。
2. The film according to claim 1, wherein the conductive portion for connection to the external substrate is provided inside a region where the semiconductor element is intended to be mounted in the laminate of the insulator layer and the conductive circuit. Career.
【請求項3】 絶縁体層の一方の面に導電性回路が積層
され、該導電性回路は半導体素子の電極が直接接続され
るものであり、該積層体に外部基板との接続用の導通部
および半導体素子との接続用のエネルギー供給部が設
れており、上記半導体素子との接続用のエネルギー供
給部は、絶縁体層の他方の面から絶縁体層を厚み方向に
貫通する孔の底部に露出した導電性回路からなり、上記
外部基板との接続用の導通部は、絶縁体層の他方の面か
ら絶縁体層を厚み方向に貫通して導電性回路に達する孔
に導電性金属が充填されて形成されうるものであること
を特徴とするフィルムキャリア。
3. A conductive circuit is laminated on one surface of the insulator layer, and the conductive circuit is directly connected to an electrode of a semiconductor element.
A shall, energy supply unit is set for connection to the conductive portion and the semiconductor element for connection with an external substrate to laminate
Al is and the energy supply unit for connection to the semiconductor element is made of a conductive circuit exposed at the bottom of the holes through the insulator layer in the thickness direction from the other surface of the insulator layer, the external substrate The conductive portion for connection with the conductive layer can be formed by filling a hole reaching the conductive circuit through the insulator layer in the thickness direction from the other surface of the insulator layer with a conductive metal. And a film carrier.
【請求項4】 請求項1〜3のいずれかに記載のフィル
ムキャリアに半導体素子を実装してなる半導体装置。
4. A semiconductor device comprising a semiconductor element mounted on the film carrier according to claim 1.
【請求項5】 請求項1〜3のいずれかに記載のフィル
ムキャリアの導電性回路に半導体素子の電極を接触さ
せ、該接触部に、該フィルムキャリアのエネルギー供給
部を介してエネルギーを付与することによって、該導電
性回路と半導体素子との電極とを接続することを特徴と
する半導体素子の実装方法。
5. An electrode of a semiconductor element is brought into contact with the conductive circuit of the film carrier according to claim 1, and energy is applied to the contact portion via an energy supply section of the film carrier. Thereby connecting the conductive circuit to an electrode of the semiconductor element.
JP7136871A 1995-06-02 1995-06-02 Film carrier, semiconductor device using the same, and semiconductor element mounting method Expired - Fee Related JP3015709B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7136871A JP3015709B2 (en) 1995-06-02 1995-06-02 Film carrier, semiconductor device using the same, and semiconductor element mounting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7136871A JP3015709B2 (en) 1995-06-02 1995-06-02 Film carrier, semiconductor device using the same, and semiconductor element mounting method

Publications (2)

Publication Number Publication Date
JPH08330362A JPH08330362A (en) 1996-12-13
JP3015709B2 true JP3015709B2 (en) 2000-03-06

Family

ID=15185484

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7136871A Expired - Fee Related JP3015709B2 (en) 1995-06-02 1995-06-02 Film carrier, semiconductor device using the same, and semiconductor element mounting method

Country Status (1)

Country Link
JP (1) JP3015709B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7545042B2 (en) * 2005-12-22 2009-06-09 Princo Corp. Structure combining an IC integrated substrate and a carrier, and method of manufacturing such structure

Also Published As

Publication number Publication date
JPH08330362A (en) 1996-12-13

Similar Documents

Publication Publication Date Title
JP3015712B2 (en) Film carrier and semiconductor device using the same
JP2899540B2 (en) Film carrier and semiconductor device using the same
US6979898B1 (en) Semiconductor component and a method of fabricating the semiconductor component
JP3952129B2 (en) SEMICONDUCTOR DEVICE, MOUNTING BOARD AND ITS MANUFACTURING METHOD, CIRCUIT BOARD AND ELECTRONIC DEVICE
JPH08316271A (en) Film carrier and semiconductor device using the same
JPWO2000049655A1 (en) Semiconductor device, mounting board and manufacturing method thereof, circuit board, and electronic device
US4743710A (en) Coaxial interconnection boards
US6222272B1 (en) Film carrier and semiconductor device using same
JP3096235B2 (en) Probe structure and method of manufacturing the same
JP3015709B2 (en) Film carrier, semiconductor device using the same, and semiconductor element mounting method
JP2984205B2 (en) Anisotropic conductive film
JPH0410696A (en) Multilayer wiring board
JPH06347480A (en) Probe structure
JP2984064B2 (en) Method for producing anisotropic conductive film
JPH0727789A (en) Circuit wiring board and manufacturing method thereof
JPH02229445A (en) Film carrier and semiconductor device
KR100359174B1 (en) Film carrier and semiconductor device using this film carrier
JPH08250541A (en) Semiconductor element mounting substrate and manufacturing method thereof
JPH06308158A (en) Continuity tester
JPH06308159A (en) Test head structure and manufacturing method thereof
JP2002076056A (en) Anisotropic conductive film and manufacturing method thereof
JPH0627141A (en) Probe structure having test head with composite bump
JPH06326159A (en) Semiconductor device
JP4396863B2 (en) SEMICONDUCTOR DEVICE, MOUNTING BOARD AND ITS MANUFACTURING METHOD, CIRCUIT BOARD AND ELECTRONIC DEVICE
JP4400755B2 (en) SEMICONDUCTOR DEVICE, MOUNTING BOARD AND ITS MANUFACTURING METHOD, CIRCUIT BOARD AND ELECTRONIC DEVICE

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081217

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111217

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees