[go: up one dir, main page]

JP3012001B2 - Pulse generation method and apparatus - Google Patents

Pulse generation method and apparatus

Info

Publication number
JP3012001B2
JP3012001B2 JP3510762A JP51076291A JP3012001B2 JP 3012001 B2 JP3012001 B2 JP 3012001B2 JP 3510762 A JP3510762 A JP 3510762A JP 51076291 A JP51076291 A JP 51076291A JP 3012001 B2 JP3012001 B2 JP 3012001B2
Authority
JP
Japan
Prior art keywords
time
signal
pulse
program data
machining
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3510762A
Other languages
Japanese (ja)
Other versions
JPWO1992000826A1 (en
Inventor
邦博 高原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sodick Co Ltd
Original Assignee
Sodick Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sodick Co Ltd filed Critical Sodick Co Ltd
Priority to JP3510762A priority Critical patent/JP3012001B2/en
Priority claimed from PCT/JP1991/000823 external-priority patent/WO1992000826A1/en
Publication of JPWO1992000826A1 publication Critical patent/JPWO1992000826A1/en
Application granted granted Critical
Publication of JP3012001B2 publication Critical patent/JP3012001B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)

Description

【発明の詳細な説明】 [技術分野] 本発明は、放電加工機、電解加工機等の電気加工のパ
ルス電源装置における電気加工用パルスを発生する装置
に関するものである。
Description: TECHNICAL FIELD The present invention relates to a device for generating a pulse for electric machining in a pulse power supply device for electric machining such as an electric discharge machine and an electrolytic machining machine.

[従来の技術] 従来の電気加工のパルス電源装置では、電気加工用パ
ルスのオン時間とオフ時間とを予め設定し、この設定に
基づいて、パルス発生装置が電気加工用パルスを連続的
に発生するようにしている。
[Prior Art] In a conventional pulse power supply device for electric machining, an ON time and an OFF time of an electric machining pulse are set in advance, and a pulse generator continuously generates an electric machining pulse based on this setting. I am trying to do it.

第10図(1)は、従来のパルス発生装置の基本形を示
す回路図である。
FIG. 10 (1) is a circuit diagram showing a basic form of a conventional pulse generator.

この基本形のパルス発生装置100において、カウンタ1
01がオン時間用クロック信号をカウントし、このカウン
ト値とオン時間データ(オン時間の長さを指定するデー
タ)とが比較器102で比較され、両者が一致したとき
に、比較器102が一致信号を出力する。この一致信号はR
Sフリップフロップ105のリセット信号として使用され
る。一方、カウンタ103がオフ時間用クロック信号をカ
ウントし、このカウント値とオフ時間データ(オフ時間
の長さを指定するデータ)とが比較器104で比較され、
両者が一致したときに、比較器104が一致信号を出力す
る。この一致信号はRSフリップフロップ105のセット信
号として使用される。また、フリップフロップ105の出
力パルスがカウンタ101のイネーブル信号として使用さ
れ、フリップフロップ105の出力パルスがインバータ106
で反転されたものがカウンタ103のイネーブル信号とし
て使用される。
In this basic type pulse generator 100, the counter 1
01 counts the on-time clock signal, and the count value is compared with the on-time data (data specifying the length of the on-time) by the comparator 102, and when they match, the comparator 102 Output a signal. This match signal is R
Used as a reset signal for the S flip-flop 105. On the other hand, the counter 103 counts the clock signal for the off time, and the count value is compared with the off time data (data specifying the length of the off time) by the comparator 104.
When they match, the comparator 104 outputs a match signal. This coincidence signal is used as a set signal of the RS flip-flop 105. The output pulse of the flip-flop 105 is used as an enable signal of the counter 101, and the output pulse of the flip-flop 105 is
Are used as the enable signal of the counter 103.

したがって、オフ時間データで指定された時間が経過
したときに、オフ時間用カウンタ103がカウントを停止
し、オン時間用カウンタ101がカウントを開始し、RSフ
リップフロップ105の出力パルスがオンし、オン時間デ
ータで指定された時間が経過したときに、オン時間用カ
ウンタ101がカウントを停止しオフ時間用カウンタ103が
カウントを開始し、RSフリップフロップ105の出力パル
スがオフし、この動作を繰り返す。このようにして、フ
リップフロップ105の出力信号がパルス発生装置100の出
力パルスとなる。
Therefore, when the time specified by the off-time data has elapsed, the off-time counter 103 stops counting, the on-time counter 101 starts counting, the output pulse of the RS flip-flop 105 turns on, When the time specified by the time data has elapsed, the on-time counter 101 stops counting, the off-time counter 103 starts counting, the output pulse of the RS flip-flop 105 turns off, and this operation is repeated. Thus, the output signal of the flip-flop 105 becomes the output pulse of the pulse generator 100.

第10図(2)は、上記パルス発生装置を放電加工機に
応用した従来例を示す回路図である。
FIG. 10 (2) is a circuit diagram showing a conventional example in which the pulse generator is applied to an electric discharge machine.

なお、上記した部材と同一の部材については、同一符
号を付し、その説明を省略する。以下も同様とする。
Note that the same members as those described above are denoted by the same reference numerals, and description thereof will be omitted. The same applies to the following.

パルス発生装置200は、パルス発生装置100を使用し、
そのオン時間用クロック信号を分周器111で作り、その
オフ時間用クロック信号を分周器112で作り、オン時間
の初期値、オフ時間の初期値をCPUが出力する。また、
分周器111、112は、ワークWと電極Eとで形成される極
間Gからの検出情報(極間電圧信号)に基づいて、クロ
ックを分周するものであり、その分周されたクロックに
応じてオン時間、オフ時間を制御する。
The pulse generator 200 uses the pulse generator 100,
The clock signal for the ON time is generated by the frequency divider 111, and the clock signal for the OFF time is generated by the frequency divider 112, and the CPU outputs the initial value of the ON time and the initial value of the OFF time. Also,
The frequency dividers 111 and 112 divide the frequency of the clock based on the detection information (inter-electrode voltage signal) from the gap G formed by the work W and the electrode E. The on-time and off-time are controlled according to.

第10図(3)は、上記パルス発生装置において、オフ
時間のみ、その長さを制御する従来例を示す回路図であ
る。
FIG. 10 (3) is a circuit diagram showing a conventional example of controlling the length of only the off-time in the pulse generator.

このパルス発生装置300は、CPUと比較器102、104との
間に、ROM301、302を有し、ROM301は、オン時間の初期
値に応じて比較器102に送るオン時間の長さ情報を選択
するものであり、ROM302は、オフ時間の初期値に応じて
比較器104に送るオフ時間の長さ情報を選択するもので
あり、分周器303は、検出情報に応じてクロックを分周
し、その分周したクロックをオフ用カウンタ103に送る
ものである。
The pulse generator 300 has ROMs 301 and 302 between the CPU and the comparators 102 and 104. The ROM 301 selects on-time length information to be sent to the comparator 102 according to an initial value of the on-time. The ROM 302 selects the off-time length information to be sent to the comparator 104 according to the initial value of the off-time, and the frequency divider 303 divides the clock according to the detection information. The divided clock is sent to the off counter 103.

第10図(2)、(3)に示す従来のパルス発生装置に
おいては、オン時間、オフ時間の各初期値とカウンタ10
1、103の出力とに応じて、比較器102、104が所定時間出
力し、これらの出力に応じてフリップフロップ105が所
望のパルス幅を有するパルスを出力する。
In the conventional pulse generator shown in FIGS. 10 (2) and (3), the initial values of the ON time and the OFF time and the counter 10
The comparators 102 and 104 output for a predetermined time in response to the outputs of 1 and 103, and the flip-flop 105 outputs a pulse having a desired pulse width in response to these outputs.

しかし、上記従来例においては、評価、分析の対象と
してどの情報を選択するか(検出情報としてどの情報を
選択するか)、選択された検出情報をどのように評価、
分析するか(加工状態をどのように診断するか、その診
断結果に基づいてオン時間、オフ時間の各長さ情報をど
のように出力するか)という指定を行なう必要がある
が、この指定を、専用化された回路上で実現している。
However, in the above-mentioned conventional example, which information is selected as a target of evaluation and analysis (what information is selected as detection information), how to evaluate the selected detection information,
It is necessary to specify whether to analyze (how to diagnose the machining state and how to output the length information of the on-time and off-time based on the diagnosis result). , On a dedicated circuit.

また、電気加工法の種類が異なればハードウェアの構
成が異なり、1つのICが収容できるハードウェアの量に
制限があるので、全ての電気加工法または多数の電気加
工法に対応できるICを作成することができず、複数の電
気加工法についてハードウェアを共通化することは困難
であるという問題がある。
In addition, different types of electric machining methods have different hardware configurations, and there is a limit to the amount of hardware that can be accommodated by one IC. Therefore, ICs that can be used for all electric machining methods or multiple electric machining methods are created. And there is a problem that it is difficult to share hardware for a plurality of electric machining methods.

一方、荒加工と仕上加工とを行なう場合、電極とワー
クで形成されるギャプの電圧の良否を判断する検出基準
は、荒加工と仕上加工とで異ならせることが本来は望ま
しい。しかし、従来はハードウェアの構成を可能な限り
共通化する方針から、荒加工、仕上加工用の各ハードウ
ェア構成を共通化しており、このようにすると、パルス
のオン時間とオフ時間との長さ情報を、加工条件に応じ
て選択、出力することに制約があるという問題がある。
On the other hand, when performing the roughing and the finishing, it is originally desirable that the detection criterion for judging the quality of the voltage of the gap formed by the electrode and the work be different between the roughing and the finishing. However, in the past, the hardware configuration for roughing and finishing was standardized from the policy of sharing the hardware configuration as much as possible, and in this case, the on-time and off-time of the pulse were long. There is a problem that there is a restriction in selecting and outputting the information according to the processing conditions.

さらに、放電加工する場合、たとえば銅−チタン加工
におけるアーク電圧は通常10〜15Vであり、銅−鉄加工
におけるアーク電圧は通常20〜25Vであり、銅−鉄加工
用のパルス制御方法を銅−チタン加工に採用すると、正
常な加工までが全て異常放電であると診断され、パルス
の制御が働きすぎて、オフ時間の長さを必要以上に増大
させるので、加工が進行しない。つまり、電極材料、ワ
ーク材料の組合せによって、異常を判断する基準が異な
り、このように判断基準が異なることによって、異常放
電状態を適切に判断することができない場合があるとい
う問題がある。
Further, in the case of electric discharge machining, for example, the arc voltage in copper-titanium machining is usually 10 to 15 V, the arc voltage in copper-iron machining is usually 20 to 25 V, and the pulse control method for copper-iron machining is copper-iron. When employed for titanium machining, it is diagnosed that abnormal electric discharge occurs up to normal machining, and pulse control is performed too much, so that the length of off time is increased more than necessary, so that machining does not proceed. In other words, there is a problem that the criteria for judging the abnormality differ depending on the combination of the electrode material and the work material, and there is a case that the abnormal discharge state cannot be properly judged due to the difference in the judgment criteria.

また、銅−鉄加工、銅タングステン−鉄加工において
は、噴流を伴う抜き加工と、底付加工とでは、τw(極
間に電圧が印加されているが、放電しない時間)の長さ
が異なる。つまり、底付加工においては、τwが短いの
は、異常放電が発生している状態か、チップが溜ってい
るので、消イオンできない状態にあり、加工が進行しな
い。一方、抜き加工においては、液処理が良好であるた
めに、τwを短い状態に制御しても、問題がない。した
がって、τwの時間を検出して、パルスのオン時間、オ
フ時間や加工送りを制御する場合、抜き加工用の制御方
法を常に採用すると、底付加工において、異常放電が発
生し易いという問題があり、逆に、底付加工用の制御方
法を常に採用すると、抜き加工において制御が働きすぎ
て加工が進行しないという問題がある。
In copper-iron processing and copper tungsten-iron processing, the length of τw (time during which voltage is applied between the poles, but no discharge) differs between the punching process involving a jet and the bottoming process. . That is, in the bottoming process, τw is short because abnormal discharge is generated or chips are accumulated, so that deionization cannot be performed, and the process does not proceed. On the other hand, in the blanking process, there is no problem even if τw is controlled to be short because the liquid treatment is good. Therefore, when detecting the time of τw and controlling the pulse on-time, off-time and machining feed, if the control method for punching is always adopted, there is a problem that abnormal discharge is likely to occur in the bottoming. On the contrary, if the control method for bottoming processing is always adopted, there is a problem that the control is excessively performed in the punching processing and the processing does not progress.

なお、上記各問題は、パルスのオン時間とオフ時間と
の長さ情報について生じると同様に、パルスの電流波高
地Ipを設定する場合等にも生じる。
Note that the above-described problems also occur when the current peak height Ip of the pulse is set, as in the case of the length information of the ON time and the OFF time of the pulse.

本発明は、パルスのオン時間、オフ時間、パルスの電
流波高値の変化量に多くの自由度を持たせることがで
き、加工の進行に従って検出情報の最適な評価、分析を
行なうことができ、また、型彫放電加工、ワイヤカット
放電加工、電解加工等の電気加工法の種類が異なっても
パルス制御に関するハードウェアを共通化することがで
き、さらに、電極材料、ワーク材料が変ることによって
異常放電を判断する基準が異なっても、その異常放電状
態を適切に判断できる電気加工用パルスの発生装置を提
供することを目的とするものである。
The present invention can provide the pulse ON time, OFF time, and the amount of change in the pulse current peak value with many degrees of freedom, and can perform optimal evaluation and analysis of the detection information as the processing proceeds, In addition, even if the types of electric machining methods such as die-sinking electric discharge machining, wire cut electric discharge machining, electrolytic machining, etc. are different, the hardware related to pulse control can be shared, and abnormalities due to changes in electrode materials and workpiece materials It is an object of the present invention to provide a generator for an electric machining pulse capable of appropriately judging an abnormal discharge state even when the criterion for judging electric discharge is different.

[発明の開示] 本発明は、電気加工を実行するためのオン時間とオフ
時間とを交互に繰返す一連のパルス列を発生させる方法
であって、CPUを有する制御装置は、オン時間の初期値
とオフ時間の初期値とを含むパルス発生条件に関する複
数組のプログラムデータを記憶する記憶装置を有し、実
行する電気加工に関する1組の加工情報を前記制御装置
に入力すると、前記CPUは前記複数組のプログラムデー
タの中から、1組のプログラムデータを演算選定してパ
ルス発生装置に供給するものであり、前記パルス発生装
置は、前記制御装置から供給される1組のプログラムデ
ータの書込み記憶が可能な記憶手段と、該記憶された1
組のプログラムデータに基づき論理演算してオン時間と
オフ時間とを交互に繰返すパルス列を発生する論理回路
部とを有する大規模集積回路から成り、そして前記論理
回路部は、発生パルスに係る評価・診断のためのプログ
ラムデータが前記記憶手段から供給され、発生加工パル
スが供給された電気加工部からの加工状態に関する加工
検出情報を評価・診断して診断信号を出力する診断装置
と、前記記憶手段から供給されるパルスの発生、供給に
関するプログラムデータと前記診断装置からの診断信号
とによってオン時間とオフ時間の各長さ情報を演算する
オン時間とオフ時間の演算手段と、該演算手段の演算オ
ン時間とオフ時間の各長さ情報が供給され、電気加工部
へパルス波形信号を出力するパルス発生手段とから成
り、電気加工の実行に際し、1組の加工情報がCPUを有
する制御装置に入力され、選定された1組のプログラム
データがパルス発生装置の記憶手段に供給設定されたと
き、パルス発生装置は、供給されたオン時間の初期値と
オフ時間の初期値とのデータによりパルス発生手段によ
りパルス波形信号を発生させて電気加工部での電気加工
を実行させ、該実行された電気加工部より加工状態に関
する加工検出情報を検出して前記診断装置にフィードバ
ックし、以後は、前記診断装置において前記プログラム
データにより前記加工検出情報を評価・診断して診断信
号を出力すると共に、前記オン時間とオフ時間の演算手
段において前記プログラムデータと診断信号とによりオ
ン時間とオフ時間の各長さ情報を演算出力してパルス発
生手段にパルス波形信号を出力させる作動を繰返させる
ことを特徴とする。
[Disclosure of the Invention] The present invention is a method for generating a series of pulse trains that alternately repeats an on-time and an off-time for performing electric machining, wherein a control device having a CPU includes an on-time initial value and A storage device for storing a plurality of sets of program data relating to pulse generation conditions including an initial value of an off-time; and when a set of machining information relating to electric machining to be executed is input to the control device, the CPU sets the plurality of sets. A set of program data is calculated and selected from among the program data of the above, and is supplied to the pulse generator. The pulse generator can write and store a set of program data supplied from the controller. Storage means and the stored one
A logic circuit unit that performs a logical operation based on a set of program data and generates a pulse train that alternately repeats an on-time and an off-time, and the logic circuit unit evaluates and generates the generated pulse. A diagnostic device that supplies program data for diagnosis from the storage unit, evaluates and diagnoses processing detection information on a processing state from the electric processing unit supplied with the generated processing pulse, and outputs a diagnostic signal; and the storage unit. On-time and off-time calculating means for calculating each length information of on-time and off-time based on program data relating to generation and supply of pulses supplied from the diagnostic device and the diagnostic signal from the diagnostic device, Pulse generating means for supplying the length information of the ON time and the OFF time and outputting a pulse waveform signal to the electric machining section, At this time, when one set of processing information is input to the control device having the CPU and the selected one set of program data is set to be supplied to the storage means of the pulse generator, the pulse generator receives the supplied ON time. A pulse waveform signal is generated by the pulse generating means based on the data of the initial value of the off time and the initial value of the off time, and the electric machining in the electric machining section is executed. After detecting and feeding back to the diagnostic device, the diagnostic device evaluates and diagnoses the processing detection information based on the program data, outputs a diagnostic signal, and calculates the on-time and off-time using the program. A function for calculating and outputting the length information of the ON time and the OFF time based on the data and the diagnostic signal, and outputting the pulse waveform signal to the pulse generating means. Characterized in that to repeat.

したがって、本発明によれば、加工要求に応じたプロ
グラムデータを出力し、プログラムデータに基づいて加
工状態を診断し、診断信号を出力し、診断信号とプログ
ラムデータとに基づいて、オン時間の長さ情報、オフ時
間の長さ情報、電流波高値の大きさ情報を制御し、その
情報に基づいてパルスを発生するので、電気加工法の種
類が異なってもパルス制御に関するハードウェアを共通
化することができ、電極材料、ワーク材料が変ることに
よって異常放電を判断する基準が異なっても、その異常
放電状態を適切に診断できる。
Therefore, according to the present invention, program data according to a machining request is output, a machining state is diagnosed based on the program data, a diagnostic signal is output, and a long on-time is determined based on the diagnostic signal and the program data. Information, length of off-time information, and magnitude information of the current peak value, and generates a pulse based on the information, so that the hardware related to pulse control is shared even if the type of electric machining method is different. Even if the criteria for judging abnormal discharge differ due to changes in the electrode material and the work material, the abnormal discharge state can be appropriately diagnosed.

[図面の簡単な説明] 第1図は、本発明の一実施例を示すブロック図であ
る。
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram showing one embodiment of the present invention.

第2図は、上記実施例における診断装置20とオン/オ
フ時間演算手段30とを説明するための説明図である。
FIG. 2 is an explanatory diagram for explaining the diagnostic device 20 and the on / off time calculating means 30 in the above embodiment.

第3図(1)〜(4)は、上記実施例におけるプログ
ラムデータ等の例を示す図である。
3 (1) to 3 (4) are diagrams showing examples of program data and the like in the above embodiment.

第4図(1)〜(10)は、上記実施例の要部をより具
体的に示す回路図である。
FIGS. 4 (1) to (10) are circuit diagrams more specifically showing the main parts of the above embodiment.

第5図は、上記実施例の動作を示すフローチャートで
ある。
FIG. 5 is a flowchart showing the operation of the above embodiment.

第6図は、上記実施例において、放電加工を例にとっ
て、チェックパルスの発生、検出停止信号の発生、判断
手段25内部でF信号とB信号とが発生す過程を示すタイ
ムチャートである。
FIG. 6 is a time chart showing a process of generating a check pulse, generating a detection stop signal, and generating an F signal and a B signal inside the judging means 25 in the above embodiment, taking electric discharge machining as an example.

第7図は、上記実施例において、放電加工を例にとっ
て、オン時間制御用判断手段50の動作を示すタイムチャ
ートである。
FIG. 7 is a time chart showing the operation of the on-time control determining means 50 in the above embodiment, taking electric discharge machining as an example.

第8図は、上記実施例において、オン/オフ時間演算
手段30におけるオン時間の制御例を示すタイムチャート
である。
FIG. 8 is a time chart showing an example of controlling the ON time in the ON / OFF time calculating means 30 in the above embodiment.

第9図(1)、(2)は、第2図に示したパルス幅変
更制御論理回路におけるデータ設定例を示す図表であ
る。
FIGS. 9 (1) and 9 (2) are tables showing examples of data setting in the pulse width change control logic circuit shown in FIG.

第10図(1)〜(3)は、従来のパルス発生装置を示
す図である。
FIGS. 10 (1) to (3) are diagrams showing a conventional pulse generator.

第11図は、第1図に示す実施例に、電流波高値Ipをも
制御することができる機能を付加した実施例を示すブロ
ック図である。
FIG. 11 is a block diagram showing an embodiment in which a function capable of controlling the current peak value Ip is added to the embodiment shown in FIG.

第12図(1)〜(3)は、電流波高値Ipを制御するこ
とによって追加されたプログラムデータを示す図であ
る。
FIGS. 12 (1) to (3) are diagrams showing program data added by controlling the current peak value Ip.

第13図(1)、(2)は、それぞれ検出情報選択手段
21i、チェックパルス発生手段23iの一例を示す回路図で
あり、第13図(3)は、電流波高値Ipをも制御する実施
例におけるスイッチング回路の一例を示す回路図であ
る。
FIGS. 13 (1) and (2) show detection information selection means, respectively.
21i is a circuit diagram showing an example of the check pulse generating means 23i, and FIG. 13 (3) is a circuit diagram showing an example of a switching circuit in the embodiment which also controls the current peak value Ip.

[発明を実施するための最良の形態] 第1図は、本発明の一実施例を示すブロック図であ
る。
BEST MODE FOR CARRYING OUT THE INVENTION FIG. 1 is a block diagram showing an embodiment of the present invention.

この実施例のパルス発生装置2は、放電加工機、電解
加工等の電気加工用として使用され、外部からのデータ
を記憶する記憶手段10と、極間の検出情報を評価し加工
状態を判断する診断装置20と、診断の結果を基にパルス
幅を変更制御するパルス幅変更制御論理回路をプログラ
ムデータによって変更可能にするオン/オフ時間演算手
段30と、電気加工用パルスを連続的に発生するパルス発
生手段40とを有する電気加工用のパルス発生用に製作さ
れた1つの大規模集積回路から成る。
The pulse generator 2 of this embodiment is used for electric machining such as an electric discharge machine, electrolytic machining, etc., and a storage means 10 for storing data from the outside, and a detection state of a gap is evaluated to determine a machining state. Diagnosis device 20, on / off time calculation means 30 for enabling a pulse width change control logic circuit for changing and controlling a pulse width based on a result of diagnosis to be changeable by program data, and continuously generating electric machining pulses. A large scale integrated circuit manufactured for generating pulses for electric machining having the pulse generating means 40.

パルス発生装置2は、CPU1(たとえば、インテル社製
の87C196KB)からアドレスとデータとライトイネーブル
とを受け、電気加工部の加工状態をセンサ等から検出情
報を受け、その検出情報に応じたパルス波形を出力する
ものである。上記アドレスとそのデータとの具体例を、
第3図に示してある。そして、パルス発生装置2は、記
憶手段10と、診断装置20と、オン/オフ時間演算手段30
と、パルス発生手段40とを有し、診断装置20は、検出情
報選択手段21と、閾値設定手段22と、チュックパルス発
生手段23と、検出停止信号発生手段24と、判断手段25と
を有している。
The pulse generator 2 receives an address, data, and a write enable from the CPU 1 (for example, 87C196KB manufactured by Intel Corp.), receives detection information from a sensor or the like about a processing state of the electric processing unit, and generates a pulse waveform corresponding to the detection information. Is output. A specific example of the above address and its data is
This is shown in FIG. The pulse generator 2 includes a storage unit 10, a diagnosis unit 20, and an on / off time calculation unit 30.
The diagnostic device 20 includes a detection information selection unit 21, a threshold setting unit 22, a tucking pulse generation unit 23, a detection stop signal generation unit 24, and a determination unit 25. are doing.

記憶手段10は、ライトイネーブル信号を受けたとき
に、CPU1から受けたオン時間初期値データと、オフ時間
初期値データと、プログラムデータとを記憶する多数の
レジスタで構成されている。
The storage means 10 includes a number of registers for storing on-time initial value data, off-time initial value data, and program data received from the CPU 1 when receiving the write enable signal.

検出情報選択手段21は、パルス発生装置2の外部から
入力された複数の検出情報のうちの1つを選択する手段
である。なお、上記検出情報は、加工状態を示す情報で
ある。
The detection information selection means 21 is a means for selecting one of a plurality of pieces of detection information input from outside the pulse generator 2. Note that the detection information is information indicating a processing state.

閾値設定手段22は、上記選択された検出情報に関する
閾値(検出基準値)を設定し、検出情報がその閾値以上
である場合を良(または不良)とみなす評価信号を出力
するとともに、選択された検出情報がその設定された閾
値以上である場合を加工中(または加工中ではない)と
みなす加工開始評価信号を出力する手段である。
The threshold value setting means 22 sets a threshold value (detection reference value) relating to the selected detection information, outputs an evaluation signal that considers that the detection information is equal to or more than the threshold value as good (or bad), and outputs the evaluation signal. This is a means for outputting a processing start evaluation signal that regards the case where the detection information is equal to or greater than the set threshold value as processing (or not processing).

チェックパルス発生手段23は、パルスのオンクランプ
制御における各パルス毎の放電開始、すなわち加工開始
評価信号の立上り(またはゲート信号の立上り)から、
オン用チェックパルスとオフ用チェックパルスとを発生
する位置までのタイミングを制御する手段であり、放電
パルス中のどの位置を検出するかを決めるオン用チェッ
クパルス、オフ用チェックパルスを発生させる手段であ
る。
The check pulse generation unit 23 starts the discharge for each pulse in the pulse on-clamp control, that is, from the rising of the machining start evaluation signal (or the rising of the gate signal).
A means for controlling the timing up to the position where the ON check pulse and the OFF check pulse are generated, and a means for generating an ON check pulse and an OFF check pulse for determining which position in the discharge pulse is to be detected. is there.

検出停止信号発生手段24は、ゲート信号の立上りか
ら、設定時間だけ、加工状態を検出する動作を禁止させ
る検出停止信号を出力する手段である。
The detection stop signal generating means 24 is a means for outputting a detection stop signal for inhibiting the operation of detecting the machining state for a set time from the rise of the gate signal.

判断手段25は、評価信号、チェックパルス、検出停止
信号に基づいて加工状態の診断結果を示す診断信号を、
オン時間、オフ時間毎に発生する手段である。
The determining means 25 generates a diagnostic signal indicating a diagnostic result of the machining state based on the evaluation signal, the check pulse, and the detection stop signal,
This means is generated every on-time and off-time.

オン/オフ時間演算手段30は、診断信号とプログラム
データに基づいて、オン時間の長さ情報とオフ時間の長
さ情報とを出力する手段である。
The ON / OFF time calculating means 30 is a means for outputting ON time length information and OFF time length information based on the diagnostic signal and the program data.

パルス発生手段40は、オン時間の長さ情報、オフ時間
の長さ情報に応じて、電気加工用パルスを連続的に発生
する手段である。
The pulse generating means 40 is a means for continuously generating an electric machining pulse in accordance with the ON time length information and the OFF time length information.

なお、上記実施例では、検出情報選択手段21において
選択される検出情報、閾値設定手段22において設定され
る閾値、検出停止信号発生手段24において設定される検
出停止時間、チェックパルス発生手段23において設定さ
れるチェックパルスの発生タイミング、判断手段25にお
ける診断信号、オン/オフ時間演算手段30によって出力
されるオン時間の長さ情報、オフ時間の長さ情報の全て
がプログラム可能である。
In the above embodiment, the detection information selected by the detection information selection means 21, the threshold value set by the threshold value setting means 22, the detection stop time set by the detection stop signal generation means 24, the detection stop time set by the check pulse generation means 23 The generation timing of the check pulse, the diagnostic signal in the determination means 25, the ON time length information output by the ON / OFF time calculation means 30, and the OFF time length information are all programmable.

第2図は、上記実施例における診断装置20、オン/オ
フ時間演算手段30を説明する説明図である。
FIG. 2 is an explanatory diagram for explaining the diagnostic device 20 and the on / off time calculating means 30 in the above embodiment.

診断装置20は、実際には、1つの診断制御論理回路で
あるが、本質的には、第2図に示すように、銅−鉄用診
断制御論理回路、銅−チタン用診断制御論理回路、銅タ
ングステン−鉄用診断制御論理回路等の複数の機能を有
し、CPU1に対する1組の加工情報(加工要求)の入力に
より演算し、記憶装置の複数組の中から選択した1組の
プログラムデータをパルス発生装置2の記憶手段10に書
込み設定によって、その中から1つの診断制御論理回路
の機能が選択されるものである。また、オン/オフ時間
演算手段30も、実際には、1つのパルス幅変更制御論理
回路であるが、本質的には、第2図に示すように、銅−
鉄用パルス幅変更制御論理回路、銅−チタン用パルス幅
変更制御論理回路、銅タングステン−鉄用パルス幅変更
制御論理回路等の複数の機能を有し、CPU1に対する1組
の加工情報(加工要求)の入力により演算し、記憶装置
の複数組の中から選択した1組のプログラムデータをパ
ルス発生装置2の記憶手段10に書込み設定によって、そ
の中から1つのパルス幅変更制御論理回路の機能が選択
されるものである。
The diagnostic device 20 is actually a single diagnostic control logic circuit, but essentially, as shown in FIG. 2, a copper-iron diagnostic control logic circuit, a copper-titanium diagnostic control logic circuit, It has a plurality of functions such as a diagnostic control logic circuit for copper tungsten and iron, and operates by inputting a set of processing information (processing request) to the CPU 1 and a set of program data selected from a plurality of sets of storage devices. Is written in the storage means 10 of the pulse generator 2, and the function of one diagnostic control logic circuit is selected from among them. Also, the on / off time calculating means 30 is actually one pulse width change control logic circuit. However, as shown in FIG.
It has multiple functions, such as a pulse width change control logic circuit for iron, a pulse width change control logic circuit for copper-titanium, and a pulse width change control logic circuit for copper tungsten-iron, and has a set of processing information (processing request ), A set of program data selected from a plurality of sets of storage devices is written to the storage means 10 of the pulse generator 2 so that the function of one pulse width change control logic circuit is set from among them. Is the choice.

したがって、パルス発生装置2は、1つの回路構成で
ありながら、診断論理回路とパルス幅変更制御論理回路
との組合せを多数有するものであり、その中から、加工
情報に応じた最適な組合せを選択できるものである。
Therefore, the pulse generator 2 has a large number of combinations of the diagnostic logic circuit and the pulse width change control logic circuit while having one circuit configuration, and selects an optimum combination from the combination according to the processing information. You can do it.

第3図(1)は、上記実施例においては、CPU1から記
憶手段10を介してオン/オフ時間演算手段30に転送され
るオン時間、オフ時間の初期値データとプログラムデー
タとの例を示す図表である。
FIG. 3 (1) shows an example of initial value data of on-time and off-time and program data transferred from the CPU 1 to the on / off-time calculating means 30 via the storage means 10 in the above embodiment. It is a chart.

上記「プログラムデータ」は、加工情報に基づいてCP
Uがセットするデータである。また、上記「加工情報」
は、電気加工法の種類、ワークの材質、電極の材質、加
工液の特性、液処理の状態、作業者の要求等である。
「作業者の要求」は、面粗度、加工速度、電極消耗率等
である。加工の進行に従って、それら加工情報が変化す
る場合には、加工進行に従って加工情報が変更されるよ
うに作業者が予め指定しておくか、または加工進行中に
加工情報を変更すればよい。オン時間、オフ時間の初期
値データは、加工開始時または加工進行中に作業者が任
意に設定可能であるとしてもよく、加工情報に応じて設
定されるプログラムデータの1つとして扱うようにして
もよい。
The “program data” is based on the processing information
U is the data to be set. In addition, the "processing information"
Are the type of the electric machining method, the material of the work, the material of the electrode, the characteristics of the working fluid, the state of the liquid treatment, the requirements of the operator, and the like.
The “worker's requirements” are surface roughness, processing speed, electrode wear rate, and the like. When the processing information changes as the processing progresses, the operator may specify in advance that the processing information is changed as the processing progresses, or change the processing information during the processing. The initial value data of the ON time and the OFF time may be arbitrarily set by the operator at the start of machining or during machining, and is handled as one of program data set according to machining information. Is also good.

第3図(1)において、プログラムデータのうちで、
アドレス00HEXに対応するデータはオン時間の初期値で
あり、この初期値を16ビットで定めてあり、アドレス02
HEXに対応するデータはオフ時間の初期値であり、この
値も16ビットで定めてある。
In FIG. 3A, of the program data,
The data corresponding to address 00 HEX is the initial value of the on-time, and this initial value is defined by 16 bits.
The data corresponding to HEX is the initial value of the off time, and this value is also defined by 16 bits.

他のプログラムデータは、パルス発生装置2が出力す
るパルスのオン時間の増加幅、減少幅、上限値、下限
値、制御の有無を設定するデータで構成されている。た
とえば、アドレス08HEXに対応するデータはオン時間の
増加幅であり、この増加幅を16ビットで定めてあり、ア
ドレス24HEXに対応するデータはオフ時間の増加幅であ
り、この増加幅も16ビットで定めてある。アドレス5E
HEXに対応する1ビットのデータは、オン時間制御の有
無を設定するデータであり、そのビットを「0」にセッ
トすると、各オン時間制御を実行するようにセットさ
れ、そのビットを「1」にセットすると、オン時間制御
を実行しないように設定される。他のプログラムデータ
についても上記と同様に設定される。
The other program data is constituted by data for setting the increase width, the decrease width, the upper limit value, the lower limit value, and the presence / absence of control of the ON time of the pulse output from the pulse generator 2. For example, the data corresponding to the address 08 HEX is the increase in the ON time, and the increase is defined by 16 bits. The data corresponding to the address 24 HEX is the increase in the OFF time, and the increase is also 16 bits. Specified in bits. Address 5E
The 1-bit data corresponding to HEX is data for setting the presence or absence of the on-time control. When the bit is set to “0”, each on-time control is set to be executed, and the bit is set to “1”. Is set to not execute the on-time control. The other program data is set in the same manner as described above.

第3図(2)は、オン時間、オフ時間をそれぞれ、初
期値どおりに動作した場合に、パルス発生部40が出力す
るパルス波形の例を示したものである。なお、オン時
間、オフ時間の各初期値は、200ns〜6553.7μsの間
で、100ns単位で設定できる。もっとも、パルス発生装
置2にクロックを送るクロック発生回路(図示せず)を
変更することによって、他の時間範囲、他の時間単位で
設定できるようにしてもよい。
FIG. 3 (2) shows an example of a pulse waveform output by the pulse generator 40 when the on-time and the off-time are operated according to the initial values. The initial values of the on-time and the off-time can be set in the range of 200 ns to 6553.7 μs in units of 100 ns. Of course, by changing the clock generation circuit (not shown) that sends the clock to the pulse generation device 2, the setting may be made in another time range and another time unit.

第3図(3)、(4)は、上記実施例において、CPU1
から記憶手段10を介して診断装置20に転送されるプログ
ラムデータの例を示す図表である。
FIGS. 3 (3) and (4) show the CPU 1 in the above embodiment.
4 is a chart showing an example of program data transferred from the storage device 10 to the diagnostic device 20 via the storage means 10;

第3図(3)に示すプログラムデータは、オン時間制
御とオフ時間制御とのそれぞれにおいて、制御モードの
選択、F信号の連続数設定、B信号の連続数設定、基準
値判断モードにおけるサンプリング数設定、F信号の基
準値設定、B信号の基準値設定、増加制御における判断
モードの設定、減少制御における判断モードの設定、リ
セット制御における判断モードの設定、チェックパルス
位置の設定で構成されている。
The program data shown in FIG. 3 (3) includes control mode selection, F signal continuation number setting, B signal continuation number setting, and sampling number in the reference value judgment mode in each of the on-time control and the off-time control. Setting, a reference value setting of the F signal, a reference value setting of the B signal, a setting of a judgment mode in increase control, a setting of a judgment mode in decrease control, a setting of a judgment mode in reset control, and a setting of a check pulse position. .

次に、第3図(3)に示す各設定について詳細に説明
する。
Next, each setting shown in FIG. 3 (3) will be described in detail.

プログラムデータのアドレス10HEXに対応する内容は
「オン時間制御におけるモードの設定」である。ここで
上記「制御」は、「増加制御」、「減少制御」、「リセ
ット制御」であり、「モード」は、上記3つの制御の組
合せである。また、「増加制御」は、現在のオン時間の
長さ情報をある長さだけ増加させる制御であり、「減少
制御」は、現在のオン時間の長さ情報をある長さだけ減
少させる制御であり、「リセット制御」は、現在のオン
時間の長さ情報を初期値にリセットする制御である。
The content corresponding to the program data address 10 HEX is “mode setting in on-time control”. Here, the “control” is “increase control”, “decrease control”, and “reset control”, and “mode” is a combination of the above three controls. Further, “increase control” is control for increasing the current on-time length information by a certain length, and “decrease control” is control for decreasing the current on-time length information by a certain length. The “reset control” is a control for resetting the current on-time length information to an initial value.

そして、アドレス10HEXに対応するデータが「00」、
「01」、「10」であれば、それぞれ、オン時間制御にお
ける減少制御とリセット制御との組合せである「オン時
間減少・リセットモード」、オン時間制御における増加
制御とリセット制御との組合せである「オン時間増加・
リセットモード」、オン時間制御における増加制御と減
少制御とリセット制御との組合せである「オン時間増加
・減少・リセットモード」が設定されていることを示し
ている。
And the data corresponding to the address 10 HEX is “00”,
“01” and “10” are “on-time reduction / reset mode”, which is a combination of reduction control and reset control in on-time control, and a combination of increase control and reset control in on-time control, respectively. "Increased on-time
This indicates that the "reset mode" and the "on-time increase / decrease / reset mode" which is a combination of the increase control, the decrease control, and the reset control in the on-time control are set.

プログラムデータのアドレス1CHEX、1EHEX、20HEX
対応する内容は、オン時間において、増加制御、減少制
御、リセット制御の動作毎に、加工状態を判断する判断
モードを設定するものである。この判断モードには、
「連続数F信号の判断モード」と「基準値F信号の判断
モード」と「連続数B信号の判断モード」と「基準値B
信号の判断モード」とがある。
The contents corresponding to the program data addresses 1C HEX , 1E HEX , and 20 HEX are for setting a judgment mode for judging a machining state for each operation of increase control, decrease control, and reset control during the on-time. In this judgment mode,
“Continuous number F signal judgment mode”, “reference value F signal judgment mode”, “continuous number B signal judgment mode”, and “reference value B”
There is a "signal determination mode."

とろこで、上記実施例において、「F信号」は、検出
情報の値が上記閾値よりも大きいときであって、閾値以
上を良と評価する場合に出力する信号である。また、
「B信号」は、検出情報の値が上記閾値よりも小さいと
きであって、閾値以下を不良と評価する場合に出力する
信号である。
In the above embodiment, the "F signal" is a signal that is output when the value of the detection information is larger than the threshold and when the value equal to or higher than the threshold is evaluated as good. Also,
The “B signal” is a signal that is output when the value of the detection information is smaller than the threshold value and when the value equal to or smaller than the threshold value is evaluated as defective.

なお、「F信号」、「B信号」は、本来、閾値設定手
段22からの評価信号、チェックパルス発生手段23からの
チェックパルス、検出停止信号発生手段24からの検出停
止信号によって、判断手段25の内部で作られるものであ
って、上記実施例の場合よりも広い意味を有するもので
ある。
The “F signal” and the “B signal” are originally determined by the evaluation signal from the threshold value setting unit 22, the check pulse from the check pulse generation unit 23, and the detection stop signal from the detection stop signal generation unit 24. And has a wider meaning than in the above embodiment.

たとえば、1CHEXに対応するデータ設定において、上
記「連続数F信号の判断モード」は、F信号の回数が連
続して設定回数に到達したときにオン時間の増加制御を
行なうモードであり、上記「連続数B信号の判断モー
ド」は、B信号の回数が連続して設定回数に到達したと
きにオン時間の増加制御を行なうモードである。また、
たとえば、1CHEXに対応するデータ設定において、上記
「基準値F信号の判断モード」は、F信号の発生回路と
サンプリング数との比に応じて、オン時間の増加制御を
行なうモードであり、上記「基準値B信号の判断モー
ド」は、B信号の発生回路とサンプリング数との比に応
じて、オン時間の増加制御を行なうモードである。
For example, in the data setting corresponding to 1C HEX , the “continuous number F signal determination mode” is a mode in which the ON time is increased when the number of F signals continuously reaches the set number. The “continuous number B signal determination mode” is a mode in which on-time increase control is performed when the number of B signals continuously reaches a set number. Also,
For example, in the data setting corresponding to 1C HEX , the “reference value F signal determination mode” is a mode in which on-time increase control is performed in accordance with the ratio between the F signal generation circuit and the number of samples. The “reference value B signal determination mode” is a mode in which on-time increase control is performed in accordance with the ratio between the B signal generation circuit and the number of samples.

そして、アドレス1CHEXに対応するデータとして「0
0」、「10」、「01」、「11」をセットすると、それぞ
れ、「連続数F信号の判断モード」が設定され、「連続
数B信号の判断モード」、「基準値F信号の判断モー
ド」、「基準値B信号の判断モード」が設定される。
Then, as data corresponding to the address 1C HEX , "0
When "0", "10", "01", and "11" are set, "continuous number F signal judgment mode" is set, and "continuous number B signal judgment mode" and "reference value F signal judgment" are set. Mode "and" reference mode B signal determination mode "are set.

また、アドレス1EHEX、20HEXに対応するデータを設定
することによって、オン時間減少制御、オン時間リセッ
ト制御を設定するが、これらの場合も、上記と同様に、
「連続数F信号の判断モード」、「連続数B信号の判断
モード」、「基準値F信号の判断モード」、「基準値B
信号の判断モード」を設定できる。
Also, by setting data corresponding to the addresses 1E HEX and 20 HEX , the on-time reduction control and the on-time reset control are set. In these cases, as in the above,
"Continuous number F signal judgment mode", "Continuous number B signal judgment mode", "Reference value F signal judgment mode", "Reference value B"
Signal judgment mode "can be set.

さらに、アドレス12HEX、14HEX、16HEXに対応するデ
ータをセットすることによって、オン時間制御における
F信号の連続数、B信号の連続数、基準値判断モードに
おけるサンプリング数を設定できる。
Further, by setting data corresponding to the addresses 12 HEX , 14 HEX , and 16 HEX , the number of continuous F signals, the number of continuous B signals, and the number of samples in the reference value determination mode in the on-time control can be set.

また、アドレス22HEXに対応する16ビットのデータを
セットすることによって、オン時間制御におけるチェッ
クパルス位置を設定できる。この「チェックパルス」
は、評価信号の診断する部分を定めるパルスであり、評
価信号の立上り(またはゲート信号の立上り)からオン
用チェックパルスを発生させる位置までのタイミングを
とるパルスである。
By setting 16-bit data corresponding to the address 22 HEX , the check pulse position in the on-time control can be set. This "check pulse"
Is a pulse that determines a portion to be diagnosed of the evaluation signal, and is a pulse that takes a timing from a rise of the evaluation signal (or a rise of the gate signal) to a position where the ON check pulse is generated.

アドレス2CHEX〜3EHEXに対応するデータをセットする
ことによって、上記オン時間制御と同様のセットをオフ
時間制御についても行なうことができる。
By setting data corresponding to addresses 2C HEX to 3E HEX , the same setting as the above-described on-time control can be performed for the off-time control.

第3図(4)に示すプログラムデータは、オン時間制
御、オフ時間制御のそれぞれにおいて、閾値、検出情報
の選択、閾値以上のレベルの評価の設定を行なうデータ
である。また、オンクランプ(放電が開始してからオン
時間を制御する動作)の有無、検出停止信号の有無、検
出停止信号の幅の設定を行なうものである。
The program data shown in FIG. 3 (4) is data for selecting a threshold, detection information, and setting an evaluation at a level higher than the threshold in each of the on-time control and the off-time control. In addition, the presence / absence of on-clamp (operation for controlling the on-time after the start of discharge), the presence / absence of a detection stop signal, and the width of the detection stop signal are set.

次に、第3図(4)に示すプログラムデータの各設定
について詳細に説明する。
Next, each setting of the program data shown in FIG. 3 (4) will be described in detail.

アドレスAHEXに対応する8ビットのデータを所定の値
にセットすることによって、オン時間制御用の閾値がセ
ットされる。また、アドレスBAHEXに対応する1ビット
のデータを「0」にセットすると、オン時間制御用とし
てポートAの検出情報が選択されるように設定され、そ
のデータを「1」にセットすると、オン時間制御用とし
てポートBの検出情報が選択されるように設定される。
アドレスC4HEXに対応する1ビットのデータを「0」に
セットすると、閾値以上のレベルを良とみなす評価信号
が設定され、そのデータを「1」にセットすると、閾値
以上のレベルを不良とみなす評価信号が設定される。
By setting 8-bit data corresponding to the address A HEX to a predetermined value, a threshold value for on-time control is set. When 1-bit data corresponding to the address BA HEX is set to “0”, the detection information of the port A is set so as to be selected for the on-time control. When the data is set to “1”, the detection information is turned on. It is set so that the detection information of port B is selected for time control.
When 1-bit data corresponding to the address C4 HEX is set to "0", an evaluation signal for setting a level higher than the threshold value to be good is set. When the data is set to "1", a level higher than the threshold value is considered to be bad. An evaluation signal is set.

上記説明はオフ時間制御用のものであるが、オフ時間
制御用のプログラムデータについても、同様に設定でき
る。
Although the above description is for off-time control, program data for off-time control can be similarly set.

さらに、アドレス64HEXに対応する1ビットのデータ
を「0」、「1」にセットすると、それぞれ、オフクラ
ンプの有、無が設定される。アドレス74HEXに対応する
1ビットのデータを「0」、「1」にセットすると、そ
れぞれ、検出停止信号の有、無が設定される。また、ア
ドレスA2HEXに対応する10ビットのデータを所定の値に
セットすることによって、検出停止信号の時間幅を所望
の値に設定できる。
Further, when 1-bit data corresponding to the address 64 HEX is set to “0” and “1”, the presence / absence of off-clamp is set, respectively. When the 1-bit data corresponding to the address 74 HEX is set to “0” and “1”, the presence / absence of the detection stop signal is set, respectively. Further, by setting 10-bit data corresponding to the address A2 HEX to a predetermined value, the time width of the detection stop signal can be set to a desired value.

第4図(1)は、上記実施例における検出情報選択手
段21、閾値設定手段22の一例を示す回路図である。
FIG. 4A is a circuit diagram showing an example of the detection information selection means 21 and the threshold value setting means 22 in the above embodiment.

検出情報選択手段21は、セレクタ21aと21bとで構成さ
れている。セレクタ21aは、第3図(4)に示すプログ
ラムデータ中のアドレスBAHEXに対応するデータ(セレ
クト信号)に応じて、オン時間制御用として、ポートA
の検出情報またはポートBの検出情報を選択、出力する
ものである。ポートA、ポートBは、加工状態を示す検
出情報を出力する入力端子である。
The detection information selection means 21 is composed of selectors 21a and 21b. The selector 21a controls the port A for on-time control in accordance with data (select signal) corresponding to the address BA HEX in the program data shown in FIG.
And the detection information of port B are selected and output. Port A and port B are input terminals for outputting detection information indicating a processing state.

セレクタ21bは、第3図(4)に示すプログラムデー
タ中のアドレスBCHEXに対応するデータ(セレクト信
号)に応じて、オフ時間制御用として、ポートAの検出
情報またはポートBの検出情報を選択、出力するもので
ある。この場合、セレクト信号が「0」、「1」であれ
ば、それぞれ、ポートAの検出情報、ポートBの検出情
報をセレクタ21bが出力する。
The selector 21b selects the detection information of the port A or the detection information of the port B for off-time control in accordance with the data (select signal) corresponding to the address BC HEX in the program data shown in FIG. Output. In this case, if the select signals are “0” and “1”, the selector 21b outputs the detection information of the port A and the detection information of the port B, respectively.

上記実施例を放電加工機に使用した場合、たとえば、
ポートAの検出情報は電極とワークとで形成される極間
の電圧信号(極間電圧信号)であり、ポートBの検出情
報は極間電流信号である。ポートAの極間電圧信号は、
図示しないA/Dコンバータによってデジタル信号に変換
されたものであり、そのデジタル信号の最小単位がたと
えば1Vである信号である。なお、オン時間制御用として
極間電圧信号を選択し、オフ時間制御用としても極間電
圧信号を選択するようにしてもよい。
When the above embodiment is used in an electric discharge machine, for example,
The detection information of the port A is a voltage signal between the electrodes formed between the electrode and the work (a voltage signal between the electrodes), and the detection information of the port B is a current signal between the electrodes. The voltage signal between ports at port A is
The digital signal is converted into a digital signal by an A / D converter (not shown), and the minimum unit of the digital signal is, for example, 1V. Note that a voltage between contacts may be selected for controlling the on-time, and a voltage between contacts may be selected for controlling the off-time.

第1図、第4図(1)に示す検出情報選択手段21はポ
ートA、Bの2つの入力端子を有し、検出情報を入力す
るようにしているが、この他に、少なくとも1つの入力
端子を追加し、この追加された入力端子に、他の検出情
報を入力するようにしてもよい。この場合、上記他の検
出情報としては、電気加工における加工液の温度、電気
加工の加工周波数、放電加工の高周波成分、放電の輝
度、放電の色調、放電の音等に関する信号が考えられ
る。また、上記検出情報としては、電極とワークとで形
成される極間の電圧信号、極間を流れる電流信号、その
他の放電状態に応じた信号のうちの少なくとも2つであ
ればよい。さらに、2以上の検出情報を同時に取り込
み、2つ以上の評価信号を発生するように構成してもよ
く、この場合、閾値設定手段22とアドレスレジスタとを
必要個数用意すれば容易に実現できる。
The detection information selecting means 21 shown in FIG. 1 and FIG. 4 (1) has two input terminals of ports A and B to input the detection information. A terminal may be added, and other detection information may be input to the added input terminal. In this case, as the other detection information, signals relating to the temperature of the machining fluid in the electric machining, the machining frequency of the electric machining, the high-frequency component of the electric discharge machining, the brightness of the discharge, the color tone of the discharge, the sound of the discharge, and the like can be considered. Further, the detection information may be at least two of a voltage signal between the electrodes formed by the electrode and the work, a current signal flowing between the electrodes, and other signals according to the discharge state. Furthermore, two or more pieces of detection information may be taken in at the same time, and two or more evaluation signals may be generated. In this case, it is easy to realize by preparing the required number of threshold setting means 22 and address registers.

上記のようにすれば、1つのハードウェア(検出情報
選択手段21を含む1つの大規模集積回路から成るパルス
発生装置2)によって、複数の検出情報のうち所望の検
出信号を、オン時間制御用とオフ時間制御用とに独立し
て、任意に選択できる。
According to the above-described method, one piece of hardware (the pulse generator 2 composed of one large-scale integrated circuit including the detection information selection unit 21) converts a desired detection signal out of a plurality of pieces of detection information into an on-time control signal. And for off-time control can be selected arbitrarily.

第4図(1)において、閾値設定手段22は、比較器22
a、22cと、セレクタ22b、22dとを有する。
In FIG. 4A, the threshold value setting means 22 includes a comparator 22.
a, 22c and selectors 22b, 22d.

比較器22aは、検出情報選択手段21からの検出情報
(上記実施例の場合は、極間電圧)と、オン時間制御用
の閾値(アドレスAEHEXに対応するデータ)とを比較
し、その閾値よりも検出情報の値が大きいときに「1」
を出力するものであり、比較器22cは、検出情報(上記
実施例の場合は、極間電圧)と、オフ時間制御用閾値
(アドレスBOHEXに対応するデータ)とを比較し、その
閾値よりも検出情報が大きいときに「1」を出力するも
のである。
The comparator 22a compares the detection information (inter-electrode voltage in the above embodiment) from the detection information selecting means 21 with a threshold for on-time control (data corresponding to the address AE HEX ), and compares the threshold. "1" when the value of the detection information is greater than
The comparator 22c compares the detection information (inter-electrode voltage in the case of the above embodiment) with an off-time control threshold (data corresponding to the address BO HEX ). Outputs "1" when the detection information is large.

セレクタ22bは、アドレスC4HEXに対応するデータ(オ
ン用閾値以上の極間電圧についての評価を定めるデー
タ)に応じて、そのときの極間電圧がオン時間制御用の
閾値以上である場合に、良とみなす評価信号「1」、ま
たは不良とみなす評価信号「0」を出力するものであ
る。
The selector 22b responds to the data corresponding to the address C4 HEX (data that determines the evaluation of the inter-electrode voltage that is equal to or more than the on-threshold). It outputs an evaluation signal “1” regarded as good or an evaluation signal “0” regarded as defective.

セレクタ22dは、アドレスC6HEXに対応するデータ(オ
フ用閾値以上の検出情報についての評価を定めるデー
タ)に応じて、そのときの検出情報がオフ時間制御用の
閾値以上である場合に、良とみなす評価信号「1」、ま
たは不良とみなす評価信号「0」を出力するものであ
る。
The selector 22d, according to the data corresponding to the address C6 HEX (data defining the evaluation of the detection information equal to or greater than the OFF threshold), if the detection information at that time is equal to or greater than the OFF time control threshold, It outputs an evaluation signal “1” to be regarded or an evaluation signal “0” to be regarded as defective.

上記のようにすれば、1つのハードウェア(閾値設定
手段22を含む1つの大規模集積回路から成るパルス発生
装置2)によって、検出情報に関する閾値を任意に設定
でき、また、その閾値以上(または未満)の検出情報に
関する評価を任意に設定でき、さらにはそれをオン時間
制御、オフ時間制御毎に独立して設定できる。
According to the above, the threshold value for the detection information can be arbitrarily set by one piece of hardware (the pulse generation device 2 composed of one large-scale integrated circuit including the threshold value setting means 22), and the threshold value can be set to be equal to or larger than the threshold value (or ) Can be set arbitrarily for the detection information, and can be independently set for each of the on-time control and the off-time control.

第4図(2)は、上記実施例におけるパルス発生手段
23の一例を示す回路図である。
FIG. 4 (2) shows the pulse generating means in the above embodiment.
23 is a circuit diagram illustrating an example of a circuit 23. FIG.

チェックパルス発生手段23は、ゲート信号(パルス発
生手段40の出力パルス)と加工開始評価信号(閾値設定
手段22の出力パルス)とを入力し、オンクランプ指示デ
ータ(アドレス64HEXに対応するデータ)に応じて、ゲ
ート信号または加工開始評価信号を選択するものであ
る。この場合、オンクランプを行なうときには、オンク
ランプ指示データを「0」にセットし、セレクタ23aが
加工開始評価信号、すなわちオンクランプを行ったこと
による放電開始の立上りを検出し以後信号「1」を出力
し、オンクランプを行なわないときには、オンクランプ
指示データを「1」にセットし、セレクタ23aがゲート
信号の立上りを検出し以後信号「1」を出力する。カウ
ンタ23b、23dは、セレクタ23aからの信号が「1」にな
ったときから、クロックのカウントを開始するものであ
る。
The check pulse generating means 23 receives a gate signal (output pulse of the pulse generating means 40) and a processing start evaluation signal (output pulse of the threshold value setting means 22), and outputs on-clamp instruction data (data corresponding to the address 64 HEX ). The gate signal or the processing start evaluation signal is selected according to the following. In this case, when performing the on-clamp, the on-clamp instruction data is set to “0”, the selector 23a detects the machining start evaluation signal, that is, the rising of the discharge start caused by performing the on-clamp, and thereafter outputs the signal “1”. When on-clamp is not performed, the on-clamp instruction data is set to "1", and the selector 23a detects the rise of the gate signal and thereafter outputs the signal "1". The counters 23b and 23d start counting clocks when the signal from the selector 23a becomes "1".

比較器23cは、カウンタ23bのカウント値がオン時間制
御用チェックパルス位置データ(アドレス22HEXに対応
するデータ)と一致したときに、オン時間制御用チェッ
クパルスを出力するものである。比較器23eは、カウン
タ23dの値がオフ用チェックパルス位置データ(アドレ
ス3EHEXに対応するデータ)と一致したときにオフ用チ
ェックパルスを出力するものである。
The comparator 23c outputs an on-time control check pulse when the count value of the counter 23b matches the on-time control check pulse position data (data corresponding to the address 22HEX ). The comparator 23e outputs an off check pulse when the value of the counter 23d matches the off check pulse position data (data corresponding to the address 3E HEX ).

上記のようにすれば、1つのハードウェア(チェック
パルス発生手段23を含む1つの大規模集積回路から成る
パルス発生装置2)によって、チェックパルス位置まで
のタイミングを任意に設定でき、また、それをオン時間
制御、オフ時間制御毎に独立して設定でき、さらにオン
クランプの有無による制御の区別もできる。
According to the above, the timing up to the check pulse position can be arbitrarily set by one piece of hardware (the pulse generator 2 composed of one large-scale integrated circuit including the check pulse generating means 23). The on-time control and the off-time control can be set independently, and the control can be distinguished depending on the presence or absence of the on-clamp.

第4図(3)は、上記実施例における検出停止信号発
生手段24の一例を示す回路図である。
FIG. 4 (3) is a circuit diagram showing an example of the detection stop signal generating means 24 in the above embodiment.

この検出停止信号発生手段24は、カウンタ24a、比較
器24b、ワンショットマルチバイブレータを使用した微
分回路24c、RSフリップフロップ24d、セレクタ24eを有
する。
The detection stop signal generating means 24 has a counter 24a, a comparator 24b, a differentiating circuit 24c using a one-shot multivibrator, an RS flip-flop 24d, and a selector 24e.

カウンタ24aは、パルス発生手段40からのゲート信号
が「1」であるときにクロックをカウントし、ゲート信
号が「0」であるときに、リセットされるカウンタであ
り、比較器24bは、カウンタ24aのカウント値と検出停止
信号の幅(アドレスA2HEXに対応するデータ)とが一致
したときに「1」を出力するものである。なお、検定停
止信号は、検出情報に基づいて、加工状態を判断する動
作を、検出停止信号の幅だけ、禁止する信号である。こ
の検出停止信号によって、ゲート信号が立上ってから所
定レベルに到達するまでの間は、評価信号の検出を停止
する。この結果、加工状態を検出した検出情報の信頼性
が向上する。
The counter 24a is a counter that counts the clock when the gate signal from the pulse generation means 40 is "1" and is reset when the gate signal is "0". Is output when the count value and the width of the detection stop signal (data corresponding to the address A2 HEX ) match. The test stop signal is a signal for prohibiting the operation of determining the machining state based on the detection information by the width of the detection stop signal. The detection stop signal stops the detection of the evaluation signal from when the gate signal rises to when it reaches a predetermined level. As a result, the reliability of the detection information for detecting the processing state is improved.

微分回路24cは、ゲート信号が立ち上がったときに、
パルスを1つ出力する回路である。RSフリップフロップ
24dは、微分回路24cがパルスを出力したときにセットさ
れ、比較器24bが「1」を出力したときにリセットされ
る回路である。セレクタ24eは、検出停止指示信号(ア
ドレス74HEXに対応するデータ)が出力されたときに
(検出停止指示信号が「1」であるときに)のみ、検出
停止信号を判断手段25に出力するものである。
Differentiating circuit 24c, when the gate signal rises,
This is a circuit that outputs one pulse. RS flip-flop
24d is a circuit which is set when the differentiating circuit 24c outputs a pulse, and is reset when the comparator 24b outputs "1". The selector 24e outputs the detection stop signal to the determination means 25 only when the detection stop instruction signal (data corresponding to the address 74 HEX ) is output (when the detection stop instruction signal is "1"). It is.

上記のように、検出停止信号発生手段24においては、
第4図(3)の下に書いてあるように、ゲート信号が立
ち上がったときから検出停止信号が発生され、その検出
停止信号の幅を任意に設定することができる。
As described above, in the detection stop signal generating means 24,
As shown in the lower part of FIG. 4 (3), a detection stop signal is generated when the gate signal rises, and the width of the detection stop signal can be arbitrarily set.

第4図(4)は、判断手段25が、オン時間制御用判断
手段50とオフ時間制御用判断手段60とで構成されている
ことを示す図である。
FIG. 4 (4) is a diagram showing that the judging means 25 is composed of an on-time control judging means 50 and an off-time control judging means 60.

第4図(5)は、上記実施例におけるオン時間制御用
判断手段50の一例を示す回路図である。
FIG. 4 (5) is a circuit diagram showing an example of the on-time control determining means 50 in the above embodiment.

このオン時間制御用判断手段50は、F信号とB信号と
を発生するF/B信号発生回路51と、基準値F信号と基準
値B信号とを発生する基準値F/B信号発生回路52と、連
続数F信号と連続数B信号とを発生する連続数F/B信号
発生回路53と、選択回路54と、UP信号とDO信号とRE信号
とその内容とする診断信号を発生するUP/DO/RE信号発生
回路55とを有する。
The on-time control determining means 50 includes an F / B signal generation circuit 51 for generating an F signal and a B signal, and a reference value F / B signal generation circuit 52 for generating a reference value F signal and a reference value B signal. A continuous number F / B signal generating circuit 53 for generating a continuous number F signal and a continuous number B signal; a selection circuit 54; an UP signal for generating an UP signal, a DO signal, a RE signal, and a diagnostic signal having the content thereof. / DO / RE signal generation circuit 55.

「基準値F信号」は、F信号の発生回数が所定の基準
値に到達したときに出力される信号であり、「基準値B
信号」は、B信号の発生回数が所定の基準値に到達した
ときに出力される信号である。また、「連続数F信号」
は、F信号が所定の連続数だけ連続して発生したときに
出力される信号であり、「連続数B信号」は、B信号が
所定の連続数だけ連続して発生したときに出力される信
号である。
The “reference value F signal” is a signal that is output when the number of occurrences of the F signal reaches a predetermined reference value.
The "signal" is a signal output when the number of occurrences of the B signal reaches a predetermined reference value. Also, "Continuous number F signal"
Is a signal that is output when the F signal is continuously generated by a predetermined continuous number, and the “continuous number B signal” is output when the B signal is continuously generated by a predetermined continuous number. Signal.

さらに、「UP信号」は、オン時間またはオフ時間を増
加させる信号であり、「DO信号」は、オン時間またはオ
フ時間を減少させる信号であり、「RE信号」は、オン時
間またはオフ時間をその初期設定値に復帰させる信号で
ある。
Further, the “UP signal” is a signal that increases the on-time or the off-time, the “DO signal” is a signal that decreases the on-time or the off-time, and the “RE signal” is a signal that increases the on-time or the off-time. This is a signal for returning to the initial set value.

F/B信号発生回路51は、OR回路51aと、AND回路51b、51
cと、インバータ51d、51eとを有し、閾値設定手段22か
らの評価信号と、チェックパルス発生手段23からのチェ
ックパルスと、検出停止信号発生手段24からの検出停止
信号とに応じて、F信号、B信号を出力するものであ
る。
The F / B signal generation circuit 51 includes an OR circuit 51a, AND circuits 51b, 51
c, and inverters 51d and 51e. According to the evaluation signal from the threshold setting unit 22, the check pulse from the check pulse generation unit 23, and the detection stop signal from the detection stop signal generation unit 24, F And a B signal.

上記実施例において、F信号は、チェックパルスが入
力されたときに評価信号が「1」であれば「1」を出力
する信号であり、B信号は、チェックパルスが入力され
たときに評価信号が「0」であれば「1」を出力する信
号である。ただし、チェックパルスが入力されたときで
も、検出停止信号が「1」であれば、チェックパルスが
無効にされるので、評価信号に係らず、F信号もB信号
も「1」を出力しない。
In the above embodiment, the F signal is a signal that outputs “1” if the evaluation signal is “1” when the check pulse is input, and the B signal is the evaluation signal when the check pulse is input. Is a signal that outputs “1” if “0”. However, even when the check pulse is input, if the detection stop signal is “1”, the check pulse is invalidated, so that neither the F signal nor the B signal outputs “1” regardless of the evaluation signal.

基準値F/B信号発生回路52は、F信号の基準値(アド
レス18HEXに対応するデータ)と、サンプリング数(ア
ドレス16HEXに対応するデータ)と、B信号の基準値
(アドレス1AHEXに対応するデータ)と、F/B信号発生回
路51からのF信号、B信号とに基づいて、基準値F信号
を出力するものである。
The reference value F / B signal generation circuit 52 generates a reference value of the F signal (data corresponding to address 18 HEX ), a sampling number (data corresponding to address 16 HEX ), and a reference value of the B signal (address 1A HEX) . The reference value F signal is output based on the corresponding data) and the F signal and the B signal from the F / B signal generation circuit 51.

カウンタ52aは、F信号をカウントするものであり、
このカウント値がF信号の基準値と一致したときに比較
器52bが基準値F信号を出力する。つまり、基準値F信
号が「1」になる。また、F信号とB信号とをOR回路52
cを介してカウンタ52dがカウントし、そのカウント値が
サンプリング数と一致したときに、カウンタ52a、52d、
52gをリセットする信号を比較器52eが出力する。
The counter 52a counts the F signal,
When the count value matches the reference value of the F signal, the comparator 52b outputs the reference value F signal. That is, the reference value F signal becomes “1”. The F signal and the B signal are ORed by an OR circuit 52.
The counter 52d counts through c, and when the count value matches the sampling number, the counters 52a, 52d,
The comparator 52e outputs a signal for resetting 52g.

カウンタ52gは、B信号をカウントするものであり、
このカウント値がB信号の基準値と一致したときに比較
器52hが基準値B信号を出力する。すなわち、基準値B
信号が「1」になる。たとえば、アドレス16HEXに対応
するデータをセットすることによってサンプリング数を
10に設定し、アドレス18HEXに対応するデータをセット
することによってF信号の基準値を4に設定したとする
と、10回のサンプリング中に4回以上のF信号が含まれ
ていたときに、基準値F信号が「1」になる。
The counter 52g counts the B signal,
When the count value matches the reference value of the B signal, the comparator 52h outputs the reference value B signal. That is, the reference value B
The signal becomes "1". For example, by setting the data corresponding to address 16 HEX ,
Assuming that the reference value of the F signal is set to 4 by setting to 10 and setting the data corresponding to the address 18 HEX , when the F signal is included 4 times or more during 10 samplings, The reference value F signal becomes “1”.

連続数F/B信号発生回路53は、F信号の連続数の設定
値と、B信号の連続数の設定値と、F信号とB信号とに
基づいて、連続数F信号と連続数B信号とを出力する回
路である。F信号の連続数の設定値は、アドレス12HEX
に対応するデータによって設定され、B信号の連続数の
設定値は、アドレス14HEXに対応するデータによって設
定される。
The continuation number F / B signal generation circuit 53 performs the continuation number F signal and the continuation number B signal based on the set value of the continuation number of the F signal, the set value of the continuation number of the B signal, and the F signal and the B signal. And a circuit that outputs The number of consecutive set value of the F signal, the address 12 HEX
Is set by the data corresponding to the address 14 HEX .

また、カウンタ53aは、F信号をカウントするもので
あり、B信号を受取ったときにカウント値がリセットさ
れ、これによって、F信号の連続数をカウントするもの
である。このカウント値とF信号の連続数設定値が一致
したときに、比較器53bが連続数F信号を出力する。つ
まり、連続数F信号が「1」になる。カウンタ53cは、
B信号をカウントするものであり、F信号を受取ったと
きにカウント値がリセットされ、これによって、B信号
と連続数をカウントするものである。このカウント値と
B信号の連続数設定値とが一致したときに、比較器53d
が連続数B信号を出力する。つまり、連続数B信号が
「1」になる。
The counter 53a counts the F signal, and when the B signal is received, the count value is reset, thereby counting the number of continuous F signals. When the count value matches the continuous signal set value of the F signal, the comparator 53b outputs the continuous signal F signal. That is, the continuous number F signal becomes “1”. The counter 53c
The B signal is counted, and the count value is reset when the F signal is received, thereby counting the B signal and the number of continuations. When this count value matches the continuous signal set value of the B signal, the comparator 53d
Output a continuous number B signal. That is, the continuous number B signal becomes “1”.

選択手段54は、セレクタ54a、54b、54cを有し、各セ
レクタが、基準値F信号、基準値B信号、連続数F信
号、連続数B信号を選択出力するものである。セレクタ
54a、54b、54cは、それぞれオン時間増加制御における
判断モード、オン時間減少制御における判断モード、オ
ン時間リセット制御における判断モードに関するもので
ある。またセレクタ54aは、そのセレクト信号が「0
0」、「01」、「10」、「11」である場合に、それぞれ
連続数F信号の判断モード、基準値F信号の判断モー
ド、連続数B信号の判断モード、基準値B信号の判断モ
ードを設定するものである。また、セレクタ54b、54cも
セレクタ54aと同様である。
The selecting means 54 has selectors 54a, 54b, 54c, and each selector selectively outputs a reference value F signal, a reference value B signal, a continuous number F signal, and a continuous number B signal. selector
Reference numerals 54a, 54b, and 54c relate to a determination mode in the on-time increase control, a determination mode in the on-time reduction control, and a determination mode in the on-time reset control, respectively. In addition, the selector 54a outputs the select signal “0”.
If the values are "0", "01", "10", and "11", respectively, the determination mode of the continuous number F signal, the determination mode of the reference value F signal, the determination mode of the continuous number B signal, and the determination of the reference value B signal. Set the mode. The selectors 54b and 54c are the same as the selector 54a.

UP/DO/RE信号発生回路55は、セレクタ55a、OR回路55
b、55c、AND回路55e、55fを有し、増加制御、減少制
御、リセット制御の各制御におけるUP信号、DO信号、RE
信号を出力するものである。
The UP / DO / RE signal generation circuit 55 includes a selector 55a and an OR circuit 55.
b, 55c, AND circuits 55e and 55f, UP signal, DO signal, RE signal in each control of increase control, decrease control, reset control
It outputs a signal.

第4図(6)は、上記実施例におけるオフ時間制御用
判断手段の一例を示す図である。
FIG. 4 (6) is a diagram showing an example of the off-time control determining means in the above embodiment.

このオフ時間制御用判断手段60は、オン時間制御用判
断手段50とほぼ同様の構成を有し、その各要素における
符号を50番台から60番台に変更して示してある。
The off-time control determining means 60 has substantially the same configuration as the on-time control determining means 50, and the reference numerals of the respective elements are changed from the 50's to the 60's.

上記のようにすれば、1つのハードウェア(判断手段
25を含む1つの大規模集積回路から成るパルス発生装置
2)によって、オン時間、オフ時間毎に独立して、その
時間の増加、減少、初期値への復帰を行なわせる信号を
容易に発生させることができる。
According to the above, one hardware (judgment means
The pulse generator 2) comprising one large-scale integrated circuit including 25 easily generates a signal for increasing, decreasing, and returning to the initial value independently of the on-time and the off-time. be able to.

第4図(7)は、上記実施例におけるオン/オフ時間
演算回路30が、オン時間演算回路70とオフ時間演算回路
80とで構成されていることを示す図である。
FIG. 4 (7) shows that the ON / OFF time calculation circuit 30 in the above embodiment is different from the ON / OFF time calculation circuit 70 and the OFF time calculation circuit
And FIG.

第4図(8)は、上記実施例におけるオン時間演算回
路70の具体例を示す図である。
FIG. 4 (8) is a diagram showing a specific example of the on-time calculation circuit 70 in the above embodiment.

セレクタ71は、オン時間の増加幅と、オン時間の減少
幅とを、UP信号に基づいて選択するものである。つま
り、セレクタ71は、UP信号が「1」である場合に、オン
時間の増加幅のデータを出力し、UP信号が「0」である
場合に、オン時間の減少幅を出力するものである。ま
た、オン時間の増加幅は、アドレス08HEXに対応するデ
ータをセットすることによって設定し、オン時間の減少
幅は、アドレス0AHEXに対応するデータをセットするこ
とによって設定する。
The selector 71 selects an increase width of the on-time and a decrease width of the on-time based on the UP signal. That is, when the UP signal is “1”, the selector 71 outputs data of the increase width of the on-time, and when the UP signal is “0”, it outputs the decrease width of the on-time. . Further, the increase width of the ON time is set by setting data corresponding to the address 08 HEX, and the decrease width of the ON time is set by setting data corresponding to the address 0A HEX .

ALU72は、オン時間を増加させるUP信号が「1」であ
るときに、現在のオン時間の長さ情報と、既に設定され
ているオン時間の増加幅とを加算するものであり、一
方、オン時間を減少させるDO信号が「1」であるとき
に、現在のオン時間の長さ情報から、既に設定されてい
るオン時間の減少幅を減算する回路である。
When the UP signal for increasing the on-time is "1", the ALU 72 adds the current on-time length information and the already set increase amount of the on-time. When the DO signal for reducing the time is "1", the circuit subtracts the previously set decrease width of the ON time from the current ON time length information.

セレクタ73は、ALU72が出力したオン時間の長さ情報
と、オン時間下限値と、オン時間上限値とからその1つ
を選択、出力するものである。また、オン時間下限値
は、アドレス0EHEXに対応するデータをセットすること
によって設定され、オン時間上限値は、アドレス0CHEX
に対応するデータをセットすることによって設定され
る。
The selector 73 selects and outputs one of the ON time length information output from the ALU 72, the ON time lower limit value, and the ON time upper limit value. The ON time lower limit is set by setting data corresponding to the address 0E HEX , and the ON time upper limit is set at the address 0C HEX.
Is set by setting data corresponding to.

減算器74aは、現在のオン時間の長さ情報からオン時
間の減少幅を減算するものであり、減算されたデータを
比較器74に出力するものである。加算器75aは、現在の
オン時間の長さ情報にオン時間の増加幅を加算するもの
であり、加算されたデータを比較器75に出力するもので
ある。
The subtractor 74a subtracts the on-time decrease width from the current on-time length information, and outputs the subtracted data to the comparator 74. The adder 75a adds the increase amount of the on-time to the current on-time length information, and outputs the added data to the comparator 75.

比較器74は、減算器74aからのデータとオン時間下限
値とを比較し、減算されたデータがオン時間下限値より
も短いときに「1」を出力するものである。したがっ
て、オン時間の上限値よりも長い長さ情報、オン時間の
下限値よりも短い長さ情報がパルス発生手段40に送られ
ることはない。
The comparator 74 compares the data from the subtractor 74a with the on-time lower limit, and outputs “1” when the subtracted data is shorter than the on-time lower limit. Therefore, the length information longer than the upper limit value of the on-time and the length information shorter than the lower limit value of the on-time are not sent to the pulse generator 40.

OR回路77aは、オン時間を制御することを指示するオ
ン時間制御指示信号(アドレス5EHEXに対応するデー
タ)をインバータ77bで反転した信号とRE信号とを通過
させる回路である。
The OR circuit 77a is a circuit that passes a signal obtained by inverting an on-time control instruction signal (data corresponding to the address 5E HEX ) instructing to control the on-time by the inverter 77b and the RE signal.

セレクタ78は、RE信号が出力した場合またはオン時間
制御をしない場合に、オン時間の所期設定値のデータ
(アドレス00HEXに対応するデータ)を出力し、それ以
外のときにはセレクタ73が出力したデータをオン時間の
長さ情報として出力するものである。
When the RE signal is output or when the on-time control is not performed, the selector 78 outputs the data of the desired set value of the on-time (data corresponding to the address 00 HEX ). In other cases, the selector 73 outputs the data. The data is output as on-time length information.

AND回路77cは、DO信号と比較器74からの出力データと
のANDをとる回路であり、オン時間の長さがその下限値
よりも短くなることを防止するためのものである。AND
回路77dは、UP信号と比較器75とのANDをとる回路であ
り、オン時間の長さがその上限値を越えることを防止す
るために、オン時間の長さ情報を上限値に固定する信号
をセレクタ73に送る回路である。
The AND circuit 77c is a circuit that performs an AND operation between the DO signal and the output data from the comparator 74, and is for preventing the length of the ON time from becoming shorter than its lower limit. AND
The circuit 77d is a circuit that performs an AND operation between the UP signal and the comparator 75. In order to prevent the ON time length from exceeding the upper limit value, a signal for fixing the ON time length information to the upper limit value is used. To the selector 73.

第4図(9)は、上記実施例におけるオフ時間演算回
路80の一例を示す回路図である。
FIG. 4 (9) is a circuit diagram showing an example of the off time calculation circuit 80 in the above embodiment.

このオフ時間演算回路80は、オン時間演算回路70と基
本的には同じ回路構成であり、その符号を70番台から80
番台に変更して示してある。
The off-time calculation circuit 80 has basically the same circuit configuration as the on-time calculation circuit 70, and its code is
It has been changed to a series.

上記のようにすれば、1つのハードウェア(オン/オ
フ時間演算回路30を含む1つの大規模集積回路から成る
パルス発生装置2)によって、オン時間、オフ時間毎に
独立して、その時間の増加制御、減少制御、初期値への
復帰制御、オン/オフ時間の上下限制御を容易に行なう
ことができる。
According to the above, one hardware (the pulse generator 2 composed of one large-scale integrated circuit including the ON / OFF time calculation circuit 30) independently performs the ON time and the OFF time for that time. Increase control, decrease control, return control to the initial value, and upper / lower limit control of the on / off time can be easily performed.

第4図(10)は、上記実施例におけるパルス発生手段
40の一例を示す回路図である。
FIG. 4 (10) shows the pulse generating means in the above embodiment.
FIG. 40 is a circuit diagram illustrating an example of a forty.

このパルス発生回路40は、カウンタ41、43と、比較器
42、44と、RSフリップフロップ45と、インバータ43aと
を有する。
This pulse generation circuit 40 includes counters 41 and 43 and a comparator
42, 44, an RS flip-flop 45, and an inverter 43a.

カウンタ41は、10MHzのクロック信号をカウントし、R
Sフリップフロップ45の出力信号であるパルス波形の立
上りでカウントを開始し、その立下りでカウント値が0
にリセットされるものである。比較器42は、オン/オフ
時間演算手段30からのオン時間の長さ情報(2値信号)
とカウンタ41のカウント値とを比較し、一致したときに
RSフリップフロップ45にリセット信号を送るものであ
る。
The counter 41 counts the clock signal of 10 MHz, and
The counting starts at the rising edge of the pulse waveform that is the output signal of the S flip-flop 45, and the count value becomes 0 at the falling edge.
Is reset to The comparator 42 outputs the on-time length information (binary signal) from the on / off-time calculating means 30
And the count value of the counter 41, and when they match,
A reset signal is sent to the RS flip-flop 45.

また、カウンタ43は、10MHzのクロック信号をカウン
トし、RSフリップフロップ45の出力信号であるパルス波
形の立下りでカウントを開始し、その立上りでカウント
値が0にリセットされるものである。比較器44は、オン
/オフ時間演算手段30からのオフ時間の長さ情報(2値
信号)とカウンタ43のカウント値とを比較し、一致した
ときにRSフリップフロップ45にセット信号を送るもので
ある。RSフリップフロップ45は、セット状態でその出力
が「1」になり(オン時間が開始し)、リセット状態で
その出力が「0」になる(オフ時間が開始する)。
The counter 43 counts a clock signal of 10 MHz, starts counting at the falling edge of the pulse waveform that is the output signal of the RS flip-flop 45, and resets the count value to 0 at the rising edge. The comparator 44 compares the OFF time length information (binary signal) from the ON / OFF time calculation means 30 with the count value of the counter 43, and sends a set signal to the RS flip-flop 45 when they match. It is. The output of the RS flip-flop 45 becomes “1” in a set state (on time starts), and its output becomes “0” in a reset state (off time starts).

これによって、パルス発生手段40は、オン/オフ時間
演算手段30からのオン時間の長さ情報に応じたオン時間
を有し、オフ時間の長さ情報に応じたオフ時間を有する
パルス波形を出力する。
Thereby, the pulse generation means 40 has an ON time corresponding to the ON time length information from the ON / OFF time calculation means 30, and outputs a pulse waveform having an OFF time corresponding to the OFF time length information. I do.

次に、上記実施例の動作について説明する。 Next, the operation of the above embodiment will be described.

第5図は、上記実施例の動作を示すフローチャートで
ある。
FIG. 5 is a flowchart showing the operation of the above embodiment.

第5図において、まず、オン時間初期値データ、オフ
時間初期値データ、加工要求(加工情報の入力設定)に
応じたプログラムデータを記憶手段10の各レジスタに書
込み(S10)、上記初期値データをオン/オフ時間演算
手段30へ転送し(S20)、上記プログラムデータを診断
装置20へ転送する(S30)。そして、診断装置20におい
て検出情報(加工状態の信号)を入力し、パルスを発生
させて電気加工を開始させ、プログラムデータに基づい
て加工状態を診断し、この結果である診断信号をオン/
オフ時間演算手段30に送り(S40)、診断信号とプログ
ラムデータとに基づいて、オン/オフ時間演算手段30が
演算し、オン時間の長さ情報またはオフ時間の長さ情報
を上記各初期値から検出加工状態に適合したオン、オフ
各長さ情報に変更制御し、その新しいオン時間の長さ情
報またはオフ時間の長さ情報をパルス発生手段40に送る
(S50)。パルス発生手段40は、オン時間の長さ情報、
オフ時間の長さ情報に基づいてパルスを出力する(S6
0)。
In FIG. 5, first, on-time initial value data, off-time initial value data, and program data corresponding to a processing request (input setting of processing information) are written into each register of the storage means 10 (S10). Is transferred to the on / off time calculation means 30 (S20), and the program data is transferred to the diagnostic device 20 (S30). Then, detection information (a signal of a machining state) is input to the diagnostic device 20, a pulse is generated to start electric machining, the machining state is diagnosed based on the program data, and a diagnostic signal as a result is turned on / off.
It is sent to the off-time calculating means 30 (S40), and the on / off-time calculating means 30 calculates based on the diagnostic signal and the program data, and outputs the on-time length information or the off-time length information to each of the above initial values. , Control is performed to change to ON / OFF length information suitable for the detected machining state, and the new ON time length information or OFF time length information is sent to the pulse generation means 40 (S50). The pulse generation means 40 includes information on the length of on time,
Outputs a pulse based on the off-time length information (S6
0).

上記実施例の動作の中で、第10図(2)、(3)に示
す従来例と異なる点は、 第1に、加工要求に応じたプログラムデータを使用す
る点であり、 第2に、プログラムデータに基づいて加工状態を診断
する点であり、 第3に、その診断結果である診断信号とプログラムデ
ータとに基づいて、オン時間の長さ情報またはオフ時間
の長さ情報を制御する点であり、 第4に、プログラムデータを必要に応じて変えること
ができる点である。
Among the operations of the above embodiment, the point different from the conventional example shown in FIGS. 10 (2) and (3) is that firstly, program data according to a machining request is used. Third, the on-time length information or off-time length information is controlled based on the diagnostic signal and the program data, which are the diagnostic results. Fourth, the program data can be changed as needed.

これらの点が本発明の特徴点でもある。 These points are also features of the present invention.

第6図は、上記実施例において、放電加工を例にとっ
て、チェックパルスの発生、検出停止信号の発生、判断
手段25内部でF信号とB信号とが発生する過程を示すタ
イムチャートである。
FIG. 6 is a time chart showing a process of generating a check pulse, generating a detection stop signal, and generating an F signal and a B signal inside the judging means 25 in the above embodiment, taking electric discharge machining as an example.

なお、このタイムチャートにおいては、アドレスBA
HEX、BCHEX、AEHEX、BOHEXに対応するデータをセットす
ることによって、オン時間制御用、オフ時間制御用の検
出情報として、ポートAからの極間電圧信号がともに選
択されており、オン時間制御用、オフ時間制御用の閾値
がそれぞれ、25V、19Vに設定されている。アドレスC4
HEX、C6HEXに対応するデータをともに「0」にセットす
ることによって、閾値以上のレベルを良とみなす評価が
採用されている。さらに、アドレス64HEXに対応するデ
ータを「1」にセットすることによってオンクランプを
行ない、アドレス22HEX、3EHEXに対応するデータを所定
の値にセットすることによって、加工開始評価信号から
CTon時間、CToff時間後にチェックパルス位置が設定さ
れている。また、アドレス74HEX、A2HEXに対応するデー
タを所定の値にセットすることによって、図示した幅だ
け検出停止信号を出力するように設定されている。
In this time chart, the address BA
HEX, BC HEX, AE HEX, by setting the data corresponding to the BO HEX, control on time, as the detection information for control off-time, machining gap voltage signal from the port A are both selected, on Thresholds for time control and off-time control are set to 25V and 19V, respectively. Address C4
By setting both the data corresponding to HEX and C6 HEX to “0”, an evaluation that considers a level higher than the threshold to be good is adopted. Further, the on-clamp is performed by setting the data corresponding to the address 64 HEX to “1”, and the data corresponding to the addresses 22 HEX and 3E HEX is set to a predetermined value.
The check pulse position is set after the CT on time and the CT off time. Further, by setting the data corresponding to the addresses 74 HEX and A2 HEX to predetermined values, the detection stop signal is set to be output for the width shown in the figure.

以上のプログラムデータ設定を前提に、各信号の発生
の過程を説明する。
The generation process of each signal will be described on the premise of the above program data setting.

まず、パルス発生手段40から出力されたゲート信号が
立上ると、極間電圧波形も立ち上がる。このときに、極
間電圧波形は、回路上の遅れのために無負荷電圧レベル
に至るまでには所定時間を要する。すなわち、ゲート信
号が立上がってからあるレベルに達するまでの状態で
は、評価信号を判断の対象とすることが望ましくないの
で、検出停止信号発生手段24が検出停止信号を出力す
る。この検出停止信号が発生している間は、チェックパ
ルスが入力されても、F信号、B信号ともに出力しな
い。すなわち、検出停止信号が出力されている間は、評
価信号を判断の対象としない。これによって、放電加工
状態の診断動作の信頼性が高まる。
First, when the gate signal output from the pulse generator 40 rises, the voltage waveform between the electrodes also rises. At this time, the inter-electrode voltage waveform requires a predetermined time to reach the no-load voltage level due to a delay on the circuit. That is, in the state from the rise of the gate signal to the reaching of a certain level, it is not desirable to make the evaluation signal a target of the judgment, so that the detection stop signal generating means 24 outputs the detection stop signal. While the detection stop signal is being generated, neither the F signal nor the B signal is output even if a check pulse is input. That is, while the detection stop signal is being output, the evaluation signal is not used as a determination target. Thereby, the reliability of the diagnosis operation of the electric discharge machining state is improved.

放電開始から設定時間(CTon時間)経過後、チェック
パルス発生手段23は、オン用チェックパルスを出力す
る。このオン用チェックパルスが発生しているときに、
閾値設定手段22で設定された閾値と極間電圧とが比較さ
れ、そのときの極間電圧の状態が診断される。第6図に
示すタイムチャートにおいては、検出停止信号の終了に
より「1」に立ち上った加工開始評価信号が、ギャップ
での放電開始を検出して立ち下り、オン用チェックパル
スの設定時間CTonのカウントが開始され、所定カウント
値に達するとオン用チェックパルスが出力されるが、こ
のとき極間電圧はオン用閾値以上で、オン制御用評価信
号がFINE「1」であるのでF信号が出力される。同様に
して、放電開始から設定時間(CToff時間)経過後、オ
フ用チェックパルスが出力される。このオフ用チェック
パルスが出力されているときの極間電圧と、オフ時間制
御用閾値とが比較され、そのときの放電加工状態が診断
される。第6図に示すタイムチャートにおいては、オフ
用チェックパルスが出力されたときに、オフ制御用評価
信号がBAD「0」であるのでB信号が出力される。
After a lapse of a set time (CT on time) from the start of discharge, the check pulse generating means 23 outputs an ON check pulse. When this ON check pulse is generated,
The threshold value set by the threshold value setting means 22 is compared with the gap voltage, and the state of the gap voltage at that time is diagnosed. In the time chart shown in FIG. 6, the machining start evaluation signal which rises to “1” due to the end of the detection stop signal falls when the discharge start in the gap is detected and falls, and the set time CT on of the ON check pulse is reduced. Counting is started, and when a predetermined count value is reached, an ON check pulse is output. At this time, the F signal is output because the voltage between contacts is greater than the ON threshold and the ON control evaluation signal is FINE [1]. Is done. Similarly, after a lapse of a set time (CT off time) from the start of discharge, an off check pulse is output. The inter-electrode voltage when the OFF check pulse is output is compared with the OFF time control threshold value, and the state of the electric discharge machining at that time is diagnosed. In the time chart shown in FIG. 6, when the OFF check pulse is output, the B signal is output because the OFF control evaluation signal is BAD “0”.

このように、極間電圧を検出するときに、オン用チェ
ックパルスと、オフ用チェックパルスとを異ならせるこ
とによって、放電加工状態の診断をより適切に行なうこ
とができる。
In this way, when the voltage between contacts is detected, the check pulse for ON and the check pulse for OFF are made different from each other, so that the diagnosis of the electric discharge machining state can be performed more appropriately.

第7図は、上記実施例において、放電加工を例にとっ
て、オン時間制御用判断手段50の動作を示すタイムチャ
ートである。
FIG. 7 is a time chart showing the operation of the on-time control determining means 50 in the above embodiment, taking electric discharge machining as an example.

ここで、オン時間の初期値として30usが設定され、そ
の増加幅、減少幅はそれぞれ5us、20usに設定され、検
出停止信号の幅が3usに設定され、オン時間の上限値、
下限値はそれぞれ100us、50usに設定されている。
Here, 30 μs is set as the initial value of the ON time, the increase width and the decrease width are set to 5 μs and 20 μs, respectively, the width of the detection stop signal is set to 3 μs, the upper limit value of the ON time,
The lower limit is set to 100us and 50us, respectively.

なお、このタイムチャートにおいては、第6図と同様
に、検出情報として極間電圧信号が選択され、アドレス
AEHEに対応するデータを所定の値にセットすることによ
って、図示されているようなオン用評価信号が出力され
る。さらに、アドレス10HEX、1CHEX、1EHEX,20HEXに対
応するデータをそれぞれ、「10」、「00」、「10」、
「11」にセットすることによって、オン時間制御のモー
ドとしてオン時間増加・減少・リセットモードを、オン
時間増加制御における判断モードとして連続F信号の判
断モードを、オン時間減少制御における判断モードとし
て連続B信号の判断モードを、オン時間リセット制御に
おける判断モードとして基準値B信号の判断モードを設
定してある。
In this time chart, the gap voltage signal is selected as the detection information and the address
By setting the data corresponding to AE HE to a predetermined value, an ON evaluation signal as shown is output. Further, data corresponding to addresses 10 HEX , 1C HEX , 1E HEX , and 20 HEX are respectively set to “10”, “00”, “10”,
By setting to “11”, the on-time increase / decrease / reset mode is set as the on-time control mode, the continuous F signal judgment mode is set as the judgment mode in the on-time increase control, and the continuous F signal judgment mode is set as the judgment mode in the on-time decrease control. The determination mode of the reference value B signal is set as the determination mode of the B signal as the determination mode in the on-time reset control.

また、アドレス12HEX、14HEX、16HEX、1AHEXに対応す
るデータを所定の値にセットすることによって、F信号
の連続数の設定値を1に、B信号の連続数の設定値も1
に、サンプリング数は10に、B信号の基準値は3に設定
してある。また、本タイムチャートにおいては、アドレ
スC4HEXに対応するデータとして「0」をセットし、閾
値以上のレベルを良とみなすように設定されている。
By setting the data corresponding to the addresses 12 HEX , 14 HEX , 16 HEX , and 1A HEX to predetermined values, the set value of the number of continuous F signals is set to 1 and the set value of the number of continuous B signals is also set to 1.
The sampling number is set to 10, and the reference value of the B signal is set to 3. Further, in this time chart, "0" is set as data corresponding to the address C4 HEX , and a level higher than the threshold is regarded as good.

したがって、チェックパルスが発生した時に極間電圧
信号が閾値よりも高ければ、F信号が発生し、そのF信
号が1回発生する度に、UP信号が発生し、極間電圧信号
が閾値よりも低ければ、B信号が発生し、そのB信号が
連続して2回発生する度に、DO信号が発生する。そし
て、10回のサンプリング中、3回B信号が発生したとき
にRE信号が発生するようになっている。
Therefore, if the gap voltage signal is higher than the threshold when the check pulse is generated, an F signal is generated, and each time the F signal is generated once, an UP signal is generated and the gap voltage signal is higher than the threshold. If it is low, a B signal is generated, and a DO signal is generated each time the B signal is generated twice consecutively. The RE signal is generated when the B signal is generated three times during the ten samplings.

以上は、オン時間の制御例を示したものであるが、上
記と同様に、オフ時間についても説明することができ
る。
The above is an example of controlling the ON time, but the OFF time can also be described in the same manner as described above.

第8図は、上記実施例において、オン/オフ時間演算
手段30におけるオン時間の制御例を示すタイムチャート
である。
FIG. 8 is a time chart showing an example of controlling the ON time in the ON / OFF time calculating means 30 in the above embodiment.

この場合、アドレス08HEX、0AHEX、0CHEX、0EHEXに対
応するデータを所定の値にセットすることによって、オ
ン時間の増加幅を10usに、オン時間の減少幅を7usに、
上限値を55usに、下限値を5usにそれぞれ設定してあ
る。
In this case, by setting the data corresponding to the addresses 08 HEX , 0A HEX , 0C HEX , and 0E HEX to predetermined values, the on-time increase width is set to 10 us, and the on-time decrease width is set to 7 us.
The upper limit is set to 55us and the lower limit is set to 5us.

したがって、UP信号が発生すると、現在のオン時間の
長さ情報に増加幅10usを加算してオン時間を演算し、DO
信号が発生すると、現在のオン時間の長さ情報に減少幅
7usを減算してオン時間を演算する。また、RE信号が発
生すると、現在のオン時間の長さ情報とは無関係にオン
時間を初期値に戻す。さらに、現在のオン時間の長さ情
報から減少幅を減算したときに、その減算された値が下
限値よりも小さくなる場合に、オン時間を下限値に設定
する例を示してある。
Therefore, when the UP signal is generated, the on-time is calculated by adding the increment of 10 us to the current on-time length information, and the DO time is calculated.
When a signal occurs, the current ON time length information is reduced by
Calculate the ON time by subtracting 7 us. When the RE signal is generated, the on-time is returned to the initial value irrespective of the current on-time length information. Further, an example is shown in which, when the decrease width is subtracted from the current on-time length information and the subtracted value is smaller than the lower limit, the on-time is set to the lower limit.

以上は、オン時間の制御例を示したものであるが、上
記と同様に、オフ時間についても説明することができ
る。
The above is an example of controlling the ON time, but the OFF time can also be described in the same manner as described above.

第9図は、第2図に示したパルス幅制御論理回路のう
ち、2つを実現する設定値の例を示す図表である。
FIG. 9 is a chart showing an example of set values for realizing two of the pulse width control logic circuits shown in FIG.

同図(1)は、論理回路[1](銅−鉄加工用の論理
回路)を実現するために必要な各プログラムデータの設
定例を示し、同図(2)は、論理回路[2](銅−チタ
ン加工用の論理回路)を実現するために必要な各プログ
ラムデータの設定例を示してある。
FIG. 1A shows a setting example of each program data necessary to realize a logic circuit [1] (logic circuit for copper-iron processing), and FIG. 2B shows a logic circuit [2]. A setting example of each program data required to realize (logic circuit for copper-titanium processing) is shown.

第9図において、「アドレス」は、各プログラムデー
タに対応するアドレスであり、16進数(HEX)で示して
あり、「設定値」は、そのアドレスに対応するデータの
内容であり、10進数で示してあり、時間については1デ
ータが100nsに相当し、回数については1データが1回
であり、設定閾値については1データが1Vに相当する。
また、ポートAからは検出情報として極間電圧信号が入
力されている。
In FIG. 9, "address" is an address corresponding to each program data and is shown in hexadecimal ( HEX ), and "set value" is the content of the data corresponding to the address and is a decimal number. As shown, one data corresponds to 100 ns for time, one data corresponds to one time for the number of times, and one data corresponds to 1 V for the set threshold value.
Further, a gap voltage signal is input from port A as detection information.

第9図(1)に示す銅−鉄加工用の論理回路は、たと
えばオン時間の初期値(アドレス00HEX)は7μsであ
り、オフ時間の初期値(アドレス02HEX)は7μsであ
り、オン時間制御の有無(アドレス5EHEX)、オフ時間
制御の有無(アドレス60HEX)に関してはともに「有」
が指定され、オン時間の増加幅(アドレス08HEX)、減
少幅(アドレス0AHEX)に関してはそれぞれ、2μs、
5μsが指定され、……というようにそれぞれ設定され
ている。第9図(2)に示す銅−チタン加工用の論理回
路も上記と同様に、設定されている。
In the logic circuit for copper-iron processing shown in FIG. 9 (1), for example, the initial value of the ON time (address 00 HEX ) is 7 μs, the initial value of the OFF time (address 02 HEX ) is 7 μs, "Yes" for time control (address 5E HEX ) and off-time control (address 60 HEX )
Is specified, and the increase width (address 08 HEX ) and decrease width (address 0A HEX ) of the ON time are 2 μs,
5 μs is specified, and is set as... The logic circuit for copper-titanium processing shown in FIG. 9 (2) is set similarly to the above.

また、具体的な設定値を示してはいないが、銅タング
ステン−鉄加工用の論理回路等、他の論理回路を実現す
るために必要なプログラムデータの設定も同様に行なう
ことができる。
Although specific setting values are not shown, setting of program data necessary for realizing other logic circuits such as a logic circuit for copper tungsten-iron processing can be similarly performed.

なお、第9図(1)、(2)には、2つの論理回路
[1]、[2]を実現するために必要な各プログラムデ
ータの設定例を示してあるのであって、1つのパルス発
生装置2に複数の論理回路が組込まれているのではな
い。つまり、1つのパルス発生装置2には1つのハード
ウェアのみが組込まれ、プログラムデータのセット次第
で、同じパルス発生装置2が(1つのハードウェアであ
りながら)あるときには論理回路[1]と同様に機能
し、別のときには論理回路[2]と同様に機能し、さら
に別のときには他の論理回路と同様に機能する。もちろ
ん、プログラムデータのセットを同じ値に維持すれば、
同じ論理回路と同様な機能を常に発揮する。
FIGS. 9 (1) and 9 (2) show setting examples of each program data necessary to realize the two logic circuits [1] and [2]. The generator 2 does not include a plurality of logic circuits. In other words, only one piece of hardware is incorporated in one pulse generator 2, and depending on the set of program data, when the same pulse generator 2 exists (although it is one piece of hardware), the same as the logic circuit [1] In other cases, it functions in the same manner as the logic circuit [2], and in other cases, it functions in the same manner as the other logic circuits. Of course, if you keep the same set of program data,
It always performs the same function as the same logic circuit.

また、図表から容易に理解できるように、プログラム
データを追加することにより、パルス制御のパラメータ
(加工要求)を多数、多様に追加できる。したがって、
上記実施例は、1つのハードウェアでありながら、無数
の論理回路を有すると同じ効果を奏する。
In addition, as can be easily understood from the chart, by adding the program data, it is possible to add many and various parameters (processing requirements) of the pulse control. Therefore,
The above embodiment has the same effect as having one hardware but having an infinite number of logic circuits.

したがって、上記実施例は、電気加工法の種類が相違
しても、パルス制御に関する制御論理回路(LSI)の外
部のハードウェアを1つ設けるだけでよく、ハードウェ
アの構成が異なる多数の回路を用意する必要がない。ま
た、加工に使用する電極の材料、ワークの材質、または
液処理の状態等に応じた最適なパルス制御を行なうこと
ができるので、加工速度を高めることができる。
Therefore, in the above embodiment, even if the type of the electric machining method is different, only one piece of hardware external to the control logic circuit (LSI) related to the pulse control is required, and a large number of circuits having different hardware configurations are provided. No need to prepare. Further, since the optimum pulse control can be performed according to the material of the electrode used for processing, the material of the work, the state of the liquid processing, and the like, the processing speed can be increased.

ところで、従来装置においては、加工の状態が悪い場
合、オン時間の長さを初期値に固定し、次第にオフ時間
を伸ばし、その上限値に達したときに、初めてオン時間
を減少させるようにしている。つまり、従来装置におい
ては、加工の状態が悪い場合、オフ時間だけを伸ばし、
その上限値に達したときに、オン時間だけを縮めるよう
に制御している。これに対して、第9図に示す実施例に
おいては、オン時間とオフ時間を独立に制御しているの
で、オン時間をオフ時間とを交互にあるいは同時に制御
することができ、より適切なパルスを制御を行うことが
できる。
By the way, in the conventional apparatus, when the processing state is poor, the length of the on-time is fixed to the initial value, the off-time is gradually increased, and when the upper limit is reached, the on-time is reduced for the first time. I have. In other words, in the conventional device, when the processing state is poor, only the off time is extended,
When the upper limit is reached, only the on-time is controlled to be shortened. On the other hand, in the embodiment shown in FIG. 9, since the on-time and the off-time are controlled independently, the on-time and the off-time can be controlled alternately or simultaneously. Can be controlled.

また、記憶手段10は、上記のプログラムデータの他
に、加工中における加工要求の変更に応じて変更される
プログラムデータを記憶するものであってもよい。たと
えば、加工プログラムの所定ブロックが終了したときに
加工要求が変更されるようにNCプログラムを作成すれ
ば、上記所定ブロックが終了したときに、変更された加
工要求に対応する新たなプログラムデータが記憶手段10
に記憶される。また、加工の進行に伴なって、NCが加工
深さ、液処理状態等を検出し、その検出結果に基づいて
加工要求を適切に変更し、この変更された加工要求に対
応する新たなプログラムデータが記憶手段10に記憶され
る。または、加工中に、作業者自身が加工要求を変更す
る場合には、その変更された加工要求に対応する新たな
プログラムデータが記憶手段10に記憶される。さらに
は、オン時間を延々と長くする必要があるという診断結
果が出る等の場合には、実際の加工要求と診断結果とが
一致せず、このときには、その診断結果をCPU1にフィー
ドバックし、プログラムデータを変更する。このときに
も、その変更された加工要求に対応する新たなプログラ
ムデータが記憶手段10に記憶される。この場合、通常の
フィードバック制御でもよく、ファジー制御を応用して
もよい。
The storage means 10 may store, in addition to the above-described program data, program data that is changed in accordance with a change in a machining request during machining. For example, if an NC program is created so that a machining request is changed when a predetermined block of the machining program ends, new program data corresponding to the changed machining request is stored when the predetermined block ends. Means 10
Is stored. In addition, as the machining progresses, the NC detects the machining depth, liquid processing state, etc., changes the machining request appropriately based on the detection results, and creates a new program corresponding to the changed machining request. The data is stored in the storage means 10. Alternatively, when the operator changes the processing request during the processing, new program data corresponding to the changed processing request is stored in the storage unit 10. Further, in the case where a diagnosis result indicating that the on-time needs to be lengthened forever or the like is obtained, the actual machining request does not match the diagnosis result.In this case, the diagnosis result is fed back to the CPU 1 and the program Change data. Also at this time, new program data corresponding to the changed machining request is stored in the storage means 10. In this case, normal feedback control or fuzzy control may be applied.

上記実施例は、電気加工についてのものであるが、レ
ーザ加工、モータ制御等、電気加工以外に使用されるパ
ルスを発生する装置に適用することができる。
Although the above embodiment is directed to electric machining, it can be applied to a device that generates pulses used for purposes other than electric machining, such as laser machining and motor control.

次に、電流波高値Ipを制御しながら放電加工する場合
の実施例について説明する。
Next, an embodiment in which electric discharge machining is performed while controlling the current peak value Ip will be described.

第11図は、第1図に示す実施例に、電流波高値Ipをも
制御することができる機能を付加した実施例を示すブロ
ック図である。
FIG. 11 is a block diagram showing an embodiment in which a function capable of controlling the current peak value Ip is added to the embodiment shown in FIG.

なお、第11図以下において、符号の末尾に付いている
「i」は、電流波高値Ipを制御する機能をも有すること
を意味し、オン時間とオフ時間とを制御する点に関して
は、「i」が付いている符号を有する部材と、その符号
から「i」を制御した符号を有する部材とは同じであ
る。
In addition, in FIG. 11 and subsequent figures, the suffix “i” at the end of the code means that it also has a function of controlling the current peak value Ip, and in terms of controlling the ON time and the OFF time, The member having the reference number with “i” is the same as the member having the reference number with “i” controlled from the reference number.

パルス発生装置2iは、基本的にはパルス発生装置2と
同じであるが、電流波高値Ipをも制御することができる
機能が付加されている。記憶手段10は電流波高値Ipの初
期値をも出力し、診断装置20iは、Ip用の診断信号をも
出力する。演算手段30iは、診断の結果に基づいて、パ
ルス幅を変更制御するとともにパルスの電流波高値Ipを
変更制御するパルス制御論理回路を有する。電気加工用
パルスを連続的に発生するパルス発生手段40は第1図に
示すものと同じである。
The pulse generator 2i is basically the same as the pulse generator 2, except that a function capable of controlling the current peak value Ip is added. The storage means 10 also outputs the initial value of the current peak value Ip, and the diagnostic device 20i also outputs a diagnostic signal for Ip. The calculating means 30i has a pulse control logic circuit that controls the change of the pulse width and the current peak value Ip of the pulse based on the result of the diagnosis. The pulse generating means 40 for continuously generating pulses for electric machining is the same as that shown in FIG.

パルス発生装置2iは,CPU1と同様のCPU1iからアドレス
とデータとライトイネーブルとを受け、上記アドレスと
そのデータとの具体例は、第3図と第12図とに示してあ
る。なお、第12図(1)、(2)、(3)は、電流波高
値Ipを制御することによって追加されたプログラムデー
タの例を示す図である。
The pulse generator 2i receives an address, data, and a write enable from the CPU 1i similar to the CPU 1, and specific examples of the address and the data are shown in FIGS. 3 and 12. FIGS. 12 (1), (2) and (3) are diagrams showing examples of program data added by controlling the current peak value Ip.

記憶手段10iは、ライトイネーブル信号を受けたとき
に、CPU1iから受けたオン時間初期値データと、オフ時
間初期値データと、電流波高値Ipの初期値と、プログラ
ムデータとを記憶する多数のレジスタで構成されてい
る。診断装置20iは、検出情報選択手段21iと、閾値設定
手段22iと、チェックパルス発生手段23iと、検出停止信
号発生手段24と、判断手段25iとを有している。
When receiving the write enable signal, the storage means 10i includes a number of registers for storing on-time initial value data, off-time initial value data, an initial value of the current peak value Ip, and program data received from the CPU 1i. It is composed of The diagnostic device 20i includes a detection information selection unit 21i, a threshold setting unit 22i, a check pulse generation unit 23i, a detection stop signal generation unit 24, and a determination unit 25i.

検出情報選択手段21iは、パルス発生装置2iの外部か
ら入力された複数の検出情報のうちの1つを選択する手
段であり、その具体例を第13図(1)に示してある。
The detection information selecting means 21i is a means for selecting one of a plurality of pieces of detection information input from outside the pulse generator 2i, and a specific example thereof is shown in FIG. 13 (1).

閾値設定手段22iは、上記選択された検出情報に関す
る閾値(検出基準値)を設定し、検出情報がその閾値以
上である場合を良(または不良)とみなす評価信号を出
力するとともに、選択された検出情報がその設定された
閾値以上である場合を加工中(または加工中ではない)
とみなす加工開始評価信号を出力する手段であり、その
具体例を第13図(1)に示してある。
The threshold value setting means 22i sets a threshold value (detection reference value) for the selected detection information, outputs an evaluation signal that regards a case where the detection information is equal to or more than the threshold value as good (or bad), and outputs the evaluation signal. Processing (or not processing) when the detected information is greater than or equal to the set threshold
Means for outputting a machining start evaluation signal, a specific example of which is shown in FIG. 13 (1).

チェックパルス発生手段23iは、加工開始評価信号の
立上り(またはゲート信号の立上り)から、オン用チェ
ックパルスとオフ用チェックパルスとを発生する位置ま
でのタイミングを制御する手段であり、加工状態のどの
位置を検出するかを決めるオン用チェックパルス、オフ
用チェックパルス、Ip制御のチェックパルスを発生させ
る手段であり、その具体例を第13図(2)に示してあ
る。
The check pulse generating means 23i is a means for controlling the timing from the rise of the machining start evaluation signal (or the rise of the gate signal) to the position where the ON check pulse and the OFF check pulse are generated. Means for generating an on-check pulse, an off-check pulse, and an Ip control check pulse for determining whether to detect the position, a specific example of which is shown in FIG. 13 (2).

判断手段25iは、評価信号、チェックパルス、検出停
止信号に基づいて加工状態の診断結果を示す診断信号
を、オン時間、オフ時間毎に発生する手段である。
The determination unit 25i is a unit that generates a diagnostic signal indicating a diagnosis result of the machining state based on the evaluation signal, the check pulse, and the detection stop signal for each of the ON time and the OFF time.

なお、上記実施例では、検出情報選択手段21iにおい
て選択される検出情報、閾値設定手段22iにおいて設定
される閾値、チェックパルス発生手段23iにおいて設定
されるチェックパルスの発生タイミング、判断手段25i
における診断信号、演算手段30iによって出力されるオ
ン時間の長さ情報、オフ時間の長さの情報、電流波高値
Ipの大きさ情報の全てがプログラム可能である。
In the above embodiment, the detection information selected by the detection information selection means 21i, the threshold set by the threshold setting means 22i, the generation timing of the check pulse set by the check pulse generation means 23i, the determination means 25i
, The on-time length information output by the calculating means 30i, the off-time length information, the current peak value
All of the magnitude information of Ip is programmable.

第12図(1)において、プログラムデータのうちで、
アドレス40HEXに対応するデータは電流波高値Ipの初期
値であり、この初期値を12ビットで定めてあり、他のプ
ログラムデータは、電流波高値Ip制御の有無、電流波高
値Ipの増加幅、減少幅、上限値、下限値、制御の有無を
設定するデータで構成されている。たとえば、アドレス
42HEXに対応するデータは電流波高値Ipの増加幅であ
り、この増加幅を16ビットで定めてある。アドレス76
HEXに対応する1ビットのデータは、電流波高値Ip制御
の有無を設定するデータであり、そのビットを「0」に
セットすると、電流波高値Ip制御を実行するようにセッ
トされ、そのビットを「1」にセットすると、電流波高
値Ip制御を実行しないように設定される。他のプログラ
ムデータについても上記と同様に設定される。
In FIG. 12 (1), of the program data,
The data corresponding to the address 40 HEX is the initial value of the current peak value Ip, and this initial value is defined by 12 bits. Other program data includes whether or not the current peak value Ip is controlled, and the increase width of the current peak value Ip. , A decrease width, an upper limit value, a lower limit value, and data for setting the presence or absence of control. For example, the address
The data corresponding to 42 HEX is the increment of the current peak value Ip, and the increment is defined by 16 bits. Address 76
The 1-bit data corresponding to HEX is data for setting whether or not to perform the current peak value Ip control. When the bit is set to “0”, the current peak value Ip control is set, and the bit is set. When set to “1”, the current peak value Ip control is set not to be executed. The other program data is set in the same manner as described above.

第12図(2)、(3)は、上記実施例において、CPU1
iから記憶手段10iを介して診断装置20iに転送されるプ
ログラムデータの例を示す図表である。
FIGS. 12 (2) and (3) show the CPU 1 in the above embodiment.
9 is a chart showing an example of program data transferred from i to the diagnostic device 20i via the storage means 10i.

第12図(2)に示すプログラムデータは、電流波高値
Ip制御において、制御モードの選択、F信号の連続数設
定、B信号の連続数設定、基準値判断モードにおけるサ
ンプリング数設定、F信号の基準値設定、B信号の基準
値設定、増加制御における判断モードの設定、減少制御
における判断モードの設定、リセット制御における判断
モードの設定、チェックパルス位置の設定で構成されて
いる。なお、第12図(2)に示す各設定は、基本的に
は、第3図(3)に示す各設定と同じである。
The program data shown in Fig. 12 (2)
In Ip control, control mode selection, F signal continuation number setting, B signal continuation number setting, sampling number setting in reference value judgment mode, F signal reference value setting, B signal reference value setting, judgment in increase control It is composed of setting of a mode, setting of a judgment mode in reduction control, setting of a judgment mode in reset control, and setting of a check pulse position. The settings shown in FIG. 12 (2) are basically the same as the settings shown in FIG. 3 (3).

第12図(3)に示すプログラムデータは、電流波高値
Ip制御において、閾値、検出情報の選択、閾値以上のレ
ベルの評価の設定を行なうデータである。なお、第12図
(3)に示す各設定は、基本的には、第3図(4)に示
す各設定と同じである。
The program data shown in Fig. 12 (3)
In Ip control, this is data for setting a threshold, selection of detection information, and evaluation at a level higher than the threshold. The settings shown in FIG. 12 (3) are basically the same as the settings shown in FIG. 3 (4).

第13図(1)は、電流波高値Ipをも制御する実施例に
おける検出情報選択手段21i、閾値設定手段22iの一例を
示す回路図である。
FIG. 13 (1) is a circuit diagram showing an example of the detection information selecting means 21i and the threshold setting means 22i in the embodiment which also controls the current peak value Ip.

検出情報選択手段21iは、検出情報選択手段21にセレ
クタ21cが付加されたものであり、セレクタ21cは、第12
図(3)に示すプログラムデータ中のアドレスBEHEX
対応するデータ(セレクト信号)に応じて、電流波高値
Ip制御用として、ポートAの検出情報またはポートBの
検出情報を選択、出力するものである。ポートA、ポー
トBは、加工状態を示す検出情報を出力する入力端子で
ある。
The detection information selection means 21i is obtained by adding a selector 21c to the detection information selection means 21.
According to the data (select signal) corresponding to the address BE HEX in the program data shown in FIG.
It selects and outputs detection information of port A or detection information of port B for Ip control. Port A and port B are input terminals for outputting detection information indicating a processing state.

i閾値設定手段22iは、閾値設定手段22に比較器22e、
22fが付加されたものであり、比較器22eは、検出情報選
択手段21iからの検出情報(上記実施例の場合は、極間
電流)と、電流波高値Ip制御用の閾値(アドレスB2HEX
に対応するデータ)とを比較し、その閾値よりも検出情
報の値が大きいときに「1」を出力するものであり、セ
レクタ22fは、アドレス8CHEXに対応するデータ(電流波
高値Ip制御用閾値以上の極間電流についての評価を定め
るデータ)に応じて、そのときの極間電流が電流波高値
Ip制御用の閾値以上である場合に、良とみなす評価信号
「1」、または不良とみなす評価信号「0」を出力する
ものである。
i threshold value setting means 22i includes a comparator 22e,
22f, and the comparator 22e is provided with the detection information from the detection information selection means 21i (in the case of the above embodiment, the gap current) and the threshold for controlling the current peak value Ip (address B2 HEX
, And outputs “1” when the value of the detection information is larger than the threshold value. The selector 22f outputs the data (current peak value Ip control) corresponding to the address 8C HEX . Data that determines the evaluation of the inter-electrode current that is greater than or equal to the threshold)
When the value is equal to or larger than the threshold value for Ip control, an evaluation signal “1” regarded as good or an evaluation signal “0” regarded as defective is output.

第13図(2)は、電流波高値Ipをも制御する実施例に
おけるチェックパルス発生手段23iの一例を示す回路図
である。
FIG. 13 (2) is a circuit diagram showing an example of the check pulse generating means 23i in the embodiment which also controls the current peak value Ip.

チェックパルス発生手段23iは、チェックパルス発生
手段23に、カウンタ23fと比較器23gとを付加したもので
ある。
The check pulse generator 23i is obtained by adding a counter 23f and a comparator 23g to the check pulse generator 23.

比較器23gは、カウンタ23fのカウント値がIp制御のチ
ェックパルス位置データ(アドレス5CHEXに対応するデ
ータ)と一致したときに、Ip制御のチェックパルスを出
力するものである。
The comparator 23g outputs an Ip control check pulse when the count value of the counter 23f matches the Ip control check pulse position data (data corresponding to the address 5C HEX ).

なお、判断手段25iは、オン時間制御用判断手段50と
オフ時間制御用判断手段60とIp制御用判断手段(図示せ
ず)とで構成され、Ip制御用判断手段は、オン時間制御
用判断手段50と同様の回路構成を有する。また、演算回
路30iは、オン時間演算回路70とオフ時間演算回路80と
電流波高値Ip演算回路(図示せず)とで構成され、電流
波高値Ip演算回路は、オン時間演算回路70と同様の回路
構成を有する。
The determining means 25i is composed of an on-time control determining means 50, an off-time control determining means 60, and an Ip control determining means (not shown). It has the same circuit configuration as the means 50. The operation circuit 30i includes an on-time operation circuit 70, an off-time operation circuit 80, and a current peak value Ip operation circuit (not shown). The current peak value Ip operation circuit is the same as the on-time operation circuit 70. Circuit configuration.

第13図(3)は、パルス発生装置2iが出力するパルス
波形とIpの高さ情報とに基づいて、放電パルスを形成す
るスイッチング回路の一例を示す図である。
FIG. 13 (3) is a diagram showing an example of a switching circuit that forms a discharge pulse based on the pulse waveform output from the pulse generator 2i and the height information of Ip.

すなわち、この回路には、Ipの高さ情報を解読するデ
コーダDと、このデコーダDの出力信号であるIp1信
号、Ip2信号、Ip3信号、………、Ipn信号のうちの1つ
とパルス波形の信号と入力する複数のAND回路と、各AND
回路の出力信号によってオンするトランジスタと、この
トランジスタのコレクタに接続された抵抗とが設けられ
ている。上記トランジスタの1つと抵抗1つとで構成さ
れる直列回路が互いに並列に接続され、これら直列回路
が放電ループに直列に接続されている。なお、上記抵抗
の値は、対応するIp1信号〜Ipn信号に応じて定められ、
Ipの値を規制する。
That is, this circuit includes a decoder D for decoding the height information of Ip, one of the Ip1 signal, Ip2 signal, Ip3 signal,... Multiple AND circuits for inputting signals and each AND
A transistor which is turned on by an output signal of the circuit and a resistor connected to a collector of the transistor are provided. A series circuit composed of one of the transistors and one resistor is connected in parallel with each other, and these series circuits are connected in series to a discharge loop. The value of the resistor is determined according to the corresponding Ip1 to Ipn signals,
Regulate the value of Ip.

次に、電流波高値Ipをも制御する実施例(第11図〜第
13図に示す実施例)の動作について説明する。
Next, an embodiment in which the current peak value Ip is also controlled (FIGS. 11 to
The operation of the embodiment shown in FIG. 13) will be described.

この実施例の動作は、基本的には、第5図に示すフロ
ーチャートの動作と同じである。ただし、第5図のS50
において、オン時間の長さ情報またはオフ時間の長さ情
報の他にIpの大きさ情報をもパルス発生手段40に送る点
が第5図と異なり、この違いに応じて、S60において、
パルス発生手段40がオン時間の長さ情報、オフ時間の長
さ情報に基づいてパルスを出力し、第13図(3)に示す
スイッチング回路がIpの大きさを制御する。
The operation of this embodiment is basically the same as the operation of the flowchart shown in FIG. However, S50 in FIG.
5 is different from FIG. 5 in that the size information of Ip is also sent to the pulse generating means 40 in addition to the length information of the ON time or the length information of the OFF time, and according to this difference, in S60,
The pulse generation means 40 outputs a pulse based on the length information of the ON time and the length information of the OFF time, and the switching circuit shown in FIG. 13 (3) controls the magnitude of Ip.

なお、第8図にオン時間の制御例が示されているが、
電流波高値Ipをも制御する実施例においてもこれと同様
の制御を行う。
FIG. 8 shows an example of controlling the ON time.
The same control is performed in the embodiment in which the current peak value Ip is also controlled.

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】電気加工を実行するためのオン時間とオフ
時間とを交互に繰返す一連のパルス列を発生させる方法
であって、CPUを有する制御装置は、オン時間の初期値
とオフ時間の初期値とを含むパルス発生条件に関する複
数組のプログラムデータを記憶する記憶装置を有し、実
行する電気加工に関する1組の加工情報を前記制御装置
に入力すると、前記CPUは前記複数組のプログラムデー
タの中から、1組のプログラムデータを演算選定してパ
ルス発生装置に供給するものであり、前記パルス発生装
置は、前記制御装置から供給される1組のプログラムデ
ータの書込み記憶が可能な記憶手段と、該記憶された1
組のプログラムデータに基づき論理演算してオン時間と
オフ時間とを交互に繰返すパルス列を発生する論理回路
部とを有する大規模集積回路から成り、そして、前記論
理回路部は、発生パルスに係る評価・診断のためのプロ
グラムデータが前記記憶手段から供給され、発生加工パ
ルスが供給された電気加工部からの加工状態に関する加
工検出情報を評価・診断して診断信号を出力する診断装
置と、前記記憶手段から供給されるパルスの発生、供給
に関するプログラムデータと前記診断装置からの診断信
号とによってオン時間とオフ時間の各長さ情報を演算す
るオン時間とオフ時間の演算手段と、該演算手段の演算
オン時間とオフ時間の各長さ情報が供給され、電気加工
部へパルス波形信号を出力するパルス発生手段とから成
り、電気加工の実行に際し、1組の加工情報がCPUを有
する制御装置に入力され、選定された1組のプログラム
データがパルス発生装置の記憶手段に供給設定されたと
き、パルス発生装置は、供給されたオン時間の初期値と
オフ時間の初期値のデータによりパルス発生手段により
パルス波形信号を発生させて電気加工部での電気加工を
実行させ、該実行された電気加工部より加工状態に関す
る加工検出情報を検出して前記診断装置にフィードバッ
クし、以後は、前記診断装置において前記プログラムデ
ータにより前記加工検出情報を評価・診断して診断信号
を出力すると共に、前記オン時間とオフ時間の演算手段
において前記プログラムデータと診断信号とによりオン
時間とオフ時間の各長さ情報を演算出力してパルス発生
手段にパルス波形信号を出力させる作動を繰り返させる
ことを特徴とするパルス発生方法。
1. A method for generating a series of pulse trains in which an ON time and an OFF time for performing electric machining are alternately repeated, wherein a control device having a CPU includes an initial value of an ON time and an initial value of an OFF time. And a storage device for storing a plurality of sets of program data relating to pulse generation conditions including values, and when a set of machining information relating to electric machining to be executed is input to the control device, the CPU executes processing of the plurality of sets of program data. From among them, a set of program data is arithmetically selected and supplied to a pulse generator. The pulse generator includes a storage unit capable of writing and storing a set of program data supplied from the controller. , The stored one
A large-scale integrated circuit having a logic circuit unit that performs a logical operation based on a set of program data to generate a pulse train that alternately repeats an on-time and an off-time, and the logic circuit unit evaluates a generated pulse. A diagnostic device for supplying program data for diagnosis from the storage unit, evaluating and diagnosing processing detection information on a processing state from the electric processing unit supplied with the generated processing pulse, and outputting a diagnostic signal; On-time and off-time calculating means for calculating each length information of on-time and off-time based on generation of pulse supplied from the means, program data on supply and a diagnostic signal from the diagnostic device; Pulse generation means for supplying each length information of the operation ON time and the OFF time and outputting a pulse waveform signal to the electric machining section; At this time, when one set of processing information is input to the control device having the CPU and the selected one set of program data is set to be supplied to the storage means of the pulse generator, the pulse generator is supplied with the supplied ON time. A pulse waveform signal is generated by the pulse generation means based on the data of the initial value and the initial value of the off time, the electric machining is performed in the electric machining unit, and machining detection information on the machining state is detected from the executed electric machining unit. Then, the diagnosis device evaluates and diagnoses the processing detection information based on the program data in the diagnosis device, and outputs a diagnosis signal. A function to calculate and output the length information of the ON time and the OFF time based on the diagnostic signal and output the pulse waveform signal to the pulse generation means. Pulse generating method for causing repeated.
【請求項2】電気加工を実行するためのオン時間とオフ
時間とを交互に繰返す一連のパルス列を発生させる方法
であって、CPUを有する制御装置は、オン時間の初期値
とオフ時間の初期値とを含むパルス発生条件に関する複
数組のプログラムデータを記憶する記憶装置を有し、実
行する電気加工に関する1組の加工情報を前記制御装置
に入力すると、前記CPUは前記複数組のプログラムデー
タの中から、1組のプログラムデータを演算選定してパ
ルス発生装置に供給するものであり、前記パルス発生装
置は、前記制御装置から供給される1組のプログラムデ
ータの書込み記憶が可能な記憶手段と、該記憶された1
組のプログラムデータに基づき論理演算してオン時間と
オフ時間とを交互に繰返すパルス列を発生する論理回路
部とを有する大規模集積回路から成り、 そして、前記論理回路部は、パルス発生に係る評価・診
断のためのプログラムデータが前記記憶手段から供給さ
れ、発生加工パルスが供給された電気加工部からの加工
状態に関する加工検出情報を評価・診断して診断信号を
出力する診断装置と、前記記憶手段から供給されるパル
スの発生、供給に関するプログラムデータと前記診断装
置からの診断信号とによってオン時間とオフ時間の各長
さ情報を演算するオン時間とオフ時間の演算手段と、該
演算手段の演算オン時間とオフ時間の各長さ情報が供給
され、電気加工部へパルス波形信号を出力するパルス発
生手段とを備え、さらに、前記の診断装置は、前記加工
検出情報を前記プログラムデータに従って設定した閾値
により判別して評価信号を出力する手段、パルス波形信
号の発生出力により電気加工部へ電圧パルスが印加され
てから、前記プログラムデータに従って設定された所定
の期間前記評価信号の判別を禁止する検出停止手段と、
該検出停止手段による判別禁止期間の経過後前記評価信
号を判別して出力させるチェックパルス発生手段、 前記電気加工部へ電圧パルスが印加される都度、前記チ
ェックパルスを発生させて出力させた良、不良判別信号
を前記プログラムデータに従って設定した発生状態・頻
度論理回路により論理判別してオン時間とオフ時間の各
増減指令信号をオン時間とオフ時間の演算手段に出力す
るオン時間とオフの各時間制御用判別手段とを有してな
ることを特徴とするパルス発生装置。
2. A method for generating a series of pulse trains in which an on-time and an off-time for performing electric machining are alternately repeated, wherein the control device having a CPU includes an on-time initial value and an off-time initial value. And a storage device for storing a plurality of sets of program data relating to pulse generation conditions including values, and when a set of machining information relating to electric machining to be executed is input to the control device, the CPU executes processing of the plurality of sets of program data. From among them, a set of program data is arithmetically selected and supplied to a pulse generator. The pulse generator includes a storage unit capable of writing and storing a set of program data supplied from the controller. , The stored one
A large-scale integrated circuit having a logic circuit section that performs a logical operation based on a set of program data to generate a pulse train that alternately repeats an on-time and an off-time, and the logic circuit section evaluates a pulse generation. A diagnostic device for supplying program data for diagnosis from the storage unit, evaluating and diagnosing processing detection information on a processing state from the electric processing unit supplied with the generated processing pulse, and outputting a diagnostic signal; On-time and off-time calculating means for calculating each length information of on-time and off-time based on generation of pulse supplied from the means, program data on supply and a diagnostic signal from the diagnostic device; Each of the length information of the operation ON time and the OFF time is supplied, and a pulse generating means for outputting a pulse waveform signal to the electric machining unit is provided. The diagnostic device is a unit that determines the processing detection information based on a threshold set according to the program data and outputs an evaluation signal.After a voltage pulse is applied to the electric processing unit by a generation output of a pulse waveform signal, Detection stopping means for prohibiting the determination of the evaluation signal for a set predetermined period,
A check pulse generating means for discriminating and outputting the evaluation signal after a lapse of a discrimination prohibition period by the detection stopping means, each time a voltage pulse is applied to the electric machining section, a check pulse is generated and output; On-time and off-time for outputting the increase / decrease command signal of the on-time and off-time to the on-time and off-time calculating means by logically discriminating the failure determination signal by the occurrence state / frequency logic circuit set according to the program data A pulse generator comprising: a control discriminator.
JP3510762A 1990-07-13 1991-06-19 Pulse generation method and apparatus Expired - Fee Related JP3012001B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3510762A JP3012001B2 (en) 1990-07-13 1991-06-19 Pulse generation method and apparatus

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2-185743 1990-07-13
JP18574390 1990-07-13
PCT/JP1991/000823 WO1992000826A1 (en) 1990-07-13 1991-06-19 Method and apparatus for generating pulses
JP3510762A JP3012001B2 (en) 1990-07-13 1991-06-19 Pulse generation method and apparatus

Publications (2)

Publication Number Publication Date
JPWO1992000826A1 JPWO1992000826A1 (en) 1992-07-02
JP3012001B2 true JP3012001B2 (en) 2000-02-21

Family

ID=26503291

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3510762A Expired - Fee Related JP3012001B2 (en) 1990-07-13 1991-06-19 Pulse generation method and apparatus

Country Status (1)

Country Link
JP (1) JP3012001B2 (en)

Similar Documents

Publication Publication Date Title
EP0491958B1 (en) Method and apparatus for generating pulses
US4514797A (en) Worn tool detector utilizing normalized vibration signals
US5756956A (en) Wire-cut electric discharge machining apparatus and control method therefor
US5243533A (en) Tool abnormality detecting device
JPS63251122A (en) Method and device for purifying corrosion zone during electrocorrosion boring working
JPH04304924A (en) Adaptive control method for work current in electric discharge machine and device therefor
JP3012001B2 (en) Pulse generation method and apparatus
US20050113959A1 (en) Numerical control apparatus for machine tool and numerical control method for machine tool
US5182474A (en) Pulse control circuit for electric discharge machine using programmable logic
US5756955A (en) Method and apparatus for electric discharge machining with calculation of machining area
JPWO2018189809A1 (en) Power control device for electric discharge machine
US5399826A (en) Electric discharge machining apparatus
US6487944B2 (en) Machine tool and control method therefor
JP2904340B2 (en) Method and apparatus for controlling electrolytic erosion process
JPH0197522A (en) Electric discharge pattern detecting device for electric discharge machine
JPWO1992000826A1 (en) Pulse generation method and device
JP4061888B2 (en) Frequency control circuit
GB2164775A (en) Worn tool detector
JPH0699335A (en) Abnormality detector for cutting tool
EP0436029B1 (en) Pulse controller of electric discharge machine
JPS63200918A (en) Electric discharge machine
JPH0343020B2 (en)
JPH06262435A (en) Electric discharge machining method and device
JP2632950B2 (en) Adaptive control device for electric discharge machine
JPH0523916A (en) Electric discharge machining device

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081210

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091210

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091210

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101210

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees