[go: up one dir, main page]

JP2818551B2 - Semiconductor wafer marking equipment - Google Patents

Semiconductor wafer marking equipment

Info

Publication number
JP2818551B2
JP2818551B2 JP7133700A JP13370095A JP2818551B2 JP 2818551 B2 JP2818551 B2 JP 2818551B2 JP 7133700 A JP7133700 A JP 7133700A JP 13370095 A JP13370095 A JP 13370095A JP 2818551 B2 JP2818551 B2 JP 2818551B2
Authority
JP
Japan
Prior art keywords
marking
mark
area
unit
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP7133700A
Other languages
Japanese (ja)
Other versions
JPH08330367A (en
Inventor
正幸 ▲高▼橋
Original Assignee
山形日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 山形日本電気株式会社 filed Critical 山形日本電気株式会社
Priority to JP7133700A priority Critical patent/JP2818551B2/en
Publication of JPH08330367A publication Critical patent/JPH08330367A/en
Application granted granted Critical
Publication of JP2818551B2 publication Critical patent/JP2818551B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は半導体ウェハのマーキン
グ装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an apparatus for marking a semiconductor wafer.

【0002】[0002]

【従来の技術】半導体ウェハに、所定の回路機能を有す
る半導体素子を多数形成した後、このウェハの製造プロ
セスの最終段階において、所望の回路が形成されている
か否かの電気的特性試験が、プローバの探針をウェハの
半導体素子上の電極に各々当接させることにより、実施
される。
2. Description of the Related Art After a large number of semiconductor elements having a predetermined circuit function are formed on a semiconductor wafer, an electrical characteristic test for determining whether or not a desired circuit is formed is performed at the final stage of the wafer manufacturing process. This is performed by bringing the prober probes into contact with the electrodes on the semiconductor elements of the wafer.

【0003】この試験で半導体素子毎に良品と不良品と
の判定が行われ、不良品についてはその半導体素子の表
面に所定のマーキングが行われ廃棄されることになる
が、良品についてはマーキングが行われず、後の半導体
素子毎の分離工程及び組立工程に移され、半導体装置と
して完成される。
In this test, the semiconductor device is determined to be good or defective for each semiconductor element, and the defective product is marked on the surface of the semiconductor device and discarded. Without being performed, the process is shifted to a separation process and an assembly process for each semiconductor element, thereby completing a semiconductor device.

【0004】ここで、不良半導体素子の表面にマーキン
グを施す装置として、レーザ・マーカ,スクラッチ式マ
ーカやインク式マーカ等があるが、これらいずれの装置
を使用したとしても、例えば後工程で使用する半導体素
子の表面の画像処理装置が確実に識別できるように、マ
ークを施す必要がある。
Here, as a device for marking the surface of a defective semiconductor element, there are a laser marker, a scratch type marker, an ink type marker, and the like. It is necessary to make a mark so that the image processing device on the surface of the semiconductor element can be reliably identified.

【0005】例に、不良品を示すマークを識別できなか
った場合には、不良品の半導体素子を良品として組み立
てて半導体装置を製造することになり、製造プロセス
上,原材料上,無駄が発生する。
For example, if a mark indicating a defective product cannot be identified, a semiconductor device is manufactured by assembling a defective semiconductor element as a non-defective product, resulting in waste in the manufacturing process, raw materials, and the like. .

【0006】このような識別不能事故は、半導体素子の
表面積に比較して、マークの表面積が小さい場合にしば
しば発生する。画像処理装置では、このように相対的に
検出されるマークが小さいと識別不能となるからであ
る。
[0006] Such an indistinguishable accident often occurs when the surface area of the mark is smaller than the surface area of the semiconductor element. This is because in the image processing apparatus, if the mark relatively detected is small, the mark cannot be identified.

【0007】逆にマークの表面積が大きすぎると、画像
処理装置での識別は可能であるが、表面積の小さい半導
体素子が流れて来た場合には隣接の半導体素子表面にま
でマークを付けてしまうことになるばかりでなく、レー
ザマーカ等を使用した場合では多くの発塵をともなう等
の欠点がある。
On the other hand, if the surface area of the mark is too large, the image processing apparatus can identify the mark. However, when a semiconductor element having a small surface area flows, the mark is formed even on the surface of an adjacent semiconductor element. In addition to this, when a laser marker or the like is used, there is a drawback in that much dust is generated.

【0008】特に半導体素子の表面積が、多種多用途の
ため、バリアブルである場合、これに応じてマークの表
面積を自動的に変更することは、不可欠な機能となって
いる。
In particular, when the surface area of a semiconductor element is variable due to various uses, it is an essential function to automatically change the surface area of the mark in accordance with the variable.

【0009】以上のような状況から、半導体素子の表面
積に対して所定範囲の割合を有するマークを自動的に形
成することは、製造プロセス上極めて重要な課題となっ
ている。
[0009] Under the circumstances described above, automatically forming a mark having a ratio within a predetermined range with respect to the surface area of a semiconductor element has become a very important issue in a manufacturing process.

【0010】このようなマークを自動的に形成するプロ
ーバを示す図5のブロック図を参照すると、半導体素子
の表面にマークを付けるマーキング部53と、このマー
クを検出するマーキング後認識部51と、マーキング面
積算出部52と、マーキング面積規格格納部55と、マ
ーキング面積の算出結果と規格値とを比較する比較部5
6と、比較結果の判断部57と、ステージ駆動部58
と、ステージ54とを備える。
Referring to the block diagram of FIG. 5 showing a prober for automatically forming such a mark, a marking section 53 for marking a surface of a semiconductor device, a post-marking recognition section 51 for detecting the mark, A marking area calculation unit 52, a marking area standard storage unit 55, and a comparison unit 5 that compares the calculation result of the marking area with the standard value
6, a comparison result determination unit 57, and a stage driving unit 58
And a stage 54.

【0011】まず、マーキング部53でマーキングされ
たマーキング後を認識部51て認識し、マーキング面積
を算出部52で算出する。算出部52で算出されたマー
キング面積と、格納部55で格納されているマーキング
面積規格とを比較し、判断部57で規格を満たしている
か否かを判断する。規格を満たしている(OK)場合
は、ステージ駆動部58に信号を送り、次のマーキング
する半導体素子へステージ54を移動する。規格を満た
していない(NG)場合は、マーキング部53に信号を
送り、再度同じ素子の同じ位置にマーキングを行い、判
断部57が規格を満たしていると判断するまで、上述の
動作を繰り返す。
First, the recognition unit 51 recognizes after marking by the marking unit 53, and the marking area is calculated by the calculation unit 52. The marking area calculated by the calculation unit 52 is compared with the marking area standard stored in the storage unit 55, and the determination unit 57 determines whether the standard is satisfied. If the standard is satisfied (OK), a signal is sent to the stage drive unit 58 to move the stage 54 to the next semiconductor element to be marked. If the standard is not satisfied (NG), a signal is sent to the marking unit 53, marking is performed again at the same position of the same element, and the above operation is repeated until the determination unit 57 determines that the standard is satisfied.

【0012】しかしながら、この種のプローバでは、半
導体素子の表面積に対するマーキング面積の大きさを判
定情報としておらず、マーキング面積比が小さいと、後
工程でマーキング後を認識できなくなる欠点がある。
However, in this type of prober, the size of the marking area with respect to the surface area of the semiconductor element is not used as the determination information, and if the marking area ratio is small, it is not possible to recognize after marking in a later step.

【0013】また、マーキング面積が規格を見たしてい
ない場合、再度マーキングを行うが、同一位置にマーキ
ングを行う為、例えばプローバの探針で決まる大きさで
マーキングするだけに留まり、必要な面積を得る為に
は、別途後工程で半導体素子の位置を変えて、再度マー
キングするという問題があった。
When the marking area does not meet the standard, the marking is performed again. However, since the marking is performed at the same position, the marking is performed only at a size determined by, for example, the probe of the prober. In order to obtain the above, there is a problem that the position of the semiconductor element is separately changed in a later step and marking is performed again.

【0014】ちなみに従来の半導体チップの不良マーク
形成方法を示す特開昭61−52151号公報を参照す
ると、くし歯状のニードル部を有するマーカで、半導体
チップ上に複数本の不良マークを同時に形成する方法だ
けが記載されている。しかし、半導体チップの表面積を
変更した場合等には、上述した技術と共通した問題点が
発生し、面積比の問題がなんら解決されていない。
Incidentally, with reference to Japanese Patent Application Laid-Open No. 61-52151, which shows a conventional method for forming a defective mark on a semiconductor chip, a plurality of defective marks are simultaneously formed on a semiconductor chip with a marker having a comb-like needle portion. Only how to do that is described. However, when the surface area of the semiconductor chip is changed, a problem common to the above-described technology occurs, and the problem of the area ratio has not been solved at all.

【0015】[0015]

【発明が解決しようとする課題】以上の諸問題点に鑑
み、本発明では、次の各課題を掲げる。(1)半導体素
子の表面積に対するマーク面積の割合を所定の許容範囲
内に留めるようにすること。(2)半導体素子の表面積
を変更した場合、これに自動的に応じて、マーク面積を
変更するようにすること。(3)マーキング後の画像処
理装置が、正確にマークの存在を認識できるようにする
こと。(4)製造プロセス及び原材料上、無駄を生じな
いようにすること。(5)隣接した半導体素子の表面に
まで、マーキングを行わないようにすること。(6)マ
ーキング時に、極力発塵を少なくし、破損事故を生じな
いようにすること。(7)マーキング作業が、短時間で
済むようにすること。(8)製造プロセスを追加しない
で済むようにすること。
In view of the above problems, the present invention has the following objects. (1) The ratio of the mark area to the surface area of the semiconductor element is kept within a predetermined allowable range. (2) When the surface area of the semiconductor element is changed, the mark area is automatically changed accordingly. (3) To enable the image processing device after marking to accurately recognize the presence of the mark. (4) To avoid waste in the production process and raw materials. (5) The marking should not be performed on the surface of the adjacent semiconductor element. (6) At the time of marking, dust generation should be reduced as much as possible to prevent damage accidents. (7) The marking operation should be completed in a short time. (8) Avoid adding a manufacturing process.

【0016】[0016]

【0017】[0017]

【課題を解決するための手段】 本発明の第1の構成は、
半導体ウェハ上に形成された半導体素子の内、所定の規
格内に入っていない半導体素子の表面にマ−クを施す手
段を備えた半導体ウェハのマ−キング装置において、前
記半導体素子の表面積を検出して算出する手段と、この
手段に基いて前記マ−クの必要表面積を指定する手段
と、この手段の指定値に基いて前記マ−クを形成する制
御手段とを備えたことを特徴とする。
A first configuration of the present invention, in order to solve the problems],
In a semiconductor wafer marking device provided with a means for marking a surface of a semiconductor element not conforming to a predetermined standard among semiconductor elements formed on the semiconductor wafer, a surface area of the semiconductor element is detected. Means for calculating the required surface area of the mark based on the means, and control means for forming the mark based on the specified value of the means. I do.

【0018】[0018]

【0019】[0019]

【0020】[0020]

【0021】[0021]

【実施例】本発明と関連したマ−キング装置を示す図1
のブロック図を参照すると、この装置は、レ−ザ・マ−
カ、スクラッチ式マ−カやインク式マ−カ等を用いて半
導体素子の表面にマ−クを付けるマ−キング部13と、
マ−キングの存在を検出するマ−キング認識部11
と、認識されたマ−クの面積を算出するマ−キング面積
算出部12と、この半導体素子に必要とされるマ−キン
グ面積を規格化してあらかじめ記憶させておくマ−キン
グ面積規格格納部15と、算出部12と格納部15との
デ−タを比較する比較部16と、比較したデ−タが所定
の許容範囲内に入っているか否かを判断する判断部17
と、比較したデ−タが所定の範囲内に入っている場合に
はこの半導体素子の次の半導体素子の判定を行うべく、
ステ−ジを移動するステ−ジ駆動部18と、この駆動部
18により移動するステ−ジ14と、所定の許容範囲内
に入っていない場合にマ−キング面積不足分に対応した
マ−キング回数即ちあと何マ−キングを行うべきかを
決定するマ−キング回数算出部20と、このマ−キング
回数を一時記憶しておく不足分マ−キング回数格納部1
9と、マ−キング位置が半導体素子の表面のどこに存在
するかを検出するマ−キング位置認識部14と、認識部
14の位置をもとにステ−ジの移動量を算出するステ−
ジ移動量算出部21と、この算出部21のデ−タを一時
記憶しておくステ−ジ移動量格納部22とを備えてい
る。
FIG. 1 shows a marking device associated with the present invention .
Referring to the block diagram, the device is - The Ma -
A marking section 13 for marking the surface of the semiconductor element by using a marker, a scratch marker, an ink marker, or the like;
Ma - Ma to detect the presence of King trace - King mark recognition unit 11
A marking area calculation unit 12 for calculating the area of the recognized mark; and a marking area standard storage unit for standardizing and storing in advance the marking area required for the semiconductor device. 15, a comparing unit 16 for comparing data between the calculating unit 12 and the storage unit 15, and a determining unit 17 for determining whether or not the compared data is within a predetermined allowable range.
If the compared data is within a predetermined range, the next semiconductor device after this semiconductor device is determined.
A stage driving unit 18 for moving a stage, a stage 14 for moving by the driving unit 18, and a marking corresponding to a shortage of a marking area when the stage is not within a predetermined allowable range. The number of times, that is, the number of times the marking should be performed, and the number-of-markings calculation unit 20, and the insufficient number-of-times marking storage unit 1 for temporarily storing the number of times of marking.
9, a marking position recognizing unit 14 for detecting where the marking position exists on the surface of the semiconductor element, and a stage for calculating the movement amount of the stage based on the position of the recognizing unit 14.
A stage movement amount calculation unit 21 and a stage movement amount storage unit 22 for temporarily storing data of the calculation unit 21 are provided.

【0022】ここで、ステージ駆動部18は、格納部1
9,22のデータにも基いて駆動される。
Here, the stage driving section 18 is provided in the storage section 1.
It is driven based on the data of 9, 22 as well.

【0023】まず、最初に第1回目のマークとして、半
導体素子の表面に最小面積単位のマークを施す。
First, a mark of a minimum area unit is formed on the surface of a semiconductor element as a first mark.

【0024】この次に、マーキング部13でマーキング
されたマーキング跡を、マーキング後認識部11で認識
し、そのマーク面積をマーキング面積算出部12で算出
し、そのマークの位置をマーキング位置認識部14で認
識する。算出部12で算出された面積と、マーキング面
積規格格納部4にあらかじめ格納されている規格値を、
比較部9で比較し、判断部10で規格を満たしているか
否か、即ち所定の範囲内に入っているか否かを判断す
る。
Next, the marking mark marked by the marking unit 13 is recognized by the post-marking recognition unit 11, the mark area is calculated by the marking area calculation unit 12, and the position of the mark is determined by the marking position recognition unit 14. Recognize by. The area calculated by the calculation unit 12 and the standard value stored in advance in the marking area standard storage unit 4 are
The comparison unit 9 makes a comparison, and the determination unit 10 determines whether or not the standard is satisfied, that is, whether or not the value falls within a predetermined range.

【0025】ここで、規格を満たしている場合は、ステ
ージ駆動部18に信号を送り、次のマーキングすべき半
導体素子までステージ14を移動する。
Here, if the standard is satisfied, a signal is sent to the stage drive unit 18 to move the stage 14 to the next semiconductor element to be marked.

【0026】また規格を満たしていない場合には、不足
分マーキング回数算出部20で、規格に対する面積の不
足分を、何回マーキングすれば満たせるかの回数を算出
し、不足分マーキング回数格納部19に一時格納する。
If the standard is not satisfied, the shortage marking number calculation unit 20 calculates the number of times that the shortage of the area with respect to the standard can be satisfied by marking, and the shortage marking number storage unit 19. To be stored temporarily.

【0027】さらに、マーキング位置認識部14で認識
したマーキング位置を基準として、不足分マーキング回
数算出部20で算出したマーキング回数で、面積の不足
分を満たす為には、ステージ14をどれだけ移動させれ
ばよいかの移動寸法をステージ移動量算出部21で算出
し、ステージ移動量格納部22へ格納する。次に、不足
分マーキング回数格納部19に格納されたマーキング回
数と、ステージ移動量格納部22に格納されたステージ
移動量とを用いて、ステージ14を移動させてマーキン
グを行う事で、同じ半導体素子の表面に複数回マーキン
グ位置を変えることにより、全体のマークの面積を増大
させて、適切な大きさのマークを形成する。
Further, in order to satisfy the shortage of the area by the number of times of marking calculated by the insufficient number of times of marking calculation unit 20 based on the marking position recognized by the marking position recognizing unit 14, how much the stage 14 is moved. The movement size of whether or not it should be calculated is calculated by the stage movement amount calculation unit 21 and stored in the stage movement amount storage unit 22. Next, by using the number of times of marking stored in the shortage marking times storage unit 19 and the amount of stage movement stored in the stage movement amount storage unit 22, the stage 14 is moved to perform marking, thereby providing the same semiconductor. By changing the marking position on the surface of the element a plurality of times, the area of the entire mark is increased and a mark of an appropriate size is formed.

【0028】このマ−キング装置を用いて、半導体ペレ
ットの表面にマ−クを形成した状態を示す図2の斜視図
を参照すると、最初に第1回目のマ−ク31を施す。次
に図1の装置が上述した通り作動し、その結果マ−キン
グ回数「1」の不足と判断され、駆動部18で半導体ペ
レット30を移動した後、第2回目のマ−ク32を施
す。ここで、マ−キングは終了する。
Referring to the perspective view of FIG. 2 showing a state in which a mark is formed on the surface of a semiconductor pellet using this marking device , a first mark 31 is first applied. Next, the apparatus shown in FIG. 1 operates as described above. As a result, it is judged that the number of times of marking "1" is insufficient, and after the semiconductor pellet 30 is moved by the drive unit 18, the second mark 32 is applied. . Here, the marking ends.

【0029】このような一つの半導体素子の表面積に対
するマーク総面積は、2%以上であれば可能であるが、
より好ましくは10%乃至30%程度である。これは、
画像処理能力にも依存している。
Although the total area of the marks with respect to the surface area of one such semiconductor element is possible if it is 2% or more,
More preferably, it is about 10% to 30%. this is,
It also depends on image processing capabilities.

【0030】さらに、第2回目のマーク32が正常に行
われたか否かを確認するためには、さらにもう一度作動
させて、判断部17が規格を満足していることを確認す
ることが、信頼性を向上させる上で、より好ましい。
Further, in order to confirm whether or not the second mark 32 has been normally performed, it is necessary to operate the device again to confirm that the determination unit 17 satisfies the standard. It is more preferable to improve the properties.

【0031】このマ−キング装置は、マ−キング面積と
規格とを比較し、面積の不足分を何回マ−キングすれば
規格を満たすかを算出する不足分マ−キング回数算出部
20と、マ−キング位置を変える為にどれだけステ−ジ
を移動させたらよいかを算出するステ−ジ移動量算出部
22とを備えているため、同じ素子に位置を変更して複
数回のマ−キングが出来るため、マ−キング面積を大き
くする事が可能となる。
This marking device compares the marking area with the standard and calculates the number of times of marking the area shortage to satisfy the standard. And a stage movement amount calculating unit 22 for calculating how much the stage should be moved in order to change the marking position. -Since the king can be made, the marking area can be increased.

【0032】この結果、半導体素子の表面積を変更して
も、適切な大きさのマーキングが行われ、またマーキン
グ後の確認をしているため、製造プロセス上の無駄が発
生せず、必要以上に大きなマークを形成しないので発塵
も少なく、マーキング作業も短時間で行うことができ、
さらに別途製造プロセスを追加する必要がない等の利点
がある。
As a result, even if the surface area of the semiconductor element is changed, marking of an appropriate size is performed, and confirmation is performed after the marking. Since no large marks are formed, there is little dust generation and marking work can be performed in a short time.
Further, there is an advantage that there is no need to add a separate manufacturing process.

【0033】本発明の実施例のマ−キング装置を示す図
3のブロック図を参照すると、この実施例は、半導体素
子を載置するステ−ジ40と、半導体素子の表面を撮像
する画像入力手段41と、上述したいずれかの方法でマ
−キングを施すマ−キング部46と、マ−ク表面積算出
部42′と、半導体素子の表面積の算出手段42と、こ
の手段42に基いて適切なマ−ク面積を算出して指定す
る指定部43と、この指定部43の指定値に基いてステ
−ジの移動量を算出する移動量算出部44と、算出部4
2′と算出手段42との算出値を比較する比較部48
と、比較部48での比較値が「良」即ち正常にマ−キン
グされていた場合は、ステ−ジを駆動し、正常にマ−キ
ングされていない場合は再度マ−キングを行うように指
示する判断部49と、ステ−ジの駆動部45とを備え
る。
Referring to the block diagram of FIG. 3 showing a marking device according to an embodiment of the present invention , this embodiment has a stage 40 on which a semiconductor element is mounted, and an image input for imaging the surface of the semiconductor element. Means 41, a marking section 46 for performing marking by any of the above-described methods, a mark surface area calculation section 42 ', a surface area calculation section 42 of the semiconductor element, and an appropriate Designating unit 43 for calculating and designating a large mark area, a moving amount calculating unit 44 for calculating the moving amount of the stage based on the specified value of the specifying unit 43, and a calculating unit 4
A comparing unit 48 for comparing the calculated value of 2 'with the calculating means 42
When the comparison value in the comparing section 48 is "good", that is, when the marking is performed normally, the stage is driven. When the comparison is not performed normally, the marking is performed again. It comprises a judging section 49 for instructing and a stage driving section 45.

【0034】まず、ステージ40上に半導体素子が載置
され、この素子表面を画像入力手段41で撮像し、撮像
された半導体素子の表面積を算出手段42で算出し、こ
れに基いて適切なマークの面積を指定する指定部43
と、この指定値に基いてマーキング部46の移動量を算
出部44で算出し、半導体素子の表面積に相応した面積
のマークをマーキング部46で形成する。
First, a semiconductor element is mounted on the stage 40, the surface of the element is imaged by the image input means 41, and the surface area of the imaged semiconductor element is calculated by the calculating means 42. Designating part 43 for designating the area of
Then, the moving amount of the marking unit 46 is calculated by the calculating unit 44 based on the designated value, and the marking unit 46 forms a mark having an area corresponding to the surface area of the semiconductor element.

【0035】以上のように、適切な面積のマークを形成
するだけの目的では、ステージ40,画像入力手段4
1,表面積算出手段42,マーク面積指定部43,算出
部44,マーキング部46が必要であるが、マーキング
跡を調べて正確にマーキングされているか否かの確認を
行うためには、マーク表面積算出部42′,比較部4
8,判断部49,ステージ駆動部45を上記ブロックに
追加構成する。
As described above, for the purpose of simply forming a mark having an appropriate area, the stage 40 and the image input means 4 are used.
1, a surface area calculating means 42, a mark area designating section 43, a calculating section 44, and a marking section 46 are required. However, in order to check the marking trace and confirm whether or not the marking is accurate, it is necessary to calculate the mark surface area. Section 42 ', comparison section 4
8, a judging unit 49 and a stage driving unit 45 are added to the above block.

【0036】即ち、マーク表面積算出部42′で、マー
キング後の表面積を算出し、これが半導体素子の表面積
に相応した値となっているか否か算出手段42の算出値
と比較部48で比較し、許容範囲内であれば、この半導
体素子のマーキングを終了し、次の半導体素子のマーキ
ングを行うべく、ステージ40を移動させる。しかし、
許容値に入っていない場合には、再度マーキング部46
を用いて、第1回目と同じ移動量で、同じ半導体素子に
マークを形成する。
That is, the surface area after marking is calculated by the mark surface area calculation section 42 ', and the calculated value of the calculation means 42 is compared with the calculated value of the calculation means 42 by the comparison section 48 to determine whether or not this is a value corresponding to the surface area of the semiconductor element. If it is within the allowable range, the marking of the semiconductor element is completed, and the stage 40 is moved to perform marking of the next semiconductor element. But,
If the value does not fall within the allowable range, the marking section 46 is re-started.
Is used to form a mark on the same semiconductor element with the same amount of movement as the first time.

【0037】上述した実施例のマ−キング装置を使用し
て、不良半導体ペレットの表面にマ−キングを施した状
態を示す図4の斜視図を参照すると、この半導体ペレッ
ト47の表面には、算出部44で指定された移動量に基
いて、マ−キング部46で、一回でマ−ク48を施し
て、終了する。即ち、唯一回でマ−キング作業が終了す
る。このマ−ク48の面積を確認する場合には、上述し
た通りの構成を利用する。
Referring to the perspective view of FIG. 4 showing a state in which the surface of a defective semiconductor pellet is marked using the marking device of the above-described embodiment, the surface of the semiconductor pellet 47 has On the basis of the amount of movement specified by the calculating unit 44, the marking unit 46 applies the mark 48 at one time, and the processing ends. That is, the marking operation is completed only once. When confirming the area of the mark 48, the configuration as described above is used.

【0038】この実施例によれば、半導体表面積を算出
してマ−ク面積を指定しているため、半導体素子の表面
積が変更となっても、直ちにマ−ク面積を変更すること
ができ、またマ−キングの確認をしているため、製造
プロセス上の無駄が発生せず、必要以上の面積をマ−ク
することもないため、隣接した半導体素子にまでマ−キ
ングしてしまうといった事故もなく、マ−キング作業が
短時間で済む等の利点がある。さらに、従来の図5
術と比較しても、製造プロセスを新たに追加しないで済
むという利点もある。また、唯一回のマ−キング作業で
済むため、作業時間が極めて短時間となり、作業能率が
向上する。
According to this embodiment , the mark area is designated by calculating the semiconductor surface area. Therefore , even if the surface area of the semiconductor element is changed, the mark area can be changed immediately. In addition, since the marking traces are checked, no waste is caused in the manufacturing process, and the unnecessary area is not marked, so that it is possible to mark adjacent semiconductor elements. There is an advantage that there is no accident and the marking work is completed in a short time. Further, even in comparison with techniques <br/> surgery conventional 5, there is an advantage that it is not necessary to add a new fabrication process. Further, since only one marking operation is required, the operation time is extremely short, and the operation efficiency is improved.

【0039】図4に示した半導体ペレット47は、すで
に分離されたペレット単位で説明されているが、これに
限定されるものではなく、半導体ウェハ内の半導体素子
の状態即ち未分離状態の素子においても、上述した本発
明の実施例のマ−キング装置が使用できる。この場合に
は、半導体ウェハ内に配列されている半導体素子のうち
不良素子にマ−キングを行うように、ステ−ジが制御さ
れる。
Although the semiconductor pellet 47 shown in FIG. 4 has been described in units of pellets that have already been separated, the present invention is not limited to this. Also, the present invention described above
The marking device of the above embodiment can be used. In this case, the stage is controlled so that defective elements among the semiconductor elements arranged in the semiconductor wafer are marked.

【0040】本発明の実施例ではステ−ジ40が移動す
る場合を説明したが、逆にマ−キング部46の方が移動
しても良く、要するに相対的に移動する構成であれば良
い。
In the embodiment of the present invention, the case in which the stage 40 moves has been described. On the contrary, the marking section 46 may move, in other words, any structure may be used as long as it moves relatively.

【0041】また、図2,図4では、いずれのマーク3
1,32,48も、方形のペレットに対して斜方向にマ
ークの境目が形成されるようにしたが、ペレットの分離
帯や表面の配線等と、マーキングが明瞭に区別できるよ
うに、45度程度の傾斜マークが好ましく、30度乃至
60度でも可能である。
In FIG. 2 and FIG.
1, 32 and 48 are also formed such that the boundaries of the marks are formed in the oblique direction with respect to the rectangular pellets, but at a 45 ° angle so that the markings can be clearly distinguished from the separation bands of the pellets and the wiring on the surface. A tilt mark of the order of magnitude is preferred, and 30 to 60 degrees is possible.

【0042】尚、図1,図3の各ブロックは、機構部分
及び光学機器部分を除いて、半導体集積回路装置を主構
成とする配線基板の組み合わせによって実現できるが、
このような複数の配線基板に所定の回路機能を組み込む
他に、パーソナル・コンピュータを使用して、これに措
定のプログラムを組み込むことによっても実現すること
ができ、この場合はプログラムの変更により、簡単に機
能の変更ができる。
Each of the blocks shown in FIGS. 1 and 3 can be realized by a combination of a wiring board having a semiconductor integrated circuit device as a main component, except for a mechanical portion and an optical device portion.
In addition to incorporating predetermined circuit functions into such a plurality of wiring boards, the present invention can also be realized by incorporating a prescribed program into a personal computer and using a personal computer. Function can be changed.

【0043】[0043]

【発明の効果】以上の通り、本発明によれば、半導体素
子又は半導体ペレットに相応した面積のマークが形成さ
れるため、これを正確に判読できるようになり、上述し
た(1)乃至(8)の各課題がことごとく達成される。
As described above, according to the present invention, since a mark having an area corresponding to a semiconductor element or a semiconductor pellet is formed, the mark can be accurately read, and the above-mentioned (1) to (8) ) Are all achieved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明と関連したマ−キング装置のブロック図
である。
FIG. 1 is a block diagram of a marking device related to the present invention .

【図2】図1の構成のマ−キング装置によって形成され
たマ−クを示す斜視図である。
FIG. 2 is a perspective view showing a mark formed by the marking device having the configuration of FIG . 1 ;

【図3】本発明の実施例のブロック図である。FIG. 3 is a block diagram of an embodiment of the present invention .

【図4】図3の本発明の実施例によって形成されたマ−
クを示す斜視図である。
[4] 3 Ma formed by embodiments of the present invention -
FIG.

【図5】従来のマ−キング装置を示すブロック図であ
る。
FIG. 5 is a block diagram showing a conventional marking device.

【符号の説明】[Explanation of symbols]

11,51 マ−キング跡認識部 12,52 マ−キング面積算出部 13,46、53 マ−キング部 14,40、54 ステ−ジ 15,55 マ−キング面積規格格納部 16,48、56 比較部 17,49、57 判断部 18,45、58 ステ−ジ駆動部 19 不足分マ−キング回数格納部 20 マ−キング回数算出部 21 ステ−ジ移動量算出部 22 ステ−ジ移動量格納部 31,32、48 マ−ク 30、47 半導体ペレット 41 画像入力手段 42 表面積算出手段 42′ マ−ク表面積算出部 43 マ−ク表面積指定部 44 ステ−ジ移動量算出部 11,51 Marking mark recognition unit 12,52 Marking area calculation unit 13,46,53 Marking unit 14,40,54 Stage 15,55 Marking area standard storage unit 16,48,56 Comparison section 17, 49, 57 Judgment section 18, 45, 58 Stage drive section 19 Insufficient marking number storage section 20 Marking number calculation section 21 Stage movement amount calculation section 22 Stage movement amount storage Sections 31, 32, 48 Marks 30, 47 Semiconductor pellets 41 Image input means 42 Surface area calculation means 42 'Mark surface area calculation section 43 Mark surface area designation section 44 Stage movement amount calculation section

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体ウェハ上に形成された半導体素子
の内、所定の規格内に入っていない半導体素子の表面に
マークを施す手段を備えた半導体ウェハのマーキング装
置において、前記半導体素子の表面積を検出して算出す
る手段と、この手段に基いて前記マークの必要面積を指
定する手段と、この手段の指定値に基いて前記マークを
形成する制御手段とを備えたことを特徴とする半導体ウ
ェハのマーキング装置。
1. A semiconductor wafer marking apparatus comprising: means for marking a surface of a semiconductor element which does not conform to a predetermined standard among semiconductor elements formed on the semiconductor wafer. A semiconductor wafer comprising: means for detecting and calculating; means for specifying a required area of the mark based on the means; and control means for forming the mark based on a value specified by the means. Marking device.
JP7133700A 1995-05-31 1995-05-31 Semiconductor wafer marking equipment Expired - Fee Related JP2818551B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7133700A JP2818551B2 (en) 1995-05-31 1995-05-31 Semiconductor wafer marking equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7133700A JP2818551B2 (en) 1995-05-31 1995-05-31 Semiconductor wafer marking equipment

Publications (2)

Publication Number Publication Date
JPH08330367A JPH08330367A (en) 1996-12-13
JP2818551B2 true JP2818551B2 (en) 1998-10-30

Family

ID=15110849

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7133700A Expired - Fee Related JP2818551B2 (en) 1995-05-31 1995-05-31 Semiconductor wafer marking equipment

Country Status (1)

Country Link
JP (1) JP2818551B2 (en)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5735333A (en) * 1980-08-12 1982-02-25 Nec Corp Inspection equipment of semiconductor wafer
JPS6024031A (en) * 1983-07-19 1985-02-06 Telmec Co Ltd Semiconductor wafer prober
JPS62136041A (en) * 1985-12-10 1987-06-19 Canon Inc wafer prober
JPS62118691U (en) * 1986-01-20 1987-07-28
JP2858983B2 (en) * 1991-03-15 1999-02-17 山形日本電気株式会社 Semiconductor wafer probing equipment

Also Published As

Publication number Publication date
JPH08330367A (en) 1996-12-13

Similar Documents

Publication Publication Date Title
US5134575A (en) Method of producing numerical control data for inspecting assembled printed circuit board
US6118894A (en) Integrated circuit probe card inspection system
US5119436A (en) Method of centering bond positions
CN1950709B (en) Probing of devices
US7573280B2 (en) Semiconductor device, method and apparatus for testing same, and method for manufacturing semiconductor device
US7013039B2 (en) Image processing method, an image processing device and a bonding apparatus
EP0413349B1 (en) Wire bonding inspecting apparatus
KR20160029421A (en) Pattern analysis method of semiconductor device
JP2818551B2 (en) Semiconductor wafer marking equipment
JP4757595B2 (en) Mounting component inspection equipment
JP2000036698A (en) Method and apparatus for inspecting electronic component mounted circuit board
JP2999298B2 (en) Electronic component position detecting device using image recognition means
JPH07263488A (en) Semiconductor chip, tab tape, inner lead bonder and manufacture of semiconductor device
US20050269713A1 (en) Apparatus and method for wire bonding and die attaching
JP2694462B2 (en) Positioning method for semiconductor wafer chips
JP2560645B2 (en) Semiconductor device lead bending inspection method
KR100441275B1 (en) Testing method for lead of semiconductor package
JP3317417B2 (en) Pattern inspection method
JP4087973B2 (en) Inter-component inspection method and apparatus for mounted components
JPS5857780A (en) Printed circuit board inspection method and equipment
JPH06216214A (en) Package test method, package alignment method, probe contact state determination device, and brazing device
JPH08110216A (en) Object surface recognition processing device of appearance inspection device
JPH0685016A (en) Semiconductor chip inspection equipment
JPS6281036A (en) Pattern recognition method
JPS61250568A (en) Method for detecting terminal position of printed circuit board

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19980217

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980721

LAPS Cancellation because of no payment of annual fees