[go: up one dir, main page]

JP2721093B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2721093B2
JP2721093B2 JP4217254A JP21725492A JP2721093B2 JP 2721093 B2 JP2721093 B2 JP 2721093B2 JP 4217254 A JP4217254 A JP 4217254A JP 21725492 A JP21725492 A JP 21725492A JP 2721093 B2 JP2721093 B2 JP 2721093B2
Authority
JP
Japan
Prior art keywords
film substrate
semiconductor device
film
insulating film
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4217254A
Other languages
English (en)
Other versions
JPH0645479A (ja
Inventor
晃 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP4217254A priority Critical patent/JP2721093B2/ja
Priority to GB9607233A priority patent/GB2300068B/en
Priority to GB9305127A priority patent/GB2269935B/en
Priority to US08/032,653 priority patent/US5382829A/en
Priority to DE4309186A priority patent/DE4309186A1/de
Publication of JPH0645479A publication Critical patent/JPH0645479A/ja
Priority to US08/312,275 priority patent/US5534727A/en
Application granted granted Critical
Publication of JP2721093B2 publication Critical patent/JP2721093B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1327—Moulding over PCB locally or completely

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は半導体装置に関し、特
にマイクロ波帯にて使用する高周波パッケージに関する
ものである。
【０００２】
【従来の技術】図１６は従来の半導体装置のモールド前
のフィルム（以下フィルム基板ともいう）の上面図であ
り、図において、１は例えば厚さ１００μｍ，縦６ｍｍ
×横８ｍｍのポリイミド等の絶縁性フィルム、２は例え
ば大きさ数ｍｍ角の増幅器等の高周波用半導体装置（以
下、半導体チップとも言う）である。また、３ａ〜３ｅ
は上記絶縁性フィルム１上面に、一般にコバール等の金
属を用いて同一面形成された厚さ１０μｍ程度の上層金
属配線であり、それぞれ３ａは上記高周波用半導体装置
２のグランドパッド、３ｂは上記高周波用半導体装置２
と信号のやりとりを行う外部リード、３ｃは上記高周波
用半導体装置２にバイアス電圧を印加する際のインダク
タンスを整合するためのメアンダ型のインダクタ、３ｄ
は同じく上記高周波用半導体装置２にバイアス電圧を印
加する際のインダクタンスを整合するためのスパイラル
型のインダクタ、３ｅは後述するスルーホールを介して
上記スパイラル型のインダクタ３ｄと接続する補助配線
である。上記各上層金属配線３ｂ〜３ｄは金等のワイヤ
６を用いてそれぞれ上記高周波用半導体装置２と結線さ
れている。
【０００３】４は上記絶縁性フィルム１に形成されたス
ルーホールであって、フィルム１の下面に形成された下
層金属配線５と上記上層金属配線３とを、その内部に形
成された導電層により電気的に結線するものであり、こ
こではスパイラル型インダクタ３ｄの終端部がスルーホ
ール４，下層金属配線５を介して補助配線３ｅと接続さ
れている。
【０００４】図１７は図１６の半導体装置のモールド後
のＡ−Ａ′での断面図であり、図において、８はモール
ド材料であり、一般に樹脂が用いられる。また高周波用
半導体装置２と上層金属配線（グランドパッド）３ａと
は一般にハンダ等を用いてダイボンドされており、高周
波用半導体装置２の裏面の接地導電層（図示せず）と上
層金属配線（グランドパッド）３ａとは電気的に結線さ
れている。また４ａはスルーホール４内に充填された導
電層である。
【０００５】次に動作について説明する。一般にマイク
ロ波帯等の高周波帯にて動作する半導体装置では、配線
が分布定数線路として機能するために配線そのものが受
動回路として機能する。また高周波であるため微小なイ
ンダクタンス（数ｎＨ程度）を用いることも多い。すな
わち、図１６のフィルム１上の上層金属配線３ｃ，３ｄ
は上記増幅器である高周波用半導体装置２にバイアス電
位を印加する際に、それぞれメアンダ型のインダクタ，
スパイラル型のインダクタとして機能している。そして
一般に配線による受動回路は図１６のように大型なもの
となるので、これをモールドして得られたパッケージは
大型なものであった。
【０００６】
【発明が解決しようとする課題】従来の半導体装置は以
上のように構成されているので、パッケージが大型化し
てしまい、パッケージを使用するシステムの小型化の障
害となるという問題点があった。
【０００７】この発明は上記のような問題点を解消する
ためになされたもので、従来の装置と同等の機能を有し
ながら高周波特性を損なうことなくパッケージ寸法を小
型化することができる半導体装置を得ることを目的とす
る。
【０００８】
【課題を解決するための手段】この発明にかかる半導体
装置は、その一主面に高周波用半導体チップが配置され
るとともに、その一主面および他主面に上記回路要素が
配置された絶縁性フィルム基板を、折り曲げて重ね合わ
せて、または、複数回折り返して重ね合わせて、また
は、渦巻き状に巻いて、あるいは複数のフィルム基板を
用いてこれらを積層した状態で、モールドするようにし
たものである。
【０００９】また、上記折り曲げて重ね合わされた絶縁
性フィルム基板，複数回折り返して重ね合わされた絶縁
性フィルム基板，渦巻き状に巻いた絶縁性フィルム基
板，あるいは複数に分割した絶縁性フィルム基板の、上
部と下部に位置するフィルム間に、これらフィルム間を
電磁的に遮蔽する電磁シールド層を設けたものである。
【００１０】また、上記半導体チップをモールド材料よ
りも低い誘電率を有する材料で覆うようにしたものであ
る。
【００１１】また、上記分割された絶縁性フィルム基板
のうち、上記半導体チップを搭載する基板に他の基板よ
りも剛性の高いものを用いるようにしたものである。
【００１２】
【作用】この発明においては、絶縁性フィルム基板を折
り曲げて重ね合わせた，複数回折り返して重ね合わせ
た，あるいは渦巻き状に巻いた状態でモールドしたの
で、パッケージが小型になる。
【００１３】また、上記折り曲げて重ね合わせた絶縁性
フィルム基板，複数回折り返して重ね合わせた絶縁性フ
ィルム基板，あるいは渦巻き状に巻いた絶縁性フィルム
基板の、上部と下部に位置するフィルム間に、これらフ
ィルム間を電磁的に遮蔽する電磁シールド層を設けたの
で、隣接するフィルム間が高周波的に分離され、高周波
的な性能が損なわれることがない。
【００１４】また、上記複数の絶縁性フィルム基板の上
部と下部に位置するフィルム間に、これらフィルム間を
電磁的に遮蔽する電磁シールド層を設けたので、隣接す
るフィルム間が高周波的に分離され、高周波的な性能が
損なわれることがない。
【００１５】また、絶縁性フィルム基板を複数の絶縁性
フィルム基板に分割し、これらを積層して電気的に接続
してモールドしたので、立体的に回路を配置することが
でき、パッケージが小型になる。
【００１６】また、上記分割したフィルムの、上記半導
体チップを搭載するフィルム上に、他の回路要素を有す
るフィルムを積層し、これらフィルム間に電磁シールド
層を設けたので、上記半導体チップからの不要な電磁波
の放射やパッケージ外部の回路要素との不要なカップリ
ングを防ぐことができる。
【００１７】また、上記複数のフィルムの、上記半導体
チップを搭載するフィルム基板を、他の回路要素を搭載
する分割されたフィルム基板よりも高剛性のものとする
ことで、半導体チップの周辺を高剛性に保ちながら、上
記他の回路要素を有するフィルム基板をフレキシブルな
ものにできるため、加工，組立が容易になり、かつ半導
体チップに曲げ等によるダメージが入るのを防ぐことが
できる。
【００１８】また上記複数のフィルム基板上の半導体チ
ップまたは回路要素を、モールド材料よりも低誘電率な
材料で覆うことにより、上記半導体チップや回路要素の
上部の寄生容量を低減することができる。
【００１９】
【実施例】以下、本発明の実施例を図について説明す
る。 実施例１． 図１は本発明の第１の実施例によるモールド前の半導体
装置の上面図であり、図１６と同一符号は同一または相
当部分を示し、４１は高周波用半導体チップ２をマウン
トするグランドパッド３ａと下層金属配線５ｂとを接続
するために、例えば厚さ１００μｍ，縦６ｍｍ×横８ｍ
ｍの絶縁性フィルム１に形成されたスルーホールであ
り、内部には導電層４１ａが充填されている。またＢ−
Ｂ′線は上記フィルム１を、上記下層金属配線５ａと下
層金属配線５ｂとが向かい合わせとなるように折り曲げ
る際の折り曲げ位置を示すものである。
【００２０】また図２は上記モールド前の半導体装置の
半導体チップ２周囲をスペーサ材料７を用いて被覆した
状態での図１のＡ−Ａ′線における断面図である。上記
スペーサ材料７としては、例えばガラス等の低誘電率か
つ絶縁性の高いものが好ましい。
【００２１】さらに図３は図２に示したフィルム１をＢ
−Ｂ′線に沿って折り曲げた後、モールドした場合の様
子を示し、８は樹脂等のモールド材料であり、また対向
するフィルム１裏面間には、絶縁性の接着材９が塗布さ
れている。
【００２２】次に製造方法について説明する。図３に示
したような半導体装置を製造する方法を以下に２例示
す。 (1) フィルム１上に半導体チップ２をダイボンドした
後、ワイヤ６でボンディングし、続いてＢ−Ｂ′線に沿
って折り曲げた後、モールドする。 (2) フィルム１を予めＢ−Ｂ′線に沿って折り曲げてお
き、半導体チップ２をダイボンドし、続いてワイヤ６で
ボンディングした後、モールドする。 またスペーサ材料７の形成はボンディング後であればよ
く、上記(1) のような方法でも、折り曲げ位置Ｂ−Ｂ′
線付近のフィルム１の長手方向の幅が、その厚みに比べ
て数倍程度となるように設計することで、フィルム１折
り曲げ時にスペーサ材料７に曲げ応力が作用するのを防
止することができる。
【００２３】次に作用効果について説明する。本パッケ
ージでは図１のＢ−Ｂ′線の折り曲げ位置に沿ってフィ
ルム１を折り曲げ、Ｂ−Ｂ′線の折り曲げ位置よりも紙
面右側にあるメアンダ型インダクタ３ｃやスパイラル型
インダクタ３ｄを半導体チップ２の下側に配置させるこ
とにより、回路を立体的に配置でき、パッケージの小型
化を実現することができる。
【００２４】またハンダ等により半導体チップ２の裏面
の接地導電層（図示せず）と結合している上層金属配線
（グランドパッド）３ａを、スルーホール４１を用いて
下層金属配線５ｂに結合させることにより、上記下層金
属配線５ｂが電磁シールド層として作用するものとな
り、グランドパッド３ａで遮蔽しきれない電磁界が遮蔽
され、隣接する信号線路間において信号がお互い影響し
合う、いわゆるカップリングを防止することができ、半
導体チップ２とインダクタ３ｃ，３ｄとの間を電気的に
分離できるため、高周波特性が劣化することがない。
【００２５】また半導体チップ２の上部をモールド材料
８よりも誘電率の低いスペーサ材料７で覆うことによ
り、モールド材料８の寄生容量を軽減でき、寄生容量に
起因する高周波特性の劣化を少なくできる。
【００２６】なお上記実施例では、折り曲げたフィルム
１間の隙間に絶縁性接着剤９を塗布したが、該接着剤９
の主たる目的は部材の接着よりも下層金属配線５ａ，５
ｂ間の絶縁にあるため、もしこれらの金属配線５ａ，５
ｂ間を短絡しないような所定の距離に保つことができる
ならば、接着剤９を塗布する必要はない。
【００２７】実施例２．図４は本発明の第２の実施例に
よるモールド前の半導体装置の上面図であり、図に示す
ように、この実施例では比較的大きなメアンダ型インダ
クタ３ｆがこれに合わせた大きさを有する絶縁性フィル
ム１１表面に形成されており、またこの絶縁性フィルム
１１の下面には全面に下層金属配線５ｃが形成され、上
記グランドパッド３ａとスルーホール４１を介して結線
されている。
【００２８】図５は図４の絶縁性フィルム１１をＢ−
Ｂ′，Ｃ−Ｃ′，Ｄ−Ｄ′，Ｅ−Ｅ′，Ｆ−Ｆ′の各部
分で蛇腹状に折り返してモールドした際の半導体装置
の、Ａ−Ａ′線に沿った断面図であり、このように、フ
ィルム１１を複数回折り曲げることにより複数層にわた
り回路が立体配置され、長いフィルムを取り扱う際、上
記第１の実施例のように単に２つ折りする場合に比べ、
パッケージをより小型化できる。
【００２９】またこの構造では、フィルム１を複数回折
り返すことにより、対向するフィルム表面間でのカップ
リングは生じるが、断面略コ字型の折り返し単位でのフ
ィルム間のカップリングは下層金属配線５ｃにより防止
することができる。また図６に示すように、メアンダ型
のインダクタ３ｆを半導体チップ２と対向しないように
ずらして形成し、これを複数回折り返して図７のように
構成することで、対向するフィルム表面間でのカップリ
ングを防止することもできる。
【００３０】なお、この実施例でも、折り曲げられたフ
ィルム間に絶縁性接着剤９が塗布されているが、短絡の
問題がない場合には特に接着剤９を塗布する必要はな
い。
【００３１】実施例３．図８は本発明の第３の実施例に
よる半導体装置の断面図であり、図に示すように、この
実施例では、図４に示したように比較的大きなインダク
タ３ｆを有するフィルム１１を、渦巻き状に巻くことに
より回路を立体的に配置させるようにしたものである。
このような構造を得るには、図４に示したフィルム１１
表面のインダクタ３ｆが形成された領域全面に絶縁性接
着剤９を塗布し、半導体チップ２が搭載された端部とは
反対側の端部より反時計回りにフィルム１１を巻く方法
が考えられる。
【００３２】このようにすることで、パッケージを小型
化することができるとともに、隣接するフィルム間には
下層金属配線５ｃが介在することとなり、回路間の不要
な高周波的カップリングを減少することができ、高周波
的な特性は損なわれない。
【００３３】実施例４． 図９は本発明の第４の実施例によるモールド前の半導体
チップが搭載された第１のフィルム１２の上面図、図１
０はスパイラル型のインダクタが形成された第２のフィ
ルム１０の上面図を示し、図１１に示すようにこの実施
例で２つのフィルムを２つに分割し、これらを積層した
状態でモールドするようにしたものである。
【００３４】すなわち、上記各図において、第１のフィ
ルム１２の上面に形成されたグランドパッド３ａに半導
体チップ２がダイボンドされており、該チップ２はワイ
ヤ６により外部リード３ｂに接続されるとともに、スル
ーホール４２を用いて下層金属配線５ｃと接続されてい
る。さらに上記第１のフィルム１２の上面にはインダク
タにバイアス電位を印加するための上層金属配線３ｇが
形成され、スルーホール４３を介して下層金属配線５ｄ
と接続されている。このとき下層金属配線５ｃ，５ｄは
接続用パッドとして用いられている。
【００３５】また第２のフィルム１０の下面には、下層
金属配線１５によってスパイラル型のインダクタが形成
され、該下層金属配線１５の両端部は、スルーホール４
４，４５を介してその上面に形成された上層金属配線１
３ａ，１３ｂに接続されている。ここで上層金属配線１
３ａは上記第１のフィルム１２の下層金属配線５ｄと接
続するための接続用パッドとして用いられ、上層金属配
線１３ｂは上記第１のフィルム１２の下層金属配線５ｃ
と接続するための補助配線として用いられている。
【００３６】そして以上のように構成された第１及び第
２のフィルム１２，１０は図１１に示すように、ワイヤ
ボンド終了後にスペーサ材料７で半導体チップ２を被覆
した後、モールド時に、上記第１のフィルム１２の下面
と、上記第２のフィルム１０の上面とを対向させ、これ
ら両フィルム間に絶縁性接着剤９を塗布し、上記第１の
フィルム１２下面の下層金属配線５ｃ，５ｄと、上記第
２のフィルム１０上面の上層金属配線１３ｂ，１３ａと
をそれぞれ接触させた状態でモールド材料８を用いてモ
ールドする。なお４３ａ，４４ａ．４５ａはそれぞれス
ルーホール４３，４４，４５内に充填された導電層を示
す。
【００３７】このようにすることで、半導体チップ２の
下方に、スパイラル型インダクタ１５を立体的に配置で
きるため、パッケージの大きさを小さくできる。また本
例では第１のフィルム１２上には半導体チップ２のみし
か搭載されていないため、半導体チップ２裏面の接地電
極（図示せず）と接続するグランドパッド３ａにより、
半導体チップ２と上記金属配線１５により構成されるス
パイラルインダクタとを高周波的に充分分離することが
でき、高周波特性が劣化することがない。また本例では
半導体チップ２を、モールド材料８よりも誘電率の低い
スペーサ材料７により覆っているため、不要な寄生容量
の発生を抑制でき、高周波特性の良好なパッケージを形
成できる。
【００３８】またさらに、上記第１のフィルム１２にセ
ラミック等の素材を用いて第２のフィルム１０よりも高
剛性なものとすることで、モールド時の樹脂の熱変形に
起因する半導体チップ２の曲がりによるダメージを防ぎ
ながら第２のフィルム１０を曲げて張り合わせることが
できるので、絶縁性接着剤９の塗布状態によって両フィ
ルム間の間隔に誤差が生じても、下層金属配線５ｃ，５
ｄと上層金属配線１３ｂ，１３ａとの接触を保つことが
でき、パッケージの加工，組立が容易となる。
【００３９】実施例５． 図１２は本発明の第５の実施例によるモールド前の第１
のフィルム１２の上面図、図１３はスパイラル型のイン
ダクタが形成された第２のフィルム１０の上面図を示
し、この実施例では、半導体チップを搭載したフィルム
上にインダクタが形成されたフィルムを積層するように
したものである。上記各図において、１２は第１のフィ
ルムであり、その上面にはグランドパッド３ａを介して
半導体チップ２がダイボンドされており、該半導体チッ
プ２はワイヤ６により外部リード３ｂに接続されるとと
もに、後述する第２のフィルムの上層金属配線と接続す
るための上層金属配線３ｈ及び３ｉが形成され、また前
記上層金属配線３ｉはワイヤ６により半導体チップ２と
接続されている。さらに上記第２のフィルムの上層金属
配線と接続が行いやすいように、上層金属配線３ａ，３
ｈ，３ｉにはそれぞれ拡張部３０ａ，３０ｈ，３０ｉが
形成されている。
【００４０】また１０は第２のフィルムであり、その下
面には下層金属配線２３によりメアンダ型のインダクタ
が形成されており、その両端部はそれぞれスルーホール
４６，４７を介して上層金属配線２５ａ，２５ｂと接続
されている。さらに第２のフィルム１０の上面には、そ
の両側を除く比較的大きな領域に電磁シールド層となる
上層金属配線２５ｃが形成されている。またこの上層金
属配線２５ｃには上記第１のフィルム１２のグランドパ
ッド３ａの拡張部３０ａとの接続を容易にするための拡
張部２５０ｃが形成されている。なお上記第２のフィル
ム上面の上層金属配線２５ａ，２５ｂは上記第１のフィ
ルム１２の上層金属配線３ｈ，３ｉの拡張部３０ｈ，３
０ｉとの接続を行うための接続用パッドとして用いられ
ている。
【００４１】そして以上のように構成された第１及び第
２のフィルム１２，１０は図１４に示すように、ワイヤ
ボンド終了後にスペーサ材料７で半導体チップ２を被覆
した後、モールド時に、上記第１のフィルム１２の上面
と、上記第２のフィルム１０の上面とを対向させ、これ
ら両フィルム間にスペーサ材料７を介在させて、上記第
２のフィルム１０上面の上層金属配線２５ａ，２５ｂ，
及び拡張部２５０ｃと、上記第１のフィルム１２上面の
上層金属配線３ｈ，３ｉ，及び拡張部３０ａとをそれぞ
れ接触させ、さらに第２のフィルムの裏面をスペーサ材
料７で覆った状態でモールド材料８を用いてモールドす
る。なお４６ａはスルーホール４６内に充填された導電
層を示す。
【００４２】このようにすることで、半導体チップ２の
上に、インダクタ２３を立体的に配置することができ、
パッケージを小型化できる。また上述したように半導体
チップ２と第２のフィルム１０のインダクタ２３との間
に電磁シールド層となる上層金属配線２５ｃを設けたの
で、各フィルム間の高周波的カップリングを小さくで
き、高周波特性が劣化することがない。さらに上記上層
金属配線２５ｃは上記半導体チップ２を覆うように配置
されているため、半導体チップ２からパッケージ外部へ
の高周波電磁波の漏れを少なくでき、いわゆる高周波シ
ールドを行うことができる効果もある。
【００４３】さらに該第５の実施例において、第１のフ
ィルム１２に、第２のフィルム１０よりも高剛性な材料
を用いることにより、モールド時に第２のフィルム１０
の曲げによって第１のフィルム１２に応力が加わって
も、半導体チップ２を平坦に保つことができ、チップ２
がダメージを受けることがなく、組立性，加工性が良好
となる。
【００４４】また、第１のフィルム１２と第２のフィル
ム１０との間のスペーサ材料７及び第２のフィルム１０
の下層配線２３上に形成されたスペーサ材料７を、モー
ルド材料８よりも低誘電率な材料にすることにより、不
要な寄生容量を低減することができる。さらに、該実施
例において、第１のフィルム１２下方に下層金属配線を
形成してスルーホールを介して上層金属配線と結線する
ようにしてもよい。
【００４５】なお上記各実施例では、絶縁性フィルムの
上層または下層の金属配線により構成される回路要素と
してスパイラル型やメアンダ型のインダクタの例を示し
たが、金属配線によっては、例えばインピーダンス整合
用のスタブ等や、共振回路等を構成するようにしてもよ
い。
【００４６】また上記第２の実施例におけるフィルムの
折り曲げ回数や、第３の実施例におけるフィルムの巻き
数、及び第４，第５の実施例におけるフィルムの重ね合
わせ枚数は上述の実施例に限られるものではない。例え
ば、図１５に示すように、第２のフィルム１０下方に、
上層金属配線１７，下層金属配線１６を有しこれらがス
ルーホール導電層１８で接続された第３のフィルム基板
１４を配置し、上記上層金属配線１７を用いて上記第２
のフィルム基板１０の下層金属配線１５と接続すること
でフィルム基板を３層積み重ねた構造の半導体装置が実
現できる。
【００４７】なお、上記第２ないし第５の実施例におい
ても、フィルム間に絶縁性接着剤９を塗布したが、該接
着剤９の主たる目的は部材の接着よりも絶縁にあるた
め、短絡の恐れがない場合にはこれを塗布する必要はな
い。
【００４８】
【発明の効果】以上のように、この発明に係る半導体装
置によれば、その一主面に高周波用半導体チップが配置
されるとともに、その一主面および他主面に上記回路要
素が配置された絶縁性フィルム基板を、折り曲げて重ね
合わせた、または、複数回折り返して重ね合わせた、ま
たは、渦巻き状に巻いた状態でモールドしたので、パッ
ケージを小型にできる効果がある。
【００４９】さらに、上記折り曲げて、あるいは複数回
折り返して、さらにあるいは渦巻状に巻いて重ね合わせ
たフィルムの間に電磁シールド層を設けたので、隣接す
るフィルム間が高周波的に分離され、高周波特性の劣化
が少ないパッケージが得られる効果がある。
【００５０】あるいは、複数の絶縁性フィルム基板を用
い、第２のフィルムを、第１のフィルムの半導体チップ
が形成された面とは反対側の面にて張り合わせ、第１の
フィルムの半導体チップと第２のフィルムの回路とを電
気的に結線したので、あるいは、第１のフィルムの半導
体チップ上部に絶縁性材料をはさんで第２のフィルムを
張り合わせた状態でモールドし、第１のフィルムの半導
体チップと第２のフィルムの回路とを結線したので、立
体的に回路を配置でき、パッケージを小型にできる効果
がある。
【００５１】また、上記第１のフィルム上に上記第２の
フィルムを積層する際に、第２のフィルムに電磁シール
ド層を設け、上記第１のフィルム上の半導体チップを覆
うようにしたので、半導体チップからの不要な電磁波の
放射やパッケージ外部の回路要素との不要なカップリン
グを防止することができ、信頼性の高いパッケージが得
られる効果がある。
【００５２】また、上記複数のフィルム基板のうち、半
導体チップを搭載するフィルムに高い剛性を有する材料
を用いることにより、組立，加工が容易で、半導体チッ
プに曲げ等の応力が加わりにくく、チップ破損等が生じ
にくいパッケージが得られる効果がある。
【００５３】さらに、上記半導体チップまたは回路要素
の上部をモールド材料より低誘電率な材料により覆うこ
とで、半導体チップや金属配線等の回路要素の上部の寄
生容量を低減でき、高周波的な性能劣化の少ないパッケ
ージが得られるという効果がある。
【図面の簡単な説明】
【図１】この発明の第１の実施例による半導体装置のモ
ールド前の絶縁性フィルム基板の上面図。
【図２】上記絶縁性フィルム基板の半導体チップをスペ
ーサ材料を用いて被覆した後の断面図。
【図３】上記スペーサ材料を用いて被覆した絶縁性フィ
ルム基板をモールドした際の断面図。
【図４】本発明の第２の実施例による半導体装置のモー
ルド前の絶縁性フィルム基板の上面図。
【図５】上記絶縁性フィルム基板をモールドした際の断
面図。
【図６】上記第２の実施例の変形例によるモールド前の
絶縁性フィルム基板の上面図。
【図７】上記変形例の絶縁性フィルム基板をモールドし
た際の断面図。
【図８】本発明の第３の実施例による半導体装置の断面
図。
【図９】本発明の第４の実施例によるモールド前の第１
のフィルム基板の上面図。
【図１０】上記実施例のモールド前の第２のフィルム基
板の上面図。
【図１１】上記実施例における第１及び第２のフィルム
基板をモールドした際の断面図。
【図１２】本発明の第５の実施例によるモールド前の第
１のフィルム基板の上面図。
【図１３】上記実施例のモールド前の第２のフィルム基
板の上面図。
【図１４】上記実施例における第１及び第２のフィルム
基板をモールドした際の断面図。
【図１５】本発明の第４の実施例においてフィルム基板
を３層積層した場合の断面図。
【図１６】従来のモールド前のフィルム基板の上面図。
【図１７】従来の半導体装置の断面図。
【符号の説明】
１ 絶縁性フィルム基板 ２ 半導体装置（チップ） ３ａ〜３ｉ 上層金属配線 ４１〜４７ スルーホール ５ａ〜５ｃ 下層金属配線 ６ ワイヤ ７ スペーサ材料 ８ モールド材料 ９ 絶縁性接着剤 １０ 第２のフィルム １１ フィルム基板 １２ 第１のフィルム １３ａ，１３ｂ 上層金属配線 １５ 下層金属配線 １６ 下層金属配線 １７ 下層金属配線

Claims (11)

    (57)【特許請求の範囲】
  1. 【請求項１】 その表面に高周波用半導体チップ及びこ
    れと接続する回路要素を搭載した絶縁性フィルム基板を
    折り曲げて重ね合わせ、該絶縁性フィルム全体を樹脂モ
    ールドしてなる半導体装置において、 上記絶縁性フィルム基板の一主面に上記高周波用半導体
    チップを配置するとともに、その一主面および他主面に
    上記回路要素を配置し、 上記絶縁性フィルム基板の他主面同士が対向するように
    折り曲げられている ことを特徴とする半導体装置。
  2. 【請求項２】 請求項１記載の半導体装置において、上記折り曲げて対向した状態となっている絶縁性フィル
    ム基板の裏面に、これらフィルム基板を折り曲げて対向
    板間を電磁的に遮蔽する電磁シールド層を設けた ことを
    特徴とする半導体装置。
  3. 【請求項３】 その表面に高周波用半導体チップ及びこ
    れと接続する回路要素を搭載した絶縁性フィルム基板を
    蛇腹状に複数回折り返して重ね合わせ、該絶縁性フィル
    ム全体を樹脂モールドしてなる半導体装置において、上記蛇腹状に重ね合わせることにより対向する、上記フ
    ィルム基板表面の一主面に上記高周波用半導体チップが
    配置されるとともに、その一主面および他主面に上記回
    路要素が配置されている ことを特徴とする半導体装置。
  4. 【請求項４】 請求項３記載の半導体装置において、 上記絶縁性フィルム基板の他主面全面に、上記折り返さ
    れた絶縁性フィルム基板の一主面と他主面間を電磁的に
    遮断する電磁シールド層を設け たことを特徴とする半導
    体装置。
  5. 【請求項５】 その表面に高周波用半導体チップ及びこ
    れと接続する回路要素を搭載した絶縁性フィルム基板を
    その一端側から渦巻き状に巻き込んで重ね合わせ、全体
    を樹脂モールドしたことを特徴とする半導体装置。
  6. 【請求項６】 請求項５記載の半導体装置において、 上記絶縁性フィルム基板の、上記一端側がその表面側に
    巻き込まれていることを特徴とする半導体装置。
  7. 【請求項７】 請求項５記載の半導体装置において、 上記絶縁性フィルム基板の裏面全体に、上記巻き込まれ
    て重ね合わされた絶縁性フィルム間を電磁的に遮蔽する
    電磁シールド層を設け たことを特徴とする半導体装置。
  8. 【請求項８】 その表面に高周波用半導体チップ及びこ
    れと接続する回路要素を搭載した第１の絶縁性フィルム
    基板と、その裏面に回路要素を搭載する第２のフィルム
    基板とを有し、上記第１のフィルム基板と上記第２のフ
    ィルム基板とを重ね合わせて積層して両フィルム間を電
    気的に接続し、上記積層された絶縁性フィルム基板全体
    を樹脂モールドしてなる半導体装置において、上記第１のフィルム基板を、上記第２のフィルム基板よ
    りも剛性の高いものとした ことを特徴とする半導体装
    置。
  9. 【請求項９】 その表面に高周波用半導体チップ及びこ
    れと接続する回路要素を搭載した第１の絶縁性フィルム
    基板と、その裏面に回路要素を搭載する第２のフィルム
    基板とを有し、上記第１のフィルム基板と上記第２のフ
    ィルム基板とを重ね合わせて積層して両フィルム間を電
    気的に接続し、上記積層された絶縁性フィルム基板全体
    を樹脂モールドしてなる半導体装置において、上記第２のフィルム基板の表面に、該フィルム基板と上
    記第１の フィルム基板間を電磁的に遮蔽する電磁シール
    ド層を設けたことを特徴とする半導体装置。
  10. 【請求項１０】 その表面に高周波用半導体チップ及び
    これと接続する回路要素を搭載した第１の絶縁性フィル
    ム基板と、その裏面に回路要素を搭載する第２のフィル
    ム基板とを有し、上記第１のフィルム基板と上記第２の
    フィルム基板とを重ね合わせて積層して両フィルム間を
    電気的に接続し、上記積層された絶縁性フィルム基板全
    体を樹脂モールドしてなる半導体装置において、 上記第２のフィルム基板の裏面に形成された回路要素
    を、モールド材料よりも低い誘電率を有する材料で被覆
    し たことを特徴とする半導体装置。
  11. 【請求項１１】 請求項１，３，５又は８ないし１０の
    いずれかに記載の半導体装置において、上記半導体チップを、モールド材料よりも低い誘電率を
    有する材料で被覆した ことを特徴とする半導体装置。
JP4217254A 1992-07-21 1992-07-21 半導体装置 Expired - Lifetime JP2721093B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP4217254A JP2721093B2 (ja) 1992-07-21 1992-07-21 半導体装置
GB9607233A GB2300068B (en) 1992-07-21 1993-03-12 Semiconductor device
GB9305127A GB2269935B (en) 1992-07-21 1993-03-12 Semiconductor device
US08/032,653 US5382829A (en) 1992-07-21 1993-03-17 Packaged microwave semiconductor device
DE4309186A DE4309186A1 (de) 1992-07-21 1993-03-22 Halbleitereinrichtung
US08/312,275 US5534727A (en) 1992-07-21 1994-09-23 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4217254A JP2721093B2 (ja) 1992-07-21 1992-07-21 半導体装置

Publications (2)

Publication Number Publication Date
JPH0645479A JPH0645479A (ja) 1994-02-18
JP2721093B2 true JP2721093B2 (ja) 1998-03-04

Family

ID=16701266

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4217254A Expired - Lifetime JP2721093B2 (ja) 1992-07-21 1992-07-21 半導体装置

Country Status (4)

Country Link
US (2) US5382829A (ja)
JP (1) JP2721093B2 (ja)
DE (1) DE4309186A1 (ja)
GB (1) GB2269935B (ja)

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2721093B2 (ja) * 1992-07-21 1998-03-04 三菱電機株式会社 半導体装置
US6111306A (en) 1993-12-06 2000-08-29 Fujitsu Limited Semiconductor device and method of producing the same and semiconductor device unit and method of producing the same
JP2944403B2 (ja) * 1993-12-24 1999-09-06 日本電気株式会社 半導体装置
US5478773A (en) * 1994-04-28 1995-12-26 Motorola, Inc. Method of making an electronic device having an integrated inductor
US5428245A (en) * 1994-05-06 1995-06-27 National Semiconductor Corporation Lead frame including an inductor or other such magnetic component
CA2176625C (en) * 1995-05-19 2008-07-15 Donald Harold Fergusen Radio frequency identification tag
DE19523521A1 (de) * 1995-06-30 1997-01-02 Licentia Gmbh Transponder-Drahtspule
FR2738077B1 (fr) * 1995-08-23 1997-09-19 Schlumberger Ind Sa Micro-boitier electronique pour carte a memoire electronique et procede de realisation
JP2987101B2 (ja) * 1996-04-15 1999-12-06 株式会社ニッシン 半導体装置の接続方法並びに半導体装置の接続器
US5789815A (en) * 1996-04-23 1998-08-04 Motorola, Inc. Three dimensional semiconductor package having flexible appendages
US5773887A (en) * 1996-06-03 1998-06-30 Motorola, Inc. High frequency semiconductor component
FI962816L (fi) * 1996-07-11 1998-01-12 Nokia Mobile Phones Ltd Mikropiirimodulien kotelorakenne
JP3695893B2 (ja) * 1996-12-03 2005-09-14 沖電気工業株式会社 半導体装置とその製造方法および実装方法
DE19751095C1 (de) * 1997-11-18 1999-05-20 Siemens Ag Elektrische Verbindungsanordnung
DE19756448A1 (de) * 1997-12-18 1999-06-24 Polus Michael Schaltkreisträger-Packung und Verfahren zu deren Herstellung
US5926369A (en) * 1998-01-22 1999-07-20 International Business Machines Corporation Vertically integrated multi-chip circuit package with heat-sink support
US6061245A (en) * 1998-01-22 2000-05-09 International Business Machines Corporation Free standing, three dimensional, multi-chip, carrier package with air flow baffle
US6008102A (en) * 1998-04-09 1999-12-28 Motorola, Inc. Method of forming a three-dimensional integrated inductor
US6300679B1 (en) 1998-06-01 2001-10-09 Semiconductor Components Industries, Llc Flexible substrate for packaging a semiconductor component
EP1008997B1 (en) * 1998-12-11 2004-10-27 Matsushita Electric Industrial Co., Ltd. High-Q inductor for high frequency
EP1080497A1 (en) 1999-03-08 2001-03-07 Koninklijke Philips Electronics N.V. Display device
DE10018020C5 (de) * 2000-04-11 2014-06-05 Zf Friedrichshafen Ag Gehäuse und Verfahren zu dessen Herstellung
US6710433B2 (en) * 2000-11-15 2004-03-23 Skyworks Solutions, Inc. Leadless chip carrier with embedded inductor
JP3857042B2 (ja) * 2000-11-27 2006-12-13 富士通テン株式会社 基板構造
JP2002237568A (ja) * 2000-12-28 2002-08-23 Texas Instr Inc <Ti> 基板上垂直組立体用の折り曲げた相互接続体上にスタックしたチップスケールパッケージ
US6627984B2 (en) * 2001-07-24 2003-09-30 Dense-Pac Microsystems, Inc. Chip stack with differing chip package types
US7176506B2 (en) * 2001-08-28 2007-02-13 Tessera, Inc. High frequency chip packages with connecting elements
US6856007B2 (en) * 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
TW503496B (en) 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
US6744129B2 (en) * 2002-01-11 2004-06-01 Microtune (San Diego), Inc. Integrated ground shield
US7177143B1 (en) 2002-08-05 2007-02-13 Communication Associates, Inc. Molded electronic components
JP3908671B2 (ja) * 2003-01-29 2007-04-25 松下電器産業株式会社 半導体装置およびそれを用いたディスプレイ装置
WO2004080134A2 (en) * 2003-02-25 2004-09-16 Tessera, Inc. High frequency chip packages with connecting elements
US6972480B2 (en) 2003-06-16 2005-12-06 Shellcase Ltd. Methods and apparatus for packaging integrated circuit devices
WO2005004195A2 (en) 2003-07-03 2005-01-13 Shellcase Ltd. Method and apparatus for packaging integrated circuit devices
JP2005079397A (ja) * 2003-09-01 2005-03-24 Matsushita Electric Ind Co Ltd 半導体装置
US20050067681A1 (en) * 2003-09-26 2005-03-31 Tessera, Inc. Package having integral lens and wafer-scale fabrication method therefor
US20050085016A1 (en) * 2003-09-26 2005-04-21 Tessera, Inc. Structure and method of making capped chips using sacrificial layer
GB0328246D0 (en) 2003-12-04 2004-06-16 Qinetiq Ltd Improvements relating to electronic circuit packages
US20050139984A1 (en) * 2003-12-19 2005-06-30 Tessera, Inc. Package element and packaged chip having severable electrically conductive ties
US20050189622A1 (en) * 2004-03-01 2005-09-01 Tessera, Inc. Packaged acoustic and electromagnetic transducer chips
WO2006000212A1 (de) * 2004-06-25 2006-01-05 Conti Temic Microelectronic Gmbh Elektrische baugruppe mit einer schutzhülle
DE102005008195A1 (de) * 2005-02-23 2006-08-24 Atmel Germany Gmbh Hochfrequenzanordnung
US8143095B2 (en) * 2005-03-22 2012-03-27 Tessera, Inc. Sequential fabrication of vertical conductive interconnects in capped chips
DE102005033218A1 (de) * 2005-07-15 2007-01-18 Printed Systems Gmbh Dreidimensionale Schaltung
US7767543B2 (en) * 2005-09-06 2010-08-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a micro-electro-mechanical device with a folded substrate
US7435625B2 (en) * 2005-10-24 2008-10-14 Freescale Semiconductor, Inc. Semiconductor device with reduced package cross-talk and loss
US7936062B2 (en) 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
US20070190747A1 (en) * 2006-01-23 2007-08-16 Tessera Technologies Hungary Kft. Wafer level packaging to lidded chips
US20080002460A1 (en) * 2006-03-01 2008-01-03 Tessera, Inc. Structure and method of making lidded chips
US8604605B2 (en) 2007-01-05 2013-12-10 Invensas Corp. Microelectronic assembly with multi-layer support structure
DE102007008464B4 (de) * 2007-02-19 2012-01-05 Hottinger Baldwin Messtechnik Gmbh Optischer Dehnungsmessstreifen
JP5183642B2 (ja) * 2007-12-20 2013-04-17 アイシン・エィ・ダブリュ株式会社 半導体装置およびその製造方法
JP5115573B2 (ja) * 2010-03-03 2013-01-09 オムロン株式会社 接続用パッドの製造方法
CN103560119B (zh) * 2013-11-05 2016-06-01 华进半导体封装先导技术研发中心有限公司 用于多屏蔽芯片的三维柔性基板封装结构及制作方法
CN103745959A (zh) * 2014-01-09 2014-04-23 华进半导体封装先导技术研发中心有限公司 基于刚柔结合印刷电路板的三维系统封装结构
JP6304377B2 (ja) * 2014-06-23 2018-04-04 株式会社村田製作所 樹脂基板組合せ構造体
US9461005B2 (en) * 2015-02-12 2016-10-04 Ampleon Netherlands B.V. RF package with non-gaseous dielectric material
TWI594380B (zh) 2015-05-21 2017-08-01 穩懋半導體股份有限公司 封裝結構及三維封裝結構

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB743717A (en) * 1953-02-09 1956-01-25 British Dielectric Res Ltd Improvements in the manufacture of electric circuit components
GB744628A (en) * 1953-05-26 1956-02-08 Specialties Inc Means and method for assembling electric circuit components
US3533023A (en) * 1967-09-19 1970-10-06 Motorola Inc Multilayered circuitry interconnections with integral shields
SE377229B (ja) * 1971-08-27 1975-06-23 Ibm
US3766439A (en) * 1972-01-12 1973-10-16 Gen Electric Electronic module using flexible printed circuit board with heat sink means
JPS5024770A (ja) * 1973-07-05 1975-03-17
JPS56105659A (en) * 1980-01-25 1981-08-22 Nec Corp Multichip lsi
JPS574161A (en) * 1980-06-10 1982-01-09 Nec Corp Coupling element for charge
AU7174181A (en) * 1981-05-21 1982-12-07 Konami Industries Co., Ltd. Device for preventing a computer program from being copied
GB2100925B (en) * 1981-06-25 1985-06-05 Standard Telephones Cables Ltd Fabricating integrated circuits
US4446477A (en) * 1981-08-21 1984-05-01 Sperry Corporation Multichip thin film module
JPS594096A (ja) * 1982-06-30 1984-01-10 日本メクトロン株式会社 異種回路基板相互の接続方法
JPS60138951A (ja) * 1983-12-27 1985-07-23 Fuji Electric Co Ltd 混成集積回路
JPS60263447A (ja) * 1984-06-11 1985-12-26 Nec Corp 電子回路パツケ−ジ
JPS62190796A (ja) * 1986-02-18 1987-08-20 古河電気工業株式会社 二層プリント回路基板
JPS62115761A (ja) * 1986-08-18 1987-05-27 Sanyo Electric Co Ltd 混成集積回路
JPS6373944A (ja) * 1986-09-18 1988-04-04 株式会社東芝 磁気共鳴イメ−ジング装置
JPH0714030B2 (ja) * 1987-04-04 1995-02-15 イビデン株式会社 表面実装部品用パツケ−ジ
DE3718684A1 (de) * 1987-06-04 1988-12-22 Licentia Gmbh Halbleiterkoerper
JPS6416668U (ja) * 1987-07-20 1989-01-27
GB2216638B (en) * 1988-03-04 1992-01-02 British Steel Plc Closures for metallurgical vessel pouring apertures
JP2769331B2 (ja) * 1988-09-12 1998-06-25 株式会社日立製作所 半導体集積回路の製造方法
JP2664440B2 (ja) * 1988-11-11 1997-10-15 三洋電機株式会社 混成集積回路
JPH02148759A (ja) * 1988-11-29 1990-06-07 Toshiba Corp 気密封止型混成集積回路装置
JP2855719B2 (ja) * 1989-03-20 1999-02-10 セイコーエプソン株式会社 半導体装置
JPH02239695A (ja) * 1989-03-13 1990-09-21 Nec Corp 多層プリント配線板
US5285107A (en) * 1989-04-20 1994-02-08 Sanyo Electric Co., Ltd. Hybrid integrated circuit device
US4956695A (en) * 1989-05-12 1990-09-11 Rockwell International Corporation Three-dimensional packaging of focal plane assemblies using ceramic spacers
JPH0397256A (ja) * 1989-09-11 1991-04-23 Sanyo Electric Co Ltd 混成集積回路装置
JPH03124052A (ja) * 1989-10-06 1991-05-27 Nec Corp 樹脂封止型半導体装置
JPH03151657A (ja) * 1989-11-08 1991-06-27 Matsushita Electron Corp 半導体装置
JPH0748539B2 (ja) * 1990-01-26 1995-05-24 三洋電機株式会社 混成集積回路装置
JP2681717B2 (ja) * 1991-07-02 1997-11-26 シャープ株式会社 可撓性を有する配線部材
JP2721093B2 (ja) * 1992-07-21 1998-03-04 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
GB2269935A (en) 1994-02-23
GB9305127D0 (en) 1993-04-28
US5382829A (en) 1995-01-17
DE4309186A1 (de) 1994-02-03
JPH0645479A (ja) 1994-02-18
GB2269935B (en) 1997-01-22
US5534727A (en) 1996-07-09

Similar Documents

Publication Publication Date Title
JP2721093B2 (ja) 半導体装置
JP2000223653A (ja) チップ・オン・チップ構造の半導体装置およびそれに用いる半導体チップ
JP2790640B2 (ja) 混成集積回路部品の構造
US6717257B2 (en) Lead frame decoupling capacitor, semiconductor device packages including the same and methods
US10811344B2 (en) Electronic device
JPH05109802A (ja) 半導体装置
JP3161831B2 (ja) 回路素子モジュール
JP2010183100A (ja) 半導体増幅器
JPH0818390A (ja) 弾性表面波装置
US20230253341A1 (en) Circuit module
JPH0982826A (ja) 半導体素子封止用パッケージおよびそれを用いた回路装置の実装構造
JP4579040B2 (ja) 半導体増幅器
JP3053013B2 (ja) 半導体集積回路装置
JPH0818001A (ja) Ｉｃパッケージ
JPH08111495A (ja) 半導体装置及びその製造方法
JPH09139441A (ja) 半導体装置およびその製造方法
GB2300068A (en) Semiconductor device
JP3041849B2 (ja) 半導体装置及びその製造方法
JPS605055B2 (ja) 半導体装置
JP2006332708A (ja) 半導体装置
JPH07106503A (ja) 半導体装置用パッケージおよび半導体装置
JPH05326814A (ja) 電子回路素子搭載用リードフレーム
JPS5840339B2 (ja) 高周波トランジスタ
JP2830816B2 (ja) 樹脂封止型半導体装置
JPH09139458A (ja) 半導体装置