JP2675362B2 - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JP2675362B2 JP2675362B2 JP63277299A JP27729988A JP2675362B2 JP 2675362 B2 JP2675362 B2 JP 2675362B2 JP 63277299 A JP63277299 A JP 63277299A JP 27729988 A JP27729988 A JP 27729988A JP 2675362 B2 JP2675362 B2 JP 2675362B2
- Authority
- JP
- Japan
- Prior art keywords
- channel layer
- barrier
- layer
- semiconductor material
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/383—Quantum effect devices, e.g. of devices using quantum reflection, diffraction or interference effects
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Junction Field-Effect Transistors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、アハラノフ−ボーム効果により、チャネル
層内を伝播する電子波の干渉効果を利用して動作する半
導体装置に係り、特に超高速スイッチング素子及び多値
論理素子として用いられる半導体装置に関するものであ
る。Description: TECHNICAL FIELD The present invention relates to a semiconductor device that operates by utilizing the interference effect of electron waves propagating in a channel layer due to the Aharanov-Bohm effect, and particularly to ultra-high-speed switching. The present invention relates to a semiconductor device used as an element and a multi-valued logic element.
従来の量子干渉トランジスタにおいては、プロシーデ
ィンブ オブ ザ アイイー ディーエム,4.1,1986（P
ROCEEDINGS OF THE IEDM,4.1,1986）記載のように、
ソース電極がチャネル層に隣接して設けられており、フ
ェルミ分布した電子が直接チャネル内に注入されてい
た。この素子の部分断面図を第２図に示す。この素子
は、エネルギーギャップの狭い半導体から成るチャネル
層１と、該チャネル層１中及びその上下に設けられたエ
ネルギーギャップの広い半導体から成る障壁層２と、ソ
ース電極と接続するソース領域３と、ドレイン電極と接
続するドレイン領域４と、上記障壁層２を介してチャネ
ル層１上に設けられ、ゲート電極と連絡するゲート領域
５を有し、チャネル層内を伝播する電子波の干渉効果
（electrostatic Aharanov Bohm effect）を利用し
て動作する。For conventional quantum interference transistors, the procedure of the IDM, 4.1, 1986 (P
ROCEEDINGS OF THE IEDM, 4.1,1986)
The source electrode was provided adjacent to the channel layer, and the Fermi-distributed electrons were directly injected into the channel. A partial sectional view of this element is shown in FIG. This device includes a channel layer 1 made of a semiconductor having a narrow energy gap, a barrier layer 2 made of a semiconductor having a wide energy gap, provided in and above and below the channel layer 1, a source region 3 connected to a source electrode, The drain region 4 connected to the drain electrode and the gate region 5 provided on the channel layer 1 via the barrier layer 2 and communicating with the gate electrode have an interference effect of an electron wave propagating in the channel layer (electrostatic). Aharanov Bohm effect) works.
上記従来技術は、ソース領域でフェルミ分布していた
電子が直接チャネル層に注入される構造となっている。
この時、流れるドレイン電流は、 で与えられる。ここで、kx,kyはx,y方向の電子の波数ベ
クトル、Ｗはチャネル厚み、ｍは電子の有効質量、ｆは
フェルミ分布関数、VDはドレイン電圧、 はプランク定数の1/2πの値、ｅは電子の電荷である。
また|T（kx）|2は従来構造による電子波の透過確率で、 で与えられる。ここでVGはゲート電圧、Ｌはゲート長で
ある。この|T（kx）|2のゲート電圧依存性により、ドレ
イン電流IDは第３図のような振動を生じ、スイッチング
動作、あるいは多値論理動作が可能となる。しかし、こ
の構造では、前述のようにフェルミ分布した様々な波数
ベクトルkxを持つ電子がソース電極から注入されるた
め、ドレイン電流振動のピーク／バレイ比が小さいとい
う問題があった。The above conventional technique has a structure in which the Fermi-distributed electrons in the source region are directly injected into the channel layer.
At this time, the flowing drain current is Given by Where k x and k y are wave vector of electrons in x and y directions, W is channel thickness, m is effective electron mass, f is Fermi distribution function, V D is drain voltage, Is the value of 1 / 2π of Planck's constant, and e is the charge of the electron.
Also, | T (k x ) | 2 is the probability of transmission of electron waves by the conventional structure, Given by Here, V G is the gate voltage and L is the gate length. Due to the dependence of | T (k x ) | 2 on the gate voltage, the drain current I D causes the oscillation as shown in FIG. 3, and the switching operation or the multivalued logic operation becomes possible. However, this structure has a problem that the peak / valley ratio of the drain current oscillation is small because electrons having various Fermi-distributed wave number vectors k x are injected from the source electrode as described above.
本発明の目的は、ドレイン電流振動のピーク／バレイ
比が大きい量子干渉トランジスタを有する半導体装置を
提供することにある。An object of the present invention is to provide a semiconductor device having a quantum interference transistor having a large peak / valley ratio of drain current oscillation.
上記目的を達成するために、本発明の半導体装置は、
第１の半導体材料から成るチャネル層と、チャネル層中
及びチャネル層上下に設けられた、第１の半導体材料よ
りエネルギーギャップの広い第２の半導体材料から成る
障壁層と、ソース電極と、ドレイン電極と、障壁層を介
してチャネル層上に設けられたゲート電極とを有し、チ
ャネル層内を伝播する電子波の干渉効果を利用して動作
する半導体装置であって、チャネル層とソース電極の間
に、多重障壁構造を設けるようにしたものである。In order to achieve the above object, a semiconductor device of the present invention
A channel layer made of a first semiconductor material, barrier layers made of a second semiconductor material provided in the channel layer and above and below the channel layer and having an energy gap wider than that of the first semiconductor material, a source electrode, and a drain electrode And a gate electrode provided on the channel layer via a barrier layer, which operates by utilizing an interference effect of an electron wave propagating in the channel layer. A multi-barrier structure is provided between them.
また、上記目的を達成するために、本発明の半導体装
置は、第１の半導体材料から成るチャネル層と、チャネ
ル層中及びチャネル層上下に設けられた、第１の半導体
材料よりエネルギーギャップの広い第２の半導体材料か
ら成る障壁層と、ソース電極と、ドレイン電極と、障壁
層を介してチャネル層上に設けられたゲート電極とを有
し、チャネル層内を伝播する電子波の干渉効果を利用し
て動作する半導体装置であって、チャネル層とソース電
極の間に共鳴トンネリングバリアを設けるようにしたも
のである。In order to achieve the above object, the semiconductor device of the present invention has a channel layer made of a first semiconductor material and a wider energy gap than the first semiconductor material provided in the channel layer and above and below the channel layer. A barrier layer made of the second semiconductor material, a source electrode, a drain electrode, and a gate electrode provided on the channel layer through the barrier layer are provided, and an interference effect of an electron wave propagating in the channel layer is obtained. A semiconductor device that operates by utilizing a resonance tunneling barrier provided between a channel layer and a source electrode.
さらにまた、上記目的を達成するために、本発明の半
導体装置は、第１の半導体材料から成るチャネル層と、
チャネル層の上下に設けられた、第１の半導体材料より
エネルギーギャップの広い第２の半導体材料から成る障
壁層と、チャネル層中に孤立して設けられた第２の半導
体材料から成る障壁領域と、チャネル層の側部に設けら
れたソース電極と、ドレイン電極と、障壁層を介してチ
ャネル層上に設けられたゲート電極とを有する半導体装
置であって、チャネル層とソース電極の間に、多重障壁
構造を設けるようにしたものである。Furthermore, in order to achieve the above object, a semiconductor device of the present invention comprises a channel layer made of a first semiconductor material,
A barrier layer made of a second semiconductor material having an energy gap larger than that of the first semiconductor material, provided above and below the channel layer, and a barrier region made of a second semiconductor material isolated in the channel layer. A semiconductor device having a source electrode provided on a side portion of a channel layer, a drain electrode, and a gate electrode provided on the channel layer with a barrier layer interposed between the channel layer and the source electrode. A multi-barrier structure is provided.
さらにまた、上記目的を達成するために、本発明の半
導体装置は、第１の半導体材料から成るチャネル層と、
チャネル層の上下に設けられた、第１の半導体材料より
エネルギーギャップの広い第２の半導体材料から成る障
壁層と、チャネル層中に孤立して設けられた第２の半導
体材料から成る障壁領域と、チャネル層の上部に設けら
れたソース電極と、ドレイン電極と、障壁層を介してチ
ャネル層上に設けられたゲート電極とを有する半導体装
置であって、チャネル層とソース電極の間に、多重障壁
構造を設けるようにしたものである。Furthermore, in order to achieve the above object, a semiconductor device of the present invention comprises a channel layer made of a first semiconductor material,
A barrier layer made of a second semiconductor material having an energy gap larger than that of the first semiconductor material, provided above and below the channel layer, and a barrier region made of a second semiconductor material isolated in the channel layer. A semiconductor device having a source electrode provided on an upper portion of a channel layer, a drain electrode, and a gate electrode provided on the channel layer with a barrier layer interposed between the channel layer and the source electrode. A barrier structure is provided.
本発明における共鳴トンネリングバリアは、半導体薄
膜をそれよりエネルギーギャップの広い半導体薄膜で挟
んだ２重障壁構造を少なくとも有するものであればよ
く、さらに上記構造の外側にエネルギーギャップの狭い
方の半導体薄膜と広い方の半導体薄膜をそれぞれ設けた
５層構造としてもよく、なおさらにそれぞれの半導体層
を同様に加えた構造としてもよい。The resonant tunneling barrier in the present invention may have at least a double barrier structure in which a semiconductor thin film is sandwiched by semiconductor thin films having a wider energy gap, and a semiconductor thin film having a narrower energy gap is provided outside the above structure. It may have a five-layer structure in which each of the wider semiconductor thin films is provided, or may have a structure in which the respective semiconductor layers are similarly added.
エネルギーギャップの狭い半導体薄層の厚みは、50〜
100Åの範囲が好ましく、エネルギーギャップの広い半
導体薄層の厚みは、10〜100Åの範囲が好ましい。The semiconductor thin layer with a narrow energy gap has a thickness of 50-
The range of 100Å is preferable, and the thickness of the semiconductor thin layer having a wide energy gap is preferably in the range of 10 to 100Å.
本発明の半導体装置の一例の部分断面図を第１図に示
す。ソース電極と接続するソース領域３とチャネル層１
との間に、エネルギーギャップの狭い半導体薄膜をエネ
ルギーギャップの広い半導体薄膜で挟んだ２重障壁構造
共鳴トンネリングバリア６を設ける。A partial cross-sectional view of an example of the semiconductor device of the present invention is shown in FIG. Source region 3 and channel layer 1 connected to the source electrode
And a double barrier structure resonance tunneling barrier 6 in which a semiconductor thin film having a narrow energy gap is sandwiched between semiconductor thin films having a wide energy gap.
上記のように導入した共鳴トンネリングバリアは、第
４図のようにその透過確率|TR（kx）|2がδ−関数的に
なり、特定の波数kxを持つ電子のみを通過させるフィル
ターとして働く。すなわち、 |TR（kx）|2δ（kX−ko） となる。このため、本構造トランジスタにおけるドレイ
ン電流は、 となり、第５図のようにゲート電圧に対して０と▲ＩO D
▼の間を振動し、ピーク／バレイ比を無限大とすること
ができる。The resonance tunneling barrier introduced as described above has a filter whose transmission probability | T R (k x ) | 2 becomes δ-functional as shown in FIG. 4 and allows only electrons having a specific wave number k x to pass. Work as. That is, | T R (k x ) | 2 δ (k X −k o ). Therefore, the drain current in this structure transistor is Then, as shown in FIG. 5, 0 and ▲ I O D with respect to the gate voltage
The peak / valley ratio can be made infinite by vibrating between ▼.
以下、本発明の一実施例の量子干渉トランジスタを有
する半導体装置の製造方法を第６図（ａ）〜第６図
（ｇ）により説明する。Hereinafter, a method for manufacturing a semiconductor device having a quantum interference transistor according to an embodiment of the present invention will be described with reference to FIGS. 6 (a) to 6 (g).
第６図（ａ）：半絶縁性GaAs基板７上にMBE方でｉ−Al
0.3Ga0.7As層８（膜厚100Å）、ｉ−GaAs層９（膜厚150
Å）、ｉ−Al0.3Ga0.7As層10（膜厚100Å）を成長させ
る。FIG. 6 (a): i-Al by MBE on semi-insulating GaAs substrate 7
0.3 Ga 0.7 As layer 8 (film thickness 100Å), i-GaAs layer 9 (film thickness 150
Å), i-Al 0.3 Ga 0.7 As layer 10 (film thickness 100 Å) is grown.
第６図（ｂ）:EB法によりチャネル内障壁11（障壁長さ
Ｌ＜0.2μｍ）を形成した後、MBE法でｉ−GaAs層12（膜
厚150Å）、ｉ−Al0.3Ga0.7As層13（膜厚100Å）を成長
させる。FIG. 6 (b): An in-channel barrier 11 (barrier length L <0.2 μm) is formed by the EB method, and then an i-GaAs layer 12 (film thickness 150 Å) and an i-Al 0.3 Ga 0.7 As layer are formed by the MBE method. Grow 13 (film thickness 100Å).
第６図（ｃ）：通常のフォトリングラフィ技術により、
メサ領域14を形成する。FIG. 6 (c): With ordinary photolinography technology,
A mesa region 14 is formed.
第６図（ｄ）:MBE法でｉ−Al0.3Ga0.7As層15（膜厚50
Å）、ｉ−GaAs層16（膜厚100Å）、ｉ−Al0.3Ga0.7As
層17（膜厚50Å）を成長させる。FIG. 6 (d): i-Al 0.3 Ga 0.7 As layer 15 (film thickness 50 by MBE method)
Å), i-GaAs layer 16 (film thickness 100 Å), i-Al 0.3 Ga 0.7 As
Grow layer 17 (50 Å film thickness).
第６図（ｅ）：通常のフォトリングラフィ技術により、
上記ｉ−Al0.3Ga0.7As層15、ｉ−GaAs層16、ｉ−Al0.3G
a0.7As層17から成る２重障壁構造共鳴トンネリングバリ
ア18を形成する。FIG. 6 (e): With ordinary photolinography technology,
I-Al 0.3 Ga 0.7 As layer 15, i-GaAs layer 16, i-Al 0.3 G
A double barrier structure resonant tunneling barrier 18 consisting of a 0.7 As layer 17 is formed.
第６図（ｆ）:MBE法n+−GaAs層（キャリア濃度２×1018
cm-3,膜厚3000Å）を成長させた後、EB法によりソース
領域19、ゲート領域20、ドレイン領域21を形成する。FIG. 6 (f): MBE method n + −GaAs layer (carrier concentration 2 × 10 18
After the growth of cm -3 and film thickness 3000 Å), the source region 19, the gate region 20, and the drain region 21 are formed by the EB method.
第６図（ｇ）：通常のリフトオフ法により、ソース電極
22、ゲート電極23、ドレイン電極24を形成する。電極材
料としては、AuGe/Ni/Auを各々600/100/600Å蒸着す
る。FIG. 6 (g): The source electrode is formed by the normal lift-off method.
22, a gate electrode 23 and a drain electrode 24 are formed. As electrode materials, AuGe / Ni / Au are vapor-deposited at 600/100 / 600Å respectively.
実施例2:本発明の他の実施例の量子干渉トランジスタを
有する半導体装置の製造方法を第７図（ａ）〜第７図
（ｅ）により説明する。実施例１と同様に第６図（ｂ）
の状態に製造する。Second Embodiment A method of manufacturing a semiconductor device having a quantum interference transistor according to another embodiment of the present invention will be described with reference to FIGS. 7 (a) to 7 (e). Similar to the first embodiment, FIG. 6 (b)
To be manufactured.
第７図（ａ）：通常のフォトリングラフィ技術により、
ソース電極領域25、ドレイン電極領域26を形成する。FIG. 7 (a): With ordinary photolinography technology,
A source electrode region 25 and a drain electrode region 26 are formed.
第７図（ｂ）：通常のフォトリングラフィ技術により、
メサ領域14を形成する。FIG. 7 (b): With ordinary photolinography technology,
A mesa region 14 is formed.
第７図（ｃ）:MBE法でｉ−Al0.3Ga0.7As層15（膜厚50
Å）、ｉ−GaAs層16（膜厚100Å）、ｉ−Al0.3Ga0.7As
層17（膜厚50Å）を成長させた後、通常のフォトリング
ラフィ技術により、ソース電極領域に上記３層から成る
２重障壁構造共鳴トンネリングバリア18を形成する。FIG. 7 (c): i-Al 0.3 Ga 0.7 As layer 15 (film thickness 50 by MBE method)
Å), i-GaAs layer 16 (film thickness 100 Å), i-Al 0.3 Ga 0.7 As
After growing the layer 17 (thickness 50 Å), a double barrier structure resonant tunneling barrier 18 composed of the above three layers is formed in the source electrode region by a normal photolinography technique.
第７図（ｄ）:MBE法でn+−GaAs層（キャリア濃度２×10
18cm-3,膜厚3000Å）を成長させた後、EB法によりソー
ス領域19、ゲート領域20、ドレイン領域21を形成する。Fig. 7 (d): n + -GaAs layer (carrier concentration 2 × 10 by MBE method)
After growing 18 cm −3 and a film thickness of 3000 Å), a source region 19, a gate region 20, and a drain region 21 are formed by the EB method.
第７図（ｅ）：通常のリフトオフ法により、ソース電極
22、ゲート電極23、ドレイン電極24を形成する。電極材
料、厚みは、実施例１と同じである。FIG. 7 (e): The source electrode is formed by the normal lift-off method.
22, a gate electrode 23 and a drain electrode 24 are formed. The electrode material and thickness are the same as in Example 1.
実施例3:実施例１及び２において、２重障壁構造共鳴ト
ンネリングバリア18を構成するｉ−Al0.3Ga0.7As層15、
ｉ−Al0.3Ga0.7As層17をｉ−AlAs（膜厚20Å）に置き換
えても同様の結果を得た。Example 3: In Examples 1 and 2, an i-Al 0.3 Ga 0.7 As layer 15 constituting a double barrier structure resonant tunneling barrier 18,
Similar results were obtained even when the i-Al 0.3 Ga 0.7 As layer 17 was replaced with i-AlAs (film thickness 20Å).
実施例4:実施例１及び２において、２重障壁構造共鳴
トンネリングバリア18を構成するｉ−Al0.3Ga0.7As層1
5、ｉ−GaAs層16、ｉ−Al0.3Ga0.7As層17をｉ−InAlA
s、ｉ−InGaAs、ｉ−InAlAsに置き換えても同様の結果
を得た。Example 4 In Examples 1 and 2, i-Al 0.3 Ga 0.7 As layer 1 constituting the double barrier structure resonant tunneling barrier 18
5, i-GaAs layer 16, i-Al 0.3 Ga 0.7 As layer 17 i-InAlA
Similar results were obtained by substituting s, i-InGaAs, and i-InAlAs.
〔発明の効果〕 本発明によれば、ピーク電流値が一定で、ピーク／バ
レイ比の大きな量子干渉トランジスタを有する半導体装
置を実現できた。例えば従来の量子干渉トランジスタは
ピーク／バレイ比が4:1程度であつたが、本発明におい
ては10:1以上のものが得られた。そのため超高速スイッ
チング素子、及び多値論理素子として適用した時、大き
な効果が得られた。EFFECTS OF THE INVENTION According to the present invention, a semiconductor device having a quantum interference transistor having a constant peak current value and a large peak / valley ratio can be realized. For example, a conventional quantum interference transistor has a peak / valley ratio of about 4: 1, but in the present invention, a ratio of 10: 1 or more was obtained. Therefore, when applied as an ultra-high speed switching element and a multi-valued logic element, a great effect was obtained.
第１図は本発明の半導体装置の部分の断面図、第２図は
従来構造の量子干渉トランジスタの断面図、第３図は従
来構造で得られるドレイン電流−ゲート電圧特性を示す
図、第４図は２重障壁構造共鳴トンネリングバリアのフ
ィルタ特性を示す図、第５図は本発明による量子干渉ト
ランジスタのドレイン電流−ゲート電圧特性を示す図、
第６図及び第７図は本発明の実施例の半導体装置の製造
工程を示す部分断面図である。 １……チャネル層 ２……障壁層 3,19……ソース領域 4,21……ドレイン領域 5,20……ゲート領域 6,18……２重障壁構造共鳴トンネリングバリア ７……半絶縁性基板 8,19,13,15,17……ｉ−Al0.3Ga0.7As層 9,12,16……ｉ−GaAs層 11……チャネル内障壁 14……メサ領域 22……ソース電極 23……ゲート電極 24……ドレイン電極 25……ソース電極領域 26……ドレイン電極領域FIG. 1 is a sectional view of a portion of a semiconductor device of the present invention, FIG. 2 is a sectional view of a quantum interference transistor having a conventional structure, and FIG. 3 is a diagram showing drain current-gate voltage characteristics obtained in the conventional structure. FIG. 5 is a diagram showing a filter characteristic of a double barrier structure resonant tunneling barrier, FIG. 5 is a diagram showing a drain current-gate voltage characteristic of a quantum interference transistor according to the present invention,
6 and 7 are partial cross-sectional views showing the manufacturing process of the semiconductor device of the embodiment of the present invention. 1 ...... Channel layer 2 ...... Barrier layer 3, 19 ...... Source region 4, 21 ...... Drain region 5, 20 …… Gate region 6, 18 …… Double barrier structure Resonant tunneling barrier 7 …… Semi-insulating substrate 8,19,13,15,17 …… i-Al 0.3 Ga 0.7 As layer 9, 12, 16 …… i-GaAs layer 11 …… In-channel barrier 14 …… Mesa region 22 …… Source electrode 23 …… Gate Electrode 24 …… Drain electrode 25 …… Source electrode area 26 …… Drain electrode area
Claims (4)
該チャネル層中及び該チャネル層上下に設けられた、該
第１の半導体材料よりエネルギーギャップの広い第２の
半導体材料から成る障壁層と、ソース電極と、ドレイン
電極と、上記障壁層を介して上記チャネル層上に設けら
れたゲート電極とを有し、上記チャネル層内を伝播する
電子波の干渉効果を利用して動作する半導体装置におい
て、上記チャネル層と上記ソース電極の間に、多重障壁
構造を設けたことを特徴とする半導体装置。1. A channel layer made of a first semiconductor material,
A barrier layer formed of a second semiconductor material having a wider energy gap than the first semiconductor material, provided in the channel layer and above and below the channel layer, a source electrode, a drain electrode, and the barrier layer. In a semiconductor device having a gate electrode provided on the channel layer and operating by utilizing an interference effect of an electron wave propagating in the channel layer, a multi-barrier is provided between the channel layer and the source electrode. A semiconductor device having a structure.
該チャネル層中及び該チャネル層上下に設けられた、該
第１の半導体材料よりエネルギーギャップの広い第２の
半導体材料から成る障壁層と、ソース電極と、ドレイン
電極と、上記障壁層を介して上記チャネル層上に設けら
れたゲート電極とを有し、上記チャネル層内を伝播する
電子波の干渉効果を利用して動作する半導体装置におい
て、上記チャネル層と上記ソース電極の間に共鳴トンネ
リングバリアを設けたことを特徴とする半導体装置。2. A channel layer made of a first semiconductor material,
A barrier layer formed of a second semiconductor material having a wider energy gap than the first semiconductor material, provided in the channel layer and above and below the channel layer, a source electrode, a drain electrode, and the barrier layer. In a semiconductor device having a gate electrode provided on the channel layer and operating by utilizing an interference effect of an electron wave propagating in the channel layer, a resonance tunneling barrier between the channel layer and the source electrode. A semiconductor device comprising:
該チャネル層の上下に設けられた、該第１の半導体材料
よりエネルギーギャップの広い第２の半導体材料から成
る障壁層と、該チャネル層中に孤立して設けられた該第
２の半導体材料から成る障壁領域と、該チャネル層の側
部に設けられたソース電極と、ドレイン電極と、上記障
壁層を介して上記チャネル層上に設けられたゲート電極
とを有する半導体装置において、上記チャネル層と上記
ソース電極の間に、多重障壁構造を設けたことを特徴と
する半導体装置。3. A channel layer made of a first semiconductor material,
A barrier layer made of a second semiconductor material having an energy gap wider than that of the first semiconductor material, which is provided above and below the channel layer; and a second semiconductor material isolated in the channel layer. A barrier region, a source electrode provided on a side portion of the channel layer, a drain electrode, and a gate electrode provided on the channel layer via the barrier layer. A semiconductor device having a multi-barrier structure between the source electrodes.
該チャネル層の上下に設けられた、該第１の半導体材料
よりエネルギーギャップの広い第２の半導体材料から成
る障壁層と、該チャネル層中に孤立して設けられた該第
２の半導体材料から成る障壁領域と、該チャネル層の上
部に設けられたソース電極と、ドレイン電極と、上記障
壁層を介して上記チャネル層上に設けられたゲート電極
とを有する半導体装置において、上記チャネル層と上記
ソース電極の間に、多重障壁構造を設けたことを特徴と
する半導体装置。4. A channel layer made of a first semiconductor material,
A barrier layer made of a second semiconductor material having an energy gap wider than that of the first semiconductor material, which is provided above and below the channel layer; and a second semiconductor material isolated in the channel layer. A barrier region, a source electrode provided on the channel layer, a drain electrode, and a gate electrode provided on the channel layer via the barrier layer. A semiconductor device having a multi-barrier structure between source electrodes.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63277299A JP2675362B2 (en) | 1988-11-04 | 1988-11-04 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63277299A JP2675362B2 (en) | 1988-11-04 | 1988-11-04 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02125472A JPH02125472A (en) | 1990-05-14 |
| JP2675362B2 true JP2675362B2 (en) | 1997-11-12 |
Family
ID=17581603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63277299A Expired - Lifetime JP2675362B2 (en) | 1988-11-04 | 1988-11-04 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2675362B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5406094A (en) * | 1991-10-14 | 1995-04-11 | Fujitsu Limited | Quantum interference effect semiconductor device and method of producing the same |
| US5416040A (en) * | 1993-11-15 | 1995-05-16 | Texas Instruments Incorporated | Method of making an integrated field effect transistor and resonant tunneling diode |
| US8331057B2 (en) | 2005-10-03 | 2012-12-11 | Sharp Kabushiki Kaisha | Electromagnetic field detecting element utilizing ballistic current paths |
| US9562837B2 (en) | 2006-05-11 | 2017-02-07 | Raindance Technologies, Inc. | Systems for handling microfludic droplets |
-
1988
- 1988-11-04 JP JP63277299A patent/JP2675362B2/en not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| ＩＤＥＭ，１９８６ ｐ．７６−７９ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02125472A (en) | 1990-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4727403A (en) | Double heterojunction semiconductor device with injector | |
| JPH0421336B2 (en) | ||
| JPH07120790B2 (en) | Semiconductor device | |
| US4959696A (en) | Three terminal tunneling device and method | |
| JPS62248261A (en) | semiconductor equipment | |
| US5059545A (en) | Three terminal tunneling device and method | |
| JPH09219542A (en) | Hybrid electronic devices, especially Josephson transistors | |
| JPS62256478A (en) | Compound semiconductor device | |
| US4851886A (en) | Binary superlattice tunneling device and method | |
| JP2675362B2 (en) | Semiconductor device | |
| JPS5953714B2 (en) | semiconductor equipment | |
| JPS61147577A (en) | Complementary semiconductor device | |
| JP3119207B2 (en) | Resonant tunnel transistor and method of manufacturing the same | |
| JPH0654786B2 (en) | Heterojunction semiconductor device | |
| JPS63160273A (en) | High-speed semiconductor device | |
| JPH0684959A (en) | High electron mobility field effect semiconductor device | |
| JPH0311767A (en) | Velocity modulation type field-effect transistor | |
| US5473177A (en) | Field effect transistor having a spacer layer with different material and different high frequency characteristics than an electrode supply layer thereon | |
| JPS6393160A (en) | Ultra-high speed semiconductor device | |
| JP2541280B2 (en) | Semiconductor device | |
| JPH0620142B2 (en) | Semiconductor device | |
| JPS62298181A (en) | Semiconductor device | |
| US5436469A (en) | Band minima transistor | |
| US5225895A (en) | Velocity-modulation transistor with quantum well wire layer | |
| JP2824269B2 (en) | Semiconductor element |