JP2590251B2

JP2590251B2 - 半導体ｌｓｉ検査装置用プローブヘッドの製造方法および検査装置

Info

Publication number: JP2590251B2
Application number: JP1029787A
Authority: JP
Inventors: 進春日部; 博信沖野; 隆一高木; 賢治飛田
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1989-02-10
Filing date: 1989-02-10
Publication date: 1997-03-12
Anticipated expiration: 2012-03-12
Also published as: JPH02210846A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は,LSIに代表される半導体装置の検査装置用プ
ローブヘッドの製造方法に係り，特に高密度多ピン化に
おいて高精度にプローブを形成するに好適な製造方法お
よびそれを用いた半導体LSI検査装置に関する。

〔従来の技術〕

半導体LSIの電極パッドに接触して電気信号を検査装
置に伝送するプローブヘッドとして、従来の装置は、例
えばテストプローブを形成するのに、予め準備されたプ
ローブピンを個別にプローブ構造体に設けた貫通孔に挿
入した構造のものである。また、プローブピンの先端部
は、電気的接触特性を向上させるため尖鋭化する必要が
あり、プローブピンをプローブ構造体に固着させた後、
切削、研磨により平坦面を得てエッチングによりその先
端を半球状もしくは円錐状に露出形成している。なお、
この種の装置として関連するものには例えば特開昭61−
80067号が挙げられる。

〔発明が解決しようとする課題〕上記従来技術は、プローブピンの高密度多ピン化の点
について配慮されておらず、プローブピンの組立性やピ
ン先端部位置の高密度化に解決すべき技術上の課題があ
った。つまり、従来技術では貫通開孔を有するプローブ
構造体にプローブピンを個々に挿入して組立てるため、
プローブピンの高密度化、多ピン化に対して高精度な挿
入組立技術が必要となり、一定の限界がある。更に、挿
入したプローブピンの先端部は、特に半導体ウェハの電
極パッド（はんだバンプ）に接触する先端部の場合、ス
プリングレスで、ピン−パッド間の接触抵抗特性を確保
するため一定のエリア（１チップ分）内で、高さ方向及
び横方向の位置を高精度でそろえる必要がある。従来技
術では、プローブピンの先端部をエッチングにより形成
しているが、特に先端部の位置について高精度化の必要
性が配慮されていない。

本発明の目的は、上記課題を解決することにあり、プ
ローブヘッド部のピン組立性を向上させると共に、信頼
性の高い高精度ピン立てを実現させるプローブヘッドの
製造方法及びそれを用いた半導体LSI検査装置を提供す
ることにある。

〔課題を解決するための手段〕

高密度多ピン化における上記目的は、配線基板上に電
極パッドを形成後、パッド保護用導電層を形成した上に
フォトレジスト層を形成し、これのピンプローブ位置に
対応する位置をパッド保護用導電層が露出するまで筒状
にエッチング除去し、このエッチング除去した場所にピ
ンプローブ形成材料を成長させ、この基板上に形成した
ピンプローブ形成材料およびフォトレジスト層の表面を
平滑に加工して用い、ピン先端部をこの微小な平滑面と
した構造としてピン状にエッチング加工することにより
達成される。

更に本発明の構成を詳細に述べれば、以下のようにな
る。

つまり、本発明は、半導体LSIの電極パッドに接触し
て電気信号を検査装置本体に伝送するプローブヘッドを
製造するに際し、多層配線構造体を内装し、かつ両面に
電極パッドパターンが予め所定間隔で設けられた多層配
線基板を準備する第１の工程と；前記多層配線基板の一
方の面に必要に応じてパッド保護用導電層を被覆形成す
る第２の工程と；前記パッド保護用導電層上にフォトレ
ジスト層を形成する第３の工程と；前記フォトレジスト
層上に前記電極パッドと中心軸を一致させたマスクパタ
ーンを形成する第４の工程と；前記マスクパターンをマ
スクにして前記フォトレジスト層にエッチングを施しピ
ンプローブ形成用導電層を形成するパターンを形成する
第５の工程と；前記パターン間にピンプローブ形成用導
電を形成すると共にその表面をプローブの必要とする高
さに相当する厚さに平坦化する第６の工程と；前記プロ
ーブ形成用導電層上に前記電極パッドと中心軸を一致さ
せたマスクパターンを形成する第７の工程と；前記マス
クパターンをマスクにして前記プローブ形成用導電層に
エッチングを施しピン形状を形成する第８の工程と；前
記のフォトレジスト層を除去し、前記パッド保護層の露
出部分をエッチング除去する第９の工程と；前記のプロ
ーブ形成用導電層上のマスクパターンを除去する第10の
工程とを有して成ることを特徴とする半導体LSI検査装
置用パターンヘッドの製造方法から構成される。

そして、更に好ましくは、上記第10の工程に引続きピ
ン表面に耐食性，良導体あるいは硬度の高いめっきを施
す第11の工程を付加することである。

本願において開示される半導体LSI検査装置の発明の
うち代表的なものの概要を簡単に説明すれば、次の通り
である。

すなわち、板状の被検査物（半導体ウェハ）を変位自
在に支持する試料台と、試料台に載置された被検査物に
対向して配設された多層配線基板に突設される複数のピ
ンプローブとからなり、多層配線基板に対して試料台を
相対的に変位させることにより、被検査物とピンプロー
ブとを接触させて所定の検査を行う検査装置であって、
多層配線基板および試料台の少なくとも一方に、ピンプ
ローブと被検査物とを相対的に接近する方向に変位させ
る圧電アクチュエータを設けたものである。

〔作用〕

配線基板上に電極パッドを形成後、パッド保護用導電
層を形成した上にフォトレジスト層を形成した基板を用
い所望するマスクパターンを用いてエッチングによりピ
ンプローブ形成用導電層を形成するパターンを形成し、
このパターンを用いてピンプローブ形成用導電層を形成
すると共にその表面をプローブの必要とする高さに相当
する厚さに平坦化した上に、所望とするマスクパターン
を用いてエッチングによりピンプローブを一括形成する
と、高密度多ピン化においてプローブヘッド部のピン組
立性を向上させることができる。更に、電極パッドとピ
ンプローブ形成用導体シートをロウ付けする場合に比べ
てもピン組立工程を減らすことができ、プローブヘッド
形成時にロウ付けのバラツキによる不良をなくすことが
できる。

更に、ピン先端部となるプローブ基板表面を平滑にし
てピン形成用のマスクパターンを形成し、上記電極パッ
ド部の中央に位置する部分に微小なフラット面が残るよ
うにアンダーカットを行なうことにより、ピン先端部の
高さ方向バラツキをプローブ基板の平滑面と同レベルに
することができ、かつ横方向バラツキをマスクパターン
の寸法精度に近いレベルにもっていくことができるの
で、プローブヘッド部の高精度ピン立てを実現させるこ
とができる。

前記の半導体LSI検査装置によれば、たとえば、試料
台の変位によって、当該試料台に載置された被検査物を
多層配線基板に突設されたピンプローブに所定の距離ま
で接近させる第１の段階と、圧電アクチュエータによる
変位によって被検査物とピンプローブとを接触させる第
２の段階とを経て被検査物とピンプローブとを接触させ
ることにより、単に試料第の相対的な移動動作のみによ
る被検査物とピンプローブとの接触動作に比較して、試
料台や当該試料台の駆動系などの慣性によるオーバーシ
ュートに起因する被検査物の過度の塑性変形が回避され
る。

これにより、ピンプローブに接触する際の被検査物の
過度の塑性変形によって、ピンプローブと被検査物との
間に不安定な隙間を生じることが回避され、検査中にお
ける被検査物とピンプローブとの接触を安定に維持する
ことができる。

〔実施例〕

以下、実施例により本発明を具体的に説明する。第１
図は、本発明の一実施例となる多層配線基板１上に多ピ
ンを形成するための製造プロセスを工程順に示したもの
である。

第１図（ａ）は、給電層と信号層（入出力）と接地層
とを有する多層配線基板１上にフォトレジスト層２を形
成した工程後を示す。多層配線基板１は厚膜セラミック
基板であり、両面にタングステン系の電極パッド部3,4
を形成し、これら両面のパッド3,4間は基板内の配線構
造体（図面省略）を介して相互に電気的に接続されてい
る。電極パッド部３の上にはパッド保護用導電層５とし
て例えば銅を蒸着する。また電極パッド部４にはニッケ
ルめっき６、金めっき７を施している。パッド保護層を
必要に応じて形成すればよい。パッド保護用導電層５を
形成した上にフォトレジスト層２を例えばポジ型レジス
トのシプレイ社製,TF−20を塗布し、ピンプローブの高
さにより塗布膜厚を制御し、ここでは150μｍに設定し
た。

第１図（ｂ）は、フォトレジスト層２上にホトリソグ
ラフィ加工用の層９を形成した工程後を示す。ホトリソ
グラフィ加工用の９としては、フォトレジスト層２上に
光遮蔽膜８として、厚さ0.3μｍのアルミニウム蒸着膜
を被着し、さらに上記光遮蔽膜８をパターニングするた
めに厚さ１μｍのフォトレジスト膜９を形成する。

第１図（ｃ）はフォトレジスト層２上にマスクパター
ン10を形成した工程後を示す。このフォトレジスト層２
上のマスク8,9のパターン加工は、化学エッチング（エ
ッチング液：リン酸，硝酸，酢酸，水晶液）による通常
のホトリングラフィ加工に従って行ない、ピンプローブ
形成用パターン10を形成する。

次に第１図（ｄ）に示すように、多層配線基板１をレ
ジスト現像液11に浸漬し、同時に光12を照射する。ポジ
型のレジストを使用すると、光が照射された部分のみが
現像液11中に溶解する。このような露光，現象を連続的
に繰り返すことにより、第１図（ｅ）に示すように、フ
ォトレジスト層２に対し、レジスト膜厚150μｍでサイ
ド現像量が10μｍ以下というサイド現像量の増加が僅か
で高精度なピンプローブ形成用パターンの加工を行なっ
た。

次に第１図（ｆ）に示すように、めっきによりピンプ
ローブ形成層13を形成する。ピンプローブ形成層13とし
ては、銅あるいはニッケル銅合金等の導電材を通常の無
電解めっきあるいは電気めっきによりピンプローブイ形
成用パターンを埋めるように形成する。

第１図（ｇ）は、ピンプローブ形成層13を形成後、ピ
ンプローブの高さを一定にするためにグラインダ加工あ
るいは研摩なでどピンプローブ形成層13およびフォトレ
ジスト層２の表面を平坦化した工程後を示す。

第１図（ｈ）は、上記平坦面上にマスクパターン14を
形成した工程後を示す。マスク14としてはメタルマスク
でもよいし、感光性レジストをマスクとしても良い。こ
の場合は、クロム（Cr）を用いたものであり、平坦面の
上にクロムを蒸着し、その上に感光性レジストを塗布
し、円形パターンを露光、現像後、不要な部分を除去
し、レジストをマスクとしてクロム膜をフェリシアン化
カリウム系水溶液によりエッチングし、クロムのマスク
14が形成される。なおピン立ての条件から通常電極パッ
ド部３とマスク14の中心軸は一致するように形成され
る。この他にも、マスク14に用いるメタルマスクとして
はモリブデン（Mo），チタン（Ti），タンタル（Ta），
ニオブ（Nb），マグネシウム（Mg），珪素（Si），酸化
珪素（SiO₂），窒化珪素（Si₃N₄）等を用いてもよい。

第１図（ｉ）はピンプローブ形成層13のエッチング工
程終了後を示す。例えばニッケル銅合金をピンプローブ
形成層13として用い、マスク14としてクロムを用いた場
合、マスク14を形成した面から、（NH₄）₂S₂O₈とNH₄Cl
の混合系水溶液を用いた電解エッチング等を行う。この
電解エッチングの条件を制御することにより、アンダー
カット（サイドエッジ、側面腐食ともいう）を積極的に
利用し、所望の形状となる様にピンプローブ形成層13を
電極パッド部３近傍を残して除去する。この結果、エッ
チング面15がマスク14を残した状態で形成される。

さらに第１図（ｊ）に示す示すように、不要部のレジ
ストを除去した後、パッド保護用導電層５の露出部分を
電解エッチングにより除去することにより、電気的に分
離したピンプローブ16を形成し、ピンプローブ16の先端
部のマスク14を選択エッチングにより除去して、第１図
（ｋ）に示した先端部に微小なフラット面を有するピン
プローブ16を形成する。

なお、第１図（ｊ）でマスク14を選択エッチングした
後、パッド保護用導電層５の露出部分を電解エッチング
により除去して、ピンプローブ16を形成してもよい。

なお、この後にピンプローブ16の表面に金やロジュー
ムのめっき皮膜を形成することにより、電気的な接触特
性を安定にし、かつ向上させることができる。

ピンプローブ16の材質としてほかの物質でもかまわな
い。例えば、銅を使用する場合、マスク14としてクロム
を用いた場合、硫酸銅の水溶液を用いて電解エッチング
して、ピンプローブ16の形状までエッチング加工した
後、表面をニッケル（Ni）のような銅よりも硬度の高い
金属でめっきあるいはスパッタ、蒸着などの表面処理を
した後、焼入れすることにより合金化して、硬度の高い
ピンプローブを形成することができる。さらにピンプロ
ーブ16の材質としてはモリブデン（Mo），チタン（T
i），クロム（Cr），タンタル（Ta），ニオブ（Nb），
銅−ベリリウム（Be）基合金及び表面を銅よりも硬質の
金属でメッキした銅基材等でもよい。

第１図（ｈ）までの工程終了後、ただちに第２（ａ）
に示すように、不要部のフォトレジスト層２を除去した
後、第２図（ｂ）のようにパッド保護用導電層５の露出
部分および、プローブ形成層13上のマスク14のエッチン
グ時のアンダーカットを積極的に利用し、所望のピンプ
ローブ形状となる様にプローブ形成層13を除去して、第
２図（ｃ）のようにピンプローブ16の先端部のマスク14
を除去してピンプローブ16を形成してもよい。本実施例
によれば電極パッド部３のピットとして250μｍで、高
さ100μｍ、幅100μｍのピンプローブを1000ピン/10mm
^口の密度で製造できた。また、ピンの高さの精度として
±10μｍ以内の精度を達成できた。更に、ピンプローブ
の高さと幅の比を1;1としたまま電極パッド部３のピッ
チとして50μｍまで本実施例では形成可能である。ピン
プローブの高さをｈとし、電極パッド間のピッチをｄと
したとき、本実施例によればｈ＝0.3〜5dを満足するピ
ンプローブを形成できる。

第１図（ｅ）に示したピンプローブ形成用導電層を形
成するパターンの他の形成方法として、フォトレジスト
層２に代えて、感光性ポリイミドを用いてもよい。この
場合の実施例の一部を第３図に示した。

第３図（ａ）は、前記の多層配線基板１の表面に形成
した電極パッド３上にパッド保護用導電層５を形成する
工程に次いで、前記パッド保護用導電層上にほぼプロー
ブの必要とする高さに相当する厚さの感光性ポリイミド
層（Ｅ Merck製,Selectilux HTR3）17を積層形成した
工程後を示す。

第３図（ｂ）は、ピンプローブを形成するための前記
電極パッド３の中心軸上にマスクパターンの中心を位置
合せしたマスクパターン18を準備して、前記マスクパタ
ーン18をマスクとして前記感光性ポリイミド層17を光19
を照射する工程を示す。ポジ型のマスクパターン18を使
用すると、光19が照射された部分のみの感光性ポリイミ
ド層20が硬化する。

第３図（ｃ）は、前記の光照射した感光性ポリイミド
層20を現象液（Ｅ Merck製,Selectilast HTRD）で現像
して熱硬化した工程後を示した図である。以下の工程
は、第１図（ｅ）に示した前述のフォトレジスト層２を
用いた場合と同様に、フォトレジスト層２を感光性ポリ
イミド層で置き代えた条件で行なえばよい。この場合、
熱硬化後の感光性ポリイミド層20のエッチング液として
Ｅ Merck製 Losoliu HTRを用いればよい。

第４図は、本発明のプローブピンを用いた一実施例で
ある検査装置の要部を示す説明図である。

本実施例においては、検査装置が半導体装置の製造に
おけるウェハプローバとして構成されている。

すなわち、ほぼ水平に設けられた試料台21の上には、
半導体ウェハ22（被検査物）が着脱自在に載置されてい
る。

この半導体ウェハ22の表面には、外部接続電極として
の複数のはんだバンプ22aが形成されている。

試料台21は、垂直な昇降軸23を介して、たとえばステ
ッピングモータなどから昇降駆動部24に支持され、さら
にこの昇降駆動部24は、筐体25に支持されるＸ−Ｙステ
ージ26の上に固定されている。

そして、Ｘ−Ｙステージ26の水平面内における移動動
作と、昇降駆動部24による上下動などを組み合わせるこ
とにより、試料台21の水平および垂直方向における位置
決め動作が行われるものである。

また、試料台21には、図示しない回動機構が設けられ
ており、水平面内における試料台21の回動変位が可能に
されている。

試料台21の上方には、当該試料台21に平行に対向する
姿勢でベース27が設けられ、このベース27の試料台21に
対する対向面には、プローブカード28および多層配線基
板１が水平に固定されている。

この多層配線基板１には、半導体ウェハ22に形成され
た複数のはんだバンプ22aの各々に一致するように所定
のピッチで配列された前記のピンプローブ16が垂直下向
きに形成されており、各々のピンプローブ16は、多層配
線基板１に接続された配線基板28に接続されるケーブル
29を介してテスタ30に接続されている。

この場合、プローブカード28を支持するベース27と、
このベース27の上側の筐体25との間には、複製のピエゾ
素子などの圧電アクチュエータ31が介設されており、各
々の圧電アクチュエータ31には、複数のケーブル32を介
して複数の駆動電源33が接続されている。

この圧電アクチュエータ31は、たとえば、100〜1000V
程度の電圧の印加によって、当該電圧に比例して長さ方
向に10〜100μｍ程度の伸びが生じるものである。

そして、駆動電源33から圧電アクチュエータ31に印加
される電圧に応じて当該圧電アクチュエータ31に発生す
る上下に伸縮する方向の歪によって、多層配線基板１に
形成されたピンプローブ16の上下方向の微動動作が、オ
ーバーシュートなどを生ずることなく実現されるように
構成されている。

複数の駆動電源33は、制御バス34を介してマイクプロ
セッサ35に接続されており、このマイクロプロセッサ35
によって統括して制御される構造とされている。

同様に、前述の昇降駆動部24の動作を制御する昇降駆
動制御部24aは、制御バス34を介してマイクロプロセッ
サ35に接続されており、昇降駆動部24による試料台21の
上下動と、圧電アクチュエータ31による多層配線基板１
の試料台21に対する上下方向の微動動作とを連携して行
わせることを可能としている。

なお、プローブの上下方向の動作量を検出する手段と
して、被検査物（はんだバンプ22aあるいは半導体ウェ
ハ22の表面）そのもの、あるいは、その近傍を、前記被
検査物で反射されるレーザの光路変化を検出することに
よって当該被検査物の位置を検出するレーザ変位計36に
よる試料台21の位置情報を、当該試料台21の駆動機構
に、変位センサ制御部37が接続している制御バス34を介
して帰還して制御することにより、精密な昇降駆動を行
なわせることが可能である。

以下、本実施例の操作および効果について説明する。

試料台21の上に、半導体ウェハ22を固定し、Ｘ−Ｙス
テージ26および回動機構を用いて、該半導体ウェハ22に
形成されたはんだバンプ22aを、多層配線基板１に形成
されたピンプローブ16の直下に位置決め調節する。その
後、昇降駆動制御部24aを介して昇降駆動部24を作動さ
せ、試料台21を所定の高さまで上昇させることによっ
て、多層配線基板１のピンプローブ16の先端と試料台21
に載置された半導体ウェハ22のはんだバンプ22aとを接
触あるいは被接触な状態で所定の距離まで接近させる。
（第１の段階）次に、複数の駆動電源33の各々から複数の圧電アクチ
ュエータ31に対して所定の値まで徐々に電圧を印加する
ことにより、個々の圧電アクチュエータ31を所定量だけ
伸長させ、オーバーシュートなどを生じることなく、多
層配線基板１を試料台21に平行な姿勢を保ったまま当該
試料台21に所定の距離だけ下降させ、多層配線基板１に
形成されている複数のピンプローブ16の各々の先端を目
的の半導体素子における複数のはんだバンプ22aの各々
に所定量だけ確実にめり込ませ、個々のピンプローブ16
とはんだバンプ22aとが電気的に確実に接続された状態
にする。

（第２の段階）この状態で、ケーブル29および複数のピンプローブ16
などを介して、半導体ウェハ22に形成された半導体素子
とテスタ30との間で動作電力や動作試験信号などの授受
を行い、当該半導体素子の動作特性の可否などを判別す
る。上記の一連の操作が半導体ウェハ22に形成された複
数の半導体素子の各々について実施され、すべての半導
体素子について動作特性の可否などが判別される。

その結果、前記のピンプローブ先端部の高さ方向のバ
ラツキが極めて小さなプローブヘッドを使用して、上記
の一連の操作で半導体ウェハの検査を行なうことによ
り、試料台21や当該試料台の駆動系などの慣性によるオ
ーバーシュートに起因するはんだバンプ22aの過度の塑
性変形によって、ピンプローブ16とはんだバンプ22aと
の間に不安定な隙間を生じることが回避され、検査中に
おけるバンプ22aとピンプローブ16との接触を安定に維
持できる検査装置が実現できる。

〔発明の効果〕

本発明によれば、プローブピンの高密度多ピン化にお
いて、配線基板の電極パッド部に高密度かつ高品質の多
ピンを一括形成することができるのでピン立ての組立性
を大幅に向上させる効果がある。

更に、ピン先端部の方向バラツキをプローブ基板の平
滑面と同レベルにでき、かつ横方向バラツキをマスクパ
ターンの寸法精度に近いレベルにもっていくことができ
るので、プローブヘッド部のピン先端部位置精度を大幅
に向上させる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の多ピンのプローブ基板を形
成する製造プロセスを示す断面図、第２図（ａ），
（ｂ），（ｃ）は第１図の製造プロセス（ｈ）に引き続
いて実施する他の実施例を示す断面図、第３図（ａ），
（ｂ），（ｃ）は第１図の製造プロセス（ａ）〜（ｅ）
の代りに用いる他の製造プロセスの実施例を示す断面図
である。第４図は、本発明に係る半導体LSI検査装置の要部を示
す図である。１……多層配線基板、２……フォトレジスト層、３……電極パッド部、４……電極パッド部、５……パッド保護用導電層、６……ニッケルめっき、７……金めっき、８……光遮蔽膜、９……フォトレジスト膜、10……マスクパターン、 11……レジスト現像液、12……光、 13……ピンプローブ形成層、 14……マスク、15……エッチング面、 16……ピンプローブ、 17……感光性ポリイミド層、 18……マスクパターン、19……光、 20……感光性ポリイミド層、 21……試料台、22……半導体ウェハ、 22a……はんだバンプ、23……垂直な昇降軸、 24……昇降駆動部、24a……昇降駆動制御部、 25……筐体、26……Ｘ−Ｙステージ、 27……ベース、28……プローブカード、 29……ケーブル、30……テスタ、 31……圧電アクチュエータ、 32……ケーブル、33……駆動電源、 34……制御バス、 35……マイクロプロセッサ、 36……レーザ変位計、37……変位センサ制御部。

───────────────────────────────────────────────────── フロントページの続き (72)発明者飛田賢治東京都青梅市今井2326番地株式会社日立製作所デバイス開発センタ内 (56)参考文献特開昭54−148484（ＪＰ，Ａ) 特開昭51−97547（ＪＰ，Ａ) 特開昭63−187642（ＪＰ，Ａ) 特開平１−141379（ＪＰ，Ａ)

Claims

(57)【特許請求の範囲】

【請求項１】半導体LSIの電極パッドに接触して電気信
号を検査装置本体に伝送するプローブヘッドの製造方法
であって，一方の面にはピンプローブを形成するための
電極パッドが配列されており，その裏面には検査装置と
上記LSIの電極パッド間の電気信号を伝送するための電
極パッドが配列されており，しかも前記表裏両面のパッ
ド間が電気的に相互接続された配線基板を準備する第１
の工程と；前記ピンプローブを形成するための電極パッ
ド上に必要に応じてパッド保護用導電層を形成する第２
の工程と；次いで前記パッド保護用導電層を含む前記配
線基板上にほぼプローブの必要とする高さに相当する厚
さのフォトレジスト層を積層形成する第３の工程と；前
記ピンプローブを形成するための電極パッドの中心軸上
にマスクパターンの中心を位置合せしたマスクパターン
を形成する第４の工程と；前記マスクパターンをマスク
として前記フォトレジスト層をエッチングすることによ
りピンプローブ形成用導電層を形成するパターンを形成
する第５の工程と；前記パターン間にピンプローブ形成
用導電層を形成すると共にその表面をプローブの必要と
する高さに相当する厚さに平坦化する第６の工程と；前
記プローブ形成用導電層上に前記電極パッドと中心軸を
一致させたマスクパターンを形成する第７の工程と；前
記マスクパターンをマスクにして前記プローブ形成用導
電層にエッチングを施しピン形状を形成する第８の工程
と；前記のフォトレジスト層を除去し、前記パッド保護
層の露出部分をエッチング除去する第９の工程と；前記
のプローブ形成用導電層上のマスクパターンを除去する
第10の工程とを有して成ることを特徴とする半導体LSI
検査装置用プローブヘッドの製造方法。
【請求項２】半導体LSIの電極パッドに接触して電気信
号を検査装置本体に伝送するプローブヘッドの製造方法
であって，一方の面にはピンプローブを形成するための
電極パッドが配列されており，その裏面には検査装置と
上記LSIの電極パッド間の電気信号を伝送するための電
極パッドが配列されており，しかも前記表裏両面のパッ
ド間が電気的に相互接続された配線基板を準備する第１
の工程と；前記ピンプローブを形成するための電極パッ
ド上にパッド保護用導電層を形成する第２の工程パッド
保護用導電層を含む前記配線基板上にほぼプローブの必
要とする高さに相当する厚さの感光性ポリイミドを積層
形成する第３の工程と；前記ピンプローブを形成するた
めの電極パッドの中心軸上にマスクパターンの中心を位
置合せしたマスクパターンを準備する第４の工程と；前
記マスクパターンをマスクとして前記感光性ポリイミド
層をエッチングすることによりピンプローブ形成用導電
層を形成するパターンを形成する第５の工程と；前記パ
ターン間にピンプローブ形成用導電層を形成すると共に
その表面をプローブの必要とする高さに相当する厚さに
平坦化する第６の工程と；前記プローブ形成用導電層上
に前記電極パッドと中心軸を一致させたマスクパターン
を形成する第７の工程と；前記マスクパターンをマスク
にして前記プローブ形成用導電層にエッチングを施しピ
ン形状を形成する第８の工程と；前記の感光性ポリイミ
ド層を除去し、前記パッド保護層の露出部分をエッチン
グ除去する第９の工程と；前記のプローブ形成用導電層
上のマスクパターンを除去する第10の工程とを有して成
ることを特徴とする半導体LSI検査装置用プローブヘッ
ドの製造方法。
【請求項３】上記第７の工程に引続き、フォトレジスト
層にエッチングを施し、除去する第８の工程と；次いで
プローブ形成用導電層およびパッド保護層の露出部分を
エッチング除去してピンプローブ形状を形成する第９の
工程と；プローブ形成用導電層上のマスクパターンを除
去する第10の工程とを有して成ることを特徴とする請求
項１若しくは２記載の半導体LSI検査装置用プローブヘ
ッドの製造方法。
【請求項４】上記第10の工程に引続きピン表面に導体、
耐食性あるいは硬度の高い金属めっきを施す第11の工程
を付加したことを特徴とする請求項３記載の半導体LSI
検査装置用プローブヘッドの製造方法。
【請求項５】上記第11の工程に引続き、ピン表面に施し
た金属めっきを焼成する第12の工程を付加したことを特
徴とする請求項４記載の半導体LSI検査装置用プローブ
ヘッドの製造方法。
【請求項６】上記ピンプローブ形成用導電層が銅（Cu）
−ニッケル（Ni）基合金，銅（Cu），タングステン
（Ｗ），モリブデン（Mo），チタン（Ti），クロム（C
r），タンタル（Ta），ニオブ及び（Nb），ベリリウム
（Be）−銅（Cu）合金から成る群のいずれか１種の金属
から成り，蒸着，めっき,CVDもしくはスパッタリングの
成膜形成方法により形成することを特徴とする請求項1,
2,3,4若しくは５記載の半導体LSI検査装置用プローブヘ
ッドの製造方法。
【請求項７】上記ピンプローブの配線基板からの高さを
ｈとし，隣接するピンプローブの基部電極パッド間のピ
ッチをｄとしたとき,h＝0.3〜5dを満足するよう上記パ
ッド保護用導電層及びピンプローブ形成用導電層を積層
形成することを特徴とする請求項1,2,3,4,5若しくは６
記載の半導体LSI検査装置用プローブヘッドの製造方
法。
【請求項８】上記配線基板は給電層と信号入出力層とを
接地層とから成る少なくとも３種の配線層を有する多層
配線基板から成ることを特徴とする請求項1,2,3,4,5,6
若しくは７記載の半導体LSI検査装置用プローブヘッド
の製造方法。
【請求項９】上記多層配線基板がセラミックの多層積層
板から成ることを特徴とする請求項８記載の半導体LSI
検査装置用プローブヘッドの製造方法。
【請求項１０】半導体ウェハを変位自在に支持する試料
台と、該試料台に載置された前記半導体ウェハの電極に
対向して配設された多層配線基板に形成された請求項１
〜９のいずれかに記載の半導体LSI検査装置用プローブ
ヘッドからなり、前記多層配線基板に対して前記試料台
を相対的に変位させることにより，前記半導体ウェハに
形成された電極と前記ピンプローブとを接触させて所定
の検査を行なう検査装置であって、前記多層基板側ある
いは前記試料台の少なくとも一方に、前記ピンプローブ
と前記半導体ウェハの電極とを相対的に接近する方向に
変位させる圧電アクチュエータを設けたことを特徴とす
る半導体LSI検査装置。