JP2018195735A - 半導体製造装置および半導体装置の製造方法 - Google Patents
半導体製造装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2018195735A JP2018195735A JP2017099163A JP2017099163A JP2018195735A JP 2018195735 A JP2018195735 A JP 2018195735A JP 2017099163 A JP2017099163 A JP 2017099163A JP 2017099163 A JP2017099163 A JP 2017099163A JP 2018195735 A JP2018195735 A JP 2018195735A
- Authority
- JP
- Japan
- Prior art keywords
- die
- substrate
- region
- imaging device
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
- H01L21/52—Mounting semiconductor bodies in containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67092—Apparatus for mechanical treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F21—LIGHTING
- F21Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
- F21Y2115/00—Light-generating elements of semiconductor light sources
- F21Y2115/20—Electroluminescent [EL] light sources
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Dicing (AREA)
Abstract
Description
本開示の課題は、クラックの認識精度を向上することが可能な技術を提供することである。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
すなわち、半導体製造装置は、ダイを撮像する撮像装置と、前記ダイと前記撮像装置とを結ぶ線上に配置される照明装置と、前記撮像装置および前記照明装置を制御する制御装置と、を備える。前記制御装置は、前記照明装置で前記ダイの一部を照明し、明部、暗部、および明部と暗部の間のグラデーション部を前記ダイの上に形成し、前記撮像装置で前記ダイを撮像する。
以下に、実施形態に係る半導体製造装置について説明する。なお、括弧内の符号は例示であってこれに限定されるものではない。
半導体製造装置(10)は、ダイ(D)を撮像する撮像装置(ID)と、ダイ(D)と撮像装置(ID)とを結ぶ線上に配置される照明装置(LD)と、撮像装置(ID)および照明装置(LD)を制御する制御装置(8)と、を備える。制御装置(8)は、照明装置(LD)でダイ(D)の一部を照明し、明部(B)、暗部(S)、および明部(B)と暗部(S)の間にグラデーション部(M)をダイ(D)の上に形成し、撮像装置(ID)でダイ(D)を撮像する。
これにより、ダイの表面上の異常検出を2値化や良品との画像差分法の手法で検出できない1画素未満の幅のクラックを見つけることができ、クラックの認識精度を向上させることが可能である。
このような構成によって、ボンディングヘッド41は、ステージ認識カメラ32の撮像データに基づいてピックアップ位置・姿勢を補正し、中間ステージ31からダイDをピックアップし、基板認識カメラ44の撮像データに基づいて基板にダイDをボンディングする。
このような構成によって、基板9は、基板供給部6から搬送レーン52に沿ってボンディング位置まで移動し、ボンディング後、基板搬出部7まで移動して、基板搬出部7に基板9を渡す。
実施例のダイボンディング工程では、まず、制御部8は、ウェハ11を保持しているウェハリング14をウェハカセットから取り出してウェハ保持台12に載置し、ウェハ保持台12をダイDのピックアップが行われる基準位置まで搬送する(ウェハローディング(工程P1))。次いで、制御部8は、ウェハ認識カメラ24によって取得した画像から、ウェハ11の配置位置がその基準位置と正確に一致するように微調整を行う。
ダイ外観検査認識(クラックや異物等の異常検出)について図11〜14を用いて説明する。図11はクラックがあるダイの画像を示す図である。図12は図11の画像を2値化した画像を示す図である。図13は良品のダイの画像を示す図である。図14は図11の画像と図13の画像の差分を示す図である。
(1)1画素未満の幅のクラックは見つけられない
クラック幅が1画素未満の場合にクラックを画像で写そうとすると、その像が薄れてしまい認識できなくなる。クラックの方向などを考慮した場合、実質は3画素以上の幅が無いと確実には検出できない。
(2)ダイの表面模様の影響を受けやすい
ダイ表面に複雑な模様がある場合は、その表面を走るクラックとの識別が難しくなる。
(3)クラックの明るさを制御することが難しい
クラックのみを明るくないしは暗く写し出すことが難しい。
基板認識カメラ44の撮像部IDは鏡筒BTの一端と接続され、鏡筒BTの他端には対物レンズ(図示は省略)が取り付けられ、この対物レンズを通してダイDの主面の画像を撮影する構成となっている。
撮像部IDとダイDとを結ぶ線上の鏡筒BTとダイDとの間には、面発光照明(光源)SL、ハーフミラー(半透過鏡)HMを内部に備えた照明部LDが配置されている。面発光照明SLからの照射光は、ハーフミラーHMによって撮像部IDと同じ光軸で反射され、ダイDに照射される。撮像部IDと同じ光軸でダイDに照射されたその散乱光は、ダイDで反射し、そのうちの正反射光がハーフミラーHMを透過して撮像部IDに達し、ダイDの映像を形成する。すなわち、照明部LDは同軸落射照明(同軸照明)の機能を有する。
(a)遮蔽板(図20の遮蔽板SHL)の移動
(b)液晶のON/OFF
(c)平面配列したLEDの部分的なON/OFFによる発光エリア、遮光エリアの切換え
(d)ダイを照射する照明の移動
(e)クラックを撮像するカメラの移動
(f)不連続性の照射エリアの境界面に対し、例えば中間ステージを利用してダイを移動させる。
等の方法により実現する。以下、発光面の制御は(c)の平面配列したLEDの部分的ON/OFFを例に説明する。図24は照明部の斜視図である。図25は面発光照明の断面図である。図26はクラックの撮像画像を示す図である。
また、実施例ではダイ位置認識の後にダイ外観検査認識を行っているが、ダイ外観検査認識の後にダイ位置認識を行ってもよい。
また、実施例ではウェハの裏面にDAFが貼付されているが、DAFはなくてもよい。
また、実施例ではピックアップヘッドおよびボンディングヘッドをそれぞれ1つ備えているが、それぞれ2つ以上であってもよい。また、実施例では中間ステージを備えているが、中間ステージがなくてもよい。この場合、ピックアップヘッドとボンディングヘッドは兼用してもよい。
また、実施例ではダイの表面を上にしてボンディングされるが、ダイをピックアップ後ダイの表裏を反転させて、ダイの裏面を上にしてボンディングしてもよい。この場合、中間ステージは設けなくてもよい。この装置はフリップチップボンダという。
また、実施例ではボンディングヘッドを備えるが、ボンディングヘッドがなくてもよい。この場合は、ピックアップされたダイは容器等に載置される。この装置はピックアップ装置という。
1・・・ダイ供給部
13・・・突上げユニット
2・・・ピックアップ部
24・・・ウェハ認識カメラ
3・・・アライメント部
31・・・中間ステージ
32・・・ステージ認識カメラ
4・・・ボンディング部
41・・・ボンディングヘッド
42・・・コレット
44・・・基板認識カメラ
5・・・搬送部
51・・・基板搬送爪
8・・・制御部
9・・・基板
BS・・・ボンディングステージ
D・・・ダイ
P・・・パッケージエリア
LD・・・照明部
HM・・・ハーフミラー
SL・・・光源
SL1・・・LED基板
SL1A・・・第1領域
SL1B・・・第2領域
SL2・・・拡散板
SL3・・・遮蔽板
Claims (19)
- ダイを撮像する撮像装置と、
前記ダイと前記撮像装置とを結ぶ線上に配置される照明装置と、
前記撮像装置および前記照明装置を制御する制御装置と、
を備え、
前記制御装置は、前記照明装置で前記ダイの一部を照明し、明部、暗部、および明部と暗部の間のグラデーション部を前記ダイの上に形成し、前記撮像装置で前記ダイを撮像する
半導体製造装置。 - 請求項1において、
前記制御装置は、前記ダイの撮像画像にエッジ抽出フィルタを用いて処理を施した画像と、クラックの無いダイに前記エッジ抽出フィルタを用いた処理を施した画像と、の差分処理を行う
半導体製造装置。 - 請求項1において、
前記照明装置は発光面と遮蔽面とを有する
半導体製造装置。 - 請求項3において、
前記照明装置は前記撮像装置の中心線上に配置されるハーフミラーと前記ハーフミラーの横に配置される発光源と備える同軸照明である
半導体製造装置。 - 請求項4において、
前記発光源は面発光源であり、第1領域と第2領域とを有し、前記第1領域と前記第2領域との点灯および消灯を個別に制御可能である
半導体製造装置。 - 請求項5において、
前記第1領域は前記発光面であり、前記第2領域は前記遮蔽面である
半導体製造装置。 - 請求項6において、
前記発光源は、平面配列されたLEDを有するLED基板と、前記LED基板に対向して設けられた拡散板と、前記LED基板と前記拡散板との間に設けられた遮蔽板と、を備え、
前記遮蔽板は前記第1領域と前記第2領域との境界に配置される
半導体製造装置。 - 請求項6において、
前記発光源は、平面配列されたLEDを有するLED基板と、前記LED基板に対向して設けられた液晶パネルと、を備え、
前記液晶パネルは前記第1領域と前記第2領域とを形成する
半導体製造装置。 - 請求項1において、
前記制御装置は、前記撮像装置を移動させ、前記ダイの一部を照明し、明部、暗部、および明部と暗部の間のグラデーション部を前記ダイの上に形成し、前記撮像装置で前記ダイを撮像する
半導体製造装置。 - 請求項1において、
前記制御装置は、前記ダイを移動させ、前記ダイの一部を照明し、明部、暗部、および明部と暗部の間のグラデーション部を前記ダイの上に形成し、前記撮像装置で前記ダイを撮像する
半導体製造装置。 - 請求項5乃至8の何れか1項において、
さらに、前記発光源を移動させる機構を備え、
前記制御装置は、前記発光源を移動させ前記第1領域と前記第2領域とを形成する
半導体製造装置。 - 請求項1において、さらに、
前記ダイが貼り付けられたダイシングテープを保持するウェハリングホルダを有するダイ供給部を備え、
前記制御装置は前記撮像装置および前記照明装置を用いて前記ダイシングテープに貼り付けられたダイを撮像する
半導体製造装置。 - 請求項1において、さらに、
前記ダイを基板または既にボンディングされているダイ上にボンディングするボンディングヘッドを備え、
前記制御装置は前記撮像装置および前記照明装置を用いて前記基板またはダイ上にボンディングされたダイを撮像する
半導体製造装置。 - 請求項1において、さらに、
前記ダイをピックアップするピックアップヘッドと、
前記ピックアップされたダイが載置される中間ステージと、
を備え、
前記制御装置は前記撮像装置および前記照明装置を用いて前記中間ステージの上に載置されたダイを撮像する
半導体製造装置。 - (a)請求項1乃至10の何れか1項の半導体製造装置を準備する工程と、
(b)ダイが貼付されたダイシングテープを保持するウェハリングホルダを搬入する工程と、
(c)基板を搬入する工程と、
(d)前記ダイをピックアップする工程と、
(e)前記ピックアップしたダイを前記基板または既に前記基板にボンディングされているダイ上にボンディングする工程と、
を備える
半導体装置の製造方法。 - 請求項15において、
前記(d)工程は前記ピックアップされたダイを中間ステージに載置し、
前記(e)工程は前記中間ステージに載置されたダイをピックアップする
半導体装置の製造方法。 - 請求項15において、さらに
(g)前記(d)工程の前に、前記撮像装置および前記照明装置を用いて前記ダイの外観を検査する工程を備える
半導体装置の製造方法。 - 請求項15において、さらに
(h)前記(e)工程の後に、前記撮像装置および前記照明装置を用いて前記ダイの外観を検査する工程を備える
半導体装置の製造方法。 - 請求項16において、さらに
(i)前記(d)工程の後であって前記(e)工程の前に、前記撮像装置および前記照明装置を用いて前記ダイの外観を検査する工程を備える
半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017099163A JP6975551B2 (ja) | 2017-05-18 | 2017-05-18 | 半導体製造装置および半導体装置の製造方法 |
| TW107113799A TWI702673B (zh) | 2017-05-18 | 2018-04-24 | 半導體製造裝置及半導體裝置的製造方法 |
| KR1020180054614A KR102104936B1 (ko) | 2017-05-18 | 2018-05-14 | 반도체 제조 장치 및 반도체 장치의 제조 방법 |
| CN201810472295.0A CN108962784B (zh) | 2017-05-18 | 2018-05-17 | 半导体制造装置及半导体器件的制造方法 |
| JP2021148231A JP7225337B2 (ja) | 2017-05-18 | 2021-09-13 | 半導体製造装置および半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017099163A JP6975551B2 (ja) | 2017-05-18 | 2017-05-18 | 半導体製造装置および半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021148231A Division JP7225337B2 (ja) | 2017-05-18 | 2021-09-13 | 半導体製造装置および半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018195735A true JP2018195735A (ja) | 2018-12-06 |
| JP6975551B2 JP6975551B2 (ja) | 2021-12-01 |
Family
ID=64499182
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017099163A Active JP6975551B2 (ja) | 2017-05-18 | 2017-05-18 | 半導体製造装置および半導体装置の製造方法 |
| JP2021148231A Active JP7225337B2 (ja) | 2017-05-18 | 2021-09-13 | 半導体製造装置および半導体装置の製造方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021148231A Active JP7225337B2 (ja) | 2017-05-18 | 2021-09-13 | 半導体製造装置および半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| JP (2) | JP6975551B2 (ja) |
| KR (1) | KR102104936B1 (ja) |
| CN (1) | CN108962784B (ja) |
| TW (1) | TWI702673B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20230215770A1 (en) * | 2022-01-06 | 2023-07-06 | Fasford Technology Co., Ltd. | Semiconductor manufacturing apparatus, inspection apparatus, and manufacturing method for semiconductor device |
| JP2023100562A (ja) * | 2022-01-06 | 2023-07-19 | ファスフォードテクノロジ株式会社 | 半導体製造装置、検査装置および半導体装置の製造方法 |
| JP2023100561A (ja) * | 2022-01-06 | 2023-07-19 | ファスフォードテクノロジ株式会社 | 半導体製造装置、検査装置および半導体装置の製造方法 |
| JP2024000142A (ja) * | 2022-06-20 | 2024-01-05 | 株式会社Screenホールディングス | 基板処理装置、基板処理装置の制御方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7299728B2 (ja) * | 2019-03-22 | 2023-06-28 | ファスフォードテクノロジ株式会社 | 半導体製造装置および半導体装置の製造方法 |
| JP7437987B2 (ja) * | 2020-03-23 | 2024-02-26 | ファスフォードテクノロジ株式会社 | ダイボンディング装置および半導体装置の製造方法 |
| JP7635075B2 (ja) * | 2021-05-28 | 2025-02-25 | ファスフォードテクノロジ株式会社 | ダイボンディング装置および半導体装置の製造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07312375A (ja) * | 1994-05-18 | 1995-11-28 | Fujitsu Ltd | 半導体装置の製造方法及び製造装置 |
| JP2007220754A (ja) * | 2006-02-14 | 2007-08-30 | Shibuya Kogyo Co Ltd | 不良電子部品の回収装置 |
| JP2008066452A (ja) * | 2006-09-06 | 2008-03-21 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP2010091361A (ja) * | 2008-10-07 | 2010-04-22 | Yamatake Corp | 画像検査方法および画像検査装置 |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2995349B2 (ja) * | 1991-03-29 | 1999-12-27 | マツダ株式会社 | 表面状態検査用照明装置 |
| JP2897754B2 (ja) * | 1997-03-27 | 1999-05-31 | 日本電気株式会社 | 半導体装置の検査方法 |
| JP2003185590A (ja) | 2001-12-18 | 2003-07-03 | Stk Technology Co Ltd | ワーク検査方法および装置 |
| JP2004311576A (ja) * | 2003-04-03 | 2004-11-04 | Toshiba Corp | 半導体装置の製造方法 |
| JP4392213B2 (ja) | 2003-09-24 | 2009-12-24 | 株式会社岡本工作機械製作所 | 半導体基板のクラックの有無を検査する表面検査装置 |
| JP2005191060A (ja) * | 2003-12-24 | 2005-07-14 | Seiko Epson Corp | 露光装置及び露光方法 |
| JP4878907B2 (ja) | 2006-05-08 | 2012-02-15 | 三菱電機株式会社 | 画像検査装置およびこの画像検査装置を用いた画像検査方法 |
| KR20080015363A (ko) * | 2006-08-14 | 2008-02-19 | 야마하 가부시키가이샤 | 웨이퍼 및 반도체 소자의 검사 방법 및 장치 |
| JP4830772B2 (ja) * | 2006-10-11 | 2011-12-07 | ヤマハ株式会社 | 半導体チップの検査方法 |
| JP2008103493A (ja) * | 2006-10-18 | 2008-05-01 | Lintec Corp | チップのピックアップ方法及びピックアップ装置 |
| JP2008249397A (ja) * | 2007-03-29 | 2008-10-16 | Toyota Motor Corp | 表面検査装置 |
| JP4358889B1 (ja) * | 2008-06-27 | 2009-11-04 | 日本エレクトロセンサリデバイス株式会社 | ウエーハ欠陥検査装置 |
| CN102313740B (zh) * | 2010-07-05 | 2013-05-29 | 汉王科技股份有限公司 | 太阳能电池板裂痕检测方法 |
| JP2016076505A (ja) * | 2013-01-23 | 2016-05-12 | 株式会社新川 | ダイボンダおよびダイボンダによる半導体ダイの破損検出方法 |
| CN103499297B (zh) * | 2013-10-25 | 2016-01-13 | 爱科维申科技(天津)有限公司 | 一种基于ccd的高精度测量方法 |
| CN103679167A (zh) * | 2013-12-18 | 2014-03-26 | 杨新锋 | 一种ccd图像处理的方法 |
| KR20150073512A (ko) * | 2013-12-23 | 2015-07-01 | 세메스 주식회사 | 다이 검사 장치 |
| KR101550263B1 (ko) * | 2014-02-27 | 2015-09-15 | 뉴인텍 주식회사 | 광학검사장치 |
| US9262821B2 (en) * | 2014-05-12 | 2016-02-16 | Kla-Tencor Corp. | Inspection recipe setup from reference image variation |
| JP6324823B2 (ja) | 2014-06-26 | 2018-05-16 | ファスフォードテクノロジ株式会社 | 半導体若しくは電子部品実装装置及び半導体若しくは電子部品実装方法 |
| CN104409376B (zh) * | 2014-10-20 | 2017-12-15 | 上海技美电子科技有限公司 | 晶圆检测装置 |
| JP6584234B2 (ja) * | 2015-08-31 | 2019-10-02 | ファスフォードテクノロジ株式会社 | ダイボンダ、ボンディング方法および半導体装置の製造方法 |
-
2017
- 2017-05-18 JP JP2017099163A patent/JP6975551B2/ja active Active
-
2018
- 2018-04-24 TW TW107113799A patent/TWI702673B/zh active
- 2018-05-14 KR KR1020180054614A patent/KR102104936B1/ko active Active
- 2018-05-17 CN CN201810472295.0A patent/CN108962784B/zh active Active
-
2021
- 2021-09-13 JP JP2021148231A patent/JP7225337B2/ja active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07312375A (ja) * | 1994-05-18 | 1995-11-28 | Fujitsu Ltd | 半導体装置の製造方法及び製造装置 |
| JP2007220754A (ja) * | 2006-02-14 | 2007-08-30 | Shibuya Kogyo Co Ltd | 不良電子部品の回収装置 |
| JP2008066452A (ja) * | 2006-09-06 | 2008-03-21 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP2010091361A (ja) * | 2008-10-07 | 2010-04-22 | Yamatake Corp | 画像検査方法および画像検査装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20230215770A1 (en) * | 2022-01-06 | 2023-07-06 | Fasford Technology Co., Ltd. | Semiconductor manufacturing apparatus, inspection apparatus, and manufacturing method for semiconductor device |
| JP2023100562A (ja) * | 2022-01-06 | 2023-07-19 | ファスフォードテクノロジ株式会社 | 半導体製造装置、検査装置および半導体装置の製造方法 |
| JP2023100561A (ja) * | 2022-01-06 | 2023-07-19 | ファスフォードテクノロジ株式会社 | 半導体製造装置、検査装置および半導体装置の製造方法 |
| JP2024000142A (ja) * | 2022-06-20 | 2024-01-05 | 株式会社Screenホールディングス | 基板処理装置、基板処理装置の制御方法 |
| JP7485728B2 (ja) | 2022-06-20 | 2024-05-16 | 株式会社Screenホールディングス | 基板処理装置、基板処理装置の制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108962784A (zh) | 2018-12-07 |
| KR20180127204A (ko) | 2018-11-28 |
| JP6975551B2 (ja) | 2021-12-01 |
| JP7225337B2 (ja) | 2023-02-20 |
| CN108962784B (zh) | 2022-05-31 |
| JP2021193744A (ja) | 2021-12-23 |
| KR102104936B1 (ko) | 2020-04-27 |
| TW201911448A (zh) | 2019-03-16 |
| TWI702673B (zh) | 2020-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7225337B2 (ja) | 半導体製造装置および半導体装置の製造方法 | |
| JP6685126B2 (ja) | 半導体製造装置および半導体装置の製造方法 | |
| KR102100889B1 (ko) | 다이 본딩 장치 및 반도체 장치의 제조 방법 | |
| TWI729397B (zh) | 半導體製造裝置及半導體裝置之製造方法 | |
| JP7010633B2 (ja) | 半導体製造装置および半導体装置の製造方法 | |
| CN111725086B (zh) | 半导体制造装置以及半导体器件的制造方法 | |
| KR102516586B1 (ko) | 다이 본딩 장치 및 반도체 장치의 제조 방법 | |
| KR102829382B1 (ko) | 다이 본딩 장치 및 반도체 장치의 제조 방법 | |
| CN120709172A (zh) | 半导体制造装置、检查装置以及半导体器件的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200414 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210324 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210331 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210524 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20210615 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210913 |
|
| C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20210913 |
|
| C11 | Written invitation by the commissioner to file amendments |
Free format text: JAPANESE INTERMEDIATE CODE: C11 Effective date: 20210928 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210929 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20210930 |
|
| C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20211005 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211026 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211108 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6975551 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |