[go: up one dir, main page]

JP2018190949A - 表示装置及び電子機器 - Google Patents

表示装置及び電子機器 Download PDF

Info

Publication number
JP2018190949A
JP2018190949A JP2017171722A JP2017171722A JP2018190949A JP 2018190949 A JP2018190949 A JP 2018190949A JP 2017171722 A JP2017171722 A JP 2017171722A JP 2017171722 A JP2017171722 A JP 2017171722A JP 2018190949 A JP2018190949 A JP 2018190949A
Authority
JP
Japan
Prior art keywords
metal oxide
film
transistor
insulating film
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017171722A
Other languages
English (en)
Other versions
JP2018190949A5 (ja
JP7113602B2 (ja
Inventor
山崎　舜平
Shunpei Yamazaki
舜平 山崎
純一 肥塚
Junichi Hizuka
純一 肥塚
岡崎　健一
Kenichi Okazaki
健一 岡崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2018190949A publication Critical patent/JP2018190949A/ja
Publication of JP2018190949A5 publication Critical patent/JP2018190949A5/ja
Priority to JP2022118918A priority Critical patent/JP7560512B2/ja
Application granted granted Critical
Publication of JP7113602B2 publication Critical patent/JP7113602B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/10—Special adaptations of display systems for operation with variable images
    • G09G2320/103—Detection of image changes, e.g. determination of an index representative of the image change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • G09G2360/144—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light being ambient light
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】新規な表示装置を提供する。【解決手段】画素部と、画素部を駆動する駆動回路とを有し、駆動回路は、デュアルゲート構造の第１のトランジスタを有し、画素部は、シングルゲート構造の第２のトランジスタ及び第２のトランジスタに電気的に接続される画素電極を有する表示装置である。第１のトランジスタ及び第２のトランジスタはそれぞれ、チャネルの機能を有する第１の金属酸化物膜を有する。金属酸化物膜、は、それぞれ第１の領域及び第２の領域を有し、第１の領域は、ＩｎまたはＺｎと、酸素とを有し、第２の領域は、Ｉｎまたは元素Ｍと、酸素とを有し、第１の領域及び第２の領域は、モザイク状に分散または分布している。【選択図】図１

Description

本発明の一態様は、表示装置及び電子機器に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関する。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。特に、本発明の一態様は、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、それらの駆動方法、またはそれらの製造方法に関する。
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装置は、半導体装置の一態様である。撮像装置、表示装置、液晶表示装置、発光装置、電気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は、半導体装置を有している場合がある。
トランジスタに適用可能な半導体材料として、酸化物半導体が注目されている。例えば、複数の酸化物半導体層を積層し、当該複数の酸化物半導体層の中で、チャネルとなる酸化物半導体層がインジウム及びガリウムを含み、且つインジウムの割合をガリウムの割合よりも大きくすることで、電界効果移動度（単に移動度、またはμＦＥという場合がある）を高めた半導体装置が開示されている（特許文献１参照）。
また、酸化物半導体トランジスタを、液晶ディスプレイや有機ＥＬ（エレクトロルミネッセンス）ディスプレイなどの表示装置に用いる技術が注目されている。酸化物半導体トランジスタはオフ電流が非常に小さい。そのことを利用して、静止画像を表示する際のリフレッシュ頻度を少なくし、液晶ディスプレイや有機ＥＬディスプレイの消費電力を低減する技術が開示されている（特許文献２、及び特許文献３参照）。なお、本明細書において、上述の表示装置の消費電力を減らす駆動方法を、ＩＤＳ（アイドリングストップ）駆動と呼称する。
特開２０１４−７３９９号公報 特開２０１１−１４１５２２号公報 特開２０１１−１４１５２４号公報
酸化物半導体膜をチャネル領域に用いるトランジスタとしては、電界効果移動度が高い方が好ましい。しかしながら、トランジスタの電界効果移動度を高めると、トランジスタの特性がノーマリーオンの特性になりやすいといった問題がある。なお、ノーマリーオンとは、ゲート電極に電圧を印加しなくてもチャネルが存在し、トランジスタに電流が流れてしまう状態のことである。
また、酸化物半導体膜をチャネル領域に用いるトランジスタにおいて、酸化物半導体膜中に形成される酸素欠損は、トランジスタ特性に影響を与えるため問題となる。例えば、酸化物半導体膜中に酸素欠損が形成されると、該酸素欠損に水素が結合し、キャリア供給源となる。酸化物半導体膜中にキャリア供給源が生成されると、酸化物半導体膜を有するトランジスタの電気特性の変動、代表的にはしきい値電圧のシフトが生じる。
例えば、酸化物半導体膜中に酸素欠損が多すぎると、トランジスタのしきい値電圧がマイナス側にシフトしてしまい、ノーマリーオンの特性になる。よって、酸化物半導体膜中、特にチャネル領域においては、酸素欠損が少ない、あるいはノーマリーオンの特性にならない程度の酸素欠損量であることが好ましい。
また、表示装置を作製するため、絶縁表面上に複数の異なる回路を形成する場合、例えば、画素部と駆動回路を同一基板上に形成する場合には、画素部に用いるトランジスタは、優れたスイッチング特性、例えばオン・オフ比が大きいことが要求され、駆動回路に用いるトランジスタには動作速度が速いことが要求される。特に、ウルトラハイビジョン（「４Ｋ解像度」、「４Ｋ２Ｋ」、「４Ｋ」などとも言われる。）、スーパーハイビジョン（「８Ｋ解像度」、「８Ｋ４Ｋ」、「８Ｋ」などとも言われる。）のような高解像度の表示装置であればあるほど、表示画像の書き込み時間が短くなるため、駆動回路に用いるトランジスタは速い動作速度とすることが好ましい。
上記問題に鑑み、本発明の一態様は、金属酸化物膜を有するトランジスタにおいて、電界効果移動度を向上させると共に信頼性を向上させることを課題の１つとする。または、本発明の一態様は、金属酸化物膜を有するトランジスタにおいて、電気特性の変動を抑制すると共に、信頼性を向上させることを課題の１つとする。または、本発明の一態様は、表示品質に優れた高解像度の表示装置を提供することを課題の１つとする。または、本発明の一態様は、消費電力が低減された表示装置を提供することを課題の１つとする。または、本発明の一態様は、新規な表示装置を提供することを課題の１つとする。または、本発明の一態様は、新規な電子機器を提供することを課題の１つとする。
なお、上記の課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの課題の全てを解決する必要はない。上記以外の課題は、明細書等の記載から自ずと明らかになるものであり、明細書等の記載から上記以外の課題を抽出することが可能である。
本発明の一態様は、画素部と、画素部を駆動する駆動回路とを有し、駆動回路は、第１のトランジスタを有し、画素部は、第２のトランジスタ及び第２のトランジスタに電気的に接続される画素電極を有し、第１のトランジスタは、第１のゲート電極と、第２のゲート電極と、第１のゲート電極及び第２のゲート電極の間に設けられ、且つチャネルの機能を有する第１の金属酸化物膜と、を有し、第１のゲート電極及び第２のゲート電極は、電気的に接続され、第２のトランジスタは、チャネルの機能を有する第２の金属酸化物膜を有し、画素電極は、第３の金属酸化物膜で形成され、第３の金属酸化物膜は、第２の金属酸化物膜より水素濃度が高い領域を有し、第１の金属酸化物膜、第２の金属酸化物膜、及び第３の金属酸化物膜は、それぞれ第１の領域及び第２の領域を有し、第１の領域は、ＩｎまたはＺｎと、酸素とを有し、第２の領域は、Ｉｎまたは元素Ｍと、酸素とを有し、第１の領域及び第２の領域は、モザイク状に分散または分布している表示装置である。
なお、第１の金属酸化物膜及び第２のトランジスタ上に絶縁膜が設けられ、絶縁膜は、第２のトランジスタ上において開口部を有し、第２の金属酸化物膜は、ゲート絶縁膜上に設けられ、第１のゲート電極及び第２のゲート電極の一方、並びに第３の金属酸化物膜は、絶縁膜上に設けられ、第３の金属酸化物膜は、絶縁膜の開口部において、第２のトランジスタと電気的に接続されてもよい。
または、第１の金属酸化物膜及び第２のトランジスタ上に第１の絶縁膜及び第２の絶縁膜が順に積層して設けられ、第１の絶縁膜及び第２の絶縁膜はそれぞれ、第２のトランジスタ上において開口部を有し、第２の金属酸化物膜は、ゲート絶縁膜上に設けられ、第１のゲート電極及び第２のゲート電極の一方は、第１の絶縁膜上に設けられ、第３の金属酸化物膜は、第２の絶縁膜上に設けられ、第３の金属酸化物膜は、第１の絶縁膜及び第２の絶縁膜それぞれの開口部において、第２のトランジスタと電気的に接続されてもよい。
または、第１の絶縁膜は、無機絶縁膜を有し、第２の絶縁膜は、有機樹脂膜を有してもよい。
または、第２のトランジスタは、第３のゲート電極と、ゲート絶縁膜と、を有し、第２の金属酸化物膜及び第３の金属酸化物膜は、ゲート絶縁膜上に設けられてもよい。
本発明の一態様は、画素部と、画素部を駆動する駆動回路とを有し、駆動回路は、第１のトランジスタを有し、画素部は、第２のトランジスタ及び第２のトランジスタに電気的に接続される画素電極を有し、第２のトランジスタ上に第１の絶縁膜及び第２の絶縁膜が順に積層して設けられ、第１の絶縁膜及び第２の絶縁膜はそれぞれ、第２のトランジスタ上において開口部を有し、第１のトランジスタは、第１のゲート電極と、第２のゲート電極と、第１のゲート電極及び第２のゲート電極の間に設けられ、且つチャネルの機能を有する第１の金属酸化物膜と、を有し、第１のゲート電極及び第２のゲート電極は、電気的に接続され、第２のトランジスタは、チャネルの機能を有する第２の金属酸化物膜を有し、第１のゲート電極及び第２のゲート電極の一方は、第１の絶縁膜上に設けられ、画素電極は、第２の絶縁膜上に設けられ、画素電極は、第１の絶縁膜及び第２の絶縁膜それぞれの開口部において、第２のトランジスタと電気的に接続され、第１の金属酸化物膜及び第２の金属酸化物膜は第１の領域及び第２の領域を有し、第１の領域は、ＩｎまたはＺｎと、酸素とを有し、第２の領域は、Ｉｎまたは元素Ｍと、酸素とを有し、第１の領域及び第２の領域は、モザイク状に分散または分布している表示装置である。
なお、第１の絶縁膜は、無機絶縁膜を有し、第２の絶縁膜は、有機樹脂膜を有してもよい。
また、第３の金属酸化物膜の水素濃度は、１×１０２０ａｔｏｍｓ／ｃｍ３以上であってもよい。
また、第１の金属酸化物膜、第２の金属酸化物膜、及び第３の金属酸化物膜はそれぞれ、Ｉｎ、Ｍ、及びＺｎの原子数の総和に対して、Ｉｎの含有量が４０％以上５０％以下の領域と、Ｍの含有量が５％以上３０％以下の領域と、を有してもよい。
また、第１の金属酸化物膜、第２の金属酸化物膜、及び第３の金属酸化物膜はそれぞれ、Ｉｎ、Ｍ、及びＺｎの原子数の比がＩｎ：Ｍ：Ｚｎ＝４：ｘ：ｙのとき、ｘが１．５以上２．５以下であり、且つｙが２以上４以下であってもよい。
また、第１の金属酸化物膜、第２の金属酸化物膜、及び第３の金属酸化物膜はそれぞれ、Ｉｎ、Ｍ、及びＺｎの原子数の比がＩｎ：Ｍ：Ｚｎ＝５：ｘ：ｙのとき、ｘが０．５以上１．５以下であり、且つｙが５以上７以下であってもよい。
また、元素Ｍは、ガリウム、アルミニウム、シリコン、ホウ素、イットリウム、スズ、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、及びマグネシウムの中から選ばれたいずれか一つまたは複数であってもよい。
また、第１のトランジスタは、デュアルゲート構造であり、第２のトランジスタは、シングルゲート構造であってもよい。
また、本発明の他の一態様は、上記いずれかの構成の表示装置とタッチセンサとを有する表示モジュールである。また、本発明の他の一態様は、上記いずれかの構成の表示装置、または上記表示モジュールと、受信装置、操作キー、またはバッテリとを有する電子機器である。
本発明の一態様により、金属酸化物膜を有するトランジスタにおいて、電界効果移動度を向上させると共に信頼性を向上させることができる。または、本発明の一態様により、金属酸化物膜を有するトランジスタにおいて、電気特性の変動を抑制すると共に、信頼性を向上させることができる。または、本発明の一態様により、表示品質に優れた高解像度の表示装置を提供することができる。または、本発明の一態様により、消費電力が低減された表示装置を提供することができる。または、本発明の一態様により、新規な表示装置を提供することができる。または、本発明の一態様により、新規な電子機器を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
表示装置を説明する断面図。 表示装置を説明する上面図。 金属酸化物の構成の概念図。 表示装置を説明する断面図。 表示装置の作製方法を説明する断面図。 表示装置の作製方法を説明する断面図。 表示装置の作製方法を説明する断面図。 表示装置を説明する断面図。 表示装置を説明する上面図。 表示装置を説明する断面図。 表示装置の作製方法を説明する断面図。 表示装置の作製方法を説明する断面図。 表示装置の作製方法を説明する断面図。 トランジスタを説明する上面図及び断面図。 トランジスタを説明する上面図及び断面図。 金属酸化物膜中に拡散する酸素または過剰酸素の拡散経路を表す概念図。 トランジスタを説明する上面図及び断面図。 試料のＸＲＤスペクトルの測定結果を説明する図。 試料のＴＥＭ像、及び電子線回折パターンを説明する図。 試料のＥＤＸマッピングを説明する図。 横電界モードの液晶素子を用いる表示装置の製造工程を説明する図。 表示装置の一態様を示す上面図。 表示装置の一態様を示す断面図。 表示装置の一態様を示す断面図。 表示装置の一態様を示す断面図。 表示装置の一態様を示す断面図。 表示装置の一態様を示す断面図。 表示装置の一態様を示す断面図。 表示装置を説明するブロック図及び回路図。 コントローラＩＣの構成例を示すブロック図。 パラメータを説明する図。 フレームメモリの構成例を示す図。 レジスタの構成例を示すブロック図。 レジスタの構成例を示す回路図。 表示モジュールを説明する図。 電子機器を説明する図。 電子機器を説明する図。 放送システムの構成例を示すブロック図。 放送システムの構成例を示すブロック図。 放送システムのデータ伝送を示す模式図。 受信装置の構成例を示す図。 実施例に係る、ブロック図。 実施例に係る、ディスプレイの駆動可能な範囲を示す図。 実施例に係る、トランジスタのＩｄ−Ｖｇ特性を説明する図。 実施例に係る、トランジスタ特性の変化を説明する図。 実施例に係る、ブロック図。 実施例に係る、トランジスタのＧＢＴ試験の結果を説明する図。 実施例に係る、トランジスタ特性の変化を説明する図。 実施例に係る、ブロック図。 実施例に係る、回路図。 実施例に係る、ブロック図。 実施例に係る、タイミングチャート。 実施例に係る、移動度と書き込み時間の関係を説明する図。 実施例に係る、トランジスタのＩｄ−Ｖｇ特性を説明する図。 実施例に係る、トランジスタのＧＢＴ試験の結果を説明する図。 実施例に係る、トランジスタ特性の変化を説明する図。 実施例に係る、トランジスタ特性の変化を説明する図。 実施例に係る、ＥＳＲ分析結果。
以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、図面において、大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状または値などに限定されない。
また、本明細書にて用いる「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものであり、数的に限定するものではないことを付記する。
また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間にチャネル領域を有しており、チャネル領域を介して、ソースとドレインとの間に電流を流すことができるものである。なお、本明細書等において、チャネル領域とは、電流が主として流れる領域をいう。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。
また、本明細書等において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。
また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
また、本明細書等において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態（非導通状態、遮断状態、ともいう）にあるときのドレイン電流をいう。オフ状態とは、特に断りがない場合、ｎチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低い状態、ｐチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも高い状態をいう。例えば、ｎチャネル型のトランジスタのオフ電流とは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低いときのドレイン電流を言う場合がある。
トランジスタのオフ電流は、Ｖｇｓに依存する場合がある。従って、トランジスタのオフ電流がＩ以下である、とは、トランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを言う場合がある。トランジスタのオフ電流は、所定のＶｇｓにおけるオフ状態、所定の範囲内のＶｇｓにおけるオフ状態、または、十分に低減されたオフ電流が得られるＶｇｓにおけるオフ状態、等におけるオフ電流を指す場合がある。
一例として、しきい値電圧Ｖｔｈが０．５Ｖであり、Ｖｇｓが０．５Ｖにおけるドレイン電流が１×１０−９Ａであり、Ｖｇｓが０．１Ｖにおけるドレイン電流が１×１０−１３Ａであり、Ｖｇｓが−０．５Ｖにおけるドレイン電流が１×１０−１９Ａであり、Ｖｇｓが−０．８Ｖにおけるドレイン電流が１×１０−２２Ａであるようなｎチャネル型トランジスタを想定する。当該トランジスタのドレイン電流は、Ｖｇｓが−０．５Ｖにおいて、または、Ｖｇｓが−０．５Ｖ乃至−０．８Ｖの範囲において、１×１０−１９Ａ以下であるから、当該トランジスタのオフ電流は１×１０−１９Ａ以下である、と言う場合がある。当該トランジスタのドレイン電流が１×１０−２２Ａ以下となるＶｇｓが存在するため、当該トランジスタのオフ電流は１×１０−２２Ａ以下である、と言う場合がある。
また、本明細書等では、チャネル幅Ｗを有するトランジスタのオフ電流を、チャネル幅Ｗあたりを流れる電流値で表す場合がある。また、所定のチャネル幅（例えば１μｍ）あたりを流れる電流値で表す場合がある。後者の場合、オフ電流の単位は、電流／長さの次元を持つ単位（例えば、Ａ／μｍ）で表される場合がある。
トランジスタのオフ電流は、温度に依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、室温、６０℃、８５℃、９５℃、または１２５℃におけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導体装置等の信頼性が保証される温度、または、当該トランジスタが含まれる半導体装置等が使用される温度（例えば、５℃乃至３５℃のいずれか一の温度）におけるオフ電流、を表す場合がある。トランジスタのオフ電流がＩ以下である、とは、室温、６０℃、８５℃、９５℃、１２５℃、当該トランジスタが含まれる半導体装置の信頼性が保証される温度、または、当該トランジスタが含まれる半導体装置等が使用される温度（例えば、５℃乃至３５℃のいずれか一の温度）、におけるトランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを指す場合がある。
トランジスタのオフ電流は、ドレインとソースの間の電圧Ｖｄｓに依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、Ｖｄｓが０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ、２．５Ｖ、３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、または２０Ｖにおけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導体装置等の信頼性が保証されるＶｄｓ、または、当該トランジスタが含まれる半導体装置等において使用されるＶｄｓにおけるオフ電流、を表す場合がある。トランジスタのオフ電流がＩ以下である、とは、Ｖｄｓが０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ、２．５Ｖ、３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、２０Ｖ、当該トランジスタが含まれる半導体装置の信頼性が保証されるＶｄｓ、または、当該トランジスタが含まれる半導体装置等において使用されるＶｄｓ、におけるトランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを指す場合がある。
上記オフ電流の説明において、ドレインをソースと読み替えてもよい。つまり、オフ電流は、トランジスタがオフ状態にあるときのソースを流れる電流を言う場合もある。
また、本明細書等では、オフ電流と同じ意味で、リーク電流と記載する場合がある。また、本明細書等において、オフ電流とは、例えば、トランジスタがオフ状態にあるときに、ソースとドレインとの間に流れる電流を指す場合がある。
また、本明細書等において、トランジスタのしきい値電圧とは、トランジスタにチャネルが形成されたときのゲート電圧（Ｖｇ）を指す。具体的には、トランジスタのしきい値電圧とは、ゲート電圧（Ｖｇ）を横軸に、ドレイン電流（Ｉｄ）の平方根を縦軸にプロットした曲線（Ｖｇ−√Ｉｄ特性）において、最大傾きである接線を外挿したときの直線と、ドレイン電流（Ｉｄ）の平方根が０（Ｉｄが０Ａ）との交点におけるゲート電圧（Ｖｇ）を指す場合がある。あるいは、トランジスタのしきい値電圧とは、チャネル長をＬ、チャネル幅をＷとし、Ｉｄ［Ａ］×Ｌ［μｍ］／Ｗ［μｍ］の値が１×１０−９［Ａ］となるゲート電圧（Ｖｇ）を指す場合がある。
また、本明細書等において、「半導体」と表記した場合であっても、例えば、導電性が十分に低い場合は、「絶縁体」としての特性を有する場合がある。また、「半導体」と「絶縁体」とは境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書等に記載の「半導体」は、「絶縁体」に言い換えることが可能な場合がある。同様に、本明細書等に記載の「絶縁体」は、「半導体」に言い換えることが可能な場合がある。または、本明細書等に記載の「絶縁体」を「半絶縁体」に言い換えることが可能な場合がある。
また、本明細書等において、「半導体」と表記した場合であっても、例えば、導電性が十分に高い場合は、「導電体」としての特性を有する場合がある。また、「半導体」と「導電体」とは境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書等に記載の「半導体」は、「導電体」に言い換えることが可能な場合がある。同様に、本明細書等に記載の「導電体」は、「半導体」に言い換えることが可能な場合がある。
また、本明細書等において、半導体の不純物とは、半導体膜を構成する主成分以外をいう。例えば、濃度が０．１原子％未満の元素は不純物である。不純物が含まれることにより、半導体にＤＯＳ（Ｄｅｎｓｉｔｙ ｏｆ Ｓｔａｔｅｓ）が形成されることや、キャリア移動度が低下することや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体を有する場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１３族元素、第１４族元素、第１５族元素、主成分以外の遷移金属などがあり、特に、水素（水にも含まれる）、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。酸化物半導体の場合、例えば水素などの不純物の混入によって酸素欠損を形成する場合がある。また、半導体がシリコンを有する場合、半導体の特性を変化させる不純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、第１５族元素などがある。
本明細書等において、金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）とは、広い表現での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう）などに分類される。例えば、トランジスタの活性層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、金属酸化物が増幅作用、整流作用、及びスイッチング作用の少なくとも１つを有する場合、当該金属酸化物を、金属酸化物半導体（ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、略してＯＳと呼ぶことができる。また、ＯＳ ＦＥＴと記載する場合においては、金属酸化物または酸化物半導体を有するトランジスタと換言することができる。
また、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
（実施の形態１）
本実施の形態では、本発明の一態様の表示装置及びその作製方法について、図１乃至図１６を参照して説明する。
＜１−１．表示装置の構成例１＞
図２は、本発明の一態様の表示装置が有する駆動回路及び表示部に含まれるトランジスタの上面図である。図２（Ａ）は、駆動回路に含まれるトランジスタ１００Ａの上面図であり、図２（Ｂ）は画素部に含まれるトランジスタ２００Ａの上面図である。図１（Ａ−１）は、図２（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図１（Ａ−２）は、図２（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。図１（Ｂ−１）は、図２（Ｂ）に示す一点鎖線Ｘ３−Ｘ４間における切断面の断面図に相当し、図１（Ｂ−２）は、図２（Ｂ）に示す一点鎖線Ｙ３−Ｙ４間における切断面の断面図に相当する。なお、図２において、煩雑になることを避けるため、トランジスタ１００Ａ、２００Ａの構成要素の一部（ゲート絶縁膜としての機能を有する絶縁膜等）を省略して図示している。また、各トランジスタにおいて、一点鎖線Ｘ１−Ｘ２方向、Ｘ３−Ｘ４方向をチャネル長方向、一点鎖線Ｙ１−Ｙ２方向、Ｙ３−Ｙ４方向をチャネル幅方向と呼称する場合がある。なお、トランジスタの上面図においては、以降の図面においても図２と同様に、構成要素の一部を省略して図示する場合がある。
図１（Ａ−１）及び図１（Ａ−２）に示すように、駆動回路はトランジスタ１００Ａを有する。
トランジスタ１００Ａは、基板１０２上の導電膜１０４と、基板１０２及び導電膜１０４上の絶縁膜１０６と、絶縁膜１０６上の金属酸化物膜１０８と、金属酸化物膜１０８上の導電膜１１２ａと、金属酸化物膜１０８上の導電膜１１２ｂと、を有する。また、トランジスタ１００Ａ上、具体的には、金属酸化物膜１０８、導電膜１１２ａ、及び導電膜１１２ｂ上には、絶縁膜１１４と、絶縁膜１１４上の絶縁膜１１６と、絶縁膜１１６上の絶縁膜１１８とが形成されている。
また、絶縁膜１０６、１１４、１１６は、開口部１４２ａを有する。導電膜１２０ａは、開口部１４２ａを介して、導電膜１０４と電気的に接続される。
なお、トランジスタ１００Ａは、所謂チャネルエッチ型のトランジスタであり、デュアルゲート構造である。
また、図１（Ｂ−１）及び図１（Ｂ−２）に示すように、画素部は、トランジスタ２００Ａ、画素電極としての機能を有する導電膜２２０ａ、容量配線の機能を有する導電膜２１３、及び容量素子２５０ａを有する。
トランジスタ２００Ａは、基板１０２上の導電膜２０４と、基板１０２及び導電膜２０４上の絶縁膜１０６と、絶縁膜１０６上の金属酸化物膜２０８と、金属酸化物膜２０８上の導電膜２１２ａと、金属酸化物膜２０８上の導電膜２１２ｂと、を有する。また、トランジスタ２００Ａ上、具体的には、金属酸化物膜２０８、導電膜２１２ａ、及び導電膜２１２ｂ上には、絶縁膜１１４と、絶縁膜１１４上の絶縁膜１１６と、絶縁膜１１６上の絶縁膜１１８とが形成されている。
また、絶縁膜１１４、１１６は、開口部２４２ａを有する。画素電極としての機能を有する導電膜２２０ａは、開口部２４２ａを介して、導電膜２１２ｂと電気的に接続される。また、容量配線としての機能を有する導電膜２１３が絶縁膜１０６上に形成される。導電膜２１３は、導電膜１１２ａ、１１２ｂ、２１２ａ、２１２ｂと同時に形成されるが、導電膜１０４、２０４と同時に形成されてもよい。また、導電膜２１３、絶縁膜１１４、１１６、及び導電膜２２０ａにより、容量素子２５０ａが形成される。
なお、トランジスタ２００Ａは、所謂チャネルエッチ型のトランジスタであり、シングルゲート構造である。
また、トランジスタ１００Ａに含まれる導電膜１２０ａと、画素電極としての機能を有する導電膜２２０ａは、同一工程で形成される。よって、導電膜１２０ａ、２２０ａとしては、後述する酸化物導電膜（ＯＣ）が好ましい。導電膜１２０ａ、２２０ａに酸化物導電膜を用いることで、絶縁膜１１４、１１６中に酸素を添加することができる。絶縁膜１１４、１１６に添加された酸素は、金属酸化物膜１０８、２０８に移動し、金属酸化物膜１０８、２０８中の酸素欠損を補填することが可能である。この結果、トランジスタ１００Ａ、２００Ａの信頼性を高めることが可能である。なお、導電膜１２０ａ、２２０ａは、導電膜１０４、１１２ａ、１１２ｂ、２０４、２１２ａ、２１２ｂに列挙する材料と同様の材料を用いて形成してもよい。
なお、絶縁膜１０６は、トランジスタ１００Ａ、２００Ａの第１のゲート絶縁膜としての機能を有し、絶縁膜１１４、１１６は、トランジスタ１００Ａの第２のゲート絶縁膜としての機能を有し、絶縁膜１１８は、トランジスタ１００Ａ、２００Ａの保護絶縁膜としての機能を有する。また、トランジスタ１００Ａにおいて、導電膜１０４は、第１のゲート電極としての機能を有し、導電膜１１２ａは、ソース電極としての機能を有し、導電膜１１２ｂは、ドレイン電極としての機能を有する。また、トランジスタ１００Ａにおいて、導電膜１２０ａは、第２のゲート電極としての機能を有する。また、トランジスタ２００Ａにおいて、導電膜２０４は、ゲート電極としての機能を有し、導電膜２１２ａは、ソース電極としての機能を有し、導電膜２１２ｂは、ドレイン電極としての機能を有する。
なお、トランジスタ１００Ａにおいて、図１（Ａ−２）に示すように、導電膜１２０ａは、開口部１４２ａを介して導電膜１０４と電気的に接続される。
また、図１（Ａ−２）に示すように、金属酸化物膜１０８は、導電膜１０４、及び導電膜１２０ａと対向するように位置し、２つのゲート電極の機能を有する導電膜に挟まれている。導電膜１２０ａのチャネル長方向の長さ、及び導電膜１２０ａのチャネル幅方向の長さは、金属酸化物膜１０８のチャネル長方向の長さ、及び金属酸化物膜１０８のチャネル幅方向の長さよりもそれぞれ長く、金属酸化物膜１０８の全体は、絶縁膜１１４、１１６を介して導電膜１２０ａに覆われている。
別言すると、導電膜１０４及び導電膜１２０ａは、絶縁膜１０６、１１４、１１６に設けられる開口部において接続され、且つ金属酸化物膜１０８の側端部よりも外側に位置する領域を有する。
このような構成を有することで、トランジスタ１００Ａに含まれる金属酸化物膜１０８を、導電膜１０４及び導電膜１２０ａの電界によって電気的に囲むことができる。トランジスタ１００Ａのように、第１のゲート電極及び第２のゲート電極の電界によって、チャネル領域が形成される金属酸化物膜を、電気的に囲むトランジスタのデバイス構造をＳｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（Ｓ−ｃｈａｎｎｅｌ）構造と呼ぶことができる。
トランジスタ１００Ａは、Ｓ−ｃｈａｎｎｅｌ構造を有するため、第１のゲート電極の機能を有する導電膜１０４によってチャネルを誘起させるための電界を効果的に金属酸化物膜１０８に印加することができる。したがって、トランジスタ１００Ａの電流駆動能力が向上し、高いオン電流特性を得ることが可能となる。また、オン電流を高くすることが可能であるため、トランジスタ１００Ａを微細化することが可能となる。また、トランジスタ１００Ａは、金属酸化物膜１０８が、第１のゲート電極の機能を有する導電膜１０４及び第２のゲート電極の機能を有する導電膜１２０ａによって囲まれた構造を有するため、トランジスタ１００Ａの機械的強度を高めることができる。
また、トランジスタ１００Ａにおいて、金属酸化物膜１０８は、絶縁膜１０６上の金属酸化物膜１０８＿１と、金属酸化物膜１０８＿１上の金属酸化物膜１０８＿２と、を有する。また、トランジスタ２００Ａにおいて、金属酸化物膜２０８は、絶縁膜１０６上の金属酸化物膜２０８＿１と、金属酸化物膜２０８＿１上の金属酸化物膜２０８＿２と、を有する。なお、金属酸化物膜１０８＿１、１０８＿２、２０８＿１、２０８＿２は、それぞれ同じ元素を有する。例えば、金属酸化物膜１０８＿１、１０８＿２、２０８＿１、２０８＿２は、それぞれ独立に、Ｉｎと、Ｍ（Ｍは、ガリウム、アルミニウム、シリコン、ホウ素、イットリウム、スズ、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウム）と、Ｚｎと、を有すると好ましい。
また、金属酸化物膜１０８＿１、１０８＿２、２０８＿１、２０８＿２は、それぞれ独立に、Ｉｎの原子数比がＭの原子数比より多い領域を有すると好ましい。一例としては、金属酸化物膜１０８＿１、１０８＿２、２０８＿１、２０８＿２のＩｎ、Ｍ、及びＺｎの原子数の比を、Ｉｎ：Ｍ：Ｚｎ＝４：２：３近傍とすると好ましい。ここで、近傍とは、Ｉｎが４の場合、Ｍが１．５以上２．５以下であり、且つＺｎが２以上４以下を含む。または、金属酸化物膜１０８＿１、１０８＿２、２０８＿１、２０８＿２のＩｎ、Ｍ、及びＺｎの原子数の比を、Ｉｎ：Ｍ：Ｚｎ＝５：１：６近傍とすると好ましい。このように、金属酸化物膜１０８＿１、１０８＿２、２０８＿１、２０８＿２を概略同じ組成とすることで、同じスパッタリングターゲットを用いて形成できるため、製造コストを抑制することが可能である。また、同じスパッタリングターゲットを用いる場合、同一チャンバーにて真空中で連続して金属酸化物膜１０８＿１、１０８＿２、２０８＿１、２０８＿２を成膜することができるため、金属酸化物膜１０８＿１と、金属酸化物膜１０８＿２との界面、金属酸化物膜２０８＿１と、金属酸化物膜２０８＿２との界面それぞれに不純物が取り込まれるのを抑制することができる。
また、金属酸化物膜１０８＿１、１０８＿２、２０８＿１、２０８＿２は、それぞれ、ＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）構成を有する金属酸化物であると好適である。当該金属酸化物について、図３を用いて説明する。
ＣＡＣ構成を有する金属酸化物の概念図を図３に示す。なお、本明細書において、本発明の一態様である金属酸化物が、半導体の機能を有する場合、ＣＡＣ−ＭＯ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）またはＣＡＣ−ＯＳ（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と定義する。
ＣＡＣ−ＭＯまたはＣＡＣ−ＯＳとは、例えば、図３に示すように、金属酸化物を構成する元素が偏在することで、各元素を主成分とする領域００１、及び領域００２を形成し、各領域が、混合し、モザイク状に形成または分散される。つまり、金属酸化物を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、金属酸化物において、一つあるいはそれ以上の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。
また、ＣＡＣ−ＭＯまたはＣＡＣ−ＯＳとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ−ＭＯまたはＣＡＣ−ＯＳを、トランジスタのチャネルに用いる場合、導電性の機能は、キャリアとなる電子（またはホール）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）を、ＣＡＣ−ＭＯまたはＣＡＣ−ＯＳに付与することができる。ＣＡＣ−ＭＯまたはＣＡＣ−ＯＳにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
また、本明細書等において、ＣＡＣ−ＭＯまたはＣＡＣ−ＯＳは、導電性領域、及び絶縁性領域を有する。例えば、図３に示す領域００１及び領域００２の一方が導電性領域であり、他方が絶縁性領域であってもよい。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。
また、ＣＡＣ−ＭＯまたはＣＡＣ−ＯＳは、異なるバンドギャップを有する成分により構成されてもよい。例えば、ＣＡＣ−ＭＯまたはＣＡＣ−ＯＳは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記ＣＡＣ−ＭＯまたはＣＡＣ−ＯＳをトランジスタのチャネル領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、及び高い電界効果移動度を得ることができる。
なお、ＣＡＣ−ＭＯまたはＣＡＣ−ＯＳは、マトリックス複合材（ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌ ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。ＣＡＣ−ＭＯまたはＣＡＣ−ＯＳの詳細については、実施の形態２にて詳細に説明する。
金属酸化物膜１０８＿１、１０８＿２、２０８＿１、２０８＿２が、それぞれ独立に、Ｉｎの原子数比がＭの原子数比より多い領域を有し、且つＣＡＣ構造を有することで、トランジスタ１００Ａ、２００Ａの電界効果移動度を高くすることができる。具体的には、トランジスタ１００Ａ、２００Ａの電界効果移動度が４０ｃｍ２／Ｖｓを超える、好ましくは５０ｃｍ２／Ｖｓを超える、さらに好ましくは１００ｃｍ２／Ｖｓを超えることが可能となる。
また、Ｓ−Ｃｈａｎｎｅｌ構造であるトランジスタ１００Ａは電界効果移動度が高く、且つ駆動能力が高いので、トランジスタ１００Ａを駆動回路、代表的にはゲート信号を生成するゲートドライバに用いることで、額縁幅の狭い（狭額縁ともいう）表示装置を提供することができる。また、トランジスタ１００Ａを、表示装置が有する信号線からの信号の供給を行うソースドライバ（とくに、ソースドライバが有するシフトレジスタの出力端子に接続されるデマルチプレクサ）に用いることで、表示装置に接続される配線数が少ない表示装置を提供することができる。
また、トランジスタ１００Ａ、２００Ａはそれぞれチャネルエッチ構造のトランジスタであるため、低温ポリシリコンを用いたトランジスタと比較して、作製工程数が少ない。また、トランジスタ１００Ａ、２００Ａは、金属酸化物膜をチャネルに用いているため、低温ポリシリコンを用いたトランジスタのように、レーザ結晶化工程が不要である。これらのため、大面積基板を用いた表示装置であっても、製造コストを低減することが可能である。さらに、ウルトラハイビジョン（「４Ｋ解像度」、「４Ｋ２Ｋ」、「４Ｋ」）、スーパーハイビジョン（「８Ｋ解像度」、「８Ｋ４Ｋ」、「８Ｋ」）のよう高解像度であり、且つ大型の表示装置において、トランジスタ１００Ａ、２００Ａのように電界効果移動度が高いトランジスタを駆動回路及び表示部に用いることで、短時間での書き込みが可能であり、表示不良を低減することが可能であり好ましい。
＜１−２．表示装置の構成要素＞
次に、本実施の形態の表示装置に含まれる構成要素について、詳細に説明する。
［基板］
基板１０２の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板１０２として用いてもよい。また、シリコンや炭化シリコンを材料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板１０２として用いてもよい。なお、基板１０２として、ガラス基板を用いる場合、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の大面積基板を用いることで、大型の表示装置を作製することができる。
また、基板１０２として、可撓性基板を用い、可撓性基板上に直接、トランジスタ１００Ａ、２００Ａを形成してもよい。または、基板１０２とトランジスタ１００Ａ、２００Ａの間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板１０２より分離し、他の基板に転載するのに用いることができる。その際、トランジスタ１００Ａ、２００Ａは耐熱性の劣る基板や可撓性の基板にも転載できる。
［導電膜］
ゲート電極の機能を有する導電膜１０４、２０４、１２０ａ、ソース電極の機能を有する導電膜１１２ａ、２１２ａ、ドレイン電極の機能を有する導電膜１１２ｂ、２１２ｂとしては、クロム（Ｃｒ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、亜鉛（Ｚｎ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、マンガン（Ｍｎ）、ニッケル（Ｎｉ）、鉄（Ｆｅ）、コバルト（Ｃｏ）から選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いてそれぞれ形成することができる。
また、導電膜１０４、１１２ａ、１１２ｂ、１２０ａ、２０４、２１２ａ、２１２ｂには、インジウムと錫とを有する酸化物（Ｉｎ−Ｓｎ酸化物）、インジウムとタングステンとを有する酸化物（Ｉｎ−Ｗ酸化物）、インジウムとタングステンと亜鉛とを有する酸化物（Ｉｎ−Ｗ−Ｚｎ酸化物）、インジウムとチタンとを有する酸化物（Ｉｎ−Ｔｉ酸化物）、インジウムとチタンと錫とを有する酸化物（Ｉｎ−Ｔｉ−Ｓｎ酸化物）、インジウムと亜鉛とを有する酸化物（Ｉｎ−Ｚｎ酸化物）、インジウムと錫とシリコンとを有する酸化物（Ｉｎ−Ｓｎ−Ｓｉ酸化物）、インジウムとガリウムと亜鉛とを有する酸化物（Ｉｎ−Ｇａ−Ｚｎ酸化物）等の金属酸化物を用いることができる。なお、金属酸化物は、酸化物導電体または酸化物半導体を適用することもできる。
ここで、酸化物導電体について説明を行う。本明細書等において、酸化物導電体をＯＣ（Ｏｘｉｄｅ Ｃｏｎｄｕｃｔｏｒ）と呼称してもよい。酸化物導電体としては、例えば、金属酸化物に酸素欠損を形成し、該酸素欠損に水素を添加すると、伝導帯近傍にドナー準位が形成される。この結果、金属酸化物は、導電性が高くなり導電体化する。導電体化された金属酸化物を、酸化物導電体ということができる。一般に、酸化物半導体は、エネルギーギャップが大きいため、可視光に対して透光性を有する。一方、酸化物導電体は、伝導帯近傍にドナー準位を有する金属酸化物である。したがって、酸化物導電体は、ドナー準位による吸収の影響は小さく、可視光に対して酸化物半導体と同程度の透光性を有する。
酸化物導電体は、チャネルとしての機能を有する金属酸化物、一例としては酸化物半導体よりも水素濃度が高く、代表的には８×１０１９ａｔｏｍｓ／ｃｍ３以上、好ましくは１×１０２０ａｔｏｍｓ／ｃｍ３以上、好ましくは５×１０２０ａｔｏｍｓ／ｃｍ３以上である。
酸化物導電体は、欠陥を有し、且つ不純物を含むことで、導電性を有する。酸化物導電体を有する導電膜の抵抗率は、１×１０−３Ωｃｍ以上１×１０４Ωｃｍ未満、さらに好ましくは、抵抗率が１×１０−３Ωｃｍ以上１×１０−１Ωｃｍ未満である。
また、酸化物導電体を有する導電膜の導電率は、代表的には１×１０−２Ｓ／ｍ以上１×１０５Ｓ／ｍ以下、または１×１０３Ｓ／ｍ以上１×１０５Ｓ／ｍ以下であるとよい。
また、酸化物導電体は、不純物とともに欠陥を含む。代表的には、酸化物導電体を有する導電膜は、希ガスが添加されることにより欠陥が生成された膜である。または、プラズマに曝されることにより、欠陥が生成された膜である。
また、酸化物導電体は、ＣＡＣ構成を有する金属酸化物を用いることが好ましい。
また、導電膜１０４、１１２ａ、１１２ｂ、１２０ａ、２０４、２１２ａ、２１２ｂには、Ｃｕ−Ｘ合金膜（Ｘは、Ｍｎ、Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、またはＴｉ）を適用してもよい。Ｃｕ−Ｘ合金膜を用いることで、ウエットエッチングプロセスで加工できるため、製造コストを抑制することが可能となる。Ｃｕ−Ｘ合金膜の抵抗は低いため、導電膜１０４、１１２ａ、１１２ｂ、１２０ａ、２０４、２１２ａ、２１２ｂをＣｕ−Ｘ合金膜を用いて形成することで、配線遅延を低減することが可能である。このため、大型の表示装置を作製する上でＣｕ−Ｘ合金膜を配線として用いることは、好適である。
また、導電膜１１２ａ、１１２ｂ、２１２ａ、２１２ｂには、上述の金属元素の中でも、特に銅、チタン、タングステン、タンタル、及びモリブデンの中から選ばれるいずれか一つまたは複数を有すると好適である。特に、導電膜１１２ａ、１１２ｂ、２１２ａ、２１２ｂとしては、窒化タンタル膜を用いると好適である。当該窒化タンタル膜は、導電性を有し、且つ、銅または水素に対して、高いバリア性を有する。また、窒化タンタル膜は、さらに自身からの水素の放出が少ないため、金属酸化物膜１０８、２０８と接する導電膜、または金属酸化物膜１０８、２０８の近傍の導電膜として、最も好適に用いることができる。また、導電膜１１２ａ、１１２ｂ、２１２ａ、２１２ｂとして、銅膜を用いると、導電膜１１２ａ、１１２ｂ、２１２ａ、２１２ｂの抵抗を低くすることができるため好適である。
また、導電膜１１２ａ、１１２ｂ、２１２ａ、２１２ｂを、無電解めっき法により形成することができる。当該無電解めっき法により形成できる材料としては、例えば、Ｃｕ、Ｎｉ、Ａｌ、Ａｕ、Ｓｎ、Ｃｏ、Ａｇ、及びＰｄの中から選ばれるいずれか一つまたは複数を用いることが可能である。特に、ＣｕまたはＡｇを用いると、導電膜の抵抗を低くすることができるため、好適である。
［ゲート絶縁膜としての機能を有する絶縁膜］
トランジスタ１００Ａ、２００Ａのゲート絶縁膜としての機能を有する絶縁膜１０６としては、プラズマ化学気相堆積（ＰＥＣＶＤ：Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、スパッタリング法等により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜及び酸化ネオジム膜を一種以上含む絶縁層を用いることができる。なお、絶縁膜１０６を、２層または３層以上の積層構造としてもよい。
また、トランジスタ１００Ａ、２００Ａのチャネル領域としての機能を有する金属酸化物膜１０８、２０８と接する絶縁膜１０６は、酸化物絶縁膜であることが好ましく、化学量論的組成よりも過剰に酸素を含有する領域（過剰酸素領域）を有することがより好ましい。別言すると、絶縁膜１０６は、酸素を放出することが可能な絶縁膜である。なお、絶縁膜１０６に過剰酸素領域を設けるには、例えば、酸素雰囲気下にて絶縁膜１０６を形成する、もしくは成膜後の絶縁膜１０６を酸素雰囲気下で熱処理すればよい。
また、絶縁膜１０６として、酸化ハフニウムを用いる場合、以下の効果を奏する。酸化ハフニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したがって、酸化シリコンを用いた場合と比べて、絶縁膜１０６の膜厚を大きくできるため、トンネル電流によるリーク電流を小さくすることができる。すなわち、オフ電流の小さいトランジスタを実現することができる。さらに、結晶構造を有する酸化ハフニウムは、非晶質構造を有する酸化ハフニウムと比べて高い比誘電率を備える。したがって、オフ電流の小さいトランジスタとするためには、結晶構造を有する酸化ハフニウムを用いることが好ましい。結晶構造の例としては、単斜晶系や立方晶系などが挙げられる。ただし、本発明の一態様は、これらに限定されない。
ただし、上記構成に限定されず、金属酸化物膜１０８、２０８と接する絶縁膜１０６に、窒化物絶縁膜を用いる構成としてもよい。当該構成の一例としては、窒化シリコン膜を形成し、当該窒化シリコン膜の表面に酸素プラズマ処理などを行うことで、窒化シリコン膜の表面を酸化させる構成などが挙げられる。なお、窒化シリコン膜の表面に酸素プラズマ処理などを行った場合、窒化シリコン膜の表面は原子レベルで酸化されている場合があるため、トランジスタの断面の観察等を行っても、酸化膜が観察されない可能性がある。すなわち、トランジスタの断面の観察を行った場合、窒化シリコン膜と、金属酸化物とが、接しているように観察される場合がある。なお、酸素プラズマ処理とは、酸素ガスを含む雰囲気にて発生させたプラズマに被照射物を曝すことをいう。酸素ガスとは、酸素、オゾン、一酸化二窒素等の酸素を含むガスのことをいう。
なお、窒化シリコン膜は、酸化シリコン膜と比較して比誘電率が高く、酸化シリコン膜と同等の静電容量を得るのに必要な膜厚が大きいため、トランジスタのゲート絶縁膜として、窒化シリコン膜を含むことで絶縁膜１０６を厚膜化することができる。よって、トランジスタの絶縁耐圧の低下を抑制、さらには絶縁耐圧を向上させて、トランジスタの静電破壊を抑制することができる。
なお、本実施の形態では、絶縁膜１０６として、窒化シリコン膜と酸化シリコン膜との積層膜を形成する。
［金属酸化物膜］
金属酸化物膜１０８、２０８としては、先に示す材料を用いることができる。
金属酸化物膜１０８、２０８がＩｎ−Ｍ−Ｚｎ酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ＞Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｍ：Ｚｎ＝５：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：１：７、Ｉｎ：Ｍ：Ｚｎ＝５：１：８、Ｉｎ：Ｍ：Ｚｎ＝６：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：２：５等が挙げられる。
また、金属酸化物膜１０８、２０８が、Ｉｎ−Ｍ−Ｚｎ酸化物で形成される場合、スパッタリングターゲットとしては、多結晶のＩｎ−Ｍ−Ｚｎ酸化物を含むターゲットを用いると好ましい。多結晶のＩｎ−Ｍ−Ｚｎ酸化物を含むターゲットを用いることで、結晶性を有する金属酸化物膜１０８、２０８を形成しやすくなる。なお、成膜される金属酸化物膜１０８、２０８の原子数比は、上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。例えば、金属酸化物膜１０８、２０８に用いるスパッタリングターゲットの組成がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］の場合、成膜される金属酸化物膜１０８、２０８の組成は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］の近傍となる場合がある。
また、金属酸化物膜１０８、２０８は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタ１００Ａ、２００Ａのオフ電流を低減することができる。
また、金属酸化物膜１０８、２０８は、非単結晶構造であると好ましい。非単結晶構造は、例えば、後述するＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ−ＯＳは最も欠陥準位密度が低い。
また、金属酸化物膜１０８＿１、１０８＿２、２０８＿１、２０８＿２が、それぞれ独立に、Ｉｎの原子数比がＭの原子数比より多い領域を有していても、金属酸化物膜１０８＿１、１０８＿２、２０８＿１、２０８＿２それぞれの結晶性が高い場合、電界効果移動度が低くなる場合がある。
そこで、金属酸化物膜１０８＿１は、金属酸化物膜１０８＿２よりも結晶性が低い領域を有してもよい。また、金属酸化物膜２０８＿１は、金属酸化物膜２０８＿２よりも結晶性が低い領域を有してもよい。なお、金属酸化物膜１０８＿１、１０８＿２、２０８＿１、２０８＿２の結晶性としては、例えば、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）を用いて分析する、あるいは、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を用いて分析することで解析できる。
金属酸化物膜１０８＿１、２０８＿１が結晶性の低い領域を有する場合、以下の優れた効果を有する。
まず、金属酸化物膜１０８中に形成されうる酸素欠損について説明を行う。
金属酸化物膜１０８に形成される酸素欠損は、トランジスタ特性に影響を与えるため問題となる。例えば、金属酸化物膜１０８中に酸素欠損が形成されると、該酸素欠損に水素が結合し、キャリア供給源となる。金属酸化物膜１０８中にキャリア供給源が生成されると、金属酸化物膜１０８を有するトランジスタ１００Ａの電気特性の変動、代表的にはしきい値電圧のシフトが生じる。したがって、金属酸化物膜１０８においては、酸素欠損が少ないほど好ましい。
そこで、本発明の一態様においては、金属酸化物膜１０８近傍の絶縁膜、具体的には、金属酸化物膜１０８の上方に形成される絶縁膜１１４、１１６が過剰酸素を含有する構成である。絶縁膜１１４、１１６から金属酸化物膜１０８へ酸素または過剰酸素を移動させることで、金属酸化物膜中の酸素欠損を低減することが可能となる。
ここで、図１６（Ａ）（Ｂ）を用いて、金属酸化物膜１０８中に拡散する酸素または過剰酸素の経路について説明する。図１６（Ａ）（Ｂ）は、金属酸化物膜１０８中に拡散する酸素または過剰酸素の拡散経路を表す概念図であり、図１６（Ａ）はチャネル長方向の概念図であり、図１６（Ｂ）はチャネル幅方向の概念図である。なお、ここでは、金属酸化物膜１０８を用いて説明するが、金属酸化物膜２０８においても、金属酸化物膜１０８と同様に酸素が拡散する。
絶縁膜１１４、１１６が有する酸素または過剰酸素は、上方側から、すなわち金属酸化物膜１０８＿２を通過して、金属酸化物膜１０８＿１に拡散する（図１６（Ａ）（Ｂ）に示すＲｏｕｔｅ １）。
あるいは、絶縁膜１１４、１１６が有する酸素または過剰酸素は、金属酸化物膜１０８＿１、及び金属酸化物膜１０８＿２それぞれの側面から金属酸化物膜１０８中に拡散する（図１６（Ｂ）に示すＲｏｕｔｅ ２）。
例えば、図１６（Ａ）（Ｂ）に示すＲｏｕｔｅ １の場合、金属酸化物膜１０８＿２の結晶性が高い場合、酸素または過剰酸素の拡散を阻害する場合がある。一方で、図１６（Ｂ）に示すＲｏｕｔｅ ２の場合、金属酸化物膜１０８＿１、及び金属酸化物膜１０８＿２それぞれの側面から、金属酸化物膜１０８＿１、及び金属酸化物膜１０８＿２に酸素または過剰酸素を拡散させることが可能となる。
また、図１６（Ｂ）に示すＲｏｕｔｅ ２の場合、金属酸化物膜１０８＿１が、金属酸化物膜１０８＿２よりも結晶性が低い領域を有する場合、当該領域が過剰酸素の拡散経路となり、金属酸化物膜１０８＿１よりも結晶性の高い金属酸化物膜１０８＿２にも過剰酸素を拡散させることができる。なお、図１６（Ａ）（Ｂ）中には、図示しないが、絶縁膜１０６が酸素または過剰酸素を有する場合、絶縁膜１０６からも金属酸化物膜１０８中に酸素または過剰酸素が拡散しうる。
このように、結晶性が異なる金属酸化物膜の積層構造とし、結晶性の低い領域を過剰酸素の拡散経路とすることで、信頼性の高いトランジスタを提供することができる。
なお、金属酸化物膜１０８を結晶性が低い金属酸化物膜のみで構成する場合、バックチャネル側、すなわち金属酸化物膜１０８＿２に相当する領域に不純物（例えば、水素または水分など）の付着、または不純物が混入することにより、信頼性が悪くなる場合がある。
金属酸化物膜１０８に混入する水素または水分などの不純物は、トランジスタ特性に影響を与えるため問題となる。したがって、金属酸化物膜１０８においては、水素または水分などの不純物が少ないほど好ましい。
そこで、金属酸化物膜１０８の上層の金属酸化物膜の結晶性を高めることで、金属酸化物膜１０８に混入しうる不純物を抑制することができる。特に、金属酸化物膜１０８＿２の結晶性を高めることで、導電膜１１２ａ、１１２ｂを加工する際のダメージを抑制することができる。金属酸化物膜１０８の表面、すなわち金属酸化物膜１０８＿２の表面は、導電膜１１２ａ、１１２ｂの加工の際のエッチャントまたはエッチングガスに曝される。しかしながら、金属酸化物膜１０８＿２は、結晶性が高い領域を有する場合、結晶性が低い金属酸化物膜１０８＿１と比較してエッチング耐性に優れる。したがって、金属酸化物膜１０８＿２は、エッチングストッパとして機能する。
なお、金属酸化物膜１０８として、不純物濃度が低く、欠陥準位密度の低い金属酸化物膜を用いることで、優れた電気特性を有するトランジスタを作製することができ好ましい。ここでは、不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）ことを高純度真性または実質的に高純度真性とよぶ。なお、金属酸化物膜中の不純物としては、代表的には水、水素などが挙げられる。本明細書等において、金属酸化物膜中から水及び水素を低減または除去することを、脱水化、脱水素化と表す場合がある。また、金属酸化物膜、または酸化物絶縁膜中に酸素を添加することを、加酸素化と表す場合があり、加酸素化され且つ化学量論的組成よりも過剰の酸素を有する状態を過酸素化状態と表す場合がある。
高純度真性または実質的に高純度真性である金属酸化物膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、該金属酸化物膜にチャネル領域が形成されるトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性である金属酸化物膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。また、高純度真性または実質的に高純度真性である金属酸化物膜は、オフ電流が著しく小さく、チャネル幅が１×１０６μｍでチャネル長Ｌが１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。
また、金属酸化物膜１０８＿１は、金属酸化物膜１０８＿２よりも結晶性が低い領域を有することで、キャリア密度が高くなる場合がある。
また、金属酸化物膜１０８＿１のキャリア密度が高くなると、金属酸化物膜１０８＿１の伝導帯に対してフェルミ準位が相対的に高くなる場合がある。これにより、金属酸化物膜１０８＿１の伝導帯の下端が低くなり、金属酸化物膜１０８＿１の伝導帯下端と、ゲート絶縁膜（ここでは、絶縁膜１０６）中に形成されうるトラップ準位とのエネルギー差が大きくなる場合がある。該エネルギー差が大きくなることにより、ゲート絶縁膜中にトラップされる電荷が少なくなり、トランジスタのしきい値電圧の変動を小さくできる場合がある。また、金属酸化物膜１０８＿１のキャリア密度が高くなると、金属酸化物膜１０８の電界効果移動度を高めることができる。
［保護絶縁膜としての機能を有する絶縁膜 １］
絶縁膜１１４、１１６は、トランジスタ１００Ａ、２００Ａの保護絶縁膜としての機能を有する。また、絶縁膜１１４、１１６は、金属酸化物膜１０８、２０８に酸素を供給する機能を有する。すなわち、絶縁膜１１４、１１６は、酸素を有する。また、絶縁膜１１４は、酸素を透過することのできる絶縁膜である。なお、絶縁膜１１４は、後に形成する絶縁膜１１６を形成する際の、金属酸化物膜１０８、２０８へのダメージ緩和膜としても機能する。
絶縁膜１１４としては、厚さが５ｎｍ以上１５０ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下の酸化シリコン膜、酸化窒化シリコン膜等を用いることができる。
また、絶縁膜１１４は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が３×１０１７ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。絶縁膜１１４に含まれる欠陥密度が多いと、該欠陥に酸素が結合してしまい、絶縁膜１１４における酸素の透過性が減少してしまう。
なお、絶縁膜１１４においては、外部から絶縁膜１１４に入った酸素が全て絶縁膜１１４の外部に移動せず、絶縁膜１１４にとどまる酸素もある。また、絶縁膜１１４に酸素が入ると共に、絶縁膜１１４に含まれる酸素が絶縁膜１１４の外部へ移動することで、絶縁膜１１４において酸素の移動が生じる場合もある。絶縁膜１１４として酸素を透過することができる酸化物絶縁膜を形成すると、絶縁膜１１４上に設けられる、絶縁膜１１６から脱離する酸素を、絶縁膜１１４を介して金属酸化物膜１０８、２０８に移動させることができる。
また、絶縁膜１１４は、窒素酸化物に起因する準位密度が低い酸化物絶縁膜を用いて形成することができる。なお、当該窒素酸化物に起因する準位密度は、金属酸化物膜の価電子帯の上端のエネルギー（Ｅｖ＿ｏｓ）と金属酸化物膜の伝導帯の下端のエネルギー（Ｅｃ＿ｏｓ）の間に形成され得る場合がある。上記酸化物絶縁膜として、窒素酸化物の放出量が少ない酸化窒化シリコン膜、または窒素酸化物の放出量が少ない酸化窒化アルミニウム膜等を用いることができる。
なお、窒素酸化物の放出量の少ない酸化窒化シリコン膜は、昇温脱離ガス分析法（ＴＤＳ：Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）において、窒素酸化物の放出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニアの放出量が１×１０１８分子／ｃｍ３以上５×１０１９分子／ｃｍ３以下である。なお、アンモニアの放出量は、膜の表面温度が５０℃以上６５０℃以下、好ましくは５０℃以上５５０℃以下の加熱処理による放出量とする。
窒素酸化物（ＮＯｘ、ｘは０よりも大きく２以下、好ましくは１以上２以下）、代表的にはＮＯ２またはＮＯは、絶縁膜１１４などに準位を形成する。当該準位は、金属酸化物膜１０８、２０８のエネルギーギャップ内に位置する。そのため、窒素酸化物が、絶縁膜１１４及び金属酸化物膜１０８、２０８の界面に拡散すると、当該準位が絶縁膜１１４側において電子をトラップする場合がある。この結果、トラップされた電子が、絶縁膜１１４及び金属酸化物膜１０８、２０８界面近傍に留まるため、トランジスタのしきい値電圧をプラス方向にシフトさせてしまう。
また、窒素酸化物は、加熱処理においてアンモニア及び酸素と反応する。絶縁膜１１４に含まれる窒素酸化物は、加熱処理において、絶縁膜１１６に含まれるアンモニアと反応するため、絶縁膜１１４に含まれる窒素酸化物が低減される。このため、絶縁膜１１４及び金属酸化物膜１０８、２０８の界面において、電子がトラップされにくい。
絶縁膜１１４として、上記酸化物絶縁膜を用いることで、トランジスタのしきい値電圧のシフトを低減することが可能であり、トランジスタの電気特性の変動を低減することができる。
また、上記酸化物絶縁膜は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定される窒素濃度が６×１０２０ａｔｏｍｓ／ｃｍ３以下である。
基板温度が２２０℃以上３５０℃以下であり、シラン及び一酸化二窒素を用いたＰＥＣＶＤ法を用いて、上記酸化物絶縁膜を形成することで、緻密であり、且つ硬度の高い膜を形成することができる。
絶縁膜１１６は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜である。上記の酸化物絶縁膜は、加熱により酸素の一部が脱離する。なお、ＴＤＳにおいて、上記の酸化物絶縁膜は、酸素の放出量が１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上の領域を有する。また、上記の酸素の放出量は、ＴＤＳにおける加熱処理の温度が５０℃以上６５０℃以下、または５０℃以上５５０℃以下の範囲での総量である。また、上記の酸素の放出量は、ＴＤＳにおける酸素原子に換算しての総量である。
絶縁膜１１６としては、厚さが３０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上４００ｎｍ以下の、酸化シリコン膜、酸化窒化シリコン膜等を用いることができる。
また、絶縁膜１１６は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が１．５×１０１８ｓｐｉｎｓ／ｃｍ３未満、さらには１×１０１８ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。なお、絶縁膜１１６は、絶縁膜１１４と比較して金属酸化物膜１０８、２０８から離れているため、絶縁膜１１４より、欠陥密度が多くともよい。
また、絶縁膜１１４、１１６は、同種の材料の絶縁膜を用いることができるため、絶縁膜１１４と絶縁膜１１６の界面が明確に確認できない場合がある。したがって、本実施の形態においては、絶縁膜１１４と絶縁膜１１６の界面は、破線で図示している。なお、本実施の形態においては、絶縁膜１１４と絶縁膜１１６の２層構造について説明したが、これに限定されず、例えば、絶縁膜１１４の単層構造、あるいは３層以上の積層構造としてもよい。
［保護絶縁膜としての機能を有する絶縁膜 ２］
絶縁膜１１８は、トランジスタ１００Ａ、２００Ａの保護絶縁膜として機能する。
絶縁膜１１８は、水素及び窒素のいずれか一方または双方を有する。または、絶縁膜１１８は、窒素及びシリコンを有する。また、絶縁膜１１８は、酸素、水素、水、アルカリ金属、アルカリ土類金属等をブロッキングできる機能を有する。絶縁膜１１８を設けることで、金属酸化物膜１０８、２０８からの酸素の外部への拡散と、絶縁膜１１４、１１６に含まれる酸素の外部への拡散と、外部から金属酸化物膜１０８、２０８への水素、水等の入り込みを防ぐことができる。
絶縁膜１１８としては、例えば、窒化物絶縁膜を用いることができる。該窒化物絶縁膜としては、窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、窒化酸化アルミニウム膜等がある。
なお、上記記載の、導電膜、絶縁膜、金属酸化物膜、金属膜などの様々な膜としては、スパッタリング法やＰＥＣＶＤ法により形成することができるが、他の方法、例えば、熱ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成してもよい。熱ＣＶＤ法の例としてＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、またはＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法などが挙げられる。
熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生成されることが無いという利点を有する。また、熱ＣＶＤ法としては、原料ガスをチャンバー内に送り、チャンバー内を大気圧または減圧下とし、基板上に膜を堆積させればよい。
また、ＡＬＤ法としては、原料ガスをチャンバー内に送り、チャンバー内を大気圧または減圧下とし、基板上に膜を堆積させればよい。
＜１−３．表示装置の構成例２＞
次に、保護絶縁膜の積層構造が異なる表示装置について、図４を用いて説明する。
図４（Ａ−１）は、図２（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図４（Ａ−２）は、図２（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。図４（Ｂ−１）は、図２（Ｂ）に示す一点鎖線Ｘ３−Ｘ４間における切断面の断面図に相当し、図４（Ｂ−２）は、図２（Ｂ）に示す一点鎖線Ｙ３−Ｙ４間における切断面の断面図に相当する。
図４に示す表示装置は、画素部に設けられるトランジスタ２００Ａ上に、絶縁膜１１４、絶縁膜１１６を有し、絶縁膜１１６上に平坦化膜としての機能を有する絶縁膜１１９を有する。また、絶縁膜１１４、絶縁膜１１６、絶縁膜１１９には開口部２４２ｂを有する。絶縁膜１１９上に画素電極としての機能を有する導電膜２２０ａが形成される。導電膜２２０ａは、開口部２４２ｂにおいて、導電膜２１２ｂと電気的に接続される。また、絶縁膜１１９及び導電膜２２０ａ上に絶縁膜１１８を有する。なお、絶縁膜１１８は開口部を有し、該開口部において導電膜２２０ａの一部が露出されてもよい。
絶縁膜１１９は、平坦化絶縁膜としての機能を有する有機材料を用いて形成する。絶縁膜１１９は、ポリイミド樹脂、アクリル樹脂等の有機材料を用いて、スピンコート、印刷法などのウエットプロセスにより形成することができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁膜を形成してもよい。なお、絶縁膜１１９として、透光性を有する有機樹脂、代表的にはポリイミドを用いることが好ましい。絶縁膜１１９として、透光性を有する有機樹脂を用いることで、表示装置が透過型液晶表示装置の場合、バックライトからの光の透過性を高めることができる。
図４に示す表示装置において、駆動回路では、平坦化膜としての機能を有する絶縁膜１１９が形成されない。このため、導電膜１２０ａとして、酸化物導電膜を用いることで、絶縁膜１１４、１１６中に酸素を添加することができる。絶縁膜１１４、１１６に添加された酸素は、金属酸化物膜１０８に移動し、金属酸化物膜１０８中の酸素欠損を補填することが可能であり、トランジスタ１００Ａの信頼性を高めることが可能である。
一方、図４に示す表示装置において、画素部では、平坦化膜としての機能を有する絶縁膜１１９が絶縁膜１１６上に形成される。また、画素電極としての機能を有する導電膜２２０ａが絶縁膜１１９上に形成される。導電膜２２０ａは平坦性が高いため、表示装置が液晶表示装置の場合、液晶層の配向不良を低減することができる。また、ゲート配線としての機能を有する導電膜２０４と導電膜２２０ａとの間隔、及び信号線としての機能を有する導電膜２１２ａと導電膜２２０ａとの間隔を絶縁膜１１９により広げることが可能であり、配線遅延を低減することが可能である。
＜１−４．表示装置の構成例３＞
次に、画素電極としての機能を有する導電膜の形状が異なる表示装置について、図８及び図９を用いて説明する。
図９は、本発明の一態様の表示装置に設けられた駆動回路及び表示部に含まれるトランジスタの上面図である。図９（Ａ）は、駆動回路に含まれるトランジスタ１００Ａの上面図であり、図９（Ｂ）は画素部に含まれるトランジスタ２００Ｂの上面図である。図８（Ａ−１）は、図９（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図８（Ａ−２）は、図９（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。図８（Ｂ−１）は、図９（Ｂ）に示す一点鎖線Ｘ３−Ｘ４間における切断面の断面図に相当し、図８（Ｂ−２）は、図９（Ｂ）に示す一点鎖線Ｙ３−Ｙ４間における切断面の断面図に相当する。
図８（Ａ−１）及び図８（Ａ−２）に示すように、駆動回路はトランジスタ１００Ａを有する。
また、図８（Ｂ−１）及び図８（Ｂ−２）に示すように、画素部はトランジスタ２００Ｂ、画素電極として機能する導電膜２１０、及び容量素子２５０を有する。
トランジスタ２００Ｂは、図１及び図４に示すトランジスタ２００Ａと比較して、画素電極としての機能を有する導電膜との接続が異なる。トランジスタ２００Ｂは、絶縁膜１０６と、導電膜２１２ｂとの間において、画素電極としての機能を有する導電膜２１０と接続される。
導電膜２１０は、トランジスタ１００Ａの金属酸化物膜１０８、トランジスタ２００Ｂの金属酸化物膜２０８と同時に形成される。導電膜２１０は、島状の導電膜２１０＿１と、島状の導電膜２１０＿２が順に積層される。導電膜２１０＿１は、金属酸化物膜１０８＿１、２０８＿１と同時に形成され、導電膜２１０＿２は、金属酸化物膜１０８＿２、２０８＿２と同時に形成される。
なお、図８（Ｂ−１）において、絶縁膜１１８は、開口部２１１を有し、該開口部２１１において、導電膜２１０が露出される。また、図１０（Ｂ−１）に示すように、絶縁膜１１８は導電膜２１０上を覆ってもよい。例えば、表示装置が液晶表示装置の場合、画素電極としての機能を有する導電膜２１０上には絶縁膜１１８が設けられないことが好ましい。しかしながら、液晶層に印加される電圧によっては、絶縁膜１１８が設けられてもよい。
導電膜２１０としては、酸化物導電膜（ＯＣ）が好ましい。このため、トランジスタ１００Ａ、２００Ｂに含まれる金属酸化物膜１０８、２０８と比較して、導電膜２１０は水素濃度が高い。
＜１−５．トランジスタの変形例＞
次に、本実施の形態で示すトランジスタに適用可能なトランジスタの変形例について説明する。図１４（Ａ）は、トランジスタ１００Ｃの上面図であり、図１４（Ｂ）は、図１４（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図１４（Ｃ）は、図１４（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。なお、ここでは、トランジスタ１００Ｃとしてトランジスタ１００Ａの変形例を説明するが、トランジスタ１００Ｃの構成を適宜トランジスタ２００Ａ、２００Ｂに適用することができる。
トランジスタ１００Ｃは、先に示すトランジスタ１００Ａが有する導電膜１１２ａ、１１２ｂを３層の積層構造とした構成である。
トランジスタ１００Ｃが有する導電膜１１２ａは、導電膜１１２ａ＿１と、導電膜１１２ａ＿１上の導電膜１１２ａ＿２と、導電膜１１２ａ＿２上の導電膜１１２ａ＿３と、を有する。また、トランジスタ１００Ｃが有する導電膜１１２ｂは、導電膜１１２ｂ＿１と、導電膜１１２ｂ＿１上の導電膜１１２ｂ＿２と、導電膜１１２ｂ＿２上の導電膜１１２ｂ＿３と、を有する。
例えば、導電膜１１２ａ＿１、導電膜１１２ｂ＿１、導電膜１１２ａ＿３、及び導電膜１１２ｂ＿３としては、チタン、タングステン、タンタル、モリブデン、インジウム、ガリウム、錫、及び亜鉛の中から選ばれるいずれか一つまたは複数を有すると好適である。また、導電膜１１２ａ＿２及び導電膜１１２ｂ＿２としては、銅、アルミニウム、及び銀の中から選ばれるいずれか一つまたは複数を有すると好適である。
より具体的には、導電膜１１２ａ＿１、導電膜１１２ｂ＿１、導電膜１１２ａ＿３、及び導電膜１１２ｂ＿３にＩｎ−Ｓｎ酸化物またはＩｎ−Ｚｎ酸化物を用い、導電膜１１２ａ＿２及び導電膜１１２ｂ＿２に銅を用いることができる。
上記構成とすることで、導電膜１１２ａ、１１２ｂの配線抵抗を低くし、且つ金属酸化物膜１０８への銅の拡散を抑制できるため好適である。また、上記構成とすることで、導電膜１１２ｂと、当該導電膜１１２ｂと接する導電膜との接触抵抗を低くすることができるため好適である。また、上記構成を画素部のトランジスタ２００Ａなどに適用する場合、導電膜２１２ｂと導電膜２２０ａとの接触抵抗を低くすることができるため好適である。なお、トランジスタ１００Ｃのその他の構成は、先に示すトランジスタ１００Ａと同様であり、同様の効果を奏する。
また、図１５（Ａ）は、本実施の形態で示すトランジスタに適用可能なトランジスタ１００Ｄの上面図であり、図１５（Ｂ）は、図１５（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図１５（Ｃ）は、図１５（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。
トランジスタ１００Ｄは、先に示すトランジスタ１００Ａが有する導電膜１１２ａ、１１２ｂを３層の積層構造とした構成である。また、トランジスタ１００Ｄは、先に示すトランジスタ１００Ｃと、導電膜１１２ａ、１１２ｂの形状が異なる。
トランジスタ１００Ｄが有する導電膜１１２ａは、導電膜１１２ａ＿１と、導電膜１１２ａ＿１上の導電膜１１２ａ＿２と、導電膜１１２ａ＿２上の導電膜１１２ａ＿３と、を有する。また、トランジスタ１００Ｄが有する導電膜１１２ｂは、導電膜１１２ｂ＿１と、導電膜１１２ｂ＿１上の導電膜１１２ｂ＿２と、導電膜１１２ｂ＿２上の導電膜１１２ｂ＿３と、を有する。なお、導電膜１１２ａ＿１、導電膜１１２ａ＿２、導電膜１１２ａ＿３、導電膜１１２ｂ＿１、導電膜１１２ｂ＿２、及び導電膜１１２ｂ＿３としては、先に示す材料を用いることができる。
また、導電膜１１２ａ＿１の端部は、導電膜１１２ａ＿２の端部よりも外側に位置する領域を有し、導電膜１１２ａ＿３は、導電膜１１２ａ＿２の上面及び側面を覆い、且つ導電膜１１２ａ＿１と接する領域を有する。また、導電膜１１２ｂ＿１の端部は、導電膜１１２ｂ＿２の端部よりも外側に位置する領域を有し、導電膜１１２ｂ＿３は、導電膜１１２ｂ＿２の上面及び側面を覆い、且つ導電膜１１２ｂ＿１と接する領域を有する。
上記構成とすることで、導電膜１１２ａ、１１２ｂの配線抵抗を低くし、且つ金属酸化物膜１０８への銅の拡散を抑制できるため好適である。なお、先に示すトランジスタ１００Ｃよりもトランジスタ１００Ｄに示す構造とした方が、銅の拡散を好適に抑制することができる。また、上記構成とすることで、導電膜１１２ｂと、当該導電膜１１２ｂと接する導電膜との接触抵抗を低くすることができるため好適である。なお、トランジスタ１００Ｄのその他の構成は、先に示すトランジスタと同様であり、同様の効果を奏する。
なお、トランジスタ１００Ａ、１００Ｃ、２００Ａ、２００Ｂは、６枚のフォトマスクを使用することで作製される。一方、トランジスタ１００Ｄは、導電膜１１２ａ、１１２ｂを形成するために、２枚のフォトマスクを使用するため、７枚のフォトマスクを使用することで作製される。
また、図１７（Ａ）は、本実施の形態で示すトランジスタに適用可能なトランジスタ１００Ｅの上面図であり、図１７（Ｂ）は、図１７（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図１７（Ｃ）は、図１７（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。
図１７に示すトランジスタ１００Ｅは、先に示すトランジスタ１００Ｄの絶縁膜１１８と導電膜１２０ａの積層順が異なる。トランジスタ１００Ｅにおいて、絶縁膜１１６上に絶縁膜１１８を有する。絶縁膜１１８上に導電膜１２０ａを有する。絶縁膜１０６、絶縁膜１１４、絶縁膜１１６、及び絶縁膜１１８の開口部１４２ａにおいて、導電膜１０４と導電膜１２０ａとが電気的に接続される。
また、本実施の形態に係るトランジスタは、上記の構造のトランジスタを、それぞれ自由に組み合わせることが可能である。
＜１−６．表示装置の作製方法１＞
次に、本発明の一態様の表示装置に含まれるトランジスタ１００Ａ、２００Ａの作製方法について、図５乃至図７を用いて説明する。
なお、図５乃至図７は、表示装置の作製方法を説明する断面図である。図５乃至図７において（Ａ−１）乃至（Ａ−３）はトランジスタ１００Ａのチャネル長方向の断面図であり、（Ｂ−１）乃至（Ｂ−３）は、トランジスタ２００Ａのチャネル長方向の断面図である。
まず、基板１０２上に導電膜を形成し、該導電膜をリソグラフィ工程及びエッチング工程を行い加工して、トランジスタ１００Ａの第１のゲート電極としての機能を有する導電膜１０４、トランジスタ２００Ａのゲート電極としての機能を有する導電膜２０４を形成する。次に、導電膜１０４上に第１のゲート絶縁膜としての機能を有する絶縁膜１０６を形成する（図５（Ａ−１）、図５（Ｂ−１）参照）。
本実施の形態では、基板１０２としてガラス基板を用い、導電膜１０４、２０４として、厚さ５０ｎｍのチタン膜と、厚さ２００ｎｍの銅膜とを、それぞれスパッタリング法により形成する。また、絶縁膜１０６として厚さ４００ｎｍの窒化シリコン膜と、厚さ５０ｎｍの酸化窒化シリコン膜とをＰＥＣＶＤ法により形成する。
なお、上記窒化シリコン膜は、第１の窒化シリコン膜と、第２の窒化シリコン膜と、第３の窒化シリコン膜とを有する、３層積層構造である。該３層積層構造の一例としては、以下のように形成することができる。
第１の窒化シリコン膜としては、例えば、流量２００ｓｃｃｍのシラン、流量２０００ｓｃｃｍの窒素、及び流量１００ｓｃｃｍのアンモニアガスを原料ガスとしてＰＥＣＶＤ装置の反応室に供給し、反応室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて２０００Ｗの電力を供給して、厚さが５０ｎｍとなるように形成すればよい。
第２の窒化シリコン膜としては、流量２００ｓｃｃｍのシラン、流量２０００ｓｃｃｍの窒素、及び流量２０００ｓｃｃｍのアンモニアガスを原料ガスとしてＰＥＣＶＤ装置の反応室に供給し、反応室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて２０００Ｗの電力を供給して、厚さが３００ｎｍとなるように形成すればよい。
第３の窒化シリコン膜としては、流量２００ｓｃｃｍのシラン、及び流量５０００ｓｃｃｍの窒素を原料ガスとしてＰＥＣＶＤ装置の反応室に供給し、反応室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて２０００Ｗの電力を供給して、厚さが５０ｎｍとなるように形成すればよい。
なお、上記第１の窒化シリコン膜、第２の窒化シリコン膜、及び第３の窒化シリコン膜形成時の基板温度は３５０℃以下とすることができる。
窒化シリコン膜を上述の３層の積層構造とすることで、例えば、導電膜１０４に銅を含む導電膜を用いる場合において、以下の効果を奏する。
第１の窒化シリコン膜は、導電膜１０４、２０４からの銅の拡散を抑制することができる。第２の窒化シリコン膜は、水素を放出する機能を有し、ゲート絶縁膜としての機能を有する絶縁膜の耐圧を向上させることができる。第３の窒化シリコン膜は、第３の窒化シリコン膜からの水素放出が少なく、且つ第２の窒化シリコン膜から放出される水素の拡散を抑制することができる。
次に、絶縁膜１０６上に金属酸化物膜１０８＿１＿０、及び金属酸化物膜１０８＿２＿０を形成する（図５（Ａ−２）、図５（Ｂ−２）参照）。
なお、図５（Ａ−１）、図５（Ｂ−１）は、絶縁膜１０６上に金属酸化物膜１０８＿１＿０、及び金属酸化物膜１０８＿２＿０を形成する際の成膜装置内部の断面模式図である。図５（Ａ−１）、図５（Ｂ−１）では、成膜装置としてスパッタリング装置を用い、当該スパッタリング装置内部に設置されたターゲット１９１と、ターゲット１９１の下方に形成されるプラズマ１９２とが、模式的に表されている。
なお、図５（Ａ−１）、図５（Ｂ−１）において、絶縁膜１０６に添加される酸素または過剰酸素を模式的に破線の矢印で表している。例えば、金属酸化物膜１０８＿１＿０の成膜時に酸素ガスを用いる場合、絶縁膜１０６中に好適に酸素を添加することができる。
まず、絶縁膜１０６上に金属酸化物膜１０８＿１＿０を形成する。金属酸化物膜１０８＿１＿０の厚さとしては、１ｎｍ以上２５ｎｍ以下、好ましくは５ｎｍ以上２０ｎｍ以下とすればよい。また、金属酸化物膜１０８＿１＿０は、不活性ガス（代表的にはＡｒガス）及び酸素ガスのいずれか一方または双方を用いて形成される。なお、金属酸化物膜１０８＿１＿０を形成する際の成膜ガス全体に占める酸素ガスの割合（以下、酸素流量比ともいう）としては、０％以上３０％未満、好ましくは５％以上１５％以下である。
上記範囲の酸素流量比で金属酸化物膜１０８＿１＿０を形成することで、金属酸化物膜１０８＿１＿０の結晶性を金属酸化物膜１０８＿２＿０よりも低くすることができる。
続いて、金属酸化物膜１０８＿１＿０上に金属酸化物膜１０８＿２＿０を形成する。なお、金属酸化物膜１０８＿２＿０を形成する際に、酸素ガスを含む雰囲気にてプラズマを放電させる。その際に、金属酸化物膜１０８＿２＿０の被形成面となる金属酸化物膜１０８＿１＿０中に酸素が添加される。なお、金属酸化物膜１０８＿２＿０を形成する際の酸素流量比としては、３０％以上１００％以下、好ましくは５０％以上１００％以下、さらに好ましくは７０％以上１００％以下である。
また、金属酸化物膜１０８＿２＿０の厚さとしては、２０ｎｍ以上１００ｎｍ以下、好ましくは２０ｎｍ以上５０ｎｍ以下とすればよい。
なお、上述したように金属酸化物膜１０８＿２＿０の形成条件としては、金属酸化物膜１０８＿１＿０よりも酸素流量比を高めると好ましい。別言すると、金属酸化物膜１０８＿１＿０は、金属酸化物膜１０８＿２＿０よりも低い酸素分圧で形成されると好ましい。
また、金属酸化物膜１０８＿１＿０、及び金属酸化物膜１０８＿２＿０の形成時の基板温度としては、室温（２５℃）以上２００℃以下、好ましくは室温以上１３０℃以下とすればよい。基板温度を上記範囲とすることで、大面積のガラス基板（例えば、先に記載の第８世代乃至第１０世代のガラス基板）を用いる場合に好適である。特に、金属酸化物膜１０８＿１＿０、及び金属酸化物膜１０８＿２＿０の成膜時における基板温度を室温とすることで、基板の撓みまたは歪みを抑制することができる。また、金属酸化物膜１０８＿２＿０の結晶性を高めたい場合においては、金属酸化物膜１０８＿２＿０の形成時の基板温度を高めると好ましい。
なお、金属酸化物膜１０８＿１＿０、及び金属酸化物膜１０８＿２＿０を真空中で連続して形成することで、各界面に不純物が取り込まれないため、より好適である。
また、スパッタリングガスの高純度化も必要である。例えば、スパッタリングガスとして用いる酸素ガスやアルゴンガスは、露点が−４０℃以下、好ましくは−８０℃以下、より好ましくは−１００℃以下、より好ましくは−１２０℃以下にまで高純度化したガスを用いることで金属酸化物膜に水分等が取り込まれることを可能な限り防ぐことができる。
また、スパッタリング法で金属酸化物膜を成膜する場合、スパッタリング装置におけるチャンバーは、金属酸化物膜にとって不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプを用いて、高真空（５×１０−７Ｐａから１×１０−４Ｐａ程度まで）に排気することが好ましい。特に、スパッタリング装置の待機時における、チャンバー内のＨ２Ｏに相当するガス分子（ｍ／ｚ＝１８に相当するガス分子）の分圧を１×１０−４Ｐａ以下とすることが好ましく、５×１０−５Ｐａ以下とすることが好ましい。
本実施の形態では、金属酸化物膜１０８＿１＿０の形成条件としては、Ｉｎ−Ｇａ−Ｚｎ金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を用いて、スパッタリング法により形成する。また、金属酸化物膜１０８＿１＿０の形成時の基板温度を室温とし、成膜ガスとして流量１８０ｓｃｃｍのアルゴンガスと、流量２０ｓｃｃｍの酸素ガスを用いる（酸素流量比１０％）。
また、金属酸化物膜１０８＿２＿０の形成条件としては、Ｉｎ−Ｇａ−Ｚｎ金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を用いて、スパッタリング法により形成する。また、金属酸化物膜１０８＿２＿０の形成時の基板温度を室温とし、成膜ガスとして流量２００ｓｃｃｍの酸素ガスを用いる（酸素流量比１００％）。
また、金属酸化物膜１０８＿１＿０と、金属酸化物膜１０８＿２＿０との成膜時の酸素流量比を変えることで、結晶性の異なる積層膜を形成することができる。
なお、ここではスパッタリング法による作製方法について説明したが、これに限定されず、パルスレーザー堆積（ＰＬＤ）法、プラズマ化学気相堆積（ＰＥＣＶＤ）法、熱ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、真空蒸着法などを用いてもよい。熱ＣＶＤ法の例としては、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法が挙げられる。
次に、金属酸化物膜１０８＿１＿０、及び金属酸化物膜１０８＿２＿０を所望の形状に加工することで、島状の金属酸化物膜１０８＿１及び島状の金属酸化物膜１０８＿２、並びに島状の金属酸化物膜２０８＿１及び島状の金属酸化物膜２０８＿２を形成する。なお、本実施の形態においては、金属酸化物膜１０８＿１、及び金属酸化物膜１０８＿２により、島状の金属酸化物膜１０８が構成される（図５（Ａ−３）参照）。また、金属酸化物膜２０８＿１、及び金属酸化物膜２０８＿２により、島状の金属酸化物膜２０８が構成される（図５（Ｂ−３）参照）。
なお、金属酸化物膜１０８及び金属酸化物膜２０８を形成した後、金属酸化物膜１０８及び金属酸化物膜２０８に酸素プラズマ処理を行ってもよい。この結果、金属酸化物膜１０８及び金属酸化物膜２０８の表面に酸素を添加することが可能であり、金属酸化物膜１０８及び金属酸化物膜２０８の酸素欠損を低減することが可能である。特に、金属酸化物膜１０８及び金属酸化物膜２０８の側面における酸素欠損を低減することは、トランジスタのリーク電流の発生を抑制することが可能であり好ましい。
また、金属酸化物膜１０８、２０８を形成した後に、加熱処理（以下、第１の加熱処理とする）を行うと好適である。第１の加熱処理により、金属酸化物膜１０８、２０８に含まれる水素、水等を低減することができる。なお、水素、水等の低減を目的とした加熱処理は、金属酸化物膜１０８＿１＿０、１０８＿２＿０を島状に加工する前に行ってもよい。なお、第１の加熱処理は、金属酸化物膜の高純度化処理の一つである。
第１の加熱処理としては、例えば、１５０℃以上基板の歪み点未満、好ましくは２００℃以上４５０℃以下、さらに好ましくは２５０℃以上３５０℃以下とする。
また、第１の加熱処理は、電気炉、ＲＴＡ装置等を用いることができる。ＲＴＡ装置を用いることで、短時間に限り基板の歪み点以上の温度で熱処理を行うことができる。そのため、加熱時間を短縮することが可能となる。また、第１の加熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウム等）の雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、または希ガスに水素、水等が含まれないことが好ましい。また、窒素または希ガス雰囲気で加熱処理した後、酸素または超乾燥空気雰囲気で加熱してもよい。この結果、金属酸化物膜中に含まれる水素、水等を脱離させると共に、金属酸化物膜中に酸素を供給することができる。この結果、金属酸化物膜中に含まれる酸素欠損を低減することができる。
次に、絶縁膜１０６、及び金属酸化物膜１０８、２０８上に導電膜を形成する。次に、該導電膜を所望の形状に加工することで、導電膜１１２ａ及び導電膜１１２ｂ、導電膜２１２ａ及び導電膜２１２ｂ、並びに導電膜２１３を形成する。
本実施の形態では、導電膜１１２ａ及び導電膜１１２ｂ、導電膜２１２ａ及び導電膜２１２ｂ、並びに導電膜２１３として、厚さ３０ｎｍのチタン膜と、厚さ２００ｎｍの銅膜と、厚さ１０ｎｍのチタン膜とを、それぞれ順に、スパッタリング法により成膜する。
なお、本実施の形態においては、ウエットエッチング装置を用い、導電膜を加工する。ただし、導電膜の加工方法としては、これに限定されず、例えば、ドライエッチング装置を用いてもよい。
また、導電膜１１２ａ、１１２ｂ、２１２ａ、２１２ｂ、２１３の形成後に、金属酸化物膜１０８、２０８（より具体的には金属酸化物膜１０８＿２、２０８＿２）の表面（バックチャネル側）を洗浄してもよい。当該洗浄方法としては、例えば、リン酸等の薬液を用いた洗浄が挙げられる。リン酸等の薬液を用いて洗浄を行うことで、金属酸化物膜１０８＿２、２０８＿２の表面に付着した不純物（例えば、導電膜１１２ａ、１１２ｂ、２１２ａ、２１２ｂに含まれる元素等）を除去することができる。なお、当該洗浄を必ずしも行う必要はなく、場合によっては、洗浄を行わなくてもよい。
また、導電膜１１２ａ、１１２ｂ、２１２ａ、２１２ｂ、２１３を形成する工程、及び上記洗浄工程のいずれか一方または双方において、金属酸化物膜１０８、２０８の導電膜１１２ａ、１１２ｂ、２１２ａ、２１２ｂから露出した領域が、薄くなる場合がある。
なお、導電膜１１２ａ、１１２ｂ、２１２ａ、２１２ｂから露出した領域、すなわち、金属酸化物膜１０８＿２、２０８＿２は結晶性が高められた金属酸化物膜であることが好ましい。結晶性が高い金属酸化物膜は、不純物、特に導電膜１１２ａ、１１２ｂ、２１２ａ、２１２ｂに用いる構成元素が膜中に拡散しにくい構成である。したがって、信頼性の高いトランジスタを作製することができる。
また、図５（Ａ−３）、図５（Ｂ−３）において、導電膜１１２ａ、１１２ｂ、２１２ａ、２１２ｂから露出した金属酸化物膜１０８、２０８の表面、すなわち金属酸化物膜１０８＿２、２０８＿２の表面に凹部が形成される場合について例示したが、これに限定されず、導電膜１１２ａ、１１２ｂ、２１２ａ、２１２ｂから露出した金属酸化物膜１０８、２０８の表面は、凹部を有していなくてもよい。
次に、金属酸化物膜１０８、２０８、及び導電膜１１２ａ、１１２ｂ、２１２ａ、２１２ｂ、２１３上に絶縁膜１１４、及び絶縁膜１１６を形成する（図６（Ａ−１）、図６（Ｂ−１）参照）。
なお、絶縁膜１１４を形成した後、大気に曝すことなく、連続的に絶縁膜１１６を形成することが好ましい。絶縁膜１１４を形成後、大気開放せず、原料ガスの流量、圧力、高周波電力及び基板温度の一以上を調整して、絶縁膜１１６を連続的に形成することで、絶縁膜１１４と絶縁膜１１６との界面において大気成分由来の不純物濃度を低減することができる。
例えば、絶縁膜１１４として、ＰＥＣＶＤ法を用いて、酸化窒化シリコン膜を形成することができる。この場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、一酸化二窒素、二酸化窒素等がある。また、上記の堆積性気体の流量に対して酸化性気体の流量を２０倍以上５００倍以下、好ましくは４０倍以上１００倍以下とする。
本実施の形態においては、絶縁膜１１４として、基板１０２を保持する温度を２２０℃とし、流量５０ｓｃｃｍのシラン及び流量２０００ｓｃｃｍの一酸化二窒素を原料ガスとし、処理室内の圧力を２０Ｐａとし、平行平板電極に供給する高周波電力を１３．５６ＭＨｚ、１００Ｗ（電力密度としては１．６×１０−２Ｗ／ｃｍ２）とするＰＥＣＶＤ法を用いて、酸化窒化シリコン膜を形成する。
絶縁膜１１６としては、ＰＥＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上３５０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電極に０．１７Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下、さらに好ましくは０．２５Ｗ／ｃｍ２以上０．３５Ｗ／ｃｍ２以下の高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形成する。
絶縁膜１１６の成膜条件として、上記圧力の反応室において上記パワー密度の高周波電力を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し、原料ガスの酸化が進むため、絶縁膜１１６中における酸素含有量が化学量論的組成よりも多くなる。一方、基板温度が、上記温度で形成された膜では、シリコンと酸素の結合力が弱いため、後の工程の加熱処理により膜中の酸素の一部が脱離する。この結果、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化物絶縁膜を形成することができる。
なお、絶縁膜１１６の形成工程において、絶縁膜１１４が金属酸化物膜１０８、２０８の保護膜となる。したがって、金属酸化物膜１０８、２０８へのダメージを低減しつつ、パワー密度の高い高周波電力を用いて絶縁膜１１６を形成することができる。
なお、絶縁膜１１６の成膜条件において、酸化性気体に対するシリコンを含む堆積性気体の流量を増加することで、絶縁膜１１６の欠陥量を低減することが可能である。代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が６×１０１７ｓｐｉｎｓ／ｃｍ３未満、好ましくは３×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは１．５×１０１７ｓｐｉｎｓ／ｃｍ３以下である欠陥量の少ない酸化物絶縁膜を形成することができる。この結果、トランジスタ１００Ａ、２００Ａの信頼性を高めることができる。
また、絶縁膜１１４、１１６を成膜した後に、加熱処理（以下、第２の加熱処理とする）を行うと好適である。第２の加熱処理により、絶縁膜１１４、１１６に含まれる窒素酸化物を低減することができる。または、第２の加熱処理により、絶縁膜１１４、１１６に含まれる酸素の一部を金属酸化物膜１０８、２０８に移動させ、金属酸化物膜１０８、２０８に含まれる酸素欠損を低減することができる。
第２の加熱処理の温度は、代表的には、４００℃未満、好ましくは３７５℃未満、さらに好ましくは、１５０℃以上３５０℃以下とする。第２の加熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウム等）の雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、または希ガスに水素、水等が含まれないことが好ましい。該加熱処理には、電気炉、ＲＴＡ等を用いることができる。
次に、絶縁膜１１４、１１６の所望の領域に開口部１４２ａ、２４２ａを形成する。
本実施の形態においては、開口部１４２ａ、２４２ａを、ドライエッチング装置を用いて形成する。なお、開口部１４２ａは、導電膜１０４に達し、開口部２４２ａは導電膜２１２ｂに達する。
次に、絶縁膜１１６上に導電膜１２０を形成する（図６（Ａ−２）及び図６（Ｂ−２）参照）。
なお、図６（Ａ−１）及び図６（Ｂ−１）は、絶縁膜１１６上に導電膜１２０を形成する際の成膜装置内部の断面模式図である。図６（Ａ−１）及び図６（Ｂ−１）では、成膜装置としてスパッタリング装置を用い、当該スパッタリング装置内部に設置されたターゲット１９３と、ターゲット１９３の下方に形成されるプラズマ１９４とが、模式的に表されている。
まず、導電膜１２０を形成する際に、酸素ガスを含む雰囲気にてプラズマを放電させる。その際に、導電膜１２０の被形成面となる絶縁膜１１６中に、酸素が添加される。また、導電膜１２０を形成する際に、酸素ガスの他に、不活性ガス（例えば、ヘリウムガス、アルゴンガス、キセノンガスなど）を混合させてもよい。
酸素ガスとしては、少なくとも導電膜１２０を形成する際に含まれていればよく、導電膜１２０を形成する際の成膜ガス全体に占める酸素ガスの割合としては、０％より大きく１００％以下、好ましくは１０％以上１００％以下、さらに好ましくは３０％以上１００％以下である。
なお、図６（Ａ−１）及び図６（Ｂ−１）において、絶縁膜１１６に添加される酸素または過剰酸素を模式的に破線の矢印で表している。
本実施の形態では、Ｉｎ−Ｇａ−Ｚｎ金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を用いて、スパッタリング法により導電膜１２０を形成する。または、ＩＴＯターゲットを用い、成膜ガスとして１００％の酸素ガスを用いたスパッタリング法により導電膜１２０を形成してもよい。
なお、本実施の形態では、導電膜１２０を成膜する際に、絶縁膜１１６に酸素を添加する方法について例示したがこれに限定されない。例えば、導電膜１２０を形成後に、さらに絶縁膜１１６に酸素を添加してもよい。
絶縁膜１１６に酸素を添加する方法としては、例えば、インジウムと、錫と、シリコンとを有する酸化物（Ｉｎ−Ｓｎ−Ｓｉ酸化物、ＩＴＳＯともいう）ターゲット（Ｉｎ２Ｏ３：ＳｎＯ２：ＳｉＯ２＝８５：１０：５［重量％］）を用いて、膜厚５ｎｍのＩＴＳＯ膜を形成すればよい。この場合、ＩＴＳＯ膜の膜厚としては、１ｎｍ以上２０ｎｍ以下、または２ｎｍ以上１０ｎｍ以下とすると好適に酸素を透過し、且つ酸素の放出を抑制できるため好ましい。その後、ＩＴＳＯ膜を通過させて、絶縁膜１１６に酸素を添加する。酸素の添加方法としては、イオンドーピング法、イオン注入法、プラズマ処理法等が挙げられる。また、酸素を添加する際に、基板側にバイアス電圧を印加することで効果的に酸素を絶縁膜１１６に添加することができる。上記バイアス電圧としては、例えば、アッシング装置を用い、該アッシング装置の基板側に印加するバイアス電圧の電力密度を１Ｗ／ｃｍ２以上５Ｗ／ｃｍ２以下とすればよい。また、酸素を添加する際の基板温度としては、室温以上３００℃以下、好ましくは、１００℃以上２５０℃以下とすることで、絶縁膜１１６に効率よく酸素を添加することができる。
次に、導電膜１２０を所望の形状に加工することで、導電膜１２０ａ＿１、２２０ａ＿１を形成する（図７（Ａ−１）及び図７（Ｂ−１）参照）。
本実施の形態においては、ウエットエッチング装置を用い、導電膜１２０を加工し、導電膜１２０ａ＿１、２２０ａ＿１を形成する。
次に、絶縁膜１１６、及び導電膜１２０ａ＿１、２２０ａ＿１上に絶縁膜１１８を形成する（図７（Ａ−２）及び図７（Ｂ−２）参照）。
絶縁膜１１８は、水素及び窒素のいずれか一方または双方を有する。絶縁膜１１８としては、例えば、窒化シリコン膜を用いると好適である。また、絶縁膜１１８としては、例えば、スパッタリング法またはＰＥＣＶＤ法を用いて形成することができる。例えば、絶縁膜１１８をＰＥＣＶＤ法で成膜する場合、基板温度は４００℃未満、好ましくは３７５℃未満、さらに好ましくは１８０℃以上３５０℃以下である。絶縁膜１１８を成膜する場合の基板温度を、上述の範囲にすることで、緻密な膜を形成できるため好ましい。また、絶縁膜１１８を成膜する場合の基板温度を、上述の範囲にすることで、絶縁膜１１４、１１６中の酸素または過剰酸素を、金属酸化物膜１０８、２０８に移動させることが可能となる。
また、絶縁膜１１８としてＰＥＣＶＤ法により窒化シリコン膜を形成する場合、シリコンを含む堆積性気体、窒素、及びアンモニアを原料ガスとして用いることが好ましい。窒素と比較して少量のアンモニアを用いることで、プラズマ中でアンモニアが解離し、活性種が発生する。該活性種が、シリコンを含む堆積性気体に含まれるシリコン及び水素の結合、及び窒素の三重結合を切断する。この結果、シリコン及び窒素の結合が促進され、シリコン及び水素の結合が少なく、欠陥が少なく、緻密な窒化シリコン膜を形成することができる。一方、窒素に対するアンモニアの量が多いと、シリコンを含む堆積性気体及び窒素の分解が進まず、シリコン及び水素結合が残存してしまい、欠陥が増大した、且つ粗な窒化シリコン膜が形成されてしまう。これらのため、原料ガスにおいて、アンモニアに対する窒素の流量比を５倍以上５０倍以下、１０倍以上５０倍以下とすることが好ましい。
本実施の形態においては、絶縁膜１１８として、ＰＥＣＶＤ装置を用いて、シラン、窒素、及びアンモニアを原料ガスとして用いて、厚さ５０ｎｍの窒化シリコン膜を形成する。流量は、シランが５０ｓｃｃｍ、窒素が５０００ｓｃｃｍであり、アンモニアが１００ｓｃｃｍである。処理室の圧力を１００Ｐａ、基板温度を３５０℃とし、２７．１２ＭＨｚの高周波電源を用いて１０００Ｗの高周波電力を平行平板電極に供給する。ＰＥＣＶＤ装置は電極面積が６０００ｃｍ２である平行平板型のＰＥＣＶＤ装置であり、供給した電力を単位面積あたりの電力（電力密度）に換算すると１．７×１０−１Ｗ／ｃｍ２である。
なお、導電膜１２０ａ＿１、２２０ａ＿１として、Ｉｎ−Ｇａ−Ｚｎ金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を用いて導電膜を形成した場合、絶縁膜１１８が形成されることで、絶縁膜１１８が有する水素及び窒素のいずれか一方または双方が、導電膜１２０ａ＿１、２２０ａ＿１中に入り込む場合がある。この場合、導電膜１２０ａ＿１、２２０ａ＿１中の酸素欠損と、水素及び窒素のいずれか一方または双方が結合することで、導電膜１２０ａ＿１、２２０ａ＿１の抵抗が低くなる。これにより、抵抗が低減された導電膜１２０ａ、２２０ａを形成することができる。なお、抵抗が低減された導電膜は、酸化物導電体膜である。なお、絶縁膜１１８に含まれる水素及び窒素のいずれか一方または双方が導電膜１２０ａ、２２０ａに移動することで、導電膜１２０ａ、２２０ａの水素濃度及び窒素濃度の一方または双方は、金属酸化物膜１０８、２０８より高い。
また、絶縁膜１１８形成後に、先に記載の第１の加熱処理及び第２の加熱処理と同等の加熱処理（以下、第３の加熱処理とする）を行ってもよい。
第３の加熱処理を行うことで、絶縁膜１１６が有する酸素は、金属酸化物膜１０８、２０８中に移動し、金属酸化物膜１０８、２０８中の酸素欠損を補填する。
以上の工程で図１に示す表示装置を作製することができる。
＜１−７．表示装置の作製方法２＞
図４に示す表示装置の作製方法について説明する。図４に示す表示装置は、図１に示す表示装置と同様に、絶縁膜１１６まで形成する。次に、画素部において絶縁膜１１９を形成する。絶縁膜１１６上に感光性樹脂を塗布後、露光及び現像を行って、絶縁膜１１９を形成することができる。または、絶縁膜１１６上に非感光性樹脂を塗布後、焼成を行う。次に、レジストマスクを形成し、該レジストマスクを用いて焼成された非感光性樹脂をエッチングすることで、絶縁膜１１９を形成することができる。
次に、図１に示す表示装置と同様に、絶縁膜１１６及び絶縁膜１１９上に導電膜１２０ａ＿１、２２０ａ＿１を形成する。なお、導電膜１２０ａ＿１を形成する際、絶縁膜１１４及び絶縁膜１１６に酸素を添加することが可能である。このため、トランジスタ１００Ａの金属酸化物膜１０８及びトランジスタ２００Ａの金属酸化物膜２０８の酸素欠損を低減することが可能である。
次に、絶縁膜１１６、絶縁膜１１９、導電膜１２０ａ＿１、及び導電膜２２０ａ＿１上に、絶縁膜１１８を形成する。なお、絶縁膜１１８が有する水素及び窒素のいずれか一方または双方が、導電膜１２０ａ＿１、２２０ａ＿１中に入り込む場合がある。この場合、導電膜１２０ａ＿１、２２０ａ＿１中の酸素欠損と、水素及び窒素のいずれか一方または双方が結合することで、導電膜１２０ａ＿１、２２０ａ＿１の抵抗が低くなる。これにより、抵抗が低減された導電膜１２０ａ、２２０ａを形成することができる。なお、絶縁膜１１８に含まれる水素及び窒素のいずれか一方または双方が導電膜１２０ａ、２２０ａに移動することで、導電膜１２０ａ、２２０ａの水素濃度及び窒素濃度の一方または双方は、金属酸化物膜１０８、２０８より高い。
この後、絶縁膜１１８において、導電膜２２０ａと重なる一部をエッチングしてもよい。
以上の工程により、図４に示す表示装置を作製することができる。
＜１−８．表示装置の作製方法３＞
図８に示す表示装置の作製方法について説明する。まず、基板１０２上に導電膜を形成し、該導電膜をリソグラフィ工程及びエッチング工程を行い加工して、トランジスタ１００Ａの第１のゲート電極としての機能を有する導電膜１０４、トランジスタ２００Ａのゲート電極としての機能を有する導電膜２０４、及び容量配線２０５を形成する。次に、導電膜１０４上に第１のゲート絶縁膜としての機能を有する絶縁膜１０６を形成する。次に、絶縁膜１０６上に金属酸化物膜１０８、２０８、２０９を形成する（図１１（Ａ−１）、図１１（Ｂ−１）参照）。なお、金属酸化物膜２０９＿１、及び金属酸化物膜２０９＿２により、島状の金属酸化物膜２０９が構成される。
なお、金属酸化物膜１０８、２０８、２０９を形成した後に、第１の加熱処理を行ってもよい。
次に、金属酸化物膜１０８上に導電膜１１２ａ及び導電膜１１２ｂを形成し、金属酸化物膜２０８上に導電膜２１２ａを形成し、金属酸化物膜２０８、２０９上に導電膜２１２ｂを形成する（図１１（Ａ−２）、図１１（Ｂ−２）参照）。
次に、金属酸化物膜１０８、２０８、２０９、及び導電膜１１２ａ、１１２ｂ、２１２ａ、２１２ｂ上に、絶縁膜１１４及び絶縁膜１１６を形成する（図１２（Ａ−１）、図１２（Ｂ−１）参照）。なお、絶縁膜１１４及び絶縁膜１１６は、開口部１１７を有する。開口部１１７において、金属酸化物膜２０９が露出される。
次に、絶縁膜１１６上に導電膜１２０ａを形成する。次に、絶縁膜１１４、絶縁膜１１６、導電膜１２０ａ、導電膜２１２ｂ、金属酸化物膜２０９上に、絶縁膜１１８を形成する（図１２（Ａ−２）、図１２（Ｂ−２）参照）。なお、絶縁膜１１８が有する水素及び窒素のいずれか一方または双方が、金属酸化物膜２０９中に入り込む場合がある。この場合、金属酸化物膜２０９中の酸素欠損と、水素及び窒素のいずれか一方または双方が結合することで、金属酸化物膜の抵抗が低減され、導電膜２１０となる。なお、導電膜２１０＿１、及び導電膜２１０＿２により、導電膜２１０が構成される。なお、絶縁膜１１８に含まれる水素及び窒素のいずれか一方または双方が導電膜２１０に移動することで、導電膜２１０の水素濃度及び窒素濃度の一方または双方は、金属酸化物膜１０８、２０８より高い。
この後、絶縁膜１１８において、導電膜２１０と重なる一部をエッチングしてもよい（図１３（Ａ−１）、図１３（Ｂ−１）参照）。
以上の工程により、図８に示す表示装置を作製することができる。
なお、図１２（Ａ−２）、図１２（Ｂ−２）に示す工程により、図１０に示す表示装置を作製することができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態、または他の実施例と適宜組み合わせて実施することができる。
（実施の形態２）
本実施の形態においては、本発明の一態様の金属酸化物膜について、図１８乃至図２０を用いて説明を行う。
＜ＣＡＣ−ＯＳの構成＞
以下では、本発明の一態様で開示されるトランジスタに用いることができるＣＡＣ構成を有する金属酸化物の詳細について説明する。ここでは、ＣＡＣ構成を有する金属酸化物の代表例として、ＣＡＣ−ＯＳを用いて説明する。
つまり、ＣＡＣ−ＯＳとは、例えば、図３に示すように、金属酸化物を構成する元素が偏在することで、各元素を主成分とする領域００１、及び領域００２を形成し、各領域が、混合し、モザイク状に形成または分散される。つまり、金属酸化物を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、０．５ｎｍ以上３ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成である。
特定の元素が偏在した領域は、該元素が有する性質により、物理特性が決定する。例えば、金属酸化物を構成する元素の中でも比較的、絶縁体となる傾向がある元素が偏在した領域は、誘電体領域となる。一方、金属酸化物を構成する元素の中でも比較的、導体となる傾向がある元素が偏在した領域は、導電体領域となる。また、導電体領域、及び誘電体領域がモザイク状に混合することで、材料としては、半導体として機能する。
つまり、本発明の一態様における金属酸化物は、物理特性が異なる材料が混合した、マトリックス複合材（ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌ ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）の一種である。
なお、酸化物半導体は、少なくともインジウムを含むことが好ましい。特にインジウム及び亜鉛を含むことが好ましい。また、それらに加えて、元素Ｍ（Ｍは、ガリウム、アルミニウム、シリコン、ホウ素、イットリウム、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種）が含まれていてもよい。
例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳ（ＣＡＣ−ＯＳの中でもＩｎ−Ｇａ−Ｚｎ酸化物を、特にＣＡＣ−ＩＧＺＯと呼称してもよい。）とは、インジウム酸化物（以下、ＩｎＯＸ１（Ｘ１は０よりも大きい実数）とする。）、またはインジウム亜鉛酸化物（以下、ＩｎＸ２ＺｎＹ２ＯＺ２（Ｘ２、Ｙ２、及びＺ２は０よりも大きい実数）とする。）などと、ガリウム酸化物（以下、ＧａＯＸ３（Ｘ３は０よりも大きい実数）とする。）、またはガリウム亜鉛酸化物（以下、ＧａＸ４ＺｎＹ４ＯＺ４（Ｘ４、Ｙ４、及びＺ４は０よりも大きい実数）とする。）などと、に材料が分離することでモザイク状となり、モザイク状のＩｎＯＸ１、またはＩｎＸ２ＺｎＹ２ＯＺ２が、膜中に均一に分布した構成（以下、クラウド状ともいう。）である。
つまり、ＣＡＣ−ＯＳは、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、混合している構成を有する複合酸化物半導体である。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数比が、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、第２の領域と比較して、Ｉｎの濃度が高いとする。
なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、及びＯによる１つの化合物をいう場合がある。代表例として、ＩｎＧａＯ３（ＺｎＯ）ｍ１（ｍ１は自然数）、またはＩｎ（１＋ｘ０）Ｇａ（１−ｘ０）Ｏ３（ＺｎＯ）ｍ０（−１≦ｘ０≦１、ｍ０は任意数）で表される結晶性の化合物が挙げられる。
上記結晶性の化合物は、単結晶構造、多結晶構造、またはＣＡＡＣ構造を有する。なお、ＣＡＡＣ構造とは、複数のＩＧＺＯのナノ結晶がｃ軸配向を有し、かつａ−ｂ面においては配向せずに連結した結晶構造である。
一方、ＣＡＣ−ＯＳは、酸化物半導体の材料構成に関する。ＣＡＣ−ＯＳとは、Ｉｎ、Ｇａ、Ｚｎ、及びＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状領域が観察され、一部にＩｎを主成分とするナノ粒子状領域が観察され、それぞれモザイク状にランダムに分散している構成をいう。従って、ＣＡＣ−ＯＳにおいて、結晶構造は副次的な要素である。
なお、ＣＡＣ−ＯＳは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含まない。
なお、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とは、明確な境界が観察できない場合がある。
なお、ガリウムの代わりに、アルミニウム、シリコン、ホウ素、イットリウム、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれている場合、ＣＡＣ−ＯＳは、一部に該元素を主成分とするナノ粒子状領域が観察され、一部にＩｎを主成分とするナノ粒子状領域が観察され、それぞれモザイク状にランダムに分散している構成をいう。
＜ＣＡＣ−ＯＳの解析＞
続いて、各種測定方法を用い、基板上に成膜した酸化物半導体について測定を行った結果について説明する。
≪試料の構成と作製方法≫
以下では、本発明の一態様に係る９個の試料について説明する。各試料は、それぞれ、酸化物半導体を成膜する際の基板温度、及び酸素ガス流量比を異なる条件で作製する。なお、試料は、基板と、基板上の酸化物半導体と、を有する構造である。
各試料の作製方法について、説明する。
まず、基板として、ガラス基板を用いる。続いて、スパッタリング装置を用いて、ガラス基板上に酸化物半導体として、厚さ１００ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物を形成する。成膜条件は、チャンバー内の圧力を０．６Ｐａとし、ターゲットには、酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を用いる。また、スパッタリング装置内に設置された酸化物ターゲットに２５００ＷのＡＣ電力を供給する。
なお、酸化物を成膜する際の条件として、基板温度を、意図的に加熱しない温度（以下、室温またはＲ．Ｔ．ともいう。）、１３０℃、または１７０℃とした。また、Ａｒと酸素の混合ガスに対する酸素ガスの流量比（以下、酸素ガス流量比ともいう。）を、１０％、３０％、または１００％とすることで、９個の試料を作製する。
≪Ｘ線回折による解析≫
本項目では、９個の試料に対し、Ｘ線回折（ＸＲＤ：Ｘ−ｒａｙ ｄｉｆｆｒａｃｔｉｏｎ）測定を行った結果について説明する。なお、ＸＲＤ装置として、Ｂｒｕｋｅｒ社製Ｄ８ ＡＤＶＡＮＣＥを用いた。また、条件は、Ｏｕｔ−ｏｆ−ｐｌａｎｅ法によるθ／２θスキャンにて、走査範囲を１５ｄｅｇ．乃至５０ｄｅｇ．、ステップ幅を０．０２ｄｅｇ．、走査速度を３．０ｄｅｇ．／分とした。
図１８にＯｕｔ−ｏｆ−ｐｌａｎｅ法を用いてＸＲＤスペクトルを測定した結果を示す。なお、図１８において、上段には成膜時の基板温度条件が１７０℃の試料における測定結果、中段には成膜時の基板温度条件が１３０℃の試料における測定結果、下段には成膜時の基板温度条件がＲ．Ｔ．の試料における測定結果を示す。また、左側の列には酸素ガス流量比の条件が１０％の試料における測定結果、中央の列には酸素ガス流量比の条件が３０％の試料における測定結果、右側の列には酸素ガス流量比の条件が１００％の試料における測定結果、を示す。
図１８に示すＸＲＤスペクトルは、成膜時の基板温度を高くする、または、成膜時の酸素ガス流量比の割合を大きくすることで、２θ＝３１°付近のピーク強度が高くなる。なお、２θ＝３１°付近のピークは、被形成面または上面に略垂直方向に対してｃ軸に配向した結晶性ＩＧＺＯ化合物（ＣＡＡＣ（ｃ−ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ）−ＩＧＺＯともいう。）であることに由来することが分かっている。
また、図１８に示すＸＲＤスペクトルは、成膜時の基板温度が低い、または、酸素ガス流量比が小さいほど、明確なピークが現れなかった。従って、成膜時の基板温度が低い、または、酸素ガス流量比が小さい試料は、測定領域のａ−ｂ面方向、及びｃ軸方向の配向は見られないことが分かる。
≪電子顕微鏡による解析≫
本項目では、成膜時の基板温度Ｒ．Ｔ．、及び酸素ガス流量比１０％で作製した試料を、ＨＡＡＤＦ（Ｈｉｇｈ−Ａｎｇｌｅ Ａｎｎｕｌａｒ Ｄａｒｋ Ｆｉｅｌｄ）−ＳＴＥＭ（Ｓｃａｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって観察、及び解析した結果について説明する（以下、ＨＡＡＤＦ−ＳＴＥＭによって取得した像は、ＴＥＭ像ともいう。）。
ＨＡＡＤＦ−ＳＴＥＭによって取得した平面像（以下、平面ＴＥＭ像ともいう。）、及び断面像（以下、断面ＴＥＭ像ともいう。）の画像解析を行った結果について説明する。なお、ＴＥＭ像は、球面収差補正機能を用いて観察した。なお、ＨＡＡＤＦ−ＳＴＥＭ像の撮影には、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆを用いて、加速電圧２００ｋＶ、ビーム径約０．１ｎｍφの電子線を照射して行った。
図１９（Ａ）は、成膜時の基板温度Ｒ．Ｔ．、及び酸素ガス流量比１０％で作製した試料の平面ＴＥＭ像である。図１９（Ｂ）は、成膜時の基板温度Ｒ．Ｔ．、及び酸素ガス流量比１０％で作製した試料の断面ＴＥＭ像である。
≪電子線回折パターンの解析≫
本項目では、成膜時の基板温度Ｒ．Ｔ．、及び酸素ガス流量比１０％で作製した試料に、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう。）を照射することで、電子線回折パターンを取得した結果について説明する。
図１９（Ａ）に示す、成膜時の基板温度Ｒ．Ｔ．、及び酸素ガス流量比１０％で作製した試料の平面ＴＥＭ像において、黒点ａ１、黒点ａ２、黒点ａ３、黒点ａ４、及び黒点ａ５で示す電子線回折パターンを観察する。なお、電子線回折パターンの観察は、電子線を照射しながら０秒の位置から３５秒の位置まで一定の速度で移動させながら行う。黒点ａ１の結果を図１９（Ｃ）、黒点ａ２の結果を図１９（Ｄ）、黒点ａ３の結果を図１９（Ｅ）、黒点ａ４の結果を図１９（Ｆ）、及び黒点ａ５の結果を図１９（Ｇ）に示す。
図１９（Ｃ）、図１９（Ｄ）、図１９（Ｅ）、図１９（Ｆ）、及び図１９（Ｇ）より、円を描くように（リング状に）輝度の高い領域が観測できる。また、リング状の領域に複数のスポットが観測できる。
また、図１９（Ｂ）に示す、成膜時の基板温度Ｒ．Ｔ．、及び酸素ガス流量比１０％で作製した試料の断面ＴＥＭ像において、黒点ｂ１、黒点ｂ２、黒点ｂ３、黒点ｂ４、及び黒点ｂ５で示す電子線回折パターンを観察する。黒点ｂ１の結果を図１９（Ｈ）、黒点ｂ２の結果を図１９（Ｉ）、黒点ｂ３の結果を図１９（Ｊ）、黒点ｂ４の結果を図１９（Ｋ）、及び黒点ｂ５の結果を図１９（Ｌ）に示す。
図１９（Ｈ）、図１９（Ｉ）、図１９（Ｊ）、図１９（Ｋ）、及び図１９（Ｌ）より、リング状に輝度の高い領域が観測できる。また、リング状の領域に複数のスポットが観測できる。
ここで、例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、試料面に平行にプローブ径が３００ｎｍの電子線を入射させると、ＩｎＧａＺｎＯ４の結晶の（００９）面に起因するスポットが含まれる回折パターンが見られる。つまり、ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が３００ｎｍの電子線を入射させると、リング状の回折パターンが確認される。つまり、ＣＡＡＣ−ＯＳは、ａ軸及びｂ軸は配向性を有さないことがわかる。
また、微結晶を有する酸化物半導体（ｎａｎｏ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ。以下、ｎｃ−ＯＳという。）に対し、大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子線回折を行うと、ハローパターンのような回折パターンが観測される。また、ｎｃ−ＯＳに対し、小さいプローブ径の電子線（例えば５０ｎｍ未満）を用いるナノビーム電子線回折を行うと、輝点（スポット）が観測される。また、ｎｃ−ＯＳに対しナノビーム電子線回折を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。さらに、リング状の領域に複数の輝点が観測される場合がある。
成膜時の基板温度Ｒ．Ｔ．、及び酸素ガス流量比１０％で作製した試料の電子線回折パターンは、リング状に輝度の高い領域と、該リング領域に複数の輝点を有する。従って、成膜時の基板温度Ｒ．Ｔ．、及び酸素ガス流量比１０％で作製した試料は、電子線回折パターンが、ｎｃ−ＯＳになり、平面方向、及び断面方向において、配向性は有さない。
以上より、成膜時の基板温度が低い、または、酸素ガス流量比が小さい酸化物半導体は、アモルファス構造の酸化物半導体膜とも、単結晶構造の酸化物半導体膜とも明確に異なる性質を有すると推定できる。
≪元素分析≫
本項目では、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ−ｒａｙ ｓｐｅｃｔｒｏｓｃｏｐｙ）を用い、ＥＤＸマッピングを取得し、評価することによって、成膜時の基板温度Ｒ．Ｔ．、及び酸素ガス流量比１０％で作製した試料の元素分析を行った結果について説明する。なお、ＥＤＸ測定には、元素分析装置として日本電子株式会社製エネルギー分散型Ｘ線分析装置ＪＥＤ−２３００Ｔを用いる。なお、試料から放出されたＸ線の検出にはＳｉドリフト検出器を用いる。
ＥＤＸ測定では、試料の分析対象領域の各点に電子線照射を行い、これにより発生する試料の特性Ｘ線のエネルギーと発生回数を測定し、各点に対応するＥＤＸスペクトルを得る。本実施の形態では、各点のＥＤＸスペクトルのピークを、Ｉｎ原子のＬ殻への電子遷移、Ｇａ原子のＫ殻への電子遷移、Ｚｎ原子のＫ殻への電子遷移及びＯ原子のＫ殻への電子遷移に帰属させ、各点におけるそれぞれの原子の比率を算出する。これを試料の分析対象領域について行うことにより、各原子の比率の分布が示されたＥＤＸマッピングを得ることができる。
図２０には、成膜時の基板温度Ｒ．Ｔ．、及び酸素ガス流量比１０％で作製した試料の断面におけるＥＤＸマッピングを示す。図２０（Ａ）は、Ｇａ原子のＥＤＸマッピング（全原子に対するＧａ原子の比率は１．１８乃至１８．６４［ａｔｏｍｉｃ％］の範囲とする。）である。図２０（Ｂ）は、Ｉｎ原子のＥＤＸマッピング（全原子に対するＩｎ原子の比率は９．２８乃至３３．７４［ａｔｏｍｉｃ％］の範囲とする。）である。図２０（Ｃ）は、Ｚｎ原子のＥＤＸマッピング（全原子に対するＺｎ原子の比率は６．６９乃至２４．９９［ａｔｏｍｉｃ％］の範囲とする。）である。また、図２０（Ａ）、図２０（Ｂ）、及び図２０（Ｃ）は、成膜時の基板温度Ｒ．Ｔ．、及び酸素ガス流量比１０％で作製した試料の断面において、同範囲の領域を示している。なお、ＥＤＸマッピングは、範囲における、測定元素が多いほど明るくなり、測定元素が少ないほど暗くなるように、明暗で元素の割合を示している。また、図２０に示すＥＤＸマッピングの倍率は７２０万倍である。
図２０（Ａ）、図２０（Ｂ）、及び図２０（Ｃ）に示すＥＤＸマッピングでは、画像に相対的な明暗の分布が見られ、成膜時の基板温度Ｒ．Ｔ．、及び酸素ガス流量比１０％で作製した試料において、各原子が分布を持って存在している様子が確認できる。ここで、図２０（Ａ）、図２０（Ｂ）、及び図２０（Ｃ）に示す実線で囲む範囲と破線で囲む範囲に注目する。
図２０（Ａ）では、実線で囲む範囲は、相対的に暗い領域を多く含み、破線で囲む範囲は、相対的に明るい領域を多く含む。また、図２０（Ｂ）では実線で囲む範囲は、相対的に明るい領域を多く含み、破線で囲む範囲は、相対的に暗い領域を多く含む。
つまり、実線で囲む範囲はＩｎ原子が相対的に多い領域であり、破線で囲む範囲はＩｎ原子が相対的に少ない領域である。ここで、図２０（Ｃ）では、実線で囲む範囲において、右側は相対的に明るい領域であり、左側は相対的に暗い領域である。従って、実線で囲む範囲は、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１などが主成分である領域である。
また、実線で囲む範囲はＧａ原子が相対的に少ない領域であり、破線で囲む範囲はＧａ原子が相対的に多い領域である。図２０（Ｃ）では、破線で囲む範囲において、左上の領域は、相対的に明るい領域であり、右下側の領域は、相対的に暗い領域である。従って、破線で囲む範囲は、ＧａＯＸ３、またはＧａＸ４ＺｎＹ４ＯＺ４などが主成分である領域である。
また、図２０（Ａ）、図２０（Ｂ）、及び図２０（Ｃ）より、Ｉｎ原子の分布は、Ｇａ原子よりも、比較的、均一に分布しており、ＩｎＯＸ１が主成分である領域は、ＩｎＸ２ＺｎＹ２ＯＺ２が主成分となる領域を介して、互いに繋がって形成されているように見える。このように、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域は、クラウド状に広がって形成されている。
このように、ＧａＯＸ３などが主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、偏在し、混合している構造を有するＩｎ−Ｇａ−Ｚｎ酸化物を、ＣＡＣ−ＯＳと呼称することができる。
また、ＣＡＣ−ＯＳにおける結晶構造は、ｎｃ構造を有する。ＣＡＣ−ＯＳが有するｎｃ構造は、電子線回折像において、単結晶、多結晶、またはＣＡＡＣ構造を含むＩＧＺＯに起因する輝点（スポット）以外にも、数か所以上の輝点（スポット）を有する。または、数か所以上の輝点（スポット）に加え、リング状に輝度の高い領域が現れるとして結晶構造が定義される。
また、図２０（Ａ）、図２０（Ｂ）、及び図２０（Ｃ）より、ＧａＯＸ３などが主成分である領域、及びＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域のサイズは、０．５ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下で観察される。なお、好ましくは、ＥＤＸマッピングにおいて、各元素が主成分である領域の径は、１ｎｍ以上２ｎｍ以下とする。
以上より、ＣＡＣ−ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造であり、ＩＧＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ−ＯＳは、ＧａＯＸ３などが主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。
ここで、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域は、ＧａＯＸ３などが主成分である領域と比較して、導電性が高い領域である。つまり、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域を、キャリアが流れることにより、酸化物半導体としての導電性が発現する。従って、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界効果移動度（μ）が実現できる。
一方、ＧａＯＸ３などが主成分である領域は、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ＧａＯＸ３などが主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好なスイッチング動作を実現できる。
従って、ＣＡＣ−ＯＳを半導体素子に用いた場合、ＧａＯＸ３などに起因する絶縁性と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１に起因する導電性とが、相補的に作用することにより、高いオン電流（Ｉｏｎ）、及び高い電界効果移動度（μ）を実現することができる。
また、ＣＡＣ−ＯＳを用いた半導体素子は、信頼性が高い。従って、ＣＡＣ−ＯＳは、ディスプレイをはじめとするさまざまな半導体装置に最適である。
＜金属酸化物膜を有するトランジスタ＞
次に、金属酸化物膜をトランジスタに用いる場合について説明する。
なお、上記金属酸化物膜をトランジスタに用いることで、キャリア移動度が高く、かつ、スイッチング特性が高いトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
また、トランジスタには、キャリア密度の低い金属酸化物膜を用いることが好ましい。例えば、金属酸化物膜は、キャリア密度が８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上とすればよい。
金属酸化物膜のキャリア密度を低くする場合においては、金属酸化物膜中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性と言う。高純度真性または実質的に高純度真性である金属酸化物膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。また、高純度真性または実質的に高純度真性である金属酸化物膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
また、金属酸化物膜のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
従って、トランジスタの電気特性を安定にするためには、金属酸化物膜中の不純物濃度を低減することが有効である。また、金属酸化物膜中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
ここで、金属酸化物膜中における各不純物の影響について説明する。
金属酸化物膜において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体において欠陥準位が形成される。このため、酸化物半導体におけるシリコンや炭素の濃度と、酸化物半導体との界面近傍のシリコンや炭素の濃度（ＳＩＭＳにより得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、金属酸化物膜にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属またはアルカリ土類金属が含まれている金属酸化物膜を用いたトランジスタはノーマリーオン特性となりやすい。このため、金属酸化物膜中のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。具体的には、ＳＩＭＳにより得られる金属酸化物膜中のアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下とする。
また、金属酸化物膜において、窒素が含まれると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を半導体に用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物半導体において、窒素はできる限り低減されていることが好ましい、例えば、酸化物半導体中の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、金属酸化物膜に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損（Ｖｏ）を形成する場合がある。該酸素欠損（Ｖｏ）に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中の水素はできる限り低減されていることが好ましい。具体的には、酸化物半導体において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
なお、金属酸化物膜中の酸素欠損（Ｖｏ）は、酸素を金属酸化物膜に導入することで、低減することができる。つまり、金属酸化物膜中の酸素欠損（Ｖｏ）に、酸素が補填されることで、酸素欠損（Ｖｏ）は消失する。従って、金属酸化物膜中に、酸素を拡散させることで、トランジスタの酸素欠損（Ｖｏ）を低減し、信頼性を向上させることができる。
なお、酸素を金属酸化物膜に導入する方法として、例えば、酸化物半導体に接して、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物を設けることができる。つまり、酸化物には、化学量論的組成よりも酸素が過剰に存在する領域（以下、過剰酸素領域ともいう）が形成されていることが好ましい。特に、トランジスタに金属酸化物膜を用いる場合、トランジスタ近傍の下地膜や、層間膜などに、過剰酸素領域を有する酸化物を設けることで、トランジスタの酸素欠損を低減し、信頼性を向上させることができる。
不純物が十分に低減された金属酸化物膜をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態、または他の実施例と適宜組み合わせて実施することができる。
（実施の形態３）
本実施の形態においては、表示素子として横電界モード（水平電界モードともいう）の液晶素子を用いる表示装置について、図２１を用いて説明する。
図２１は、横電界モードの液晶素子を用いる表示装置の製造工程を説明するフロー図である。なお、図２１において、酸化物半導体（特に、ＣＡＣ−ＯＳ）、低温ポリシリコン（ＬＴＰＳ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ−Ｓｉｌｉｃｏｎ））、または水素化アモルファスシリコン（ａ−Ｓｉ：Ｈ）を、トランジスタのチャネルに用いる場合の製造工程の一例を、それぞれ表している。
＜３−１．ＣＡＣ−ＯＳ＞
ＣＡＣ−ＯＳをトランジスタに用いる場合について説明する。まず、スパッタリング装置（ＳＰ）にてゲート電極（ＧＥ：Ｇａｔｅ Ｅｌｅｃｔｒｏｄｅ）を形成する。なお、ゲート電極を加工する際に、マスクを１枚使用する。
次に、ゲート電極上にＰＥＣＶＤ装置を用いて、ゲート絶縁膜（ＧＩ：Ｇａｔｅ Ｉｎｓｕｌａｔｏｒ）を形成する。その後、ゲート絶縁膜上にスパッタリング装置を用いて、活性層となる酸化物半導体（ＯＳ）膜を形成する。なお、酸化物半導体膜を島状に加工する際に、マスクを１枚使用する。
次に、ゲート絶縁膜の一部を加工し、ゲート電極に達する開口部を形成する。なお、当該開口部を形成する際に、マスクを１枚使用する。
次に、ゲート絶縁膜、及び酸化物半導体膜上にスパッタリング装置を用いて導電膜を形成し、当該導電膜を加工することで、ソース電極及びドレイン電極（Ｓ／Ｄ電極）を形成する。なお、ソース電極及びドレイン電極を形成する際に、マスクを１枚使用する。
次に、酸化物半導体膜、ソース電極及びドレイン電極上に、ＰＥＣＶＤ装置を用いてパッシベーション膜を形成する。
次に、パッシベーション膜の一部を加工し、ソース電極及びドレイン電極に達する開口部を形成する。なお、当該開口部を形成する際に、マスクを１枚使用する。
次に、パッシベーション膜に形成された開口部を覆うように、パッシベーション膜上にスパッタリング装置を用いて導電膜を形成し、当該導電膜を加工することでコモン電極を形成する。なお、コモン電極を形成する際に、マスクを１枚使用する。
次に、パッシベーション膜、及びコモン電極上にＰＥＣＶＤ装置を用いて、絶縁膜を形成する。その後、該絶縁膜の一部を開口しソース電極及びドレイン電極に達する開口部を形成する。なお、絶縁膜を形成する際（絶縁膜の一部に開口部を形成する際）に、マスクを１枚使用する。
次に、絶縁膜上にスパッタリング装置を用いて、導電膜を形成し、当該導電膜を加工することで画素電極を形成する。なお、画素電極を形成する際に、マスクを１枚使用する。
以上の工程で、横電界モードの液晶表示装置を作製することができる。なお、ＣＡＣ−ＯＳを用いる場合、横電界モードの液晶表示装置としては、マスク枚数が８枚となる。
＜３−２．ＬＴＰＳ＞
ＬＴＰＳをトランジスタに用いる場合について説明する。まず、スパッタリング装置を用いて遮光膜を形成する。なお、遮光膜を加工する際に、マスクを１枚使用する。
次に、遮光膜上にＰＥＣＶＤ装置を用いて、下地絶縁膜を形成する。その後、下地絶縁膜上にＰＥＣＶＤ装置を用いて、活性層となるＳｉを形成する。その後、当該Ｓｉを結晶化させるために、エキシマレーザーアニール（ＥＬＡ：Ｅｘｃｉｍｅｒ Ｌａｓｅｒ Ａｎｎｅａｌｉｎｇ）を行う。また、ＥＬＡ工程の後、活性層のＳｉは、結晶化シリコン（ｐ−Ｓｉ：ｐｏｌｙ−Ｓｉｌｉｃｏｎ）となる。なお、ＥＬＡを大面積で行うには、大型の設備が必要である。また、ＥＬＡ特有の線状のムラ等が発生する場合がある。
次に、ｐ−Ｓｉを加工し島状にする。なお、ｐ−Ｓｉを島状に加工する際に、マスクを１枚使用する。
次に、ｐ−Ｓｉ上にＰＥＣＶＤ装置を用いて、ゲート絶縁膜（ＧＩ）を形成する。その後、ゲート絶縁膜上にスパッタリング装置を用いて、ゲート電極（ＧＥ）を形成する。なお、ゲート電極を形成する際に、マスクを１枚使用する。また、ゲート電極を形成する際に、ゲート絶縁膜の一部も除去される。
次に、ｐ−Ｓｉ中にｎ＋領域を形成するために、イオンドーピング（ＩＤ：Ｉｏｎ Ｄｏｐｉｎｇ）装置を用いて、不純物注入を行う。なお、ｎ＋領域を形成する際に、マスクを１枚使用する。次に、ｐ−Ｓｉ中にｎ−領域を形成するために、イオンドーピング装置を用いて、不純物注入を行う。なお、ｎ−領域を形成する際には、マスクを用いず全面にドーピングを行う。次に、ｐ−Ｓｉ中にｐ＋領域を形成するために、イオンドーピング装置を用いて、不純物注入を行う。なお、ｐ＋領域を形成するために、マスクを１枚使用する。
次に、熱活性化を行う。該熱活性化としては、アニール炉、ＲＴＡ装置等を用いればよい。
次に、ｐ−Ｓｉ、及びゲート電極上にＰＥＣＶＤ装置を用いて、層間絶縁膜を形成する。その後、当該層間絶縁膜、及びゲート絶縁膜の一部を加工し、ｎ＋領域及びｐ＋領域に達する開口部を形成する。なお、当該開口部を形成する際に、マスクを１枚使用する。
次に、開口部が形成された層間絶縁膜上にスパッタリング装置を用いて、導電膜を形成し、当該導電膜を加工することで、ソース電極及びドレイン電極（Ｓ／Ｄ電極）を形成する。なお、ソース電極及びドレイン電極を形成する際に、マスクを１枚使用する。
次に、ソース電極及びドレイン電極上に、コーター装置を用いて平坦化絶縁膜を形成する。平坦化絶縁膜としては、例えば有機樹脂膜等を用いればよい。なお、平坦化絶縁膜を形成する際に、マスクを１枚使用する。
次に、平坦化絶縁膜上にスパッタリング装置を用いて、導電膜を形成し、当該導電膜を加工することでコモン電極を形成する。なお、コモン電極を形成する際に、マスクを１枚使用する。
次に、コモン電極上にＰＥＣＶＤ装置を用いて、絶縁膜を形成する。その後、該絶縁膜の一部を開口し、ソース電極及びドレイン電極に達する開口部を形成する。なお、絶縁膜を形成する際（絶縁膜の一部に開口部を形成する際）に、マスクを１枚使用する。
次に、絶縁膜上にスパッタリング装置を用いて、導電膜を形成し、当該導電膜を加工することで画素電極を形成する。なお、画素電極を形成する際に、マスクを１枚使用する。
以上の工程で、横電界モードの液晶表示装置を作製することができる。なお、ＬＴＰＳを用いる場合、横電界モードの液晶表示装置としては、マスク枚数が１１枚となる。
＜３−３．ａ−Ｓｉ：Ｈ＞
ａ−Ｓｉ：Ｈをトランジスタに用いる場合について説明する。まず、スパッタリング装置を用いて、ゲート電極（ＧＥ）を形成する。なお、ゲート電極を加工する際に、マスクを１枚使用する。
次に、ゲート電極上にＰＥＣＶＤ装置を用いて、ゲート絶縁膜（ＧＩ）を形成する。その後、ゲート絶縁膜上にＰＥＣＶＤ装置を用いて、活性層となるシリコン（Ｓｉ）膜を形成する。なお、当該シリコン膜を島状に加工する際に、マスクを１枚使用する。
次に、ゲート絶縁膜の一部を加工し、ゲート電極に達する開口部を形成する。なお、当該開口部を形成する際に、マスクを１枚使用する。
次に、ゲート絶縁膜上に、スパッタリング装置を用いて、導電膜を形成し、当該導電膜を加工することで容量用電極を形成する。なお、容量用電極を加工する際に、マスクを１枚使用する。
次に、ゲート絶縁膜、及びシリコン膜上にスパッタリング装置を用いて導電膜を形成し、当該導電膜を加工することで、ソース電極及びドレイン電極（Ｓ／Ｄ電極）を形成する。なお、ソース電極及びドレイン電極を形成する際に、マスクを１枚使用する。
次に、ソース電極及びドレイン電極上にスパッタリング装置を用いて、導電膜を形成し、当該導電膜を加工することでコモン電極を形成する。なお、コモン電極を形成する際に、マスクを１枚使用する。
次に、コモン電極上にＰＥＣＶＤ装置を用いて、絶縁膜を形成する。その後、該絶縁膜の一部を開口しソース電極及びドレイン電極に達する開口部を形成する。なお、絶縁膜を形成する際（絶縁膜の一部に開口部を形成する際）に、マスクを１枚使用する。
次に、絶縁膜上にスパッタリング装置を用いて、導電膜を形成し、当該導電膜を加工することで画素電極を形成する。なお、画素電極を形成する際に、マスクを１枚使用する。
以上の工程で、横電界モードの液晶表示装置を作製することができる。なお、ａ−Ｓｉ：Ｈを用いる場合、横電界モードの液晶表示装置としては、マスク枚数が８枚となる。
なお、ＣＡＣ−ＯＳ、ＬＴＰＳ、及びａ−Ｓｉ：Ｈに示す各フローにおいて、コモン電極形成、コモン電極上の絶縁膜形成、及び画素電極形成としては、横電界モードの液晶表示装置に起因する工程のため、液晶素子として垂直電界モード（例えばＶＡモードなど）の液晶表示装置とする場合、または表示素子として有機ＥＬ素子を用いる場合においては、異なる工程とすればよい。
図２１に示すように、横電界モードの液晶素子に用いるトランジスタとして、ＣＡＣ−ＯＳを用いることで、ＬＴＰＳよりも製造プロセスを簡略化することができる。また、ＣＡＣ−ＯＳを用いたトランジスタは、ａ−Ｓｉ：Ｈを用いたトランジスタと同等のマスク枚数で作製でき、かつ、ｓ−Ｓｉ：Ｈを用いたトランジスタよりも移動度が高い。したがって、ＣＡＣ−ＯＳを用いたトランジスタを用いることで、表示装置に駆動回路（ゲートドライバ、またはソースドライバ）の一部あるいは全部を実装することが可能となる。
ここで、各プロセスの特性を表１に示す。
表１に示すように、ＣＡＣ−ＯＳを用いることで、ａ−Ｓｉ：Ｈと同等のマスク数で作製でき、且つａ−Ｓｉ：Ｈに比べ電気特性（電界効果移動度（単に移動度ともいう）、またはｏｎ／ｏｆｆ比など）の性能が高い。よって、ＣＡＣ−ＯＳを用いることで、表示品位の高い表示装置にすることが可能となる。また、表１に示すように、ＣＡＣ−ＯＳは、ＬＴＰＳと比較し、プロセス最高温度が低く、且つ、デバイスコスト、及びプラントコストが低い。したがって、製造コストが抑制された表示装置を実現することが可能となる。
なお、ＣＡＣ−ＯＳに代表される酸化物半導体を用いたトランジスタは、シリコンを用いたトランジスタと比較し、１．オフ電流が低い、２．ショートチャネル効果が無いまたは極めて少ない、３．耐圧が高い、あるいは４．温度特性の変化が少ない、といった優れた効果を奏する。また、酸化物半導体を用いたトランジスタは、シリコンを用いたトランジスタと同等のスイッチング速度、または同等の周波数特性（ｆ特ともいう）を有するため、高速動作をさせることが可能である。したがって、酸化物半導体を用いたトランジスタを有する表示装置は、表示品位が高く、高い信頼性を実現することができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態、または他の実施例と適宜組み合わせて実施することができる。
（実施の形態４）
本実施の形態においては、先の実施の形態で例示したトランジスタを有する表示装置の一例について、図２２乃至図２８を用いて以下説明を行う。
図２２は、表示装置の一例を示す上面図である。図２２に示す表示装置７００は、第１の基板７０１上に設けられた画素部７０２と、第１の基板７０１に設けられたソースドライバ回路部７０４及びゲートドライバ回路部７０６と、画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６を囲むように配置されるシール材７１２と、第１の基板７０１に対向するように設けられる第２の基板７０５と、を有する。なお、第１の基板７０１と第２の基板７０５は、シール材７１２によって貼り合わされている。すなわち、画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６は、第１の基板７０１とシール材７１２と第２の基板７０５によって封止されている。なお、図２２には図示しないが、第１の基板７０１と第２の基板７０５の間には表示素子が設けられる。
また、表示装置７００は、第１の基板７０１上のシール材７１２によって囲まれている領域とは異なる領域に、画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６と、それぞれ電気的に接続されるＦＰＣ端子部７０８（ＦＰＣ：Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）が設けられる。また、ＦＰＣ端子部７０８には、ＦＰＣ７１６が接続され、ＦＰＣ７１６によって画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６に各種信号等が供給される。また、画素部７０２、ソースドライバ回路部７０４、ゲートドライバ回路部７０６、及びＦＰＣ端子部７０８には、信号線７１０が各々接続されている。ＦＰＣ７１６により供給される各種信号等は、信号線７１０を介して、画素部７０２、ソースドライバ回路部７０４、ゲートドライバ回路部７０６、及びＦＰＣ端子部７０８に与えられる。
また、表示装置７００にゲートドライバ回路部７０６を複数設けてもよい。また、表示装置７００としては、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６を画素部７０２と同じ第１の基板７０１に形成している例を示しているが、この構成に限定されない。例えば、ゲートドライバ回路部７０６のみを第１の基板７０１に形成しても良い、またはソースドライバ回路部７０４のみを第１の基板７０１に形成しても良い。この場合、ソースドライバ回路またはゲートドライバ回路等が形成された基板（例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を、第１の基板７０１に形成する構成としても良い。なお、別途形成した駆動回路基板の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法などを用いることができる。
また、表示装置７００が有する画素部７０２、ソースドライバ回路部７０４及びゲートドライバ回路部７０６は、複数のトランジスタを有する。
また、表示装置７００は、様々な素子を有することが出来る。該素子の一例としては、例えば、エレクトロルミネッセンス（ＥＬ）素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子、ＬＥＤなど）、発光トランジスタ素子（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク素子、電気泳動素子、エレクトロウェッティング素子、プラズマディスプレイパネル（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）ディスプレイ（例えば、グレーティングライトバルブ（ＧＬＶ）、デジタルマイクロミラーデバイス（ＤＭＤ）、デジタル・マイクロ・シャッター（ＤＭＳ）素子）、圧電セラミックディスプレイなどが挙げられる。
また、ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）またはＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インク素子または電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。
なお、表示装置７００における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、Ｒの画素とＧの画素とＢの画素とＷ（白）の画素の四画素から構成されてもよい。または、ペンタイル配列のように、ＲＧＢのうちの２色分で一つの色要素を構成し、色要素によって、異なる２色を選択して構成してもよい。またはＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加してもよい。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。
また、バックライト（有機ＥＬ素子、無機ＥＬ素子、ＬＥＤ、蛍光灯など）に白色発光（Ｗ）を用いて表示装置をフルカラー表示させるために、着色層（カラーフィルタともいう。）を用いてもよい。着色層は、例えば、レッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ）、イエロー（Ｙ）などを適宜組み合わせて用いることができる。着色層を用いることで、着色層を用いない場合と比べて色の再現性を高くすることができる。このとき、着色層を有する領域と、着色層を有さない領域と、を配置することによって、着色層を有さない領域における白色光を直接表示に利用しても構わない。一部に着色層を有さない領域を配置することで、明るい表示の際に、着色層による輝度の低下を少なくでき、消費電力を２割から３割程度低減できる場合がある。ただし、有機ＥＬ素子や無機ＥＬ素子などの自発光素子を用いてフルカラー表示する場合、Ｒ、Ｇ、Ｂ、Ｙ、Ｗを、それぞれの発光色を有する素子から発光させても構わない。自発光素子を用いることで、着色層を用いた場合よりも、さらに消費電力を低減できる場合がある。
また、カラー化方式としては、上述の白色発光からの発光の一部をカラーフィルタを通すことで赤色、緑色、青色に変換する方式（カラーフィルタ方式）の他、赤色、緑色、青色の発光をそれぞれ用いる方式（３色方式）、または青色発光の一部を赤色や緑色に変換する方式（色変換方式、量子ドット方式）を適用してもよい。
本実施の形態においては、表示素子として液晶素子及びＥＬ素子を用いる構成について、図２３乃至図２８を用いて説明する。なお、図２３乃至図２５及び図２７は、図２２に示す一点鎖線Ｑ−Ｒにおける断面図であり、表示素子として液晶素子を用いた構成である。また、図２６及び図２８は、図２２に示す一点鎖線Ｑ−Ｒにおける断面図であり、表示素子としてＥＬ素子を用いた構成である。
まず、図２３乃至図２８に示す共通部分について最初に説明し、次に異なる部分について以下説明する。
＜４−１．表示装置の共通部分に関する説明＞
図２３乃至図２８に示す表示装置７００は、引き回し配線部７１１と、画素部７０２と、ソースドライバ回路部７０４と、ＦＰＣ端子部７０８と、を有する。また、引き回し配線部７１１は、信号線７１０を有する。また、画素部７０２は、トランジスタ７５０及び容量素子（図示しない）を有する。また、ソースドライバ回路部７０４は、トランジスタ７５２を有する。
トランジスタ７５０及びトランジスタ７５２は、先に示すトランジスタ１００Ｄと同様の構成である。ただし、トランジスタ７５０は、第２のゲート電極を有さない。なお、トランジスタ７５０及びトランジスタ７５２の構成については、先の実施の形態に示す、その他のトランジスタを用いてもよい。
本実施の形態で用いるトランジスタは、高純度化し、酸素欠損の形成を抑制した金属酸化物膜を有する。該トランジスタは、オフ電流を低くすることができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。
また、本実施の形態で用いるトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを液晶表示装置に用いることで、画素部のスイッチングトランジスタと、駆動回路部に使用するドライバトランジスタを同一基板上に形成することができる。すなわち、別途駆動回路として、シリコンウエハ等により形成された半導体装置を用いる必要がないため、半導体装置の部品点数を削減することができる。また、画素部においても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供することができる。
また、図２３乃至図２８においては、画素部７０２が有するトランジスタ７５０と、ソースドライバ回路部７０４が有するトランジスタ７５２と、を同じ構造のトランジスタを用いる構成について例示したが、これに限定されない。例えば、画素部７０２と、ソースドライバ回路部７０４とは、異なるトランジスタを用いてもよい。具体的には、画素部７０２にスタガ型のトランジスタを用い、ソースドライバ回路部７０４に実施の形態１に示す逆スタガ型のトランジスタを用いる構成、あるいは画素部７０２に実施の形態１に示す逆スタガ型のトランジスタを用い、ソースドライバ回路部７０４にスタガ型のトランジスタを用いる構成などが挙げられる。なお、上記のソースドライバ回路部７０４を、ゲートドライバ回路部と読み替えてもよい。
また、信号線７１０は、トランジスタ７５０、７５２のソース電極及びドレイン電極としての機能を有する導電膜と同じ工程を経て形成される。信号線７１０として、例えば、銅元素を含む材料を用いた場合、配線抵抗に起因する信号遅延等が少なく、大画面での表示が可能となる。
また、ＦＰＣ端子部７０８は、接続電極７６０、異方性導電膜７８０、及びＦＰＣ７１６を有する。なお、接続電極７６０は、トランジスタ７５０、７５２のソース電極及びドレイン電極としての機能を有する導電膜と同じ工程を経て形成される。また、接続電極７６０は、ＦＰＣ７１６が有する端子と異方性導電膜７８０を介して、電気的に接続される。
また、第１の基板７０１及び第２の基板７０５としては、例えばガラス基板を用いることができる。また、第１の基板７０１及び第２の基板７０５として、可撓性を有する基板を用いてもよい。該可撓性を有する基板としては、例えばプラスチック基板等が挙げられる。
また、第１の基板７０１と第２の基板７０５の間には、構造体７７８が設けられる。構造体７７８は、絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、第１の基板７０１と第２の基板７０５の間の距離（セルギャップ）を制御するために設けられる。なお、構造体７７８として、球状のスペーサを用いていても良い。
また、第２の基板７０５側には、ブラックマトリクスとしての機能を有する遮光膜７３８と、カラーフィルタとしての機能を有する着色膜７３６と、遮光膜７３８及び着色膜７３６に接する絶縁膜７３４が設けられる。
＜４−２．液晶素子を用いる表示装置の構成例＞
図２３に示す表示装置７００は、液晶素子７７５を有する。液晶素子７７５は、導電膜７７２、導電膜７７４、及び液晶層７７６を有する。導電膜７７４は、第２の基板７０５側に設けられ、対向電極としての機能を有する。図２３に示す表示装置７００は、導電膜７７２と導電膜７７４に印加される電圧によって、液晶層７７６の配向状態が変わることで光の透過、非透過が制御され画像を表示することができる。
また、導電膜７７２は、トランジスタ７５０が有するソース電極及びドレイン電極としての機能を有する導電膜と電気的に接続される。導電膜７７２は、トランジスタ７５０のゲート絶縁膜上に形成される画素電極、すなわち表示素子の一方の電極としての機能を有する。また、導電膜７７２は、反射電極としての機能を有する。図２３に示す表示装置７００は、外光を利用し導電膜７７２で光を反射して着色膜７３６を介して表示する、所謂反射型のカラー液晶表示装置である。
導電膜７７２としては、可視光において透光性のある導電膜、または可視光において反射性のある導電膜を用いることができる。可視光において透光性のある導電膜としては、例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の中から選ばれた一種を含む材料を用いるとよい。可視光において反射性のある導電膜としては、例えば、アルミニウム、または銀を含む材料を用いるとよい。本実施の形態においては、導電膜７７２として、可視光において、反射性のある導電膜を用いる。
なお、図２４に示すように、画素部７０２において、平坦化膜としての機能を有する絶縁膜７７０が形成されてもよい。また、絶縁膜７７０上に導電膜７７２が形成される。また、導電膜７７２上に、開口部を有する絶縁膜７３５が形成される。
また、図２３及び図２４に示す表示装置７００は、反射型のカラー液晶表示装置について例示したが、これに限定されない、例えば、導電膜７７２を可視光において、透光性のある導電膜を用いることで透過型のカラー液晶表示装置としてもよい。あるいは、反射型のカラー液晶表示装置と、透過型のカラー液晶表示装置と、を組み合わせた所謂半透過型のカラー液晶表示装置としてもよい。
ここで、透過型のカラー液晶表示装置の一例を図２５に示す。図２５は、図２２に示す一点鎖線Ｑ−Ｒにおける断面図であり、表示素子として液晶素子を用いた構成である。また、図２５に示す表示装置７００は、液晶素子の駆動方式として横電界方式（例えば、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード）を用いる構成の一例である。図２５に示す構成の場合、画素電極としての機能を有する導電膜７７２上に絶縁膜７７３が設けられ、絶縁膜７７３上に導電膜７７４が設けられる。この場合、導電膜７７４は、共通電極（コモン電極ともいう）としての機能を有し、絶縁膜７７３を介して、導電膜７７２と導電膜７７４との間に生じる電界によって、液晶層７７６の配向状態を制御することができる。
また、図２３乃至図２５において図示しないが、導電膜７７２または導電膜７７４のいずれか一方または双方に、液晶層７７６と接する側に、それぞれ配向膜を設ける構成としてもよい。また、図２３乃至図２５において図示しないが、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などは適宜設けてもよい。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
表示素子として液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
また、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために数重量％以上のカイラル剤を混合させた液晶組成物を液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性であるため配向処理が不要である。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。また、ブルー相を示す液晶材料は、視野角依存性が小さい。
また、表示素子として液晶素子を用いる場合、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳモード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶモードなどを用いることができる。
＜４−３．発光素子を用いる表示装置＞
図２６に示す表示装置７００は、発光素子７８２を有する。発光素子７８２は、導電膜７７２、ＥＬ層７８６、及び導電膜７８８を有する。図２６に示す表示装置７００は、発光素子７８２が有するＥＬ層７８６が発光することによって、画像を表示することができる。なお、ＥＬ層７８６は、有機化合物、または量子ドットなどの無機化合物を有する。
有機化合物に用いることのできる材料としては、蛍光性材料または燐光性材料などが挙げられる。また、量子ドットに用いることのできる材料としては、コロイド状量子ドット材料、合金型量子ドット材料、コア・シェル型量子ドット材料、コア型量子ドット材料、などが挙げられる。また、１２族と１６族、１３族と１５族、または１４族と１６族の元素グループを含む材料を用いてもよい。または、カドミウム（Ｃｄ）、セレン（Ｓｅ）、亜鉛（Ｚｎ）、硫黄（Ｓ）、リン（Ｐ）、インジウム（Ｉｎ）、テルル（Ｔｅ）、鉛（Ｐｂ）、ガリウム（Ｇａ）、ヒ素（Ａｓ）、アルミニウム（Ａｌ）、等の元素を有する量子ドット材料を用いてもよい。
また、図２６に示す表示装置７００には、トランジスタ７５０上に絶縁膜７３０が設けられる。絶縁膜７３０は、導電膜７７２の一部を覆う。なお、発光素子７８２はトップエミッション構造である。したがって、導電膜７８８は透光性を有し、ＥＬ層７８６が発する光を透過する。なお、本実施の形態においては、トップエミッション構造について、例示するが、これに限定されない。例えば、導電膜７７２側に光を射出するボトムエミッション構造や、導電膜７７２及び導電膜７８８の双方に光を射出するデュアルエミッション構造にも適用することができる。
また、発光素子７８２と重なる位置に、着色膜７３６が設けられ、絶縁膜７３０と重なる位置、引き回し配線部７１１、及びソースドライバ回路部７０４に遮光膜７３８が設けられている。また、着色膜７３６及び遮光膜７３８は、図２３と同様に絶縁膜７３４で覆われていてもよい。また、発光素子７８２と着色膜７３６の間は封止膜７３２で充填されている。なお、図２６に示す表示装置７００においては、着色膜７３６を設ける構成について例示したが、これに限定されない。例えば、ＥＬ層７８６を塗り分けにより形成する場合においては、着色膜７３６を設けない構成としてもよい。
絶縁膜７３０としては、ポリイミド樹脂、アクリル樹脂、ポリイミドアミド樹脂、ベンゾシクロブテン樹脂、ポリアミド樹脂、エポキシ樹脂等の耐熱性を有する有機材料を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁膜７３０を形成してもよい。
＜４−４．表示装置に入出力装置を設ける構成例＞
また、図２５及び図２６に示す表示装置７００に入出力装置を設けてもよい。当該入出力装置としては、例えば、タッチパネル等が挙げられる。
図２５に示す表示装置７００にタッチパネル７９１を設ける構成を図２７に示す。図２６に示す表示装置７００にタッチパネル７９１を設ける構成を図２８に示す。
図２７は図２５に示す表示装置７００にタッチパネル７９１を設ける構成の断面図であり、図２８は図２６に示す表示装置７００にタッチパネル７９１を設ける構成の断面図である。
まず、図２７及び図２８に示すタッチパネル７９１について、以下説明を行う。
図２７及び図２８に示すタッチパネル７９１は、第２の基板７０５と着色膜７３６との間に設けられる、所謂インセル型のタッチパネルである。タッチパネル７９１は、着色膜７３６を形成する前に、第２の基板７０５側に形成すればよい。
なお、タッチパネル７９１は、遮光膜７３８と、絶縁膜７９２と、電極７９３と、電極７９４と、絶縁膜７９５と、電極７９６と、絶縁膜７９７と、を有する。例えば、指やスタイラスなどの被検知体が近接することで、電極７９３と、電極７９４との間の容量の変化を検知することができる。
また、図２７及び図２８に示すトランジスタ７５０の上方においては、電極７９３と、電極７９４との交差部を明示している。電極７９６は、絶縁膜７９５に設けられた開口部を介して、電極７９４を挟む２つの電極７９３と電気的に接続されている。なお、図２７及び図２８においては、電極７９６が設けられる領域を画素部７０２に設ける構成を例示したが、これに限定されず、例えば、ソースドライバ回路部７０４に形成してもよい。
電極７９３及び電極７９４は、遮光膜７３８と重なる領域に設けられる。また、図２７に示すように、電極７９３は、液晶素子７７５と重ならないように設けられると好ましい。また、図２８に示すように、電極７９３は、発光素子７８２と重ならないように設けられると好ましい。別言すると、電極７９３は、発光素子７８２及び液晶素子７７５と重なる領域に開口部を有する。すなわち、電極７９３はメッシュ形状を有する。このような構成とすることで、電極７９３は、発光素子７８２が射出する光を遮らない構成とすることができる。または、電極７９３は、液晶素子７７５を透過する光を遮らない構成とすることができる。したがって、タッチパネル７９１を配置することによる輝度の低下が極めて少ないため、視認性が高く、且つ消費電力が低減された表示装置を実現できる。なお、電極７９４も同様の構成とすればよい。
また、電極７９３及び電極７９４が発光素子７８２と重ならないため、電極７９３及び電極７９４には、可視光の透過率が低い金属材料を用いることができる。または、電極７９３及び電極７９４が液晶素子７７５と重ならないため、電極７９３及び電極７９４には、可視光の透過率が低い金属材料を用いることができる。
そのため、可視光の透過率が高い酸化物材料を用いた電極と比較して、電極７９３及び電極７９４の抵抗を低くすることが可能となり、タッチパネルのセンサ感度を向上させることができる。
例えば、電極７９３、７９４、７９６には、導電性のナノワイヤを用いてもよい。当該ナノワイヤは、直径の平均値が１ｎｍ以上１００ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下、より好ましくは５ｎｍ以上２５ｎｍ以下の大きさとすればよい。また、上記ナノワイヤとしては、Ａｇナノワイヤ、Ｃｕナノワイヤ、またはＡｌナノワイヤ等の金属ナノワイヤ、あるいは、カーボンナノチューブなどを用いればよい。例えば、電極７９３、７９４、７９６のいずれか一つあるいは全部にＡｇナノワイヤを用いる場合、可視光における光透過率を８９％以上、シート抵抗値を４０Ω／□以上１００Ω／□以下とすることができる。
また、図２７及び図２８においては、インセル型のタッチパネルの構成について例示したが、これに限定されない。例えば、表示装置７００上に形成する、所謂オンセル型のタッチパネルや、表示装置７００に貼り合わせて用いる、所謂アウトセル型のタッチパネルとしてもよい。
このように、本発明の一態様の表示装置は、様々な形態のタッチパネルと組み合わせて用いることができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態、または他の実施例と適宜組み合わせて実施することができる。
（実施の形態５）
本実施の形態では、本発明の一態様の表示装置について、図２９を用いて説明を行う。
＜表示装置の回路構成＞
図２９（Ａ）に示す表示装置は、表示素子の画素を有する領域（以下、画素部５０２という）と、画素部５０２の外側に配置され、画素を駆動するための回路を有する回路部（以下、駆動回路部５０４という）と、素子の保護機能を有する回路（以下、保護回路５０６という）と、端子部５０７と、を有する。なお、保護回路５０６は、設けない構成としてもよい。
駆動回路部５０４の一部、または全部は、画素部５０２と同一基板上に形成されていることが望ましい。これにより、部品数や端子数を減らすことが出来る。駆動回路部５０４の一部、または全部が、画素部５０２と同一基板上に形成されていない場合には、駆動回路部５０４の一部、または全部は、ＣＯＧやＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）によって、実装することができる。
画素部５０２は、Ｘ行（Ｘは２以上の自然数）Ｙ列（Ｙは２以上の自然数）に配置された複数の表示素子を駆動するための回路（以下、画素回路５０１という）を有し、駆動回路部５０４は、画素を選択する信号（走査信号）を出力する回路（以下、ゲートドライバ５０４ａという）、画素の表示素子を駆動するための信号（データ信号）を供給するための回路（以下、ソースドライバ５０４ｂ）などの駆動回路を有する。
ゲートドライバ５０４ａは、シフトレジスタ等を有する。ゲートドライバ５０４ａは、端子部５０７を介して、シフトレジスタを駆動するための信号が入力され、信号を出力する。例えば、ゲートドライバ５０４ａは、スタートパルス信号、クロック信号等が入力され、パルス信号を出力する。ゲートドライバ５０４ａは、走査信号が与えられる配線（以下、走査線ＧＬ＿１乃至ＧＬ＿Ｘという）の電位を制御する機能を有する。なお、ゲートドライバ５０４ａを複数設け、複数のゲートドライバ５０４ａにより、走査線ＧＬ＿１乃至ＧＬ＿Ｘを分割して制御してもよい。または、ゲートドライバ５０４ａは、初期化信号を供給することができる機能を有する。ただし、これに限定されず、ゲートドライバ５０４ａは、別の信号を供給することも可能である。
ソースドライバ５０４ｂは、シフトレジスタ等を有する。ソースドライバ５０４ｂは、端子部５０７を介して、シフトレジスタを駆動するための信号の他、データ信号の元となる信号（画像信号）が入力される。ソースドライバ５０４ｂは、画像信号を元に画素回路５０１に書き込むデータ信号を生成する機能を有する。また、ソースドライバ５０４ｂは、スタートパルス、クロック信号等が入力されて得られるパルス信号に従って、データ信号の出力を制御する機能を有する。また、ソースドライバ５０４ｂは、データ信号が与えられる配線（以下、データ線ＤＬ＿１乃至ＤＬ＿Ｙという）の電位を制御する機能を有する。または、ソースドライバ５０４ｂは、初期化信号を供給することができる機能を有する。ただし、これに限定されず、ソースドライバ５０４ｂは、別の信号を供給することも可能である。
ソースドライバ５０４ｂは、例えば複数のアナログスイッチなどを用いて構成される。ソースドライバ５０４ｂは、複数のアナログスイッチを順次オン状態にすることにより、画像信号を時分割した信号をデータ信号として出力できる。また、シフトレジスタなどを用いてソースドライバ５０４ｂを構成してもよい。
複数の画素回路５０１のそれぞれは、走査信号が与えられる複数の走査線ＧＬの一つを介してパルス信号が入力され、データ信号が与えられる複数のデータ線ＤＬの一つを介してデータ信号が入力される。また、複数の画素回路５０１のそれぞれは、ゲートドライバ５０４ａによりデータ信号のデータの書き込み及び保持が制御される。例えば、ｍ行ｎ列目の画素回路５０１は、走査線ＧＬ＿ｍ（ｍはＸ以下の自然数）を介してゲートドライバ５０４ａからパルス信号が入力され、走査線ＧＬ＿ｍの電位に応じてデータ線ＤＬ＿ｎ（ｎはＹ以下の自然数）を介してソースドライバ５０４ｂからデータ信号が入力される。
図２９（Ａ）に示す保護回路５０６は、例えば、ゲートドライバ５０４ａと画素回路５０１の間の配線である走査線ＧＬに接続される。または、保護回路５０６は、ソースドライバ５０４ｂと画素回路５０１の間の配線であるデータ線ＤＬに接続される。または、保護回路５０６は、ゲートドライバ５０４ａと端子部５０７との間の配線に接続することができる。または、保護回路５０６は、ソースドライバ５０４ｂと端子部５０７との間の配線に接続することができる。なお、端子部５０７は、外部の回路から表示装置に電源及び制御信号、及び画像信号を入力するための端子が設けられた部分をいう。
保護回路５０６は、自身が接続する配線に一定の範囲外の電位が与えられたときに、該配線と別の配線とを導通状態にする回路である。
図２９（Ａ）に示すように、画素部５０２と駆動回路部５０４にそれぞれ保護回路５０６を設けることにより、ＥＳＤ（Ｅｌｅｃｔｒｏ Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ：静電気放電）などにより発生する過電流に対する表示装置の耐性を高めることができる。ただし、保護回路５０６の構成はこれに限定されず、例えば、ゲートドライバ５０４ａに保護回路５０６を接続した構成、またはソースドライバ５０４ｂに保護回路５０６を接続した構成とすることもできる。あるいは、端子部５０７に保護回路５０６を接続した構成とすることもできる。
また、図２９（Ａ）においては、ゲートドライバ５０４ａとソースドライバ５０４ｂによって駆動回路部５０４を形成している例を示しているが、この構成に限定されない。例えば、ゲートドライバ５０４ａのみを形成し、別途用意されたソースドライバ回路が形成された基板（例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を実装する構成としても良い。
また、図２９（Ａ）に示す複数の画素回路５０１は、例えば、図２９（Ｂ）に示す構成とすることができる。
図２９（Ｂ）に示す画素回路５０１は、液晶素子５７０と、トランジスタ５５０と、容量素子５６０と、を有する。トランジスタ５５０に先の実施の形態に示すトランジスタを適用することができる。
液晶素子５７０の一対の電極の一方の電位は、画素回路５０１の仕様に応じて適宜設定される。液晶素子５７０は、書き込まれるデータにより配向状態が設定される。なお、複数の画素回路５０１のそれぞれが有する液晶素子５７０の一対の電極の一方に共通の電位（コモン電位）を与えてもよい。また、各行の画素回路５０１の液晶素子５７０の一対の電極の一方に異なる電位を与えてもよい。
例えば、液晶素子５７０を備える表示装置の駆動方法としては、ＴＮモード、ＳＴＮモード、ＶＡモード、ＡＳＭモード、ＯＣＢモード、ＦＬＣモード、ＡＦＬＣモード、ＭＶＡモード、ＰＶＡモード、ＩＰＳモード、ＦＦＳモード、またはＴＢＡ（Ｔｒａｎｓｖｅｒｓｅ Ｂｅｎｄ Ａｌｉｇｎｍｅｎｔ）モードなどを用いてもよい。また、表示装置の駆動方法としては、上述した駆動方法の他、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＮＬＣ（Ｐｏｌｙｍｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ゲストホストモードなどがある。ただし、これに限定されず、液晶素子及びその駆動方式として様々なものを用いることができる。
ｍ行ｎ列目の画素回路５０１において、トランジスタ５５０のソース電極またはドレイン電極の一方は、データ線ＤＬ＿ｎに電気的に接続され、他方は液晶素子５７０の一対の電極の他方に電気的に接続される。また、トランジスタ５５０のゲート電極は、走査線ＧＬ＿ｍに電気的に接続される。トランジスタ５５０は、データ信号のデータの書き込みを制御する機能を有する。
容量素子５６０の一対の電極の一方は、電位が供給される配線（以下、電位供給線ＶＬ）に電気的に接続され、他方は、液晶素子５７０の一対の電極の他方に電気的に接続される。なお、電位供給線ＶＬの電位の値は、画素回路５０１の仕様に応じて適宜設定される。容量素子５６０は、書き込まれたデータを保持する保持容量としての機能を有する。
例えば、図２９（Ｂ）の画素回路５０１を有する表示装置では、例えば、図２９（Ａ）に示すゲートドライバ５０４ａにより各行の画素回路５０１を順次選択し、トランジスタ５５０をオン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素回路５０１は、トランジスタ５５０がオフ状態になることで保持状態になる。これを行毎に順次行うことにより、画像を表示できる。
また、図２９（Ａ）に示す複数の画素回路５０１は、例えば、図２９（Ｃ）に示す構成とすることができる。
また、図２９（Ｃ）に示す画素回路５０１は、トランジスタ５５２、５５４と、容量素子５６２と、発光素子５７２と、を有する。トランジスタ５５２及びトランジスタ５５４のいずれか一方または双方に先の実施の形態に示すトランジスタを適用することができる。
トランジスタ５５２のソース電極及びドレイン電極の一方は、データ信号が与えられる配線（以下、信号線ＤＬ＿ｎという）に電気的に接続される。さらに、トランジスタ５５２のゲート電極は、ゲート信号が与えられる配線（以下、走査線ＧＬ＿ｍという）に電気的に接続される。
トランジスタ５５２は、データ信号のデータの書き込みを制御する機能を有する。
容量素子５６２の一対の電極の一方は、電位が与えられる配線（以下、電位供給線ＶＬ＿ａという）に電気的に接続され、他方は、トランジスタ５５２のソース電極及びドレイン電極の他方に電気的に接続される。
容量素子５６２は、書き込まれたデータを保持する保持容量としての機能を有する。
トランジスタ５５４のソース電極及びドレイン電極の一方は、電位供給線ＶＬ＿ａに電気的に接続される。さらに、トランジスタ５５４のゲート電極は、トランジスタ５５２のソース電極及びドレイン電極の他方に電気的に接続される。
発光素子５７２のアノード及びカソードの一方は、電位供給線ＶＬ＿ｂに電気的に接続され、他方は、トランジスタ５５４のソース電極及びドレイン電極の他方に電気的に接続される。
発光素子５７２としては、例えば有機エレクトロルミネセンス素子（有機ＥＬ素子ともいう）などを用いることができる。ただし、発光素子５７２としては、これに限定されず、無機材料からなる無機ＥＬ素子を用いても良い。
なお、電位供給線ＶＬ＿ａ及び電位供給線ＶＬ＿ｂの一方には、高電源電位ＶＤＤが与えられ、他方には、低電源電位ＶＳＳが与えられる。
図２９（Ｃ）の画素回路５０１を有する表示装置では、例えば、図２９（Ａ）に示すゲートドライバ５０４ａにより各行の画素回路５０１を順次選択し、トランジスタ５５２をオン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素回路５０１は、トランジスタ５５２がオフ状態になることで保持状態になる。さらに、書き込まれたデータ信号の電位に応じてトランジスタ５５４のソース電極とドレイン電極の間に流れる電流量が制御され、発光素子５７２は、流れる電流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態、または他の実施例と適宜組み合わせて実施することができる。
（実施の形態６）
図３０は、表示装置８００の構成例を示すブロック図である。表示装置８００は、表示ユニット８１０、タッチセンサユニット８２０、コントローラＩＣ８１５、ホスト８４０を有する。また、表示装置８００は必要に応じて光センサ８４３及び開閉センサ８４４を有してもよい。表示ユニット８１０は、画素部５０２、ゲートドライバ５０４ａ及びソースドライバ５０４ｂを有する。
＜＜コントローラＩＣ＞＞
図３０において、コントローラＩＣ８１５は、インタフェース８５０、フレームメモリ８５１、デコーダ８５２、センサコントローラ８５３、コントローラ８５４、クロック生成回路８５５、画像処理部８６０、メモリ８７０、タイミングコントローラ８７３、レジスタ８７５及びタッチセンサコントローラ８８４を有する。
コントローラＩＣ８１５とホスト８４０との通信は、インタフェース８５０を介して行われる。ホスト８４０からは、画像データ、各種制御信号等がコントローラＩＣ８１５に送られる。また、コントローラＩＣ８１５からは、タッチセンサコントローラ８８４が取得したタッチ位置などの情報が、ホスト８４０に送られる。なお、コントローラＩＣ８１５が有するそれぞれの回路は、ホスト８４０の規格、表示装置８００の仕様等によって、適宜取捨される。
フレームメモリ８５１は、コントローラＩＣ８１５に入力された画像データを保存するためのメモリである。ホスト８４０から圧縮された画像データが送られる場合、フレームメモリ８５１は、圧縮された画像データを格納することが可能である。デコーダ８５２は、圧縮された画像データを伸長するための回路である。画像データを伸長する必要がない場合、デコーダ８５２は処理を行わない。または、デコーダ８５２を、フレームメモリ８５１とインタフェース８５０との間に、配置することもできる。
画像処理部８６０は、画像データに対して各種画像処理を行う機能を有する。例えば、画像処理部８６０は、ガンマ補正回路８６１、調光回路８６２、調色回路８６３を有する。
また、表示装置８００の表示素子として、有機ＥＬまたはＬＥＤなど、電流が流れることで発光する表示素子が用いられる場合、画像処理部８６０は補正回路８６４を備えてもよい。この場合、ソースドライバ５０４ｂは表示素子に流れる電流を検出するための回路を備えることが好ましい。補正回路８６４は、ソースドライバ５０４ｂから送られてくる信号に基づいて、表示素子の輝度を調節する機能を有する。
画像処理部８６０で処理された画像データは、メモリ８７０を経て、ソースドライバ５０４ｂに出力される。メモリ８７０は、画像データを一時的に格納するためのメモリである。ソースドライバ５０４ｂは、入力された画像データを処理し、画素部５０２のソース線に書き込む機能をもつ。なお、ソースドライバ５０４ｂの数は限定されず、画素部５０２の画素数に応じて、必要なだけ設ければよい。
タイミングコントローラ８７３は、ソースドライバ５０４ｂ、タッチセンサコントローラ８８４、ゲートドライバ５０４ａで使用するタイミング信号を生成する機能を有する。
タッチセンサコントローラ８８４は、タッチセンサユニット８２０の駆動回路を制御する機能をもつ。タッチセンサユニット８２０から読み出されたタッチ情報を含む信号は、タッチセンサコントローラ８８４で処理され、インタフェース８５０を介して、ホスト８４０に送出される。ホスト８４０は、タッチ情報を反映した画像データを生成し、コントローラＩＣ８１５に送出する。なお、コントローラＩＣ８１５で、画像データにタッチ情報を反映する構成も可能である。
クロック生成回路８５５は、コントローラＩＣ８１５で使用されるクロック信号を生成する機能を有する。コントローラ８５４は、インタフェース８５０を介してホスト８４０から送られる各種制御信号を処理し、コントローラＩＣ８１５内の各種回路を制御する機能を有する。また、コントローラ８５４は、コントローラＩＣ８１５内の各種回路への電源供給を制御する機能を有する。以下、使われていない回路への電源供給を一時的に遮断することを、パワーゲーティングと呼ぶ。なお、図３０では、電源供給線は省略している。
レジスタ８７５は、コントローラＩＣ８１５の動作に用いられるデータを格納する。レジスタ８７５が格納するデータには、画像処理部８６０が補正処理を行うために使用するパラメータ、タイミングコントローラ８７３が各種タイミング信号の波形生成に用いるパラメータなどがある。レジスタ８７５は、複数のレジスタで構成されるスキャンチェーンレジスタを備える。
センサコントローラ８５３には、光センサ８４３が電気的に接続されている。光センサ８４３は、光８４５を検知し、検知信号を生成する。センサコントローラ８５３は、検知信号を基に、制御信号を生成する。センサコントローラ８５３で生成される制御信号は、例えば、コントローラ８５４に出力される。
光センサ８４３及びセンサコントローラ８５３を用いて測定した光８４５の明るさに応じて、画像処理部８６０は画素の輝度を調整することができる。つまり、光８４５の明るさが暗い環境においては、画素の輝度を低くすることでまぶしさを減少し、消費電力を低減することができる。また、光８４５の明るさが明るい環境においては、画素の輝度を高くすることで、視認性に優れた表示品質を得ることができる。これらの調整は、使用者の設定した輝度を中心に行ってもよい。ここでは、当該調整を調光、あるいは調光処理と呼ぶ。また、当該処理を実行する回路を調光回路と呼ぶ。
また、光センサ８４３及びセンサコントローラ８５３に、光８４５の色調を測定する機能を追加し、色調を補正することができる。例えば、夕暮れ時の赤みがかった環境においては、表示装置８００の使用者の目は色順応をおこし、赤みがかった色を白と感じるようになる。この場合、表示装置８００の表示は青白く見えてしまうため、表示装置８００のＲ（赤）成分を強調することで、色調を補正することができる。ここでは、当該補正を調色、あるいは調色処理と呼ぶ。また、当該処理を実行する回路を調色回路と呼ぶ。
画像処理部８６０は、表示装置８００の仕様によって、ＲＧＢ−ＲＧＢＷ変換回路など、他の処理回路を有している場合がある。ＲＧＢ−ＲＧＢＷ変換回路とは、ＲＧＢ（赤、緑、青）画像データを、ＲＧＢＷ（赤、緑、青、白）画像データに変換する機能をもつ回路である。すなわち、表示装置８００がＲＧＢＷ４色の画素を有する場合、画像データ内のＷ（白）成分を、Ｗ（白）画素を用いて表示することで、消費電力を低減することができる。なお、表示装置８００がＲＧＢＹ（赤、緑、青、黄）の４色の画素を有する場合、例えば、ＲＧＢ−ＲＧＢＹ変換回路を用いることができる。
＜パラメータ＞
ガンマ補正、調光、調色などの画像補正処理は、入力の画像データＸに対して出力の補正データＹを作成する処理に相当する。画像処理部８６０が使用するパラメータは、画像データＸを、補正データＹに変換するためのパラメータである。
パラメータの設定方式には、テーブル方式、関数近似方式がある。図３１（Ａ）に示すテーブル方式では、画像データＸｎに対して、補正データＹｎをパラメータとしてテーブルに格納される。テーブル方式では、当該テーブルに対応するパラメータを格納するレジスタを多数必要とするが、補正の自由度が高い。一方、あらかじめ経験的に画像データＸに対する補正データＹを決められる場合には、図３１（Ｂ）のように、関数近似方式を採用する構成が有効である。ａ１、ａ２、ｂ２等がパラメータである。ここで、区間毎に線形近似する方法を示しているが、非線形関数で近似する方法も可能である。関数近似方式では、補正の自由度は低いが、関数を定義するパラメータを格納するレジスタが少なくて済む。
タイミングコントローラ８７３が使用するパラメータは、例えば、図３１（Ｃ）に示すように、タイミングコントローラ８７３の生成信号が、基準信号に対して“Ｌ”（または“Ｈ”）となるタイミングを示すものである。パラメータＲａ（またはＲｂ）は、基準信号に対して“Ｌ”（または“Ｈ”）となるタイミングが、クロック何周期分であるかを示している。
上記、補正のためのパラメータは、レジスタ８７５に格納することができる。また、上記以外にレジスタ８７５に格納できるパラメータとしては、表示装置８００の輝度、色調、省エネルギー設定（表示を暗くする、または表示を消す、までの時間）、タッチセンサコントローラ８８４の感度などがある。
＜パワーゲーティング＞
コントローラ８５４は、ホスト８４０から送られる画像データに変化がない場合、コントローラＩＣ８１５内の一部回路をパワーゲーティングすることができる。具体的には、例えば、領域８９０内の回路（フレームメモリ８５１、デコーダ８５２、画像処理部８６０、メモリ８７０、タイミングコントローラ８７３、レジスタ８７５）を一時的に停止することができる。ホスト８４０から画像データに変化がないことを示す制御信号をコントローラＩＣ８１５に送信し、当該制御信号をコントローラ８５４で検出した場合にパワーゲーティングする構成が可能である。
画像データに変化がない場合でも、例えば、コントローラ８５４にタイマ機能を組み込むことで、タイマで測定した時間に基づいて、領域８９０内の回路への電源供給を再開するタイミングを決定してもよい。
なお、上記パワーゲーティングは、領域８９０内の回路に加えて、ソースドライバ５０４ｂに対して行ってもよい。
なお、図３０の構成において、ソースドライバ５０４ｂをコントローラＩＣ８１５に含めてもよい。すなわち、ソースドライバ５０４ｂ及びコントローラＩＣ８１５を、同一のチップ上に形成してもよい。
以下、フレームメモリ８５１、レジスタ８７５の具体的な回路構成例を説明する。
＜フレームメモリ８５１＞
図３２（Ａ）に、フレームメモリ８５１の構成例を示す。フレームメモリ８５１は、制御部９０２、セルアレイ９０３、周辺回路９０８を有する。周辺回路９０８は、センスアンプ回路９０４、ドライバ９０５、メインアンプ９０６、入出力回路９０７を有する。
制御部９０２は、フレームメモリ８５１を制御する機能を有する。例えば、制御部９０２は、ドライバ９０５、メインアンプ９０６、及び入出力回路９０７を制御する。
ドライバ９０５には、複数の配線ＷＬ、ＣＳＥＬが電気的に接続されている。ドライバ９０５は、複数の配線ＷＬ、ＣＳＥＬに出力する信号を生成する。
セルアレイ９０３は、複数のメモリセル９０９を有する。メモリセル９０９は、配線ＷＬ、ＬＢＬ（またはＬＢＬＢ）、ＢＧＬに、電気的に接続されている。配線ＷＬはワード線であり、配線ＬＢＬ、ＬＢＬＢは、ローカルビット線である。図３２（Ａ）の例では、セルアレイ９０３の構成は、折り返しビット線方式であるが、開放ビット線方式とすることもできる。
図３２（Ｂ）に、メモリセル９０９の構成例を示す。メモリセル９０９は、トランジスタＮＷ１、容量素子ＣＳ１を有する。メモリセル９０９は、ＤＲＡＭ（ダイナミック・ランダム・アクセス・メモリ）のメモリセルと同様の回路構成を有する。ここでは、トランジスタＮＷ１はバックゲートをもつトランジスタである。トランジスタＮＷ１のバックゲートは、配線ＢＧＬに電気的に接続されている。配線ＢＧＬには、電圧Ｖｂｇ＿ｗ１が入力される。
トランジスタＮＷ１は、チャネルが形成される半導体層に金属酸化物の一種である酸化物半導体を用いたトランジスタ（「ＯＳトランジスタ」ともいう。）である。ＯＳトランジスタはオフ電流が極めて小さいため、ＯＳトランジスタでメモリセル９０９を構成することで、容量素子ＣＳ１から電荷がリークすることを抑えられるため、フレームメモリ８５１のリフレッシュ動作の頻度を低減できる。また、電源供給が遮断されても、フレームメモリ８５１は長時間画像データを保持することが可能である。また、電圧Ｖｂｇ＿ｗ１を負電圧にすることで、トランジスタＮＷ１の閾値電圧を正電位側にシフトさせることができ、メモリセル９０９の保持時間を長くすることができる。
ここでいう、オフ電流とは、トランジスタがオフ状態のときにソースとドレインとの間に流れる電流をいう。トランジスタがｎチャネル型である場合、例えば、しきい値電圧が０Ｖ乃至２Ｖ程度であれば、ソースに対するゲートの電圧が負の電圧であるときの、ソースとドレインとの間に流れる電流をオフ電流と呼ぶことができる。また、オフ電流が極めて小さいとは、例えば、チャネル幅１μｍあたりのオフ電流が１００ｚＡ（ｚ；ゼプト、１０−２１）以下であることをいう。オフ電流は小さいほど好ましいため、この規格化されたオフ電流が１０ｚＡ／μｍ以下、あるいは１ｚＡ／μｍ以下とすることが好ましく、１０ｙＡ／μｍ（ｙ；ヨクト、１０−２４）以下であることがより好ましい。
セルアレイ９０３が有する複数のメモリセル９０９の、トランジスタＮＷ１はＯＳトランジスタであるため、その他の回路のトランジスタは、例えば、シリコンウエハに作製されるＳｉトランジスタとすることができる。これにより、セルアレイ９０３をセンスアンプ回路９０４に積層して設けることができる。よって、フレームメモリ８５１の回路面積を縮小でき、コントローラＩＣ８１５の小型化につながる。
セルアレイ９０３は、センスアンプ回路９０４に積層して設けられている。センスアンプ回路９０４は、複数のセンスアンプＳＡを有する。センスアンプＳＡは隣接する配線ＬＢＬ、ＬＢＬＢ（ローカルビット線対）、配線ＧＢＬ、ＧＢＬＢ（グローバルビット線対）、複数の配線ＣＳＥＬに電気的に接続されている。センスアンプＳＡは、配線ＬＢＬと配線ＬＢＬＢとの電位差を増幅する機能を有する。
センスアンプ回路９０４には、４本の配線ＬＢＬに対して１本の配線ＧＢＬが設けられ、４本の配線ＬＢＬＢに対して１本の配線ＧＢＬＢが設けられているが、センスアンプ回路９０４の構成は、図３２（Ａ）の構成例に限定されない。
メインアンプ９０６は、センスアンプ回路９０４及び入出力回路９０７に接続されている。メインアンプ９０６は、配線ＧＢＬと配線ＧＢＬＢの電位差を増幅する機能を有する。メインアンプ９０６は省略することができる。
入出力回路９０７は、書き込みデータに対応する電位を配線ＧＢＬと配線ＧＢＬＢ、またはメインアンプ９０６に出力する機能、配線ＧＢＬと配線ＧＢＬＢの電位、またはメインアンプ９０６の出力電位を読み出し、データとして外部に出力する機能を有する。配線ＣＳＥＬの信号によって、データを読み出すセンスアンプＳＡ、及びデータを書き込むセンスアンプＳＡを選択することができる。よって、入出力回路９０７は、マルチプレクサなどの選択回路が不要であるため、回路構成を簡単化でき、占有面積を縮小することができる。
＜レジスタ８７５＞
図３３は、レジスタ８７５の構成例を示すブロック図である。レジスタ８７５は、スキャンチェーンレジスタ部８７５Ａ、及びレジスタ部８７５Ｂを有する。スキャンチェーンレジスタ部８７５Ａは、複数のレジスタ９３０を有する。複数のレジスタ９３０によって、スキャンチェーンレジスタが構成されている。レジスタ部８７５Ｂは、複数のレジスタ９３１を有する。
レジスタ９３０は、電源供給が遮断された状態でもデータが消失しない不揮発性レジスタである。レジスタ９３０を不揮発化するため、ここでは、レジスタ９３０は、ＯＳトランジスタを用いた保持回路を備えている。
他方、レジスタ９３１は揮発性レジスタである。レジスタ９３１の回路構成には特段の制約はなく、データを記憶することが可能な回路であればよく、ラッチ回路、フリップフロップ回路などで構成すればよい。画像処理部８６０、及びタイミングコントローラ８７３は、レジスタ部８７５Ｂにアクセスし、対応するレジスタ９３１からデータを取り込む。あるいは、画像処理部８６０、及びタイミングコントローラ８７３は、レジスタ部８７５Ｂから供給されるデータにしたがって、処理内容が制御される。
レジスタ８７５に格納しているデータを更新する場合、まず、スキャンチェーンレジスタ部８７５Ａのデータを変更する。スキャンチェーンレジスタ部８７５Ａの各レジスタ９３０のデータを書き換えた後、スキャンチェーンレジスタ部８７５Ａの各レジスタ９３０のデータを、レジスタ部８７５Ｂの各レジスタ９３１に一括してロードする。
これにより、画像処理部８６０、及びタイミングコントローラ８７３等は、一括して更新されたデータを使用して、各種処理を行うことができる。データの更新に同時性が保たれるため、コントローラＩＣ８１５の安定した動作を実現できる。スキャンチェーンレジスタ部８７５Ａとレジスタ部８７５Ｂとを備えることで、画像処理部８６０、及びタイミングコントローラ８７３が動作中でも、スキャンチェーンレジスタ部８７５Ａのデータを更新することができる。
コントローラＩＣ８１５のパワーゲーティング実行時には、レジスタ９３０において、保持回路にデータを格納（セーブ）してから電源供給を遮断する。電源復帰後、レジスタ９３０のデータをレジスタ９３１に復帰（ロード）して通常動作を再開する。なお、レジスタ９３０に格納されているデータとレジスタ９３１に格納されているデータとが整合しない場合は、レジスタ９３１のデータをレジスタ９３０にセーブした後、あらためて、レジスタ９３０の保持回路にデータを格納する構成が好ましい。データが整合しない場合としては、スキャンチェーンレジスタ部８７５Ａに更新データを挿入中などが挙げられる。
図３４に、レジスタ９３０、レジスタ９３１の回路構成の一例を示す。図３４には、スキャンチェーンレジスタ部８７５Ａの２段分のレジスタ９３０と、これらレジスタ９３０に対応する２個のレジスタ９３１を示している。レジスタ９３０は、信号Ｓｃａｎ Ｉｎが入力され、信号Ｓｃａｎ Ｏｕｔを出力する。
レジスタ９３０は、保持回路９４７、セレクタ９４８、フリップフロップ回路９４９を有する。セレクタ９４８とフリップフロップ回路９４９とでスキャンフリップフロップ回路が構成されている。セレクタ９４８には、信号ＳＡＶＥ１が入力される。
保持回路９４７には、信号ＳＡＶＥ２、ＬＯＡＤ２が入力される。保持回路９４７は、トランジスタＴ１乃至Ｔ６、容量素子Ｃ４、Ｃ６を有する。トランジスタＴ１、Ｔ２はＯＳトランジスタである。トランジスタＴ１、Ｔ２を、メモリセル９０９のトランジスタＮＷ１（図３２（Ｂ）参照）と同様に、バックゲート付きのＯＳトランジスタとしてもよい。
トランジスタＴ１、Ｔ３、Ｔ４及び容量素子Ｃ４により、３トランジスタ型のゲインセルが構成される。同様に、トランジスタＴ２、Ｔ５、Ｔ６及び容量素子Ｃ６により、３トランジスタ型のゲインセルが構成される。２個のゲインセルによって、フリップフロップ回路９４９が保持する相補データを記憶する。トランジスタＴ１、Ｔ２がＯＳトランジスタであるので、保持回路９４７は、電源供給が遮断された状態でも長時間データを保持することが可能である。レジスタ９３０において、トランジスタＴ１、Ｔ２以外のトランジスタはＳｉトランジスタで構成すればよい。
保持回路９４７は、信号ＳＡＶＥ２に従い、フリップフロップ回路９４９が保持する相補データを格納し、信号ＬＯＡＤ２に従い、保持しているデータをフリップフロップ回路９４９にロードする。
フリップフロップ回路９４９の入力端子には、セレクタ９４８の出力端子が電気的に接続され、データ出力端子には、レジスタ９３１の入力端子が電気的に接続されている。フリップフロップ回路９４９は、インバータ９５０乃至９５５、アナログスイッチ９５７、９５８を有する。アナログスイッチ９５７、９５８の導通状態は、スキャンクロック（Ｓｃａｎ Ｃｌｏｃｋと表記）信号によって制御される。フリップフロップ回路９４９は、図３４の回路構成に限定されず、様々なフリップフロップ回路９４９を適用することができる。
セレクタ９４８の２個の入力端子の一方には、レジスタ９３１の出力端子が電気的に接続され、他方には、前段のフリップフロップ回路９４９の出力端子が電気的に接続されている。なお、スキャンチェーンレジスタ部８７５Ａの初段のセレクタ９４８の入力端子は、レジスタ８７５の外部からデータが入力される。
レジスタ９３１は、インバータ９６１乃至９６３、クロックドインバータ９６４、アナログスイッチ９６５、バッファ９６６を有する。レジスタ９３１は信号ＬＯＡＤ１に基づいて、フリップフロップ回路９４９のデータをロードする。レジスタ９３１のトランジスタはＳｉトランジスタで構成すればよい。
＜＜動作例＞＞
表示装置８００に関するコントローラＩＣ８１５とレジスタ８７５の動作例について、出荷前と、表示装置８００を有する電子機器の起動時、及び通常動作時に分けて説明する。
＜出荷前＞
出荷前には、表示装置８００の仕様等に関するパラメータを、レジスタ８７５に格納する。これらのパラメータには、例えば、画素数、タッチセンサ数、タイミングコントローラ８７３が各種タイミング信号の波形生成に用いるパラメータ等がある。また、画像処理部８６０が補正回路８６４を備えている場合、その補正データもパラメータとしてレジスタ８７５に格納される。これらのパラメータは、レジスタ８７５以外に、専用のＲＯＭを設けて格納してもよい。
＜起動時＞
表示装置８００を有する電子機器の起動時には、ホスト８４０より送られる使用者設定等のパラメータを、レジスタ８７５に格納する。これらのパラメータには、例えば、表示の輝度や色調、タッチセンサの感度、省エネルギー設定（表示を暗くする、または表示を消す、までの時間）、また、ガンマ補正のカーブやテーブル等がある。なお、当該パラメータをレジスタ８７５に格納する際、コントローラ８５４からレジスタ８７５にスキャンクロック信号及び当該スキャンクロック信号に同期して当該パラメータに相当するデータが送信される。
＜通常動作＞
通常動作には、動画等を表示している状態、静止画を表示中でＩＤＳ駆動が可能な状態、表示を行わない状態等に分けられる。動画等を表示している状態は、画像処理部８６０、及びタイミングコントローラ８７３等は動作中であるが、レジスタ８７５のデータ変更は、スキャンチェーンレジスタ部８７５Ａに対して行われるため、画像処理部８６０等への影響はない。スキャンチェーンレジスタ部８７５Ａのデータ変更が終わった後、スキャンチェーンレジスタ部８７５Ａのデータをレジスタ部８７５Ｂへ一括してロードすることで、レジスタ８７５のデータ変更が完了する。また、画像処理部８６０等は当該データに対応した動作に切り替わる。
静止画を表示中でＩＤＳ駆動が可能な状態では、レジスタ８７５は、例えば、領域８９０内の他の回路と同様、パワーゲーティングすることができる。この場合、パワーゲーティングの前に、スキャンチェーンレジスタ部８７５Ａが有するレジスタ９３０内では、信号ＳＡＶＥ２に従い、フリップフロップ回路９４９が保持する相補データを保持回路９４７に格納する作業が行われる。
パワーゲーティングから復帰する際は、信号ＬＯＡＤ２に従い、保持回路９４７が保持しているデータをフリップフロップ回路９４９にロードし、信号ＬＯＡＤ１に従い、フリップフロップ回路９４９のデータをレジスタ９３１にロードする。このようにして、パワーゲーティング前と同じ状態で、レジスタ８７５のデータは有効となる。なお、パワーゲーティングの状態であっても、ホスト８４０よりレジスタ８７５のパラメータ変更要求があった場合、レジスタ８７５のパワーゲーティングを解除し、パラメータを変更することができる。
表示を行わない状態では、例えば、領域８９０内の回路（レジスタ８７５を含む）は、パワーゲーティングすることができる。この場合、ホスト８４０も停止することがあるが、フレームメモリ８５１及びレジスタ８７５は不揮発性であるので、パワーゲーティングから復帰する際には、ホスト８４０の復帰を待たずに、パワーゲーティング前の表示（静止画）を行うことができる。
例えば、折りたたみ式の情報端末の表示部に表示装置８００を適用する場合、開閉センサ８４４の信号によって、情報端末が折りたたまれ、表示装置８００の表示面が使用されないことが検出されたとき、領域８９０内の回路に加えて、センサコントローラ８５３、及びタッチセンサコントローラ８８４等をパワーゲーティングすることができる。
情報端末が折りたたまれたとき、ホスト８４０の規格によっては、ホスト８４０が停止する場合がある。ホスト８４０が停止した状態で、情報端末が再び展開されても、フレームメモリ８５１及びレジスタ８７５は不揮発性であるので、ホスト８４０から画像データ、各種制御信号等が送られる前に、フレームメモリ８５１内の画像データを表示することができる。
このように、レジスタ８７５はスキャンチェーンレジスタ部８７５Ａとレジスタ部８７５Ｂを有し、スキャンチェーンレジスタ部８７５Ａに対してデータ変更を行うことで、画像処理部８６０及びタイミングコントローラ８７３等へ影響を与えることなく、スムーズなデータ変更を行うことができる。また、スキャンチェーンレジスタ部８７５Ａの各レジスタ９３０は、保持回路９４７を有し、パワーゲーティング状態への移行と復帰をスムーズに行うことができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態、または他の実施例と適宜組み合わせて実施することができる。
（実施の形態７）
本実施の形態では、本発明の一態様の表示装置を有する表示モジュール及び電子機器について、図３５乃至図３７を用いて説明を行う。
＜７−１．表示モジュール＞
図３５は、光学式のタッチセンサを備える表示モジュール７０００の断面概略図である。図３５に示す表示モジュール７０００は、上部カバー７００１と下部カバー７００２との間に、ＦＰＣに接続された表示パネル７００６、バックライト（図示しない）、フレーム７００９、プリント基板７０１０、バッテリ７０１１を有する。
本発明の一態様の表示装置は、例えば、表示パネル７００６に用いることができる。
上部カバー７００１及び下部カバー７００２は、表示パネル７００６のサイズに合わせて、形状や寸法を適宜変更することができる。
なお、図示しないが、バックライトは、光源を有する。バックライト上に光源を配置する構成、バックライトの端部に光源を配置し、さらに光拡散板を用いる構成とすることができる。なお、有機ＥＬ素子等の自発光型の発光素子を用いる場合、または反射型パネル等の場合においては、バックライトを設けない構成としてもよい。
フレーム７００９は、表示パネル７００６の保護機能の他、プリント基板７０１０の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム７００９は、放熱板としての機能を有していてもよい。
プリント基板７０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリ７０１１による電源であってもよい。バッテリ７０１１は、商用電源を用いる場合には、省略可能である。
また、表示モジュール７０００は、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
表示モジュール７０００は、プリント基板７０１０に設けられた発光部７０１５及び受光部７０１６を有する。また、上部カバー７００１と下部カバー７００２により囲まれた領域に一対の導光部（導光部７０１７ａ、導光部７０１７ｂ）を有する。
上部カバー７００１と下部カバー７００２は、例えばプラスチック等を用いることができる。また、上部カバー７００１と下部カバー７００２とは、それぞれ薄く（例えば０．５ｍｍ以上５ｍｍ以下）することが可能である。そのため、表示モジュール７０００を極めて軽量にすることが可能となる。また少ない材料で上部カバー７００１と下部カバー７００２を作製できるため、作製コストを低減できる。
表示パネル７００６は、フレーム７００９を間に介してプリント基板７０１０やバッテリ７０１１と重ねて設けられている。表示パネル７００６とフレーム７００９は、導光部７０１７ａ、導光部７０１７ｂに固定されている。
発光部７０１５から発せられた光７０１８は、導光部７０１７ａにより表示パネル７００６の上部を経由し、導光部７０１７ｂを通って受光部７０１６に達する。例えば指やスタイラスなどの被検知体により、光７０１８が遮られることにより、タッチ操作を検出することができる。
発光部７０１５は、例えば表示パネル７００６の隣接する２辺に沿って複数設けられる。受光部７０１６は、発光部７０１５と対向する位置に複数設けられる。これにより、タッチ操作がなされた位置の情報を取得することができる。
発光部７０１５は、例えばＬＥＤ素子などの光源を用いることができる。特に、発光部７０１５として、使用者に視認されず、且つ使用者にとって無害である赤外線を発する光源を用いることが好ましい。
受光部７０１６は、発光部７０１５が発する光を受光し、電気信号に変換する光電素子を用いることができる。好適には、赤外線を受光可能なフォトダイオードを用いることができる。
導光部７０１７ａ、導光部７０１７ｂとしては、少なくとも光７０１８を透過する部材を用いることができる。導光部７０１７ａ及び導光部７０１７ｂを用いることで、発光部７０１５と受光部７０１６とを表示パネル７００６の下側に配置することができ、外光が受光部７０１６に到達してタッチセンサが誤動作することを抑制できる。特に、可視光を吸収し、赤外線を透過する樹脂を用いることが好ましい。これにより、タッチセンサの誤動作をより効果的に抑制できる。
なお、図３５では、光学式のタッチセンサを有する表示モジュールを示したが、適宜抵抗膜方式または静電容量方式のタッチパネルを表示パネル７００６に重畳してもよい。また、表示パネル７００６の対向基板（封止基板）に、タッチパネル機能を持たせるようにすることも可能である。また、表示パネル７００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。
＜７−２．電子機器１＞
次に、図３６（Ａ）乃至図３６（Ｅ）に電子機器の一例を示す。
図３６（Ａ）は、ファインダー８１００を取り付けた状態のカメラ８０００の外観を示す図である。
カメラ８０００は、筐体８００１、表示部８００２、操作ボタン８００３、シャッターボタン８００４等を有する。またカメラ８０００には、着脱可能なレンズ８００６が取り付けられている。
ここではカメラ８０００として、レンズ８００６を筐体８００１から取り外して交換することが可能な構成としたが、レンズ８００６と筐体が一体となっていてもよい。
カメラ８０００は、シャッターボタン８００４を押すことにより、撮像することができる。また、表示部８００２はタッチパネルとしての機能を有し、表示部８００２をタッチすることにより撮像することも可能である。
カメラ８０００の筐体８００１は、電極を有するマウントを有し、ファインダー８１００のほか、ストロボ装置等を接続することができる。
ファインダー８１００は、筐体８１０１、表示部８１０２、ボタン８１０３等を有する。
筐体８１０１は、カメラ８０００のマウントと係合するマウントを有しており、ファインダー８１００をカメラ８０００に取り付けることができる。また当該マウントには電極を有し、当該電極を介してカメラ８０００から受信した映像等を表示部８１０２に表示させることができる。
ボタン８１０３は、電源ボタンとしての機能を有する。ボタン８１０３により、表示部８１０２の表示のオン・オフを切り替えることができる。
カメラ８０００の表示部８００２、及びファインダー８１００の表示部８１０２に、本発明の一態様の表示装置を適用することができる。
なお、図３６（Ａ）では、カメラ８０００とファインダー８１００とを別の電子機器とし、これらを脱着可能な構成としたが、カメラ８０００の筐体８００１に、表示装置を備えるファインダーが内蔵されていてもよい。
図３６（Ｂ）は、ヘッドマウントディスプレイ８２００の外観を示す図である。
ヘッドマウントディスプレイ８２００は、装着部８２０１、レンズ８２０２、本体８２０３、表示部８２０４、ケーブル８２０５等を有している。また装着部８２０１には、バッテリ８２０６が内蔵されている。
ケーブル８２０５は、バッテリ８２０６から本体８２０３に電力を供給する。本体８２０３は無線受信機等を備え、受信した画像データ等の映像情報を表示部８２０４に表示させることができる。また、本体８２０３に設けられたカメラで使用者の眼球やまぶたの動きを捉え、その情報をもとに使用者の視点の座標を算出することにより、使用者の視点を入力手段として用いることができる。
また、装着部８２０１には、使用者に触れる位置に複数の電極が設けられていてもよい。本体８２０３は使用者の眼球の動きに伴って電極に流れる電流を検知することにより、使用者の視点を認識する機能を有していてもよい。また、当該電極に流れる電流を検知することにより、使用者の脈拍をモニタする機能を有していてもよい。また、装着部８２０１には、温度センサ、圧力センサ、加速度センサ等の各種センサを有していてもよく、使用者の生体情報を表示部８２０４に表示する機能を有していてもよい。また、使用者の頭部の動きなどを検出し、表示部８２０４に表示する映像をその動きに合わせて変化させてもよい。
表示部８２０４に、本発明の一態様の表示装置を適用することができる。
図３６（Ｃ）（Ｄ）（Ｅ）は、ヘッドマウントディスプレイ８３００の外観を示す図である。ヘッドマウントディスプレイ８３００は、筐体８３０１と、表示部８３０２と、バンド状の固定具８３０４と、一対のレンズ８３０５と、を有する。
使用者は、レンズ８３０５を通して、表示部８３０２の表示を視認することができる。なお、表示部８３０２を湾曲して配置させると好適である。表示部８３０２を湾曲して配置することで、使用者が高い臨場感を感じることができる。なお、本実施の形態においては、表示部８３０２を１つ設ける構成について例示したが、これに限定されず、例えば、表示部８３０２を２つ設ける構成としてもよい。この場合、使用者の片方の目に１つの表示部が配置されるような構成とすると、視差を用いた３次元表示等を行うことも可能となる。
なお、表示部８３０２に、本発明の一態様の表示装置を適用することができる。本発明の一態様の表示装置は、極めて精細度が高いため、図３６（Ｅ）のようにレンズ８３０５を用いて拡大したとしても、使用者に画素が視認されることなく、より現実感の高い映像を表示することができる。
＜７−３．電子機器２＞
次に、図３６（Ａ）乃至図３６（Ｅ）に示す電子機器と、異なる電子機器の一例を図３７（Ａ）乃至図３７（Ｇ）に示す。
図３７（Ａ）乃至図３７（Ｇ）に示す電子機器は、筐体９０００、表示部９００１、スピーカ９００３、操作キー９００５（電源スイッチ、または操作スイッチを含む）、接続端子９００６、センサ９００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）、マイクロフォン９００８、等を有する。
図３７（Ａ）乃至図３７（Ｇ）に示す電子機器は、様々な機能を有する。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信または受信を行う機能、記録媒体に記録されているプログラムまたはデータを読み出して表示部に表示する機能、等を有することができる。なお、図３７（Ａ）乃至図３７（Ｇ）に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。また、図３７（Ａ）乃至図３７（Ｇ）には図示していないが、電子機器には、複数の表示部を有する構成としてもよい。また、該電子機器にカメラ等を設け、静止画を撮影する機能、動画を撮影する機能、撮影した画像を記録媒体（外部またはカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有していてもよい。
次に、電子機器を用いた放送システムについて説明する。ここでは、特に、放送信号を送信する側のシステムについて説明する。
＜７−４．放送システム＞
図３８は、放送システムの構成例を模式的に示すブロック図である。放送システム１５００は、カメラ１５１０、送信装置１５１１、電子機器システム１５０１を有する。電子機器システム１５０１は、受信装置１５１２、表示装置１５１３を有する。カメラ１５１０はイメージセンサ１５２０、画像処理装置１５２１を有する。送信装置１５１１は、エンコーダ１５２２及び変調器１５２３を有する。
受信装置１５１２と、表示装置１５１３と、は、電子機器システム１５０１が有するアンテナと、復調器と、デコーダと、論理回路と、画像処理装置と、ディスプレイユニットと、によって構成されている。具体的には、一例として、受信装置１５１２は、アンテナと、復調器と、デコーダと、論理回路と、を有し、表示装置１５１３は、画像処理装置と、ディスプレイユニットと、を有する。また、受信装置１５１２が、デコーダと、論理回路と、を有さず、表示装置１５１３が、デコーダと、論理回路と、を有する構成としてもよい。
カメラ１５１０が８Ｋ映像を撮影が可能である場合、イメージセンサ１５２０は、８Ｋのカラー画像を撮像可能な画素数を有する。例えば、１画素が１の赤用（Ｒ）サブ画素、２の緑用（Ｇ）サブ画素、及び１の青用（Ｂ）サブ画素でなる場合、イメージセンサ１５２０には、少なくとも７６８０×４３２０×４［Ｒ、Ｇ＋Ｇ、Ｂ］の画素が必要となり、また、４Ｋ用のカメラであれば、イメージセンサ１５２０の画素数は、少なくとも３８４０×２１６０×４の画素が必要であり、２Ｋ用のカメラであれば、画素数は、少なくとも１９２０×１０８０×４の画素が必要である。
イメージセンサ１５２０は未加工のＲａｗデータ１５４０を生成する。画像処理装置１５２１は、Ｒａｗデータ１５４０に画像処理（ノイズ除去、補間処理など）を施し、映像データ１５４１を生成する。映像データ１５４１は送信装置１５１１に出力される。
送信装置１５１１は、映像データ１５４１を処理して、放送帯域に適合する放送信号１５４３を生成する（放送信号を搬送波という場合がある）。エンコーダ１５２２は映像データ１５４１を処理し、符号化データ１５４２を生成する。エンコーダ１５２２は、映像データ１５４１を符号化する処理、映像データ１５４１に放送制御用データ（例えば認証用のデータ）を付加する処理、暗号化処理、スクランブル処理（スペクトラム拡散のためのデータ並び替え処理）等を行う。
変調器１５２３は符号化データ１５４２をＩＱ変調（直交位相振幅変調）することで、放送信号１５４３を生成し、出力する。放送信号１５４３は、Ｉ（同位相）成分とＱ（直交成分）成分の情報を持つ複合信号である。ＴＶ放送局は、映像データ１５４１の取得、及び放送信号１５４３の供給を担う。
放送信号１５４３は、電子機器システム１５０１が有する受信装置１５１２で受信される。
図３９に、別の電子機器システムを有する放送システム１５００Ａを示す。
放送システム１５００Ａは、カメラ１５１０、送信装置１５１１、電子機器システム１５０１Ａ、画像生成装置１５３０を有する。電子機器システム１５０１Ａは、受信装置１５１２、表示装置１５１３を有する。カメラ１５１０はイメージセンサ１５２０、画像処理装置１５２１を有する。送信装置１５１１は、エンコーダ１５２２Ａ、エンコーダ１５２２Ｂ、及び変調器１５２３を有する。
受信装置１５１２と、表示装置１５１３と、は、電子機器システム１５０１Ａが有するアンテナと、復調器と、デコーダと、画像処理装置と、ディスプレイユニットと、によって構成されている。具体的には、一例として、受信装置１５１２は、アンテナと、復調器と、デコーダと、を有し、表示装置１５１３は、画像処理装置と、ディスプレイユニットと、を有する。また、受信装置１５１２が、デコーダを有さず、表示装置１５１３が、デコーダを有する構成としてもよい。
カメラ１５１０と、カメラ１５１０が有するイメージセンサ１５２０、及び画像処理装置１５２１と、については、上述の説明を参照する。画像処理装置１５２１は、映像データ１５４１Ａを生成する。映像データ１５４１Ａは、送信装置１５１１に出力される。
画像生成装置１５３０は、画像処理装置１５２１で生成した画像データに付加する文字や図形、模様などの画像データを生成する装置である。文字や図形、模様などの画像データは、映像データ１５４１Ｂとして送信装置１５１１に送られる。
送信装置１５１１は、映像データ１５４１Ａ及び映像データ１５４１Ｂを処理して、放送帯域に適合する放送信号１５４３を生成する（放送信号を搬送波という場合がある）。エンコーダ１５２２Ａは映像データ１５４１Ａを処理し、符号化データ１５４２Ａを生成する。また、エンコーダ１５２２Ｂは映像データ１５４１Ｂを処理し、符号化データ１５４２Ｂを生成する。エンコーダ１５２２Ａ、及びエンコーダ１５２２Ｂは、映像データ１５４１Ａ、及び映像データ１５４１Ｂのそれぞれを符号化する処理、映像データ１５４１Ａ及び映像データ１５４１Ｂに放送制御用データ（例えば認証用のデータ）を付加する処理、暗号化処理、スクランブル処理（スペクトラム拡散のためのデータ並び替え処理）等を行う。
なお、放送システム１５００Ａは、映像データ１５４１Ａ及び映像データ１５４１Ｂを、図３８に示す放送システム１５００のとおり１つのエンコーダで処理を行う構成としてもよい。
符号化データ１５４２Ａ、及び符号化データ１５４２Ｂは、変調器１５２３に送られる。変調器１５２３は、符号化データ１５４２Ａ、及び符号化データ１５４２ＢをＩＱ変調することで、放送信号１５４３を生成し、出力する。放送信号１５４３は、Ｉ成分とＱ成分の情報を持つ複合信号である。ＴＶ放送局は、映像データ１５４１の取得、及び放送信号１５４３の供給を担う。
放送信号１５４３は、電子機器システム１５０１Ａが有する受信装置１５１２で受信される。
図４０に、放送システムにおけるデータ伝送を模式的に示す。図４０には、放送局１５６１から送信された電波（放送信号）が、各家庭のテレビジョン受信装置（ＴＶ）１５６０に届けられるまでの経路を示している。ＴＶ１５６０は、受信装置１５１２及び表示装置１５１３を備えている。人工衛星１５６２として、例えば、ＣＳ衛星、ＢＳ衛星などが挙げられる。アンテナ１５６４として、例えば、ＢＳ・１１０°ＣＳアンテナ、ＣＳアンテナなどが挙げられる。アンテナ１５６５として、例えば、ＵＨＦ（Ｕｌｔｒａ Ｈｉｇｈ Ｆｒｅｑｕｅｎｃｙ）アンテナなどが挙げられる。
電波１５６６Ａ、１５６６Ｂは、衛星放送用の放送信号である。人工衛星１５６２は電波１５６６Ａを受信すると、地上に向けて電波１５６６Ｂを伝送する。各家庭において、電波１５６６Ｂはアンテナ１５６４で受信され、ＴＶ１５６０において衛星ＴＶ放送を視聴することができる。あるいは、電波１５６６Ｂは他の放送局のアンテナで受信され、放送局内の受信装置によって光ケーブルに伝送できる信号に加工される。放送局は光ケーブル網を利用して放送信号を各家庭のＴＶ１５６０の入力部に送信する。電波１５６７Ａ、１５６７Ｂは、地上波放送用の放送信号である。電波塔１５６３は、受信した電波１５６７Ａを増幅して、電波１５６７Ｂを送信する。各家庭では、アンテナ１５６５で電波１５６７Ｂを受信することで、ＴＶ１５６０で地上波ＴＶ放送を視聴することができる。
また、本実施の形態の映像配信システムは、ＴＶ放送用のシステムに限定されるものではない。また配信する映像データは、動画像データでもよいし、静止画像データでもよい。
図４１は、受信装置の形態の例を示している。ＴＶ１５６０は、受信装置で放送信号を受信して、ＴＶ１５６０に表示させることができる。図４１（Ａ）では、受信装置１５７１を、ＴＶ１５６０の外側に設けた場合を示している。また、別の例として、図４１（Ｂ）では、アンテナ１５６４、１５６５とＴＶ１５６０は、無線機１５７２及び無線機１５７３を介して、データの授受を行っている場合を示している。この場合、無線機１５７２または無線機１５７３は、受信装置の機能も有する。また、ＴＶ１５６０は、無線機１５７３を内蔵してもよい（図４１（Ｃ）参照）。
受信装置は、携帯可能な大きさにすることもできる。図４１（Ｄ）に示す受信装置１５７４は、コネクタ部１５７５を有する。表示装置、及び情報端末（例えば、パーソナルコンピュータ、スマートフォン、携帯電話、タブレット型端末など）等の電子機器がコネクタ部１５７５と接続可能な端子を備えていれば、これらで衛星放送や地上波放送を視聴することが可能となる。
図３８の放送システム１５００において、エンコーダ１５２２に、半導体装置を適用することができる。また、専用ＩＣやプロセッサ（例えば、ＧＰＵ、ＣＰＵ）等を組み合わせることで、エンコーダ１５２２を構成することができる。また、エンコーダ１５２２を一の専用ＩＣチップに集積化することもできる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態、または他の実施例と適宜組み合わせて実施することができる。
本実施例では、本発明の一態様の金属酸化物を用いたトランジスタを適用することにより、高解像度の大型のディスプレイモジュールが動作可能であることを検証した。
［８Ｋディスプレイについて］
８Ｋディスプレイに関する国際規格として、Ｒｅｃｏｍｍｅｎｄａｔｉｏｎ ＩＴＵ−Ｒ ＢＴ．２０２０−２がある。この規格において、解像度は水平解像度７６８０、垂直解像度４３２０、駆動方法はプログレッシブ方式であり、フレーム周波数は最大１２０Ｈｚとされている。
図４２（Ａ）に、理想的なディスプレイモジュールのブロック図を示している。図４２（Ａ）に示す構成は、基板上に形成された一つの画素部（Ｐｉｘｅｌ Ａｒｅａ）に対して、一つのソースドライバ（Ｓｏｕｒｃｅ Ｄｒｉｖｅｒ）と、一対のゲートドライバ（Ｇａｔｅ Ｄｒｉｖｅｒ）を備える。また、一対のゲートドライバは、画素が有するトランジスタと同一工程により形成され、ディスプレイモジュールに実装される、いわゆるＧａｔｅ Ｏｎ Ａｒｒａｙ（ＧＯＡ）方式により形成されていることが好ましい。また、ソースドライバとして機能するＩＣは、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）法等で基板上に実装されていることが好ましい。
このような高解像度のディスプレイモジュールを駆動するためのトランジスタは、極めて高い電界効果移動度が求められる。特に、ディスプレイパネルが大型になると、アモルファスシリコンなどの半導体を用いた、電界効果移動度の低いトランジスタでは、フレーム期間中に画像の書き換え動作が間に合わず、駆動できない場合がある。
そのため、アモルファスシリコンを用いたトランジスタを適用する場合、図４２（Ｂ）に示すように、画素部を４つに分断し、それぞれにソースドライバ及びゲートドライバを配置する構成を適用することができる。このような構成は、４つの画素部を同時に書き換えることで、電界効果移動度の低いトランジスタを適用した場合に、フレーム期間中の画像の書き換えを実現するものである。また、トランジスタの電界効果移動度が低いため、ゲートドライバをＧＯＡ方式により実装することが困難な場合には、図４２（Ｂ）に示すように、ゲートドライバとして機能するＩＣを、ソースドライバと同様に実装することが好ましい。
しかしながら、図４２（Ｂ）に示す構成では、ソースドライバやゲートドライバなどのＩＣやそれに付随する部材の増大に伴うコストの増大、配線数の増大に伴う開口率の低下、ＩＣを実装することによる額縁面積の増大、分割された画素部間を同期させる回路が別途必要であること、分割された画素部の境界部が視認されてしまうことによる視認性の低下、などが懸念される。また、入力される画像データを４分割するための画像処理などが必要となり、高速且つ大規模な画像処理回路が必要となることが懸念される。
［検証モデルについて］
以下では、本発明の一態様である金属酸化物を用いたトランジスタと、比較としてアモルファスシリコンを用いた場合とで、大型の８Ｋ液晶ディスプレイモジュールが動作可能であるかを検証した。
検証に用いた液晶ディスプレイモジュールの仕様を以下に示す。画素部のサイズを６５ｉｎｃｈ、有効画素数を７６８０×ＲＧＢ（Ｈ）×４３２０（Ｖ）、画素サイズを１８７．５μｍ×１８７．５μｍ、液晶モードをＶＡモード、階調数を１２ｂｉｔとした。また、ソースドライバＩＣのデータ電圧を３．５Ｖ乃至１４．５Ｖ、一水平期間を１．９２μｓ、駆動方法をドット反転駆動とした。また、ゲートドライバのクロック周波数を２６０．１６ｋＨｚ、電圧を−６．０Ｖ乃至２２．０Ｖとした。また、液晶素子の共通電位を９．０Ｖとした。
また、１つの副画素に、１つのトランジスタと１つの容量を有する構成とした。画素に用いられるトランジスタは、チャネルエッチ型のシングルゲート構造のトランジスタであり、チャネル長を４μｍ、チャネル幅を８μｍとした。また、ゲートドライバに用いられるトランジスタは、チャネルエッチ型のデュアルゲート構造（Ｓ−ｃｈａｎｎｅｌ構造）のトランジスタであり、チャネル長を４μｍ、チャネル幅を４０００μｍとした。また、それぞれのトランジスタの半導体層として、本発明の一態様の金属酸化物（ＣＡＣ−ＯＳ）を用いた。
また、比較として、上記トランジスタの半導体層に水素化アモルファスシリコン（ａ−Ｓｉ：Ｈ）を適用した場合についても検証した。
［検証］
検証は、ゲート線の電位が完全に立ち下がるまでの時間（ゲート立下り時間）と、ソース線の電位が入力電圧の最大値の９５％に達するまでの時間（ソース線充電時間）の２つの合計の時間を見積もった。検証結果を以下に示す。
ＣＡＣ−ＯＳを用いた場合、ゲート立下り時間とソース線充電時間の合計は１．９１μｓとなり、これは１２０Ｈｚ駆動時の１水平期間１．９２μｓよりも短い時間であり、動作可能であることが見積もられた。この結果は、ゲートドライバを内蔵することが可能であることを示す。また、このとき、ゲートドライバ側の額縁幅は、３．８５ｍｍと見積もられ、極めて狭額縁のディスプレイモジュールを実現可能であることも分かった。
一方、水素化アモルファスシリコンを用いた場合では、ゲート立下り時間が１水平期間を超えるため、ゲートドライバを内蔵することはできないことが分かった。なお、検証においてはゲート線及びソース線等の負荷は等しいとして計算しているが、水素化アモルファスシリコンを用いた場合には画素に配置されるトランジスタのサイズが大きいため、負荷はこれよりも大きくなる。
続いて、ＣＡＣ−ＯＳを用いた場合と、水素化アモルファスシリコンを用いた場合とで、それぞれゲートドライバを内蔵することが可能なパネルサイズ（画素部のサイズ）と、フレーム周波数の関係を検証した。
図４３に検証結果を示す。図４３において、縦軸はパネルサイズであり、横軸はフレーム周波数である。ＣＡＣ−ＯＳを適用することにより、最大７０インチまでのゲートドライバを内蔵した解像度８Ｋ、フレーム周波数１２０Ｈｚ、１２ｂｉｔ階調のディスプレイパネルを実現できることが確認できた。
以上により、本発明の一態様の金属酸化物を用いることで、高解像度で且つ大型のディスプレイモジュールを実現可能であることが実証された。
本実施例では、本発明の一態様のトランジスタを作製した。また、トランジスタのＩｄ−Ｖｇ特性を測定し、信頼性評価を行った。
［トランジスタの作製］
まず、上記説明したトランジスタ１００Ｅに相当するトランジスタを作製し、当該トランジスタの電気特性を評価した。本実施例においては、以下に示す試料Ａ１及びＡ２を作製した。
なお、試料Ａ１及び試料Ａ２は、トランジスタが形成された試料であり、トランジスタそれぞれのチャネル長Ｌは、共に３μｍであり、チャネル幅Ｗは共に５０μｍである。
［試料Ａ１及びＡ２の作製方法］
まず、ガラス基板上に厚さ１００ｎｍのタングステン膜を、スパッタリング装置を用いて形成した。続いて当該導電膜をフォトリソグラフィ法により加工して、第１のゲート電極としての機能を有する導電膜１０４を形成した。
次に、基板及び導電膜１０４上に絶縁膜を４層積層して、第１のゲート絶縁膜としての機能を有する絶縁膜１０６を形成した。絶縁膜１０６は、プラズマ化学気相堆積（ＰＥＣＶＤ）装置を用いて、真空中で連続して形成した。絶縁膜１０６は、下から厚さ５０ｎｍの窒化シリコン膜、厚さ３００ｎｍの窒化シリコン膜、厚さ５０ｎｍの窒化シリコン膜、厚さ５０ｎｍの酸化窒化シリコン膜をそれぞれ用いた。
次に、絶縁膜１０６上に２層の金属酸化物膜（第１の金属酸化物膜、第２の金属酸化物膜）を順に形成した。次に、当該積層された金属酸化物膜を島状に加工することで、金属酸化物膜１０８を形成した。
ここで、試料Ａ１と試料Ａ２とで、各金属酸化物膜の形成条件を異ならせた。
〔試料Ａ１の金属酸化物膜の形成〕
試料Ａ１の第１の金属酸化物膜は、厚さ２０ｎｍのＩｎ−Ｇａ−Ｚｎ膜を用い、第２の金属酸化物膜は、厚さ２５ｎｍのＩｎ−Ｇａ−Ｚｎ膜を用いた。
第１の金属酸化物膜は、基板温度を１３０℃として、流量１８０ｓｃｃｍのアルゴンガスと、流量２０ｓｃｃｍの酸素ガスとをスパッタリング装置のチャンバー内に導入し、圧力を０．６Ｐａとし、インジウムと、ガリウムと、亜鉛とを有する金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に、２．５ｋｗの交流電力を印加することで形成した。なお、成膜ガス全体に占める酸素の割合から、「酸素流量比」と記載する場合がある。第１の金属酸化物膜の成膜時における酸素流量比は１０％である。
第２の金属酸化物膜は、上記第１の金属酸化物膜の成膜条件においてスパッタリングガスの流量を変えて成膜した。具体的には、チャンバーへのアルゴンガスの導入を停止し、流量２００ｓｃｃｍの酸素ガスをスパッタリング装置のチャンバー内に導入することで形成した。なお、第２の金属酸化物膜の成膜時における酸素流量比は１００％である。
〔試料Ａ２の金属酸化物膜の形成〕
試料Ａ２の第１の金属酸化物膜は、厚さ２０ｎｍのＩｎ−Ｇａ−Ｚｎ膜を用い、第２の金属酸化物膜は、厚さ２５ｎｍのＩｎ−Ｇａ−Ｚｎ膜を用いた。
第１の金属酸化物膜は、基板温度を１７０℃として、流量１４０ｓｃｃｍのアルゴンガスと、流量６０ｓｃｃｍの酸素ガスとをスパッタリング装置のチャンバー内に導入し、圧力を０．６Ｐａとし、インジウムと、ガリウムと、亜鉛とを有する金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に、２．５ｋｗの交流電力を印加することで形成した。なお、第１の金属酸化物膜の成膜時における酸素流量比は３０％である。
第２の金属酸化物膜は、基板温度を１７０℃として、流量１００ｓｃｃｍのアルゴンガスと、流量１００ｓｃｃｍの酸素ガスとをスパッタリング装置のチャンバー内に導入し、圧力を０．６Ｐａとし、インジウムと、ガリウムと、亜鉛とを有する金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２［原子数比］）に、２．５ｋｗの交流電力を印加することで形成した。なお、第２の金属酸化物膜の成膜時における酸素流量比は５０％である。
以上の工程で、試料Ａ１及び試料Ａ２の金属酸化物膜１０８を形成した。
次に、熱処理を行った。当該熱処理として、加熱温度を３５０℃とし、窒素雰囲気で１時間熱処理を行った後、窒素と酸素との混合ガス雰囲気下で、１時間の熱処理を行った。
次に、絶縁膜１０６及び金属酸化物膜１０８上に導電膜を形成し、当該導電膜を加工することで、導電膜１１２ａ、１１２ｂを形成した。ここでは、導電膜としては、厚さ３０ｎｍの第１のチタン膜と、厚さ２００ｎｍの銅膜とを順にスパッタリング装置を用いて形成した。次に、フォトリソグラフィ法により銅膜をエッチングした後、厚さ５０ｎｍの第２のチタン膜をスパッタリング装置を用いて形成した。次に、フォトリソグラフィ法により、第１のチタン膜及び第２のチタン膜をエッチングして、導電膜１１２ａ、１１２ｂを形成した。
次に、露出した金属酸化物膜１０８の表面（バックチャネル側）を、リン酸を用いて洗浄した。
次に、絶縁膜１０６、金属酸化物膜１０８、及び導電膜１１２ａ、１１２ｂ上に、絶縁膜１１４を形成し、絶縁膜１１４上に絶縁膜１１６を形成した。絶縁膜１１４及び絶縁膜１１６は、プラズマ化学気相堆積（ＰＥＣＶＤ）装置を用いて、真空中で連続して形成した。絶縁膜１１４は、厚さ３０ｎｍの酸化窒化シリコン膜、絶縁膜１１６は、厚さ４００ｎｍの酸化窒化シリコン膜をそれぞれ用いた。
次に、熱処理を行った。当該熱処理として、加熱温度は３５０℃とし、窒素雰囲気で１時間熱処理を行った。
次に、絶縁膜１１６上に導電膜を形成した。導電膜は、スパッタリング装置を用いて、厚さ６ｎｍのＩＴＳＯ膜を形成した。
次に、プラズマ処理法により導電膜に酸素を通過させて、絶縁膜１１６に酸素を添加した。プラズマ処理法として、酸素ガスを含む雰囲気にてプラズマを放電させた。
次に、導電膜をエッチングした。
次に、絶縁膜１１６上に絶縁膜１１８を形成した。絶縁膜１１８として、プラズマ化学気相堆積（ＰＥＣＶＤ）装置を用いて、厚さ１００ｎｍの窒化シリコン膜を形成した。
次に、絶縁膜の所望の領域に開口部を形成した。開口部の形成方法としては、ドライエッチング法を用いた。
次に、開口部を充填するように、導電膜を形成し、当該導電膜を島状に加工することで、第２のゲート電極としての機能を有する導電膜１２０ａを形成した。導電膜１２０ａとしては、厚さ１００ｎｍのＩＴＳＯ膜を、スパッタリング装置を用いて形成した。
次に、絶縁膜１１８、及び導電膜１２０ａ上に絶縁膜を形成した。絶縁膜としては、厚さ１．５μｍのアクリル系の感光性樹脂を用いた。
以上のようにして、試料Ａ１及び試料Ａ２を作製した。
［トランジスタのＩｄ−Ｖｇ特性］
次に、上記作製した試料Ａ１及び試料Ａ２のトランジスタのＩｄ−Ｖｇ特性を測定した。なお、トランジスタのＩｄ−Ｖｇ特性の測定条件としては、第１のゲート電極としての機能を有する導電膜に印加する電圧（以下、ゲート電圧（Ｖｇ）ともいう）、及び第２のゲート電極としての機能を有する導電膜に印加する電圧（以下、バックゲート電圧（Ｖｂｇ）ともいう）を、−１５Ｖから＋２０Ｖまで０．２５Ｖのステップで印加した。また、ソース電極としての機能を有する導電膜に印加する電圧（以下、ソース電圧（Ｖｓ）ともいう）を０Ｖ（ｃｏｍｍ）とし、ドレイン電極としての機能を有する導電膜に印加する電圧（以下、ドレイン電圧（Ｖｄ）ともいう）を、０．１Ｖ及び２０Ｖとした。
図４４（Ａ）（Ｂ）に、試料Ａ１及び試料Ａ２のＩｄ−Ｖｇ特性結果をそれぞれ示す。なお、図４４（Ａ）（Ｂ）において、第１縦軸がＩｄ（Ａ）を、第２縦軸が電界効果移動度（μＦＥ（ｃｍ２／Ｖｓ））を、横軸がＶｇ（Ｖ）を、それぞれ表す。なお、電界効果移動度については、Ｖｄを２０Ｖで測定した際の値である。
〔電界効果移動度〕
ここで、電界効果移動度について説明する。トランジスタの電流駆動力の指標として、電界効果移動度が用いられる。トランジスタのオン領域は線形領域と飽和領域に分かれる。それぞれの領域の特性から、Ｇｒａｄｕａｌ ｃｈａｎｎｅｌ近似に基づくドレイン電流の解析式に基づいてトランジスタの電界効果移動度を算出することができる。区別する必要のあるときは、それぞれ線形移動度（Ｌｉｎｅａｒ ｍｏｂｉｌｉｔｙ）、飽和移動度（Ｓａｔｕｒａｔｉｏｎ ｍｏｂｉｌｉｔｙ）と呼ばれる。飽和移動度は、以下の式（１）で表される。
本明細書等においては、式（１）から算出される曲線を、移動度曲線と呼称する。図４４では、式（１）に基づいてＩｄ−Ｖｇ特性から見積もった飽和移動度の移動度曲線を示している。
図４４（Ａ）（Ｂ）に示すように、いずれの条件においても、電界効果移動度が高く、優れたスイッチング特性を有するトランジスタを作製できたことが分かる。
［ゲートバイアス熱ストレス試験］
次に、試料Ａ１のストレス試験の結果を図４７に示す。ストレス試験としては、ゲートバイアスストレス試験（ＧＢＴ試験）を用いた。ＧＢＴ試験は加速試験の一種であり、長期間の使用によって起こるトランジスタの特性変化を、短時間で評価することができる。ここでは、ＧＢＴ試験として、トランジスタが形成されている基板を６０℃に保持し、トランジスタのソースとドレインに０Ｖ、ゲートに３０Ｖまたは−３０Ｖの電圧を印加し、この状態を３６００秒間保持した。このとき、ゲートに正の電圧を印加する試験をＰＢＴＳ、負の電圧を印加する試験をＮＢＴＳと表記する。また、１００００ｌｘの白色ＬＥＤ光を照射した状態でゲートに３０Ｖまたは−３０Ｖの電圧を印加し、この状態を３６００秒間保持した。このとき、ゲートに正の電圧を印加する試験をＰＢＩＴＳ、負の電圧を印加する試験をＮＢＩＴＳと表記する。
図４７にＧＢＴ試験の結果を示す。図４７において、しきい値の変動量（ΔＶｔｈ）は±１Ｖ以下と良好な結果となっていることが分かる。ＧＢＴ試験において、良好結果が得られている要因として、試料Ａ１に含まれるトランジスタは、金属酸化物膜１０８として、積層されたＣＡＣ−ＯＳ膜及びＣＡＡＣ−ＯＳ膜を有するため、埋め込みチャネルが形成されていること、バックチャネルにおける金属酸化物膜１０８と絶縁膜１１４の界面の欠陥やダメージの影響が緩和されていること、等があると推測できる。
［信頼性評価１］
次に、上記作製した試料Ａ１、Ａ２の信頼性評価を行った。
信頼性評価は、トランジスタにパルス電圧を繰り返し印加することによりトランジスタを駆動し、オン電流の変化率を評価した。
試験条件としては、ソース電極に−８Ｖの定電位を印加した状態で、第１のゲート電極、第２のゲート電極、及びドレイン電極に、それぞれハイレベル電圧が２０Ｖ、ローレベル電圧が−８Ｖであるパルス電圧を印加した。パルス電圧は、２０Ｖの期間を２０％、−８Ｖの期間を８０％（すなわち、デューティ比を２０％）とし、周波数を約１７．１ｋＨｚとした。
また、一定期間パルス電圧を印加した後、トランジスタのオン電流を測定した。オン電流の測定条件としては、ゲート電圧（Ｖｇ）及びバックゲート電圧（Ｖｂｇ）を１５Ｖとし、ソース電圧（Ｖｓ）を０Ｖ（ｃｏｍｍ）とし、ドレイン電圧（Ｖｄ）を５Ｖとした。また、測定のサンプリング期間を７．５ｍｓｅｃ（デューティ比７．５％）とした。
また、評価に用いたトランジスタのサイズは、試料Ａ１及び試料Ａ２共に、チャネル長が４μｍ、チャネル幅が１０００μｍである。
図４５（Ａ）に、測定したＩｄ−Ｖｇ特性から見積もった、試料Ａ１及び試料Ａ２のオン電流の変化率を示す。図４５（Ａ）において、横軸は時間であり、縦軸はオン電流の変化率である。
また、図４５（Ｂ）には、オン電流が５０％変化するまでの時間を示す。試料Ａ２では、約４．２時間、試料Ａ１では、約５５．５時間となった。
以上の結果より、本発明の一態様の金属酸化物を用いたトランジスタは、信頼性の高いトランジスタであることが確認できた。
［信頼性評価２］
次に、上記信頼性評価において、試験条件を変えて信頼性評価を行った。また、試料Ａ１と同じ条件を用いて作製した、３つのトランジスタにおいて、信頼性評価を行った。該３つのトランジスタはチャネル長がそれぞれ３μｍ、４μｍ、６μｍ、チャネル幅がそれぞれ１０００μｍであった。なお、信頼性評価１と信頼性評価２では、測定したサンプルが異なるため、信頼性評価の結果が若干異なる。
試験条件としては、ソース電極に−９Ｖの定電位を印加した状態で、第１のゲート電極、第２のゲート電極、及びドレイン電極に、それぞれハイレベル電圧が２０Ｖ、ローレベル電圧が−９Ｖであるパルス電圧を印加した。パルス電圧は、２０Ｖの期間を２０％、−９Ｖの期間を８０％（すなわち、デューティ比を２０％）とした。
また、一定期間パルス電圧を印加した後、トランジスタのオン電流を測定した。オン電流の測定条件としては、ゲート電圧（Ｖｇ）及びバックゲート電圧（Ｖｂｇ）を、１５Ｖとし、ソース電圧（Ｖｓ）を０Ｖ（ｃｏｍｍ）とし、ドレイン電圧（Ｖｄ）を、５Ｖとした。また、測定のサンプリング期間を７．５ｍｓｅｃ（デューティ比７．５％）とした。
測定結果を図４８に示す。図４８（Ａ）は、測定結果を片対数グラフで示し、図４８（Ｂ）は測定結果を両対数グラフで示す。図４８（Ａ）及び図４８（Ｂ）はそれぞれ、横軸は測定時間を示し、縦軸は信頼性評価におけるオン電流の変化率を示す。図４８（Ｂ）より、オン電流が劣化によって７０％に低下するのは、約１２５，０００秒と予想される。以上の結果より、本発明の一態様の金属酸化物を用いたトランジスタは、信頼性の高いトランジスタであることが確認できた。
［トランジスタの作製］
次に、上記説明したトランジスタ１００Ａに相当するトランジスタを作製し、当該トランジスタの電気特性を評価した。本実施例においては、以下に示す試料Ａ３及びＡ４を作製した。ただし、試料Ａ３及び試料Ａ４のトランジスタにおける導電膜１２０ａと絶縁膜１１８の積層順は、トランジスタ１００Ａと異なる。
なお、試料Ａ３及び試料Ａ４は、トランジスタが形成された試料であり、トランジスタそれぞれのチャネル長Ｌは、共に２μｍであり、チャネル幅Ｗは共に５０μｍである。
［試料Ａ３及びＡ４の作製方法］
まず、ガラス基板上に厚さ１００ｎｍのタングステン膜を、スパッタリング装置を用いて形成した。続いて当該導電膜をフォトリソグラフィ法により加工して、第１のゲート電極としての機能を有する導電膜１０４を形成した。
次に、試料Ａ３及びＡ４で異なる絶縁膜１０６を形成した。
試料Ａ３では、基板及び導電膜１０４上に絶縁膜を４層積層して、第１のゲート絶縁膜としての機能を有する絶縁膜１０６を形成した。試料Ａ３の絶縁膜１０６は、ＰＥＣＶＤ装置を用いて、真空中で連続して形成した。試料Ａ３の絶縁膜１０６は、下から厚さ５０ｎｍの窒化シリコン膜、厚さ３００ｎｍの窒化シリコン膜、厚さ５０ｎｍの窒化シリコン膜、厚さ５０ｎｍの酸化窒化シリコン膜をそれぞれ用いた。
試料Ａ４では、基板及び導電膜１０４上に絶縁膜を３層積層して、第１のゲート絶縁膜としての機能を有する絶縁膜１０６を形成した。試料Ａ４の絶縁膜１０６は、ＰＥＣＶＤ装置を用いて、真空中で連続して形成した。試料Ａ４の絶縁膜１０６は、下から厚さ５０ｎｍの窒化シリコン膜、厚さ３００ｎｍの窒化シリコン膜、厚さ５０ｎｍの窒化シリコン膜をそれぞれ用いた。また、試料Ａ４では、絶縁膜１０６の形成後に絶縁膜１０６の表面に酸素プラズマ処理を行なった。
次に、絶縁膜１０６上に２層の金属酸化物膜（第１の金属酸化物膜、第２の金属酸化物膜）を順に形成した。次に、当該積層された金属酸化物膜を島状に加工することで、金属酸化物膜１０８を形成した。
第１の金属酸化物膜は、厚さ１０ｎｍのＩｎ−Ｇａ−Ｚｎ膜を用い、第２の金属酸化物膜は、厚さ２５ｎｍのＩｎ−Ｇａ−Ｚｎ膜を用いた。
第１の金属酸化物膜は、基板温度を１３０℃として、流量１８０ｓｃｃｍのアルゴンガスと、流量２０ｓｃｃｍの酸素ガスとをスパッタリング装置のチャンバー内に導入し、圧力を０．６Ｐａとし、インジウムと、ガリウムと、亜鉛とを有する金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に、２．５ｋｗの交流電力を印加することで形成した。第１の金属酸化物膜の成膜時における酸素流量比は１０％である。
第２の金属酸化物膜は、上記第１の金属酸化物膜の成膜条件においてスパッタリングガスの流量を変えて成膜した。具体的には、チャンバーへのアルゴンガスの導入を停止し、流量２００ｓｃｃｍの酸素ガスをスパッタリング装置のチャンバー内に導入することで形成した。なお、第２の金属酸化物膜の成膜時における酸素流量比は１００％である。
次に、熱処理を行った。当該熱処理として、加熱温度を３５０℃とし、窒素雰囲気で１時間熱処理を行った後、窒素と酸素との混合ガス雰囲気下で、１時間の熱処理を行った。
次に、絶縁膜１０６及び金属酸化物膜１０８上に導電膜を形成し、当該導電膜を加工することで、導電膜１１２ａ、１１２ｂを形成した。ここでは、導電膜としては、厚さ５０ｎｍのタングステン膜と、厚さ４００ｎｍのアルミニウム膜と、厚さ１００ｎｍのチタン膜を順にスパッタリング装置を用いて形成した。次に、フォトリソグラフィ法により当該導電膜をエッチングして、導電膜１１２ａ、１１２ｂを形成した。
次に、露出した金属酸化物膜１０８の表面（バックチャネル側）を、リン酸を用いて洗浄した。
次に、絶縁膜１０６、金属酸化物膜１０８、及び導電膜１１２ａ、１１２ｂ上に、絶縁膜１１４を形成し、絶縁膜１１４上に絶縁膜１１６を形成した。絶縁膜１１４及び絶縁膜１１６は、ＰＥＣＶＤ装置を用いて、真空中で連続して形成した。絶縁膜１１４は、厚さ３０ｎｍの酸化窒化シリコン膜、絶縁膜１１６は、厚さ４００ｎｍの酸化窒化シリコン膜をそれぞれ用いた。
次に、熱処理を行った。当該熱処理として、加熱温度は３５０℃とし、窒素雰囲気で１時間熱処理を行った。
次に、絶縁膜１１６上に導電膜を形成した。導電膜は、スパッタリング装置を用いて、厚さ６ｎｍのＩＴＳＯ膜を形成した。
次に、プラズマ処理法により導電膜に酸素を通過させて、絶縁膜１１６に酸素を添加した。プラズマ処理法として、酸素ガスを含む雰囲気にてプラズマを放電させた。
次に、導電膜をエッチングした。
次に、絶縁膜１１６上に絶縁膜１１８を形成した。絶縁膜１１８として、ＰＥＣＶＤ装置を用いて、厚さ１００ｎｍの窒化シリコン膜を形成した。
次に、絶縁膜の所望の領域に開口部を形成した。開口部の形成方法としては、ドライエッチング法を用いた。
次に、開口部を充填するように、導電膜を形成し、当該導電膜を島状に加工することで、第２のゲート電極としての機能を有する導電膜１２０ａを形成した。当該導電膜１２０ａとしては、厚さ１００ｎｍのＩＴＳＯ膜を、スパッタリング装置を用いて形成した。
次に、絶縁膜１１８及び導電膜１２０ａ上に絶縁膜を形成した。絶縁膜としては、厚さ１．５μｍのアクリル系の感光性樹脂を用いた。
以上のようにして、試料Ａ３及び試料Ａ４を作製した。
［トランジスタのＩｄ−Ｖｇ特性］
次に、上記作製した試料Ａ３及び試料Ａ４のトランジスタそれぞれ１０個のＩｄ−Ｖｇ特性を測定した。なお、トランジスタのＩｄ−Ｖｇ特性の測定条件としては、Ｖｇ及びＶｂｇを、−１５Ｖから＋１５Ｖまで０．２５Ｖのステップで印加した。また、Ｖｓを０Ｖ（ｃｏｍｍ）とし、Ｖｄを、０．１Ｖ及び２０Ｖとした。
図５４（Ａ）に、試料Ａ３のトランジスタ１０個のＩｄ−Ｖｇ特性を示す。図５４（Ｂ）に、試料Ａ４のトランジスタ１０個のＩｄ−Ｖｇ特性を示す。図５４（Ａ）、（Ｂ）の横軸はＶｇを示している。図５４（Ａ）、（Ｂ）の縦軸は、ドレイン電流（Ｉｄ）を対数で示している。図５４（Ａ）中のプロファイル群３３１は、Ｖｄが０．１Ｖの時の試料Ａ３のトランジスタのＩｄ−Ｖｇ特性を示している。図５４（Ａ）中のプロファイル群３３２は、Ｖｄが２０Ｖの時の試料Ａ３のトランジスタのＩｄ−Ｖｇ特性を示している。図５４（Ｂ）中のプロファイル群３４１は、Ｖｄが０．１Ｖの時の試料Ａ４のトランジスタのＩｄ−Ｖｇ特性を示している。図５４（Ｂ）中のプロファイル群３４２は、Ｖｄが２０Ｖの時の試料Ａ４のトランジスタのＩｄ−Ｖｇ特性を示している。
図５４（Ａ）及び（Ｂ）より、試料Ａ３のトランジスタ及び試料Ａ４のトランジスタは、どちらもオフ電流が少なく個体間のばらつきも少ないことがわかる。よって、試料Ａ３のトランジスタ及び試料Ａ４のトランジスタは、どちらも良好な電気特性を有していることがわかる。
［ゲートバイアス熱ストレス試験］
次に、試料Ａ３のトランジスタ及び試料Ａ４のトランジスタの、ＧＢＴ試験を行った。なお、トランジスタそれぞれのチャネル長Ｌは、共に３μｍであり、チャネル幅Ｗは共に５０μｍである。ここでは、ＧＢＴ試験として、トランジスタが形成されている基板を６０℃に保持し、トランジスタのソースとドレインに０Ｖ、ゲートに３０Ｖまたは−３０Ｖの電圧を印加し、この状態を３６００秒間保持した。このとき、ゲートに正の電圧を印加する試験をＰＢＴＳ、負の電圧を印加する試験をＮＢＴＳと表記する。また、１００００ｌｘの白色ＬＥＤ光を照射した状態でゲートに３０Ｖまたは−３０Ｖの電圧を印加し、この状態を３６００秒間保持した。このとき、ゲートに正の電圧を印加する試験をＰＢＩＴＳ、負の電圧を印加する試験をＮＢＩＴＳと表記する。
図５５にＧＢＴ試験の結果を示す。試料Ａ３のトランジスタのしきい値の変動量（ΔＶｔｈ）は、ＰＢＴＳで０．４９Ｖ、ＮＢＴＳで０．０４Ｖ、ＰＢＩＴＳで０．０６Ｖ、ＮＢＩＴＳで−０．５０Ｖであった。試料Ａ４のトランジスタのΔＶｔｈは、ＰＢＴＳで０．７４Ｖ、ＮＢＴＳで０．０５Ｖ、ＰＢＩＴＳで０．１１Ｖ、ＮＢＩＴＳで−１．９６Ｖであった。試料Ａ３のトランジスタ及び試料Ａ４のトランジスタともに、ＧＢＴ試験でのＶｔｈの変化量は２Ｖ未満であった。試料Ａ３のトランジスタ及び試料Ａ４のトランジスタともに、良好な信頼性を有していることがわかった。
一般に、チャネルが形成される半導体層に水素化非晶質シリコン層を用いるトランジスタ（「ａ−Ｓｉ：Ｈトランジスタ」ともいう。）では、ゲート絶縁層に窒化シリコン層が用いられる。本発明の一態様によれば、ＯＳトランジスタのゲート絶縁層に窒化シリコン層を用いることができる。すなわち、ａ−Ｓｉ：Ｈトランジスタ製造ラインをＯＳトランジスタ製造ラインへ転換する場合に、大幅な設備変更を行なう必要がない。よって、ａ−Ｓｉ：Ｈトランジスタ製造ラインのＯＳトランジスタ製造ラインへの転換を、比較的容易に実現できる。
本実施例では、８Ｋディスプレイを想定した動作検証用のディスプレイモジュールについて説明する。なお、ディスプレイモジュールを構成するトランジスタとして、本発明の一態様の金属酸化物を用いたトランジスタを適用することができる。
２Ｋまたは４Ｋのディスプレイモジュールに、８Ｋディスプレイを想定した動作環境として８Ｋ相当の負荷を画素部に設けることにより、８Ｋディスプレイを想定した動作検証用のディスプレイモジュールを作製することができる。
図４６（Ａ）に、動作検証用のディスプレイモジュールのブロック図を示す。図４６（Ａ）に示す構成は、基板上に形成された一つの画素部６０１に対して、一つのソースドライバ６０３と、一対のゲートドライバ６０５を備える。一対のゲートドライバ６０５は、画素が有するトランジスタと同一工程により形成され、ディスプレイモジュールに実装される、いわゆるＧａｔｅ Ｏｎ Ａｒｒａｙ方式により形成されていることが好ましい。また、ソースドライバ６０３は、ＣＯＧ法等で基板上に実装されていることが好ましい。
また、基板上に、ＦＰＣと接続する端子部６０７と、端子部６０７とゲートドライバ６０５との間に設けられる配線６０９、ゲートドライバ６０５に接続される配線６１１、ソースドライバ６０３に接続される配線６１３とを備える。配線６０９はゲートドライバ６０５用の信号線及び電源線の機能を有する。配線６１１はゲート配線の機能を有する。配線６１３は信号線の機能を有する。
また、画素部６０１は、複数の領域６０１＿１、６０１＿２、６０１＿３、６０１＿４を有する。領域６０１＿１と領域６０１＿２の間、領域６０１＿１と領域６０１＿３の間、領域６０１＿２と領域６０１＿４の間、領域６０１＿３と領域６０１＿４との間、一対のゲートドライバ６０５の間の配線それぞれに、負荷６０２が設けられる。負荷６０２は配線負荷であり、抵抗素子、容量素子等が配線に設けられる。
画素部６０１及び駆動回路において、適宜負荷６０２を設けることで、ディスプレイモジュールの領域ごとに異なる動作を再現することが可能である。
例えば、領域６０１＿１とソースドライバ６０３及びゲートドライバ６０５それぞれとの間に負荷が設けられていない。このため、領域６０１＿１において、信号線及びゲート配線それぞれの信号の波形の鈍りが小さく、画素部６０１において、画素への信号の書き込み条件がもっとも緩い。
領域６０１＿２とソースドライバ６０３との間に負荷が設けられていないが、領域６０１＿２とゲートドライバ６０５との間には負荷６０２が設けられている。このため、領域６０１＿２において、信号線の信号の波形の鈍りは小さいが、ゲート配線の信号の波形の鈍りが大きい。
領域６０１＿３とソースドライバ６０３との間に負荷が設けられているが、領域６０１＿３とゲートドライバ６０５との間には負荷が設けられていない。このため、領域６０１＿３において、信号線の信号の波形の鈍りが大きいが、ゲート配線の信号の波形の鈍りは小さい。
領域６０１＿４とソースドライバ６０３及びゲートドライバ６０５それぞれとの間に負荷６０２が設けられている。このため、領域６０１＿４において、信号線及びゲート配線の信号の波形の鈍りが大きく、画素部６０１において画素への信号の書き込み条件がもっとも厳しい。
なお、図４６（Ｂ）は、実際の８Ｋのディスプレイモジュールのブロック図である。画素部６２１に画素６２３が設けられている。なお、画素６２３が図４６（Ａ）の負荷６０２に相当する。図４６（Ａ）の領域６０１＿１は、図４６（Ｂ）の画素部６２１の領域６２１＿１に相当する。図４６（Ａ）の領域６０１＿２は、図４６（Ｂ）の画素部６２１の領域６２１＿２に相当する。図４６（Ａ）の領域６０１＿３は、図４６（Ｂ）の画素部６２１の領域６２１＿３に相当する。図４６（Ａ）の領域６０１＿４は、図４６（Ｂ）の画素部６２１の領域６２１＿４に相当する。
図４６（Ａ）に示すように、画素部６０１に負荷６０２を設けることで、１枚のディスプレイモジュールにおいて、４条件での画素書き込み動作の検証を行うことが可能である。また、８Ｋのディスプレイ相当の負荷を駆動できるソースドライバ及びゲートドライバの動作の検証を行うことが可能である。以上のことから、２Ｋまたは４Ｋのディスプレイモジュールを用いて、８Ｋのディスプレイモジュールの動作検証が可能である。
本実施例では、本発明の一態様のトランジスタを用い、大型８Ｋの液晶表示装置の実現可能性を検討するために、シミュレーションを行った結果について説明する。
［検証モデル］
表３に検討した液晶表示装置の仕様を示す。液晶表示装置の画面サイズを６５ｉｎｃｈとし、画素構成としてＲＧＢの３サブ画素をストライプ状に配置させた。画素回路は１Ｔｒ ＋ １Ｃ ／ ｃｅｌｌとした。画素回路に含まれるトランジスタは、ＣＡＣ−ＯＳ膜を有するチャネルエッチ構造のトランジスタを想定した。ゲートドライバは内蔵され、ソースドライバはＩＣが外付された。フレーム周波数を１２０Ｈｚとして動作させた場合におけるビデオ信号の書込みに要する時間をシミュレーションにて確認した。
図４９に、検討した液晶表示装置の概略図を示す。大型ディスプレイにおいては特に画素領域内の時定数をできるだけ小さくできる構成が望ましい。そこで、ゲートドライバを画素領域の両側に配置し、ゲート選択信号をゲート線の両側から入力する構成とした。このような構成にすることで画素領域の片側のみにゲートドライバを配置した場合に比べて、ゲート線の時定数を４分の１に減らすことができ、ゲート線の充放電時間を短くすることができる。また、ビデオ信号の書込みに使用できる期間をできるだけ長くするために、２行のゲート線がバッファに接続され、ゲート線を２行同時に選択し、ビデオ信号を２行分同時に書き込むことができる。こうすることで、ゲートドライバのシフトレジスタの段数を通常の４３２０段から半分の２１６０段に減らすことができ、１水平選択期間を１．９２μｓから３．８３μｓに長くすることができる。
図５０に、液晶表示装置に含まれる画素の回路図を示す。１つの画素は、それぞれ赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）に対応した３つの副画素を有する。１つの副画素はそれぞれ、トランジスタＭ１、容量素子Ｃｓ、及び液晶素子ＬＣを有する。選択トランジスタとして機能するトランジスタＭ１は、ゲートがゲート線ＧＬと接続されており、ソースまたはドレインの一方がソース線ＳＬと接続されている。容量素子Ｃｓは、トランジスタＭ１のソースまたはドレインの他方と、共通電位線ＣｓＣＯＭとの間に設けられている。液晶素子ＬＣは、トランジスタＭ１のソースまたはドレインの他方と、共通電位線ＴＣＯＭとの間に設けられている。１サブ画素の構成は最も単純な１Ｔｒ ＋ １Ｃ ／ ｃｅｌｌであるが、ビデオ信号を２行分同時に書き込むため、１列の画素において２本のソース線を設ける構造（ダブルソース線構成ともいう。）とした。奇数行の画素では一方のソース線（例えばＳＬ１１）がトランジスタＭ１に接続され、偶数行の画素では他方のソース線（例えば、ＳＬ１２）がトランジスタＭ１に接続される。
ここで、図５１に、シミュレーションに用いた構成のブロック図を示す。画素回路とゲートドライバのトランジスタについては、ＣＡＣ−ＯＳ膜を有するトランジスタの実測値を基にモデルパラメータを抽出した。ソースドライバには、ビヘイビアモデルを用いた。また、画素領域のゲート線とソース線の寄生容量、及びゲートドライバのＣＬＫ線の寄生成分にはＲＣ負荷モデルを用いた。寄生容量と寄生抵抗の抽出には、境界要素法を用いた。画素領域内において、ＲＣ負荷が最大となる画素について、ビデオ信号の書き込みに要する時間を計算した。
図５２に、画素への書き込み動作におけるタイミングチャートを示す。ビデオ信号の画素への書き込みは、ひとつ前の行のトランジスタＭ１をオフ状態とした後に行う。すなわち画素への書き込みに要する時間（ｃ）は、ゲートドライバにＣＬＫ信号が入力されてから、トランジスタＭ１がオフ状態となるまでに要する時間（（ａ）ゲート線降下時間）と、ビデオ信号を入力してから実際に画素内の電位がビデオ信号の電位に達するまでの時間（（ｂ）ソース線立ち上がり時間）と、の合計となる。ここで、ゲート線降下時間は、目標振幅の７５％に達するまでの期間、ソース線立ち上がり時間は目標電位の９５％に達するまでの期間として、その合計値から、画素への書き込みに要する時間を算出した。画素への書き込みに要する時間（ｃ）が、一水平選択期間（ここでは３．８３μｓ）より短ければ、液晶表示装置の動作が可能であると判断できる。
［計算結果］
表４にゲート線、ソース線、ゲートドライバのＣＬＫ線の寄生抵抗と寄生容量の抽出結果を示す。また、画素容量の抽出結果を示す。また、これらの抽出結果を用いて、過渡解析を行った。
表５に、過渡解析による、ゲート線降下時間及びソース線立ち上がり時間の計算結果を示す。
ゲート線降下時間と、ソース線立ち上がり時間の合計時間が、一水平選択期間である３．８３μｓよりも短ければ、動作が可能であることを示す。表５に示すように、画素書き込みに要する時間（３．５１μｓ）が一水平選択期間（３．８３μｓ）より短い結果となり、液晶表示装置の動作が可能であることが確認できた。
次に、図５３にトランジスタの電界効果移動度と、画素への書き込みに要する時間の関係を計算した結果を示す。縦軸は画素への書き込みに要する時間を示し、横軸はＣＡＣ−ＯＳ膜を有するトランジスタの電界効果移動度を１としたときの、電界効果移動度の値を示す。電界効果移動度が下がるほど、画素への書き込みに要する時間が長くなることが確認できた。また、電界効果移動度のパラメータを０．７５倍程度よりも小さくすると、画素書き込みに要する時間が一水平選択期間よりも長くなり、液晶表示装置を動作させることができないという結果になった。
ＣＡＣ−ＯＳ膜を有するトランジスタを用いることにより、８Ｋの高解像度で且つ６５インチと大型の表示パネルであっても、１２０Ｈｚの高いフレーム周波数で駆動できることが確認できた。
本実施例では、本発明の一態様のトランジスタを作製し、信頼性評価を行った。
［トランジスタの作製］
まず、上記説明したトランジスタ１００Ａに相当するトランジスタを作製した。本実施例においては、以下に示す試料Ｂを作製した。ただし、試料Ｂのトランジスタにおける導電膜１２０ａと絶縁膜１１８の積層順は、トランジスタ１００Ａと異なる。
なお、試料Ｂは、トランジスタが形成された試料であり、トランジスタのチャネル長Ｌは、４μｍであり、チャネル幅Ｗは１０００μｍである。
［試料Ｂの作製方法］
まず、ガラス基板上に厚さ１００ｎｍのタングステン膜を、スパッタリング装置を用いて形成した。続いて当該導電膜をフォトリソグラフィ法により加工して、第１のゲート電極としての機能を有する導電膜１０４を形成した。
次に、基板及び導電膜１０４上に絶縁膜を４層積層して、第１のゲート絶縁膜としての機能を有する絶縁膜１０６を形成した。絶縁膜１０６は、プラズマ化学気相堆積（ＰＥＣＶＤ）装置を用いて、真空中で連続して形成した。絶縁膜１０６は、下から厚さ５０ｎｍの窒化シリコン膜、厚さ３００ｎｍの窒化シリコン膜、厚さ５０ｎｍの窒化シリコン膜、厚さ１５ｎｍの酸化窒化シリコン膜をそれぞれ用いた。
次に、絶縁膜１０６上に２層の金属酸化物膜（第１の金属酸化物膜、第２の金属酸化物膜）を順に形成した。次に、当該積層された金属酸化物膜を島状に加工することで、金属酸化物膜１０８を形成した。
第１の金属酸化物膜は、厚さ２０ｎｍのＩｎ−Ｇａ−Ｚｎ膜を用い、第２の金属酸化物膜は、厚さ２５ｎｍのＩｎ−Ｇａ−Ｚｎ膜を用いた。
第１の金属酸化物膜は、基板温度を１３０℃として、流量１８０ｓｃｃｍのアルゴンガスと、流量２０ｓｃｃｍの酸素ガスとをスパッタリング装置のチャンバー内に導入し、圧力を０．６Ｐａとし、インジウムと、ガリウムと、亜鉛とを有する金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に、２．５ｋｗの交流電力を印加することで形成した。第１の金属酸化物膜の成膜時における酸素流量比は１０％である。
第２の金属酸化物膜は、上記第１の金属酸化物膜の成膜条件においてスパッタリングガスの流量を変えて成膜した。具体的には、チャンバーへのアルゴンガスの導入を停止し、流量２００ｓｃｃｍの酸素ガスをスパッタリング装置のチャンバー内に導入することで形成した。なお、第２の金属酸化物膜の成膜時における酸素流量比は１００％である。
次に、熱処理を行った。当該熱処理として、加熱温度を３５０℃とし、窒素雰囲気で１時間熱処理を行った後、窒素と酸素との混合ガス雰囲気下で、１時間の熱処理を行った。
次に、絶縁膜１０６及び金属酸化物膜１０８上に導電膜を形成し、当該導電膜を加工することで、導電膜１１２ａ、１１２ｂを形成した。ここでは、導電膜としては、厚さ５０ｎｍのタングステン膜と、厚さ４００ｎｍのアルミニウム膜と、厚さ１００ｎｍのチタン膜を順にスパッタリング装置を用いて形成した。次に、フォトリソグラフィ法により当該導電膜をエッチングして、導電膜１１２ａ、１１２ｂを形成した。
次に、露出した金属酸化物膜１０８の表面（バックチャネル側）を、リン酸を用いて洗浄した。
次に、絶縁膜１０６、金属酸化物膜１０８、及び導電膜１１２ａ、１１２ｂ上に、絶縁膜１１４を形成し、絶縁膜１１４上に絶縁膜１１６を形成した。絶縁膜１１４及び絶縁膜１１６は、プラズマ化学気相堆積（ＰＥＣＶＤ）装置を用いて、真空中で連続して形成した。絶縁膜１１４は、厚さ３０ｎｍの酸化窒化シリコン膜、絶縁膜１１６は、厚さ４００ｎｍの酸化窒化シリコン膜をそれぞれ用いた。
次に、熱処理を行った。当該熱処理として、加熱温度は３５０℃とし、窒素雰囲気で１時間熱処理を行った。
次に、絶縁膜１１６上に導電膜を形成した。導電膜は、スパッタリング装置を用いて、厚さ６ｎｍのＩＴＳＯ膜を形成した。
次に、プラズマ処理法により導電膜に酸素を通過させて、絶縁膜１１６に酸素を添加した。プラズマ処理法として、酸素ガスを含む雰囲気にてプラズマを放電させた。
次に、導電膜をエッチングした。
次に、絶縁膜１１６上に絶縁膜１１８を形成した。絶縁膜１１８として、プラズマ化学気相堆積（ＰＥＣＶＤ）装置を用いて、厚さ１００ｎｍの窒化シリコン膜を形成した。
次に、絶縁膜の所望の領域に開口部を形成した。開口部の形成方法としては、ドライエッチング法を用いた。
次に、開口部を充填するように、導電膜を形成し、当該導電膜を島状に加工することで、第２のゲート電極としての機能を有する導電膜１２０ａを形成した。導電膜１２０ａとしては、厚さ１００ｎｍのＩＴＳＯ膜を、スパッタリング装置を用いて形成した。
次に、絶縁膜１１８及び導電膜１２０ａ上に絶縁膜を形成した。絶縁膜としては、厚さ１．５μｍのアクリル系の感光性樹脂を用いた。
以上のようにして、試料Ｂを作製した。
［信頼性評価］
次に、試料Ｂのトランジスタの信頼性評価を行った。信頼性評価は、トランジスタにパルス電圧を繰り返し印加することによりトランジスタを駆動し、オン電流の変化率を評価した。
試験条件としては、室温（２５℃）環境下で、ソース電極に−８Ｖの定電位を印加した状態で、第１のゲート電極、第２のゲート電極、及びドレイン電極に、それぞれハイレベル電圧が２０Ｖ、ローレベル電圧が−８Ｖであるパルス電圧を印加した。周期は５８．４μｓｅｃであり、パルス電圧は、２０Ｖの期間を２０％（１周期あたり１１．６８μｓｅｃ）、−８Ｖの期間を８０％（すなわち、デューティ比を２０％）とした。ソース電流（Ｉｓ）の上限は１０ｍＡとした。
また、一定期間パルス電圧を印加した後、トランジスタのオン電流を測定した。オン電流の測定条件としては、ゲート電圧（Ｖｇ）及びバックゲート電圧（Ｖｂｇ）を、１５Ｖとし、ソース電圧（Ｖｓ）を０Ｖ（ｃｏｍｍ）とし、ドレイン電圧（Ｖｄ）を、５Ｖとした。また、測定のサンプリング期間を７．５ｍｓｅｃ（デューティ比７．５％）とした。
測定結果を図５６に示す。図５６（Ａ）は、測定結果を片対数グラフで示し、図５６（Ｂ）は測定結果を両対数グラフで示す。図５６（Ａ）及び図５６（Ｂ）はそれぞれ、横軸は測定時間を示し、縦軸は信頼性評価におけるオン電流の変化率を示す。図５６（Ｂ）より、オン電流が劣化によって７０％に低下するのは、約３６４時間と予想される。以上の結果より、本発明の一態様の金属酸化物を用いたトランジスタは、信頼性の高いトランジスタであることが確認できた。
本実施例では、本発明の一態様のトランジスタを作製し、信頼性評価を行った。
［トランジスタの作製］
まず、上記説明したトランジスタ１００Ａに相当するトランジスタを作製した。本実施例においては、以下に示す試料Ｃを作製した。
なお、試料Ｃは、トランジスタが形成された試料であり、トランジスタのチャネル長Ｌは、３μｍであり、チャネル幅Ｗは５０μｍである。
［試料Ｃの作製方法］
まず、ガラス基板上に厚さ１００ｎｍのタングステン膜を、スパッタリング装置を用いて形成した。続いて当該導電膜をフォトリソグラフィ法により加工して、第１のゲート電極としての機能を有する導電膜１０４を形成した。
次に、基板及び導電膜１０４上に絶縁膜を４層積層して、第１のゲート絶縁膜としての機能を有する絶縁膜１０６を形成した。絶縁膜１０６は、プラズマ化学気相堆積（ＰＥＣＶＤ）装置を用いて、真空中で連続して形成した。絶縁膜１０６は、下から厚さ５０ｎｍの窒化シリコン膜、厚さ３００ｎｍの窒化シリコン膜、厚さ５０ｎｍの窒化シリコン膜、厚さ１５ｎｍの酸化窒化シリコン膜をそれぞれ用いた。
次に、絶縁膜１０６上に２層の金属酸化物膜（第１の金属酸化物膜、第２の金属酸化物膜）を順に形成した。次に、当該積層された金属酸化物膜を島状に加工することで、金属酸化物膜１０８を形成した。
第１の金属酸化物膜は、厚さ１０ｎｍのＩｎ−Ｇａ−Ｚｎ膜を用い、第２の金属酸化物膜は、厚さ２５ｎｍのＩｎ−Ｇａ−Ｚｎ膜を用いた。
第１の金属酸化物膜は、基板温度を１３０℃として、流量１８０ｓｃｃｍのアルゴンガスと、流量２０ｓｃｃｍの酸素ガスとをスパッタリング装置のチャンバー内に導入し、圧力を０．６Ｐａとし、インジウムと、ガリウムと、亜鉛とを有する金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に、２．５ｋｗの交流電力を印加することで形成した。第１の金属酸化物膜の成膜時における酸素流量比は１０％である。
第２の金属酸化物膜は、上記第１の金属酸化物膜の成膜条件においてスパッタリングガスの流量を変えて成膜した。具体的には、チャンバーへのアルゴンガスの導入を停止し、流量２００ｓｃｃｍの酸素ガスをスパッタリング装置のチャンバー内に導入することで形成した。なお、第２の金属酸化物膜の成膜時における酸素流量比は１００％である。
次に、熱処理を行った。当該熱処理として、加熱温度を３５０℃とし、窒素雰囲気で１時間熱処理を行った後、窒素と酸素との混合ガス雰囲気下で、１時間の熱処理を行った。
次に、絶縁膜１０６及び金属酸化物膜１０８上に導電膜を形成し、当該導電膜を加工することで、導電膜１１２ａ、１１２ｂを形成した。ここでは、導電膜としては、厚さ５０ｎｍのタングステン膜と、厚さ４００ｎｍのアルミニウム膜と、厚さ１００ｎｍのチタン膜を順にスパッタリング装置を用いて形成した。次に、フォトリソグラフィ法により当該導電膜をエッチングして、導電膜１１２ａ、１１２ｂを形成した。
次に、露出した金属酸化物膜１０８の表面（バックチャネル側）を、リン酸を用いて洗浄した。
次に、絶縁膜１０６、金属酸化物膜１０８、及び導電膜１１２ａ、１１２ｂ上に、絶縁膜１１４を形成し、絶縁膜１１４上に絶縁膜１１６を形成した。絶縁膜１１４及び絶縁膜１１６は、プラズマ化学気相堆積（ＰＥＣＶＤ）装置を用いて、真空中で連続して形成した。絶縁膜１１４は、厚さ３０ｎｍの酸化窒化シリコン膜、絶縁膜１１６は、厚さ３００ｎｍの酸化窒化シリコン膜をそれぞれ用いた。
絶縁膜１１６の成膜後、真空中で連続して、プラズマ処理法により、絶縁膜１１６に酸素を添加した。プラズマ処理法として、酸素ガスを含む雰囲気にてプラズマを放電させた。
次に、熱処理を行った。当該熱処理として、加熱温度は３５０℃とし、窒素雰囲気で１時間熱処理を行った。
次に、２層の金属酸化物膜を形成し、当該２層の金属酸化物膜を島状に加工することで、第２のゲート電極としての機能を有する導電膜１２０ａを形成した。
１層目の金属酸化物膜には、厚さ１０ｎｍのＩｎ−Ｇａ−Ｚｎ膜を用い、２層目の金属酸化物膜は、厚さ９０ｎｍのＩｎ−Ｇａ−Ｚｎ膜を用いた。
１層目の金属酸化物膜は、基板温度を１７０℃として、流量２００ｓｃｃｍの酸素ガスをスパッタリング装置のチャンバー内に導入し、圧力を０．６Ｐａとし、インジウムと、ガリウムと、亜鉛とを有する金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に、２．５ｋｗの交流電力を印加することで形成した。なお、１層目の金属酸化物膜の成膜時における酸素流量比は１００％である。
２層目の金属酸化物膜は、上記１層目の金属酸化物膜の成膜条件においてスパッタリングガスの流量を変えて成膜した。具体的には、流量１８０ｓｃｃｍのアルゴンガスと、流量２０ｓｃｃｍの酸素ガスとをスパッタリング装置のチャンバー内に導入することで形成した。２層目の金属酸化物膜の成膜時における酸素流量比は１０％である。
次に、導電膜１２０ａ上に絶縁膜１１８を形成した。絶縁膜１１８として、プラズマ化学気相堆積（ＰＥＣＶＤ）装置を用いて、厚さ１００ｎｍの窒化シリコン膜を形成した。
次に、絶縁膜１１８上に絶縁膜を形成した。絶縁膜としては、厚さ１．５μｍのアクリル系の感光性樹脂を用いた。
以上のようにして、試料Ｃを作製した。
［トランジスタのＩｄ−Ｖｇ特性］
次に、上記作製した試料ＣのトランジスタのＩｄ−Ｖｇ特性を測定した。なお、トランジスタのＩｄ−Ｖｇ特性の測定条件としては、Ｖｇ及びＶｂｇを、−１５Ｖから＋２０Ｖまで０．２５Ｖのステップで印加した。また、Ｖｓを０Ｖ（ｃｏｍｍ）とし、Ｖｄを、０．１Ｖ及び２０Ｖとした。
図５７に、試料ＣのＩｄ−Ｖｇ特性結果をそれぞれ示す。なお、図５７において、第１縦軸がＩｄ（Ａ）を、第２縦軸が電界効果移動度（μＦＥ（ｃｍ２／Ｖｓ））を、横軸がＶｇ（Ｖ）を、それぞれ表す。なお、電界効果移動度については、Ｖｄを２０Ｖで測定した際の値である。
図５７に示すように、電界効果移動度が高く、優れたスイッチング特性を有するトランジスタを作製できたことが分かった。
トランジスタの作製工程において、金属酸化物膜（酸化物半導体膜）は様々な工程でダメージに曝される。具体的には、ソース電極及びドレイン電極の成膜工程、ソース電極及びドレイン電極のエッチング工程（特にドライエッチング工程）、及びパッシベーション膜の成膜工程などで、金属酸化物膜はダメージを受けることがある。
本実施例では、金属酸化物膜上に、パッシベーション膜またはソース電極及びドレイン電極を成膜した試料をＥＳＲ分析することで、成膜によるダメージの評価を行った。
本実施例のＥＳＲ分析では、ｇ値が１．９付近のシグナルに着目した。このＥＳＲシグナルは、金属酸化物膜中のドナーである酸素欠損（Ｖｏ）中に入った水素に起因する伝導電子スピン共鳴によるものと考えられる。
図５８（Ａ）、（Ｂ）に、本実施例の試料のＥＳＲ分析から定量されたスピン密度を示す。本実施例では、金属酸化物として、ｎｃ−ＩＧＺＯとＣＡＡＣ−ＩＧＺＯの２つを用いた。図５８（Ａ）は、金属酸化物膜上にパッシベーション膜（ＳｉＯＮ膜）を成膜した試料の結果である。図５８（Ｂ）は、金属酸化物膜上にソース電極及びドレイン電極（Ｗ膜）を成膜した試料の結果である。
図５８（Ａ）、（Ｂ）に示すように、ｎｃ−ＩＧＺＯに比べて、ＣＡＡＣ−ＩＧＺＯは、酸素欠損中に入った水素に起因するＥＳＲシグナルが小さいことがわかった。つまり、ＣＡＡＣ−ＩＧＺＯは、トランジスタの作製工程において、特に、ダメージを受けにくく、低抵抗化しにくいことがわかった。
１００Ａ トランジスタ
１００Ｃ トランジスタ
１００Ｄ トランジスタ
１００Ｅ トランジスタ
１０２ 基板
１０４ 導電膜
１０６ 絶縁膜
１０８ 金属酸化物膜
１０８＿１ 金属酸化物膜
１０８＿１＿０ 金属酸化物膜
１０８＿２ 金属酸化物膜
１０８＿２＿０ 金属酸化物膜
１１２ａ 導電膜
１１２ａ＿１ 導電膜
１１２ａ＿２ 導電膜
１１２ａ＿３ 導電膜
１１２ｂ 導電膜
１１２ｂ＿１ 導電膜
１１２ｂ＿２ 導電膜
１１２ｂ＿３ 導電膜
１１４ 絶縁膜
１１６ 絶縁膜
１１７ 開口部
１１８ 絶縁膜
１１９ 絶縁膜
１２０ 導電膜
１２０ａ 導電膜
１２０ａ＿１ 導電膜
１４２ａ 開口部
１９１ ターゲット
１９２ プラズマ
１９３ ターゲット
１９４ プラズマ
２００Ａ トランジスタ
２００Ｂ トランジスタ
２０４ 導電膜
２０５ 容量配線
２０８ 金属酸化物膜
２０８＿１ 金属酸化物膜
２０８＿２ 金属酸化物膜
２０９ 金属酸化物膜
２０９＿１ 金属酸化物膜
２０９＿２ 金属酸化物膜
２１０ 導電膜
２１０＿１ 導電膜
２１０＿２ 導電膜
２１１ 開口部
２１２ａ 導電膜
２１２ｂ 導電膜
２１３ 導電膜
２２０ａ 導電膜
２２０ａ＿１ 導電膜
２４２ａ 開口部
２４２ｂ 開口部
２５０ 容量素子
２５０ａ 容量素子
３３１ プロファイル群
３３２ プロファイル群
３４１ プロファイル群
３４２ プロファイル群
５０１ 画素回路
５０２ 画素部
５０４ 駆動回路部
５０４ａ ゲートドライバ
５０４ｂ ソースドライバ
５０６ 保護回路
５０７ 端子部
５５０ トランジスタ
５５２ トランジスタ
５５４ トランジスタ
５６０ 容量素子
５６２ 容量素子
５７０ 液晶素子
５７２ 発光素子
６０１ 画素部
６０１＿１ 領域
６０１＿２ 領域
６０１＿３ 領域
６０１＿４ 領域
６０２ 負荷
６０３ ソースドライバ
６０５ ゲートドライバ
６０７ 端子部
６０９ 配線
６１１ 配線
６１３ 配線
６２１ 画素部
６２１＿１ 領域
６２１＿２ 領域
６２１＿３ 領域
６２１＿４ 領域
６２３ 画素
７００ 表示装置
７０１ 基板
７０２ 画素部
７０４ ソースドライバ回路部
７０５ 基板
７０６ ゲートドライバ回路部
７０８ ＦＰＣ端子部
７１０ 信号線
７１１ 配線部
７１２ シール材
７１６ ＦＰＣ
７３０ 絶縁膜
７３２ 封止膜
７３４ 絶縁膜
７３５ 絶縁膜
７３６ 着色膜
７３８ 遮光膜
７５０ トランジスタ
７５２ トランジスタ
７６０ 接続電極
７７０ 絶縁膜
７７２ 導電膜
７７３ 絶縁膜
７７４ 導電膜
７７５ 液晶素子
７７６ 液晶層
７７８ 構造体
７８０ 異方性導電膜
７８２ 発光素子
７８６ ＥＬ層
７８８ 導電膜
７９１ タッチパネル
７９２ 絶縁膜
７９３ 電極
７９４ 電極
７９５ 絶縁膜
７９６ 電極
７９７ 絶縁膜
８００ 表示装置
８１０ 表示ユニット
８１５ コントローラＩＣ
８２０ タッチセンサユニット
８４０ ホスト
８４３ 光センサ
８４４ 開閉センサ
８４５ 光
８５０ インタフェース
８５１ フレームメモリ
８５２ デコーダ
８５３ センサコントローラ
８５４ コントローラ
８５５ クロック生成回路
８６０ 画像処理部
８６１ ガンマ補正回路
８６２ 調光回路
８６３ 調色回路
８６４ 補正回路
８７０ メモリ
８７３ タイミングコントローラ
８７５ レジスタ
８７５Ａ スキャンチェーンレジスタ部
８７５Ｂ レジスタ部
８８４ タッチセンサコントローラ
８９０ 領域
９０２ 制御部
９０３ セルアレイ
９０４ センスアンプ回路
９０５ ドライバ
９０６ メインアンプ
９０７ 入出力回路
９０８ 周辺回路
９０９ メモリセル
９３０ レジスタ
９３１ レジスタ
９４７ 保持回路
９４８ セレクタ
９４９ フリップフロップ回路
９５０ インバータ
９５５ インバータ
９５７ アナログスイッチ
９５８ アナログスイッチ
９６１ インバータ
９６３ インバータ
９６４ クロックドインバータ
９６５ アナログスイッチ
９６６ バッファ
１５００ 放送システム
１５００Ａ 放送システム
１５０１ 電子機器システム
１５０１Ａ 電子機器システム
１５１０ カメラ
１５１１ 送信装置
１５１２ 受信装置
１５１３ 表示装置
１５２０ イメージセンサ
１５２１ 画像処理装置
１５２２ エンコーダ
１５２２Ａ エンコーダ
１５２２Ｂ エンコーダ
１５２３ 変調器
１５３０ 画像生成装置
１５４０ Ｒａｗデータ
１５４１ 映像データ
１５４１Ａ 映像データ
１５４１Ｂ 映像データ
１５４２ 符号化データ
１５４２Ａ 符号化データ
１５４２Ｂ 符号化データ
１５４３ 放送信号
１５６０ ＴＶ
１５６１ 放送局
１５６２ 人工衛星
１５６３ 電波塔
１５６４ アンテナ
１５６５ アンテナ
１５６６Ａ 電波
１５６６Ｂ 電波
１５６７Ａ 電波
１５６７Ｂ 電波
１５７１ 受信装置
１５７２ 無線機
１５７３ 無線機
１５７４ 受信装置
１５７５ コネクタ部
７０００ 表示モジュール
７００１ 上部カバー
７００２ 下部カバー
７００６ 表示パネル
７００９ フレーム
７０１０ プリント基板
７０１１ バッテリ
７０１５ 発光部
７０１６ 受光部
７０１７ａ 導光部
７０１７ｂ 導光部
７０１８ 光
８０００ カメラ
８００１ 筐体
８００２ 表示部
８００３ 操作ボタン
８００４ シャッターボタン
８００６ レンズ
８１００ ファインダー
８１０１ 筐体
８１０２ 表示部
８１０３ ボタン
８２００ ヘッドマウントディスプレイ
８２０１ 装着部
８２０２ レンズ
８２０３ 本体
８２０４ 表示部
８２０５ ケーブル
８２０６ バッテリ
８３００ ヘッドマウントディスプレイ
８３０１ 筐体
８３０２ 表示部
８３０４ 固定具
８３０５ レンズ
９０００ 筐体
９００１ 表示部
９００３ スピーカ
９００５ 操作キー
９００６ 接続端子
９００７ センサ
９００８ マイクロフォン

Claims (17)

  1. 画素部と、前記画素部を駆動する駆動回路とを有し、
    前記駆動回路は、第１のトランジスタを有し、
    前記画素部は、第２のトランジスタ及び前記第２のトランジスタに電気的に接続される画素電極を有し、
    前記第１のトランジスタは、第１のゲート電極と、第２のゲート電極と、前記第１のゲート電極及び前記第２のゲート電極の間に設けられ、且つチャネルの機能を有する第１の金属酸化物膜と、を有し、
    前記第１のゲート電極及び前記第２のゲート電極は、電気的に接続され、
    前記第２のトランジスタは、チャネルの機能を有する第２の金属酸化物膜を有し、
    前記画素電極は、第３の金属酸化物膜で形成され、
    前記第３の金属酸化物膜は、前記第２の金属酸化物膜より水素濃度が高い領域を有し、
    前記第１の金属酸化物膜、前記第２の金属酸化物膜、及び前記第３の金属酸化物膜は、それぞれ第１の領域及び第２の領域を有し、
    前記第１の領域は、ＩｎまたはＺｎと、酸素とを有し、
    前記第２の領域は、Ｉｎまたは元素Ｍと、酸素とを有し、
    前記第１の領域及び前記第２の領域は、モザイク状に分散または分布している、
    ことを特徴とする表示装置。
  2. 請求項１において、
    前記第１の金属酸化物膜及び前記第２のトランジスタ上に絶縁膜が設けられ、
    前記絶縁膜は、前記第２のトランジスタ上において開口部を有し、
    前記第２の金属酸化物膜は、ゲート絶縁膜上に設けられ、
    前記第１のゲート電極及び前記第２のゲート電極の一方、並びに前記第３の金属酸化物膜は、前記絶縁膜上に設けられ、
    前記第３の金属酸化物膜は、前記絶縁膜の開口部において、前記第２のトランジスタと電気的に接続される、
    ことを特徴とする表示装置。
  3. 請求項１において、
    前記第１の金属酸化物膜及び前記第２のトランジスタ上に第１の絶縁膜及び第２の絶縁膜が順に積層して設けられ、
    前記第１の絶縁膜及び前記第２の絶縁膜はそれぞれ、前記第２のトランジスタ上において開口部を有し、
    前記第２の金属酸化物膜は、ゲート絶縁膜上に設けられ、
    前記第１のゲート電極及び前記第２のゲート電極の一方は、前記第１の絶縁膜上に設けられ、
    前記第３の金属酸化物膜は、前記第２の絶縁膜上に設けられ、
    前記第３の金属酸化物膜は、前記第１の絶縁膜及び前記第２の絶縁膜それぞれの開口部において、前記第２のトランジスタと電気的に接続される、
    ことを特徴とする表示装置。
  4. 請求項３において、
    前記第１の絶縁膜は、無機絶縁膜を有し、
    前記第２の絶縁膜は、有機樹脂膜を有する、
    ことを特徴とする表示装置。
  5. 請求項１において、
    前記第２のトランジスタは、第３のゲート電極と、ゲート絶縁膜と、を有し、
    前記第２の金属酸化物膜及び前記第３の金属酸化物膜は、前記ゲート絶縁膜上に設けられる、
    ことを特徴とする表示装置。
  6. 画素部と、前記画素部を駆動する駆動回路とを有し、
    前記駆動回路は、第１のトランジスタを有し、
    前記画素部は、第２のトランジスタ及び前記第２のトランジスタに電気的に接続される画素電極を有し、
    前記第２のトランジスタ上に第１の絶縁膜及び第２の絶縁膜が順に積層して設けられ、
    前記第１の絶縁膜及び前記第２の絶縁膜はそれぞれ、前記第２のトランジスタ上において開口部を有し、
    前記第１のトランジスタは、第１のゲート電極と、第２のゲート電極と、前記第１のゲート電極及び前記第２のゲート電極の間に設けられ、且つチャネルの機能を有する第１の金属酸化物膜と、を有し、
    前記第１のゲート電極及び前記第２のゲート電極は、電気的に接続され、
    前記第２のトランジスタは、チャネルの機能を有する第２の金属酸化物膜を有し、
    前記第１のゲート電極及び前記第２のゲート電極の一方は、前記第１の絶縁膜上に設けられ、
    前記画素電極は、前記第２の絶縁膜上に設けられ、
    前記画素電極は、前記第１の絶縁膜及び前記第２の絶縁膜それぞれの開口部において、前記第２のトランジスタと電気的に接続され、
    前記第１の金属酸化物膜及び前記第２の金属酸化物膜は第１の領域及び第２の領域を有し、
    前記第１の領域は、ＩｎまたはＺｎと、酸素とを有し、
    前記第２の領域は、Ｉｎまたは元素Ｍと、酸素とを有し、
    前記第１の領域及び前記第２の領域は、モザイク状に分散または分布している、
    ことを特徴とする表示装置。
  7. 請求項６において、
    前記第１の絶縁膜は、無機絶縁膜を有し、
    前記第２の絶縁膜は、有機樹脂膜を有する、
    ことを特徴とする表示装置。
  8. 請求項１乃至請求項５のいずれか一項において、
    前記第３の金属酸化物膜の水素濃度は、１×１０２０ａｔｏｍｓ／ｃｍ３以上である、
    ことを特徴とする表示装置。
  9. 請求項１乃至請求項５のいずれか一項において、
    前記第１の金属酸化物膜、前記第２の金属酸化物膜、及び前記第３の金属酸化物膜はそれぞれ、
    前記Ｉｎ、前記Ｍ、及び前記Ｚｎの原子数の総和に対して、
    前記Ｉｎの含有量が４０％以上５０％以下の領域と、前記Ｍの含有量が５％以上３０％以下の領域と、を有する、
    ことを特徴とする表示装置。
  10. 請求項１乃至請求項５のいずれか一項において、
    前記第１の金属酸化物膜、前記第２の金属酸化物膜、及び前記第３の金属酸化物膜はそれぞれ、
    前記Ｉｎ、前記Ｍ、及び前記Ｚｎの原子数の比がＩｎ：Ｍ：Ｚｎ＝４：ｘ：ｙのとき、ｘが１．５以上２．５以下であり、且つｙが２以上４以下である、
    ことを特徴とする表示装置。
  11. 請求項１乃至請求項５のいずれか一項において、
    前記第１の金属酸化物膜、前記第２の金属酸化物膜、及び前記第３の金属酸化物膜はそれぞれ、
    前記Ｉｎ、前記Ｍ、及び前記Ｚｎの原子数の比がＩｎ：Ｍ：Ｚｎ＝５：ｘ：ｙのとき、ｘが０．５以上１．５以下であり、且つｙが５以上７以下である、
    ことを特徴とする表示装置。
  12. 請求項６または請求項７において、
    前記第１の金属酸化物膜及び前記第２の金属酸化物膜はそれぞれ、
    前記Ｉｎ、前記Ｍ、及び前記Ｚｎの原子数の総和に対して、
    前記Ｉｎの含有量が４０％以上５０％以下の領域と、前記Ｍの含有量が５％以上３０％以下の領域と、を有する、
    ことを特徴とする表示装置。
  13. 請求項６または請求項７において、
    前記第１の金属酸化物膜及び前記第２の金属酸化物膜はそれぞれ、
    前記Ｉｎ、前記Ｍ、及び前記Ｚｎの原子数の比がＩｎ：Ｍ：Ｚｎ＝４：ｘ：ｙのとき、ｘが１．５以上２．５以下であり、且つｙが２以上４以下である、
    ことを特徴とする表示装置。
  14. 請求項６または請求項７において、
    前記第１の金属酸化物膜及び前記第２の金属酸化物膜はそれぞれ、
    前記Ｉｎ、前記Ｍ、及び前記Ｚｎの原子数の比がＩｎ：Ｍ：Ｚｎ＝５：ｘ：ｙのとき、ｘが０．５以上１．５以下であり、且つｙが５以上７以下である、
    ことを特徴とする表示装置。
  15. 請求項１乃至請求項１４のいずれか一項において、
    前記元素Ｍは、ガリウム、アルミニウム、シリコン、ホウ素、イットリウム、スズ、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、及びマグネシウムの中から選ばれたいずれか一つまたは複数である、
    ことを特徴とする表示装置。
  16. 請求項１乃至請求項１５のいずれか一項において、
    前記第１のトランジスタは、デュアルゲート構造であり、
    前記第２のトランジスタは、シングルゲート構造である、
    ことを特徴とする表示装置。
  17. 請求項１乃至請求項１６のいずれか一項に記載の表示装置と、
    受信装置と、を有する電子機器。
JP2017171722A 2016-09-12 2017-09-07 表示装置及び電子機器 Active JP7113602B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022118918A JP7560512B2 (ja) 2016-09-12 2022-07-26 半導体装置

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP2016178106 2016-09-12
JP2016178106 2016-09-12
JP2016183322 2016-09-20
JP2016183322 2016-09-20
JP2016233577 2016-11-30
JP2016233577 2016-11-30
JP2017099483 2017-05-19
JP2017099483 2017-05-19

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022118918A Division JP7560512B2 (ja) 2016-09-12 2022-07-26 半導体装置

Publications (3)

Publication Number Publication Date
JP2018190949A true JP2018190949A (ja) 2018-11-29
JP2018190949A5 JP2018190949A5 (ja) 2020-10-08
JP7113602B2 JP7113602B2 (ja) 2022-08-05

Family

ID=61560992

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017171722A Active JP7113602B2 (ja) 2016-09-12 2017-09-07 表示装置及び電子機器
JP2022118918A Active JP7560512B2 (ja) 2016-09-12 2022-07-26 半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2022118918A Active JP7560512B2 (ja) 2016-09-12 2022-07-26 半導体装置

Country Status (7)

Country Link
US (1) US10276594B2 (ja)
JP (2) JP7113602B2 (ja)
KR (1) KR102403389B1 (ja)
CN (2) CN109643735B (ja)
DE (1) DE112017004584T5 (ja)
TW (1) TWI743187B (ja)
WO (1) WO2018047067A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020092222A (ja) * 2018-12-07 2020-06-11 日新電機株式会社 薄膜トランジスタ及びその製造方法
WO2020195268A1 (ja) * 2019-03-28 2020-10-01 株式会社ジャパンディスプレイ 半導体装置
JPWO2021166940A1 (ja) * 2020-02-20 2021-08-26

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12150755B1 (en) * 2012-09-25 2024-11-26 Micro Mobio Corporation Integrated display with antenna system and method
DE112018000392T5 (de) * 2017-01-16 2019-09-26 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
US10460822B2 (en) * 2017-08-23 2019-10-29 Arm Limited Memory with a controllable I/O functional unit
CN108376695B (zh) * 2018-02-05 2021-01-08 惠科股份有限公司 一种显示面板和显示装置
US11552111B2 (en) 2018-04-20 2023-01-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP7410935B2 (ja) 2018-05-24 2024-01-10 ザ リサーチ ファウンデーション フォー ザ ステイト ユニバーシティー オブ ニューヨーク 容量性センサ
KR102557031B1 (ko) * 2018-12-28 2023-07-19 삼성전자주식회사 금속 베젤을 이용하는 안테나 모듈 및 그것을 포함하는 전자 장치
US12463322B1 (en) 2019-04-03 2025-11-04 Micro Mobio Corporation Antenna in display
US11036322B2 (en) * 2019-06-24 2021-06-15 Wuhan China Star Optoelectronics Technology Co., Ltd Array substrate and method of manufacturing same
JP2021002633A (ja) * 2019-06-25 2021-01-07 日新電機株式会社 酸化物半導体の加工法方法及び薄膜トランジスタの製造方法
KR102727034B1 (ko) 2019-09-03 2024-11-07 삼성디스플레이 주식회사 표시 장치 및 제조 방법
CN111243540A (zh) * 2020-02-21 2020-06-05 合肥鑫晟光电科技有限公司 一种显示面板的驱动方法、其驱动电路及显示装置
JP7454971B2 (ja) * 2020-03-17 2024-03-25 東京エレクトロン株式会社 検出方法及びプラズマ処理装置
KR102765756B1 (ko) * 2020-11-17 2025-02-13 삼성디스플레이 주식회사 표시 장치
JP7595190B2 (ja) * 2021-04-12 2024-12-05 グーグル エルエルシー 複数のディスプレイリフレッシュレートのシームレス移行のためのガンマカーブの再較正
US12382700B2 (en) 2021-12-09 2025-08-05 AUO Corporation Semiconductor device and manufacturing method thereof
CN116343685A (zh) * 2021-12-24 2023-06-27 川奇光电科技（扬州）有限公司 电子纸显示装置及电子纸显示面板
KR20230155700A (ko) * 2022-05-04 2023-11-13 경희대학교 산학협력단 강유전성 박막 트랜지스터를 이용한 디스플레이 화소 회로 및 그 구동 방법
CN115148152B (zh) * 2022-06-28 2025-06-27 昆山国显光电有限公司 显示面板及其温度侦测方法、显示装置
TWI825888B (zh) * 2022-08-02 2023-12-11 元太科技工業股份有限公司 觸控顯示裝置及其製作方法
JP2024137422A (ja) * 2023-03-24 2024-10-07 キオクシア株式会社 半導体装置及び半導体記憶装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006528843A (ja) * 2003-07-25 2006-12-21 ヒューレット−パッカード デベロップメント カンパニー エル．ピー． 三元化合物チャネル層を有する半導体デバイス
JP2011040730A (ja) * 2009-07-17 2011-02-24 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2015130487A (ja) * 2013-12-02 2015-07-16 株式会社半導体エネルギー研究所 表示装置
JP2015188054A (ja) * 2013-10-22 2015-10-29 株式会社半導体エネルギー研究所 表示装置
JP2016136633A (ja) * 2009-08-07 2016-07-28 株式会社半導体エネルギー研究所 半導体装置

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9306078B2 (en) 2008-09-08 2016-04-05 Cbrite Inc. Stable amorphous metal oxide semiconductor
CN102484135B (zh) 2009-09-04 2016-01-20 株式会社东芝 薄膜晶体管及其制造方法
KR101877149B1 (ko) 2009-10-08 2018-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체층, 반도체 장치 및 그 제조 방법
KR101801540B1 (ko) 2009-10-16 2017-11-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 액정 표시 장치를 포함한 전자 기기
KR101293261B1 (ko) 2009-10-21 2013-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 표시 장치를 갖는 전자 기기
TWI562379B (en) 2010-11-30 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing semiconductor device
KR20230004930A (ko) 2012-04-13 2023-01-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN107591316B (zh) 2012-05-31 2021-06-08 株式会社半导体能源研究所 半导体装置
TWI671910B (zh) 2012-09-24 2019-09-11 日商半導體能源研究所股份有限公司 半導體裝置
US9166021B2 (en) 2012-10-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9704894B2 (en) 2013-05-10 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Display device including pixel electrode including oxide
US9583516B2 (en) * 2013-10-25 2017-02-28 Semiconductor Energy Laboratory Co., Ltd. Display device
JP6486660B2 (ja) 2013-11-27 2019-03-20 株式会社半導体エネルギー研究所 表示装置
JP6506545B2 (ja) * 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
US9929279B2 (en) * 2014-02-05 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN118588742A (zh) 2014-02-21 2024-09-03 株式会社半导体能源研究所 半导体膜、晶体管、半导体装置、显示装置以及电子设备
WO2015132697A1 (en) 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10043913B2 (en) 2014-04-30 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor device, display device, module, and electronic device
US20150318171A1 (en) * 2014-05-02 2015-11-05 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide
KR20150126272A (ko) 2014-05-02 2015-11-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물의 제작 방법
KR102333604B1 (ko) 2014-05-15 2021-11-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 이 반도체 장치를 포함하는 표시 장치
JP6587497B2 (ja) 2014-10-31 2019-10-09 株式会社半導体エネルギー研究所 半導体装置
JP6758844B2 (ja) 2015-02-13 2020-09-23 株式会社半導体エネルギー研究所 表示装置
CN107408579B (zh) 2015-03-03 2021-04-02 株式会社半导体能源研究所 半导体装置、该半导体装置的制造方法或包括该半导体装置的显示装置
JP2016183322A (ja) 2015-03-25 2016-10-20 日本ポリプロ株式会社 電気電子機器部品搬送ケース用プロピレン系樹脂組成物及び電気電子機器部品搬送ケース
WO2017149413A1 (en) 2016-03-04 2017-09-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US10516060B2 (en) 2016-03-11 2019-12-24 Semiconductor Energy Laboratory Co., Ltd. Composite and transistor
US9905579B2 (en) 2016-03-18 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
US10388738B2 (en) 2016-04-01 2019-08-20 Semiconductor Energy Laboratory Co., Ltd. Composite oxide semiconductor and method for manufacturing the same
WO2017199130A1 (en) 2016-05-19 2017-11-23 Semiconductor Energy Laboratory Co., Ltd. Composite oxide semiconductor and transistor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006528843A (ja) * 2003-07-25 2006-12-21 ヒューレット−パッカード デベロップメント カンパニー エル．ピー． 三元化合物チャネル層を有する半導体デバイス
JP2011040730A (ja) * 2009-07-17 2011-02-24 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2016136633A (ja) * 2009-08-07 2016-07-28 株式会社半導体エネルギー研究所 半導体装置
JP2015188054A (ja) * 2013-10-22 2015-10-29 株式会社半導体エネルギー研究所 表示装置
JP2015130487A (ja) * 2013-12-02 2015-07-16 株式会社半導体エネルギー研究所 表示装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020092222A (ja) * 2018-12-07 2020-06-11 日新電機株式会社 薄膜トランジスタ及びその製造方法
WO2020116499A1 (ja) * 2018-12-07 2020-06-11 日新電機株式会社 薄膜トランジスタ及びその製造方法
CN113169232A (zh) * 2018-12-07 2021-07-23 日新电机株式会社 薄膜晶体管及其制造方法
WO2020195268A1 (ja) * 2019-03-28 2020-10-01 株式会社ジャパンディスプレイ 半導体装置
JP2020167235A (ja) * 2019-03-28 2020-10-08 株式会社ジャパンディスプレイ 半導体装置
JP7201508B2 (ja) 2019-03-28 2023-01-10 株式会社ジャパンディスプレイ 半導体装置
US12094980B2 (en) 2019-03-28 2024-09-17 Japan Display Inc. Semiconductor device
JPWO2021166940A1 (ja) * 2020-02-20 2021-08-26
JP7657767B2 (ja) 2020-02-20 2025-04-07 株式会社ニコン トランジスタ、電子デバイス及びトランジスタの製造方法

Also Published As

Publication number Publication date
DE112017004584T5 (de) 2019-07-11
CN115857237A (zh) 2023-03-28
US10276594B2 (en) 2019-04-30
KR102403389B1 (ko) 2022-06-03
JP7560512B2 (ja) 2024-10-02
TWI743187B (zh) 2021-10-21
TW201826509A (zh) 2018-07-16
CN109643735A (zh) 2019-04-16
CN109643735B (zh) 2022-12-16
JP7113602B2 (ja) 2022-08-05
US20180076231A1 (en) 2018-03-15
WO2018047067A1 (en) 2018-03-15
JP2022169523A (ja) 2022-11-09
KR20190045930A (ko) 2019-05-03

Similar Documents

Publication Publication Date Title
JP7560512B2 (ja) 半導体装置
KR102662057B1 (ko) 표시 장치 및 전자 기기
JP7762326B2 (ja) 半導体装置
JP7570478B2 (ja) 半導体装置
JP6851166B2 (ja) 半導体装置の作製方法
KR102629293B1 (ko) 반도체 장치, 이 반도체 장치의 제작 방법, 또는 이 반도체 장치를 가지는 표시 장치
JP2022008388A (ja) 半導体装置の作製方法
JP2018148211A (ja) 半導体装置、及び半導体装置の作製方法
CN107735725B (zh) 液晶显示装置及电子设备
WO2018146569A1 (ja) 半導体装置、及び半導体装置の作製方法
JP2018133508A (ja) 半導体装置、及び半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200826

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200826

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220411

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220628

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220726

R150 Certificate of patent or registration of utility model

Ref document number: 7113602

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250