JP2018148164A - パワー半導体モジュール - Google Patents

Abstract

【課題】複数の半導体素子を内蔵し、その一部が短絡故障した場合でも動作可能なパワー半導体ジュールを提供する。【解決手段】パワー半導体モジュールは、半導体素子と、前記半導体素子に直列接続された回路遮断素子と、を備える。前記回路遮断素子は、絶縁体と、前記絶縁体上に設けられた金属層と、を有し、前記金属層は、外部配線にそれぞれ接続される第１部分および第２部分と、溶断部と、を含む。前記第１部分および前記第２部分は、相互に離間して設けられ、前記溶断部は、その両端において前記第１部分および前記第２部分に接続される。前記半導体素子および前記回路遮断素子を通過して流れる電流の流路において、前記電流の流れる方向に垂直な断面は、前記溶断部において前記第１部分および前記第２部分よりも小さい。【選択図】図３

Description

実施形態は、複数の半導体チップを内蔵するパワー半導体モジュールに関する。

コンバータ、インバータ等の電力変換装置は、交通、配送電機器などの産業用途に広く用いられている。これらの電力変換装置の多くは、並列接続された複数の半導体素子を内蔵するパワー半導体モジュールを用いて構成され、各半導体素子の制御ゲートに与えられる信号に応じてオン（導通）とオフ（非導通）とを切り替えるスイッチ動作により電力変換を行う。

これらの電力変換装置において、例えば、並列接続された半導体素子の一部が、何らかの要因により短絡状態となった場合、パワー半導体モジュールには過大な短絡電流が流れる。そして、このような故障モードに対応するために搭載された保護機能が短絡電流を検知すると、電力変換装置は停止される。これにより、電力変換装置に接続された機器の異常発熱や破損といったリスクを低減することはできる。しかしながら、短絡状態の半導体素子がパワー半導体モジュール内に残っている限り、電力変換装置を再起動させることはできない。すなわち、パワー半導体モジュールは、電力変換装置の運用継続という観点で見た場合、その信頼性に寄与するところが少ない。そこで、半導体素子の一部に短絡故障が発生した場合でも、電力変換装置の運転継続を可能とし、そのシステムの冗長化を実現できるパワー半導体モジュールが求められている。

特開昭９−７０１０２号公報 特開２０１１−１９９９４０号公報 特開２０１３−３８８６４号公報 特開２０１４−２３６５３０号公報 特開２０１５−２３７０９号公報

実施形態は、複数の半導体素子を内蔵し、その一部が短絡故障した場合でも動作可能なパワー半導体ジュールを提供する。

実施形態に係るパワー半導体モジュールは、半導体素子と、前記半導体素子に直列接続された回路遮断素子と、を備える。前記回路遮断素子は、絶縁体と、前記絶縁体上に設けられた金属層と、を有し、前記金属層は、外部配線にそれぞれ接続される第１部分および第２部分と、溶断部と、を含む。前記第１部分および前記第２部分は、相互に離間して設けられ、前記溶断部は、その両端において前記第１部分および前記第２部分に接続される。前記半導体素子および前記回路遮断素子を通過して流れる電流の流路において、前記電流の流れる方向に垂直な断面は、前記溶断部において前記第１部分および前記第２部分よりも小さい。

実施形態に係る電力変換装置を示す模式図である。 第１実施形態に係るパワー半導体モジュールを示す模式図である。 第１実施形態に係るパワー半導体モジュールの一部を模式的に示す斜視図である。 第１実施形態に係る回路遮断素子を模式的に示す斜視図である。 第１実施形態に係る回路遮断素子の特性を示す模式図である。 第１実施形態に係る回路遮断素子の特性をモデル化した模式図である。 第１実施形態の変形例に係る回路遮断素子を模式的に示す斜視図である。 第１実施形態の変形例に係る電力変換装置を示す模式図である。 第１実施形態の別の変形例に係る電力変換装置を示す模式図である。 第２実施形態に係る電力変換装置を示す模式図である。 第２実施形態の変形例に係る電力変換装置を示す模式図である。

以下、実施の形態について図面を参照しながら説明する。図面中の同一部分には、同一番号を付してその詳しい説明は適宜省略し、異なる部分について説明する。なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。

（第１実施形態）
図１は、実施形態に係る電力変換装置１を示す模式図である。電力変換装置１は、例えば、直流電力を３相交流変換するＤＣ／ＡＣコンバータである。電力変換装置１は、入力端子Ａ_１、Ａ_２に入力される直流電力を３相交流電力に変換し、出力端子Ｂ_１〜Ｂ_３に接続された交流電動機などの負荷１０に供給する。

図１に示すように、電力変換装置１は、出力端子Ｂ_１〜Ｂ_３にそれぞれ交流電力を出力する変換相２０を含む。変換相２０は、入力端子Ａ_１側および入力端子Ａ_２側にそれぞれ１つのパワー半導体モジュール３０を有する。変換相２０に配置された２つのパワー半導体モジュール３０を交互にオンオフさせるスイッチング動作により、出力端子Ｂ_１〜Ｂ_３にそれぞれ交流電力が出力される。そして、電力変換装置１は、各変換相２０から出力される交流の位相を相互に１２０度ずらすことにより、３相交流電力を出力する。

図２は、出力端子Ｂ_１に交流電力を出力する変換相２０を示す模式図である。同図に示すように、変換相２０は、入力端子Ａ_１およびＡ_２の間において、直列接続された２つのパワー半導体モジュール３０を含む。出力端子Ｂ_１は、２つのパワー半導体モジュール３０の間の電位を出力する。各パワー半導体モジュール３０は、複数の半導体素子４０と、複数の回路遮断素子５０と、を含む。複数の半導体素子４０は並列接続され、各半導体素子４０には、それぞれ１つの回路遮断素子５０が直列接続される。モジュール内に配置される半導体素子４０および回路遮断素子５０の数は、同数である。

例えば、入力端子Ａ_１を正極側端子とすれば、回路遮断素子５０は、半導体素子４０の低電圧側に配置される。以下、本明細書において「配置」とは、各構成要素の空間的配置に限定されず、回路的な配置も意味する。両者の区別は、明細書の説明および関連する図を参酌することにより明らかであろう。

半導体素子４０は、例えば、パワーＭＯＳトランジスタ、もしくは、ＩＧＢＴ（Insulating gate Bipolar Transistor）である。回路遮断素子５０は、例えば、ＮＭＯＳトランジスタのソース電極側、もしくは、Ｎチャネル型ＩＧＢＴのエミッタ電極側に配置される。

例えば、入力端子Ａ_１側に配置されたパワー半導体モジュール３０において、並列接続された複数の半導体素子４０のうちの１つが故障し、ソース・ドレイン間もしくはエミッタ・コレクタ間が短絡した場合、そのパワー半導体モジュール３０をオフ状態とする制御信号が入力されたとしても、故障した半導体素子４０は、導通状態に保持されてしまう。そして、入力端子Ａ_２側に配置されたパワー半導体モジュール３０がオン状態になると、電流は負荷１０側に流れずに変換相２０を通過して入力端子Ａ_１およびＡ_２間に流れる。

このような短絡電流は、健全なパワー半導体モジュール３０では並列接続された半導体素子４０に均等に流れるが、故障した半導体素子４０を含むパワー半導体モジュール３０では、短絡故障した半導体素子４０に集中する。この際、故障した半導体素子４０に直列接続された回路遮断素子５０は、その半導体素子４０と、出力端子Ｂ_１との間、および、入力端子Ａ_２側に配置されたパワー半導体モジュール３０との間の接続を切り離す。例えば、回路遮断素子５０および半導体素子４０を流れる電流の経路における金属配線は、回路遮断素子５０において他の部分よりも電流密度が高くなる部分を有する。そして、回路遮断素子５０は、短絡電流により電流密度が高い部分において溶断され、半導体素子４０を回路から分離する。これにより、入力端子Ａ_１およびＡ_２間に流れる短絡電流を遮断することができる。

また、入力端子Ａ_２側に配置されたパワー半導体モジュール３０において、半導体素子４０のうちの１つが短絡故障した場合には、その半導体素子４０と入力端子Ａ_２との間の電流経路が、回路遮断素子５０により切り離され、入力端子Ａ_１およびＡ_２間に流れる短絡電流が遮断される。

このように、パワー半導体モジュール３０では、並列接続された複数の半導体素子４０の一部が短絡故障したとしても、回路遮断素子５０により故障した半導体素子４０を回路から分離し、それ以外の正常な半導体素子４０によりスイッチング動作を継続することができる。そして、電力変換装置１は、故障した半導体素子４０を含むパワー半導体モジュール３０の出力の低下が許容範囲内であれば、停止することなく動作を継続することができる。

図３は、パワー半導体モジュール３０の一部を模式的に示す斜視図である。パワー半導体モジュール３０は、例えば、実装基板（図示しない）と、その上に設けられた銅パターン３１および３３と、をさらに備える。銅パターン３１は、例えば、正極側の入力端子Ａ_１に接続されており、半導体素子４０は、銅パターン３１の上に並べて配置される。銅パターン３３は、例えば、出力端子Ｂ_１に接続され、回路遮断素子５０は、銅パターン３３の上に並べて配置される。半導体素子４０および回路遮断素子５０は、例えば、ハンダなどの接合材により銅パターン３１および３３にそれぞれマウントされる。

半導体素子４０は、例えば、ＩＧＢＴであり、その表面にエミッタ電極４１とゲートパッド４３とを有する。裏面側のコレクタ電極は、例えば、ハンダを介して銅パターン３１に接続される。回路遮断素子５０は、絶縁体５０ａと、その表面に設けられた金属層５０ｂと、を有する。絶縁体５０ａは、例えば、ガラスもしくはアルミナなどのセラミック基板、であり、金属層５０ｂを銅パターン３３から電気的に絶縁する。金属層５０ｂは、例えば、銅、銅合金、アルミニウムもしくはアルミニウム合金を含む。

図３に示すように、金属層５０ｂは、例えば、金属ワイヤ３５を介して半導体素子４０のエミッタ電極４１に接続される。また、金属層５０ｂは、例えば、金属ワイヤ３７を介して銅パターン３３に接続される。

図４は、回路遮断素子５０を模式的に示す斜視図である。絶縁体５０ａの表面に設けられた金属層５０ｂは、第１部分５３、第２部分５５および溶断部５７を有する。例えば、第１部分５３は、半導体素子４０に金属ワイヤ３５を介して直列接続される。第２部分５５は、第１部分５３から離間して設けられ、金属ワイヤ３７を介して銅パターン３３に接続される。溶断部５７は、第１部分５３と第２部分５５との間に設けられ、その両端は、第１部分５３および第２部分５５にそれぞれ接続される。

溶断部５７は、第１部分５３および第２部分５５よりも電流密度が高くなるように設けられる。すなわち、半導体素子４０および回路遮断素子５０を流れる電流の流路は、電流の流れる方向に垂直な断面が、溶断部５７において第１部分５３および第２部分５５よりも小さくなるように設けられる。

図４に示すように、溶断部５７は、例えば、第１部分５３から第２部分５５へ向かう方向に延びるバー状に設けられる。溶断部５７は、例えば、第１部分５３から第２部分５５へ流れる電流Ｉ_Ｄの方向に直交する断面において断面積Ｓを有する。また、溶断部５７は、電流Ｉ_Ｄの方向に沿った長さＬを有する。

図５は、回路遮断素子５０の特性を示す模式図である。例えば、時間ｔ＝０において、半導体素子４０が短絡故障し、その定格を超える短絡電流が直列接続された回路遮断素子５０に流れる場合の溶断部５７の電流、発熱量および温度の時間変化を表している。

図５に示すように、溶断部５７の電流および発熱量は時間と共に増加する。その後、溶断部５７の発熱による温度上昇につれて、その抵抗値が大きくなり、電流が減少に転じ、発熱量も減少する。これに対し、溶断部５７の温度は、室温Ｔ_Ｒから単調に上昇する。そして、溶断部５７の温度がその融点Ｔｍに達した時、溶断部５７が溶融され、第１部分５３と第２部分５５との間の電流経路が遮断される。

半導体パワーモジュール３０は、例えば、その定格電流の１０倍を超える短絡電流が流れ始めてから時間ｔｒが経過した時点において保護回路を動作させ、その動作を停止するように設計される。したがって、溶断部５７の温度が、その融点Ｔｍに達する時間をｔｓとすれば、溶断部５７は、ｔｓ＜ｔｒとなるように設けられることが好ましい。これにより、保護回路が動作する前に故障した半導体素子４０を回路から分離し、パワー半導体モジュール３０の動作を継続させることができる。半導体パワーモジュール３０の定格電流は、例えば、（半導体素子４０の最大許容電流）×（半導体素子４０の並列数）に設定される。ここで、最大許容電流とは、例えば、半導体素子４０に連続的に流すことが可能な最大電流を意味する。

例えば、半導体素子４０は、最大許容電流の１０倍の電流が流れると熱暴走などにより正常に動作しなくなるおそれがある。そこで、保護回路は、最大許容電流が流れ始めてから、動作不良が生じるまでの時間ｔｒ内において、半導体パワーモジュール３０を停止させるように設計される。半導体素子４０がシリコンを材料とする場合、時間ｔｒは、例えば、１０μ秒程度となるように設計される。半導体素子４０が炭化シリコン（ＳｉＣ）を材料とする場合には、時間ｔｒは、例えば、５μ秒程度となるように設計される。

図６は、回路遮断素子５０のモデル化された特性を示す模式図である。溶断部５７の電流ｉおよび発熱量Ｑは、時間ｔ＝０においてステップ状に発生し、時間ｔに対して一定とする。この場合、溶断部５７の抵抗は、所定の温度の値を用い、温度温度Ｔに依存せず一定とする。例えば、銅を材料とする場合、Ｔ＝１０００℃の抵抗値を用いる。結果として、溶断部５７の温度変化量ΔＴ（＝Ｔ−Ｔ_Ｒ）は、次式（１）を用いて算出され、時間ｔに対して室温Ｔ_Ｒからリニアに増加する。

ここで、Ｑ_Ｔ（＝Ｑ×ｔ）は累積発熱量、Ｃは熱容量、ｒは比抵抗、ρは密度、ｃは比熱である。

式（１）に示すように、溶断部５７の温度変化量ΔＴは、電流iおよび時間ｔを変数とする関数として表され、材料の比抵抗ｒ、密度ρ、比熱ｃおよび断面積Ｓに依存する。ここで、溶断部５７の長さＬは、式中でキャンセルされる。したがって、理想的には、溶断部５７を構成する材料を指定すれば、断面積Ｓが温度上昇のパラメータとなることが分かる。また、溶断部５７の断面積が電流の流れる方向に変化する場合は、図４に示すような直方体に近似した場合の断面積Ｓを用いる。

さらに、単位電流あたりの断面積（Ｓ／ｉ）は、次式（２）で表される。

ここで、ｔ＝ｔｒ、ΔＴ＝Ｔｍ−Ｔ_Ｒとして、溶断部５７の断面積Ｓの上限を求めることができる。

（実施例１）
例えば、半導体素子４０がシリコンを材料とするパワー半導体素子であり、溶断部５７の材料が銅もしくは銅合金である場合、ｔｒ＝１０μ秒、Ｔｍ＝１０８５℃、ＴＲ＝２５℃として計算すると、単位電流あたりの断面積Ｓは、１４×１０^−６ｍｍ^２／Ａとなる。すなわち、１Ａの電流が断面積１４×１０^−６ｍｍ^２を有する溶断部５７を流れた場合、その温度は、短絡電流が流れ始めてから１０μ秒で、銅の融点１０８５℃に達する。したがって、断面積Ｓを短絡電流×１４×１０^−６ｍｍ^２以下とすることにより、溶断部５７は、短絡電流の流れ始めから１０μ秒以内で溶断されるように形成することができる。

例えば、最大許容電流３０Ａの半導体素子４０を８個並列接続したパワー半導体モジュール３０の定格電流は、２４０Ａである。そして、定格電流の１０倍である２４００Ａの電流が流れ始めてから時間ｔｒが経過した時、パワー半導体モジュール３０は、その動作を停止する。この場合、半導体素子４０のそれぞれにおいて最大許容電流の１０倍の電流が流れたとしても、溶断部５７が溶断されないためには、断面積Ｓは、１４×１０^−６（ｍｍ^２／Ａ）×３００（Ａ）＝４２×１０^−４（ｍｍ^２）以上であれば良い。一方、故障した半導体素子４０に集中して流れる短絡電流は、２４００Ａであり、これに対応する断面積Ｓは、１４×１０^−６（ｍｍ^２／Ａ）×２４００（Ａ）＝３３．６×１０^−３（ｍｍ^２）となる。したがって、断面積Ｓは、４２×１０^−４ｍｍ^２以上、３３．６×１０^−３ｍｍ^２以下であれば良い。ここで、金属層５０ｂの厚さを０．１ｍｍとすれば、溶断部５７の幅を０．０４２ｍｍ以上、０．３３６ｍｍ以下とすれば良い。

（実施例２）
例えば、半導体素子４０がシリコンを材料とするパワー半導体素子であり、溶断部５７の材料がアルミニウムもしくはアルミニウム合金である場合、溶断部５７の断面積Ｓの上限は、ｔｒ＝１０μ秒、Ｔｍ＝６６０℃、Ｔ_Ｒ＝２５℃として計算する。その結果、断面積Ｓの上限は、短絡電流×２６×１０^−６ｍｍ^２となる。これ以下の断面積Ｓを有する溶断部５７は、短絡電流の発生から１０μ秒以内でアルミの融点である６６０℃に達し、溶断される。短絡電流は、例えば、パワー半導体モジュール３０の定格電流の１０倍に設定する。

金属層５０ｂの材料としてアルミニウムもしくはアルミニウム合金を用いることにより、銅もしくは銅合金よりも低い温度で溶融させることが可能である。これにより、溶断部５７が溶断される際のパワー半導体モジュール３０の温度を抑制することが可能であり、周囲に配置された機器への影響が低減され、さらに、モジュール内に充填される絶縁封止材の変質を抑制することもできる。

（実施例３）
例えば、半導体素子４０が炭化シリコン（ＳｉＣ）を材料とするパワー半導体素子の場合、ｔｒ＝５μ秒として、溶断部５７の断面積Ｓの上限を算出する。例えば、溶断部５７の材料が銅もしくは銅合金の場合、断面積Ｓは、１０×１０^−６ｍｍ^２／Ａ以下となる。また、溶断部５７の材料がアルミニウムもしくはアルミニウム合金の場合、断面積Ｓは、短絡電流×１８×１０^−６ｍｍ^２以下となる。

図７は、実施形態の変形例に係る回路遮断素子６０を模式的に示す斜視図である。回路遮断素子６０は、絶縁体６０ａと、その表面上に設けられた金属層６０ｂと、を含む。絶縁体６０ａは、例えば、ガラスもしくはアルミナなどのセラミック基板であり、金属層６０ｂは、例えば、銅、銅合金、アルミニウムもしくはアルミニウム合金を含む。

金属層６０ｂは、第１部分６３、第２部分６５および溶断部６７ａ〜６７ｃを有する。第１部分６３と第２部分６５は、相互に離間して設けられる。溶断部６７ａ〜６７ｃは、第１部分６３と第２部分６５との間に設けられ、それぞれの両端は、第１部分６３および第２部分６５にそれぞれ接続される。この例では、３つの溶断部６７ａ〜６７ｃが配置されるが、実施形態はこれに限定される訳ではない。例えば、第１部分６３と第２部分６５との間に４つ以上の溶断部が配置されても良い。

溶断部６７ａ〜６７ｃにおいて、第１部分６３から第２部分６５へ流れる電流Ｉ_Ｄの方向に直交するそれぞれの断面は、断面積Ｓ１〜Ｓ３を有する。そして、溶断部６７ａ〜６７ｃは、断面積Ｓ１〜Ｓ３の総和が式（２）を用いて計算される断面積Ｓの値以下となるように形成される。例えば、半導体素子４０がシリコンを材料とするパワー半導体素子であり、金属層６０ｂの材料が銅もしくは銅合金である場合、単位電流あたりの断面積Ｓ１〜Ｓ３の総和は、短絡電流×１４×１０^−６（ｍｍ^２）以下である。実施例２、３に示す材料の場合においても、断面積Ｓ１〜Ｓ３の総和は、それぞれに示す上限値以下である。

回路遮断素子６０では、例えば、溶断部６７ａ〜６７ｂのいずれか１つが溶断されると、他の２つに流れる短絡電流が大きくなり、逐次溶断されてゆく。したがって、回路遮断素子６０では、第１部分６３と第２部分６５との間の電流経路の遮断をより確実に実施することが可能であり、パワー半導体モジュール３０の信頼性を向上させることができる。

図８は、第１実施形態の変形例に係る電力変換装置２を示す模式図である。図８には、２つのパワー半導体モジュール７０を含む変換相２０が示されている。パワー半導体モジュール７０は、並列接続された半導体素子４０と、各半導体素子４０に直列に接続された回路遮断素子５０と、を含む。また、回路遮断素子５０に代えて回路遮断素子６０を配置しても良い。

例えば、入力端子Ａ_１を正極端子、入力端子Ａ_２を負極端子とすれば、回路遮断素子５０は、半導体素子４０の高電圧側に配置される。すなわち、半導体素子４０がＮＭＯＳトランジスタであれば、回路遮断素子５０は、ドレイン電極側に配置される。また、半導体素子４０がＮチャネル型ＩＧＢＴであれば、回路遮断素子５０は、コレクタ電極側に配置される。

このように、回路遮断素子５０は、それに直列接続された半導体素子４０を回路から分離すれば良く、半導体素子４０の高電圧側もしくは低電圧側のいずれにも配置可能である。このため、モジュール内の限られたスペースに有利に配置することが可能であり、モジュールの小型化に寄与する。

図９は、第１実施形態の別の変形例に係る電力変換装置３を示す模式図である。図９には、２つのパワー半導体モジュール８０を含む変換相２０が示されている。パワー半導体モジュール８０は、並列接続された半導体素子４０と、各半導体素子４０に直列に接続された回路遮断素子５０_Ｈおよび５０_Ｌと、を含む。

図９に示すように、１つの半導体素子４０に対し２つの回路遮断素子５０_Ｈおよび５０_Ｌが配置される。回路遮断素子５０_Ｈおよび５０_Ｌは、半導体素子４０の高電圧側および低電圧側にそれぞれ配置される。モジュール内に配置される回路遮断素子５０_Ｈおよび５０_Ｌの総数は、半導体素子４０の２倍である。回路遮断素子５０_Ｈおよび５０_Ｌは、例えば、回路遮断素子５０もしくは６０と同じ構成を有する。

この例では、回路遮断素子５０_Ｈおよび５０_Ｌの両方においてその金属層が溶断され、半導体素子４０は、高電圧側および低電圧側の両方において回路から分離される。例えば、回路遮断素子５０_Ｈおよび５０_Ｌの一方において電流経路が切断された時、他方を介して半導体素子４０の内部に保持された電気エネルギーが放出される。これにより生じる電流により、回路遮断素子５０_Ｈおよび５０_Ｌの他方においても溶断部５７の溶融が生じ、故障した半導体素子４０は、回路から完全に分離される。この結果、半導体素子４０に接続された別の回路、例えば、ゲート制御回路（図示しない）などを保護することができる。

上記の通り、本実施形態では、能動領域を含まない単純な構成の回路遮断素子５０もしくは６０を用いて、短絡故障を起こした半導体素子４０を回路から分離することができる。これにより、短絡故障した半導体素子４０を含むパワー半導体モジュール３０、７０および８０において、スイッチング動作を継続することが可能となる。その結果、これらのパワー半導体モジュールで構成される電力変換システムの冗長度を向上させることができる。すなわち、各パワー半導体モジュールを内蔵する電力変換装置１、２および３の信頼性を運用継続の観点からも向上させることができる。

なお、回路遮断素子５０および６０の代わりに、例えば、既存の限流ヒューズもしくは自動車用ヒューズなどを用いる構成も考えられるかもしれない。これらは、信頼性の向上が強く望まれている車載や交通システムなど、産業用電力変換装置の定格電圧に適合する。しかしながら、既存のヒューズは、モジュール内に配置するにはサイズが大きすぎる。また、モジュール外に配置して配線により半導体素子に接続する構成を採ると、寄生インダクタンスが大きくなりパワー半導体モジュールのスイッチング速度が制限される。したがって、これらの既存のヒューズを用いることは、現実的ではない。これに対し、本実施形態に係る回路遮断素子５０および６０は、例えば、スパッタリングなどの金属膜の形成方法およびフォトリソグラフィなど半導体プロセスを用いて製造することが可能であり、そのサイズを小型化できる。そして、回路遮断素子５０および６０は、パワー半導体モジュール内の実装基板上もしくは空きスペースに配置することが可能である。

また、既存のヒューズでは、溶断後のアークの持続を抑えるため消弧材を配置する必要がある。これに対し、回路遮断素子６０では、複数の溶断部６７ａ〜６７ｃを配置することにより、それぞれに流れる電流を低減し、アークを抑制することが可能である。これにより、消弧材を減量すること、もしくは、無くすことも可能である。

(第２実施形態)
図１０は、第２実施形態に係る電力変換装置４を示す模式図である。図１０には、２つのパワー半導体モジュール９０を含む変換相２０が示されている。パワー半導体モジュール９０は、半導体素子４０ａ、４０ｂおよび回路遮断素子５０を含む。

図１０に示すように、回路遮断素子５０は、並列接続された半導体素子４０ａと半導体素子４０ｂに対し直列に接続される。すなわち、半導体素子４０ａおよび４０ｂのうちの１つが短絡故障を起こし、パワー半導体モジュール９０に短絡電流が流れた時、回路遮断素子５０は、２つの半導体素子４０ａおよび４０ｂを回路から分離する。これにより、パワー半導体モジュール９０は、スイッチング動作を継続することができる。そして、電力変換装置４は、パワー半導体モジュール９０の出力低下が許容範囲内であれば、その動作を継続できる。

パワー半導体モジュール９０内に配置される回路遮断素子５０の個数は、半導体素子４０ａおよび４０ｂの総数の２分の１である。例えば、モジュールのサイズに対して、その内部に配置される半導体素子４０ａおよび４０ｂの総数が多い場合には、このような構成が有効である。すなわち、回路遮断素子５０の数を減らすことにより、パワー半導体モジュール９０を小型化し、その製造コストを削減することもできる。

なお、回路遮断素子５０に直列接続される半導体素子４０の数は、３つ以上であっても良い。すなわち、１つの回路遮断素子５０により複数の半導体素子４０が回路から分離された時、パワー半導体モジュール９０の出力低下が許容範囲内に収まれば良い。また、この例において、通常時に１つの回路遮断素子５０を流れる電流は、それに直列接続された半導体素子４０の個数倍となるため、溶断部５７の断面積Ｓの下限は、１つの半導体素子４０に１つの回路遮断素子５０が接続される場合の断面積Ｓを直列に接続された半導体素子４０の個数倍した値とする。一方、溶断部５７の断面積Ｓの上限は、１つの半導体素子４０に１つの回路遮断素子５０が接続される場合の断面積Ｓと同じである。

図１１は、第２実施形態の変形例に係る電力変換装置５を示す模式図である。図１１には、２つのパワー半導体モジュール９５を含む変換相２０が示されている。パワー半導体モジュール９５は、半導体素子４０ａ、４０ｂおよび回路遮断素子５０_Ｈ、５０_Ｌを含む。

図１１に示すように、回路遮断素子５０_Ｈおよび５０_Ｌは、並列接続された半導体素子４０ａと半導体素子４０ｂに対しそれぞれ直列に接続される。回路遮断素子５０_Ｈは、半導体素子４０ａおよび４０ｂの高電圧側に配置され、回路遮断素子５０_Ｌは、半導体素子４０ａおよび４０ｂの低電圧側に配置される。すなわち、半導体素子４０ａおよび４０ｂのうちの１つが短絡故障を起こし、パワー半導体モジュール９０に短絡電流が流れた時、回路遮断素子５０_Ｈおよび５０_Ｌは、２つの半導体素子４０ａおよび４０ｂを回路から完全に分離する。これにより、パワー半導体モジュール９０は、スイッチング動作を継続することができる。そして、パワー半導体モジュール９０内において、半導体素子４０ａおよび４１ｂに接続された図示しない別の回路を保護することができる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１〜５…電力変換装置、 １０…負荷、 ２０…変換相、 ３０、７０、８０、９０、９５…パワー半導体モジュール、 ３１、３３…銅パターン、 ３５、３７…金属ワイヤ、 ４０、４０ａ、４０ｂ…半導体素子、 ４１…エミッタ電極、 ４３…ゲートパッド、 ５０、５０_Ｈ、５０_Ｌ、６０…回路遮断素子、 ５０ａ、６０ａ…絶縁体、 ５０ｂ、６０ｂ…金属層、 ５３、６３…第１部分、 ５５、６５…第２部分、 ５７、６７ａ〜６７ｃ…溶断部、 Ａ_１、Ａ_２…入力端子、 Ｂ_１〜Ｂ_３…出力端子、 Ｓ、Ｓ１〜Ｓ３…断面積

Claims (10)

1. 半導体素子と、
   前記半導体素子に直列接続された回路遮断素子と、
   を備え、
   前記回路遮断素子は、絶縁体と、前記絶縁体上に設けられた金属層と、を有し、
   前記金属層は、外部配線にそれぞれ接続される第１部分および第２部分と、溶断部と、を含み、
   前記第１部分および前記第２部分は、相互に離間して設けられ、
   前記溶断部は、その両端において前記第１部分および前記第２部分に接続され、
   前記半導体素子および前記回路遮断素子を通過して流れる電流の流路において、前記電流の流れる方向に垂直な断面は、前記溶断部において前記第１部分および前記第２部分よりも小さいパワー半導体モジュール。
2. 前記金属層は、銅もしくは銅合金を含む請求項１記載のパワー半導体モジュールであって、その定格電流をＩＭＡＸとした時、
   前記溶断部における前記断面の面積は、ＩＭＡＸ×１０×１４×１０^−６ｍｍ^２以下であるパワー半導体モジュール。
3. 複数の並列接続された前記半導体素子と、
   前記半導体素子のそれぞれに直列接続された複数の前記回路遮断素子と、
   を備え、
   前記半導体素子の並列数をＮとした時、
   前記溶断部の前記断面の面積は、（ＩＭＡＸ×１０／Ｎ）×１４×１０^−６ｍｍ^２以上である請求項２記載のパワー半導体モジュール。
4. 前記回路遮断素子は、前記溶断部を複数有し、
   前記断面の面積の総和は、ＩＭＡＸ×１０×１４×１０^−６ｍｍ^２以下である請求項２記載のパワー半導体モジュール。
5. 前記金属層は、アルミもしくはアルミ合金を含む請求項１記載のパワー半導体モジュールであって、その定格電流をＩＭＡＸとした時、
   前記溶断部における前記断面の面積は、ＩＭＡＸ×１０×２６×１０^−６ｍｍ^２以下であるパワー半導体モジュール。
6. 複数の並列接続された前記半導体素子と、
   前記半導体素子のそれぞれに直列接続された複数の前記回路遮断素子と、
   を備え、
   前記半導体素子の並列数をＮとした時、
   前記溶断部の前記断面の面積は、（ＩＭＡＸ×１０／Ｎ）×２６×１０^−６ｍｍ^２以上である請求項５記載のパワー半導体モジュール。
7. 前記回路遮断素子は、前記溶断部を複数有し、
   前記断面の面積の総和は、ＩＭＡＸ×１０×２６×１０^−６ｍｍ^２以下である請求項５記載のパワー半導体モジュール。
8. 前記回路遮断素子は、半導体素子の低電圧側および高電圧側の少なくともいずれか一方に配置される請求項１〜７のいずれか１つに記載のパワー半導体モジュール。
9. 前記半導体素子を複数含み、
   前記回路遮断素子は、２以上の並列接続された前記半導体素子に直列接続される請求項１〜８のいずれか１つに記載のパワー半導体モジュール。
10. 半導体素子と、
    前記半導体素子に直列接続され、前記半導体素子に流れる電流を遮断することが可能な回路遮断素子と、
    を備え、
    前記回路遮断素子および前記半導体素子を流れる前記電流の経路における金属配線は、前記回路遮断素子において他の部分よりも前記電流の密度が高い部分を有し、
    前記回路遮断素子は、前記電流により前記密度が高い部分が溶断されることにより前記半導体素子を分離するパワー半導体モジュール。