[go: up one dir, main page]

JP2018056228A - 半導体装置、システムインパッケージ、及び車載用システムインパッケージ - Google Patents

半導体装置、システムインパッケージ、及び車載用システムインパッケージ Download PDF

Info

Publication number
JP2018056228A
JP2018056228A JP2016188185A JP2016188185A JP2018056228A JP 2018056228 A JP2018056228 A JP 2018056228A JP 2016188185 A JP2016188185 A JP 2016188185A JP 2016188185 A JP2016188185 A JP 2016188185A JP 2018056228 A JP2018056228 A JP 2018056228A
Authority
JP
Japan
Prior art keywords
integrated circuit
semiconductor integrated
substrate
semiconductor
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016188185A
Other languages
English (en)
Inventor
隆文 別井
Takafumi Betsui
隆文 別井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2016188185A priority Critical patent/JP2018056228A/ja
Priority to TW106124050A priority patent/TWI745401B/zh
Priority to US15/657,689 priority patent/US10249560B2/en
Priority to CN201710766973.XA priority patent/CN107872924A/zh
Priority to EP17190758.7A priority patent/EP3309828B1/en
Publication of JP2018056228A publication Critical patent/JP2018056228A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】高温環境と低温環境とが繰り返された場合の半田ボールの破断を抑制する。【解決手段】半導体装置１０は、半導体集積回路２０と基板１１とを有する。半導体集積回路２０は、例えば半導体チップである。半導体集積回路２０と基板１１とでは熱膨張係数が異なる。基板１１は、半導体集積回路２０の搭載面と反対側の面に複数の半田ボール１２を有する。基板１１は、半導体集積回路２０の周縁のうちの少なくとも一辺に対応する箇所には半田ボール１２を有していない。【選択図】図２

Description

本発明は、半導体装置、システムインパッケージ、及び車載用システムインパッケージに関し、特に、集積回路が半田ボールのための電極を有する基板に搭載された半導体装置、システムインパッケージ、及び車載用システムインパッケージに関する。
特許文献１は、プリント配線基板上に搭載された半導体パッケージを有する半導体装置を開示する。特許文献１において、半導体パッケージは複数の半田ボールから成る半田ボール群を有している。半田ボールは、半導体パッケージ内の半導体素子と、プリント配線基板とを、電気的に接続する。
特開２００６−１９６８７４号公報
しかし、特許文献１に記載の半導体装置では、高温環境と低温環境とが繰り返された場合に、特定の箇所において半田ボールが破断しやすく、信頼性に欠けるいという問題があった。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態によれば、半導体装置は、半田ボールのための電極を有する基板に半導体集積回路を搭載したものであり、半導体集積回路の周縁のうちの少なくとも一辺に対応する箇所には半田ボールのための電極を有していないものである。
他の実施形態によれば、半導体システムインパッケージは、半田ボールのための電極を有するパッケージ基板に半導体集積回路を搭載したものであり、半導体集積回路の周縁のうちの少なくとも一辺に対応する箇所には半田ボールのための電極を有していないものである。
さらに他の実施形態によれば、車載半導体システムインパッケージは、半田ボールのための電極を有するパッケージ基板にセンサ情報が入力される半導体集積回路とメモリ素子とを搭載したものであり、半導体集積回路の周縁のうちの少なくとも一辺に対応する箇所には半田ボールのための電極を有していないものである。
前記一実施形態及び他の実施形態によれば、高温環境と低温環境とが繰り返されても、半田ボールに破断が生じにくく、信頼性が高い半導体装置、システムインパッケージ、及び車載用システムが得られる。
実施形態１に係る半導体装置を示す平面図。 図１のＡ−Ａ断面を示す断面図。 半導体集積回路の配置の別の例を示す平面図。 実施形態２に係るＳｉＰにおける構成要素の配置例を示す図。 ＳｉＰを示す機能ブロック図。 ＳｉＰが搭載される車両を示す図。 実施形態２に係るＳｉＰを示す平面図。 実施形態２に係るＳｉＰを示す断面図。 実施形態３に係るＳｉＰを示す平面図。 実施形態３に係るＳｉＰを示す断面図。 変形例に係るＳｉＰを示す平面図。 別の変形例に係るＳｉＰを示す断面図。 基板上に搭載されたＳｉＰを示す断面図。
実施形態の説明に先立って、実施形態を想到するに至った経緯について説明する。図１３は、基板上に搭載されたＳｉＰ（System In Package）の断面図である。ＳｉＰは、例えば複数のダイ・チップ（半導体集積回路）を１つのパッケージに封止したものである。ＳｉＰ５００は、パッケージ基板５０１、半導体集積回路５０２、メモリ素子５０３、及びコンデンサなどの受動素子５０４を有する。半導体集積回路５０２及びメモリ素子５０３は、例えばパッケージ基板５０１上にフリップチップ実装される。受動素子５０４は、パッケージ基板５０１に例えば半田付けされる。
ＳｉＰ５００において、パッケージ基板５０１は、樹脂材料で形成される。半導体集積回路５０２は、例えばベアチップであり、Ｓｉを原材料とする半導体素子である。メモリ素子５０３は、樹脂基板を含むパッケージとして構成される。パッケージ基板５０１の熱膨張係数と半導体集積回路５０２の熱膨張係数とは異なっており、パッケージ基板５０１の熱膨張係数とメモリ素子５０３の熱膨張係数とはほぼ同じであるとする。
パッケージ基板５０１は、半導体集積回路５０２及びメモリ素子５０３などが搭載される面とは反対側の面に、複数の半田ボール５１１を有する。複数の半田ボール５１１は、所定の周期性を持って、パッケージ基板５０１の全面に、或いはペリフェラル状に配置される。パッケージ基板５０１は、システムボード又はマザーボードなどの基板６００上にフリップチップ実装される。基板６００は、パッケージ基板５０１と同様に樹脂材料で形成される。パッケージ基板５０１と基板６００との間は、アンダーフィル樹脂６０２で封止される。
本発明者は、図１３に示されるようにＳｉＰ５００が基板６００に２次実装されものに対して温度サイクル試験を行った。ここで、温度サイクル試験は、試験品を、低温と高温とに順次変化する環境に置き、所定サイクル数のストレスを加える環境試験である。温度サイクル試験の結果、半導体集積回路５０２の周縁の直下に配置された半田ボールに破断が生じやすいことが確認された。半田ボールの破断は、半導体集積回路５０２の端部に対応する箇所において、パッケージ基板５０１との熱膨張量の差に起因する応力が加わるために発生すると考えられる。
半田ボールの破断は、矩形状の半導体集積回路５０２の４辺のうち、特に、パッケージ基板６００の中心から最も遠い辺（遠辺）５０５の直下において発生する。具体的に、図１３において、点線で囲った半導体集積回路５０２の遠辺５０５の直下の半田ボール５１１が最も破断しやすい。半田ボール５１１が破断すると、接触不要やオープン不良などが発生し、ＳｉＰ５００の正常な動作が妨げられる。このような課題は、ＳｉＰ５００に限らず、基板上にそれとは熱膨張係数が異なる半導体集積回路を搭載した半導体装置においても同様に発生する。
以下、図面を参照しつつ、上記課題を解決するための手段を適用した実施形態を詳細に説明する。説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。
以下の実施の形態においては便宜上その必要があるときは、複数のセクション又は実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部又は全部の変形例、応用例、詳細説明、又は補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
さらに、以下の実施の形態において、その構成要素は、特に明示した場合及び原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではない。同様に、以下の実施の形態において、構成要素等の形状、又は位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数等（個数、数値、量、範囲等を含む）についても同様である。
［実施形態１］
図１は、実施形態１に係る半導体装置を示す平面図である。半導体装置１０は、基板１１、半導体集積回路２０、及び複数の半田ボール１２を有する。半導体装置１０は、例えばＢＧＡ（Ball Grid Array）パッケージ形状の半導体装置である。半導体集積回路（以下、単に集積回路とも呼ぶ）２０は、基板１１の一面側に搭載される。基板１１は、集積回路２０を搭載する面とは反対側の面に、複数のＢＧＡ端子（半田ボール）１２を有する。図１に示される平面は、基板１１を、集積回路２０が搭載される面とは反対側から見たものである。図１において、集積回路２０が搭載される位置（その周縁）は、破線で示されている。
図２は、図１のＡ−Ａ断面を示す断面図である。集積回路２０は、例えばＳｉを原材料とする半導体素子（半導体チップ）である。集積回路２０は、例えば半田バンプを用いて基板１１上にフリップチップ実装される。集積回路２０の搭載方法（基板１１との接続方法）に特に限定はなく、集積回路２０が基板１１とワイヤボンディングなどの手法を用いて接続されてもよい。基板１１は、例えば樹脂材料で形成される。半導体装置１０は、樹脂材料で形成された、システムボードやマザーボードなどの別の基板に２次実装される。
ここで、基板１１の熱膨張係数は、７×１０−６／Ｋ〜９×１０−６／Ｋ程度である。一方、集積回路２０の熱膨張係数は、３×１０−６／Ｋ〜３．８×１０−６／Ｋ程度である。このように、半導体装置１０において、基板１１の熱膨張係数と集積回路２０の熱膨張係数とは異なっている。このような半導体装置１０を高温環境と低温環境とが繰り返される環境で使用すると、熱膨張係数の差に起因して、基板１１に応力が加わる。この応力は、集積回路２０の周縁が位置する箇所において最も強い。
本実施形態では、図２に示されるように、集積回路２０の周縁が位置する箇所と基板１１を挟んで対向する箇所には、半田ボール１２が配置されていない。別の言い方をすれば、基板１１は、集積回路２０が搭載される側の面とは反対側の面において、集積回路２０の周縁に対応する箇所には半田ボール１２を有していない。本実施形態では、特に、図１に示されるように、基板１１は、矩形状の集積回路２０の４辺に対応する箇所において、半田ボール１２を有していない。
一般に、半田ボール１２は、基板１１の片側の面にある規則性を持って配置される。例えば、半田ボール１２は、所定のピッチで、基板１１の一辺に沿った方向、及びその辺に直交する別の辺に沿った方向に全面的に配列される。本実施形態では、集積回路２０の周縁に対応する部分では、その規則性が崩され、半田ボール１２が配置されない。つまり、規則性に従って半田ボール１２を配置するとすれば半田ボール１２が配置される位置であっても、その位置が集積回路２０の周縁に対応する位置であれば、半田ボール１２が設けられない。図１では、集積回路２０の周縁に対応する部分において、半田ボールが１列分又は１行分だけ取り除かれ、基板１１に半田ボール１２が存在しない箇所が設けられている。
［まとめ］
本実施形態では、基板１１は、集積回路２０の周縁に対応する箇所には、半導体装置１０の２次実装に使用される半田ボール１２を有していない。仮に、半導体装置１０において半田ボール１２が全面的に形成されていたとすると、その半導体装置が別の樹脂基板に２次実装され、かつ高温環境と低温環境とが繰り返された場合、基板１１の集積回路２０の周縁に対応する箇所に強い応力が加わる。それにより、基板１１の集積回路２０の周縁に対応する箇所に存在する半田ボール１２に破断が生じやすい。本実施形態では、基板１１において半田ボール１２に破断が生じやすい箇所には半田ボール１２を有していない。このため、本実施形態の半導体装置１０を樹脂基板に２次実装した場合でも、樹脂基板と半導体装置１０との間のオープン不良や接触不良を抑制できる。
［変形例］
なお、図１は、基板１１の中心と集積回路２０の中心とが一致している例を示しているが、基板１１上における集積回路２０の配置はこれには限定されない。図３は、集積回路２０の配置の別の例を示す。この例では、基板１１の中心と集積回路２０の中心とがずれている（偏心している）。このような場合でも、上記と同様に、半田ボール１２を集積回路２０の周縁に対応する箇所を避けて配置することで、上記と同様な効果が得られる。
上記実施形態では、集積回路２０の４辺全てに対応する箇所において半田ボール１２が設けられないこととしたが、これには限定されない。基板１１は、集積回路２０の周縁のうちの少なくとも一辺に対応する箇所に半田ボール１２を有していなければよい。集積回路２０の周縁に対応する箇所にも半田ボール１２を有する場合、集積回路２０の周縁のうち、基板１１の中心からの距離が遠いものに対応する箇所に存在する半田ボール１２に最も大きな応力が加わる。特に、図３に示されるような偏心配置では、集積回路２０の周縁のうち、基板１１の中心から見て最も遠い辺に対応する箇所に半田ボール１２を有していなければよい。
［実施形態２］
続いて、実施形態２を説明する。本実施形態では、半導体装置は、ＳｉＰ（System In Package）モジュール（半導体システムインパッケージ）として構成される。ＳｉＰは、少なくとも１つの半導体集積回路と、少なくとも１つの半導体素子を搭載するパッケージ基板とを有する。パッケージ基板は、少なくとも１つの半導体集積回路を搭載する面とは反対側の面に複数の半田ボールを有する。本実施形態では、パッケージ基板は、少なくとも１つの半導体集積回路のうちの少なくとも１つの半導体集積回路の周縁のうちの少なくとも一辺に対応する箇所には半田ボールを有していない。
図４は、実施形態２に係るＳｉＰにおける構成要素の配置例を示す。ＳｉＰ１００は、集積回路１０２、複数のＤＲＡＭ（Dynamic Random Access Memory）素子１０３、フラッシュメモリ１０４、及び複数の受動素子１０７を有する。ＳｉＰ１００において、集積回路１０２を含む複数の構成要素は、パッケージ基板１０１上に搭載される。
集積回路１０２は、例えば半導体チップである。ＤＲＡＭ１０３及びフラッシュメモリ１０４は、それぞれモールドされたＢＧＡパッケージとして構成されるメモリ素子である。受動素子１０７は、例えば集積回路１０２などに比べて小さな部品で構成されるコンデンサや抵抗などの受動部品である。ＳｉＰ１００は、構成要素である集積回路１０２、ＤＲＡＭ１０３、フラッシュメモリ１０４、及び受動素子１０７が、パッケージ基板１０１表面の同一平面上に存在する金属端子に接続された平置き構造のＳｉＰである。パッケージ基板１０１は、集積回路１０２などを搭載する面とは反対側の面に、図示しない複数の半田ボールを有している。一般的に半田ボールは、パッケージ基板１０１の全面に、又はペリフェラル状に配置される。
図５は、ＳｉＰ１００の機能ブロック図である。集積回路１０２は、プロセッサなどを含んでおり、少なくとも１つの車載センサから入力されるセンサ情報に基づく処理を実施する。集積回路１０２は、例えば速度センサ、レーダー、或いは加速度センサなどのセンサ１０８から入力される情報と、カメラ（イメージセンサ）１０９から入力される情報とに基づいて、センサデータ処理、動画認識処理、或いは安全運転支援システム制御処理などを実施する。
ＤＲＡＭ１０３は、集積回路１０２によって使用される揮発性メモリである。集積回路１０２は、ＤＲＡＭ１０３に、例えば処理データ、画像データ、或いは制御データを記憶する。フラッシュメモリ１０４は、集積回路１０２のプログラムが格納された不揮発性メモリである。集積回路１０２は、フラッシュメモリ１０４から読み出したプログラムに従って、各種処理や制御を実施する。フラッシュメモリ１０４は、必ずしもＳｉＰ１００に含まれている必要はなく、集積回路１０２が、ＳｉＰ１００の外部のメモリからプログラムを読み出して実行してもよい。
図６は、ＳｉＰ１００が搭載される車両を示す。ＳｉＰ１００は、別の基板（システムボード）２００に搭載され、例えばボックス６０の中に収容される。車両５０において、ボックス６０は、例えばダッシュボードの中、運転席などの座席の下、或いは後部座席の下などに配置される。
ここで、車両５０の内部は、日中は高温になり、夜間は低温になることがある。また、夏季は車両５０の内部が非常に高い温度となり、冬季は車両５０の内部が非常に低い温度となることがある。ＳｉＰ１００には、それら変化する温度環境化において、長期間にわたって正常に動作する性能が要求される。例えばＳｉＰ１００には、周囲の環境温度が−４０℃〜８５℃の温度範囲で、正常に動作する性能が要求される。日本国外での使用も考えると、正常に動作可能な温度範囲が拡大する可能性もある。
ＳｉＰ１００は、特に車載用途では、車両５０の制御などに関わる重要な処理又は制御を実施するために用いられることがある。そのため、車載用途のＳｉＰ１００には、特に安全運転支援システムを中心に、通常のシステムインパッケージに求められる信頼性に比べて、より高い長期信頼性が要求される。仮に、ＳｉＰ１００の半田ボールに破断が生じたとすると、車両の制御に支障をきたし、車両５０の運転者や同乗者、或いは周囲の車の搭乗者や歩行者などに生命の危険が生じる。本実施形態は、特に環境温度の変化が激しい車載用途において、ＳｉＰ１００の信頼性を向上できる構造を提供する。
図７は、ＳｉＰ１００の平面図である。図７に示される平面は、パッケージ基板１０１を、集積回路１０２などが搭載される面とは反対側から見たものである。図７において、集積回路１０２、ＤＲＡＭ１０３、フラッシュメモリ１０４、及び受動素子１０７が搭載される位置（その周縁）は、破線で示されている。パッケージ基板１０１は、集積回路１０２などが搭載される面とは反対側の面に、複数の半田ボール１１１を有する。
半田ボール１１１は、パッケージ基板１０１の中心Ｃを取り囲むようにパッケージ基板１０１の周縁に沿って配列される。本実施形態では、半田ボール１１１は、パッケージ基板１０１の中心Ｃを二重に取り囲むように、パッケージ基板１０１の辺の１つに沿った方向、及びそれに直交する別の辺に沿った方向に配列されている。パッケージ基板１０１は、内側の半田ボール（群）と外側の半田ボール（群）との間に、半田ボール１１１が形成されていない部分を有する。
平置き型ＳｉＰでは、部品の配置効率や配線性、半導体素子の設計性、或いはフリップチップ部品の搭載性から、集積回路１０２が偏心配置、つまりパッケージ基板１０１の中心Ｃと集積回路１０２の中心とが不一致になる配置にされることが多い。また、パッケージ基板１０１に多数の部品を搭載することから、パッケージ（基板）サイズが通常のＦＣＢＧＡ（Flip Chip Ball Grid Array）よりも大きくなる。パッケージサイズが大きいことで、熱膨張係数の違いに起因する集積回路１０２及びパッケージ基板１０１の変形の差も大きくなる。そこで、本実施形態では、集積回路１０２のパッケージ基板１０１の中心Ｃから見て最も遠い辺（遠辺）１０５に対応する領域１０６が、半田ボール１１１が形成されていない部分と重なるように、集積回路１０２を配置する。
図８は、ＳｉＰ１００の断面図である。なお、図８において、部品配置などは図７とは一部異なっている。ＳｉＰ１００は、システムボード２００上にフリップチップ実装される。また、システムボード２００とＳｉＰ１００との間は、アンダーフィル樹脂３０２で封止される。図８に示されるように、本実施形態のＳｉＰ１００において、パッケージ基板１０１の集積回路１０２の遠辺１０５に対応する領域１０６（図７を参照）には、半田ボール１１１が存在しない。別の言い方をすれば、パッケージ基板１０１は、集積回路１０２の周縁のうち、パッケージ基板１０１の中心から最も遠い辺に対応する領域１０６には半田ボール１１１を有していない。
なお、ＤＲＡＭ１０３やフラッシュメモリ１０４は、ＢＧＡパッケージとして構成されており、樹脂基板に半導体素子が搭載された構造を有している。このため、ＤＲＡＭ１０３及びフラッシュメモリとパッケージ基板１０１とで熱膨張係数の差は小さい。従って、ＤＲＡＭ１０３やフラッシュメモリ１０４の周縁の直下に半田ボール１１１が存在しても、特に問題にはならない。また、受動素子１０７は、サイズが小さく、応力が小さいために、半田ボール１１１の破断の問題は生じない。
本実施形態において、パッケージ基板１０１は、集積回路１０２の周縁の内側に対応する箇所に半田ボール１１１を有していない（図７及び図８を参照）。パッケージ基板１０１は、集積回路１０２の周縁の外側では、周縁に近接して半田ボール１１１を有している。別の言い方をすれば、集積回路１０２の周縁に対応する箇所から見て、パッケージ基板１０１の中心Ｃ側に向かう方向に存在する直近の半田ボール１１１と周縁に対応する箇所との間の距離は、中心Ｃに向かう側とは反対側の方向に存在する直近の半田ボール１１１と周縁に対応する箇所との間の距離よりも長い。
上記のように、集積回路１０２の周縁の内側に対応する箇所に半田ボール１１１を設けないのは、パッケージ基板１０１と集積回路１０２とが密着すると、この部分において応力が最も大きくなるためである。一方、集積回路１０２の周縁の外側に対応する箇所では応力はそれほど大きくないため、集積回路１０２の周縁に対応する箇所に半田ボール１１１が近接していても、半田ボール１１１の破断は生じにくい。
一般に、図７に示す平面内において集積回路１０２と半田ボール１１１との距離が短いほど、パッケージ基板１０１上の端子と集積回路１０２との接続パターン経路を短くできる。また、接続パターン経路が短いほど、インピーダンス（抵抗値、及びインダクタンス値）を低く抑えることができる。集積回路１０２の周縁の外側に近接する半田ボール１１１は、インピーダンスを低く抑えたいコア電源、高速ＩＯ（Input Output）電源、又は接地電源などのための電極として使用できる。
［まとめ］
本実施形態では、集積回路１０２を含むＳｉＰ１００において、パッケージ基板１０１は、集積回路１０２の周縁のうちでパッケージ基板１０１の中心Ｃから最も遠い辺に対応する領域１０６に半田ボール１１１を有していない。このような構成を採用することで、実施形態１と同様に、パッケージ基板１０１とそれに搭載される集積回路１０２とにおいて熱膨張係数に差がある場合でも、集積回路１０２の周縁に対応する箇所に半田ボール１１１を設けないことで、簡易に、オープン不良などを抑制できる効果がある。従って、本実施形態では、車載用途のＳｉＰ１００において、長期間使用した場合の信頼性向上を実現できる。
また、本実施形態では、矩形状の集積回路１０２の４辺のうち、パッケージ基板１０１の中心Ｃから最も遠い辺に対応する箇所に半田ボール１１１を設けない。その場合、半田ボール１１１が設けられていない箇所に配置されるのは集積回路１０２の４辺のうちの１辺でよいため、例えば４辺全てで半田ボール１１１を設けない構造とする場合に比べて、半田ボール１１１の配置に対する制限が小さい。半田ボール１１１配置に対する制限が少ない場合、ＳｉＰ１００を搭載するシステムボード２００の配線性（コスト及び電気特性）や、信頼度を確保するためにＳｉＰ１００とシステムボード２００との間にアンダーフィル樹脂３０２を注入する工程の作業性（製造製及び歩留まり）が向上できる。
［実施形態３］
引き続き、実施形態３を説明する。図９は、実施形態３に係るＳｉＰを、集積回路を搭載する面とは反対側から見た平面図である。本実施形態におけるシステムインパッケージにおける構成要素の配置は、図４に示したものと同様であるとする。本実施形態では、所定の規則性を持って配列される半田ボール１１１のうち、集積回路１０２の遠辺１０５に対応する領域１０６と重なる部分については半田ボール１１１が配置されない。その他の部分は実施形態２と同様でよい。
実施形態２では、集積回路１０２の遠辺１０５と、半田ボール１１１が形成されていない箇所とを一致させた。しかしながら、システムボード２００との接続の都合、又はＳｉＰ１００上の配線の都合から、もともと半田ボール１１１が形成されていない箇所と集積回路１０２の遠辺１０５に対応する領域１０６とを一致させることができない場合もある。本実施形態では、図９に示されるように、所定の規則性に従えば半田ボール１１１が形成される位置でも、その位置が集積回路１０２の遠辺１０５に対応した領域１０６と重なるときは、半田ボール１１１が配置されない。
図１０は、本実施形態に係るＳｉＰ１００の断面図である。ＳｉＰ１００は、システムボード２００上にフリップチップ実装される。また、システムボード２００とＳｉＰ１００との間は、アンダーフィル樹脂３０２で封止される。これらの点は、実施形態７と同様である。図１０に示すように、本実施形態のＳｉＰ１００において、パッケージ基板１０１の集積回路１０２の遠辺１０５に対応する領域１０６には、規則性に従えば形成されたであろう半田ボール１１１が存在しない。このため、本実施形態においても、パッケージ基板１０１は、集積回路１０２の周縁のうち、パッケージ基板１０１の中心から最も遠い辺に対応する領域１０６には半田ボール１１１を有していない。
［まとめ］
本実施形態に係るＳｉＰ１００においても、パッケージ基板１０１が集積回路１０２の遠辺１０５に対応する領域１０６に半田ボール１１１を有していないことで、実施形態２と同様な効果が得られる。また、本実施形態においても、パッケージ基板１０１は、集積回路１０２の遠辺１０５の内側に半田ボール１１１を有しておらず、外側には近接して半田ボール１１１を有している。特に集積回路１０２の近傍の半田ボール１１１を接続経路が短く、良好な電気特性が期待できるために重要であり、配置されない半田ボール１１１を必要最小限に抑えられる利点は大きい。
［変形例］
図１１は、変形例に係るＳｉＰを、集積回路を搭載する面とは反対側から見た平面図である。図１１に示す平面図は、図９における半導体集積回路１０２の遠辺１０５に対応する領域１０６付近を拡大したものである。変形例に係るＳｉＰ１００ａは、図９に示されるＳｉＰ１００において、半導体集積回路１０２の遠辺１０５に対応する領域１０６に、ダミー端子として用いられる半田ボール１１３が追加された構成である。
ダミー端子は、例えば破断しても実動作に影響が少ない端子として用いられる。ダミー端子は、例えばテスト端子、ＮＣ（non-connect）端子、多数存在する接地端子の一部で構成される。このようなダミー端子を用いることで、ＳｉＰ１００ａをシステムボード２００へ２次実装する際に、ＳｉＰ１００ａとシステムボード２００との間に注入されるアンダーフィル樹脂３０２（図１０などを参照）を整流化できる。これとは逆に、整流化のために、半田ボール１１１が取り除かれた構成としてもよい。
実施形態３においては、図９に示されるように、半田ボール１１１は、集積回路１０２の遠辺１０５に対応する領域１０６を除いて、パッケージ基板１０１の中心Ｃを取り囲むようにパッケージ基板１０１の周縁に沿って配列されたが、半田ボール１１１の配置はこれには限定されない。そのような配置に代えて、半田ボール１１１が、集積回路１０２の遠辺１０５に対応する領域１０６を除いて、パッケージ基板１０１の全面に配置されてもよい。
実施形態２及び実施形態３においては、パッケージ基板１０１は集積回路１０２の周縁のうち、遠辺１０５に対応する領域１０６のみ選択的に半田ボール１１１を有していないこととしたが、これには限定されない。実施形態２及び実施形態３においても、パッケージ基板１０１は集積回路１０２の周縁のうちの少なくとも一部に対応する箇所に半田ボール１１１を有してなければよい。実施形態２及び実施形態３においても、実施形態１と同様に、パッケージ基板１０１が、矩形状の集積回路１０２の４つの辺の全てに対応する箇所に半田ボール１１１を有していないこととしてもよい。
上記各実施形態では、パッケージ基板１０１が半田ボール１１１を有している例について説明したが、これには限定されない。パッケージ基板１０１は、半田ボール１１１のための電極を有していればよく、半田ボール１１１自体を有している必要はない。
実施形態２及び実施形態３において、主に、集積回路１０２（例えば図８を参照）が半導体チップである例について説明したが、集積回路１０２は、その熱膨張係数が、パッケージ基板１０１及びＳｉＰ１００が搭載されるシステムボード２００の熱膨張係数と異なっていればよく、半導体チップそのものである場合に限定されない。図１２は、別の変形例に係るＳｉＰを示す断面図である。変形例に係るＳｉＰ１００ｂでは、図１０に示される実施形態３に係るＳｉＰ１００と同様に、半導体集積回路１０２の遠辺１０５に対応する領域１０６（図９を参照）において半田ボール１１１が取り除かれている。
上記別の変形例に係るＳｉＰ１００ｂにおいて、集積回路１０２ａは、基板１２１及び半導体素子（半導体チップ）１２２を有する。基板１２１は、半導体チップ１２２を搭載する基板である。基板１２１は、例えばセラミック基板で構成されており、基板１２１の熱膨張率はパッケージ基板１０１の熱膨張係数とは異なる。このような場合も、パッケージ基板１０１が、集積回路１０２ａの周縁に対応する箇所において半田ボール１１１を有していないことで、熱膨張係数の差に起因する半田ボール１１１の破断を抑制可能である。実施形態１で用いられた半導体集積回路２０（例えば図２を参照）についても同様に、半導体集積回路２０が、半導体素子と、それを搭載する別の基板とで構成されていてもよい。
実施形態１に係る半導体装置は、車載用途、或いは産業用途に適用可能である。実施形態２及び実施形態３に係るシステムインパッケージは、何れも長期信頼性（主に温度サイクル）かつ高速向けソリューションに適用でき、例えば車載用途情報機器をターゲットとした製品に使用できる。また、実施形態２及び実施形態３に係るシステムインパッケージも、産業用途に適用することも可能である。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。
１０：半導体装置
１１：基板
１２：半田ボール
２０：半導体集積回路
５０：車両
６０：ボックス
１００：半導体システムインパッケージ
１０１：パッケージ基板
１０２：集積回路
１０３：ＤＲＡＭ
１０４：フラッシュメモリ
１０５：遠辺
１０６：遠辺に対応する領域
１０７：受動素子
１０８：センサ
１０９：カメラ
１１１：半田ボール
１１３：半田ボール（ダミー端子）
１２１：基板
１２２：半導体チップ
２００：システムボード
３０２：アンダーフィル樹脂

Claims (12)

  1. 半導体集積回路と、
    前記半導体集積回路を搭載する基板とを備え、
    前記半導体集積回路と前記基板とでは熱膨張係数が異なっており、
    前記基板は、前記半導体集積回路の搭載面と反対側の面に複数の半田ボールのための電極を有し、
    前記基板は、前記半導体集積回路の周縁のうちの少なくとも一辺に対応する箇所には前記半田ボールのための電極を有していない半導体装置。
  2. 前記半導体集積回路は、半田バンプを用いて前記基板上にフリップチップ実装される請求項１に記載の半導体装置。
  3. 前記半導体集積回路は、半導体素子と、該半導体素子を搭載する別の基板とを含む請求項１に記載の半導体装置。
  4. 少なくとも１つの半導体集積回路と、
    前記少なくとも１つの半導体素子を搭載するパッケージ基板とを有し、
    前記半導体集積回路の熱膨張係数は前記パッケージ基板の熱膨張係数とは異なっており、
    前記パッケージ基板は、前記少なくとも１つの半導体集積回路を搭載する面とは反対側の面に複数の半田ボールのための電極を有し、
    前記パッケージ基板は、前記少なくとも１つの半導体集積回路のうちの少なくとも１つの半導体集積回路の周縁のうちの少なくとも一辺に対応する箇所には前記半田ボールのための電極を有していない半導体システムインパッケージ。
  5. 前記パッケージ基板は、前記半導体集積回路の周縁のうち、少なくとも前記パッケージ基板の中心から最も遠い辺に対応する箇所には前記半田ボールのための電極を有していない請求項４に記載の半導体システムインパッケージ。
  6. 前記パッケージ基板は、前記半導体集積回路の周縁の内側に対応する箇所に前記半田ボールのための電極を有していない請求項４に記載の半導体システムインパッケージ。
  7. 前記半導体集積回路の周縁に対応する箇所から見て、前記パッケージ基板の中心側に向かう方向に存在する直近の半田ボールのための電極と前記半導体集積回路の周縁に対応する箇所との間の距離は、前記パッケージ基板の中心側とは反対側に向かう方向に存在する直近の半田ボールのための電極と前記半導体集積回路の周縁に対応する箇所との間の距離よりも長い請求項４に記載の半導体システムインパッケージ。
  8. 前記半導体集積回路は、半導体素子と、該半導体素子を搭載する基板とを有する請求項４に記載の半導体システムインパッケージ。
  9. 前記複数の半田ボールのための電極は、前記半導体集積回路の周縁のうちの少なくとも一辺に対応する箇所を除いて、前記パッケージ基板の中心を取り囲むように前記パッケージ基板の周縁に沿って配列される請求項４に記載の半導体システムインパッケージ。
  10. 前記複数の半田ボールのための電極は、前記半導体集積回路の周縁のうちの少なくとも一辺に対応する箇所を除いて、前記パッケージ基板の全面に配置される請求項４に記載の半導体システムインパッケージ。
  11. 前記パッケージ基板は、前記半導体集積回路の周縁のうちの少なくとも一辺に対応する箇所にダミー端子として用いられる半田ボールのための電極を更に有している請求項４に記載の半導体システムインパッケージ。
  12. 少なくとも１つの車載センサからセンサ情報が入力される半導体集積回路と、
    前記半導体集積回路により使用される少なくとも１つのメモリ素子と、
    前記半導体集積回路及び前記少なくとも１つのメモリ素子とを搭載するパッケージ基板とを有し、
    前記半導体集積回路の熱膨張係数は前記パッケージ基板の熱膨張係数とは異なっており、
    前記パッケージ基板は、前記半導体集積回路及び前記少なくとも１つのメモリ素子を搭載する面とは反対側の面に複数の半田ボールのための電極を有し、
    前記パッケージ基板は、前記半導体集積回路の周縁のうちの少なくとも一辺に対応する箇所には前記半田ボールのための電極を有していない車載半導体システムインパッケージ。
JP2016188185A 2016-09-27 2016-09-27 半導体装置、システムインパッケージ、及び車載用システムインパッケージ Pending JP2018056228A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2016188185A JP2018056228A (ja) 2016-09-27 2016-09-27 半導体装置、システムインパッケージ、及び車載用システムインパッケージ
TW106124050A TWI745401B (zh) 2016-09-27 2017-07-19 半導體系統級封裝、及車載半導體系統級封裝
US15/657,689 US10249560B2 (en) 2016-09-27 2017-07-24 Semiconductor device, system in package, and system in package for vehicle
CN201710766973.XA CN107872924A (zh) 2016-09-27 2017-08-31 半导体装置、系统级封装以及用于车辆的系统级封装
EP17190758.7A EP3309828B1 (en) 2016-09-27 2017-09-13 System in package, and system in package for vehicle

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016188185A JP2018056228A (ja) 2016-09-27 2016-09-27 半導体装置、システムインパッケージ、及び車載用システムインパッケージ

Publications (1)

Publication Number Publication Date
JP2018056228A true JP2018056228A (ja) 2018-04-05

Family

ID=59858613

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016188185A Pending JP2018056228A (ja) 2016-09-27 2016-09-27 半導体装置、システムインパッケージ、及び車載用システムインパッケージ

Country Status (5)

Country Link
US (1) US10249560B2 (ja)
EP (1) EP3309828B1 (ja)
JP (1) JP2018056228A (ja)
CN (1) CN107872924A (ja)
TW (1) TWI745401B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2020183802A1 (ja) * 2019-03-08 2021-11-04 株式会社アイシン 半導体モジュール及び半導体装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018056228A (ja) * 2016-09-27 2018-04-05 ルネサスエレクトロニクス株式会社 半導体装置、システムインパッケージ、及び車載用システムインパッケージ
KR102528016B1 (ko) * 2018-10-05 2023-05-02 삼성전자주식회사 솔더 부재 실장 방법 및 시스템

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY123146A (en) * 1996-03-28 2006-05-31 Intel Corp Perimeter matrix ball grid array circuit package with a populated center
JPH1124099A (ja) * 1997-07-01 1999-01-29 Matsushita Electric Ind Co Ltd 液晶表示装置
US6294407B1 (en) * 1998-05-06 2001-09-25 Virtual Integration, Inc. Microelectronic packages including thin film decal and dielectric adhesive layer having conductive vias therein, and methods of fabricating the same
DE69940161D1 (de) * 1998-06-18 2009-02-05 Kline & Walker L L C Automatische vorrichtung zur überwachung von auf abstand zu bedienende ausrüstungen und maschinen weltweit anwendbar
WO2005088317A1 (de) * 2004-03-16 2005-09-22 Continental Teves Ag & Co.Ohg Sensoranordnung
JP4738996B2 (ja) 2004-12-13 2011-08-03 キヤノン株式会社 半導体装置
JP4674850B2 (ja) * 2005-02-25 2011-04-20 ルネサスエレクトロニクス株式会社 半導体装置
DE102006032073B4 (de) 2006-07-11 2016-07-07 Intel Deutschland Gmbh Elektrisch leitfähiger Verbund aus einem Bauelement und einer Trägerplatte
JP4871164B2 (ja) * 2007-02-21 2012-02-08 富士通株式会社 半導体集積回路
WO2009116517A1 (ja) * 2008-03-17 2009-09-24 日本電気株式会社 電子装置及びその製造方法
JP2010056162A (ja) 2008-08-26 2010-03-11 Fujitsu Ltd 半導体装置および回路基板組立体
TW201142998A (en) * 2010-05-24 2011-12-01 Mediatek Inc System-in-package
CN106063041B (zh) * 2014-01-27 2019-01-08 富士胶片株式会社 微细结构体、多层配线基板、半导体封装及微细结构体的制造方法
US10805561B2 (en) * 2015-07-27 2020-10-13 Sony Corporation Solid-state image pickup device and control method therefor, and electronic apparatus
JP2018056228A (ja) * 2016-09-27 2018-04-05 ルネサスエレクトロニクス株式会社 半導体装置、システムインパッケージ、及び車載用システムインパッケージ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2020183802A1 (ja) * 2019-03-08 2021-11-04 株式会社アイシン 半導体モジュール及び半導体装置

Also Published As

Publication number Publication date
EP3309828A2 (en) 2018-04-18
TWI745401B (zh) 2021-11-11
TW201826449A (zh) 2018-07-16
US10249560B2 (en) 2019-04-02
EP3309828B1 (en) 2021-07-07
EP3309828A3 (en) 2018-05-30
US20180090424A1 (en) 2018-03-29
CN107872924A (zh) 2018-04-03

Similar Documents

Publication Publication Date Title
US20130161836A1 (en) Semiconductor package having interposer comprising a plurality of segments
JP4951276B2 (ja) 半導体チップおよび半導体装置
KR20130117109A (ko) 반도체 패키지 및 그 제조 방법
KR20160034113A (ko) 캐스케이드 칩 스택을 갖는 반도체 패키지
US20190189601A1 (en) Electronic device and electronic equipment
US11594522B2 (en) Semiconductor devices with duplicated die bond pads and associated device packages and methods of manufacture
US8338941B2 (en) Semiconductor packages and methods of fabricating the same
KR20170008588A (ko) 에스오씨 및 메모리칩들이 적층된 반도체 패키지
TWI745401B (zh) 半導體系統級封裝、及車載半導體系統級封裝
US20160093599A1 (en) Semiconductor device
JP2007134426A (ja) マルチチップモジュール
US11444052B2 (en) Semiconductor package including a package substrate including staggered bond fingers
US9318470B2 (en) Semiconductor device
US10952327B2 (en) Semiconductor module
US20100090325A1 (en) Semiconductor device
US20210013180A1 (en) Semiconductor package including stacked semiconductor chips
KR100612783B1 (ko) 반도체 장치
US9117871B2 (en) Multi-axial acceleration sensor and method of manufacturing the same
JP2006253519A (ja) 半導体装置
TW202310278A (zh) 半導體封裝件
KR20130088924A (ko) 반도체 모듈
JP2015115567A (ja) 電子装置
JPH10284682A (ja) メモリモジュール
JP2000124389A (ja) 半導体実装基板及び半導体装置