[go: up one dir, main page]

JP2017041617A - 電子装置基板及び磁気シールドパッケージ - Google Patents

電子装置基板及び磁気シールドパッケージ Download PDF

Info

Publication number
JP2017041617A
JP2017041617A JP2015164251A JP2015164251A JP2017041617A JP 2017041617 A JP2017041617 A JP 2017041617A JP 2015164251 A JP2015164251 A JP 2015164251A JP 2015164251 A JP2015164251 A JP 2015164251A JP 2017041617 A JP2017041617 A JP 2017041617A
Authority
JP
Japan
Prior art keywords
layer
magnetic
conductor layer
electronic device
magnetic layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015164251A
Other languages
English (en)
Inventor
啓壽 山田
Keiji Yamada
啓壽 山田
下川　一生
Kazuo Shimokawa
一生 下川
井口　知洋
Tomohiro Iguchi
知洋 井口
通子 原
Michiko Hara
通子 原
元通 芝野
Motomichi Shibano
元通 芝野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2015164251A priority Critical patent/JP2017041617A/ja
Priority to US15/242,373 priority patent/US20170050842A1/en
Publication of JP2017041617A publication Critical patent/JP2017041617A/ja
Pending legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0064—Packages or encapsulation for protecting against electromagnetic or electrostatic interferences
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09—Magnetoresistive devices
    • G01R33/093—Magnetoresistive devices using multilayer structures, e.g. giant magnetoresistance sensors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09—Magnetoresistive devices
    • G01R33/098—Magnetoresistive devices comprising tunnel junctions, e.g. tunnel magnetoresistance sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0257—Microphones or microspeakers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0264—Pressure sensors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/01—Suspended structures, i.e. structures allowing a movement
    • B81B2203/0127—Diaphragms, i.e. structures separating two media that can control the passage from one medium to another; Membranes, i.e. diaphragms with filtering function
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/07—Interconnects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H01L2225/06537—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Geometry (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

【課題】高周波のノイズを抑制することが可能な電子装置基板及び磁気シールドパッケージを提供する。【解決手段】実施形態によれば、電子装置基板は、第１、第２磁性層と、絶縁層と、第１、第２導体層と、を含む。前記絶縁層は、前記第１磁性層と前記第２磁性層との間に設けられる。前記第１導体層は、前記絶縁層と前記第１磁性層との間に設けられる。前記第２導体層は、前記絶縁層と前記第２磁性層との間に設けられる。【選択図】図１

Description

本発明の実施形態は、電子装置基板及び磁気シールドパッケージに関する。
無線通信装置において、内臓回路のクロックの周波数やデータ伝送速度が高くなると、それに起因する高周波のノイズが発生する。高周波のノイズは、無線通信装置の受信感度を低下させ、通信を困難にする場合がある。
特開２０１１−５４６７２号公報
本発明の実施形態は、高周波のノイズを抑制することが可能な電子装置基板及び磁気シールドパッケージを提供する。
実施形態によれば、電子装置基板は、第１、第２磁性層と、絶縁層と、第１、第２導体層と、を含む。前記絶縁層は、前記第１磁性層と前記第２磁性層との間に設けられる。前記第１導体層は、前記絶縁層と前記第１磁性層との間に設けられる。前記第２導体層は、前記絶縁層と前記第２磁性層との間に設けられる。
図１（а）及び図１（ｂ）は、第１の実施形態に係る電子装置基板を例示する模式的断面図である。 図２（а）〜図２（ｄ）は、第１の実施形態に係る電子装置基板の製造方法を例示する模式的断面図である。 図３（а）〜図３（ｃ）は、第１の実施形態に係る電子装置基板の製造方法を例示する模式的断面図である。 図４（а）及び図４（ｂ）は、電子装置基板の特性を例示するグラフである。 第１の実施形態に係る電子装置基板の別の例の模式的断面図である。 図６（а）〜図６（ｄ）は、第１の実施形態に係る電子装置基板の別の例の製造方法を例示する模式的断面図である。 図６（а）〜図６（ｃ）は、第１の実施形態に係る電子装置基板の別の例の製造方法を例示する模式的断面図である。 図８（а）及び図８（ｂ）は、第２の実施形態に係る磁気シールドパッケージを例示する模式的断面図である。 磁気シールドパッケージの特性を例示するグラフである。 第２の実施形態に係る磁気シールドパッケージの別の例の模式的断面図である。 図１１（а）及び図１１（ｂ）は、第３の実施形態に係る磁気シールドパッケージを例示する模式的断面図である。
以下、図面を参照しつつ、本発明の実施形態について説明する。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１の実施形態）
図１（а）及び図１（ｂ）は、第１の実施形態に係る電子装置基板を例示する模式的断面図である。
図１（а）に示すように、第１の実施形態に係る電子装置基板１００においては、第１磁性層１４аと、第２磁性層１４ｂと、が設けられている。第１磁性層１４аと第２磁性層１４ｂとの間には、絶縁層１１が設けられている。絶縁層１１と第１磁性層１４аとの間には、第１導体層１３аが設けられている。絶縁層１１と第２磁性層１４ｂとの間には、第２導体層１３ｂが設けられている。
絶縁層１１と第１導体層１３аとの接触面と交差する方向を「第１方向」とする。第１方向と交差する方向を「第２方向」とする。第１方向及び第２方向と交差する方向を「第３方向」とする。
「第１方向」を、「Ｚ方向」とする。Ｚ方向と直交する１つの方向を「Ｘ方向」とする。Ｚ方向及びＸ方向と直交する方向を「Ｙ方向」とする。
例えば、第１導体層１３аのＺ方向に対して垂直な方向と交差する側面１３аｆには、第１磁性層１４аは設けられていない。例えば、第１導体層１３ｂのＺ方向に対して垂直な方向と交差する側面１３ｂｆには、第１磁性層１４ｂは設けられていない。
絶縁層１１をＺ方向に貫くビア２５が設けられている。絶縁層１１上には、磁性層１４ｃが設けられている。絶縁層１１下には、磁性層１４ｄが設けられている。絶縁層１１と磁性層１４ｃとの間には、導体層１３ｃが設けられている。絶縁層１１と磁性層１４ｄとの間には、導体層１３ｄが設けられている。磁性層１４ｃと磁性層１４ｄとが、導体層１３ｃと導体層１３ｄを介して電気的に接続されている。
電子装置基板１００においては、電極層１６ｃと電極層１６ｄとがさらに設けられている。磁性層１４ｃと電極層１６ｃとの間には、電極層１５ｃが設けられている。磁性層１４ｄと電極層１６ｄとの間には、電極層１５ｄが設けられている。電極層１６ｃと電極層１６ｄとは、電気的に接続されている。
電極層１６ｃは、例えば、信号線に接続される。電極層１６ｃは、例えば、グランドに接続されてもよい。グランドには、グランド電位が印加される。
絶縁層１１の上には、ソルダーレジスト膜３１аが設けられている。第１磁性層１４аの上には、ソルダーレジスト膜３１аがさらに設けられている。ビア２５の内部には、ソルダーレジスト膜３１аがさらに設けられている。絶縁層１１の下には、レジスト膜３１ｂが設けられている。第２磁性層１４ｂの下には、レジスト膜３１ｂがさらに設けられている。電極層１６ｃの上には、ソルダーレジスト膜３１аが設けられていない。電極層１６ｄの下には、レジスト膜３１ｂが設けられていない。
絶縁層１１は、例えば、ガラスエポキシ、フッ素樹脂及びセラミックの少なくともいずれかを含む。
第１導体層１３а、第２導体層１３ｂ、導体層１３ｃ及び導体層１３ｄの少なくともいずれかは、非磁性体の導体Ｑを含む。非磁性体の導体Ｑの比透磁率は、例えば、１．０以上、２.０以下である。非磁性体の導体Ｑの比透磁率は、真空の比透磁率とほぼ同じである。非磁性体の導体Ｑの抵抗率は、例えば、１．５×１０−８Ω・ｍ（オームメートル）以上、１．０×１０−６Ω・ｍ以下である。
第１導体層１３а、第２導体層１３ｂ、導体層１３ｃ及び導体層１３ｄの少なくともいずれかは、例えば、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）及びアルミニウム（Ａｌ）の少なくともいずれかを含む。
第１導体層１３а、第２導体層１３ｂ、導体層１３ｃ及び導体層１３ｄの少なくともいずれかは、例えば、導電率が高い金属の単体及び金属の合金のすくなくともいずれかを含む。第１導体層１３а、第２導体層１３ｂ、導体層１３ｃ及び導体層１３ｄの少なくともいずれかは、例えば、導電率が高い金属の単体及び樹脂を含むペースト材料でもよい。第１導体層１３а、第２導体層１３ｂ、導体層１３ｃ及び導体層１３ｄの少なくともいずれかは、例えば、導電率が高い金属の合金及び樹脂を含むペースト材料でもよい。第１導体層１３а、第２導体層１３ｂ、導体層１３ｃ及び導体層１３ｄの少なくともいずれかは、例えば、導電率が高い金属の単体、金属の合金及び樹脂を含むペースト材料でもよい。
第１磁性層１４а、第２磁性層１４ｂ、磁性層１４ｃ及び磁性層１４ｄの少なくともいずれかは、軟磁性体の導体Ｍを含む。軟磁性体の導体Ｍの保磁力は、例えば、５０００Ａ／ｍ（アンペア毎メートル）未満である。軟磁性体の導体Ｍの比透磁率は、例えば、１００以上である。
軟磁性体の導体Ｍの抵抗率は、例えば、５×１０−８Ω・ｍ以上、１．０×１０−４Ω・ｍ以下である。
第１磁性層１４а、第２磁性層１４ｂ、磁性層１４ｃ及び磁性層１４ｄの少なくともいずれかは、例えば、鉄（Ｆｅ）、ニッケル（Ｎｉ）及びコバルト（Ｃｏ）の少なくともいずれかを含む。第１磁性層１４а、第２磁性層１４ｂ、磁性層１４ｃ及び磁性層１４ｄは、例えば、パーマロイ（ＮｉＦｅ）、（ＣｏＦｅ）、（ＣｏＦｅＮｉ）、（ＣｏＮｂＺｒ）、（ＦｅＡｌＳｉ）、（ＣｏＺｒＯ）及び珪素鋼等の軟磁性体が挙げられる。第１磁性層１４а、第２磁性層１４ｂ、磁性層１４ｃ及び磁性層１４ｄの少なくともいずれかは、例えば、鉄、ニッケル及びコバルトの少なくともいずれかを含む合金でもよい。
電極層１５ｃ、電極層１５ｄ、電極層１６ｃ及び電極層１６ｄはワイヤーボンディングや半田との接続について信頼性を高めるために形成される。電極層１５ｃ及び電極層１５ｄは、例えば、ニッケル（Ｎｉ）層からなる。また、電極層１６ｃ及び電極層１６ｄは、例えば、金（Аｕ）層からなる。
図１（ｂ）に示すように、本実施形態に係る別の電子装置基板１００ａにおいては、電子装置基板１００ａの電極として導体層５１がさらに設けられている。導体層５１は、例えば、第１導体層１３а及び第２導体層１３ｂと電気的に接続される。導体層５１は、例えば、第１導体層１３аと接し、第２導体層１３ｂと接する。第１導体層１３ａは、ＹＺ平面と平行な側面を有しており、その側面は、導体層５１と接する。第２導体層１３ｂは、ＹＺ平面と平行な側面を有しており、その側面は、導体層５１と接する。
第１の実施形態に係る電子装置基板の製造方法の例について説明する。
図２（а）〜図２（ｄ）は、第１の実施形態に係る電子装置基板の製造方法を例示する断面模式的図である。
図３（а）〜図３（ｃ）は、第１の実施形態に係る電子装置基板の製造方法を例示する模式的断面図である。
図２（а）に示すように、電子装置基板９０を用意する。電子装置基板９０において、第１導体層１３аと、第２導体層１３ｂと、が設けられている。第１導体層１３аと第２導体層１３ｂとの間には、絶縁層１１が設けられている。
第１導体層１３а及び絶縁層１１をＺ方向に貫通して第２導体層１３ｂに達するビア２５を形成する。第１導体層１３аは、例えば、銅を含む。第２導体層１３ｂは、例えば、銅を含む。
図２（ｂ）に示すように、ビア２５の表面上に、例えば、銅の無電解めっきを行う。ビア２５の内面上に銅が付着して導体層１３ｃが形成される。
図２（ｃ）に示すように、第１導体層１３аの一部の上面上にレジスト膜３２аを形成する。第２導体層１３ｂの一部の下面上にレジスト膜３２ｂを形成する。
図２（ｄ）に示すように、例えば、電解めっき法、無電解めっき法、スパッタ法及び蒸着法等の方法により、第１導体層１３аの上面に第１磁性層１４аを形成する。また、第２導体層１３ｂの下面に第２磁性層１４ｂも電解めっき法、無電解めっき法、スパッタ法及び蒸着法等の方法により形成する。
図３（а）に示すように、レジスト膜３２а、レジスト膜３２ｂを除去する。レジスト膜３２аが除去された後に開口２６аが形成される。レジスト膜３２ｂが除去された後に開口２６ｂが形成される。
図３（ｂ）に示すように、エッチングを行い第１導体層１３а及び第２導体層１３ｂを選択的に除去する。開口２６аを反映した開口２７аが形成される。開口２６ｂを反映した開口２７ｂが形成される。
図３（ｃ）に示すように、絶縁層１１の上面上、第１磁性層１４аの上面上及び磁性層１４ｃの上面上にレジスト膜３０аを形成する。レジスト膜３０аをパターニングしてソルダーレジスト膜３１аを形成する。磁性層１４ｃの上面上に開口２８ｃが形成される。絶縁層１１の下面上、第２磁性層１４ｂの下面上及び磁性層１４ｄの下面上にレジスト膜３０ｂを形成する。レジスト膜３０ｂをパターニングしてレジスト膜３１ｂを形成する。磁性層１４ｄの上面上に開口２８ｄが形成される。
図１（а）に示すように、開口２８ｃ内の磁性層１４ｃの上面上にニッケル（Ｎｉ）の電解めっきを行う。開口２８ｃ内の磁性層１４ｃの上面上に電極層１５ｃが形成される。電極層１５ｃの上面上に金（Аｕ）の電解めっきを行う。電極層１５ｃの上面上に、電極層１６ｃが形成される。電極層１５ｃの形成と同様に、開口２７ｄ内の磁性層１４ｃの下面上に電極層１５ｄを形成する。電極層１６ｃの形成と同様に、電極層１６ｄを形成する。電極層１５ｃ及び電極層１６ｃにより形成される電極は、例えば、ワイヤボンディング用や半田付けの電極として使用される。
このようにして、電子装置基板１００が形成される。
第１の実施形態においては、開口２７ｃ内の磁性層１４ｃの上面上にワイヤボンディング用の電極を形成する１例を示した。開口２７ｃ内の磁性層１４ｃの上面上に、ニッケル、金めっき及び半田レベラーの少なくともいずれかの方法により表面処理を行ってもよい。
図５は、第１の実施形態に係る別の電子装置基板を例示する模式的断面図である。
図５に示すように、第１の実施形態に係る電子装置基板１１０は、電子装置基板１００に比べて、第１導体層１３аと第１磁性層１４аとの間に第３導体層１３Ｍаがさらに設けられている。第２導体層１３ｂと第２磁性層１４ｂとの間に第４導体層１３Ｍｂがさらに設けられている。第３導体層１３Ｍа及び第４導体層１３Ｍｂの少なくともいずれかは、銅、金、銀及びアルミニウムの少なくともいずれかを含む。
導体層１３ｃと電極層１５ｃとの間に導体層１３Ｍｃがさらに設けられている。導体層１３ｃとレジスト膜３２との間に導体層１３Ｍｃがさらに設けられている。導体層１３ｄと電極層１５ｄとの間に導体層１３Ｍｄがさらに設けられている。導体層１３Ｍｃ及び導体層１３Ｍｄの少なくともいずれかは、銅、金、銀及びアルミニウムの少なくともいずれかを含む。
図６（а）〜図６（ｄ）は、第１の実施形態に係る別の電子装置基板の製造方法を例示する模式的断面図である。
図７（а）〜図７（ｃ）は、第１の実施形態に係る別の電子装置基板の製造方法を例示する模式的断面図である。
第１の実施形態に係る電子装置基板１１０の製造方法は、ビア２５の内面上に銅の無電解めっきを行う（図２（ｂ）参照）までは、第１の実施形態に係る電子装置基板１００の製造方法と同じである。
図６（а）に示すように、第１導体層１３аの上面、及び第２導体層１３ｂの下面に銅の電解めっきを行う。第１導体層１３аの上面に第３導体層１３Ｍаを形成し、第２導体層１３ｂの下面に第４導体層１３Ｍｂを形成する。
図６（ｂ）に示すように、第３導体層１３Ｍаの上面にレジスト膜３４аを形成する。レジスト膜３４аは、例えば、ドライフィルムである。レジスト膜３４аをパターニングする。レジスト膜３４аの一部分が除去されレジスト膜３５аが形成される。レジスト膜３４аの一部分が除去された部分に開口２９аが形成される。第４導体層１３Ｍｂの下面にレジスト膜３４ｂを形成する。レジスト膜３４ｂは、例えば、ドライフィルムである。レジスト膜３４ｂをパターニングする。レジスト膜３４ｂの一部分が除去されレジスト膜３５ｂが形成される。レジスト膜３４ｂの一部分が除去された部分に開口２９ｂが形成される。
図６（ｃ）に示すように、第１導体層１３а及び第３導体層１３Ｍаにエッチングを行う。第１導体層１３а及び第３導体層１３Ｍаを選択的に除去する。第２導体層１３ｂ及び第４導体層１３Ｍｂにエッチングを行う。第２導体層１３ｂ及び第４導体層１３Ｍｂを選択的に除去する。
図６（ｄ）に示すように、レジスト膜３５а及びレジスト膜３５ｂを除去する。
図７（а）に示すように、導体層１３Ｍｃの一部の上面上及び絶縁層１１の一部の上面上に、レジスト膜３２аを形成する。レジスト膜３２аをパターニングする。レジスト膜３２аの一部分が除去されレジスト膜３３аが形成される。導体層１３Ｍｄの一部の下面上及び絶縁層１１の一部の下面上に、レジスト膜３２ｂを形成する。レジスト膜３２ｂをパターニングする。レジスト膜３２ｂの一部分が除去されレジスト膜３３ｂが形成される。
図７（ｂ）に示すように、第３導体層１３Ｍаと電気的に接続されためっき線（図示せず）に電圧を印加して、例えば、パーマロイの電解めっきを行う。第１導体層１３аの上面上に第１磁性層１４аが形成される。第４導体層１３Ｍｂと電気的に接続されためっき線（図示せず）に電圧を印加して、例えば、パーマロイの電解めっきを行う。第２導体層１３ｂの下面上に第２磁性層１４ｂが形成される。
図７（ｃ）に示すように、導体層１３Ｍｃと電気的に接続されためっき線（図示せず）に電圧を印加してニッケルの電解めっきを行う。導体層１３Ｍｃの上面上にニッケルを含む電極層１５ｃが形成される。導体層１３Ｍｃと電気的に接続されためっき線（図示せず）に電圧を印加して金の電解めっきを行う。電極層１５ｃの上面上に電極層１６ｃを形成される。導体層１３Ｍｄと電気的に接続されためっき線（図示せず）に電圧を印加してニッケルの電解めっきを行う。導体層１３Ｍｄの下面上にニッケルを含む電極層１５ｄが形成される。導体層１３Ｍｄと電気的に接続されためっき線（図示せず）に電圧を印加して金の電解めっきを行う。電極層１５ｄの下面上に電極層１６ｄが形成される。
第１の実施形態に係る電子装置基板の特性の例について説明する。
図４（а）は、パーマロイの複素比透磁率の周波数特性を例示するグラフである。
図４（а）の横軸は、周波数ｆである。図４（а）の縦軸は、複素比誘電率である。
図４（а）に示す特性（ｉ）は、パーマロイの複素比透磁率の実部μｒ’を示す。
図４（а）に示す特性（ｉｉ）は、パーマロイの複素比透磁率の虚部μｒ’’を示す。
図４（а）に示す特性（ｉｉｉ）は、パーマロイの複素比透磁率の絶対値｜μｒ｜を示す。
図４（а）に示すように、パーマロイの強磁性共鳴周波数ｆｒは約４７０ＭＨｚである。周波数ｆが約４７０ＭＨｚにおいては、パーマロイの複素比透磁率の実部μｒ’は０である。周波数ｆが約４７０ＭＨｚにおいては、パーマロイの複素比透磁率の虚部μｒ’’及び複素比透磁率の絶対値｜μｒ｜は最大値に近い値である。パーマロイの複素比透磁率の虚部μｒ’’は損失成分である。パーマロイの複素比透磁率の虚部μｒ’’が高いと損失が大きい。
図４（ｂ）は、伝送損失の周波数特性を例示するグラフである。
図４（ｂ）は、伝送損失と周波数との関係のシミュレーションの結果の例である。パーマロイの複素比透磁率の実部μｒ’、パーマロイの複素比透磁率の虚部μｒ’’及び複素比透磁率の絶対値｜μｒ｜は、図４（а）に示すパーマロイの周波数特性を用いた。図４（ｂ）の横軸は、周波数ｆである。図４（ｂ）の縦軸は、伝送損失Ｌである。図４（ｂ）に、「Case１」〜「Case３」の場合を示す。
「Case１」においては、第１磁性層１４а及び第２磁性層１４ｂが設けられていない。「Case３」においては、第１導体層１３аの上面上に第１磁性層１４аが設けられ、第２導体層１３ｂの下面上に第２磁性層１４ｂが設けられている。「Case３」は、図１に示した電子装置基板１００を用いた第１の実施形態の１つの例に対応する。「Case２」においては、第３導体層１３Ｍаの上面上に第１磁性層１４аが設けられ、第４導体層１３Ｍｂの下面上に第２磁性層１４ｂが設けられている。「Case２」は、図５に示した電子装置基板１１０を用いた第１の実施形態の１つの例に対応する。
以下に、シミュレーションの条件を示す。
絶縁層１１はガラスエポキシ。絶縁層１１の比誘電率は４．４。絶縁層１１の厚さは０．２０ｍｍ（ミリメートル）。第１導体層１３а及び第２導体層１３ｂの厚さｔ１はそれぞれ３５μｍ（マイクロメートル）。第１磁性層１４а及び第２磁性層１４ｂの厚さｔ２はそれぞれ３５μｍ。第１導体層１３а及び第２導体層１３ｂの材料は銅。第１磁性層１４а及び第２磁性層１４ｂの材料はパーマロイ。
図４（ｂ）に示すように、周波数ｆが１ＭＨｚ以下においては、「Case１」〜「Case３」の伝送損失Ｌは、０．２０ｄＢ／ｍ以下である。周波数ｆが１ＭＨｚ以下においては、「Case１」〜「Case３」の伝送損失Ｌは、殆ど同じである。
周波数ｆが１００ＭＨｚ（メガヘルツ）以上においては、「Case３」の伝送損失Ｌは、「Case１」の伝送損失Ｌ及び「Case２」の伝送損失Ｌに比べて大きい。例えば、周波数ｆが１００ＭＨｚにおいては、「Case１」の伝送損失Ｌは、−１．１ｄＢ／ｍ（デシベル毎メートル）である。「Case２」の伝送損失Ｌは、−１．５ｄＢ／ｍである。「Case３」の伝送損失Ｌは、−３．１ｄＢ／ｍである。
伝送線路に流れる電流の表皮の厚さｄは、下記数式１で示される。
ρは電気抵抗率。ｆは電流の周波数。μ０は真空の透磁率。｜μｒ｜は複素比透磁率の絶対値。
例えば、銅の電気抵抗率が、１．７×１０−８Ω・ｍ（オームメートル）、銅の複素比透磁率の絶対値｜μｒ｜は１、周波数ｆが１００ＭＨｚにおける第１導体層１３аの表皮厚さは、約６．６μｍになる。
例えば、パーマロイの電気抵抗率が、３．０×１０−７Ω・ｍ、パーマロイの複素比透磁率の絶対値｜μｒ｜が３２００、周波数ｆが１００ＭＨｚにおける第１磁性層１４аの表皮厚さは、約１．５μｍになる。
周波数ｆが１００ＭＨｚにおける第１導体層１３а及び第２導体層１３ｂの表皮厚さは、第１導体層１３а及び第２導体層１３ｂの厚さｔ１よりも薄い。また、周波数ｆが１００ＭＨｚにおける第１磁性層１４а及び第２磁性層１４ｂの表皮厚さは、第１磁性層１４а及び第２磁性層１４ｂの厚さｔ２よりも薄い。第１導体層１３а及び第１磁性層１４аにおいては、表皮効果により電流が表皮付近に偏る。第１導体層１３а及び第１磁性層１４аの抵抗が大きくなり損失が増加する。周波数ｆが１００ＭＨｚ以上においては、周波数ｆが高くなると、電流がさらに表皮付近に偏る。
「Case３」の伝送線路は、「Case１」の伝送線路及び「Case２」の伝送線路に比べて磁性層１４ｃ及び磁性層１４ｄが設けられている。磁性層１４ｃ及び磁性層１４ｄが設けられていることによる表皮効果の影響が大きい。従って、「Case３」の伝送損失Ｌは、「Case１」及び「Case２」の伝送損失Ｌに比べて大きい。
スイッチング電源は、数ｋＨｚ（キロヘルツ）のパルス信号によりスイッチング制御を行う。パルス信号にはリップルが発生する。リップルの発生により、数１００ＭＨｚ〜数ＧＨｚのノイズが発生し、伝送線路を伝わるノイズとなる。これを伝導ノイズという。
第１の実施形態に係る電子装置基板１００は、第１磁性層１４а、第２磁性層１４ｂ、磁性層１４ｃ及び磁性層１４ｄに、例えば、パーマロイを含む。これにより、周波数ｆが１００ＭＨｚ以上の伝送損失が大きい。伝送線路上を伝わる周波数ｆが１００ＭＨｚ以上の伝導ノイズを小さくできる。その結果、高周波のノイズを抑制することが可能な電子装置基板を提供することができる。
電子装置基板１００の第１磁性層１４аの上に、別の磁性層をさらに設けることにより、伝導ノイズを抑制することができる。別の磁性層は、例えば、パーマロイを含む。
放射ノイズとは、電源線などの伝送線路を伝わる伝導ノイズが放射源となって放射されるノイズをいう。放射ノイズの周波数は、例えば、１００ＭＨｚ〜数ＧＨｚ程度である。従って、伝導ノイズを抑制することにより、放射ノイズも抑制することができる。
（第２の実施形態）
図８（а）及び図８（ｂ）は、第２の実施形態に係る磁気シールドパッケージを例示する模式的断面図である。
図８（а）に示すように、磁気シールドパッケージ２００は、第１の実施形態に係る電子装置基板（例えば、電子装置基板１００）と、第１シールド部６２と、を含む。第１シールド部６２は、第１部分６２аと、第２部分６２ｂと、第３部分６２ｃと、を含む。第１部分６２ａは、ＺＹ平面、またはＺＸ平面に沿う。第２部分６２ｂも、ＺＹ平面、またはＺＸ平面に沿う。第３部分６２ｃは、ＸＹ平面に沿う。第３部分６２ｃの一部は、第１部分６２ａの一部と繋がる。第３部分６２ｃの別の一部は、第２部分６２ｂの一部と繋がる。
Ｘ方向において第１部分６２аと第１磁性層１４аとが接続する。電子装置基板１００の側面において第１部分６２аと第２磁性層１４ｂとが接続する。Ｘ方向において第１部分６２аと第１導体層１３аとが接続する。電子装置基板１００の側面において第１部分６２аと第２導体層１３ｂとが接続する。Ｘ方向において第２部分６２ｂと第１磁性層１４аとが接続する。電子装置基板１００の側面において第２部分６２ｂと第２磁性層１４ｂとが接続する。Ｘ方向において第２部分６２ｂと第１導体層１３аとが接続する。電子装置基板１００の側面において第２部分６２ｂと第２導体層１３ｂとが接続する。Ｚ方向において第３部分６２ｃと第１磁性層１４аとが接続する。
第１シールド部６２の表面に、保護部６４が設けられていてもよい。保護部６４により、第１シールド部６２の腐食を防止する。保護部６４は、絶縁体、非磁性体の導体Ｑ及び軟磁性体の導体Ｍの少なくともいずれかを含む。非磁性体の導体Ｑは、例えば、ステンレス鋼（ＳＵＳ）及びチタン（Ｔｉ）が挙げられる。軟磁性体の導体Ｍは、例えば、ニッケルを含む。
第１シールド部６２と電子装置基板１００との間には封止樹脂６１が設けられている。磁気シールドパッケージ２００のタイプは、例えば、ＬＧＡ(Land Grid Array)タイプのパッケージである。
電子装置基板１００上には、マウント材７２を介して、例えば、磁気デバイス７１が設けられている。磁気デバイス７１の信号端子Ｓと電極層１６ｅとがワイヤ７３ｂにより接続されている。磁気デバイス７１のグランド端子Ｇと電極層１６ｃとがワイヤ７３аにより接続されている。
磁気デバイス７１は、例えば、磁界強度を測定する電流センサである。磁気デバイス７１は、例えば、ＡＭＲ素子(An-Isotropic Magnetoresistive device)、ＧＭＲ素子(Giant Magneto Resistive device)、ＴＭＲ素子(Tunnel Magneto Resistance device)である。磁気デバイス７１は、例えば、ＭＲАＭ(Magnetoresistive resistive Random Access Memory)でもよい。
ワイヤ７３а及びワイヤ７３ｂは、例えば、金（Ａｕ）を含む。封止樹脂６１は、例えば、エポキシ樹脂を含む。第１シールド部６２は、軟磁性体の導体を含む。第１シールド部６２の比透磁率は、例えば、１０００以上である。
第１シールド部６２は、例えば、鉄、ニッケル及びコバルトの少なくともいずれかを含む。第１シールド部６２は、例えば、パーマロイ（ＮｉＦｅ）、（ＣｏＦｅ）、（ＣｏＦｅＮｉ）、（ＣｏＮｂＺｒ）、（ＦｅＡｌＳｉ）、（ＣｏＺｒＯ）及び珪素鋼の少なくともいずれかを含む。
第２の実施形態においては、Ｘ方向において第１部分６２аと第２導体層１３ｂとが重なる例を示した。第２の実施形態においては、電子装置基板１００の側面において第２部分６２ｂと第２導体層１３ｂとが接続する例を示した。電子装置基板１００の側面において第２導体層１３ｂの一部分と第１部分６２аとが接続してもよい。電子装置基板１００の側面において第２導体層１３ｂの一部分と第２部分６２ｂとが接続してもよい。また、電子装置基板１１０を用いてもよい。
第１シールド部６２は、複数の層を含んでもよい。複数の層のそれぞれの層は、軟磁性体である導体を含む。第１シールド部６２は、２種類以上の軟磁性体を含んでもよい。
第２の実施形態に係る磁気シールドパッケージの製造方法の１例について説明する。
図８（ｂ）に示すように、電子装置基板１００を用意する。電子装置基板１００の上面上にマウント材７２を塗布する。マウント材７２の上面上に磁気デバイス７１を実装する。グランド端子Ｇと電極層１６ｃとをワイヤ７３аにより接続する。信号端子Ｓと電極層１６ｅとをワイヤ７３ｂにより接続する。
図８（а）に示すように、電子装置基板１００の上面上及び磁気デバイス７１を封止するように封止樹脂６１を形成する。封止樹脂６１の表面上及び電子装置基板１００の側面１００ｆの上に、例えば、電解めっき法、無電解めっき法、スパッタ法及び蒸着法の少なくともいずれかの方法により、第１シールド部６２を形成する。
封止樹脂６１の表面上及び側面１００ｆの上に、例えば、無電解めっき法、スパッタ法及び蒸着法の少なくともいずれかの方法により薄い非磁性体の導体、または軟磁性体の導体の層を形成する。その後、電解めっき法により比較的厚い軟磁性体の導体の層を形成する。このようにして第１シールド部６２の形成してもよい。
第１シールド部６２の上面上に、例えば、絶縁材料により保護部６４を形成する。第１シールド部６２の表面上に、例えば、ステンレス鋼（ＳＵＳ）及びチタン（Ｔｉ）のいずれかを含む非磁性体の導体Ｑにより保護部６４を形成してもよい。第１シールド部６２の上面上に、例えば、ニッケルを含む軟磁性体の導体Ｍにより保護部６４を形成してもよい。
第２の実施形態に係る磁気シールドパッケージの特性について説明する。
図９は、磁気シールドパッケージの特性を例示するグラフである。
図９は、磁気シールドパッケージのシールド特性のシミュレーションの結果の１例である。磁気シールドパッケージ２００において、第１シールド部６２が設けられていない場合の磁気デバイス７１の近傍の磁界強度を基準とし、第１シールド部６２が設けられている場合の磁気デバイス７１の近傍の磁界強度の減衰量の割合を磁界シールド効果(ＭＳＥ)と定義して解析した。磁界シールド効果（ＭＳＥ）の単位はデシベルである。
図９には、「Case１」〜「Case６」の場合が示されている。第１磁性層１４а〜磁性層１４ｄの層数を層数Ｎとする。第１磁性層１４а〜磁性層１４ｄの複素比透磁率の絶対値を｜μｒ｜とする。磁界シールド効果をＭＳＥとする。「Case１」は、層数Ｎが１層、｜μｒ｜が１０００の場合である。「Case２」は、層数Ｎが１層、｜μｒ｜が５０００の場合である。「Case３」は、層数Ｎが１層、｜μｒ｜が５００００の場合である。「Case４」は、層数Ｎが２層、｜μｒ｜が１０００の場合である。「Case５」は、層数Ｎが２層、｜μｒ｜が５０００の場合である。「Case６」は、層数Ｎが２層、｜μｒ｜が５００００の場合である。
図９に示すように、「Case１」の場合、磁界シールド効果ＭＳＥは−２１ｄＢである。「Case２」の場合、磁界シールド効果ＭＳＥは−３５ｄＢである。「Case３」の場合、磁界シールド効果ＭＳＥは−５０ｄＢである。「Case４」の場合、磁界シールド効果ＭＳＥは−２４ｄＢである。「Case５」の場合、磁界シールド効果ＭＳＥは−３８ｄＢである。「Case６」の場合、磁界シールド効果ＭＳＥは−５６ｄＢである。
磁気シールドパッケージ２００において、第１シールド部６２を設けることにより、磁界シールド効果ＭＳＥを高くすることができる。磁界シールド効果ＭＳＥが高い磁気シールドパッケージにより磁気デバイス７１が囲われていると、外部から高い磁界ノイズがパッケージに印加された場合も、磁気デバイス７１は磁界ノイズの影響を受けずに、正常に動作することが出来る。
第１シールド部６２と第１磁性層１４аとが電気的に接続される。第１シールド部６２と第２磁性層１４ｂとが電気的に接続される。磁気デバイス７１の周りには、第１シールド部６２、第１磁性層１４а及び第２磁性層１４ｂが設けられる。第１シールド部６２、第１磁性層１４а及び第２磁性層１４ｂは、軟磁性体の導体を含む。従って、磁気デバイス７１の周りには、軟磁性体の導体が設けられる。
これにより、磁気デバイス７１、ワイヤ７３а、ワイヤ７３ｂ、電極層１６а及び電極層１６ｂの少なくともいずれかから発生した伝導ノイズ及び放射ノイズが、磁気シールドパッケージ２００の外部へ漏れることを抑制する。
従って、第２の実施形態は、放射ノイズをさらに抑制することもできる。磁気シールドパッケージ２００の外部から内部に入る電磁波や静電気を抑制することもできる。
第２の実施形態に係る磁気シールドパッケージ２００においては、ＬＧＡタイプのパッケージを１例として説明した。磁気シールドパッケージ２００は、例えば、ＢＧＡ(Ball Grid Array)タイプでもよい。磁気シールドパッケージ２００は、例えば、ＱＦＮ(Quad Flat Non lead package)タイプでもよい。
図１０は、第２の実施形態に係る別の磁気シールドパッケージを例示する模式的断面図である。
図１０に示すように、磁気シールドパッケージ２１０は、磁気シールドパッケージ２１０に比べて、第２シールド部６３がさらに設けられている。第２シールド部６３は、第１シールド部６２と第１磁性層１４аとの間に設けられている。Ｘ方向において第２シールド部６３と第１磁性層１４аとが重なる。Ｚ方向において第２シールド部６３と第１磁性層１４аとが重なる。
第２シールド部６３は、非磁性体の導体を含む。第２シールド部６３は、例えば、銅、ニッケル及びステンレス鋼（ＳＵＳ）が挙げられる。
（第３の実施形態）
図１１（а）及び図１１（ｂ）は、第３の実施形態に係る磁気シールドパッケージを例示する模式的断面図である。
図１１（а）に示すように、第３の実施形態に係る磁気シールドパッケージ２００には、電子装置基板１３０が設けられている。
ダイヤフラム８４は、接着剤８２により電子装置基板１３０に固定される。接着剤８２は、例えば、シリコーンや半田、導電性ペーストなどの材料が挙げられる。ダイヤフラム８４上には、磁気デバイス７１が搭載されている。電子装置基板１３０上には、信号処理デバイス８１も搭載されている。
第１シールド部６２と第１磁性層１４аとの間には、第２電極層１６ｆが設けられている。第２電極層１６ｆと第１磁性層１４аとの間には、第１電極層１５ｆが設けられている。Ｚ方向において第１部分６２аと第１磁性層１４аとが重なる。第１シールド部６２は、接着剤８３を介して、第２電極層１６ｆに接着され、電子装置基板１３０に固定される。
信号処理デバイス８１と第２電極層１６ｃとがワイヤ７３ｂにより接続されている。信号処理デバイス８１とダイヤフラム８４とがワイヤ７３аにより接続されている。
磁気シールドパッケージ３００は、例えば、音響センサ用のパッケージとして使用される。電子装置基板１３０には、貫通孔８５が設けられている。音波が貫通孔８５を通過してダイヤフラム８４に到達する。音波がダイヤフラムに到達することによりダイヤフラム８４がたわむ。ダイヤフラム８４のたわみの量を磁気デバイス７１がセンシングする。
磁気デバイス７１、ダイヤフラム８４及び信号処理デバイス８１の周りには、第１シールド部６２、第１磁性層１４а及び第２磁性層１４ｂが設けられる。第１シールド部６２、第１磁性層１４а及び第２磁性層１４ｂは、軟磁性体の導体からなる。従って、磁気デバイス７１及び信号処理デバイス８１は、軟磁性体の導体により囲まれる。
これにより、磁界シールド効果ＭＳＥが高い磁気シールドパッケージにより磁気デバイス７１が囲われるので、外部から高い磁界ノイズがパッケージに印加された場合も、磁気デバイス７１は磁界ノイズの影響を受けずに、正常に動作することが出来る。
接着剤８２は、例えば、シリコーンや半田、導電性接着剤からなる。接着剤８３は、シリコーンや半田、導電性接着剤、またはニッケル、鉄及びコバルト（Ｃｏ）の少なくともいずれかを含む合金からなる磁性粒子を含む接着剤からなる。接着剤８３に磁性粒子を含む場合、第１シールド部６２と第１磁性層１４аとの間の磁気抵抗が下がり、磁界シールド効果を高めることが出来る。
図１１（ｂ）に示すように、本実施形態に係る別の磁気シールドパッケージ３１０においては、第１磁性層１４аのＹＺ平面に平行な面上に第１電極層１５ｆ、及び第２電極層１６ｆがさらに設けられている。Ｘ方向において第１電極層１５ｆと第１磁性層１４аとが接続する。Ｘ方向において第１電極層１５ｆと前記第２磁性層１４ｂとが接続する。Ｘ方向において第１電極層１５ｆと前記第１導体層１３аとが接続する。Ｘ方向において第１電極層１５ｆと前記第２導体層１３ｂとが接続する。
以上説明した複数の実施形態によれば、高周波のノイズを抑制させることが可能な電子装置基板及び磁気シールドパッケージを提供することができる。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明及びその等価物の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。
１１：絶縁層、１３а：第１導体層、１３ｂ：第２導体層、１３ｃ：導体層、１３ｄ：導体層、１３Ｍа：第３導体層、１３Ｍｂ：第４導体層、１３Ｍｃ：導体層、１３Ｍｄ：導体層、１４а：第１磁性層、１４ｂ：第２磁性層、１４ｃ：磁性層、１４ｄ：磁性層、１５а：電極層、１５ｂ：電極層、１５ｃ：電極層、１５ｄ：電極層、１５ｅ：電極層、１５ｆ：第１電極層、１５ｇ：第３電極層、１５ｈ：電極層、１５ｋ：電極層、１６а：電極層、１６ｂ：電極層、１６ｃ：電極層、１６ｄ：電極層、１６ｅ：電極層、１６ｆ：第２電極層、１６ｇ：第４電極層、１６ｈ：電極層、１６ｋ：電極層、２５：ビア、２６а：開口、２６ｂ：開口、２７а：開口、２７ｂ：開口、２８ｃ：開口、２８ｄ：開口、３０а：レジスト膜、３０ｂ：レジスト膜、３１а：ソルダーレジスト膜、３１ｂ：レジスト膜、３２а：レジスト膜、３２ｂ：レジスト膜、３３：レジスト膜、３３а：レジスト膜、３３ｂ：レジスト膜、３４а：レジスト膜、３４ｂ：レジスト膜、３５а：レジスト膜、３５ｂ：レジスト膜、５１：導体層、６１：封止樹脂、６２：第１シールド部、６３：第２シールド部、６４：保護部、７１：磁気デバイス、７２：マウント材、７３а：ワイヤ、７３ｂ：ワイヤ、８１：信号処理デバイス、８２：接着剤、８４：ダイヤフラム、８５：貫通孔、９０：電子装置基板、１００、１００ａ：電子装置基板、１１０：電子装置基板、１３０：電子装置基板、２００：磁気シールドパッケージ、２１０：磁気シールドパッケージ、３００：磁気シールドパッケージ、３１０：磁気シールドパッケージ、Ｇ：グランド端子、Ｓ：信号端子、Ｍ：導体、Ｑ：導体、ｆｒ：強磁性共鳴周波数、Ｌ：伝送損失、Ｎ：層数、Ｐ：減衰量、ｄ：厚さ、ｆ：周波数、ｔ１：厚さ、ｔ２：厚さ

Claims (16)

  1. 第１磁性層と、
    第２磁性層と、
    前記第１磁性層と前記第２磁性層との間に設けられた絶縁層と、
    前記絶縁層と前記第１磁性層との間に設けられた第１導体層と、
    前記絶縁層と前記第２磁性層との間に設けられた第２導体層と、
    を備えた電子装置基板。
  2. 前記第１磁性層は、前記第２磁性層から前記第１磁性層に向かう第１方向と交差する第２方向において前記第１導体層と接続せず、前記第２磁性層は、前記第２方向において前記第２導体層と接続しない、請求項１に記載の電子装置基板。
  3. 前記第１磁性層の保持力及び前記第２磁性層の保磁力の少なくともいずれかは、５０００Ａ／ｍ未満である、請求項１または２に記載の電子装置基板。
  4. 前記第１導体層の比透磁率及び前記第２導体層の比透磁率の少なくともいずれかは、１．０以上、２.０以下であり、
    前記第１導体層の抵抗率及び前記第２導体層の抵抗率の少なくともいずれかは、１．５×１０−８Ω・ｍ以上、１．０×１０−６Ω・ｍ以下である、請求項１〜３のいずれか１つに記載の電子装置基板。
  5. 前記第１導体層及び前記第２導体層の少なくともいずれかは、銅、金、銀及びアルミニウムの少なくともいずれかを含む、請求項１〜４のいずれか１つに記載の電子装置基板。
  6. 前記第１磁性層の抵抗率及び前記第２磁性層の抵抗率の少なくともいずれかは、２×１０−８Ω・ｍ以上、１．０×１０−４Ω・ｍ以下である、請求項１〜５のいずれか１つに記載の電子装置基板。
  7. 前記第１磁性層及び前記第２磁性層の少なくともいずれかは、鉄、ニッケル及びコバルトの単体、または鉄、ニッケル及びコバルトの少なくともいずれかを含む合金からなる、請求項１〜６のいずれか１つに記載の電子装置基板。
  8. 前記第１磁性層と前記第１導体層との間に設けられた第３導体層と、
    前記第２磁性層と前記第２導体層との間に設けられた第４導体層と、
    をさらに備えた、請求項１〜７のいずれか１つに記載の電子装置基板。
  9. 前記第３導体層及び前記第４導体層の少なくともいずれかは、銅、金、銀及びアルミニウムの少なくともいずれかを含む、請求項８に記載の電子装置基板。
  10. 前記第３導体層の厚さは、前記第１導体層の厚さよりも厚く、
    前記第４導体層の厚さは、前記第２導体層の厚さよりも厚い、請求項８または９に記載の電子装置基板。
  11. 請求項２〜１０のいずれか１つに記載の前記電子装置基板と、
    第１シールド部と、
    を備え、
    前記第１シールド部は、
    前記第１方向に沿う第１部分と、
    前記第２方向において前記第１部分と並び前記第１方向に沿う第２部分と、
    前記第２方向に沿う第３部分と、
    を含み、
    前記第１部分と前記第２部分との間に、前記第１磁性層、前記第２磁性層、前記第１導体層及び前記第２導体層が設けられ、
    前記第１方向において、前記第３部分は、前記第１磁性層と重なる、磁気シールドパッケージ。
  12. 前記第１シールド部の比透磁率は、１０００以上である請求項１１記載の磁気シールドパッケージ。
  13. 前記第１シールド部は、鉄、ニッケル及びコバルトの少なくともいずれかを含む請求項１１または１２に記載の磁気シールドパッケージ。
  14. 前記第１導体層は、前記第１磁性層と前記第１シールド部との間に設けられた磁気デバイスのグランド端子と電気的に接続される、請求項１１〜１３のいずれか１つに記載の磁気シールドパッケージ。
  15. 前記第１シールド部と前記第１磁性層との間に設けられた第２シールド部をさらに備え、
    前記第２方向において前記第２シールド部と前記第１磁性層とが接続し、
    前記第１方向において前記第２シールド部と前記第１磁性層とが接続する、請求項１１〜１４のいずれか１つに記載の磁気シールドパッケージ。
  16. 前記第２シールド部は、銅、銀、金、ニッケル、チタン、及びステンレス鋼の少なくともいずれかを含む請求項１１〜１５のいずれか１つに記載の磁気シールドパッケージ。
JP2015164251A 2015-08-21 2015-08-21 電子装置基板及び磁気シールドパッケージ Pending JP2017041617A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015164251A JP2017041617A (ja) 2015-08-21 2015-08-21 電子装置基板及び磁気シールドパッケージ
US15/242,373 US20170050842A1 (en) 2015-08-21 2016-08-19 Printed wiring board and magneticshield package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015164251A JP2017041617A (ja) 2015-08-21 2015-08-21 電子装置基板及び磁気シールドパッケージ

Publications (1)

Publication Number Publication Date
JP2017041617A true JP2017041617A (ja) 2017-02-23

Family

ID=58157146

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015164251A Pending JP2017041617A (ja) 2015-08-21 2015-08-21 電子装置基板及び磁気シールドパッケージ

Country Status (2)

Country Link
US (1) US20170050842A1 (ja)
JP (1) JP2017041617A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018195660A (ja) * 2017-05-16 2018-12-06 株式会社東芝 半導体装置
JPWO2018159290A1 (ja) * 2017-02-28 2019-12-12 株式会社村田製作所 薄膜シールド層付き電子部品
US10510680B2 (en) 2017-09-13 2019-12-17 Kabushiki Kaisha Toshiba Semiconductor device having electromagnetic wave attenuation layer
JP2020031188A (ja) * 2018-08-24 2020-02-27 株式会社東芝 電子装置
CN111032334A (zh) * 2017-07-18 2020-04-17 Sig技术股份公司 用于构成具有功能元件的包装的包装层压件和方法
JP2022007092A (ja) * 2020-06-25 2022-01-13 国立大学法人秋田大学 コモンモードノイズ抑制部材

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018203094B3 (de) * 2018-03-01 2019-05-23 Infineon Technologies Ag MEMS-Baustein
JP2020025019A (ja) * 2018-08-07 2020-02-13 キオクシア株式会社 半導体装置
CN110752163A (zh) * 2019-10-23 2020-02-04 杭州见闻录科技有限公司 一种用于通信模块产品的emi屏蔽工艺和通信模块产品

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03120890A (ja) * 1989-10-04 1991-05-23 Ibiden Co Ltd 磁性合金層被覆回路基板
JPH04196285A (ja) * 1990-11-27 1992-07-16 Ibiden Co Ltd 金属層被覆回路基板
JP2001284755A (ja) * 2000-04-04 2001-10-12 Tokin Corp 配線基板
JP2003309196A (ja) * 2002-04-16 2003-10-31 Sony Corp 磁気不揮発性メモリ素子の磁気シールドパッケージ
JP2005158921A (ja) * 2003-11-25 2005-06-16 Aica Kogyo Co Ltd プリント配線板
JP2012038807A (ja) * 2010-08-04 2012-02-23 Toshiba Corp 電磁シールドシート

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3331397B2 (ja) * 1999-07-23 2002-10-07 ティーディーケイ株式会社 トンネル磁気抵抗効果素子
US9472749B2 (en) * 2014-03-20 2016-10-18 International Business Machines Corporation Armature-clad MRAM device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03120890A (ja) * 1989-10-04 1991-05-23 Ibiden Co Ltd 磁性合金層被覆回路基板
JPH04196285A (ja) * 1990-11-27 1992-07-16 Ibiden Co Ltd 金属層被覆回路基板
JP2001284755A (ja) * 2000-04-04 2001-10-12 Tokin Corp 配線基板
JP2003309196A (ja) * 2002-04-16 2003-10-31 Sony Corp 磁気不揮発性メモリ素子の磁気シールドパッケージ
JP2005158921A (ja) * 2003-11-25 2005-06-16 Aica Kogyo Co Ltd プリント配線板
JP2012038807A (ja) * 2010-08-04 2012-02-23 Toshiba Corp 電磁シールドシート

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2018159290A1 (ja) * 2017-02-28 2019-12-12 株式会社村田製作所 薄膜シールド層付き電子部品
JP2018195660A (ja) * 2017-05-16 2018-12-06 株式会社東芝 半導体装置
CN111032334A (zh) * 2017-07-18 2020-04-17 Sig技术股份公司 用于构成具有功能元件的包装的包装层压件和方法
CN111032334B (zh) * 2017-07-18 2022-04-05 Sig技术股份公司 用于构成具有功能元件的包装的包装层压件和方法
US10510680B2 (en) 2017-09-13 2019-12-17 Kabushiki Kaisha Toshiba Semiconductor device having electromagnetic wave attenuation layer
JP2020031188A (ja) * 2018-08-24 2020-02-27 株式会社東芝 電子装置
JP2022007092A (ja) * 2020-06-25 2022-01-13 国立大学法人秋田大学 コモンモードノイズ抑制部材

Also Published As

Publication number Publication date
US20170050842A1 (en) 2017-02-23

Similar Documents

Publication Publication Date Title
JP2017041617A (ja) 電子装置基板及び磁気シールドパッケージ
JP6394719B2 (ja) 電子回路パッケージ
US20220277878A1 (en) Inductor component
US10153082B2 (en) Electronic component and method of manufacturing electronic component
CN105552061B (zh) 半导体封装元件
US10147685B2 (en) System-in-package devices with magnetic shielding
JPWO2005096007A1 (ja) 磁界センサ
KR20010095325A (ko) 케이블 외장상에 형성된 잡음 흡수 고손실 자성막을 가진신호 전송 케이블
CN101785105A (zh) 用于微特征工件的重新分布结构
CN105474388A (zh) 电磁干扰互连低的裸片封装体
JPH1064714A (ja) Ｅｍｉ対策部品及びそれを備えた能動素子
CN105307465B (zh) 一种电磁防干扰复合层结构及其装置
KR100825231B1 (ko) 프로브 카드에 사용되는 프로브 니들의 제조 방법 및프로브 니들
JP2013105756A (ja) 基板内蔵用電子部品および部品内蔵型基板
JP2012156190A (ja) 半導体装置及び配線基板
JP4417521B2 (ja) 配線基板
CN101795530A (zh) 电路板和构造电路板的方法
US9940957B2 (en) Printed circuit board and method of manufacturing the same
JP4494714B2 (ja) プリント配線板
US10699979B2 (en) Electronic device
KR20010095252A (ko) 고주파 전류 억제형 전자 부품 및 이를 위한 접합 와이어
US11774519B2 (en) Shielded sensor structure and method of making same
JP2015192555A (ja) 半導体装置
JP2020036035A (ja) 電子部品および電子部品の製造方法
JP3606546B2 (ja) 高空間分解能の近磁界プローブまたは近磁界プローブシステム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181107

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190507