JP2015532003A - 光検出器の信号損失を低減するための方法および装置 - Google Patents

Abstract

検出された光信号に対する暗電流の影響を低減するために、結晶ミスフィット転位を有する光検出器界面（１４０）が導波路コア（１２１）に対して変位された、フォトニック構造体および形成の方法を開示する。【選択図】図１

Description

光検出器における光信号の損失を低減することに関する実施形態が記載される。

フォトニックデバイスは、現在ＣＭＯＳ回路のような電子回路と同じ基板上に集積されている。そのような集積のための基板材料は、バルクシリコンまたは絶縁体構造上シリコンとして、典型的にはシリコンである。多くのフォトニックデバイスは、基板上に提供されてパターニングされたシリコン層に形成することができる。例えば、導波路コアは、基板上にシリコンから形成することができ、シリコン導波路コアがコアのシリコンよりも低い屈折率を有するクラッドによって取り囲まれていることを条件として、基板もシリコン基板にすることができる。二酸化ケイ素は、シリコンの約３．４５の屈折率と比較して、約１．４５の屈折率を有するので、しばしば、適切なクラッド材料として使用される。導波路コアおよびクラッド材料には、コアのより高い屈折率とクラッドのより低い屈折率との間に十分な差があることを条件として、他の材料を使用することもできる。

しかし、いくつかのフォトニックデバイスは、シリコン以外の材料から形成されなくてはならないが、これはシリコンと界面しなければならない。光検出器は、例えば、その間に真性領域を備えるＰ領域とＮ領域とを有するＰＩＮフォトダイオードで、ＰおよびＮ領域はシリコンから、真性領域はゲルマニウムまたはシリコン−ゲルマニウム材料（光検出器に使用するシリコン‐ゲルマニウム材料の場合、ゲルマニウムのモル分率は少なくとも３０％でなければならない）から形成することができる。本明細書の説明の目的のために、シリコンゲルマニウム材料が検討される場合は必ず、少なくとも３０％のゲルマニウムのモル分率を有すると想定される。ゲルマニウムまたはシリコン‐ゲルマニウムは、１．１μｍを超える波長では、シリコンと比較して光に対する感度が高いため、光を受光するための光検出器で使用するためにしばしば好まれる。

ゲルマニウムまたはシリコン‐ゲルマニウム材料がシリコンと接触して、例えば、ＰＩＮダイオードのシリコンＰまたはＮ領域との界面で形成されると、結晶格子不整合の欠陥が界面で発生する。例えば、ゲルマニウムとシリコンの界面で、４．２％の格子不整合が存在する。格子不整合は、ミスフィット転位を生じさせ、界面で電荷トラップ状態を生じさせる。トラップ状態は、光検出器のバンドギャップ内にエネルギーレベルを生成することによって、光電変換過程を妨害し、暗電流の生成をもたらす可能性がある。暗電流は、光検出器の信号対雑音比全体を低減し、受光した光の光電変換に対する応答性を低下させる。

光検出器の光に対する応答性に関してミスフィット転位および対応するトラップ状態の影響を軽減する、光検出器構造体とその作製方法が所望される。

本発明の第１の実施形態を示す。 本発明の第２の実施形態を示す。 本発明の第３の実施形態を示す。 本発明の第４の実施形態を示す。 図１の実施形態を形成するための方法の実施形態の連続的なステップを示す。 図１の実施形態を形成するための方法の実施形態の連続的なステップを示す。 図１の実施形態を形成するための方法の実施形態の連続的なステップを示す。 図１の実施形態を形成するための方法の実施形態の連続的なステップを示す。 図１の実施形態を形成するための方法の実施形態の連続的なステップを示す。 図２の実施形態を形成するための第２の方法の実施形態の連続的なステップを示す。 図２の実施形態を形成するための第２の方法の実施形態の連続的なステップを示す。 図２の実施形態を形成するための第２の方法の実施形態の連続的なステップを示す。 代替の実施形態をそれぞれ示す。 代替の実施形態をそれぞれ示す。

本明細書に記載の実施形態は、真性領域（例えば、ゲルマニウムまたはシリコン‐ゲルマニウム）と半導体（例えば、シリコン）領域との間の界面でのミスフィット転位および関連する電荷トラップ状態が、光検出器の真性領域に光学的に結合される導波路コアと同じ平面上に存在しない、光検出器を提供する。界面ならびに関連するミスフィット転位およびトラップ状態を導波路コアのレベルより下または上のレベルへずらすことによって、欠陥が光検出器の受光真性領域から除去される。これは、暗電流を低減し、改善された光検出器の信号対雑音比を提供する。

図１は、ＰＩＮダイオード光検出器１３４が、隣接する導波路コア１２１からの光を受光するように形成される、第１の構造体の実施形態を示す。シリコン基板１１１は、例えば、二酸化ケイ素等の酸化物１１９を含む、その中に形成された浅いトレンチ分離領域を有する。浅いトレンチ分離領域は、導波路コア１２１が形成される上部表面１２０を提供する。浅いトレンチ分離領域は、少なくとも１μｍの厚さを有してもよい。導波路コア１２１は、トレンチ酸化物１１９よりも高い屈折率を有するシリコンから形成することができる。酸化物１２３、例えば、二酸化ケイ素もまた、導波路コア１２１が、クラッド酸化物によって取り囲まれるように、導波路コア１２１の側部上およびその上に提供される。このように、光導波路は、コア１２１と、酸化物１１９および酸化物１２３によって提供されるクラッドとによって形成される。導波路１２１の材料の屈折率が、クラッド材料の屈折率よりも高いことを条件に、他の材料もまた、コア１２１ならびにクラッド１１９および１２３を形成するために使用することができる。

シリコン基板１１１は、導波路コア１２１が形成される酸化物表面１２０のレベルより下に陥凹した上部表面１１２を有する。パッド酸化膜１１３は、シリコン基板１１１の上部表面１１２に提供される。図１の構造体を形成するための方法に関して以下に詳細を説明するように、代替として、パッド酸化膜１１３を省略することができる。ＰＩＮ光検出器１３４の真性領域１２５は、例えば、ゲルマニウムまたはシリコン‐ゲルマニウムで形成され、真性領域１２５の下部表面がシリコン基板１１１との界面１４０を形成するように、酸化物１２３内の開口部１５０内部に提供される。シリコン基板１１１は、その上部にＮウェル領域１１４を含む。ミスフィット転位が発生する場所である、真性領域１２５の材料と基底のシリコンＮウェル１１４の材料との間の界面１４０は、酸化物１１９の上部表面１２０の下へ下向きに、従って、導波路コア１２１の最低レベルより下へ変位した。シリコン基板１１１の上面１１２は、約１オングストローム〜約１０ナノメートルの範囲内の距離ｄ_１だけ酸化物１１９の上部表面１２０から下方へ高さ的に（ｅｌｅｖａｔｉｏｎａｌｌｙ）変位した。結果として、界面１４０は、導波路コア１２１から光を受光する真性領域１２５の領域より下へ配置され、暗電流が低減する。真性材料１２５の上部表面もまた、開口部１５０内に陥凹し、Ｐがドープされたシリコンの層が、シリコンプラグ１３２としてその中に形成される。シリコンプラグ１３２との真性材料１２５の界面１３８は、導波路コア１２１から受信される光子に対するその界面での界面トラップ状態の影響を低減するために、ここでも約１オングストローム〜約１０ナノメートルの範囲内の距離ｄ_３だけ導波路コア１２１の上部表面に対して上方へ高さ的に変位した。

図１はまた、Ｎウェル１１４との電気的接続を提供する導電体充填ビア１６０と接続するために、Ｎ型ウェル１１４内のより高濃度のＮでドープされたオーミックコンタクト領域１９２を示す。同様に、シリコンプラグ１３２よりも高濃度のＰでドープされたオーミックコンタクト領域１９０が、シリコンプラグ１３２に電気的に接触するためにシリコンプラグ１３２内に提供される。

図１に示されるように、導波路コアは、導波路コア１２１の真性材料１２５への結合がエバネッセント結合であるように、ＰＩＮダイオード光検出器１３４からわずかに横方向に離間する。動作中、コア１２１から真性材料１２５によって受信された光子は、電子および正孔に変換され、それぞれＮウェル１１４およびＰ型シリコン１３２へ流れて、Ｎウェル１１４およびシリコンプラグ１３２との真性材料１２５の界面でのトラップ状態による光子変換に対する影響はほとんどない。

図２は、光検出器１７０の真性領域１２６およびＮウェル領域１１４の界面１４０ａが、酸化物１１９の上部表面より下へ、従って、導波路コア１２１の最低レベルより下へ変位した、別の実施形態を示す。この実施形態では、高アスペクト比（幅÷深さ）の構造体は、酸化物１２３内に提供される第１の上部開口部１３５、およびその下のＮウェル１１４内部に提供される第２の下部開口部１３７によって提供される。上部および下部開口部１３５および１３７の側壁は、導波路クラッド酸化物１２３の上にも延在してもよい酸化物ライナ１２７でライニングされる。酸化物ライナ１２７は、下部開口部１３７の底部には存在しない。上部開口部１３５および下部開口部１３７は、光検出器１７０の真性領域１２６を形成するために、真性材料、例えば、ゲルマニウムまたはシリコン‐ゲルマニウムで充填される。真性物質は、ＮまたはＰ型であってもよく、１Ｅ^１５ｃｍ−^３未満の低ドーパント濃度を有する。例えば、真性物質は、１Ｅ^１５ｃｍ^−３未満の低ドーパント濃度を有するＮ型にすることができる。開口部１３７の底部のシリコン基板１１１の真性領域１２６とＮウェル領域１１４の界面は、ここでも、約１オングストローム〜約１０ナノメートルの範囲内の距離ｄ_２だけ浅いトレンチ酸化物１１９の上部表面より下へ、従って、導波路コア１２１の最低レベルより下へ変位した。上部開口部１３７内部の真性材料領域１２６の上部表面は、陥凹し、Ｐがドープされたシリコンプラグ１３２が凹部内に形成される。真性領域１２６とＰがドープされたシリコンプラグ１３２の界面１３８もまた、約１オングストローム〜約１０ナノメートルの範囲内の距離ｄ_３だけ導波路コア１２１の上部表面より上へずらされて、その界面でのトラップ状態の暗電流を低減する。

図２の実施形態はまた、真性領域１２６から横方向に離間した導波路コア１２１を有し、真性領域１２６のコア１２１からの光信号伝達のためにそれらの間にエバネッセント結合を使用する。

図２の実施形態はまた、Ｎウェル１１４への良好なオーミック接触を提供するために、酸化物１２３および酸化物ライナ１２７を通って、Ｎウェル１１４およびＮウェル内のより高濃度にドープされたＮ領域１９２まで延在する導電性ビア１６０も含む。シリコンプラグ１３２はまた、シリコンプラグ１３２に良好なオーミック接触を提供するために、より高濃度にドープされたＰ領域１９０も含む。

図１および図２の実施形態は、導波路コア１２１と光検出器１３４（図１）または１７０（図２）との間の横方向離間およびエバネッセント結合を示す。ただし、図１および２は、図３および４にそれぞれ示されるように、光検出器１３４（図１）または１７０（図２）の真性領域に対して導波路コア１２１を接合させることによって、光検出器に対する導波路コア１２１のバット結合を得るように変更することができる。図４において、バット結合（ｂｕｔｔ ｃｏｕｐｌｉｎｇ）は、導波路コア１２１と光検出器１７０との間に介在酸化物ライナ１２７を有する。導波路コア１２１から光検出器１７０への伝達は、介在酸化物の厚さが、酸化物の屈折率で割られた、真空中で測定時の入射光の波長の４分の１であると最大となり、事実上、四分の一波長被膜を生じる。

図１の構造体を作成する方法の一例をここで、５Ａ〜５Ｅを参照して説明する。導波路コア１２１および光検出器１３４を相互に見つけることを除いて、同じ方法は、図２の構造体を作製するために使用することができる。

図５Ａは、パッド酸化物１１３、例えば、二酸化ケイ素が、例えば、熱成長によって、または蒸着技術によって、形成されるシリコン基板１１１を示す。ハードマスク１１５が、パッド酸化物１１３上に蒸着され、例えば、選択的エッチングによってパターニングされて、パッド酸化物１１３に開口部１１６を提供する。ハードマスクは、例えば、窒化ケイ素、窒化ケイ素および酸化ケイ素の組み合わせ、またはハードマスク１１５もエッチングすることなく、パッド酸化物１１３およびシリコン基板１１１の選択的エッチングを可能にする他のハードマスク材料などの多様な材料で形成することができる。

図５Ｂに示されるように、パターニングされたハードマスク１１５は、次に、エッチングマスクとして使用され、パッド酸化物１１３および基底のシリコン基板１１１の両方は、周知のエッチング技法を使用してエッチングされて、浅いトレンチ１１７を形成する。図５Ｃに示されるように、トレンチ１１７は、酸化物１１９、例えば、酸化ケイ素で充填され、次いで、ハードマスク１１５の上部レベルに平坦化される。浅いトレンチは、少なくとも１μｍの深さを有することができる。

次に、図５Ｄに示すように、ハードマスク１１５は周知の技術を使用して除去され、導波路コア材料、例えば、シリコンが、酸化物１１９の上に蒸着され、パターニングされて、導波路コア１２１を形成する。パッド酸化物１１３はまた、この時点で任意選択的に除去することもできるが、または図５Ｄに示されるように、所定の位置に残すこともできる。加えて、Ｎ型ウェル１１４が、ドーパント注入によってシリコン基板１１１に形成される。パッド酸化膜１１３を除去しない場合、この注入ドーピングは、パッド酸化物１１３を通じて発生する。図５Ｄに示されるように、上部表面のＮウェル１１４は、ここで、酸化物１１９の上部表面１２０のレベルおよび導波路コア１２１の下部表面に対して、距離ｄ_１だけ下方へ高さ的に変位した。この距離ｄ_１の量は、ハードマスク１１５の厚さによって決定され、両方が約１オングストローム〜約１０ｎｍの範囲内であってもよい。

これに続いて、図５Ｅに示されるように、酸化物１２３、例えば二酸化ケイ素が、シリコン基板１１１および導波路コア１２１の上に蒸着され、選択的にエッチングされて、開口部１５０を形成し、その中に光検出器１３４が形成される。光検出器１３４は、成長が酸化物１２３の上部表面に到達するまで、開口部１５０内部に、真性材料１２５、例えば、ゲルマニウムまたはシリコンゲルマニウムをエピタキシャル成長させることによって形成される。エピタキシャル成長は、酸化物１２３の上部表面に平坦化される。これに続いて、真性材料１２５が、開口部１５０内でエッチバックされて、開口部１５０内に凹部を形成する。シリコン層が、次いで、基板および酸化物１２３の上に蒸着され、酸化物１２３のレベルに平坦化されて、凹部をシリコンプラグ１３２で充填する。シリコンプラグ１３２は、Ｐ型ドーパントでドープされ、真性領域１２５およびＮウェル１４４と共に、光検出器１３４としてＰＩＮダイオード構造体を形成する。

真性領域１２５とＮウェル１１４との界面１４０、および真性領域１２５とＰ型シリコンプラグ１３２との界面１３８はどちらも、界面でのトラップ状態が光変換が発生する真性材料１２５内部の領域から離れて変位したように、導波路コア１２１の下部および上部の表面から距離ｄ_１およびｄ_３だけ離れることによってそれぞれ高さ的に変位した。上述のように、界面１２８が、導波路コア１２１の下部レベルに対して下へ変位した量は、ハードマスク１１５の厚さによって設定されるので、所望のレベルのオフセットは、ハードマスク１１５の加工の厚さを制御することによって、容易に得ることができる。真性領域１２５とシリコンプラグ１３２との間の界面が導波路コア１２１の上部表面から上方へ変位した量は、酸化物１２３の厚さおよび真性材料１２５をエッチバックすることによって形成される開口部１５０内の凹部の深さによって決定され、界面の上方への変位が導波路コア１２１の上部表面に対して距離ｄ_３になるようにも選択されてもよい。

図５Ｅはまた、Ｎウェル１１４内のシリコンプラグ１３２および１９２内のオーミック接合領域１９０の形成を示す。オーミック接合領域１９０は、シリコンプラグ１３２よりも高濃度のＰでドープされ、一方、オーミック接合領域１９２は、Ｎウェル１１４よりも高濃度のＮでドープされる。導電性ビア１６０は、また、オーミック接合領域１９２と接続するようにも形成される。代替として、シリコンプラグ１３２は、オーミック接合を提供するために十分に高濃度でドープすることができ、接合領域１９０は、シリコンプラグ１３２のサリサイド領域とすることができる。

図６Ａ〜６Ｃは、図２の構造体を形成するための例示的方法を示す。この方法は、図５Ａ〜図５Ｄの過程フローに従う。図５Ｄの構造体が形成され、Ｎウェル１１４がシリコン基板１１１内に形成された後、パッド酸化膜１１３が除去されるか、または任意選択的に保持され、酸化物、例えば二酸化ケイ素の層１２３が、導波路コア１２１およびシリコン基板１１１上に形成される。図６Ａ〜６Ｃは、酸化物パッド１１３が除去されることを示す。次に、開口部１５０は、光検出器１７０が形成される領域のシリコン基板１１１内部のＮウェル１１４の表面１１２まで、酸化物１２３内にエッチングされる。これは、上部開口部１３５を形成する。酸化物、例えば二酸化ケイ素のライナ１２７が、開口部１３５の側壁上および酸化物層１２３の表面上に形成される。これに続いて、例えば窒化ケイ素のスペーサ１２９が、上部開口部１３５の側壁上の酸化物ライナ１２７の上に形成される。酸化物ライナ１２７およびＮウェル１１４の底部は、次いで、エッチングマスクとしてスペーサ１２９を使用してエッチングされて、図６Ｂに示されるように、下部開口部１３７を形成する。上部開口部１３５は、下部開口部１３７よりも、例えば、１０倍幅が広い。次に、スペーサ１２９が、第１の上部開口部１３５から除去され、これに続いて、下部部分１３７の側壁にあるＮウェルの露出表面が、熱成長または蒸着のいずれかによって、酸化物１３４、例えば二酸化ケイ素でライニングされる。酸化物ライナ１３４は次いで、第２の下部開口部１３７の底部で異方的にエッチングされて、Ｎウェル１１４を露出する。上部１３５および下部１３７両方の開口部は、次いで、真性材料１２６、例えば、ゲルマニウムまたはシリコン‐ゲルマニウムで充填される。真性材料１２６とＮウェル１１４の界面１４０ａは、導波路コア１２１の最低レベルより十分下の距離ｄ_２にあるので、界面１４０ａのトラップ状態が、低減された暗電流を生成し、光検出器１７０の信号対騒音比を改善する。図２を参照して述べたように、ｄ_２の距離は、１オングストローム〜１０ｎｍの範囲内である。

開口部１５０内部の真性材料１３５は、その上部表面が陥凹するようにエッチバックされ、シリコンが蒸着され、Ｐ型ドープされ、酸化物ライナ１２７のレベルまで平坦化される。シリコンプラグ１３２と真性材料１２６との間の界面１３８は、約１オングストローム〜約１０ｎｍの範囲内である距離ｄ_３だけ導波路コア１２１の最上表面に対して上方へ変位した。オーミック接合領域１９０は、シリコンプラグ１３２の残りの部分よりも高濃度にＰドープすることによって、シリコンプラグ１３２内に形成される。代替として、シリコンプラグａ３２は、オーミック接合を提供するために十分に高濃度でドープすることができ、接合領域１９０は、シリコンプラグ１３２のサリサイド領域とすることができる。同様に、オーミック接合領域１９２は、Ｎウェル１１４よりも高濃度でＮドープされ、Ｎウェル１１４内に形成される。導電性ビアが、酸化物１２３内に形成され、オーミック接合領域１９２と接続する。

図３および４に示される、導波路コア１２１が光検出器１３４または１７０と接する構造体は、図１および２の構造体を形成するために使用されるのと同じ方法によって形成することができるが、形成された光検出器１３４および１７０ならびに導波路コア１２１の位置が、相互に接合することを除く。

ＰＩＮ構造体は多様な実施形態において、シリコンプラグ１３２がＰ領域を形成し、基盤１１１内のＮウェル１１４がＮ領域を形成すると示されるが、これらの領域の導電性ドーピングは、ＰＩＮ光検出器がＮ型シリコンプラグ１３２および基板１１１内のＰウェル１１４を備えて形成されるように、逆にすることができることを理解されたい。また、ＰＩＮダイオード構造体が例示された実施形態に示されているが、光検出器内部の異なる結晶構造体間の界面の導波路コアに対する変位は、他のダイオード構造体にも適用することができる。

図７Ａおよび７Ｂはそれぞれ、簡素化された形式で、代替構造体および真性領域１２５（図１）または１２６（図２）を形成する方法を示す。真性材料、例えばゲルマニウムまたはシリコン‐ゲルマニウムのエピタキシャル成長が開始すると、初期の成長は、遷移領域１９６を形成するシリコン基板１１１内のドープされたウェルの導電性と同じ導電性にドープすることができる。従って、ゲルマニウムまたはシリコンゲルマニウムの真性領域１２５または１２６が形成を開始すると、Ｎウェル１１４が、シリコン基板１１１内に提供される際に、Ｎをドープすることができる。真性材料のこのＮドープされた遷移領域１９６は、光検出器１３４または１７０の感度を向上させる。感度の向上はまた、真性領域の材料、例えば、ゲルマニウムまたはシリコン‐ゲルマニウムのエピタキシャル成長中に遷移するドープされたシリコンのＮドープ遷移領域１９６を形成することによっても得ることができる。

多様な構造体及び方法の実施形態が開示されるが、本発明の精神または範囲から逸脱しない変更を行うことができるので、これらは発明を限定するものではない。従って、本発明は、図面または前述の説明によって限定されるものではなく、添付の特許請求の範囲によってのみ限定される。

図２は、光検出器１７０の真性領域１２６およびＮウェル領域１１４の界面１４０ａが、酸化物１１９の上部表面より下へ、従って、導波路コア１２１の最低レベルより下へ変位した、別の実施形態を示す。この実施形態では、高アスペクト比（幅÷深さ）の構造体は、酸化物１２３内に提供される第１の上部開口部１３５、およびその下のＮウェル１１４内部に提供される第２の下部開口部１３７によって提供される。上部および下部開口部１３５および１３７の側壁は、導波路クラッド酸化物１２３の上にも延在してもよい酸化物ライナ１２７でライニングされる。酸化物ライナ１２７は、下部開口部１３７の底部には存在しない。上部開口部１３５および下部開口部１３７は、光検出器１７０の真性領域１２６を形成するために、真性材料、例えば、ゲルマニウムまたはシリコン‐ゲルマニウムで充填される。真性物質は、ＮまたはＰ型であってもよく、１Ｅ^１５ ｃｍ ^−３ 未満の低ドーパント濃度を有する。例えば、真性物質は、１Ｅ^１５ｃｍ^−３未満の低ドーパント濃度を有するＮ型にすることができる。開口部１３７の底部のシリコン基板１１１の真性領域１２６とＮウェル領域１１４の界面は、ここでも、約１オングストローム〜約１０ナノメートルの範囲内の距離ｄ_２だけ浅いトレンチ酸化物１１９の上部表面より下へ、従って、導波路コア１２１の最低レベルより下へ変位した。上部開口部１３７内部の真性材料領域１２６の上部表面は、陥凹し、Ｐがドープされたシリコンプラグ１３２が凹部内に形成される。真性領域１２６とＰがドープされたシリコンプラグ１３２の界面１３８もまた、約１オングストローム〜約１０ナノメートルの範囲内の距離ｄ_３だけ導波路コア１２１の上部表面より上へずらされて、その界面でのトラップ状態の暗電流を低減する。

これに続いて、図５Ｅに示されるように、酸化物１２３、例えば二酸化ケイ素が、シリコン基板１１１および導波路コア１２１の上に蒸着され、選択的にエッチングされて、開口部１５０を形成し、その中に光検出器１３４が形成される。光検出器１３４は、成長が酸化物１２３の上部表面に到達するまで、開口部１５０内部に、真性材料１２５、例えば、ゲルマニウムまたはシリコンゲルマニウムをエピタキシャル成長させることによって形成される。エピタキシャル成長は、酸化物１２３の上部表面に平坦化される。これに続いて、真性材料１２５が、開口部１５０内でエッチバックされて、開口部１５０内に凹部を形成する。シリコン層が、次いで、基板および酸化物１２３の上に蒸着され、酸化物１２３のレベルに平坦化されて、凹部をシリコンプラグ１３２で充填する。シリコンプラグ１３２は、Ｐ型ドーパントでドープされ、真性領域１２５およびＮウェル１１４と共に、光検出器１３４としてＰＩＮダイオード構造体を形成する。

真性領域１２５とＮウェル１１４との界面１４０、および真性領域１２５とＰ型シリコンプラグ１３２との界面１３８はどちらも、界面でのトラップ状態が光変換が発生する真性材料１２５内部の領域から離れて変位したように、導波路コア１２１の下部および上部の表面から距離ｄ_１およびｄ_３だけ離れることによってそれぞれ高さ的に変位した。上述のように、界面１３８が、導波路コア１２１の下部レベルに対して下へ変位した量は、ハードマスク１１５の厚さによって設定されるので、所望のレベルのオフセットは、ハードマスク１１５の加工の厚さを制御することによって、容易に得ることができる。真性領域１２５とシリコンプラグ１３２との間の界面が導波路コア１２１の上部表面から上方へ変位した量は、酸化物１２３の厚さおよび真性材料１２５をエッチバックすることによって形成される開口部１５０内の凹部の深さによって決定され、界面の上方への変位が導波路コア１２１の上部表面に対して距離ｄ_３になるようにも選択されてもよい。

開口部１５０内部の真性材料１３５は、その上部表面が陥凹するようにエッチバックされ、シリコンが蒸着され、Ｐ型ドープされ、酸化物ライナ１２７のレベルまで平坦化される。シリコンプラグ１３２と真性材料１２６との間の界面１３８は、約１オングストローム〜約１０ｎｍの範囲内である距離ｄ_３だけ導波路コア１２１の最上表面に対して上方へ変位した。オーミック接合領域１９０は、シリコンプラグ１３２の残りの部分よりも高濃度にＰドープすることによって、シリコンプラグ１３２内に形成される。代替として、シリコンプラグ１３２は、オーミック接合を提供するために十分に高濃度でドープすることができ、接合領域１９０は、シリコンプラグ１３２のサリサイド領域とすることができる。同様に、オーミック接合領域１９２は、Ｎウェル１１４よりも高濃度でＮドープされ、Ｎウェル１１４内に形成される。導電性ビアが、酸化物１２３内に形成され、オーミック接合領域１９２と接続する。

Claims (44)

1. 受光領域と第１の半導体領域との間の第１の界面を有する光検出器であって、前記第１の界面が、前記受光領域と第１の半導体領域との間に結晶格子の不整合を有する、光検出器と、
   前記界面からずらされた前記受光領域内の位置で、前記受光光検出器に光信号を供給するための導波路コアと、を備える、フォトニック構造体。
2. 前記受光領域内の前記位置が、前記界面から高さ的に（ｅｌｅｖａｔｉｏｎａｌｌｙ）変位した、請求項１に記載のフォトニック構造体。
3. 前記受光領域が真性領域を含み、前記第１の半導体領域が、第１の導電型を有する、請求項２に記載のフォトニック構造体。
4. 前記半導体領域が基板の一部であり、前記フォトニック構造体が、
   前記基板上に形成され、前記基板の上部表面よりも高い高さレベルに上部表面を有する分離領域であって、前記導波路が前記分離領域の前記上部表面に位置し、前記第１の界面が前記基板の前記上部表面に位置する、分離領域を更に備える、請求項３に記載のフォトニック構造体。
5. 前記分離領域が、前記基板内に少なくとも部分的に形成されたトレンチ分離領域である、請求項４に記載のフォトニック構造体。
6. 前記第１の半導体領域が、前記半導体基板内のウェルである、請求項４に記載のフォトニック構造体。
7. 前記光検出器が、第２の半導体領域と、前記真性領域と第２の半導体領域との間の第２の界面とを更に備え、前記第２の半導体領域が第２の導電型を有する、請求項４に記載のフォトニック構造体。
8. 前記第１の導電型がＮ型であり、前記第２の導電型がＰ型である、請求項７に記載のフォトニック構造体。
9. 前記第１および第２の半導体領域がシリコンを含む、請求項７に記載のフォトニック構造体。
10. 前記導波路コアがシリコンを含む、請求項９に記載のフォトニック構造体。
11. 前記真性領域が、ゲルマニウムおよびシリコン−ゲルマニウムのうちの１つを含み、前記シリコンゲルマニウム中のゲルマニウムのモル分率が少なくとも３０％を構成する、請求項９に記載のフォトニック構造体。
12. 前記真性領域が、前記第２の界面から高さ的に変位した位置で前記導波路からの光を受ける、請求項７に記載のフォトニック構造体。
13. 前記分離領域の前記上部表面が、約１オングストローム〜約１０ｎｍの範囲内の距離だけ前記基板の前記上部表面から高さ的に変位した、請求項４に記載のフォトニック構造体。
14. 前記第２の界面が、約１オングストローム〜約１０ｎｍの範囲内の距離だけ前記導波路コアの上部表面から高さ的に変位した、請求項７に記載のフォトニック構造体。
15. 前記トレンチ分離領域が、少なくとも１μｍの厚さを有する浅いトレンチ分離領域である、請求項５に記載のフォトニック構造体。
16. 前記導波路コアおよび基板上に提供された酸化物層を更に備え、前記光検出器真性領域が前記酸化物層の開口部内に形成され、前記第２の半導体領域が前記真性領域の上の前記開口部内に形成される、請求項７に記載のフォトニック構造体。
17. 前記導波路コアが、前記真性領域にエバネッセント結合される、請求項３に記載のフォトニック構造体。
18. 前記導波路コアが、前記真性領域にバット結合される、請求項３に記載のフォトニック構造体。
19. 前記開口部が上部と下部とを有し、前記上部が前記下部よりも幅が広い、請求項１６に記載のフォトニック構造体。
20. 前記上部および前記下部の側壁が酸化物ライナを有する、請求項１９に記載のフォトニック構造体。
21. 前記下部が、前記第１の半導体領域内へ延在する、請求項１９に記載のフォトニック構造体。
22. 前記真性領域が、前記第１の半導体領域に隣接する遷移領域を更に備える、請求項７に記載のフォトニック構造体。
23. フォトニック構造体を形成する方法であって
    誘電体領域の上部表面が半導体基板の上部表面よりも高いレベルにあるように、前記半導体基板上に誘電体領域を形成することと、
    前記誘電体領域の前記上部表面上に導波路コアを形成することと、
    前記半導体基板の前記上部表面上に光検出器材料を形成することであって、それによって前記光検出器材料と半導体基板の界面が、前記導波路コアの下部表面よりも低いレベルである、形成することと、を含む、方法。
24. それによって、前記光検出器材料がＰＩＮ光検出器の真性領域を形成する、請求項２３に記載の方法。
25. 前記光検出器材料を形成する前に前記導波路コアおよび基板の上に誘電体材料を形成することと、前記誘電体材料内の前記基板の開口部内に前記光検出器材料を形成することと、を含む、請求項２４に記載の方法。
26. 前記導波路コアおよびＰＩＮ光検出器が、それらの間のエバネッセント結合を提供する位置に形成される、請求項２４に記載の方法。
27. 前記導波路コアおよびＰＩＮ光検出器が、それらの間のバット結合を提供する位置に形成される、請求項２４に記載の方法。
28. 誘電体領域が、浅いトレンチ分離領域を充填する酸化物を含む、請求項２３に記載の方法。
29. 前記誘電材料が、酸化物材料を含む、請求項２５に記載の方法。
30. 前記光検出器材料が、ゲルマニウムおよびシリコン‐ゲルマニウム材料のうちの１つを含み、ゲルマニウムのモル分率が前記シリコン‐ゲルマニウム材料の少なくとも３０％を含む、請求項２４に記載の方法。
31. 前記半導体基板および導波路コアが、シリコンを含む、請求項２３に記載の方法。
32. 前記開口部が、前記基板表面へ延在する上部のより広い部分と、前記基板内へ延在する下部のより狭い部分とを有する、請求項２５に記載の方法。
33. 前記導波路コアの前記下部レベルが、約１オングストローム〜約１０ｎｍの範囲内の距離だけ前記半導体基板の前記上部表面から上方へ高さ的に変位した、請求項１に記載の構造体。
34. 前記半導体基板と接触する前記真性領域の側面の反対側である、前記真性領域の側面と接触する半導体領域を形成することを更に含む、請求項２４に記載の方法。
35. 前記真性領域と半導体領域との間の界面が、約１オングストローム〜約１０ｎｍの範囲内の距離だけ前記導波路コアの上部表面から上方へ高さ的に変位した、請求項３４に記載の方法。
36. フォトニック構造体を形成する方法であって
    基板上に酸化物材料を形成することと、
    前記酸化物材料の一部の上にハードマスク材料を形成することと、
    前記ハードマスクが形成されていない領域において、前記酸化物材料および基板をエッチングすることと、
    前記ハードマスクの上部表面のレベルまで第１の誘電体で前記エッチングされた領域を充填することと、
    前記ハードマスクを除去することと、
    前記第１の誘電体上に導波路コアを形成することと、
    前記導波路コアおよび基板上に第２の誘電体を形成することと、
    少なくとも前記基板表面まで前記第２の誘電体内に開口部を形成することと、
    前記開口部内に光検出器材料を形成することであって、それにより、前記光検出器材料の前記下部表面が、前記導波路コアの前記下部表面よりも低いレベルにある、形成することと、を含む、方法。
37. 前記第２の誘電材料が二酸化ケイ素を含む、請求項３６に記載の方法。
38. 前記ハードマスク材料が窒化ケイ素を含む、請求項３６に記載の方法。
39. 前記第１の誘電が二酸化ケイ素を含む、請求項３６に記載の方法。
40. 前記導波路コアがシリコンを含む、請求項３６に記載の方法。
41. 前記光検出器材料が、光検出器の真性領域を形成する、請求項３６に記載の方法。
42. 前記光検出器材料が、ゲルマニウムおよびシリコン‐ゲルマニウムのうちの１つを含み、ゲルマニウムのモル分率が前記シリコンゲルマニウムの少なくとも３０％を含む、請求項４１に記載の方法。
43. 前記形成された光検出器材料の上の前記開口部内に凹部を形成することと、前記光検出器の材料と接触する前記凹部内に半導体材料を形成することとをさらに含む、請求項３６に記載の方法。
44. 少なくとも前記基板表面まで前記開口部を形成することが、
    前記基板の上部表面まで上部開口部を形成することと、
    前記上部開口部の側壁上にライナを形成することと、
    前記ライナ上にスペーサを形成することと、
    マスクとして前記スペーサを使用して前記基板内へ前記開口部の下部をエッチングすることと、
    前記スペーサを除去することと、
    酸化物を用いて前記開口部の前記下部の前記側壁をライニングすることと、
    前記開口部の前記上部および下部を前記光検出器材料で充填することと、を含む、請求項３６に記載の方法。

Images