[go: up one dir, main page]

JP2013106033A - 半導体パッケージ及びその製造方法 - Google Patents

半導体パッケージ及びその製造方法 Download PDF

Info

Publication number
JP2013106033A
JP2013106033A JP2012084446A JP2012084446A JP2013106033A JP 2013106033 A JP2013106033 A JP 2013106033A JP 2012084446 A JP2012084446 A JP 2012084446A JP 2012084446 A JP2012084446 A JP 2012084446A JP 2013106033 A JP2013106033 A JP 2013106033A
Authority
JP
Japan
Prior art keywords
cavity
semiconductor package
core substrate
substrate
electric element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012084446A
Other languages
English (en)
Inventor
Te Sun John
ジョン・テ・スン
Jung Soo Byun
ビュン・ジョン・ス
Yul Kyo Chung
ジョン・ユル・キュ
Doo Hwan Lee
イ・ド・ファン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2013106033A publication Critical patent/JP2013106033A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/211—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】本発明は、半導体パッケージ及びその製造方法に関する。
【解決手段】本発明の実施形態による半導体パッケージは、第１側面を有する電気素子と、電気素子が位置するキャビティを有するコア基板と、を含み、コア基板は、コア基板の厚さ方向に対して傾き、キャビティを定義する第２側面を有する。
【選択図】図１

Description

本発明は、半導体パッケージ及びその製造方法に関し、より詳細には、製造工程効率を向上することができる構造を有する半導体パッケージ及びその製造方法に関する。
半導体パッケージ技術は、製造された半導体集積回路チップ（ＩＣ）を外部環境から保護し、前記半導体集積回路チップを外部電子装置に装着するために提供される。通常、半導体パッケージは、少なくとも一つの回路基板及び前記回路基板に備えられた集積回路チップを含むことができる。このような回路基板のうちエンベデッド印刷回路基板（Ｅｍｂｅｄｄｅｄ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ；Ｅｍｂｅｄｄｅｄ ＰＣＢ）は、半導体パッケージの集積度を高めるために、コア基板内に電気素子を内蔵した構造を有する。
前記のようなコア基板は、能動素子及び受動素子のような電気素子を準備してコア基板のキャビティ内に配置し、所定の絶縁材で前記キャビティの残りの隙間を充填した後、前記電気素子の電極端子と前記コア基板の回路パターンとを電気的に連結する工程を行って製造されることができる。
しかし、前記電気素子を前記コア基板のキャビティ内に配置する過程で、前記電気素子を前記キャビティに臨時固定するために多数の材料及び工程が付加されることにより、製造コストが増加し製造工程効率が低下される。例えば、前記電気素子を前記キャビティに固定するための接着材料（例えば、接着フィルム）を準備する段階、前記接着材料を用いて前記電気素子を前記キャビティに固定する段階、そして前記接着材料を除去する段階などが付加される。
韓国公開特許第１０−２００６−００７０７６７号公報 特開２００４−２８１４６６号公報
本発明が解決しようとする課題は、電気素子をコア基板のキャビティに効率的に内蔵することができる構造を有する半導体パッケージを提供することである。
本発明が解決しようとする課題は、電気素子の放熱効率を向上した構造を有する半導体パッケージを提供することである。
本発明が解決しようとする課題は、製造工程効率を向上した半導体パッケージの製造方法を提供することである。
本発明が解決しようとする課題は、電気素子をコア基板のキャビティに効率的に内蔵することができる半導体パッケージの製造方法を提供することである。
本発明が解決しようとする課題は、電気素子の放熱効率を向上させることができる半導体パッケージの製造方法を提供することである。
本発明による半導体パッケージは、第１側面を有する電気素子と、前記電気素子が位置するキャビティを有するコア基板と、を含み、前記コア基板は、前記コア基板の厚さ方向に対して傾き、前記キャビティを定義する第２側面を有する。
本発明によると、前記電気素子は、前記キャビティの開放された上部を介して挿入されて配置され、前記キャビティは、前記電気素子の挿入方向に向かって、その幅が狭くなる形状を有することができる。
本発明によると、前記第１側面は、前記第２側面に対応した形状を有することができる。
本発明によると、前記コア基板は、前記第２側面から前記キャビティの中央に向かって突出され、前記電気素子を支持する支持体をさらに含むことができる。
本発明によると、前記キャビティは、前記コア基板を貫通するホール（ｈｏｌｅ）であってもよい。
本発明によると、前記キャビティは、前記コア基板の一面から一定深さまで窪んだトレンチ（ｔｒｅｎｃｈ）構造を有することができる。
本発明によると、前記第２側面は、前記第１側面とともに前記電気素子が前記キャビティに挿入される過程で前記電気素子が前記キャビティに予め設定された位置に固定されるようにするストッパ（Ｓｔｏｐｐｅｒ）として用いられることができる。
本発明によると、前記コア基板は金属材質からなってもよい。
本発明によると、前記電気素子及び前記コア基板を覆う絶縁膜と、前記絶縁膜上で前記電気素子に電気的に連結される金属回路構造物と、をさらに含むことができる。
本発明によると、前記第２側面の傾斜は、前記コア基板を前記厚さ方向に横切る線に対して７０゜〜９０゜の角度範囲を満たすことができる。
本発明による半導体パッケージの製造方法は、第１側面を有する電気素子を準備する段階と、前記電気素子が位置するキャビティを有するコア基板を準備する段階と、前記電気素子を前記キャビティの予め設定された位置に位置させる段階と、を含み、前記コア基板を準備する段階は、ベース基板を準備する段階と、前記第１側面を包んで前記ベース基板の厚さ方向に傾く第２側面が形成されるように、前記ベース基板にホール（ｈｏｌｅ）またはトレンチ（ｔｒｅｎｃｈ）を形成する段階と、を含む。
本発明によると、前記電気素子を準備する段階は、複数の集積回路チップが形成された基板を準備する段階と、前記第１側面が前記第２側面に対応した形状を有するように前記基板を前記基板の厚さ方向に傾くように切断する段階と、を含むことができる。
本発明によると、前記ベース基板は、金属板であり、前記コア基板は前記電気素子の放熱基板として用いられることができる。
本発明によると、前記電気素子を前記キャビティの予め設定された位置に位置させる段階は、前記第１側面と前記第２側面を前記電気素子が前記キャビティに挿入される過程で前記電気素子が前記キャビティに予め設定された位置に固定されるようにするストッパ（Ｓｔｏｐｐｅｒ）として使用してなることができる。
本発明によると、前記コア基板上に前記キャビティを覆う絶縁膜を形成する段階と、前記コア基板上に前記電気素子に電気的に連結される金属回路構造物を形成する段階と、を含むことができる。
本発明によると、前記ベース基板にホールまたはトレンチを形成する段階は、前記第２側面の傾斜が前記コア基板を前記厚さ方向に横切る線に対して７０゜〜９０゜の角度範囲を満たすように行われることができる。
本発明による半導体パッケージは、別途の接着材料を使用せず電気素子をコア基板のキャビティ内部に固定することができる構造を有することができる。
本発明による半導体パッケージは、電気素子を包むコア基板の材質を金属材質にすることにより、前記電気素子の放熱効率を向上した構造を有することができる。
本発明による半導体パッケージは、電気素子の側面がコア基板のキャビティの側面に対応した形状を有するため、前記電気素子が前記キャビティ内部に安定して実装されることができる構造を有することができる。
本発明による半導体パッケージの製造方法は、別途の接着材料を使用せず電気素子をコア基板のキャビティ内部に固定することができるため、半導体パッケージの製造工程効率を向上することができる。
本発明による半導体パッケージの製造方法は、電気素子を包むコア基板の材質を金属材質にすることにより、前記電気素子の放熱効率を向上した半導体パッケージを製造することができる。
本発明による半導体パッケージの製造方法は、電気素子の側面がコア基板のキャビティの側面に対応した形状を有するように製造することにより、前記電気素子を前記キャビティ内部に安定して実装することができる。
本発明の実施形態による半導体パッケージを示す図面である。 図１に図示されたコア基板を示す図面である。 図１及び図２に図示されたコア基板の一変形例を示す図面である。 図１及び図２に図示されたコア基板の他の変形例を示す図面である。 本発明の実施形態による半導体パッケージの製造方法を示すフローチャートである。 本発明の実施形態による半導体パッケージの製造過程を説明するための図面である。 本発明の実施形態による半導体パッケージの製造過程を説明するための図面である。 本発明の実施形態による半導体パッケージの製造過程を説明するための図面である。 本発明の実施形態による半導体パッケージの製造過程を説明するための図面である。 本発明の実施形態による半導体パッケージの製造過程を説明するための図面である。
本発明の利点及び特徴、そしてそれらを果たす方法は、添付図面とともに詳細に後述される実施形態を参照すると明確になるであろう。しかし、本発明は以下で開示される実施形態に限定されず、相異なる多様な形態で具現されることができる。本実施形態は、本発明の開示が完全になるようにするとともに、本発明が属する技術分野において通常の知識を有する者に発明の範疇を完全に伝達するために提供されることができる。明細書全体において、同一参照符号は同一構成要素を示す。
本明細書で用いられる用語は、実施形態を説明するためのものであり、本発明を限定しようとするものではない。本明細書で、単数型は文句で特別に言及しない限り複数型も含む。明細書で用いられる「含む（ｃｏｍｐｒｉｓｅ）」及び／または「含んでいる（ｃｏｍｐｒｉｓｉｎｇ）」は言及された構成要素、段階、動作及び／または素子は一つ以上の他の構成要素、段階、動作及び／または素子の存在または追加を排除しない。
以下、添付した図面を参照して本発明の実施形態による半導体パッケージ及びその製造方法について詳細に説明する。
図１は、本発明の実施形態による半導体パッケージを示す図面であり、図２は、図１に図示されたコア基板を示す図面である。
図１及び図２を参照すると、本発明の実施形態による半導体パッケージ１００は、電気素子１１０、コア基板１２０、絶縁膜１３０、そして金属回路構造物１４０を含むことができる。
前記電気素子１１０は、前記キャビティ１２２内に位置することができる。前記電気素子１１０は、能動素子及び受動素子のうち少なくとも何れか一つを含むことができる。例えば、前記電気素子１１０は、半導体集積回路チップ（ＩＣ）を含むことができる。前記電気素子１１０は外部接続端子１１２が形成された一面、前記一面の反対側である他面、そして前記一面と前記他面を連結する第１側面１１４を有することができる。ここで、前記電気素子１１０は、前記一面から前記他面に向かってその幅が狭くなる形状を有することができる。これにより、前記第１側面１１４は前記一面から前記他面に向かって、前記電気素子１１０の内部に近くなるように傾く構造を有することができる。
前記コア基板１２０は、前記半導体パッケージ１００の内部に位置し、前記電気素子１１０の第１側面１１４を包む構造を有することができる。前記コア基板１２０は、前記電気素子１１０が位置する空間を提供するキャビティ１２２を有することができる。前記キャビティ１２２は、前記コア基板１２０を貫通するホール（ｈｏｌｅ）であり、前記ホールは前記コア基板１２０の厚さ方向に向かってその幅が狭くなる構造を有することができる。より具体的に、前記キャビティ１２２は開放された上部１２２ａ、開放された下部１２２ｂ、そして前記電気素子１１０の第１側面１１４を包むように前記上下部１２２ａ、１２２ｂを連結する前記コア基板１２０の第２側面１２２ｃとして定義されることができる。この際、前記第２側面１２２ｃは、前記電気素子１１０の第１側面１１４に対応した形状を有することができる。これにより、前記キャビティ１２２は、前記上部１２２ａから前記下部１２２ｂに向かってその幅が狭くなる形状を有することができる。
ここで、前記第１側面１１４及び第２側面１２２ｃそれぞれの角度は前記電気素子１１０が前記キャビティ１２２内に予め設定された位置に正確に挿入されるように調節されることができる。例えば、前記第２側面１２２ｃの傾斜は前記コア基板を前記厚さ方向に横切る線に対して７０゜〜９０゜の角度範囲を満たすように提供されることができる。前記第２側面１２２ｃの傾斜が７０゜より小さかったり９０゜を超過する場合には、前記電気素子１１０の前記キャビティ１２２内部への挿入正確性が低下し、前記第１側面１１４及び第２側面１２２ｃの加工が容易でない可能性がある。
また、前記コア基板１２０の材質は様々に調節されることができる。例えば、前記コア基板１２０は、樹脂系の絶縁シートを含むことができる。他の例として、前記コア基板１２０は金属シートを含むことができる。前記コア基板１２０が金属シートを含む場合、前記コア基板１２０は前記電気素子１１０から発生する熱を放熱する放熱基板として用いられることができる。
前記絶縁膜１３０は、前記コア基板１２０の両面を覆うことができる。前記絶縁膜１３０は前記コア基板１２０に対して絶縁材を用いたラミネーション（ｌａｍｉｎａｔｉｏｎ）処理を施して形成されることができる。
前記金属回路構造物１４０は、前記電気素子１１０と外部機器（不図示）を電気的に連結するためのものであってもよい。例えば、前記コア基板１２０に形成された導電性ビア及び前記絶縁膜１３０上で前記導電性ビア（ｃｏｎｄｕｃｔｉｖｅ ｖｉａ）に連結された導電性パターン（ｃｏｎｄｕｃｔｉｖｅ ｐａｔｔｅｒｎ）などを含むことができる。
上記のように、本発明の実施形態による半導体パッケージ１００は、前記電気素子１１０の第１側面１１４を包む前記コア基板１２０の第２側面１２２ｃが傾く構造を有することができる。さらに、前記電気素子１１０の第１側面１１４は、前記コア基板１２０の第２側面１２２ｃに対応した構造を有することができる。この場合、前記電気素子１１０が前記コア基板１２０の開放された上部１２２ａを介して前記キャビティ１２２に挿入される過程で、前記電気素子１１０は別途の接着フィルムのような接着材料を使用しなくても、前記コア基板１２０のキャビティ１２２の内部に固定されることができる。これにより、本発明による半導体パッケージは、別途の接着材料を使用せず電気素子をコア基板のキャビティ内部に固定することができる構造を有することができる。
また、本発明の実施形態による半導体パッケージ１００は、前記電気素子１１０の第１側面１１４と前記コア基板１２０の第２側面１２２ｃが互いに対応して傾くことができる。これにより、本発明による半導体パッケージは、電気素子の側面がコア基板のキャビティの側面に対応した形状を有するため、前記電気素子が前記キャビティ内部に安定して実装される構造を有することができる。
また、本発明の実施形態による半導体パッケージ１００は、前記電気素子１１０の第１側面１１４と第１側面１１４を包む前記コア基板１２０の第２側面１２２ｃが互いに対応した形状を有するようにし、前記コア基板１２０は金属材質で構成されることができる。これにより、本発明による半導体パッケージは、電気素子を包むコア基板の材質を金属材質にすることにより、前記電気素子の放熱効率を向上させることができる。
以下では、上記で図１及び図２を参照して説明したコア基板１２０の様々な変形例について説明する。
図３は、図１及び図２に図示されたコア基板の一実施形態を示す図面である。図３を参照すると、本発明の一変形例によるコア基板１２０ａは上下に貫通するキャビティ１２２´を有し、開放された下部１２２ｂに隣接する領域の第２側面１２２ｃから前記キャビティ１２２´に向かって突出された形状を有する支持体１２４をさらに含むことができる。前記支持体１２４は、前記電気素子１１０が前記キャビティ１２２´に挿入されて位置する際、前記電気素子１１０が予め設定された位置に支持されて固定されるようにすることができる。
図４は、図１及び図２に図示されたコア基板の他の変形例を示す図面である。図４を参照すると、本発明の他の変形例によるコア基板１２０ｂは上面から一定深さまで窪んだトレンチ（ｔｒｅｎｃｈ）構造のキャビティ１２２´´を有することができる。この場合、前記キャビティ１２２´´は開放された上部１２２ａ、第２側面１２２ｃ、そして密閉された下部１２６によって定義されることができる。前記密閉された下部１２６は前記電気素子１１０が前記キャビティ１２２´´に挿入されて位置する際、前記電気素子１１０が予め設定された位置で支持されて固定されるようにすることができる。
以下、本発明の実施形態による半導体パッケージの製造方法について詳細に説明する。ここで、前記図１を参照して説明した半導体パッケージ１００について重複する内容は省略するか簡素化することができる。
図５は、本発明の実施形態による半導体パッケージの製造方法を示すフローチャートであり、図６〜図１０は本発明の実施形態による半導体パッケージの製造過程を説明するための図面である。
図５及び図６を参照すると、第１側面１１４を有する電気素子１１０を準備することができる（Ｓ１１０）。例えば、前記電気素子１１０を準備する段階は、複数の集積回路チップが形成された基板に対して所定の切断機構１０を利用するダイシング工程（ｄｉｃｉｎｇ ｐｒｏｃｅｓｓ）を行って、複数の個別集積回路チップに分離する段階を含むことができる。前記電気素子１１０の一面には外部接続端子１１２が形成されることができる。前記切断機構１０としては、ダイシングブレード（ｄｉｃｉｎｇ ｂｌａｄｅ）が用いられることができる。
一方、前記電気素子１１０を準備する過程で、前記電気素子１１０の第１側面１１４が傾く構造を有するようにすることができる。一例として、前記ダイシングブレードの切断部が傾く構造を有するようにして、前記電気素子１１０のスクライビング工程の際、前記電気素子１１０の第１側面１１４の角度が傾くようにすることができる。このために、前記ダイシングブレードは、端部に向かってシャープな断面を有する構造を有し、ブレードの両面が傾く構造を有するように構成されることができる。これにより、前記ダイシングブレードの切断過程で、前記ダイシングブレードの傾く両断面によって、前記電気素子１１０の前記第１側面１１４が傾く角度に切断することができる。前記のような方法の場合、スクライビング工程と同時に傾く第１側面１１４を有する電気素子１１０を準備することができる。
他の例として、スクライビング工程以降に、別途の傾斜面形成工程を行って、これを利用し、前記電気素子１１０の第１側面１１４が傾く構造を有するようにすることができる。前記傾斜面形成工程としては、エッチング工程または研磨工程などを利用することができる。前記エッチング工程は、乾式または湿式エッチング工程が用いられることができ、この場合、前記スクライビング工程以降に前記電気素子１１０の第１側面１１４に対して別途のエッチング工程を行う方式により前記第１側面１１４が傾くように形成することができる。または、前記スクライビング工程以降に前記電気素子１１０の第１側面１１４に対して機械的研磨工程を行う方式により、前記第１側面１１４が傾くように形成することができる。
また他の例として、レーザ加工工程を用いて、前記電気素子１１０の第１側面１１４が傾く構造を有するようにすることができる。レーザ加工工程はスクライビング工程自体をレーザとして用いて行われたり、スクライビング工程以降に別途のレーザ加工工程を行って、前記電気素子１１０の第１側面１１４が傾くようにすることができる。
図５及び図７を参照すると、電気素子１１０が挿入されて第１側面１１４に対応した第２側面１２２ｃによって定義されるキャビティ１２２を有するコア基板１２０を準備することができる（Ｓ１２０）。より具体的に、前記コア基板１２０を準備する段階は、ベース基板を準備する段階と、前記ベース基板の予め設定されたチップ内蔵位置に対して前記ベース基板を貫通するホールを形成する段階と、を含むことができる。ここで、前記ベース基板としては、様々な材質のプレートが用いられることができる。一例として、前記ベース基板としては、樹脂系の絶縁基板が用いられることができる。他の例として、前記ベース基板としては、金属基板が用いられることができ、この場合、前記コア基板１２０は、前記電気素子１１０から発生する熱を放熱する放熱基板として用いられることができる。
ここで、前記ホールを形成する段階は、前記ベース基板の厚さ方向に向かって傾くように前記キャビティ１２２が形成されるようにすることで、前記キャビティ１２２が一方向に向かって幅が狭くなる柱状を有するようにすることができる。前記一方向は前記電気素子１１０が前記キャビティ１２２に挿入される方向であってもよい。これにより、前記コア基板１２０には開放された上部１２２ａ、開放された下部１２２ｂ及び前記上下部１２２ａ、１２２ｂを連結する第２側面１２２ｃにより定義された前記キャビティ１２２が形成されることができる。
図５及び図８を参照すると、電気素子１１０をコア基板１２０のキャビティ１２２の予め設定された位置に位置させることができる（Ｓ１３０）。より具体的に、前記電気素子１１０の他面が前記キャビティ１２２を向うように、前記電気素子１１０と前記コア基板１２０を整列した後、前記電気素子１１０を前記キャビティ１２２に挿入することができる。この際、第１側面１１４と第２側面１２２ｃが対応した形状を有するため、前記電気素子１１０は、前記コア基板１２０にスライディングして挿入された後、前記キャビティ１２２の内部に安定して停止し固定されることができる。このために、前記第１側面１１４及び第２側面１２２ｃの傾斜角度は、前記電気素子１１０が前記キャビティ１２２に挿入される際、前記キャビティ１２２の内部で停止するように調節されることができる。これにより、前記第１側面１１４及び第２側面１２２ｃは、前記電気素子１１０が前記キャビティ１２２ｃに挿入される過程で前記電気素子１１０が前記キャビティ１２２ｃの内部で停止されるようにするストッパ（Ｓｔｏｐｐｅｒ）として用いられることができる。
図５及び図９を参照すると、コア基板１２０に絶縁膜１３０を形成することができる（Ｓ１４０）。一例として、前記絶縁膜１３０を形成する段階は、前記コア基板１２０の両面に対向するフィルム形状の絶縁材を準備する段階と、前記絶縁材を前記コア基板１２０に加圧する段階と、を含むことができる。前記絶縁材としては所定の絶縁物質からなる絶縁フィルムが用いられることができる。前記絶縁材の一部は、前記電気素子１１０によって充填されていない前記キャビティ１２２の余裕空間に充填されることができる。または、他の例として、前記絶縁膜１３０を形成する段階は、前記コア基板１２０に対してプリプレグ膜（ｐｒｅｐｒｅｇ ｌａｙｅｒ）を形成する段階を含むことができる。
一方、前記絶縁膜１３０を形成する過程で、前記絶縁膜１３０に金属薄膜１３２を積層する段階が行われることもできる。例えば、前記絶縁膜１３０が樹脂膜（ｒｅｓｉｎ ｌａｙｅｒ）またはプリプレグ膜である場合、前記絶縁膜１３０を形成する過程で、前記樹脂膜または前記プリプレグ膜上に金属薄膜１３２を積層する段階が付加されることができる。前記金属薄膜１３２としては銅（Ｃｕ）からなる銅薄膜が用いられることができる。このような銅薄膜１３２は、前記絶縁膜１３０を前記コア基板１２０に形成する前に、前記絶縁膜１３０上に予め形成されることもできる。この場合、フィルム形態を有する前記絶縁膜１３０上に銅薄膜１３２を積層した状態で、前記絶縁膜１３０を前記コア基板１２０に付着することにより、前記コア基板１２０上に所定の金属膜を形成することができる。
図５及び度１０を参照すると、コア基板１２０に金属回路構造物１４０を形成することができる（Ｓ１５０）。前記金属回路構造物１４０を形成する段階は、前記コア基板１２０に対してメッキ工程、剥離工程、そしてエッチング工程などを選択的に行い、導電性ビア及び導電性パターンを形成する段階を含むことができる。
上記のように、本発明の実施形態による半導体パッケージの製造方法は、電気素子１１０の第１側面１１４が傾くようにし、前記電気素子１１０が位置し、前記第１側面１１４を包む第２側面１２２ｃが傾くようにし、前記第１側面１１４及び第２側面１２２ｃによって、前記電気素子１１０が前記キャビティ１２２に予め設定された位置に挿入固定されるようにすることができる。これにより、本発明の実施形態による半導体パッケージの製造方法は、別途の接着材料を使用せず、電気素子をコア基板のキャビティ内部に固定することができるため、半導体パッケージの製造工程効率を向上することができる。
また、本発明の実施形態による半導体パッケージの製造方法は、前記電気素子１１０の第１側面１１４と前記コア基板１２０の第２側面１２２ｃが互いに対応した側面構造を有するようにして、前記電気素子１１０が前記キャビティ１２２の内部に安定して挿入されるようにすることができる。これにより、本発明による半導体パッケージの製造方法は、電気素子の側面をコア基板のキャビティの側面に対応した形状を有するように製造することで、前記電気素子を前記キャビティ内部に安定して実装することができる。
また、本発明の実施形態による半導体パッケージ１００は、前記電気素子１１０の第１側面１１４を包む前記コア基板１２０の第２側面１２２ｃが互いに対応した形状を有するようにし、前記コア基板１２０は金属材質で構成されることができる。これにより、本発明による半導体パッケージの製造方法は、電気素子を包むコア基板の材質を金属材質にすることにより、前記電気素子の放熱効率を向上することができる構造を有する半導体パッケージを製造することができる。
以上の詳細な説明は本発明を例示するものである。また、上述の内容は本発明の好ましい実施形態を示して説明するものに過ぎず、本発明は多様な他の組合、変更及び環境で用いることができる。即ち、本明細書に開示された発明の概念の範囲、述べた開示内容と均等な範囲及び／または当業界の技術または知識の範囲内で変更または修正が可能である。上述の実施形態は本発明を実施するにおいて最善の状態を説明するためのものであり、本発明のような他の発明を用いるにおいて当業界に公知された他の状態での実施、そして発明の具体的な適用分野及び用途で要求される多様な変更も可能である。従って、以上の発明の詳細な説明は開示された実施状態に本発明を制限しようとする意図ではない。また、添付された請求範囲は他の実施状態も含むと解釈されるべきであろう。
１００ 半導体パッケージ
１１０ 電気素子
１１２ 外部接続端子
１１４ 第１側面
１２０ コア基板
１２２ キャビティ
１２２ａ 開放された上部
１２２ｂ 開放された下部
１２２ｃ 第２側面
１３０ 絶縁膜
１４０ 金属回路構造物

Claims (17)

  1. 第１側面を有する電気素子と、
    前記電気素子が位置するキャビティを有するコア基板と、を含み、
    前記コア基板は、前記コア基板の厚さ方向に対して傾き、前記キャビティを定義する第２側面を有する半導体パッケージ。
  2. 前記電気素子は、前記キャビティの開放された上部を介して挿入されて配置され、
    前記キャビティは、前記電気素子の挿入方向に向かって、その幅が狭くなる形状を有する請求項１に記載の半導体パッケージ。
  3. 前記第１側面は、前記第２側面に対応した形状を有する請求項１に記載の半導体パッケージ。
  4. 前記コア基板は、前記第２側面から前記キャビティの中央に向かって突出され、前記電気素子を支持する支持体をさらに含む請求項１に記載の半導体パッケージ。
  5. 前記キャビティは前記コア基板を貫通するホール（ｈｏｌｅ）である請求項１に記載の半導体パッケージ。
  6. 前記キャビティは、前記コア基板の一面から一定深さまで窪んだトレンチ（ｔｒｅｎｃｈ）構造を有する請求項１に記載の半導体パッケージ。
  7. 前記第２側面は、前記第１側面とともに前記電気素子が前記キャビティに挿入される過程で、前記電気素子が前記キャビティの内部に固定されるようにするストッパ（Ｓｔｏｐｐｅｒ）として用いられる請求項１に記載の半導体パッケージ。
  8. 前記コア基板は金属材質からなる請求項１に記載の半導体パッケージ。
  9. 前記電気素子及び前記コア基板を覆う絶縁膜と、
    前記絶縁膜上で前記電気素子に電気的に連結される金属回路構造物と、をさらに含む請求項１に記載の半導体パッケージ。
  10. 前記第２側面の傾斜は、前記コア基板を前記厚さ方向に横切る線に対して７０゜〜９０゜の角度範囲を満たす請求項１〜９の何れか一項に記載の半導体パッケージ。
  11. 第１側面を有する電気素子を準備する段階と、
    前記電気素子が位置するキャビティを有するコア基板を準備する段階と、
    前記電気素子を前記キャビティの内部に位置させる段階と、を含み、
    前記コア基板を準備する段階は、
    ベース基板を準備する段階と、
    前記第１側面を包んで前記ベース基板の厚さ方向に傾く第２側面が形成されるように、前記ベース基板にホール（ｈｏｌｅ）またはトレンチ（ｔｒｅｎｃｈ）を形成する段階と、を含む半導体パッケージの製造方法。
  12. 前記電気素子を準備する段階は、
    複数の集積回路チップが形成された基板を準備する段階と、
    前記第１側面が前記第２側面に対応した形状を有するように、前記基板を前記基板の厚さ方向に傾くように切断する段階と、を含む請求項１１に記載の半導体パッケージの製造方法。
  13. 前記基板を前記基板の厚さ方向に傾くように切断する段階は、前記基板を切断するダイシングブレードの両面が傾くようにし、前記ダイシングブレードが前記基板が傾くように切断してなる請求項１２に記載の半導体パッケージの製造方法。
  14. 前記ベース基板は、金属板であり、
    前記コア基板は、前記電気素子の放熱基板として用いられる請求項１１に記載の半導体パッケージの製造方法。
  15. 前記電気素子を前記キャビティの内部に位置させる段階は、前記第１側面と前記第２側面を前記電気素子が前記キャビティに挿入される過程で、前記電気素子が前記キャビティの内部に固定されるようにするストッパ（Ｓｔｏｐｐｅｒ）として使用してなる請求項１１に記載の半導体パッケージの製造方法。
  16. 前記コア基板上に前記キャビティを覆う絶縁膜を形成する段階と、
    前記コア基板上に前記電気素子に電気的に連結される金属回路構造物を形成する段階と、を含む請求項１１に記載の半導体パッケージの製造方法。
  17. 前記ベース基板にホールまたはトレンチを形成する段階は、前記第２側面の傾斜が前記コア基板を前記厚さ方向に横切る線に対して７０゜〜９０゜の角度範囲を満たすように行われる請求項１１〜１６の何れか一項に記載の半導体パッケージの製造方法。
JP2012084446A 2011-11-10 2012-04-03 半導体パッケージ及びその製造方法 Pending JP2013106033A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2011-0117018 2011-11-10
KR1020110117018A KR20130051708A (ko) 2011-11-10 2011-11-10 반도체 패키지 및 그 제조 방법

Publications (1)

Publication Number Publication Date
JP2013106033A true JP2013106033A (ja) 2013-05-30

Family

ID=48279822

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012084446A Pending JP2013106033A (ja) 2011-11-10 2012-04-03 半導体パッケージ及びその製造方法

Country Status (3)

Country Link
US (1) US20130119553A1 (ja)
JP (1) JP2013106033A (ja)
KR (1) KR20130051708A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018121043A (ja) * 2017-01-24 2018-08-02 力成科技股▲分▼有限公司 パッケージ構造およびその製造方法
JP2019096677A (ja) * 2017-11-20 2019-06-20 Tdk株式会社 電子部品内蔵構造体
US10396261B2 (en) 2016-06-30 2019-08-27 Nichia Corporation Light emitting device and method of manufacturing the light emitting device

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102080663B1 (ko) * 2013-07-15 2020-02-24 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법
US20150214127A1 (en) * 2014-01-24 2015-07-30 Qualcomm Incorporated Integrated device comprising a substrate with aligning trench and/or cooling cavity
TWI553793B (zh) * 2014-07-24 2016-10-11 光頡科技股份有限公司 陶瓷基板、封裝基板、半導體晶片封裝件及其製造方法
CN106356351B (zh) * 2015-07-15 2019-02-01 凤凰先驱股份有限公司 基板结构及其制作方法
US9997467B2 (en) * 2016-08-19 2018-06-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming the same
KR102059814B1 (ko) * 2018-07-12 2019-12-27 삼성전기주식회사 안테나 모듈
CN111225499A (zh) * 2018-11-27 2020-06-02 庆鼎精密电子（淮安）有限公司 局部混压电路板结构及其制作方法
KR102729072B1 (ko) 2019-08-28 2024-11-13 삼성전자주식회사 반도체 패키지

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10303203A (ja) * 1997-04-28 1998-11-13 Toshiba Corp 半導体集積回路及びその実装方法
US5998868A (en) * 1998-02-04 1999-12-07 International Business Machines Corporation Very dense chip package
WO2000063970A1 (en) * 1999-04-16 2000-10-26 Matsushita Electric Industrial Co., Ltd. Module component and method of manufacturing the same
WO2001075789A1 (en) * 2000-04-04 2001-10-11 Toray Engineering Company, Limited Method of manufacturing cof package
JP2001298273A (ja) * 2000-04-17 2001-10-26 Hitachi Ltd 電子部品内蔵実装基板及びそれを用いた半導体パッケージ
US6417025B1 (en) * 2001-04-02 2002-07-09 Alien Technology Corporation Integrated circuit packages assembled utilizing fluidic self-assembly
WO2007043714A1 (ja) * 2005-10-14 2007-04-19 Ibiden Co., Ltd. 多層プリント配線板およびその製造方法
JP2007116071A (ja) * 2005-10-20 2007-05-10 Nippon Micron Kk 電子部品用パッケージ
JP2008130721A (ja) * 2006-11-20 2008-06-05 Matsushita Electric Ind Co Ltd 発光装置、半導体発光素子および半導体発光素子の製造方法
US7542301B1 (en) * 2005-06-22 2009-06-02 Alien Technology Corporation Creating recessed regions in a substrate and assemblies having such recessed regions

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10303203A (ja) * 1997-04-28 1998-11-13 Toshiba Corp 半導体集積回路及びその実装方法
US5998868A (en) * 1998-02-04 1999-12-07 International Business Machines Corporation Very dense chip package
WO2000063970A1 (en) * 1999-04-16 2000-10-26 Matsushita Electric Industrial Co., Ltd. Module component and method of manufacturing the same
WO2001075789A1 (en) * 2000-04-04 2001-10-11 Toray Engineering Company, Limited Method of manufacturing cof package
US20030148555A1 (en) * 2000-04-04 2003-08-07 Masanori Akita Method of manufacturing cof package
JP2001298273A (ja) * 2000-04-17 2001-10-26 Hitachi Ltd 電子部品内蔵実装基板及びそれを用いた半導体パッケージ
US6417025B1 (en) * 2001-04-02 2002-07-09 Alien Technology Corporation Integrated circuit packages assembled utilizing fluidic self-assembly
US7542301B1 (en) * 2005-06-22 2009-06-02 Alien Technology Corporation Creating recessed regions in a substrate and assemblies having such recessed regions
WO2007043714A1 (ja) * 2005-10-14 2007-04-19 Ibiden Co., Ltd. 多層プリント配線板およびその製造方法
US20110314668A1 (en) * 2005-10-14 2011-12-29 Ibiden Co., Ltd. Multilayered printed circuit board and method for manufacturing the same
JP2007116071A (ja) * 2005-10-20 2007-05-10 Nippon Micron Kk 電子部品用パッケージ
JP2008130721A (ja) * 2006-11-20 2008-06-05 Matsushita Electric Ind Co Ltd 発光装置、半導体発光素子および半導体発光素子の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10396261B2 (en) 2016-06-30 2019-08-27 Nichia Corporation Light emitting device and method of manufacturing the light emitting device
US11227983B2 (en) 2016-06-30 2022-01-18 Nichia Corporation Light emitting device and method of manufacturing the light emitting device
JP2018121043A (ja) * 2017-01-24 2018-08-02 力成科技股▲分▼有限公司 パッケージ構造およびその製造方法
JP2019096677A (ja) * 2017-11-20 2019-06-20 Tdk株式会社 電子部品内蔵構造体

Also Published As

Publication number Publication date
US20130119553A1 (en) 2013-05-16
KR20130051708A (ko) 2013-05-21

Similar Documents

Publication Publication Date Title
JP2013106033A (ja) 半導体パッケージ及びその製造方法
JP2017123497A (ja) 印刷回路基板及びその製造方法
KR101253401B1 (ko) 본딩용 패드의 제조 방법
KR100926657B1 (ko) 웨이퍼 레벨 패키지 된 인쇄회로기판 및 제조 방법
US9301387B2 (en) Printed circuit board with burr prevention structure
JP2011082222A (ja) 中継基板、プリント基板ユニットおよび中継基板の製造方法
JP2014130856A (ja) 配線基板の製造方法
KR20150010155A (ko) 인쇄회로기판 및 그 제조방법
JP2016201424A (ja) プリント配線板およびその製造方法
JP2015076604A (ja) 半導体パッケージ用フレーム補強材およびこれを用いた半導体パッケージの製造方法
CN103124468A (zh) 金属基覆铜层压板和使用其制造金属芯印刷电路板的方法
TW201405736A (zh) 半導體封裝基板，使用其之封裝系統及其製造方法
CN116666368A (zh) 半导体装置及半导体装置的制造方法
CN108781502B (zh) 多连片布线基板、布线基板
JP2009289790A (ja) 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法
TWI534951B (zh) 半導體封裝基板，使用其之封裝系統及其製造方法
KR101075645B1 (ko) 임베디드 회로기판의 제조 방법
CN103129049A (zh) 覆铜层压板和制造覆铜层压板的方法
CN100380653C (zh) 半导体器件及其制造方法
KR101996935B1 (ko) 반도체 패키지 기판, 이를 이용한 패키지 시스템 및 이의 제조 방법
CN101937885A (zh) 半导体封装件及其制造方法
US9859632B2 (en) Composite substrate and rigid substrate
KR20140067723A (ko) 절연층 도통방법
JP2013098555A (ja) 回路基板及びその製造方法、並びに前記回路基板を備える半導体パッケージ
EP2749155A2 (en) Wiring board in which a component is mounted

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131127

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150331

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151110

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160405