JP2013161963A - 薄膜トランジスタ、薄膜トランジスタの製造方法、及び表示装置 - Google Patents

Abstract

【課題】大きなオン電流と小さなオフ電流とを両立するチャネル構造を有する薄膜トランジスタを提供する。
【解決手段】薄膜トランジスタ（１００）は、基板（１０）と、ゲート電極（１２）と、ゲート絶縁層（１３）と、ゲート電極（１２）のゲートの長さ方向における中央部上方のゲート絶縁層（１３）上に形成された第１シリコン層（１６）と、ゲート電極（１２）のゲートの長さ方向における両端部上方のゲート絶縁層（１３）上であって第１シリコン層（１６）の両側に形成された１対の第２シリコン層（１５）と、１対のソース・ドレイン電極（１９）と、を備え、第１シリコン層（１６）は各々の第２シリコン層（１５）よりも厚く、第１シリコン層（１６）は結晶性シリコンで構成され、各々の第２シリコン層（１５）は、第１シリコン層（１６）より平均粒径が小さい結晶性シリコンまたは非結晶シリコンで構成されている。
【選択図】図１

Description

本発明は、薄膜トランジスタ、薄膜トランジスタの製造方法、及び表示装置に関する。より詳しくは、高い結晶性を有する半導体と低い結晶性を有する半導体からなるチャネル層を備えた薄膜トランジスタ、そのような薄膜トランジスタの製造方法、及びそのような薄膜トランジスタを備えた表示装置に関する。

近年、更なる高付加価値なディスプレイを作製するために、有機ＥＬ（ＥＬ：Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）デバイスを使用したディスプレイの開発が盛んに行われて、現在ではモバイル用小型表示装置として実用化されている。

有機ＥＬディスプレイのアクティブマトリクス方式の表示装置には、複数の薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）素子がマトリクス状に配置されたＴＦＴアレイを用いる。従来の液晶ディスプレイでは、電圧駆動型の画素回路であるのに対し、有機ＥＬデバイスは電流駆動型デバイスである。このため、有機ＥＬデバイスを駆動するためのＴＦＴは、従来の液晶ディスプレイに用いられるＴＦＴと比べて、より高い駆動電流およびより小さな閾値電圧のバラつきが要求される。そこで、有機ＥＬデバイスの駆動にはチャネル層を結晶性シリコンとした、例えば多結晶シリコン、微結晶シリコンを用いた薄膜トランジスタが用いられる。

チャネル部の結晶性シリコンは、一般的に、非晶質シリコンのレーザ光を照射して瞬間的に温度を上昇させ溶融し、再結晶化させる方法で形成される（特許文献１）。

特開２００７−１１５７８６号公報

結晶性シリコンＴＦＴは、非晶質シリコンＴＦＴと比較して、信頼性や移動度、駆動電流が高く、光耐性に優れているなどの有利な特徴を有している半面、結晶性シリコンには非晶質シリコンよりもバンドギャップが狭いことに起因して、結晶性シリコンＴＦＴではオフ電流が増大するという課題がある。

本発明は、このような課題を解決すべくなされたものであり、大きなオン電流と小さなオフ電流とを両立するチャネル構造を有する薄膜トランジスタ、薄膜トランジスタの製造方法、及び表示装置を提供することを目的とする。

上記目的を達成するために、本発明の一態様に係る薄膜トランジスタは、基板と、前記基板上に形成されたゲート電極と、前記ゲート電極上に形成されたゲート絶縁層と、前記ゲート電極のゲートの長さ方向における中央部上方の前記ゲート絶縁層上に形成された第１シリコン層と、前記ゲート電極のゲートの長さ方向における両端部上方の前記ゲート絶縁層上であって前記第１シリコン層の両側に形成された１対の第２シリコン層と、前記第２シリコン層の上面に沿って、前記第２シリコン層の各々の上方に形成された１対のソース・ドレイン電極と、を備え、前記第１シリコン層は前記各々の第２シリコン層よりも膜厚が厚く、前記第１シリコン層は結晶性シリコンで構成され、前記各々の第２シリコン層は、前記第１シリコン層に含まれる結晶粒の平均粒径より小さい平均粒径の結晶性シリコンまたは非結晶シリコンで構成されている。

本発明の薄膜トランジスタでは、オン動作時には、前記第１シリコン層と前記第２シリコン層の両方に電界が印加され、チャネル抵抗が低減されるため、オン電流が増大する。また、オフ動作時には、前記第２シリコン層がドレイン端の電界を緩和させるため、オフ電流が低減する。従って、本発明の薄膜トランジスタでは大きなオン電流と小さなオフ電流とを両立した薄膜トランジスタを提供することができる。

図１は、本発明の実施の形態に係る薄膜トランジスタの構成を示す断面図である。 図２は、本発明の実施の形態に係る表示装置の等価回路を示す図である。 図３Ａは、本発明の実施の形態に係る薄膜トランジスタアレイの製造方法を説明するための断面図である。 図３Ｂは、本発明の実施の形態に係る薄膜トランジスタアレイの製造方法を説明するための断面図である。 図３Ｃは、本発明の実施の形態に係る薄膜トランジスタアレイの製造方法を説明するための断面図である。 図３Ｄは、本発明の実施の形態に係る薄膜トランジスタアレイの製造方法を説明するための断面図である。 図３Ｅは、本発明の実施の形態に係る薄膜トランジスタアレイの製造方法を説明するための断面図である。 図３Ｆは、本発明の実施の形態に係る薄膜トランジスタアレイの製造方法を説明するための断面図である。 図３Ｇは、本発明の実施の形態に係る薄膜トランジスタアレイの製造方法を説明するための断面図である。 図３Ｈは、本発明の実施の形態に係る薄膜トランジスタアレイの製造方法を説明するための断面図である。 図４は、振幅反射率および振幅透過率の計算方法を説明するための図である。 図５は、本発明の実施の形態に係る薄膜半導体装置のモデル構造の断面図である。 図６は、レーザアニール法により結晶性シリコン層領域を形成する際に、第５工程で加工される非晶質シリコン層に第１シリコン層、第２シリコン層としてそれぞれ好適な光学膜厚／レーザ波長の範囲が存在することを説明するための図である。 図７は、レーザアニール法により結晶性シリコン層領域を形成する際に、第５工程で加工される非晶質シリコン層に第１シリコン層、第２シリコン層としてそれぞれ好適な実膜厚の範囲が存在することを説明するための図である。 図８は、第５工程で加工した非晶質シリコン層のレーザ光の吸収率と、レーザ光のエネルギー密度との関係を示す図である。 図９Ａは、レーザを好適範囲で照射した後の第１領域の表面ＳＥＭ像である。 図９Ｂは、レーザを好適範囲外で照射した後の第１領域の表面ＳＥＭ像である。 図１０Ａは、第２の実施形態において、本発明の実施の形態に係る薄膜半導体装置のモデル構造の断面図である。 図１０Ｂは、第２の実施形態において、本発明の実施の形態に係る薄膜半導体装置のモデル構造の断面図である。 図１１は、第２の実施形態において、レーザアニール法により結晶性シリコン層領域を形成する際に、第５工程で加工される非晶質シリコン層に第１シリコン層、第２シリコン層としてそれぞれ好適な光学膜厚／レーザ波長の範囲が存在することを説明するための図である。 図１２は本発明の薄膜トランジスタを用いた表示装置の一例を示す図である。

上記目的を達成するために、本発明の一態様に係る薄膜トランジスタは、基板と、前記基板上に形成されたゲート電極と、前記ゲート電極上に形成されたゲート絶縁層と、前記ゲート電極のゲートの長さ方向における中央部上方の前記ゲート絶縁層上に形成された第１シリコン層と、前記ゲート電極のゲートの長さ方向における両端部上方の前記ゲート絶縁層上であって前記第１シリコン層の両側に形成された１対の第２シリコン層と、前記第２シリコン層の上面に沿って、前記第２シリコン層の各々の上方に形成された１対のソース・ドレイン電極と、を備え、前記第１シリコン層は前記各々の第２シリコン層よりも膜厚が厚く、前記第１シリコン層は結晶性シリコンで構成され、前記各々の第２シリコン層は、前記第１シリコン層に含まれる結晶粒の平均粒径より小さい平均粒径の結晶性シリコンまたは非結晶シリコンで構成されている。

また、本発明に係る薄膜トランジスタの一態様において、さらに、前記第１シリコン層および第２シリコン層上に形成されたチャネル保護層を備えてもよい。

本態様によれば、オン動作時には、前記第１シリコン層と前記第２シリコン層の両方に電界が印加され、チャネル抵抗が低減されるため、オン電流が向上する。また、オフ動作時には、前記第２シリコン層がドレイン端の電界を緩和させるため、また、前記第１シリコン層が厚くかつ前記第２シリコン層が薄い凸型形状によって、電流パス（バックチャネル）が長くなるため、オフ電流が低減する。従って、本発明の薄膜トランジスタでは大きなオン電流と小さなオフ電流の両立が図れる。

また、本発明に係る薄膜トランジスタの一態様において、前記第１シリコン層の、前記第２シリコン層に接していない部分が、前記第１の平均粒径より小さい結晶粒径の結晶性シリコンで構成されていることが望ましい。

本態様であれば、ホットキャリア抑制領域である電界緩和層の役割を担い、オフ電流の低減効果がある。

また、本発明に係る薄膜トランジスタの一態様において、前記第１シリコン層は粒子径５０ｎｍ以上の結晶シリコンが含まれることが望ましい。

本態様であれば、チャネル抵抗が低下し、オン電流の増大効果がある。

また、本発明に係る薄膜トランジスタの一態様において、前記第２シリコン層は粒子径１０ｎｍ以下の微結晶シリコンが含まれることが望ましい。

本態様であれば、前記第２シリコン層が電界緩和層の役割を担うことでオフ電流の低減することができる。

また、本発明に係る薄膜トランジスタの一態様において、前記第２シリコン層は非晶質シリコンが含まれることが望ましい。

本態様であれば、ゲート動作オフ時に、前記第２シリコン層は特にチャネル抵抗が増大し、更には電界緩和層の役割を担うためオフ電流を低減することができる。

また、本発明に関わる薄膜トランジスタの一態様において、前記ゲート絶縁層は、酸化珪素、窒化珪素もしくは酸化珪素と窒化珪素の積層構造であることが望ましい。

本態様によれば、ゲート絶縁層を酸化珪素と窒化珪素、もしくは酸化珪素と窒化珪素の積層構造を形成することができる。

また、本発明に係る薄膜トランジスタの製造方法の一態様は、基板を準備する第１工程と、前記基板上にゲート電極を形成する第２工程と、前記ゲート電極上にゲート絶縁層を形成する第３工程と、前記ゲート絶縁層上に非晶質シリコン層を形成する第４工程と、前記非晶質シリコン層を、前記ゲート電極のゲートの長さ方向における中央部の上に位置する第１領域の厚さが、前記ゲート電極のゲートの長さ方向における両端部の上に位置する第２領域の厚さよりも厚い凸型形状に加工する第５工程と、凸型形状に加工後の前記非晶質シリコン層の上方からレーザ光を照射することにより、前記非晶質シリコン層の前記第１領域から、結晶性シリコンで構成される第１シリコン層を形成し、前記非晶質シリコン層の前記第２領域から、前記第１シリコン層に含まれる結晶粒の平均粒径より小さい平均粒径の結晶性シリコンまたは非結晶シリコンで構成される第２シリコン層を形成する第６工程と、前記第１シリコン層上に形成されたチャネル保護層を形成する第７工程と、前記チャネル保護層の端部の上面、前記チャネル保護層の側面、並びに前記第２シリコン層の上面のみに沿って、コンタクト層を形成する第８工程と、コンタクト層の一方の上方に形成されたソース電極およびコンタクト層の他方の上方に形成されたドレイン電極を形成する第９工程と、を含む。

本態様によれば、ゲート電極上方のゲート絶縁層上のチャネル層は、凸型形状となり、凸型形状の厚膜部（前記第１シリコン層）は高い結晶シリコン層、例えば多結晶シリコン層であり、凸型形状の薄膜部（前記第２シリコン層）は低い結晶シリコン層もしくは非晶質シリコン層の構造を形成することができ、その効果は、ゲート電圧がオンのときは、前記第１シリコン層と前記第２シリコン層の両方に電界がかかり、チャネル抵抗を下げてオン電流確保できる。また、ゲート電圧がオフの時には、前記第２シリコン層のチャネル抵抗が特に増加し、更には前記第２シリコン層がホットキャリア抑制領域となる電界緩和層の役割を果たすため、オフ電流の低減効果がある。これらのことから本発明の薄膜トランジスタでは大きなオン電流と小さなオフ電流の両立が図れる。

また、本発明に係る薄膜トランジスタの製造方法の一態様において、前記第６工程で、前記非晶質シリコン層をレーザアニールすることが望ましい。

本態様によれば、レーザを非晶質シリコン層に照射することで、基板には低熱負荷で非晶質シリコン層を溶融させ再結晶化し、高品質な結晶性シリコンを得ることができる。

また、本発明に係る薄膜トランジスタの製造方法の一態様において、前記第６工程で、前記非晶質シリコン層に、レーザ波長が４７３ｎｍ以上５６１ｎｍ以下のグリーンレーザを照射することが望ましい。

本態様によれば、より安定に非晶質シリコン層を溶融し再結晶化することができる。

また、本発明に係る薄膜トランジスタの製造方法の一態様において、前記第６工程で、連続発振モードまたは擬似レーザ発振モードで動作するレーザ光源にて前記レーザ光を生成し、前記非晶質シリコン層に照射することが望ましい。

本態様によれば、連続発振モードまたは擬似連続発振モードでレーザ光を照射することにより、前記第１シリコン層を溶融状態に保持することができる。

また、本発明に係る薄膜トランジスタの製造方法の一態様において、前記第４工程で形成した非晶質シリコン層の前記レーザ光の吸収率（％）をＸとし、前記第４工程で形成された前記非晶質シリコン層の前記レーザ光の吸収率が２３．２％である場合に、前記非晶質シリコン層を結晶化させるのに必要な前記レーザ光のエネルギー密度を１としたときの相対値Ｙとしたとき、前記Ｘおよび前記Ｙは、
Ｙ≦１．２ ・・・（式１）
Ｙ≧４２．９Ｘ^{−１．１９} ・・・（式２）
で規定される範囲を満たす数値であることが望ましい。

本態様によれば、レーザ光の照射によって、前記第１シリコン層及び前記第２シリコン層の領域を安定して形成することができる。

また、本発明に係る薄膜トランジスタの製造方法の一態様において、前記第５工程で形成した非晶質シリコン層の膜厚に前記レーザ光の波長で除算した値をＸとし、前記第３工程で形成したゲート絶縁層の膜厚に前記ゲート絶縁層の屈折率を積算した値である前記ゲート絶縁層の光学膜厚を前記レーザの波長で除算した値をＹとしたとき、前記非晶質シリコン層の前記第１領域は（式３）または（式４）を満たし、かつ前記第２領域は（式５）または（式６）を満たす、
０．３２≦Ｘ≦０．４７かつ０．３３≦Ｙ≦０．３９ ・・・（式３）
０．４１≦Ｘ≦０．５９かつ０．５１≦Ｙ≦０．６９ ・・・（式４）
０．２０≦Ｘ≦０．２８かつ０．３３≦Ｙ≦０．３９ ・・・（式５）
０．２０≦Ｘ≦０．２８かつ０．５１≦Ｙ≦０．６９ ・・・（式６）
ことが望ましい。

本態様によれば、前記非晶質シリコン層の前記レーザ光の吸収率は、前記第１領域において４０％以上であり、また前記第２領域において２０％未満であるため、第６工程でのレーザアニール工程において、高い結晶性を有する第１シリコン層、例えば多結晶シリコン層と、低い結晶性を有する第２シリコン層、例えば微結晶シリコン層もしくは非晶質シリコン層とを自己整合的に形成することができる。

また、本発明に係る薄膜トランジスタの製造方法の一態様において、前記第４工程で、前記非晶質シリコン層の前記第２領域を前記ゲート電極の有無に係らず一定の厚さに形成することが望ましい。

本態様によれば、前記第１シリコン層のみが高い結晶性、例えば多結晶シリコン層を生成することができるため、レーザアニールによる基板への熱ダメージを必要な部分のみに抑制することができる。

また、本発明に係る薄膜トランジスタの製造方法の一態様において、前記第８工程で、前記１対のソース・ドレイン電極を、前記第７工程で形成するチャネル保護層を介し、前記非晶質シリコン層の前記第２領域の上に形成することが望ましい。

本態様によれば、高い結晶性シリコン層である前記第１領域の突起物による電極への不具合を回避することができる。

また本発明に係る表示装置の一態様は、表示パネルと、上述の薄膜トランジスタと、を備え、前記薄膜トランジスタは、前記表示パネルを駆動させる表示装置である。

本態様によれば、前記薄膜トランジスタにおいて大きなＯＮ電流と小さなＯＦＦ電流とが両立できるので、高品質な表示装置を実現することができる。

（第１実施形態）
以下、本発明の実施の形態に係る薄膜トランジスの製造方法、薄膜トランジスタ及び表示装置について、図面を参照しながら説明する。本発明は、請求の範囲の記載に基づいて特定される。よって、以下の実施の形態における構成要素のうち、請求項に記載されていない構成要素は、本発明の課題を達成するのに必ずしも必要ではないが、より好ましい形態を構成するものとして説明される。なお、各図は模式図であり、必ずしも厳密に図示したものではない。

図１は、本発明の実施の形態に係る薄膜トランジスタ１００の構成を示す断面図の一例である。図２は本発明の実施の形態に係る表示装置の画素部分の等価回路を示す図である。図１の断面図で示される薄膜トランジスタ１００は、例えば図２における駆動トランジスタに用いられる。

図１に示すように、本実施の形態に係る薄膜トランジスタ１００は、ボトムゲート型の薄膜トランジスタ素子である。薄膜トランジスタ１００は、基板１０、アンダーコート層１１、ゲート電極１２、ゲート絶縁層１３、高結晶性の第１シリコン層１６、１対の低結晶性の第２シリコン層１５、１対のコンタクト層１８、１対のソース・ドレイン電極１９を備えている。

基板１０は、例えば、石英ガラス、無アルカリガラス及び高耐熱性ガラス等のガラス材料で構成されるガラス基板である。

アンダーコート層１１は、基板１０上に形成されている。このアンダーコート層１１は、シリコン窒化膜（ＳｉＮ_ｘ）、シリコン酸化膜（ＳｉＯ_ｙ）及びシリコン酸窒化膜（ＳｉＯ_ｙＮ_ｘ）等で構成される。アンダーコート層１１は、基板１０中に含まれるナトリウム及びリン等の不純物が第２シリコン層及び第１シリコン層１６に侵入することを防止する機能を有する。また、このアンダーコート層１１は、レーザアニール法等の高温熱処理プロセスにおいて、基板１０に対する熱の影響を緩和させる機能をも有する。アンダーコート層の膜厚は、３００〜５００ｎｍに設定することが好ましい。

ゲート電極１２は、アンダーコート層１１上に所定形状でパターン形成される。ゲート電極１２は、導電性材料及びその合金等の単層構造又は多層構造とすることができ、例えば、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、タングステン（Ｗ）、チタン（Ｔｉ）、クロム（Ｃｒ）及びモリブデンタングステン（ＭｏＷ）等で構成することができる。ゲート電極の膜厚は、５０〜３００ｎｍに設定することが好ましい。

ゲート絶縁層１３は、ゲート電極１２を被覆するよう形成される。ゲート絶縁層としては、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜、タンタル酸化膜、アルミ酸化膜、及びそれらの積層膜などで構成することができる。ゲート絶縁層１３の膜厚は、ＴＦＴの耐圧などの要求に応じて設計することができ、例えば、５０〜５００ｎｍが望ましい。本実施形態では、ゲート絶縁層１３には、例えば、シリコン酸化膜とシリコン窒化膜の積層膜を用いる。

第１シリコン層１６及び第２シリコン層１５は、ゲート電極１２に対応するゲート絶縁層１３上の領域に形成されている。この第１シリコン層１６は、結晶性シリコン例えば多結晶シリコンから構成され、また、第２シリコン層１５は微結晶もしくは非晶質シリコンから構成されている。なお、この第１シリコン層１６及び第２シリコン層１５は、後述するように、第１シリコン層１６及び第２シリコン層１５の前駆体である非晶質シリコン層（図１には示さず）にレーザ光を照射して、当該非晶質シリコン層を結晶化させることにより形成される。

なお、発明の効果を得るために必須ではないため図１には示していないが、例えば図３Ｈに示されるように、チャネル保護層１７が、第２シリコン層１５のゲート電極１２の上方に位置する領域上及び第１シリコン層１６上に形成されていてもよい。チャネル保護層１７を設ける場合、チャネル保護層１７はシリコン膜、シリコン窒化膜や有機材料などから形成され、膜厚は１００〜７００ｎｍが望ましい。

１対のコンタクト層１８は、第１シリコン層１６の上面及び、チャネル保護層が存在する場合には、当該チャネル保護層の側面及び当該側面に接続する上面の端部を覆うようにして形成し、第１シリコン層１６の上方には形成しない。コンタクト層１８は、不純物を高濃度に含む非晶質半導体膜で構成されている。コンタクト層１８は、例えば、アモルファスシリコンに不純物としてリン（Ｐ）をドーピングしたｎ型半導体膜もしくはボロン（Ｂ）をドーピングしたｐ型半導体膜によって構成することができ、１×１０^１８〜１×１０^２１ａｔｍ／ｃｍ^３の範囲の不純物を含む。これらのことより本発明の薄膜トランジスタはｎ型薄膜トランジスタでもｐ型薄膜トランジスタでも適応することができる。

ソース電極及びドレイン電極１９は、コンタクト層１８上に形成されている。ソース電極及びドレイン電極１９は、導電性材料及びその合金等の単層構造又は多層構造とすることができ、例えば、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、銅（Ｃｕ）、チタン（Ｔｉ）及びクロム（Ｃｒ）等で構成される。ソース・ドレイン電極の膜厚は、５０〜３００ｎｍであることが好ましい。

次に、本実施の形態に係る薄膜トランジスタ１００の製造方法について、図３Ａ〜図３Ｈを用いて説明する。図３Ａ〜図３Ｈは、本発明の実施の形態に係る薄膜トランジスタ１００の製造方法を説明するための断面図である。

まず、図３Ａに示すように、ガラス基板で構成される基板１０を準備する（第１工程）。

次に、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）等によって、基板１０上にシリコン窒化膜、シリコン酸化膜及びシリコン酸窒化膜等で構成されるアンダーコート層１１を形成し、アンダーコート層１１上にゲート電極１２を形成する（第２工程）。この第２工程においては、例えば、アンダーコート層１１上にモリブデンタングステン（ＭｏＷ）で構成されるゲート金属膜をスパッタによって成膜した後に、フォトリソグラフィ法及びウェットエッチング法を用いてゲート金属膜をパターニングすることにより、所定形状のゲート電極１２を形成することができる。モリブデンタングステン（ＭｏＷ）のウェットエッチングは、例えば、リン酸（ＨＰＯ_４）、硝酸（ＨＮＯ_３）、酢酸（ＣＨ_３ＣＯＯＨ）及び水を所定の配合で混合した薬液を用いて行うことができる。

その後、図３Ｂに示すように、ゲート電極１２及びアンダーコート層１１を覆うようにして、ゲート絶縁層１３を形成する（第３工程）。この第３工程においては、まず、プラズマＣＶＤ等によって、窒化珪素（ＳｉＮ_ｘ）で構成される窒化珪素膜を複数のゲート電極１２及びアンダーコート層１１を覆うようにして成膜する。その後、プラズマＣＶＤ等によって、酸化珪素（ＳｉＯ_ｘ）で構成される酸化珪素膜を窒化珪素膜上に成膜する。酸化珪素膜は、例えば、シランガス（ＳｉＨ_４）及び亜酸化窒素ガス（Ｎ_２Ｏ）を所定の濃度比で導入することにより成膜することができる。

なお、レーザ光の波長に対するゲート絶縁層１３の消衰係数は０．０１以下であるのが好ましい。そのようなゲート絶縁層１３は、レーザ光をほとんど吸収しない透明な層と見なせる。その後、ゲート絶縁層１３上に非晶質シリコン層１４を形成する（第４工程）。この第４工程では、プラズマＣＶＤ等によって、アモルファスシリコンで構成される非晶質シリコン層１４を成膜する。なお、非晶質シリコン層１４は、例えば、シランガス（ＳｉＨ_４）及び水素ガス（Ｈ_２）を所定の濃度比で導入することにより成膜することができる。

ここで、非晶質シリコン層１４を、レーザ光の照射により溶融させ再結晶化させた場合に形成される結晶組織と、非晶質シリコン層１４の当該レーザ光の吸収率（以下、光吸収率とも言う）との関係について、説明する。

薄膜トランジスタ等を構成する多層薄膜の光吸収率は、各々の薄膜に対する振幅反射率及び振幅透過率を計算することによって求められる。図４は、振幅反射率および振幅透過率の計算方法を説明するための図であり、薄膜トランジスタの構造をモデル化した多層構造のモデル構造を示す図である。

図４に示すモデル構造は、下から順に、第４層４０４、第３層４０３、第２層４０２及び第１層４０１が積層されたものである。このモデル構造において、第１層４０１は、膜厚がｄ_１で複素屈折率がＮ_１であり、第２層４０２は、膜厚がｄ_２で複素屈折率がＮ_２であり、第３層４０３は、膜厚がｄ_３で複素屈折率がＮ_３であり、第４層４０４は、膜厚がｄ_４で複素屈折率がＮ_４である。また、図中に示す複素屈折率がＮ_０の領域は、モデル構造の外部であり、レーザ光がモデル構造に入射される側を示している。この複素屈折率がＮ_０の領域は、例えば空気又はＮ_２ガス雰囲気の領域である。

図４において、Ｎ_ｎを第ｎ層における複素屈折率とすると、複素屈折率は屈折率ｎ（実部）と消衰係数ｋ（虚部）とによって表すことができることから、第１層４０１、第２層４０２、第３層４０３及び第４層４０４の各複素屈折率は、Ｎ_１＝ｎ_１−ｉｋ_１、Ｎ_２＝ｎ_２−ｉｋ_２、Ｎ_３＝ｎ_３−ｉｋ_３、Ｎ_４＝ｎ_４−ｉｋ_４と表すことができる。なお、外部の複素屈折率は、Ｎ_０＝ｎ_０−ｉｋ_０と表すことができる。

また、図４において、θ_ｎを第ｎ層での入射角とすると、外部から第１層４０１への入射角、第１層４０１から第２層４０２への入射角、第２層４０２から第３層４０３への入射角及び第３層４０３から第４層４０４への入射角は、θ_０、θ_１、θ_２及びθ_３と表すことができる。

ここで、スネルの法則により、以下の（式７）が成り立つ。

また、図４において、ρ_ｍｎを第ｍ層から第ｎ層へ入射される光の振幅反射係数とすると、外部から第１層４０１へ入射される光に対する振幅反射係数ρ_０１、第１層４０１から第２層４０２へ入射される光に対する振幅反射係数ρ_１２、第２層４０２から第３層４０３へ入射される光に対する振幅反射係数ρ_２３、及び、第３層４０３から第４層４０４へ入射される光に対する振幅反射係数ρ_３４は、それぞれ以下の（式８）〜（式１０）で表すことができる。

また、図４において、τ_ｍｎを第ｍ層から第ｎ層へ入射される光の振幅透過係数とすると、外部から第１層４０１へ入射される光の振幅透過係数τ_０１、第１層４０１から第２層４０２へ入射される光の振幅透過係数τ_１２、第２層４０２から第３層４０３へ入射される光の振幅透過係数τ_２３、及び、第３層４０３から第４層４０４へ入射される光の振幅透過係数τ_３４は、以下の（式１１）〜（式１３）で表すことができる。

ここで、第３層４０３及び第２層４０２の２層をまとめて１層であると仮定した際の振幅反射係数及び振幅透過係数をそれぞれρ_１２３及びτ_１２３とし、第３層４０３、第２層４０２及び第１層４０１の３層をまとめて１層であると仮定した際の振幅反射係数及び振幅透過係数をそれぞれρ_０１２３及びτ_０１２３とすると、ρ_１２３、τ_１２３、ρ_０１２３、及び、τ_０１２３は、以下の（式１４）〜（式１９）で与えられる。なお、λは、第１層４０１に入射するレーザ光の波長を表している。

（式８）〜（式１３）を（式１４）〜（式１９）に代入することにより、反射率Ｒ_１及びＲ_２と透過率Ｔ_１及びＴ_２とを算出すると、以下の（式２０）〜（式２３）のように表すことができる。

そして、第１層４０１の光吸収率Ａは、Ｒ_１とＴ_１とを用いて以下の（式２４）で表すことができる。

上述した計算方法を用いて、図４に示すモデル構造に対して、垂直に、すなわちθ_０＝０°（ｓｉｎθ_０＝０）が近似的に成り立つ範囲の入射角θ_０によって波長λのレーザ光が入射した場合に、ゲート電極上の非結晶のシリコン薄膜の光吸収率を算出することができる。

本実施の形態では、薄膜半導体装置のモデル構造として、図５に示すように、基板４１０上に、第４層４０４に相当する構成としてゲート電極４１１を形成し、ゲート電極４１１上に、第３層４０３に相当する構成として第１ゲート絶縁層４１２ａを形成し、第１ゲート絶縁層４１２ａ上に、第２層４０２に相当する構成として第２ゲート絶縁層４１２ｂを形成し、第２ゲート絶縁層４１２ｂ上に、第１層４０１に相当する構成として非結晶のシリコン薄膜４１３を形成した構成を考えると、第１層４０１に相当する非結晶のシリコン薄膜４１３の光吸収率Ａは、上記の（式２４）によって算出することができる。

続いて、図３Ｃに示すように、非晶質シリコン層１４を、ゲート電極１２のゲートの長さ方向における中央部の上に位置する第１領域では厚膜であり、ゲート電極１２のゲートの長さ方向における両端部の上に位置する第２領域（つまり、前記第１領域以外の領域）では薄膜になるように凸型構造に加工する（第５工程）。

非晶質シリコン層１４の第１領域および第２領域、ならびにゲート絶縁層１３の好適な膜厚は、非晶質シリコン層１４の第１領域と第２領域の望ましい光吸収率から、上述した計算方法により求められる。

一例として、非晶質シリコン層１４の膜厚に前記レーザ光の波長で除算した値をＸとし、前記第３工程で形成されるゲート絶縁層１３の膜厚に前記ゲート絶縁層の屈折率を積算した値である前記ゲート絶縁層の光学膜厚を前記レーザの波長で除算した値をＹとしたとき、前記第１領域は（式３）または（式４）、前記第２領域は（式５）または（式６）で規定される範囲をそれぞれ満たす膜厚であることが望ましい。

０．３２≦Ｘ≦０．４７かつ０．３３≦Ｙ≦０．３９ ・・・（式３）
０．４１≦Ｘ≦０．５９かつ０．５１≦Ｙ≦０．６９ ・・・（式４）
０．２０≦Ｘ≦０．２８かつ０．３３≦Ｙ≦０．３９ ・・・（式５）
０．２０≦Ｘ≦０．２８かつ０．５１≦Ｙ≦０．６９ ・・・（式６）

図６には、（式３）〜（式６）で規定されるＸＹの範囲が示されている。図６から、レーザアニール法により第１シリコン層１６および第２シリコン層１５を形成するために、ゲート絶縁層１３ならびに非晶質シリコン層１４の第１領域および第２領域に、それぞれ好適な膜厚の範囲が存在することが分かる。より具体的には図６において、破線で囲まれた領域は、第１領域、すなわち凸型形状の厚膜部の好適エネルギー吸収率範囲であり、また実線で囲まれた領域は第２領域、すなわち凸型形状の薄膜部の好適エネルギー吸収率範囲である。

また図７は、レーザ光波長が５３２ｎｍであるとした時の、図６で示したＸ軸、及びＹ軸の値をそれぞれ非晶質シリコン層１４とゲート絶縁層１３の実膜厚としたものである。図７より、第５工程における形成プロセスでは、厚膜部、つまり第１領域を破線領域範囲で作製し、第２領域の膜厚を２９ｎｍ以下までに加工、例えばエッチングなどを行うことで、非晶質シリコン層１４の好ましい凸型形状が得られることを示している。

図３Ｄに示すようにレーザアニール法によって、第５工程により凸型形状に加工した非晶質シリコン層１４を結晶化させて、第１シリコン層１６及び第２シリコン層１５を形成する（第６工程）。この第６工程においては、第４工程及び第５工程で形成し加工された非晶質シリコン層１４に対して脱水素処理（一例として５００℃で２０分間）を行った後に、レーザアニール法によって、非晶質シリコン層１４の全域に対してレーザ光源（不図示）からのレーザ光を照射（一例として７０ｋＷ、４００ｍｍ^２／ｓｅｃ）する。

このレーザアニール法では、基板１０が搭載されたステージの位置が固定された状態で、レーザ光源が基板１０に対して所定方向に相対的に移動することにより、線状に集光されたレーザ光が、非晶質シリコン層１４の全域に対して走査しながら照射される。或いは、レーザ光源の位置が固定された状態で、基板１０が搭載されたステージがレーザ光源に対して所定方向に相対的に移動するように構成することもできる。本実施の形態では、レーザアニール法で用いられるレーザ光は、４７３ｎｍ以上５６１ｎｍ以下の波長を有する緑色のレーザ光である。

なお、レーザ光は、連続発振モード又は擬似連続発振モードで照射されることが好ましい。その理由として、連続発振モード又は擬似連続発振モードでレーザ光を照射することにより、非晶質シリコン層１４を溶融状態に保持することができるためである。なお、レーザ光源は、固体レーザ装置、或いは、半導体レーザ素子を用いたレーザ装置で構成することができる。

また、第６工程において、第１シリコン層１６及び第２シリコン層１５を安定して結晶化するために、第６工程で照射されるレーザ光のエネルギー密度は、所定の関係式（式１）、（式２）を満たすことが好ましい。

図８は、非晶質シリコン層１４のレーザ光の吸収率と、レーザ光のエネルギー密度との関係を示す図である。図８において、横軸（Ｘ軸）は、非晶質シリコン層１４のレーザ光の吸収率（％）を表している。縦軸（Ｙ軸）は、レーザ光のエネルギー密度を、非晶質シリコン層１４のレーザ光の吸収率が２３．２％である場合に非晶質シリコン層１４を結晶化させて第１シリコン層１６を形成するのに少なくとも必要なレーザ光のエネルギー密度（Ｊ／ｃｍ^２）を１とした相対値で表している。

非晶質シリコン層１４のレーザ光の吸収率Ｘ、及び第６工程で照射されるレーザ光のエネルギー密度Ｙは、下記の（式１）及び（式２）で規定される好適範囲に属するＸ、Ｙを満たすように構成されることが好ましい。

Ｙ≦１．２ ・・・（式１）
Ｙ≧４２．９Ｘ^{−１．１９} ・・・（式２）

図８において、上側のグラフは（式１）を表し、下側のグラフは（式２）を表している。非晶質シリコン層１４のレーザ光の吸収率及びレーザ光のエネルギー密度が、下記の式２及び式１３で規定される好適範囲に属するＸ、Ｙを満たすように構成されることによって、非晶質シリコン層１４の第１領域から第１シリコン層１６を安定して形成することができる。図９Ａは、レーザを上記好適範囲の条件で照射した後の第１領域の表面ＳＥＭ像である。第１領域が結晶化して第１シリコン層１６が形成されている。

なお、Ｙの値が（式２）で規定される範囲よりも小さい場合には、レーザ光のエネルギー密度が低過ぎて、第１シリコン層１６を形成することができない。図９Ｂは、レーザを上記好適範囲外の、エネルギー密度が低すぎる条件で照射した後の第１領域の表面ＳＥＭ像である。第１領域が非晶質のままであり、第１シリコン層１６が形成されていない。

また、Ｙの値が（式１）で規定される範囲よりも大きい場合には、レーザ光のエネルギー密度が高過ぎて、第２シリコン層１５までもが高い結晶性（例えば多結晶シリコン）を持つように形成されてしまうおそれがある。

次に、図３Ｅで示すように、チャネル保護層１７の形成を行う。チャネル保護層１７の形成には例えば、プラズマＣＶＤ法による形成膜（酸化珪素膜や窒化珪素膜）もしくは塗布プロセスによる有機膜などが用いられる。その後、図３Ｆで示すようにゲート電極上にチャネル保護層１７を残すような加工（例えばゲート電極をマスクにする加工など）を行い、チャネル保護層１７を形成する。

その後、図３Ｇに示すように、第１シリコン層１６及び第２シリコン層１５の側面とチャネル保護層１７とを覆うようにして、コンタクト層１８を成膜する。この工程においては、例えば、プラズマＣＶＤによって、リン（Ｐ）、もしくはボロン（Ｂ）等の不純物をドープしたアモルファスシリコンで構成されるコンタクト層１８を形成する（第８工程）。

その後、図３Ｆに示すようにコンタクト層１８上にソース・ドレイン電極１９をパターン形成する（第９工程）。この第９工程においては、まず、図３Ｇに示すように、ソース・ドレイン電極１９の材料で構成されたソース・ドレイン金属膜を、例えばスパッタによって成膜する。その後、所定形状のソース・ドレイン電極１９を形成するために、ソース・ドレイン電極膜上にレジスト材料を塗布し、露光及び現像を行って、所定形状にパターニングされたレジストを形成する。

次いで、このレジストをマスクとしてウェットエッチングを施してソース・ドレイン金属膜をパターニングすることにより、図３Ｈに示すように、所定形状のソース・ドレイン電極１９が形成される。また、ソース・ドレイン電極は第２シリコン層１５を介したコンタクト層上に形成し、第１シリコン層１６を介したコンタクト層１８上には形成しない構造とする。このとき、コンタクト層１８がエッチングストッパ層として機能する。その後、ソース・ドレイン電極１９上のレジストを除去する。

その後、図３Ｈに示すように、ソース・ドレイン電極１９をマスクとしてドライエッチングを施すことにより、コンタクト層１８をパターニングするとともに、ソース・ドレイン電極１９を島状にパターニングする。これにより、コンタクト層１８、ソース・ドレイン電極１９を島状に形成することができる。このとき、チャネル保護層１７がエッチングストッパ層として機能する。なお、ドライエッチングの条件としては、塩素系ガスを用いることができる。

以上のようにして、実施の形態に係る薄膜トランジスタ１００を製造することができる。

（第２実施形態）
実際の製造工程において、非晶質シリコン層１４の第１領域及び第２領域のレーザ光の吸収率差、例えば膜厚差を利用することで、第１シリコン層１６と第２シリコン層１５を、様々な組み合わせ、例えば多結晶シリコン層とアモルファスシリコン層、多結晶シリコン層と微結晶シリコン層などで形成することができる。

第２実施形態では、その一例を示す。また、第２実施形態において第１実施形態で説明した構成要素と同一または類似の材質からなる構成要素には同一の符号を付し、適宜説明を省略する。

図１０Ａから図１０Ｂは、第２実施形態における薄膜トランジスタの製造工程を説明するための断面図である。図１０Ａに示すように、上記図３Ａから図３Ｂまでの製造工程に係る説明に従って非晶質シリコン層１４を形成した後、次に非晶質シリコン層１４を凸型形状に加工する。図１１は、図６と同様、非晶質シリコン層１４及びゲート絶縁層１３のそれぞれの膜厚とレーザ吸収率の分布図を示したものであり、非晶質シリコン層１４の膜厚に前記レーザ光の波長で除算した値をＸとし、ゲート絶縁層１３の膜厚にゲート絶縁層１３の屈折率を積算した値であるゲート絶縁層１３の光学膜厚を前記レーザの波長で除算した値をＹとしたときの、非晶質シリコン層１４のレーザ光吸収率のＸＹ分布を示している。

図１１に示すような条件、つまり第１領域は（式２５）または（式２６）、第２領域は（式２７）または（式２８）の範囲で規定すると、第２領域のレーザ光吸収率は２０〜４０％と高いため、非晶質シリコン層１４の第２領域から、微結晶シリコンで構成される第２シリコン層２０が形成される。図１１中の破線部及び実線部はそれぞれ第１領域と第２領域に対応しており、実際に図１０Ｂに示される構造を形成するような条件が存在することを示している。

０．３２≦Ｘ≦０．４７かつ０．３３≦Ｙ≦０．３９ ・・・（式２５）
０．４１≦Ｘ≦０．５９かつ０．５１≦Ｙ≦０．６９ ・・・（式２６）
０．２８≦Ｘ≦０．３３かつ０．３３≦Ｙ≦０．３９ ・・・（式２７）
０．３０≦Ｘ≦０．３６かつ０．５１≦Ｙ≦０．６９ ・・・（式２８）

この場合、チャネル層は多結晶シリコンと微結晶シリコンとで構成されることになるため、高いオン電流が期待でき、更には第２シリコン層領域である微結晶シリコン層が電荷緩和層の役割を担うことでオフ電流の低減効果がある。

本実施の形態による薄膜トランジスタ１００は、例えば、図１５に示すような表示装置２００に搭載することができる。図５に示す表示装置２００は、液晶パネル及び有機ＥＬパネル等で構成される表示パネル２１を備えている。この表示パネル２１は、薄膜トランジスタ１００によって駆動される。

以上、本発明の実施の形態について説明したが、上記実施の形態に示す構成は一例であって、発明の趣旨を逸脱しない範囲でさまざまな変形を加えることができるのは言うまでも無い。

本発明に係る薄膜トランジスタは、テレビジョンセット、パーソナルコンピュータ及び携帯電話等の表示装置又はその他薄膜トランジスタを有する様々な電気機器に広く利用することができる。

１０ 基板
１１ アンダーコート層
１２ ゲート電極
１３ ゲート絶縁層
１４ 非晶質シリコン層
１５ 第２シリコン層
１６、２０ 第１シリコン層
１７ チャネル保護層
１８ コンタクト層
１９ ソース・ドレイン電極
２１ 表示パネル
１００ 薄膜トランジスタ
２００ 表示装置
４０１ 第１層
４０２ 第２層
４０３ 第３層
４０４ 第４層
４１０ 基板
４１１ ゲート電極
４１２ａ 第１ゲート絶縁層
４１２ｂ 第２ゲート絶縁層
４１３ シリコン薄膜

Claims (16)

1. 基板と、
   前記基板上に形成されたゲート電極と、
   前記ゲート電極上に形成されたゲート絶縁層と、
   前記ゲート電極のゲートの長さ方向における中央部上方の前記ゲート絶縁層上に形成された第１シリコン層と、
   前記ゲート電極のゲートの長さ方向における両端部上方の前記ゲート絶縁層上であって前記第１シリコン層の両側に形成された１対の第２シリコン層と、
   前記第２シリコン層の上面に沿って、前記第２シリコン層の各々の上方に形成された１対のソース・ドレイン電極と、
   を備え、
   前記第１シリコン層は前記各々の第２シリコン層よりも膜厚が厚く、
   前記第１シリコン層は結晶性シリコンで構成され、
   前記各々の第２シリコン層は、前記第１シリコン層に含まれる結晶粒の平均粒径より小さい平均粒径の結晶性シリコンまたは非結晶シリコンで構成されている、
   薄膜トランジスタ。
2. さらに、前記第１シリコン層および第２シリコン層上に形成されたチャネル保護層を備える、
   請求項１に記載の薄膜トランジスタ。
3. 前記第１シリコン層の、前記第２シリコン層に接していない部分が、前記第２シリコン層に接している部分より小さい平均粒径の結晶性シリコンで構成されている、
   請求項１に記載の薄膜トランジスタ。
4. 前記第１シリコン層は粒子径５０ｎｍ以上の結晶シリコンが含まれる、
   請求項１〜３の何れか１項に記載の薄膜トランジスタ。
5. 前記第２シリコン層は粒子径１０ｎｍ以下の微結晶シリコンが含まれる、
   請求項１〜３の何れか１項に記載の薄膜トランジスタ。
6. 前記第２シリコン層は非晶質シリコンが含まれる、
   請求項１〜３の何れか１項に記載の薄膜トランジスタ。
7. 前記ゲート絶縁層は、酸化珪素、窒化珪素もしくは酸化珪素と窒化珪素の積層構造である、
   請求項１〜６の何れか１項に記載の薄膜トランジスタ。
8. 基板を準備する第１工程と、
   前記基板上にゲート電極を形成する第２工程と、
   前記ゲート電極上にゲート絶縁層を形成する第３工程と、
   前記ゲート絶縁層上に非晶質シリコン層を形成する第４工程と、
   前記非晶質シリコン層を、前記ゲート電極のゲートの長さ方向における中央部の上に位置する第１領域の厚さが、前記ゲート電極のゲートの長さ方向における両端部の上に位置する第２領域の厚さよりも厚い凸型形状に加工する第５工程と、
   凸型形状に加工後の前記非晶質シリコン層の上方からレーザ光を照射することにより、前記非晶質シリコン層の前記第１領域から、結晶性シリコンで構成される第１シリコン層を形成し、前記非晶質シリコン層の前記第２領域から、前記第１シリコン層に含まれる結晶粒の平均粒径より小さい平均粒径の結晶性シリコンまたは非結晶シリコンで構成される第２シリコン層を形成する第６工程と、
   前記第１シリコン層上に形成されたチャネル保護層を形成する第７工程と、
   前記チャネル保護層の端部の上面、前記チャネル保護層の側面、並びに前記第２シリコン層の上面のみに沿って、コンタクト層を形成する第８工程と、
   コンタクト層の一方の上方に形成されたソース電極およびコンタクト層の他方の上方に形成されたドレイン電極を形成する第９工程と、を含む、
   薄膜トランジスタの製造方法。
9. 前記第６工程で、前記非晶質シリコン層をレーザアニールする
   請求項８に記載の薄膜トランジスタの製造方法。
10. 前記第６工程で、前記非晶質シリコン層に、レーザ波長が４７３ｎｍ以上５６１ｎｍ以下のグリーンレーザを照射する
    請求項８または９に記載の薄膜トランジスタの製造方法。
11. 前記第６工程で、連続発振モードまたは擬似レーザ発振モードで動作するレーザ光源にて前記レーザ光を生成し、前記非晶質シリコン層に照射する、
    請求項８〜１０の何れか１項に記載の薄膜トランジスタの製造方法。
12. 前記第４工程で形成した非晶質シリコン層の前記レーザ光の吸収率（％）をＸとし、前記第４工程で形成された前記非晶質シリコン層の前記レーザ光の吸収率が２３．２％である場合に、前記非晶質シリコン層を結晶化させるのに必要な前記レーザ光のエネルギー密度を１としたときの相対値Ｙとしたとき、前記Ｘおよび前記Ｙは、
    Ｙ≦１．２ ・・・（式１）
    Ｙ≧４２．９Ｘ^{−１．１９} ・・・（式２）
    で規定される範囲を満たす数値である、
    請求項８〜１１の何れか１項に記載の薄膜トランジスタの製造方法。
13. 前記第５工程で形成した非晶質シリコン層の膜厚に前記レーザ光の波長で除算した値をＸとし、前記第３工程で形成したゲート絶縁層の膜厚に前記ゲート絶縁層の屈折率を積算した値である前記ゲート絶縁層の光学膜厚を前記レーザの波長で除算した値をＹとしたとき、前記非晶質シリコン層の前記第１領域は（式３）または（式４）を満たし、かつ前記第２領域は（式５）または（式６）を満たす、
    ０．３２≦Ｘ≦０．４７かつ０．３３≦Ｙ≦０．３９ ・・・（式３）
    ０．４１≦Ｘ≦０．５９かつ０．５１≦Ｙ≦０．６９ ・・・（式４）
    ０．２０≦Ｘ≦０．２８かつ０．３３≦Ｙ≦０．３９ ・・・（式５）
    ０．２０≦Ｘ≦０．２８かつ０．５１≦Ｙ≦０．６９ ・・・（式６）
    請求項８に記載の薄膜トランジスタの製造方法。
14. 前記第４工程で、前記非晶質シリコン層の前記第２領域を前記ゲート電極の有無に係らず一定の厚さに形成する、
    請求項８に記載の薄膜トランジスタの製造方法。
15. 前記第８工程で、前記１対のソース・ドレイン電極を、前記第７工程で形成するチャネル保護層を介し、前記非晶質シリコン層の前記第２領域の上に形成する、
    請求項８に記載の薄膜トランジスタ製造方法。
16. 表示パネルと、請求項１に記載の薄膜トランジスタと、を備え、前記薄膜トランジスタは、前記表示パネルを駆動させる表示装置。