JP2011112722A

JP2011112722A - Display device, method of driving the same and electronic equipment

Info

Publication number: JP2011112722A
Application number: JP2009266733A
Authority: JP
Inventors: Junichi Yamashita; 淳一山下; Katsuhide Uchino; 勝秀内野
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2009-11-24
Filing date: 2009-11-24
Publication date: 2011-06-09

Abstract

<P>PROBLEM TO BE SOLVED: To provide a display device, a method of driving the display device and electronic equipment, capable of providing high luminance without excessively shortening a time t suitable for correction of mobility μ. <P>SOLUTION: A dual gate type transistor is used as a driving transistor Tr<SB>1</SB>connected in series to an organic EL element 11. When an organic EL element 11 is made to emit light or while the organic EL element 11 is being made to emit light, a voltage of a prescribed value different from the voltage when performing threshold correction and mobility correction of the driving transistor Tr<SB>1</SB>is applied to a back gate G2. Thereby, in stead of increasing a signal voltage V<SB>sig</SB>which is to be written into a top gate G1, a voltage which is to be applied to a back gate G2 is properly adjusted and, thereby, a current I<SB>d</SB>flowing through the organic EL element 11 can be increased. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、画素ごとに配置した発光素子で画像を表示する表示装置およびその駆動方法に関する。また、本発明は、上記表示装置を備えた電子機器に関する。 The present invention relates to a display device that displays an image with a light emitting element arranged for each pixel and a driving method thereof. Moreover, this invention relates to the electronic device provided with the said display apparatus.

近年、画像表示を行う表示装置の分野では、画素の発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の光学素子、例えば有機ＥＬ(electro luminescence)素子を用いた表示装置が開発され、商品化が進められている。 In recent years, in the field of display devices that perform image display, display devices that use current-driven optical elements, such as organic EL (electroluminescence) elements, whose light emission luminance changes according to the value of a flowing current are used as light emitting elements of pixels. Developed and commercialized.

有機ＥＬ素子は、液晶素子などと異なり自発光素子である。そのため、有機ＥＬ素子を用いた表示装置（有機ＥＬ表示装置）では、光源（バックライト）が必要ないので、光源を必要とする液晶表示装置と比べて画像の視認性が高く、消費電力が低く、かつ素子の応答速度が速い。 Unlike a liquid crystal element or the like, the organic EL element is a self-luminous element. Therefore, a display device (organic EL display device) using an organic EL element does not require a light source (backlight), and thus has higher image visibility and lower power consumption than a liquid crystal display device that requires a light source. And the response speed of the element is fast.

有機ＥＬ表示装置では、液晶表示装置と同様、その駆動方式として単純（パッシブ）マトリクス方式とアクティブマトリクス方式とがある。前者は、構造が単純であるものの、大型かつ高精細の表示装置の実現が難しいなどの問題がある。そのため、現在では、アクティブマトリクス方式の開発が盛んに行なわれている。この方式は、画素ごとに配した有機ＥＬ素子に流れる電流を、有機ＥＬ素子ごとに設けた画素回路内に設けた能動素子（一般にはＴＦＴ(Thin Film Transistor;薄膜トランジスタ)）によって制御するものである。 In the organic EL display device, similarly to the liquid crystal display device, there are a simple (passive) matrix method and an active matrix method as its driving method. Although the former has a simple structure, there is a problem that it is difficult to realize a large-sized and high-definition display device. For this reason, active matrix systems are currently being actively developed. In this method, a current flowing through an organic EL element arranged for each pixel is controlled by an active element (generally a TFT (Thin Film Transistor)) provided in a pixel circuit provided for each organic EL element. .

一般的に、有機ＥＬ素子の電流−電圧（Ｉ−Ｖ）特性は、時間の経過に従って劣化（経時劣化）する。有機ＥＬ素子を電流駆動する画素回路では、有機ＥＬ素子のＩ−Ｖ特性が経時変化すると、有機ＥＬ素子と、有機ＥＬ素子に直列に接続されたＴＦＴとの分圧比が変化するので、ＴＦＴのゲート−ソース間電圧Ｖ_gsも変化する。その結果、ＴＦＴに流れる電流値が変化するので、有機ＥＬ素子に流れる電流値も変化し、その電流値に応じて発光輝度も変化する。 Generally, the current-voltage (IV) characteristics of an organic EL element deteriorate (deteriorate with time) as time passes. In the pixel circuit that current-drives the organic EL element, when the IV characteristic of the organic EL element changes with time, the voltage division ratio between the organic EL element and the TFT connected in series to the organic EL element changes. The gate-source voltage V _gs also changes. As a result, since the current value flowing through the TFT changes, the current value flowing through the organic EL element also changes, and the light emission luminance also changes according to the current value.

また、ＴＦＴにおいて、閾値電圧Ｖ_thや移動度μが経時的に変化したり、製造プロセスのばらつきによって画素回路ごとに異なったりする場合がある。ＴＦＴの閾値電圧Ｖ_thや移動度μが画素回路ごとに異なる場合には、ＴＦＴに流れる電流値が画素回路ごとにばらつく。その結果、ＴＦＴのゲートに同じ電圧を印加しても、有機ＥＬ素子の発光輝度がばらつき、画面の一様性（ユニフォーミティ）が損なわれる。 Further, in the TFT, the threshold voltage V _th and the mobility μ may change with time, or may vary from pixel circuit to pixel circuit due to manufacturing process variations. When the threshold voltage V _th and the mobility μ of the TFT are different for each pixel circuit, the value of the current flowing through the TFT varies for each pixel circuit. As a result, even when the same voltage is applied to the gate of the TFT, the light emission luminance of the organic EL element varies and the uniformity of the screen is lost.

そこで、有機ＥＬ素子のＩ−Ｖ特性が経時変化したり、ＴＦＴの閾値電圧Ｖ_thや移動度μが経時変化したりしても、それらの影響を受けることなく、有機ＥＬ素子の発光輝度を一定に保つようにするために、ＴＦＴの閾値電圧Ｖ_thや移動度μを補正する方策が提案されている（例えば、特許文献１参照）。 Therefore, even if the IV characteristic of the organic EL element changes with time, or the threshold voltage V _th or mobility μ of the TFT changes with time, the light emission luminance of the organic EL element is not affected by them. In order to keep it constant, a method for correcting the threshold voltage V _th and mobility μ of the TFT has been proposed (see, for example, Patent Document 1).

特開２００８−０８３２７２号公報JP 2008-083272 A

ところで、有機ＥＬ表示装置の分野では、高輝度化および高精細化が強く要求されている。そのため、例えば、信号電圧Ｖ_sigを大きくしたり、画素サイズを小さくしたりする方策が一般に採られている。しかし、そのようにした結果、移動度μの補正に適した時間ｔ（以下の数１、数２参照）が短くなり、実際に移動度μを補正したときの補正時間がばらつくので、そのばらつきに起因して画面にスジムラが生じ、画質が低下してしまうという問題があった。なお、数１において、ｋは、（１／２）（Ｗ／Ｌ）Ｃｏｘである。Ｗはトランジスタのチャネル幅、Ｌはトランジスタのチャネル長、Ｃｏｘはゲート容量をそれぞれ表している。数２において、Ｃ_sは画素回路内の保持容量、Ｃ_subは補助容量、Ｃ_oledは有機ＥＬ素子の容量をそれぞれ表している。

Incidentally, in the field of organic EL display devices, high brightness and high definition are strongly demanded. For this reason, for example, measures are generally taken to increase the signal voltage V _sig or reduce the pixel size. However, as a result, the time t suitable for correcting the mobility μ (see

Equations

1 and 2 below) is shortened, and the correction time when the mobility μ is actually corrected varies. Due to this, there is a problem that the screen is uneven and the image quality is deteriorated. In Equation 1, k is (1/2) (W / L) Cox. W represents the channel width of the transistor, L represents the channel length of the transistor, and Cox represents the gate capacitance. In Equation 2, C _s represents the storage capacitor in the pixel circuit, C _sub represents the auxiliary capacitor, and C _oled represents the capacitance of the organic EL element.

本発明はかかる問題点に鑑みてなされたもので、その目的は、移動度μの補正に適した時間ｔを過度に短くすることなく、高輝度化を実現することの可能な表示装置およびその駆動方法ならびに電子機器を提供することにある。 The present invention has been made in view of such problems, and an object of the present invention is to provide a display device capable of achieving high brightness without excessively shortening the time t suitable for correcting the mobility μ, and the display device. A driving method and an electronic apparatus are provided.

本発明の表示装置は、一組の発光素子および画素回路が２次元配置された表示部と、映像信号に基づいて画素回路を駆動する駆動部とを備えたものである。画素回路は、２つのトランジスタ（第１トランジスタ，第２トランジスタ）を有している。第１トランジスタは、第１ゲートおよび第２ゲートを含んでおり、発光素子に流れる電流を制御するデュアルゲート型のトランジスタである。一方、第２トランジスタは、映像信号に応じた信号電圧を第１ゲートに書き込むトランジスタである。駆動部は、第１トランジスタの閾値補正および移動度補正を行っている時と、発光素子を発光させている時とで、第２ゲートに印加する電圧を異ならせるようになっている。 The display device of the present invention includes a display unit in which a set of light emitting elements and pixel circuits are two-dimensionally arranged, and a drive unit that drives the pixel circuits based on a video signal. The pixel circuit has two transistors (a first transistor and a second transistor). The first transistor includes a first gate and a second gate, and is a dual gate type transistor that controls a current flowing through the light emitting element. On the other hand, the second transistor is a transistor that writes a signal voltage corresponding to the video signal to the first gate. The drive unit is configured to vary the voltage applied to the second gate depending on threshold correction and mobility correction of the first transistor and when the light emitting element emits light.

本発明の電子機器は、上記表示装置を備えたものである。 An electronic apparatus according to the present invention includes the display device.

本発明の表示装置の駆動方法は、以下の２つのステップを含むものである。
（Ａ）以下の構成を備えた表示装置を用意するステップ
（Ｂ）駆動部を用いて、第１トランジスタの閾値補正および移動度補正を行っている時に第２ゲートに第１電圧を印加したのち、発光素子を発光させている時に第２ゲートに第１電圧とは大きさの異なる第２電圧を印加するステップ The display device driving method of the present invention includes the following two steps.
(A) Step of preparing a display device having the following configuration (B) After applying the first voltage to the second gate when performing threshold correction and mobility correction of the first transistor using the drive unit Applying a second voltage having a magnitude different from that of the first voltage to the second gate when the light emitting element emits light.

上記駆動方法が用いられる表示装置は、一組の発光素子および画素回路が２次元配置された表示部と、映像信号に基づいて画素回路を駆動する駆動部とを備えたものである。画素回路は、２つのトランジスタ（第１トランジスタ，第２トランジスタ）を有している。第１トランジスタは、第１ゲートおよび第２ゲートを含んでおり、発光素子に流れる電流を制御するデュアルゲート型のトランジスタである。一方、第２トランジスタは、映像信号に応じた信号電圧を第１ゲートに書き込むトランジスタである。 A display device using the driving method includes a display unit in which a pair of light emitting elements and a pixel circuit are two-dimensionally arranged, and a driving unit that drives the pixel circuit based on a video signal. The pixel circuit has two transistors (a first transistor and a second transistor). The first transistor includes a first gate and a second gate, and is a dual gate type transistor that controls a current flowing through the light emitting element. On the other hand, the second transistor is a transistor that writes a signal voltage corresponding to the video signal to the first gate.

本発明の表示装置およびその駆動方法ならびに電子機器では、第１トランジスタの閾値補正および移動度補正を行っている時と、発光素子を発光させている時とで、第１トランジスタの第２ゲートに印加する電圧が異なっている。これにより、第１ゲートに書き込む信号電圧の大きさを大きくする代わりに、第２ゲートに印加する電圧を適切に調整することにより、発光素子に流れる電流を大きくすることができる。 In the display device, the driving method thereof, and the electronic device of the present invention, the second gate of the first transistor is used when the threshold correction and mobility correction of the first transistor are performed and when the light emitting element emits light. The applied voltage is different. Accordingly, the current flowing through the light emitting element can be increased by appropriately adjusting the voltage applied to the second gate instead of increasing the magnitude of the signal voltage written to the first gate.

本発明の表示装置およびその駆動方法ならびに電子機器によれば、第１ゲートに書き込む信号電圧の大きさを大きくする代わりに、第２ゲートに印加する電圧を適切に調整することにより、発光素子に流れる電流を大きくすることができるようにした。これにより、第１ゲートに書き込む信号電圧を大きくしなくても、高輝度を得ることができるので、移動度μの補正に適した時間ｔを過度に短くすることなく、高輝度化を実現することができる。 According to the display device, the driving method thereof, and the electronic device of the present invention, by appropriately adjusting the voltage applied to the second gate instead of increasing the magnitude of the signal voltage written to the first gate, The current that flows can be increased. As a result, high luminance can be obtained without increasing the signal voltage written to the first gate, so that high luminance can be realized without excessively shortening the time t suitable for correcting the mobility μ. be able to.

本発明の第１の実施の形態に係る表示装置の一例を表す構成図である。It is a block diagram showing an example of the display apparatus which concerns on the 1st Embodiment of this invention. 図１の画素回路アレイ部の内部構成の一例を表す構成図である。FIG. 2 is a configuration diagram illustrating an example of an internal configuration of a pixel circuit array unit in FIG. 1. 図１の表示装置の動作の一例について説明するための波形図である。It is a wave form diagram for demonstrating an example of operation | movement of the display apparatus of FIG. 図１の表示装置におけるゲート−ソース間電圧Ｖ_gsと発光素子を流れる電流Ｉ_dとの関係図である。FIG. 2 is a relationship diagram between a gate-source voltage V _gs and a current I _d flowing through a light emitting element in the display device of FIG. 1. 本発明の第２の実施の形態に係る表示装置の一例を表す構成図である。It is a block diagram showing an example of the display apparatus which concerns on the 2nd Embodiment of this invention. 図５の画素回路アレイ部の内部構成の一例を表す構成図である。FIG. 6 is a configuration diagram illustrating an example of an internal configuration of a pixel circuit array unit in FIG. 5. 図５の表示装置の動作の一例について説明するための波形図である。FIG. 6 is a waveform diagram for explaining an example of the operation of the display device of FIG. 5. 図２の画素回路における発光前後の動作点を表す図である。It is a figure showing the operating point before and behind light emission in the pixel circuit of FIG. 図６の画素回路における発光前後の動作点を表す図である。It is a figure showing the operating point before and behind light emission in the pixel circuit of FIG. 上記実施の形態の表示装置を含むモジュールの概略構成を表す平面図である。It is a top view showing schematic structure of the module containing the display apparatus of the said embodiment. 上記実施の形態の表示装置の適用例１の外観を表す斜視図である。It is a perspective view showing the external appearance of the application example 1 of the display apparatus of the said embodiment. （Ａ）は適用例２の表側から見た外観を表す斜視図であり、（Ｂ）は裏側から見た外観を表す斜視図である。(A) is a perspective view showing the external appearance seen from the front side of the application example 2, (B) is a perspective view showing the external appearance seen from the back side. 適用例３の外観を表す斜視図である。12 is a perspective view illustrating an appearance of application example 3. FIG. 適用例４の外観を表す斜視図である。14 is a perspective view illustrating an appearance of application example 4. FIG. （Ａ）は適用例５の開いた状態の正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態の正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。(A) is a front view of the application example 5 in an open state, (B) is a side view thereof, (C) is a front view in a closed state, (D) is a left side view, and (E) is a right side view, (F) is a top view and (G) is a bottom view.

以下、発明を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。

１．第１の実施の形態（図１〜図４）
○バックゲートが常にトップゲートおよびソースから独立している例
２．第２の実施の形態（図５〜図９）
○バックゲートが常にトップゲートから独立している例
○バックゲートが所定の期間の間だけソースと同電圧となる例
３．モジュールおよび適用例（図１０〜図１５）
DESCRIPTION OF EMBODIMENTS Hereinafter, embodiments for carrying out the invention will be described in detail with reference to the drawings. The description will be given in the following order.

1. 1st Embodiment (FIGS. 1-4)
○ An example where the back gate is always independent of the top gate and the source. Second embodiment (FIGS. 5 to 9)
○ Example where the back gate is always independent from the top gate ○ Example where the back gate is at the same voltage as the source only for a predetermined period Module and application examples (FIGS. 10 to 15)

＜第１の実施の形態＞
（表示装置の概略構成）
図１は、本発明の第１の実施の形態に係る表示装置１の概略構成を表したものである。この表示装置１は、表示パネル１０（表示部）と、駆動回路２０（駆動部）とを備えている。表示パネル１０は、例えば、複数の有機ＥＬ素子１１Ｒ，１１Ｇ，１１Ｂ（発光素子）が２次元配置された画素回路アレイ部１３を有している。本実施の形態では、例えば、互いに隣り合う３つの有機ＥＬ素子１１Ｒ，１１Ｇ，１１Ｂが１つの画素１２を構成している。なお、以下では、有機ＥＬ素子１１Ｒ，１１Ｇ，１１Ｂの総称として有機ＥＬ素子１１を適宜、用いるものとする。駆動回路２０は、画素回路アレイ部１３を駆動するものであり、例えば、映像信号処理回路２１、タイミング生成回路２２、信号線駆動回路２３、書込線駆動回路２４、電源線駆動回路２５およびバックゲート線駆動回路２６を有している。 <First Embodiment>
(Schematic configuration of display device)
FIG. 1 shows a schematic configuration of a display device 1 according to a first embodiment of the present invention. The display device 1 includes a display panel 10 (display unit) and a drive circuit 20 (drive unit). The display panel 10 includes, for example, a pixel circuit array unit 13 in which a plurality of organic EL elements 11R, 11G, and 11B (light emitting elements) are two-dimensionally arranged. In the present embodiment, for example, three organic EL elements 11R, 11G, and 11B adjacent to each other constitute one pixel 12. Hereinafter, the organic EL element 11 is appropriately used as a general term for the organic EL elements 11R, 11G, and 11B. The drive circuit 20 drives the pixel circuit array unit 13, and includes, for example, a video signal processing circuit 21, a timing generation circuit 22, a signal line drive circuit 23, a write line drive circuit 24, a power line drive circuit 25, and a back. A gate line driving circuit 26 is provided.

［画素回路アレイ部］
図２は、画素回路アレイ部１３の回路構成の一例を表したものである。画素回路アレイ部１３は、表示パネル１０の表示領域に形成されている。画素回路アレイ部１３は、例えば、図１、図２に示したように、行状に配置された複数の書込線ＷＳＬと、列状に配置された複数の信号線ＤＴＬと、書込線ＷＳＬに沿って行状に配置された複数の電源線ＰＳＬおよび複数のバックゲート線ＢＧＬとを有している。各書込線ＷＳＬと各信号線ＤＴＬとの交差部に対応して、一組の有機ＥＬ素子１１および画素回路１４が行列状に配置（２次元配置）されている。画素回路１４は、例えば、駆動トランジスタＴｒ₁（第１トランジスタ）、書き込みトランジスタＴｒ₂（第２トランジスタ）および保持容量Ｃ_sによって構成されたものであり、２Ｔｒ１Ｃの回路構成となっている。 [Pixel circuit array section]
FIG. 2 illustrates an example of a circuit configuration of the pixel circuit array unit 13. The pixel circuit array unit 13 is formed in the display area of the display panel 10. For example, as illustrated in FIGS. 1 and 2, the pixel circuit array unit 13 includes a plurality of write lines WSL arranged in rows, a plurality of signal lines DTL arranged in columns, and a write line WSL. And a plurality of power supply lines PSL and a plurality of back gate lines BGL. A set of organic EL elements 11 and pixel circuits 14 are arranged in a matrix (two-dimensional arrangement) corresponding to the intersections of the write lines WSL and the signal lines DTL. The pixel circuit 14 includes, for example, a drive transistor Tr ₁ (first transistor), a write transistor Tr ₂ (second transistor), and a storage capacitor C _s , and has a circuit configuration of 2Tr1C.

駆動トランジスタＴｒ₁は、トップゲートＧ１（第１ゲート）およびバックゲートＧ２（第２ゲート）を有するデュアルゲート型のトランジスタにより形成されている。駆動トランジスタＴｒ₁は、例えば、ｎチャネルＭＯＳ型の薄膜トランジスタ（ＴＦＴ（Thin Film Transistor））により形成されている。書き込みトランジスタＴｒ₂は、例えば、デュアルゲート型、トップゲート型、またはボトムゲート型のトランジスタにより形成されている。書き込みトランジスタＴｒ₂は、例えば、ｎチャネルＭＯＳ型のＴＦＴにより形成されている。なお、駆動トランジスタＴｒ₁または書き込みトランジスタＴｒ₂は、ｐチャネルＭＯＳ型のＴＦＴにより形成されていてもよい。 The drive transistor Tr ₁ is formed of a dual gate type transistor having a top gate G1 (first gate) and a back gate G2 (second gate). The drive transistor Tr ₁ is formed of, for example, an n-channel MOS thin film transistor (TFT (Thin Film Transistor)). The write transistor Tr ₂ is formed of, for example, a dual gate type, top gate type, or bottom gate type transistor. The write transistor Tr ₂ is formed by, for example, an n-channel MOS type TFT. Note that the drive transistor Tr ₁ or the write transistor Tr ₂ may be formed of a p-channel MOS type TFT.

画素回路アレイ部１３において、各信号線ＤＴＬは、信号線駆動回路２３の出力端（図示せず）と、書き込みトランジスタＴｒ₂のドレイン電極（図示せず）に接続されている。各書込線ＷＳＬは、書込線駆動回路２４の出力端（図示せず）と、書き込みトランジスタＴｒ₂のゲート電極（図示せず）に接続されている。各電源線ＰＳＬは、電源線駆動回路２５の出力端（図示せず）と、駆動トランジスタＴｒ₁のドレイン電極（図示せず）に接続されている。書き込みトランジスタＴｒ₂のソース電極（図示せず）は、駆動トランジスタＴｒ₁のトップゲート電極（図示せず）と、保持容量Ｃ_sの一端に接続されている。駆動トランジスタＴｒ₁のソース電極（図示せず）と保持容量Ｃ_sの他端とが、有機ＥＬ素子１１のアノード電極（図示せず）に接続されている。有機ＥＬ素子１１のカソード電極（図示せず）は、例えばグラウンド線ＧＮＤに接続されている。駆動トランジスタＴｒ₁のバックゲート電極（図示せず）は、バックゲート線ＢＧＬに接続されている。なお、カソード電極は、各有機ＥＬ素子１１の共通電極として用いられており、例えば、表示パネル１０の表示領域全体に渡って連続して形成され、平板状となっている。 In the pixel circuit array section 13, the signal line DTL, the output terminal of the signal line drive circuit 23 (not shown) is connected to the drain electrode of the writing transistor Tr ₂ (not shown). Kakushokomisen WSL has an output terminal of the write line drive circuit 24 (not shown) is connected to the gate electrode of the writing transistor Tr ₂ (not shown). Each power line PSL, the output terminal of the power source line drive circuit 25 (not shown) is connected to the drain electrode of the driving transistor Tr ₁ (not shown). The source electrode (not shown) of the write transistor Tr ₂ is connected to the top gate electrode (not shown) of the drive transistor Tr ₁ and one end of the storage capacitor C _s . The source electrode (not shown) of the drive transistor Tr ₁ and the other end of the storage capacitor C _s are connected to the anode electrode (not shown) of the organic EL element 11. A cathode electrode (not shown) of the organic EL element 11 is connected to the ground line GND, for example. The back gate electrode (not shown) of the drive transistor Tr ₁ is connected to the back gate line BGL. The cathode electrode is used as a common electrode for each organic EL element 11, and is formed continuously over the entire display region of the display panel 10, for example, and has a flat plate shape.

［駆動回路］
次に、画素回路アレイ部１３の周辺に設けられた駆動回路２０内の各回路について、図１を参照して説明する。 [Drive circuit]
Next, each circuit in the drive circuit 20 provided around the pixel circuit array unit 13 will be described with reference to FIG.

映像信号処理回路２１は、外部から入力されたデジタルの映像信号２０Ａに対して所定の補正を行うと共に、補正した後の映像信号２１Ａを信号線駆動回路２３に出力するようになっている。所定の補正としては、例えば、ガンマ補正や、オーバードライブ補正などが挙げられる。 The video signal processing circuit 21 performs predetermined correction on the digital video signal 20A input from the outside, and outputs the corrected video signal 21A to the signal line drive circuit 23. Examples of the predetermined correction include gamma correction and overdrive correction.

タイミング生成回路２２は、信号線駆動回路２３、書込線駆動回路２４、電源線駆動回路２５およびバックゲート線駆動回路２６が連動して動作するように制御するものである。タイミング生成回路２２は、例えば、外部から入力された同期信号２０Ｂに応じて（同期して）、これらの回路に対して制御信号２２Ａを出力するようになっている。 The timing generation circuit 22 controls the signal line drive circuit 23, the write line drive circuit 24, the power supply line drive circuit 25, and the back gate line drive circuit 26 to operate in conjunction with each other. The timing generation circuit 22 outputs a control signal 22A to these circuits, for example, in response to (in synchronization with) a synchronization signal 20B input from the outside.

信号線駆動回路２３は、制御信号２２Ａの入力に応じて（同期して）、映像信号２１Ａに対応するアナログの映像信号を各信号線ＤＴＬに印加して、アナログの映像信号またはそれに対応する信号を選択対象の画素回路１４に書き込むものである。具体的には、信号線駆動回路２３は、映像信号２１Ａに対応する信号電圧Ｖ_sigを各信号線ＤＴＬに印加して、選択対象の画素回路１４への書き込みを行うものである。なお、書き込みとは、駆動トランジスタＴｒ₁のトップゲートＧ１に所定の電圧を印加することを指している。 In response to (in synchronization with) the input of the control signal 22A, the signal line driving circuit 23 applies an analog video signal corresponding to the video signal 21A to each signal line DTL, and outputs the analog video signal or a signal corresponding thereto. Are written to the pixel circuit 14 to be selected. Specifically, the signal line driving circuit 23 applies a signal voltage V _sig corresponding to the video signal 21A to each signal line DTL, and performs writing to the pixel circuit 14 to be selected. Note that the writing, refers to applying a predetermined voltage to the top gate G1 of the drive transistor Tr _1.

信号線駆動回路２３は、例えば、信号電圧Ｖ_sigと、有機ＥＬ素子１１の消光時に駆動トランジスタＴｒ₁のトップゲートＧ１に印加する電圧Ｖ_ofsとを出力することが可能となっている。ここで、電圧Ｖ_ofsは、有機ＥＬ素子１１の閾値電圧Ｖ_elよりも低い電圧値（一定値）である。 The signal line drive circuit 23 can output, for example, the signal voltage V _sig and the voltage V _ofs applied to the top gate G1 of the drive transistor Tr ₁ when the organic EL element 11 is extinguished. Here, the voltage V _ofs is a voltage value (constant value) lower than the threshold voltage V _el of the organic EL element 11.

書込線駆動回路２４は、制御信号２２Ａの入力に応じて（同期して）、複数の書込線ＷＳＬに選択パルスを順次印加して、複数の有機ＥＬ素子１１および複数の画素回路１４を順次選択するものである。書込線駆動回路２４は、例えば、書き込みトランジスタＴｒ₂をオンさせるときに印加する電圧Ｖ_on1と、書き込みトランジスタＴｒ₂をオフさせるときに印加する電圧Ｖ_off1とを出力することが可能となっている。 The write line driving circuit 24 sequentially applies a selection pulse to the plurality of write lines WSL in response to (in synchronization with) the input of the control signal 22A, thereby causing the plurality of organic EL elements 11 and the plurality of pixel circuits 14 to be applied. Select sequentially. Write line drive circuit 24, for example, becomes voltage V _on1 applied when turning on the writing transistor Tr _2, it is possible to output a voltage V _off1 applied when turning off the write transistor Tr ₂ Yes.

電源線駆動回路２５は、制御信号２２Ａの入力に応じて（同期して）、複数の電源線ＰＳＬに制御パルスを順次印加して、有機ＥＬ素子１１の発光および消光を制御するものである。電源線駆動回路２５は、例えば、駆動トランジスタＴｒ₁に電流を流すときに印加する電圧Ｖ_ccHと、駆動トランジスタＴｒ₁に電流を流さないときに印加する電圧Ｖ_ccLとを出力することが可能となっている。ここで、電圧Ｖ_ccLは、有機ＥＬ素子１１の閾値電圧Ｖ_elと、有機ＥＬ素子１１のカソードの電圧Ｖ_caとを足し合わせた電圧（Ｖ_el＋Ｖ_ca）よりも低い電圧値（一定値）である。Ｖ_ccHは、電圧（Ｖ_el＋Ｖ_ca）以上の電圧値（一定値）である。 The power supply line drive circuit 25 controls the light emission and quenching of the organic EL element 11 by sequentially applying control pulses to the plurality of power supply lines PSL in response to (in synchronization with) the input of the control signal 22A. Power line drive circuit 25, for example, a voltage V _ccH applied when supplying a current to the driving transistor Tr _1, and it is possible to output a voltage V _ccL applied when no current is supplied to the drive transistor Tr ₁ It has become. Here, the voltage V _ccL is a voltage value (constant value) lower than a voltage (V _el + V _ca ) obtained by adding the threshold voltage V _el of the organic EL element 11 and the voltage V _ca of the cathode of the organic EL element 11. It is. V _ccH is a voltage value (constant value) equal to or higher than the voltage (V _el + V _ca ).

バックゲート線駆動回路２６は、制御信号２２Ａの入力に応じて（同期して）、複数のバックゲート線ＢＧＬに制御パルスを順次印加して、選択対象の有機ＥＬ素子１１に流れている電流Ｉ_dを所望の大きさにまで増大させるものである。バックゲート線駆動回路２６は、例えば、駆動トランジスタＴｒ₁の閾値補正および移動度補正を行っている時に印加する電圧Ｖ_b1（第１電圧）と、有機ＥＬ素子１１を発光させている時に印加する電圧Ｖ_b2（第２電圧）とを出力することが可能となっている。電圧Ｖ_b1および電圧Ｖ_b2は、互いに異なる電圧値となっている。電圧Ｖ_b1は、例えば０Ｖ（ゼロボルト）である。電圧Ｖ_b2は、駆動トランジスタＴｒ₁がｎチャネル型である場合には、電圧Ｖ_b1よりも高くなっており、例えば、＋２．０Ｖである。また、電圧Ｖ_b2は、駆動トランジスタＴｒ₁がｐチャネル型である場合には、電圧Ｖ_b1よりも低くなっており、例えば、−２．０Ｖである。 The back gate line drive circuit 26 sequentially applies control pulses to the plurality of back gate lines BGL in response to (in synchronization with) the input of the control signal 22A, and the current I flowing through the organic EL element 11 to be selected. _d is increased to a desired size. For example, the back gate line driving circuit 26 applies the voltage V _b1 (first voltage) applied when threshold correction and mobility correction of the driving transistor Tr ₁ are performed, and the organic EL element 11 emits light. The voltage V _b2 (second voltage) can be output. The voltage V _b1 and the voltage V _b2 have different voltage values. The voltage V _b1 is, for example, 0 V (zero volt). When the driving transistor Tr ₁ is an n-channel type, the voltage V _b2 is higher than the voltage V _b1 , for example, + 2.0V. The voltage V _b2 is lower than the voltage V _b1 when the driving transistor Tr ₁ is a p-channel type, for example, −2.0V.

（表示装置１の動作）
図３は、表示装置１を駆動させたときの各種波形の一例を表したものである。図３（Ａ），（Ｂ）には、信号線ＤＴＬにＶ_sig、Ｖ_ofsが周期的に印加され、書込線ＷＳＬにＶ_on1、Ｖ_off1が所定のタイミングで印加されている様子がそれぞれ示されている。図３（Ｃ），（Ｄ）には、電源線ＰＳＬにＶ_ccL、Ｖ_ccHが所定のタイミングで印加され、バックゲート線ＢＧＬにＶ_b1、Ｖ_b2が所定のタイミングで印加されている様子がそれぞれ示されている。なお、図３（Ｄ）には、電圧Ｖ_b2が電圧Ｖ_b1よりも高くなっている場合、すなわち、駆動トランジスタＴｒ₁がｐチャネル型である場合の波形が例示されている。図３（Ｅ），（Ｆ）には、信号線ＤＴＬ、書込線ＷＳＬ、電源線ＰＳＬおよびバックゲート線ＢＧＬへの電圧印加に応じて、駆動トランジスタＴｒ₁のゲート電圧Ｖ_gおよびソース電圧Ｖ_sが時々刻々変化している様子が示されている。図３（Ｇ）には、有機ＥＬ素子１１に流れる電流Ｉ_dが時々刻々変化している様子が示されている。 (Operation of display device 1)
FIG. 3 shows an example of various waveforms when the display device 1 is driven. FIG. 3 (A), (B), the signal line DTL to V _sig, V _ofs is periodically applied, respectively how the V _on1, V _off1 the write line WSL is applied at a predetermined timing It is shown. 3C and _3D , V _ccL and V _ccH are applied to the power supply line PSL at a predetermined timing, and V _b1 and V _b2 are applied to the back gate line BGL at a predetermined timing. Each is shown. FIG. _3D illustrates a waveform when the voltage V _b2 is higher than the voltage V _b1 , that is, when the driving transistor Tr ₁ is a p-channel type. FIGS. 3E and 3F show the gate voltage V _g and source voltage V of the drive transistor Tr ₁ in response to voltage application to the signal line DTL, write line WSL, power supply line PSL, and back gate line BGL. It shows how _s changes from moment to moment. FIG. 3G shows how the current I _d flowing through the organic EL element 11 changes from moment to moment.

［Ｖ_th補正準備期間］
まず、Ｖ_th補正の準備を行う。具体的には、電源線駆動回路２５が電源線ＰＳＬの電圧をＶ_ccHからＶ_ccLに下げる（Ｔ₁）。すると、ソース電圧Ｖ_sがＶ_ccLとなり、有機ＥＬ素子１１が消光すると共に、ゲート電圧Ｖ_gがＶ_ofsに下がる。次に、バックゲート線駆動回路２６は、Ｖ_th補正が開始されるまでの間に、具体的には、電源線ＰＳＬの電圧がＶ_ccLとなっている間に、バックゲート線ＢＧＬの電圧をＶ_b2からＶ_b1に変更する（Ｔ₂）。バックゲート線駆動回路２６は、その後、引き続き、駆動トランジスタＴｒ₁の閾値補正および移動度補正が終わり、有機ＥＬ素子１１の発光が開始されるまでの間、バックゲート線ＢＧＬの電圧をＶ_b1に維持する。つまり、バックゲート線駆動回路２６は、駆動トランジスタＴｒ₁の閾値補正および移動度補正を行っている間、バックゲート線ＢＧＬにＶ_b1を印加する。 [V _th correction preparation period]
First, preparation for V _th correction is performed. Specifically, the power supply line drive circuit 25 lowers the voltage of the power line PSL from V _ccH the V _ccL (T _1). Then, the source voltage V _s is V _ccL next, together with the organic EL element 11 is quenched, the gate voltage V _g drops to V _ofs. Next, the back gate line drive circuit 26 increases the voltage of the back gate line BGL until the V _th correction is started, specifically, while the voltage of the power supply line PSL is V _ccL. V _b2 is changed to V _b1 (T ₂ ). Thereafter, the back gate line drive circuit 26 continues to set the voltage of the back gate line BGL to V _b1 until the threshold correction and mobility correction of the drive transistor Tr ₁ are completed and the light emission of the organic EL element 11 is started. maintain. That is, the back gate line drive circuit 26 applies V _b1 to the back gate line BGL while performing threshold correction and mobility correction of the drive transistor Tr ₁ .

［最初のＶ_th補正期間］
次に、Ｖ_thの補正を行う。具体的には、信号線ＤＴＬの電圧がＶ_ofsとなっており、かつ書込線ＷＳＬの電圧がＶ_on1となっている間に、電源線駆動回路２５が電源線ＰＳＬの電圧をＶ_ccLからＶ_ccHに上げる（Ｔ₃）。すると、駆動トランジスタＴｒ₁のドレイン−ソース間に電流Ｉ_dが流れ、ソース電圧Ｖ_sが上昇する。なお、図３（Ｇ）では、縦軸のスケールの関係で、電流Ｉ_dの変化がほとんど見られない。その後、信号線駆動回路２３が信号線ＤＴＬの電圧をＶ_ofsからＶ_sigに切り替える前に、書込線駆動回路２４が書込線ＷＳＬの電圧をＶ_on1からＶ_off1に下げる（Ｔ₄）。すると、駆動トランジスタＴｒ₁のゲートがフローティングとなり、Ｖ_thの補正が一旦停止する。 [First V _th correction period]
Next, V _th is corrected. Specifically, the voltage of the signal line DTL is V _ofs, and while the voltage of the write line WSL is in the V _on1, power line drive circuit 25 is the voltage of the power supply line PSL from V _ccL _Increase to V _ccH (T ₃ ). Then, a current I _d flows between the drain and source of the driving transistor Tr ₁ and the source voltage V _s rises. Note that in FIG. 3G, almost no change in the current I _d is seen due to the scale of the vertical axis. Then, before the signal line drive circuit 23 changes the voltage of the signal line DTL from V _ofs to V _sig, the write line drive circuit 24 is lowered to V _off1 voltage of the write line WSL from V _on1 (T _4). Then, the gate of the drive transistor Tr ₁ becomes floating, and the correction of V _th is temporarily stopped.

［最初のＶ_th補正休止期間］
Ｖ_th補正が休止している期間中は、先のＶ_th補正を行った行（画素）とは異なる他の行（画素）において、信号線ＤＴＬの電圧のサンプリングが行われる。なお、Ｖ_th補正が不十分である場合、すなわち、駆動トランジスタＴｒ₁のゲート−ソース間の電位差Ｖ_gsが駆動トランジスタＴｒ₁の閾値電圧Ｖ_thよりも大きい場合には、以下のようになる。すなわち、Ｖ_th補正休止期間中にも、先のＶ_th補正を行った行（画素）において、駆動トランジスタＴｒ₁のドレイン−ソース間に電流Ｉ_dが流れ、ソース電圧Ｖ_sが上昇し、保持容量Ｃ_sを介したカップリングによりゲート電圧Ｖ_gも上昇する。 [First V _th correction pause period]
During the period in which the V _th correction is paused, the voltage of the signal line DTL is sampled in another row (pixel) different from the row (pixel) on which the previous V _th correction has been performed. In the case V _th correction is insufficient, i.e., the gate of the drive transistor Tr ₁ - when the potential difference V _gs between the source is larger than the threshold voltage V _th of the drive transistor Tr ₁ is as follows. That is, even during the V _th correction pause period, in the row (pixel) in which the previous V _th correction is performed, the current I _d flows between the drain and source of the drive transistor Tr ₁ , and the source voltage V _s rises and is held. also it increases the gate voltage V _g by the capacitive coupling C _s.

［２回目のＶ_th補正期間］
Ｖ_th補正休止期間が終了した後、Ｖ_thの補正を再び行う。具体的には、信号線ＤＴＬの電圧がＶ_ofsとなっており、Ｖ_th補正が可能となっている時に、書込線駆動回路２４が書込線ＷＳＬの電圧をＶ_off1からＶ_on1に上げ（Ｔ₅）、駆動トランジスタＴｒ₁のゲートを信号線ＤＴＬに接続する。このとき、ソース電圧Ｖ_sが（Ｖ_ofs−Ｖ_th）よりも低い場合（Ｖ_th補正がまだ完了していない場合）には、駆動トランジスタＴｒ₁がカットオフするまで（電位差Ｖ_gsがＶ_thになるまで）、駆動トランジスタＴｒ₁のドレイン−ソース間に電流Ｉ_dが流れる。その結果、保持容量Ｃ_sがＶ_thに充電され、電位差Ｖ_gsがＶ_thとなる。なお、図３（Ｇ）では、縦軸のスケールの関係で、電流Ｉ_dの変化はほんのわずかである。その後、信号線駆動回路２３が信号線ＤＴＬの電圧をＶ_ofsからＶ_sigに切り替える前に、書込線駆動回路２４が書込線ＷＳＬの電圧をＶ_on1からＶ_off1に下げる（Ｔ₆）。すると、駆動トランジスタＴｒ₁のゲートがフローティングとなるので、電位差Ｖ_gsを信号線ＤＴＬの電圧の大きさに拘わらずＶ_thのままで維持することができる。このように、電位差Ｖ_gsをＶ_thに設定することにより、駆動トランジスタＴｒ₁の閾値電圧Ｖ_thが画素回路１４ごとにばらついた場合であっても、有機ＥＬ素子１１の発光輝度がばらつくのをなくすることができる。 [Second V _th correction period]
After the V _th correction pause period ends, the V _th correction is performed again. Specifically, the voltage of the signal line DTL is V _ofs, when that is possible V _th correction, the write line drive circuit 24 is raised to V _on1 voltage of the write line WSL from V _off1 (T ₅ ), the gate of the drive transistor Tr ₁ is connected to the signal line DTL. At this time, when the source voltage V _s is lower than (V _ofs −V _th ) (when V _th correction is not yet completed), the drive transistor Tr ₁ is cut off (the potential difference V _gs is V _th). Until the current I _d flows between the drain and source of the drive transistor Tr ₁ . As a result, the holding capacitor C _s is charged to V _th, the potential difference V _gs becomes V _th. Note that in FIG. 3G, the change in the current I _d is very small due to the scale of the vertical axis. Then, before the signal line drive circuit 23 changes the voltage of the signal line DTL from V _ofs to V _sig, the write line drive circuit 24 is lowered to V _off1 voltage of the write line WSL from V _on1 (T _6). Then, since the gate of the drive transistor Tr ₁ becomes floating, the potential difference V _gs can be maintained at V _th regardless of the voltage level of the signal line DTL. In this way, by setting the potential difference V _gs to V _{th, even} when the threshold voltage V _th of the drive transistor Tr ₁ varies for each pixel circuit 14, the emission luminance of the organic EL element 11 varies. Can be eliminated.

［２回目のＶ_th補正休止期間］
その後、Ｖ_th補正の休止期間中に、信号線駆動回路２３が信号線ＤＴＬの電圧をＶ_ofsからＶ_sigに切り替える。 [Second V _th correction pause period]
Thereafter, the signal line drive circuit 23 switches the voltage of the signal line DTL from V _ofs to V _sig during the suspension period of V _th correction.

［書き込み・μ補正期間］
Ｖ_th補正休止期間が終了した後、書き込みとμ補正を行う。具体的には、信号線ＤＴＬの電圧がＶ_sigとなっている間に、書込線駆動回路２４が書込線ＷＳＬの電圧をＶ_off1からＶ_on1に上げ（Ｔ₇）、駆動トランジスタＴｒ₁のゲートを信号線ＤＴＬに接続する。すると、駆動トランジスタＴｒ₁のゲート電圧がＶ_sigとなる。このとき、有機ＥＬ素子１１のアノード電圧はこの段階ではまだ有機ＥＬ素子１１の閾値電圧Ｖ_elよりも小さく、有機ＥＬ素子１１はカットオフしている。そのため、電流Ｉ_dは有機ＥＬ素子１１の素子容量（図示せず）に流れ、素子容量が充電されるので、ソース電圧Ｖ_sがΔＶだけ上昇し、やがて電位差Ｖ_gsがＶ_sig＋Ｖ_th−ΔＶとなる。このようにして、書き込みと同時にμ補正が行われる。ここで、駆動トランジスタＴｒ₁の移動度μが大きい程、ΔＶも大きくなるので、電位差Ｖ_gsを発光前にΔＶだけ小さくすることにより、画素回路１４ごとの移動度μのばらつきを取り除くことができる。 [Writing / μ correction period]
After the end of the V _th correction pause period, writing and μ correction are performed. Specifically, while the voltage of the signal line DTL is V _sig, the write line drive circuit 24 is raised to V _on1 voltage of the write line WSL from V _off1 (T _7), the driving transistor Tr ₁ Are connected to the signal line DTL. Then, the gate voltage of the drive transistor Tr ₁ becomes V _sig . At this time, the anode voltage of the organic EL element 11 is still smaller than the threshold voltage V _el of the organic EL element 11 at this stage, and the organic EL element 11 is cut off. Therefore, the current I _d flows through the element capacitance (not shown) of the organic EL element 11 and the element capacitance is charged. Therefore, the source voltage V _s increases by ΔV, and the potential difference V _gs eventually becomes V _sig + V _th −ΔV. It becomes. In this way, μ correction is performed simultaneously with writing. Here, ΔV increases as the mobility μ of the driving transistor Tr ₁ increases. Therefore, by reducing the potential difference V _gs by ΔV before light emission, variation in the mobility μ for each pixel circuit 14 can be removed. .

［発光期間］
次に、書込線駆動回路２４が書込線ＷＳＬの電圧をＶ_on1からＶ_off1に下げる（Ｔ₈）。すると、駆動トランジスタＴｒ₁のゲートがフローティングとなり、駆動トランジスタＴｒ₁のゲート−ソース間の電圧Ｖ_gsを一定に維持した状態で、駆動トランジスタＴｒ₁のドレイン−ソース間に電流Ｉ_dが流れる。その結果、ソース電圧Ｖ_sが上昇し、それに連動して駆動トランジスタＴｒ₁のゲートも上昇し、有機ＥＬ素子１１が所望の輝度よりも小さな輝度で発光し始める。 [Flash duration]
Then, the write line drive circuit 24 is lowered to V _off1 voltage of the write line WSL from V _on1 (T _8). Then, the gate of the drive transistor Tr ₁ becomes floating, the gate of the drive transistor Tr ₁ - a voltage V _gs between the source while maintaining constant, the drain of the drive transistor Tr ₁ - current I _d flows between the source. As a result, the source voltage V _s rises, and the gate of the drive transistor Tr ₁ rises in conjunction with it, and the organic EL element 11 starts to emit light with a luminance smaller than the desired luminance.

次に、バックゲート線駆動回路２６は、有機ＥＬ素子１１が発光を開始した直後に、バックゲート線ＢＧＬの電圧をＶ_b1からＶ_b2に変更する（Ｔ₉）。すると、駆動トランジスタＴｒ₁のＩ_d−Ｖ_gs特性が変化し、有機ＥＬ素子１１に流れる電流Ｉ_dが急激に大きくなる。その結果、有機ＥＬ素子１１が所望の輝度で発光するようになる。なお、有機ＥＬ素子１１に流れる電流Ｉ_dが急激に大きくなる理由については、後に詳述する。 Next, immediately after the organic EL element 11 starts to emit light, the back gate line drive circuit 26 changes the voltage of the back gate line BGL from V _b1 to V _b2 (T ₉ ). Then, the I _d -V _gs characteristic of the drive transistor Tr ₁ changes, and the current I _d flowing through the organic EL element 11 increases rapidly. As a result, the organic EL element 11 emits light with a desired luminance. The reason why the current I _d flowing through the organic EL element 11 rapidly increases will be described in detail later.

本実施の形態の表示装置１では、上記のようにして、各画素１２において画素回路１４がオンオフ制御され、各画素１２の有機ＥＬ素子１１に駆動電流が注入されることにより、正孔と電子とが再結合して発光が起こる。この光は、有機ＥＬ素子１１の電極等を透過して外部に取り出される。その結果、表示パネル１０において画像が表示される。 In the display device 1 of the present embodiment, as described above, the pixel circuit 14 is controlled to be turned on / off in each pixel 12, and a driving current is injected into the organic EL element 11 of each pixel 12. And recombine to emit light. This light passes through the electrode of the organic EL element 11 and is extracted outside. As a result, an image is displayed on the display panel 10.

（作用・効果）
ところで、従来の有機ＥＬ表示装置では、信号電圧Ｖ_sigを大きくしたり、画素１２のサイズを小さくしたりすることにより、高輝度化および高精細化への対応がなされてきた。しかし、そのようにした結果、移動度μの補正に適した時間ｔ（上述の数１、数２参照）が短くなり、実際に移動度μを補正したときの補正時間がばらつくので、そのばらつきに起因して画面にスジムラが生じ、画質が低下してしまうという問題があった。 (Action / Effect)
By the way, in the conventional organic EL display device, by increasing the signal voltage V _sig or reducing the size of the pixel 12, it has been possible to cope with higher luminance and higher definition. However, as a result of this, the time t (see the above formulas 1 and 2) suitable for the correction of the mobility μ is shortened, and the correction time when the mobility μ is actually corrected varies. Due to this, there is a problem that the screen is uneven and the image quality is deteriorated.

一方、本実施の形態では、駆動トランジスタＴｒ₁として、デュアルゲート型のトランジスタが用いられており、このデュアルゲート型のトランジスタにおける特異な特性を利用することにより、上記の問題を解決している。以下に、その特異な特性について説明する。 On the other hand, in the present embodiment, a dual gate type transistor is used as the drive transistor Tr ₁ , and the above problem is solved by utilizing a unique characteristic of the dual gate type transistor. Hereinafter, the unique characteristics will be described.

図４は、デュアルゲート型のトランジスタにおいて、バックゲートＧ２の電圧Ｖ_bgを０Ｖ、＋２．０Ｖ、または−２．０Ｖに設定したときの、飽和領域におけるＩ_d−Ｖ_gs特性の一例を表したものである。図４には、トランジスタがｎチャネル型である場合のＩ_d−Ｖ_gs特性が例示されている。図４から、トランジスタがｎチャネル型である場合には、例えば、バックゲートＧ２の電圧Ｖ_bgを０Ｖから＋２．０Ｖに変化させると、Ｖ_gsの上昇幅に対するＩ_dの上昇幅（Ｉ_d−Ｖ_gs特性の傾き）が大きくなることがわかる。これは、Ｖ_gsを一定としたときに、バックゲートＧ２の電圧Ｖ_bgを正の方向に変化させると、トランジスタに流れる電流Ｉ_dが増大することを意味している。同様のことは、トランジスタがｐチャネル型である場合にも言える。トランジスタがｐチャネル型である場合には、例えば、図示しないが、バックゲートＧ２の電圧Ｖ_bgを０Ｖから−２．０Ｖに変化させると、Ｖ_gsの上昇幅に対するＩ_dの上昇幅（Ｉ_d−Ｖ_gs特性の傾き）が大きくなる。これは、Ｖ_gsを一定としたときに、バックゲートＧ２の電圧Ｖ_bgを負の方向に変化させると、トランジスタに流れる電流Ｉ_dが増大することを意味している。 FIG. 4 shows an example of the I _d -V _gs characteristic in the saturation region when the voltage V _bg of the back gate G2 is set to 0 V, +2.0 V, or −2.0 V in the dual gate transistor. Is. FIG. 4 illustrates the I _d -V _gs characteristic when the transistor is an n-channel type. 4, when the transistor is an n-channel type, for example, varying the voltage V _bg back gate G2 from 0V to + 2.0 V, increasing the width of the I _d against rise of V _gs (I _d - It can be seen that the slope of the V _gs characteristic increases. This means that when the voltage V _bg of the back gate G2 is changed in the positive direction when V _gs is constant, the current I _d flowing through the transistor increases. The same can be said when the transistor is a p-channel type. When the transistor is a p-channel type, for example, although not illustrated, when the voltage V _bg of the back gate G2 is changed from 0 V to −2.0 V, the increase width of I _d (I _{d with} respect to the increase width of V _gs _). -V _gs characteristic slope) increases. This means that when the voltage V _bg of the back gate G2 is changed in the negative direction when V _gs is constant, the current I _d flowing through the transistor increases.

本実施の形態では、上述した特異な特性を利用するために、駆動トランジスタＴｒ₁において、トップゲートＧ１と、バックゲートＧ２とが独立して駆動される。具体的には、トップゲートＧ１は書き込みトランジスタＴｒ₂および信号線ＤＴＬを介して信号線駆動回路２３によって駆動され、バックゲートＧ２はバックゲート線ＢＧＬを介してバックゲート線駆動回路２６によって駆動される。 In the present embodiment, the top gate G1 and the back gate G2 are driven independently in the drive transistor Tr ₁ in order to use the above-described unique characteristics. Specifically, the top gate G1 is driven by a signal line drive circuit 23 via the write transistor Tr ₂ and the signal line DTL, driven by the back gate line drive circuit 26 back gate G2 via a back gate line BGL .

トップゲートＧ１とバックゲートＧ２との独立駆動は、例えば、以下のようにして行われる。まず、信号線駆動回路２３は、トップゲートＧ１（信号線ＤＴＬ）に印加する信号電圧Ｖ_sigを、移動度μを補正したときの補正時間のばらつきが問題とならない程度に小さく設定する。そして、信号線駆動回路２３は、そのように設定した信号電圧Ｖ_sigを移動度補正および発光に際してトップゲートＧ１（信号線ＤＴＬ）に印加する。一方、バックゲート線駆動回路２６は、駆動トランジスタＴｒ₁の閾値補正および移動度補正を行っている時にバックゲートＧ２（バックゲート線ＢＧＬ）に所定の電圧Ｖ_b1を印加したのち、有機ＥＬ素子１１を発光させている時に電圧Ｖ_b1よりも大きな電圧Ｖ_b2をバックゲートＧ２（バックゲート線ＢＧＬ）に印加する。より詳細には、バックゲート線駆動回路２６は、消光時および発光初期（有機ＥＬ素子１１が発光を開始してからごく僅かな期間）にバックゲートＧ２（バックゲート線ＢＧＬ）に所定の電圧Ｖ_b1を印加し、続いて、電圧Ｖ_b1よりも大きな電圧Ｖ_b2をバックゲートＧ２（バックゲート線ＢＧＬ）に印加する。これにより、上述の信号電圧Ｖ_sigをトップゲートＧ１（信号線ＤＴＬ）に印加したときに有機ＥＬ素子１１に通常流れる電流値よりも大きな電流Ｉ_dを有機ＥＬ素子１１に流すことができる。 The independent driving of the top gate G1 and the back gate G2 is performed as follows, for example. First, the signal line driving circuit 23 sets the signal voltage V _sig to be applied to the top gate G1 (signal line DTL) so small that the variation in correction time when the mobility μ is corrected does not become a problem. Then, the signal line drive circuit 23 applies the signal voltage V _sig set as described above to the top gate G1 (signal line DTL) in mobility correction and light emission. On the other hand, the back gate line drive circuit 26 applies a predetermined voltage V _b1 to the back gate G2 (back gate line BGL) while performing threshold correction and mobility correction of the drive transistor Tr ₁ , and then the organic EL element 11 A voltage V _b2 higher than the voltage V _b1 is applied to the back gate G2 (back gate line BGL). More specifically, the back gate line driving circuit 26 applies a predetermined voltage V to the back gate G2 (back gate line BGL) at the time of extinction and at the beginning of light emission (a very short period after the organic EL element 11 starts light emission). the _b1 is applied, followed by than the voltage V _b1 to apply a large voltage V _b2 to the back gate G2 (back gate line BGL). As a result, a current I _d larger than the current value that normally flows through the organic EL element 11 when the signal voltage V _sig is applied to the top gate G1 (signal line DTL) can be passed through the organic EL element 11.

なお、駆動トランジスタＴｒ₁がｐチャネル型である場合には、バックゲート線駆動回路２６は、閾値補正および移動度補正を行っている時にバックゲートＧ２（バックゲート線ＢＧＬ）に所定の電圧Ｖ_b1を印加したのち、有機ＥＬ素子１１を発光させている時に電圧Ｖ_b1よりも小さな電圧Ｖ_b2をバックゲートＧ２（バックゲート線ＢＧＬ）に印加する。より詳細には、バックゲート線駆動回路２６は、消光時および発光初期（有機ＥＬ素子１１が発光を開始してからごく僅かな期間）にバックゲートＧ２（バックゲート線ＢＧＬ）に所定の電圧Ｖ_b1を印加し、続いて、電圧Ｖ_b1よりも小さな電圧Ｖ_b2をバックゲートＧ２（バックゲート線ＢＧＬ）に印加する。これにより、上述の信号電圧Ｖ_sigをトップゲートＧ１（信号線ＤＴＬ）に印加したときに有機ＥＬ素子１１に通常流れる電流値よりも大きな電流Ｉ_dを有機ＥＬ素子１１に流すことができる。 When the drive transistor Tr ₁ is a p-channel type, the back gate line drive circuit 26 applies a predetermined voltage V _b1 to the back gate G2 (back gate line BGL) during threshold correction and mobility correction. Then, a voltage V _b2 smaller than the voltage V _b1 is applied to the back gate G2 (back gate line BGL) when the organic EL element 11 is caused to emit light. More specifically, the back gate line driving circuit 26 applies a predetermined voltage V to the back gate G2 (back gate line BGL) at the time of extinction and at the beginning of light emission (a very short period after the organic EL element 11 starts light emission). the _b1 is applied, followed by than the voltage V _b1 is applied a small voltage V _b2 to the back gate G2 (back gate line BGL). As a result, a current I _d larger than the current value that normally flows through the organic EL element 11 when the signal voltage V _sig is applied to the top gate G1 (signal line DTL) can be passed through the organic EL element 11.

このように、本実施の形態では、有機ＥＬ素子１１を発光させる時、または有機ＥＬ素子１１を発光させている時に、駆動トランジスタＴｒ₁の閾値補正および移動度補正を行っている時とは異なる所定の値の電圧をバックゲートＧ２に印加することにより、上述の信号電圧Ｖ_sigをトップゲートＧ１（信号線ＤＴＬ）に印加したときに有機ＥＬ素子１１に通常流れる電流値よりも大きな電流Ｉ_dを有機ＥＬ素子１１に流すことができる。つまり、トップゲートＧ１に書き込む信号電圧Ｖ_sigの大きさを大きくする代わりに、バックゲートＧ２に印加する電圧を適切に調整することにより、有機ＥＬ素子１１に流れる電流Ｉ_dを大きくすることができる。従って、本実施の形態では、移動度μの補正に適した時間ｔを過度に短くすることなく、高輝度化を実現することができる。 Thus, in the present embodiment, when the organic EL element 11 is caused to emit light, or when the organic EL element 11 is caused to emit light, the threshold value correction and mobility correction of the drive transistor Tr ₁ are different. By applying a voltage having a predetermined value to the back gate G2, when the signal voltage V _sig is applied to the top gate G1 (signal line DTL), a current I _d larger than the current value that normally flows in the organic EL element 11 is applied. Can flow through the organic EL element 11. That is, instead of increasing the magnitude of the signal voltage V _sig written to the top gate G1, the current I _d flowing through the organic EL element 11 can be increased by appropriately adjusting the voltage applied to the back gate G2. . Therefore, in the present embodiment, high brightness can be realized without excessively shortening the time t suitable for correcting the mobility μ.

＜第２の実施の形態＞
図５は、本発明の第２の実施の形態に係る表示装置２の概略構成を表したものである。図６は、図５の表示装置２の画素回路アレイ部１３の回路構成を表したものである。この表示装置２は、駆動回路２０において制御線駆動回路２７がさらに設けられ、画素回路１４において制御トランジスタＴｒ₃（スイッチング素子）および容量素子Ｃ_bがさらに設けられている点で、上記実施の形態の表示装置１の構成と主に相違する。そこで、以下では、表示装置１の構成と相違する点について主に説明し、表示装置１の構成と共通する点についての説明を適宜、省略するものとする。 <Second Embodiment>
FIG. 5 shows a schematic configuration of the display device 2 according to the second embodiment of the present invention. FIG. 6 illustrates a circuit configuration of the pixel circuit array unit 13 of the display device 2 of FIG. The display device 2 includes a control line drive circuit 27 is further provided in the drive circuit 20, in that it provided the control transistor Tr ₃ (switching element) and a capacitive element C _b is further in the pixel circuit 14, the above-described embodiment This is mainly different from the configuration of the display device 1. Therefore, hereinafter, differences from the configuration of the display device 1 will be mainly described, and description of points that are common to the configuration of the display device 1 will be omitted as appropriate.

画素回路１４は、上述したように、駆動トランジスタＴｒ₁、書き込みトランジスタＴｒ₂および保持容量Ｃ_sの他に、制御トランジスタＴｒ₃および容量素子Ｃ_bをさらに有している。制御トランジスタＴｒ₃は、例えば、デュアルゲート型、トップゲート型、またはボトムゲート型のトランジスタにより形成されている。制御トランジスタＴｒ₃は、例えば、ｎチャネルＭＯＳ型のＴＦＴにより形成されている。なお、制御トランジスタＴｒ₃は、ｐチャネルＭＯＳ型のＴＦＴにより形成されていてもよい。 As described above, the pixel circuit 14 further includes the control transistor Tr ₃ and the capacitor element C _b in addition to the drive transistor Tr ₁ , the write transistor Tr _2, and the storage capacitor C _s . The control transistor Tr ₃ is formed of, for example, a dual gate type, top gate type, or bottom gate type transistor. The control transistor Tr ₃ is formed of, for example, an n-channel MOS type TFT. Note that the control transistor Tr ₃ may be formed of a p-channel MOS type TFT.

制御トランジスタＴｒ₃のドレイン電極（図示せず）は、駆動トランジスタＴｒ₁のバックゲート電極（バックゲートＧ２）に接続されている。なお、図６には、制御トランジスタＴｒ₃のドレイン電極と、駆動トランジスタＴｒ₁のバックゲート電極との接続点がＰで表されている。制御トランジスタＴｒ₃のソース電極（図示せず）は、有機ＥＬ素子１１のうち駆動トランジスタＴｒ₁側の端子と、駆動トランジスタＴｒ₁のソース電極とに接続されている。制御トランジスタＴｒ₃のゲート電極（図示せず）は、制御線駆動回路２７から延在する制御線ＣＮＬに接続されている。接続点Ｐと、バックゲート線ＢＧＬとの間に容量素子Ｃ_bが設けられている。従って、本実施の形態では、駆動トランジスタＴｒ₁のバックゲートＧ２は、容量素子Ｃ_bを介してバックゲート線ＢＧＬと接続されており、さらに、制御トランジスタＴｒ₃を介して、駆動トランジスタＴｒ₁のソース電極と接続されている。 The drain electrode (not shown) of the control transistor Tr ₃ is connected to the back gate electrode (back gate G2) of the drive transistor Tr ₁ . In FIG. 6, the connection point between the drain electrode of the control transistor Tr ₃ and the back gate electrode of the drive transistor Tr ₁ is represented by P. A source electrode (not shown) of the control transistor Tr ₃ is connected to a terminal on the drive transistor Tr ₁ side of the organic EL element 11 and a source electrode of the drive transistor Tr ₁ . A gate electrode (not shown) of the control transistor Tr ₃ is connected to a control line CNL extending from the control line drive circuit 27. A connecting point P, the capacitor C _b is provided between the back gate line BGL. Therefore, in the present embodiment, the back gate G2 of the drive transistor Tr ₁ is connected to the back gate line BGL via the capacitive element C _b , and further, the drive transistor Tr ₁ is connected via the control transistor Tr ₃ . Connected to the source electrode.

制御線駆動回路２７は、制御信号２２Ａの入力に応じて（同期して）、複数の制御線ＣＮＬに制御パルスを順次印加して、選択対象の有機ＥＬ素子１１に接続された駆動トランジスタＴｒ₁のバックゲートＧ２の電圧を制御するものである。制御線駆動回路２７は、例えば、制御トランジスタＴｒ₃をオンさせるときに印加する電圧Ｖ_on2と、制御トランジスタＴｒ₃をオフさせるときに印加する電圧Ｖ_off2とを出力することが可能となっている。電圧Ｖ_on2は、主に、駆動トランジスタＴｒ₁の閾値補正および移動度補正を行っている時に印加されるものである。一方、電圧Ｖ_off2は、有機ＥＬ素子１１を発光させている時に印加されるものである。 The control line drive circuit 27 sequentially applies control pulses to the plurality of control lines CNL in response to (in synchronization with) the input of the control signal 22A, and the drive transistor Tr ₁ connected to the organic EL element 11 to be selected. The voltage of the back gate G2 is controlled. Control line drive circuit 27, for example, a voltage V _on2 applied when turning on the control transistor Tr _3, it is possible to output a voltage V _off2 applied when turning off the control transistor Tr ₃ . The voltage V _on2 is mainly applied when threshold correction and mobility correction of the drive transistor Tr ₁ are performed. On the other hand, the voltage V _off2 is applied when the organic EL element 11 emits light.

（表示装置２の動作）
図７は、表示装置２を駆動させたときの各種波形の一例を表したものである。図７（Ａ），（Ｂ）には、信号線ＤＴＬにＶ_sig、Ｖ_ofsが周期的に印加され、書込線ＷＳＬにＶ_on1、Ｖ_off1が所定のタイミングで印加されている様子がそれぞれ示されている。図７（Ｃ），（Ｄ），（Ｅ）には、電源線ＰＳＬにＶ_ccL、Ｖ_ccHが所定のタイミングで印加され、バックゲート線ＢＧＬにＶ_b1、Ｖ_b2が所定のタイミングで印加され、制御線ＣＮＬにＶ_on2、Ｖ_off2が所定のタイミングで印加されている様子がそれぞれ示されている。なお、図３（Ｄ）には、電圧Ｖ_b2が電圧Ｖ_b1よりも高くなっている場合、すなわち、駆動トランジスタＴｒ₁がｐチャネル型である場合の波形が例示されている。図３（Ｆ），（Ｇ）には、信号線ＤＴＬ、書込線ＷＳＬ、電源線ＰＳＬ、バックゲート線ＢＧＬおよび制御線ＣＮＬへの電圧印加に応じて、駆動トランジスタＴｒ₁のゲート電圧Ｖ_gおよびソース電圧Ｖ_sが時々刻々変化している様子が示されている。図３（Ｈ）には、有機ＥＬ素子１１に流れる電流Ｉ_dが時々刻々変化している様子が示されている。 (Operation of display device 2)
FIG. 7 shows an example of various waveforms when the display device 2 is driven. Figure 7 (A), the (B), the signal line DTL to V _sig, V _ofs is periodically applied, respectively how the V _on1, V _off1 the write line WSL is applied at a predetermined timing It is shown. FIG. 7 (C), the in (D), (E) is, V _ccL, V _ccH is applied at a predetermined timing to the power supply line PSL, V _b1, V _b2 are applied at a predetermined timing to a back gate line BGL , V _on2 and V _off2 are applied to the control line CNL at a predetermined timing. FIG. _3D illustrates a waveform when the voltage V _b2 is higher than the voltage V _b1 , that is, when the driving transistor Tr ₁ is a p-channel type. FIGS. 3F and 3G show the gate voltage V _g of the drive transistor Tr ₁ in response to voltage application to the signal line DTL, write line WSL, power supply line PSL, back gate line BGL, and control line CNL. In addition, it is shown that the source voltage V _s changes from moment to moment. FIG. 3 (H) shows how the current I _d flowing through the organic EL element 11 changes from moment to moment.

［Ｖ_th補正準備期間］
まず、Ｖ_th補正の準備を行う。具体的には、電源線駆動回路２５が電源線ＰＳＬの電圧をＶ_ccHからＶ_ccLに下げる（Ｔ₁）。すると、ソース電圧Ｖ_sがＶ_ccLとなり、有機ＥＬ素子１１が消光すると共に、ゲート電圧Ｖ_gがＶ_ofsに下がる。このとき、制御線駆動回路２７が、制御線ＣＮＬの電圧をＶ_off2からＶ_on2に上げる（Ｔ₁）。すると、駆動トランジスタＴｒ₁がオンし、トランジスタＴｒ₁のバックゲートＧ２が駆動トランジスタＴｒ₁のソースと電気的に接続され、バックゲートＧ２の電圧と、駆動トランジスタＴｒ₁のソース電圧とが互いに等しくなる。なお、Ｖ_off2からＶ_on2への変移は、Ｖ_ccHからＶ_ccLへの変移と同時であってもよいし、Ｖ_ccHからＶ_ccLへの変移が終わった後であってもよい。制御線駆動回路２７は、その後、引き続き、駆動トランジスタＴｒ₁の閾値補正および移動度補正が終わり、有機ＥＬ素子１１の発光が開始されるまでの間、制御線ＣＮＬの電圧をＶ_on2に維持する。つまり、制御線駆動回路２７は、駆動トランジスタＴｒ₁の閾値補正および移動度補正を行っている間、制御線ＣＮＬにＶ_on2を印加し続け、バックゲートＧ２の電圧を、駆動トランジスタＴｒ₁のソース電圧に追従させる。 [V _th correction preparation period]
First, preparation for V _th correction is performed. Specifically, the power supply line drive circuit 25 lowers the voltage of the power line PSL from V _ccH the V _ccL (T _1). Then, the source voltage V _s is V _ccL next, together with the organic EL element 11 is quenched, the gate voltage V _g drops to V _ofs. At this time, the control line drive circuit 27 raises the V _on2 the voltage of the control line CNL from V _off2 (T _1). Then, the driving transistor Tr ₁ is turned on, the back gate G2 of the transistor Tr ₁ is connected to a source electrically of the drive transistor Tr _1, a voltage of the back gate G2, and the source voltage of the drive transistor Tr ₁ becomes equal . It should be noted that the transition from the V _off2 to V _on2 may be a transition at the same time to the V _ccL from V _ccH, it may be after the end of the transition to the V _ccL from V _ccH. Thereafter, the control line drive circuit 27 continues to maintain the voltage of the control line CNL at V _on2 until the threshold correction and mobility correction of the drive transistor Tr ₁ are completed and the light emission of the organic EL element 11 is started. . That is, the control line drive circuit 27 continues to apply V _on2 to the control line CNL while performing threshold correction and mobility correction of the drive transistor Tr ₁ , and uses the voltage of the back gate G 2 as the source of the drive transistor Tr ₁ . Follow the voltage.

次に、バックゲート線駆動回路２６は、Ｖ_th補正が開始されるまでの間に、具体的には、電源線ＰＳＬの電圧がＶ_ccLとなっている間に、バックゲート線ＢＧＬの電圧をＶ_b2からＶ_b1に変更する（Ｔ₂）。バックゲート線駆動回路２６は、その後、引き続き、駆動トランジスタＴｒ₁の閾値補正および移動度補正が終わり、有機ＥＬ素子１１の発光が開始されるまでの間、バックゲート線ＢＧＬの電圧をＶ_b1に維持する。つまり、バックゲート線駆動回路２６は、駆動トランジスタＴｒ₁の閾値補正および移動度補正を行っている時に、バックゲート線ＢＧＬにＶ_b1を印加する。 Next, the back gate line drive circuit 26 increases the voltage of the back gate line BGL until the V _th correction is started, specifically, while the voltage of the power supply line PSL is V _ccL. V _b2 is changed to V _b1 (T ₂ ). Thereafter, the back gate line drive circuit 26 continues to set the voltage of the back gate line BGL to V _b1 until the threshold correction and mobility correction of the drive transistor Tr ₁ are completed and the light emission of the organic EL element 11 is started. maintain. That is, the back gate line drive circuit 26 applies V _b1 to the back gate line BGL while performing threshold correction and mobility correction of the drive transistor Tr ₁ .

次に、制御線駆動回路２７は、発光が開始された後、制御線ＣＮＬの電圧をＶ_on2からＶ_off2に下げる（Ｔ₉）。すると、駆動トランジスタＴｒ₁がオフし、バックゲートＧ２が駆動トランジスタＴｒ₁のソースと電気的に分離され、バックゲートＧ２がフローティングとなる。続いて、バックゲート線駆動回路２６が、バックゲート線ＢＧＬの電圧をＶ_b2からＶ_b1に変更する（Ｔ₁₀）。すると、容量素子Ｃ_bを介したカップリングによりバックゲートＧ２の電圧が変動するので、バックゲートＧ２の電圧変動に起因して駆動トランジスタＴｒ₁のＩ_d−Ｖ_gs特性が変化し、有機ＥＬ素子１１に流れる電流Ｉ_dが急激に大きくなる。その結果、有機ＥＬ素子１１が所望の輝度で発光するようになる。 Next, after the light emission is started, the control line drive circuit 27 lowers the voltage of the control line CNL from V _on2 to V _off2 (T ₉ ). Then, the drive transistor Tr ₁ is turned off, the back gate G2 is electrically separated from the source of the drive transistor Tr ₁ , and the back gate G2 becomes floating. Subsequently, the back gate line driving circuit 26 changes the voltage of the back gate line BGL from V _b2 to V _b1 (T ₁₀ ). Then, since the voltage of the back gate G2 by the capacitive coupling element C _b is varied, I _d -V _gs characteristics of the drive transistor Tr ₁ due to the voltage fluctuation of the back gate G2 is changed, the organic EL device current I _d flowing through the 11 rapidly increases. As a result, the organic EL element 11 emits light with a desired luminance.

（作用・効果）
ところで、本実施の形態では、第１の実施の形態と同様、駆動トランジスタＴｒ₁として、デュアルゲート型のトランジスタが用いられており、駆動トランジスタＴｒ₁において、トップゲートＧ１と、バックゲートＧ２とが独立して駆動される。具体的には、トップゲートＧ１は書き込みトランジスタＴｒ₂および信号線ＤＴＬを介して信号線駆動回路２３によって駆動され、バックゲートＧ２はバックゲート線ＢＧＬを介してバックゲート線駆動回路２６によって駆動される。トップゲートＧ１とバックゲートＧ２との独立駆動は、第１の実施の形態と同様の方法で行われる。 (Action / Effect)
Incidentally, in this embodiment, like the first embodiment, as the drive transistor Tr _1, the dual-gate transistor is used, the drive transistor Tr _1, and the top gate G1, and a back gate G2 Driven independently. Specifically, the top gate G1 is driven by a signal line drive circuit 23 via the write transistor Tr ₂ and the signal line DTL, driven by the back gate line drive circuit 26 back gate G2 via a back gate line BGL . The independent driving of the top gate G1 and the back gate G2 is performed by the same method as in the first embodiment.

従って、本実施の形態でも、有機ＥＬ素子１１を発光させる時、または有機ＥＬ素子１１を発光させている時に、駆動トランジスタＴｒ₁の閾値補正および移動度補正を行っている時とは異なる所定の値の電圧をバックゲートＧ２に印加することにより、上述の信号電圧Ｖ_sigをトップゲートＧ１（信号線ＤＴＬ）に印加したときに有機ＥＬ素子１１に通常流れる電流値よりも大きな電流Ｉ_dを有機ＥＬ素子１１に流すことができる。つまり、トップゲートＧ１に書き込む信号電圧Ｖ_sigの大きさを大きくする代わりに、バックゲートＧ２に印加する電圧を適切に調整することにより、有機ＥＬ素子１１に流れる電流Ｉ_dを大きくすることができる。従って、本実施の形態では、移動度μの補正に適した時間ｔを過度に短くすることなく、高輝度化を実現することができる。 Therefore, also in the present embodiment, when the organic EL element 11 is caused to emit light or when the organic EL element 11 is caused to emit light, the threshold correction and the mobility correction of the driving transistor Tr ₁ are different from the predetermined cases. By applying a value voltage to the back gate G2, a current I _d larger than the current value that normally flows through the organic EL element 11 when the signal voltage V _sig is applied to the top gate G1 (signal line DTL) is organically generated. The EL element 11 can be flowed. That is, instead of increasing the magnitude of the signal voltage V _sig written to the top gate G1, the current I _d flowing through the organic EL element 11 can be increased by appropriately adjusting the voltage applied to the back gate G2. . Therefore, in the present embodiment, high brightness can be realized without excessively shortening the time t suitable for correcting the mobility μ.

ところで、第１の実施の形態では、発光前のソース電圧Ｖ_sは、Ｖｔｈ補正により、駆動トランジスタＴｒ₁のＶｔｈばらつきを反映した値（Ｖ_ofs＋Ｖ_th−ΔＶ）となっている（図８（Ａ）参照）。しかし、発光後は、ソース電圧Ｖ_sは、有機ＥＬ素子１１の動作点によって決定されるので、Ｖｔｈばらつきに拘わらず、ほぼ一定値（Ｖ_el）となる（図８（Ｂ）参照）。そのため、発光後に、バックゲートＧ２側のゲート−ソース間電圧Ｖ_gsb（図６参照）に、Ｖｔｈばらつきに対応する小さなばらつきが生じる場合がある。 Incidentally, in the first embodiment, the source voltage V _s before light emission is a value (V _ofs + V _th −ΔV) reflecting the Vth variation of the drive transistor Tr ₁ by Vth correction (FIG. 8 ( A)). However, after light emission, the source voltage V _s is determined by the operating point of the organic EL element 11, and thus becomes substantially constant (V _el ) regardless of Vth variation (see FIG. 8B). Therefore, after light emission, a small variation corresponding to the Vth variation may occur in the gate-source voltage V _gsb (see FIG. 6) on the back gate G2 side.

一方、本実施の形態では、駆動トランジスタＴｒ₁の閾値補正および移動度補正を行っている間、制御線ＣＮＬにＶ_on2が印加されており、バックゲートＧ２の電圧Ｖ_bgが、駆動トランジスタＴｒ₁のソース電圧Ｖ_sと等しくなっている（図９（Ａ）参照）。さらに、発光が開始された後、制御線ＣＮＬにＶ_off2が印加されており、バックゲートＧ２の電圧Ｖ_bgが、容量素子Ｃ_bを介したカップリングにより、駆動トランジスタＴｒ₁のＶｔｈばらつきを反映した電圧Ｖ_bと、Ｖ_elとの和（Ｖ_el＋Ｖ_b）となる（図９（Ｂ）参照）。これにより、バックゲートＧ２側のゲート−ソース間電圧Ｖ_gsbに、Ｖｔｈばらつきに対応する小さなばらつきが生じる可能性をなくすることができる。従って、本実施の形態では、高輝度化と同時に高画質化を実現することができる。 On the other hand, in the present embodiment, while performing threshold value correction and the mobility correction of the drive transistor Tr _1, and V _on2 is applied to the control line CNL, the voltage V _bg back gate G2 is, the drive transistor Tr ₁ Is equal to the source voltage V _s (see FIG. 9A). Further, after the light emission is started, V _off2 is applied to the control line CNL, and the voltage V _bg of the back gate G2 reflects the Vth variation of the driving transistor Tr ₁ due to the coupling through the capacitive element C _b. The sum (V _el + V _b ) of the _measured voltage V _b and V _el (see FIG. _9B ). Thereby, it is possible to eliminate the possibility that a small variation corresponding to the Vth variation occurs in the gate-source voltage V _gsb on the back gate G2 side. Therefore, in the present embodiment, it is possible to achieve high image quality as well as high luminance.

＜モジュールおよび適用例＞
以下、上述した実施の形態で説明した表示装置の適用例について説明する。上記実施の形態の表示装置は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。 <Modules and application examples>
Hereinafter, application examples of the display device described in the above embodiment will be described. The display device of the above embodiment is a television device, a digital camera, a notebook personal computer, a mobile terminal device such as a mobile phone, or a video camera, and the like. Alternatively, the present invention can be applied to display devices for electronic devices in various fields that display images.

（モジュール）
上記実施の形態の表示装置１は、例えば、図１０に示したようなモジュールとして、後述する適用例１〜５などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板３１の一辺に、封止用基板３２から露出した領域２１０を設け、この露出した領域２１０に、駆動回路２０の配線を延長して外部接続端子（図示せず）を形成したものである。外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板（ＦＰＣ；Flexible Printed Circuit）２２０が設けられていてもよい。 (module)
The display device 1 according to the above-described embodiment is incorporated into various electronic devices such as application examples 1 to 5 to be described later, for example, as a module illustrated in FIG. In this module, for example, a region 210 exposed from the sealing substrate 32 is provided on one side of the substrate 31, and the wiring of the drive circuit 20 is extended to the exposed region 210 to provide an external connection terminal (not shown). Formed. The external connection terminal may be provided with a flexible printed circuit (FPC) 220 for signal input / output.

（適用例１）
図１１は、上記実施の形態の表示装置１が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル３１０およびフィルターガラス３２０を含む映像表示画面部３００を有しており、この映像表示画面部３００は、上記各実施の形態に係る表示装置１により構成されている。 (Application example 1)
FIG. 11 illustrates an appearance of a television device to which the display device 1 of the above embodiment is applied. The television apparatus has, for example, a video display screen unit 300 including a front panel 310 and a filter glass 320. The video display screen unit 300 is configured by the display device 1 according to each of the above embodiments. Yes.

（適用例２）
図１２は、上記実施の形態の表示装置１が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部４１０、表示部４２０、メニュースイッチ４３０およびシャッターボタン４４０を有しており、その表示部４２０は、上記実施の形態に係る表示装置１により構成されている。 (Application example 2)
FIG. 12 shows the appearance of a digital camera to which the display device 1 of the above embodiment is applied. The digital camera includes, for example, a flash light emitting unit 410, a display unit 420, a menu switch 430, and a shutter button 440. The display unit 420 is configured by the display device 1 according to the above embodiment. Yes.

（適用例３）
図１３は、上記実施の形態の表示装置１が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５１０，文字等の入力操作のためのキーボード５２０および画像を表示する表示部５３０を有しており、その表示部５３０は、上記各実施の形態に係る表示装置１により構成されている。 (Application example 3)
FIG. 13 shows the appearance of a notebook personal computer to which the display device 1 of the above embodiment is applied. The notebook personal computer has, for example, a main body 510, a keyboard 520 for inputting characters and the like, and a display unit 530 for displaying an image. The display unit 530 is a display according to each of the above embodiments. The apparatus 1 is configured.

（適用例４）
図１４は、上記実施の形態の表示装置１が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部６１０，この本体部６１０の前方側面に設けられた被写体撮影用のレンズ６２０，撮影時のスタート／ストップスイッチ６３０および表示部６４０を有しており、その表示部６４０は、上記各実施の形態に係る表示装置１により構成されている。 (Application example 4)
FIG. 14 shows the appearance of a video camera to which the display device 1 of the above embodiment is applied. This video camera has, for example, a main body 610, a subject photographing lens 620 provided on the front side surface of the main body 610, a start / stop switch 630 at the time of photographing, and a display 640. Reference numeral 640 denotes the display device 1 according to each of the above embodiments.

（適用例５）
図１５は、上記実施の形態の表示装置１が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。そのディスプレイ７４０またはサブディスプレイ７５０は、上記各実施の形態に係る表示装置１により構成されている。 (Application example 5)
FIG. 15 shows the appearance of a mobile phone to which the display device 1 of the above embodiment is applied. For example, the mobile phone is obtained by connecting an upper housing 710 and a lower housing 720 with a connecting portion (hinge portion) 730, and includes a display 740, a sub-display 750, a picture light 760, and a camera 770. Yes. The display 740 or the sub-display 750 is configured by the display device 1 according to each of the above embodiments.

以上、実施の形態および適用例を挙げて本発明を説明したが、本発明は上記実施の形態等に限定されるものではなく、種々変形が可能である。 While the present invention has been described with the embodiment and application examples, the present invention is not limited to the above-described embodiment and the like, and various modifications can be made.

例えば、上記実施の形態等では、表示装置１，２がアクティブマトリクス型である場合について説明したが、アクティブマトリクス駆動のための画素回路１４の構成は上記実施の形態等で説明したものに限られず、必要に応じて容量素子やトランジスタを画素回路１４に追加してもよい。その場合、画素回路１４の変更に応じて、上述した信号線駆動回路２３、書込線駆動回路２４、電源線駆動回路２５およびバックゲート線駆動回路２６のほかに、必要な駆動回路を追加してもよい。 For example, in the above embodiment and the like, the case where the display devices 1 and 2 are of the active matrix type has been described. However, the configuration of the pixel circuit 14 for driving the active matrix is not limited to that described in the above embodiment and the like. A capacitor element or a transistor may be added to the pixel circuit 14 as necessary. In that case, a necessary drive circuit is added in addition to the signal line drive circuit 23, the write line drive circuit 24, the power supply line drive circuit 25, and the back gate line drive circuit 26 described above in accordance with the change of the pixel circuit 14. May be.

また、上記実施の形態等では、信号線駆動回路２３、書込線駆動回路２４、電源線駆動回路２５およびバックゲート線駆動回路２６の駆動をタイミング生成回路２２が制御していたが、他の回路がこれらの駆動を制御するようにしてもよい。また、信号線駆動回路２３、書込線駆動回路２４、電源線駆動回路２５およびバックゲート線駆動回路２６の制御は、ハードウェア（回路）で行われていてもよいし、ソフトウェア（プログラム）で行われていてもよい。 In the above embodiment and the like, the timing generation circuit 22 controls the driving of the signal line drive circuit 23, the write line drive circuit 24, the power supply line drive circuit 25, and the back gate line drive circuit 26. A circuit may control these drives. The control of the signal line drive circuit 23, the write line drive circuit 24, the power supply line drive circuit 25, and the back gate line drive circuit 26 may be performed by hardware (circuit) or by software (program). It may be done.

また、上記実施の形態等では、画素回路１４が、２Ｔｒ１Ｃの回路構成となっていたが、デュアルゲート型のトランジスタが有機ＥＬ素子１１に直列に接続された回路構成を含んでいるものであれば、２Ｔｒ１Ｃの回路構成以外の回路構成となっていてもよい。 In the above-described embodiment and the like, the pixel circuit 14 has a 2Tr1C circuit configuration. However, as long as the pixel circuit 14 includes a circuit configuration in which a dual-gate transistor is connected to the organic EL element 11 in series. The circuit configuration may be other than the 2Tr1C circuit configuration.

また、上記実施の形態等では、駆動トランジスタＴｒ₁，書き込みトランジスタＴｒ₂は、ｎチャネルＭＯＳ型の薄膜トランジスタ（ＴＦＴ（Thin Film Transistor））により形成されている場合が例示されていたが、ｐチャネルトランジスタ（例えばｐチャネルＭＯＳ型のＴＦＴ）により形成されていてもよい。ただし、その場合には、トランジスタＴｒ₂のソースおよびドレインのうち電源線ＰＳＬと未接続の方と保持容量Ｃ_sの他端とを有機ＥＬ素子１１のカソードに接続し、有機ＥＬ素子１１のアノードをＧＮＤなどに接続することが好ましい。 Further, in the above-described embodiment and the like, the case where the drive transistor Tr ₁ and the write transistor Tr ₂ are formed by n-channel MOS thin film transistors (TFTs) is illustrated, but a p-channel transistor is exemplified. (For example, a p-channel MOS type TFT) may be used. However, in this case, the source and drain of the transistor Tr ₂ that are not connected to the power supply line PSL and the other end of the storage capacitor C _s are connected to the cathode of the organic EL element 11 and the anode of the organic EL element 11 is connected. Is preferably connected to GND or the like.

１，２…表示装置、１０…表示パネル、１１，１１Ｒ，１１Ｇ，１１Ｂ…有機ＥＬ素子、１２…画素、１３…画素回路アレイ部、１４…画素回路、２０…駆動回路、２１…映像信号処理回路、２０Ａ，２１Ａ…映像信号、２０Ｂ…同期信号、２２…タイミング生成回路、２２Ａ…制御信号、２３…信号線駆動回路、２４…書込線駆動回路、２５…電源線駆動回路、２６…バックゲート線駆動回路、２７…制御線駆動回路、ＢＧＬ…バックゲート線、Ｃ_s…保持容量、ＣＴＬ…制御線、ＤＴＬ…信号線、Ｉ_d…電流、ＧＮＤ…グラウンド線、Ｇ１…トップゲート、Ｇ２…バックゲート、ＰＳＬ…電源線、Ｔｒ₁…駆動トランジスタ、Ｔｒ₂…書き込みトランジスタ、Ｔｒ₃…制御トランジスタ、Ｖ_g…ゲート電圧、Ｖ_gs,Ｖ_gsb…ゲート−ソース間電圧、Ｖ_s…ソース電圧、Ｖ_sig…信号電圧、Ｖ_b1，Ｖ_b2，Ｖ_ccH，Ｖ_CCL，Ｖ_off1，Ｖ_off2，Ｖ_ofs，Ｖ_on1，Ｖ_on2…電圧、Ｖ_th…閾値電圧、ＷＳＬ…書込線。 DESCRIPTION OF SYMBOLS 1, 2 ... Display apparatus, 10 ... Display panel, 11, 11R, 11G, 11B ... Organic EL element, 12 ... Pixel, 13 ... Pixel circuit array part, 14 ... Pixel circuit, 20 ... Drive circuit, 21 ... Video signal processing Circuits 20A, 21A ... Video signal, 20B ... Synchronization signal, 22 ... Timing generation circuit, 22A ... Control signal, 23 ... Signal line drive circuit, 24 ... Write line drive circuit, 25 ... Power supply line drive circuit, 26 ... Back Gate line drive circuit, 27... Control line drive circuit, BGL... Back gate line, C _s .. holding capacitor, CTL... Control line, DTL... Signal line, I _d .. current, GND ... ground line, G1. ... Back gate, PSL ... Power supply line, Tr ₁ ... Drive transistor, Tr ₂ ... Write transistor, Tr ₃ ... Control transistor, V _g ... Gate voltage, V _gs, V _gsb ... Gate-source During voltage, V _s ... source voltage, V _sig ... signal _{_{voltage, V b1, V b2, V}} ccH, V CCL, V off1, V off2, V ofs, V on1, V on2 ... voltage, V _th ... threshold voltage, WSL: Write line.

Claims

A display unit in which a set of light emitting elements and pixel circuits are two-dimensionally arranged;
A drive unit for driving the pixel circuit based on a video signal,
The pixel circuit includes a first gate and a second gate, and a dual gate type first transistor that controls a current flowing through the light emitting element, and a first voltage that writes a signal voltage corresponding to the video signal to the first gate. Two transistors,
The display device, wherein the driving unit varies a voltage applied to the second gate depending on threshold correction and mobility correction of the first transistor and when the light emitting element emits light.

The pixel circuit includes a switching element that controls electrical connection between the terminal on the first transistor side of the light emitting element and the second gate, and a connection point between the first transistor and the switching element. The display device according to claim 1, further comprising a capacitive element between the driving unit.

The display according to claim 2, wherein the driving unit turns on the switching element at least during threshold correction and mobility correction of the first transistor, and turns off the switching element after light emission is started. apparatus.

When the first transistor is an n-channel type, the driving unit applies a voltage applied to the second gate when the light emitting element is emitting light, and performs threshold correction and mobility correction of the first transistor. The display device according to any one of claims 1 to 3, wherein the voltage is higher than a voltage applied to the second gate during the operation.

When the first transistor is a p-channel type, the driving unit applies a voltage applied to the second gate when the light emitting element is emitting light, and performs threshold correction and mobility correction of the first transistor. The display device according to claim 1, wherein the display device is set to be lower than a voltage applied to the second gate when performing.

A display unit in which a set of light emitting elements and a pixel circuit are two-dimensionally arranged, and a drive unit that drives the pixel circuit based on a video signal, the pixel circuit including a first gate and a second gate; And providing a light-emitting device having a dual-gate first transistor that controls a current flowing through the light-emitting element and a second transistor that writes a signal voltage corresponding to the video signal to the first gate;
The first gate is applied to the second gate when the threshold value correction and mobility correction of the first transistor are performed using the driver, and then the second gate is turned on when the light emitting element is caused to emit light. Applying a second voltage having a magnitude different from that of the first voltage.

A display device,
The display device
A display unit in which a set of light emitting elements and pixel circuits are two-dimensionally arranged;
A drive unit for driving the pixel circuit based on a video signal,
The pixel circuit includes a first gate and a second gate, and a dual gate type first transistor that controls a current flowing through the light emitting element, and a first voltage that writes a signal voltage corresponding to the video signal to the first gate. Two transistors,
The electronic device in which the drive unit varies a voltage applied to the second gate depending on threshold correction and mobility correction of the first transistor and when the light emitting element emits light.