[go: up one dir, main page]

JP2010524269A - 光電構成素子の製造方法および光電構成素子 - Google Patents

光電構成素子の製造方法および光電構成素子 Download PDF

Info

Publication number
JP2010524269A
JP2010524269A JP2010503349A JP2010503349A JP2010524269A JP 2010524269 A JP2010524269 A JP 2010524269A JP 2010503349 A JP2010503349 A JP 2010503349A JP 2010503349 A JP2010503349 A JP 2010503349A JP 2010524269 A JP2010524269 A JP 2010524269A
Authority
JP
Japan
Prior art keywords
substrate
main surface
semiconductor body
tool
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010503349A
Other languages
English (en)
Other versions
JP2010524269A5 (ja
Inventor
イェーガー ハーラルト
ブルンナー ヘルベルト
シュナイダー アルベルト
ツァイラー トーマス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2010524269A publication Critical patent/JP2010524269A/ja
Publication of JP2010524269A5 publication Critical patent/JP2010524269A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B29WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29CSHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14639Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components
    • B29C45/14655Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components connected to or mounted on a carrier, e.g. lead frame
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B29WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29CSHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C33/00Moulds or cores; Details thereof or accessories therefor
    • B29C33/0038Moulds or cores; Details thereof or accessories therefor with sealing means or the like
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B29WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29CSHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C43/00Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor
    • B29C43/02Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor of articles of definite length, i.e. discrete articles
    • B29C43/18Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor of articles of definite length, i.e. discrete articles incorporating preformed parts or layers, e.g. compression moulding around inserts or for coating articles
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565Moulds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/85Packages
    • H10H20/852Encapsulations
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B29WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29CSHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14065Positioning or centering articles in the mould
    • B29C2045/14098Positioning or centering articles in the mould fixing or clamping inserts having variable dimensions
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B29WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29CSHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14639Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components
    • B29C45/14655Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components connected to or mounted on a carrier, e.g. lead frame
    • B29C2045/14663Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components connected to or mounted on a carrier, e.g. lead frame the mould cavity walls being lined with a film, e.g. release film
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B29WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29CSHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C2045/1486Details, accessories and auxiliary operations
    • B29C2045/14934Preventing penetration of injected material between insert and adjacent mould wall
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B29WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29CSHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C33/00Moulds or cores; Details thereof or accessories therefor
    • B29C33/10Moulds or cores; Details thereof or accessories therefor with incorporated venting means
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B29WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29KINDEXING SCHEME ASSOCIATED WITH SUBCLASSES B29B, B29C OR B29D, RELATING TO MOULDING MATERIALS OR TO MATERIALS FOR MOULDS, REINFORCEMENTS, FILLERS OR PREFORMED PARTS, e.g. INSERTS
    • B29K2083/00Use of polymers having silicon, with or without sulfur, nitrogen, oxygen, or carbon only, in the main chain, as moulding material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0102Calcium [Ca]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01058Cerium [Ce]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/157Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

以下のステップを有する、光電構成素子の製造方法が開示される:
・第1の主面(2)と、該第1の主面(2)に対向する第2の主面(3)を備える基板(1)を作製するステップ、
・基板(1)の第1の主面(2)にある表側の面(5)から電磁ビームを放射する半導体本体(4)を固定するステップ、
・光電半導体本体(4)のビームに対して透明な被覆部を、半導体本体(4)の少なくとも表側の面(5)の上に取り付けるステップ、
前記半導体本体で前記被覆部は光学素子(19)として構成されており、光学素子(19)の輪郭を有する閉鎖された空洞部(18)を備える工具を使用して取り付けられる。さらに光電構成素子が記載されている。

Description

本発明は、光電構成素子の製造方法および光電構成素子に関する。
光電構成素子の放射特性を所定の値に適合するために光学素子、例えばレンズを使用することができる。このような光電構成素子は例えば刊行物DE 10 2005 020 908 A1に記載されている。この構成素子では、ハウジングに取り付けられたビーム形成半導体本体にあらかじめ作製されたレンズが載置される。あらかじめ作製されたレンズを載置する前に、半導体本体は被覆部とともに鋳込まれる。この被覆部は半導体本体の保護に用いられる。レンズはこの光電構成素子では別個に作製され、付加的な取付けプロセスで固定される。このことにより付加的な取付けコストと付加的な潜在的エラー源が発生する。
DE 10 2005 020 908 A1
本発明の課題は、光電構成素子のための改善された製造方法を提供することである。さらに本発明の課題は、簡単な製造方法による光電構成素子を提供することである。
これらの課題は、請求項1のステップを備える方法と、請求項15の特徴を有する光電構成素子によって解決される。
本発明の有利な構成および改善形態は、それぞれの従属請求項に記載されている。
光電構成素子の製造方法は、とりわけ以下のステップを有する:
・第1の主面と、該第1の主面に対向する第2の主面を備える基板を作製するステップ、
・基板の第1の主面にある表側の面から電磁ビームを放射する半導体本体を固定するステップ、
・光電半導体本体のビームに対して透明な被覆部を、半導体本体の少なくとも表側の面の上に取り付けるステップを有し、
前記半導体本体で前記被覆部は光学素子として構成されており、光学素子の輪郭を有する閉鎖された空洞部を備える工具を使用して取り付けられる。
光学素子は例えばレンズである。
この方法では、被覆部を光電半導体本体の表面に直接当接して配置することができる。またはこれから離間することもできる。後者の場合、被覆部と半導体本体の表面との間に付加的な層、例えば波長変換層を配置することができる。この層については後で詳細に説明する。
さらに基板を少なくとも部分的に被覆部により包囲することもできる。
この方法は、被覆部と光学素子を、放射特性の形成のために1つの方法ステップで作製することができるという利点を提供する。したがって光学素子は光電構成素子に組み込まれ、別個には作製されない。このようにして光電構成素子の製造プロセスが簡単になり、製造時のエラー源の数が減少する。
有利には被覆部は、プラスチック加工プロセスによって取り付けられる。このプラスチック加工プロセスは大量生産にとくに適する。プラスチック加工プロセスが大量生産に適することにより、例えば手工また半手工の鋳造方法よりも有利な製造が可能である。プラスチック加工プロセスは例えば、圧縮成形法、液体注入モールディング射出成形法(LIM射出成形)、液体トランスファー成形法、または鋳造とすることができる。
LIM射出成形法により有利には、流体プラスチック材料の大量生産に適する射出成形処理が可能になる。流体プラスチック材料は例えばシリコーン含有プラスチック材料であり、光学素子にとくに適する。
LIM射出成形用の装置は通例、流体プラスチック材料用の少なくとも1つの備蓄容器とポンプを有する。このポンプは、プラスチック材料を備蓄容器から調量システムに搬送する。調量システムとして例えば、スクリューコンベヤ、ピストン調量器、静的ミキサ、または静的-動的ミキサを使用することができる。1つまたは複数の別の射出成形容器を装置は含むことができる。これは例えば2成分または多成分のプラスチック材料を加工するためである。光学素子の輪郭を有する閉じた空洞部はここでは通例、工具によって形成される。この工具は通例、少なくとも2つの工具部分を有する。これら工具部分の少なくとも一部は、光学素子の輪郭を備える空洞部を有する。光電半導体本体を備える基板はここでは例えば工具の一部に装着される。一方、工具の別の一部は対向して配置され、光学素子の輪郭を備える空洞部を有する。工具が閉鎖され、空洞部も閉鎖されると、工具の一部または工具の別の一部が基板で閉鎖される。空洞部が閉鎖されると、射出過程が開始される。プラスチック材料が空洞部へ、例えば工具のノズルシステムを通して搬送される。通例、調量システムはこのプラスチック加工プロセスでは、装置の軸に対して平行に配置される。通例、閉鎖された空洞部を備える工具もこの軸に配置される。
LIM射出成形では、1つまたは複数の成分の流体材料の他に、湿った材料、例えば熱硬化性樹脂も加工される。熱硬化性樹脂を加工するために、工具は加熱される。シリコーン加工の場合には、熱可塑性物質の場合よりもわずかな押し戻し発生する。さらにLIM射出成形と熱可塑性物質加工を組み合わせることもできる。
この方法の別の構成では、プラスチック加工プロセスとして圧縮成形法が使用される。圧縮成形法では、2つの主面を備える基板が工具の一部に張架される。またはこの工具の一部に装着される。一方、光学素子の輪郭を備える空洞を有する工具の別の一部は、対向して配置される。しかしLIM射出成形とは異なり、射出過程は開放された工具で行われる。このために調量システム(通例、静的ミキサまたは静的−動的ミキサ)は、有利には工具の側方に配置され、光学素子の輪郭を備える空洞部を直接、プラスチック材料により充填する。工具が閉鎖されると、プラスチック材料が空洞部に押し込まれ、これを一杯に充填する。トランスファー成形法では、空洞部を充填するのに必要なプラスチックの量が、工具への取り込みの前に測定され、別個の容器に取り込まれる。この容器からプラスチック材料が、工具が閉鎖されるときに調量システム、例えばピストンによって空洞に搬送される。流体トランスファー成形法ではこのようにして、流体プラスチック材料、例えばシリコーン材料が加工される。
製造方法の実施形態では、シートが工具に、有利にはプラスチック材料を空洞部に射出する前に取り付けられる。ここでとくに有利にはシートは、光学素子の輪郭を有する空洞部に直接当接される。このことは例えば真空によって達成される。プラスチック材料は、シートと基板との間の被覆部のために空洞部に取り付けられる。被覆部が形成されると、工具は再び開放され、シートが再び除去される。
シートによって有利には、プラスチック材料が工具に接触し、そこに付着してしまうことが阻止される。さらにシートを使用することにより、基板の非平坦性を補償することができ、基板がプラスチック材料により汚染されるのを少なくとも低減することができる。シートは有利には20μm以上、100μm以下の厚さを有する。シートは例えばエチレン−テトラフルオロエチレン(ETFE)を有するか、またはこの材料からなる。
工具は通例、加熱されるから、有利には耐熱性のシートが使用される。このシートは100℃以上、150℃以下の温度に対して耐熱性である。
シートに対して択一的にまたは付加的に、プラスチック材料が工具に付着するのを、工具を被覆することによって少なくとも緩和できる。工具は、プラスチック材料と接触する領域で被覆することができる。被覆として例えば、Ni−PTFEを有する、またはこの材料からなる層が適する。
とくに有利には被覆に、シリコーンまたはプラスチック材料としてのハイブリッド材料が使用される。ハイブリッド材料とは、少なくとも2つの主成分を有する材料であり、主成分の1つはシリコーンである。主成分の他にプラスチック材料は別の構成成分を補助物質として有することができる。これは例えば、黄化を回避する物質、可塑剤または離型剤である。しかしこのような構成成分は通例、プラスチック材料での質量割合は小さい。プラスチック材料の大部分は主成分である。
シリコーンを被覆として使用することは、シリコーンにはとりわけ温度安定性およびUV安定性があり、可視光線に対して高い透過率を有しているので有利である。
とくに有利にはハイブリッド材料は約50質量%のシリコーンと、約50質量%のエポキシ樹脂を有する
本方法の別の実施形態では、ハイブリッド材料は10質量%以上、70%質量以下のエポキシ樹脂を有する。
上記は主成分の相互の割合についてのものであり、補助物質のわずかな割合は考慮されていない。
本方法の別の実施形態によれば、プラスチック材料は接着促進剤を有し、この接着促進剤は被覆部と基板ないし半導体本体との付着を改善する。基板として例えばあらかじめ成形されたハウジング、あらかじめ成形されたリードフレーム、ヒートシンクを備えるあらかじめ成形されたリードフレーム、またはプリント回路基板(PCB)が使用される。さらに基板はセラミックまたは銅を有することができ、またはこれらの材料からなる。例えば基板として、直接ボンディング銅基板(DBC基板)を使用することができる。DBC基板は、例えばセラミックプレートからなるコアと、1つまたは2つの銅プレートを有する。銅プレートはコアと接続されている。DBC基板はとりわけ高い伝熱性を有する。さらにDBC基板の熱膨張率は、半導体本体の熱膨張率に適合することができる。
あらかじめ成形されたハウジングは、少なくとも2つの接続ストリップを備えるリードフレームとハウジング本体を有する。ハウジング本体は有利には成形材料からなり、リードフレームの周囲に、例えば射出成形、プレス加工、またはトランスファー成形により成形されている。成形材料は例えば有色、白色、または黒色に構成することができ、充填剤を備えるエポキシ、充填剤を備えるシリコーン、またはシリコーンとエポキシを備えるハイブリッド材料を有するか、またそれらの材料からなることができる。ここでリードフレームは有利には係留点をその表面に有する。係留点は例えばエッチングにより作製され、リードフレームとハウジング体との間の係留に用いる。
基板として構造化された金属リードフレームを使用することもできる。この金属リードフレームは、工具内での機械的固定のために少なくとも1つの切欠部を有する。このように構造化されたリードフレームは有利にはテープ、例えば接着シートを第2の主面上に有し、プラスチック材料による汚染を回避する。
本方法の実施形態では、半導体本体として薄膜半導体チップが使用される。薄膜半導体チップとして、エピタクシャルに成長されたビーム形成半導体層列を有する半導体本体が挙げられる。成長基板は次のように除去されるか、または薄くされる。すなわち薄膜半導体チップが単独では機械的に十分に安定ではないほどまでに除去されるか、または薄くされる。したがって薄膜半導体チップの半導体層列は有利には支持体の上に配置される。支持体は半導体本体を機械的に安定させ、有利には成長基板から半導体本体の半導体層列のために析出される。さらに有利には支持体とビーム形成半導体層列との間に反射層が配置される。この反射層は、半導体層列のビームを薄膜半導体チップのビーム放射性前面に向かって偏向する。ビーム形成半導体層列は有利には、20μmまたはそれ以下の範囲、ことに10μmの範囲の厚さを有している。
この種の薄膜半導体チップの原理については、例えばI. Schnitzer等によるAppl. Phys. Lett. 63 (16), 18. Oktober 1993, 2174-2176に記載されており、この刊行物を本願の参考文献とする。EP0905797A2およびWO02/13281A1に、薄膜発光ダイオードチップの例が記載されている。その点に関しては、これらの開示内容は引用によって本発明に含まれるものとする。
薄膜発光ダイオードチップは良好な近似ではランベルト表面放射器である。したがって、ビーム形成半導体本体として薄膜半導体層列を備える光電構成素子に、光学構成素子を設けるのが有利である。これにより光電構成素子の放射特性を所望のように調整することができる。
本方法の別の実施形態では、半導体本体の前面上に波長変換層が取り付けられる。波長変換層は少なくとも1つの波長変換物質を有する。この波長変換物質は第1の波長領域にある半導体本体のビームを、第1の波長領域とは異なる第2の波長領域にあるビームに変換する。通例、第2の波長領域に変換されたビームは、第1の波長領域の変換されないビームよりも長波長である。
このような波長変換層は、例えばWO97/50132に開示されており、この開示内容は引用によって本願の開示内容に含まれるものとする。
波長変換物質は例えば、以下の材料から構成されたグループから選択される:すなわち、希土類金属でドーピングされたガーネット、希土類金属でドーピングされたアルカリ土類硫化物、希土類金属でドーピングされたチオガレート、希土類金属でドーピングされたアルミ酸塩、希土類金属でドーピングされたオルトケイ酸塩、希土類金属でドーピングされたクロロシリケート、希土類金属でドーピングされたアルカリ土類ケイ素窒化物、希土類金属でドーピングされた酸窒化物、希土類金属でドーピングされたアルミニウム酸窒化物を有するグループも波長変換材料として使用するのに適している。
とくに有利には波長変換物質として、CeドーピングされたYAG波長変換材料(YAG:Ce)が使用される。波長変換物質の粒子は接合剤に埋め込むことができる。結合剤は、以下の物質からなるグループから選択される:熱可塑性材料、ポリスチロール、ラテックス、透明ゴム類、ガラス、ポリカーボネート、アクリレート、テフロン、シリケート、水ガラス、ポリビニル、シリコーン、エポキシ樹脂、PMMA、またはシリコーン、エポキシ樹脂ないしはPMMAを備えるハイブリッド材料。
本発明の実施形態によれば、波長変換層の厚さ、ないし波長変換物質の濃度は次のように選択される。すなわち、半導体本体から放射される第1の波長領域の電磁ビームの一部は波長変換層によって変換されずにこれを透過するように選択される。この場合、第1の波長領域の変換されないビームと第2の波長領域の変換されたビームは混合し、光電構成素子は第1の波長領域のビームと、第2の波長領域のビームとの混合ビームを送出する。このようにして、CIE標準表色系の白色領域内に色位置を有する混合ビームを放射する光電構成素子が得られる。このために例えば、青色スペクトル領域から電磁ビームを送出する半導体本体が使用され、波長変換物質は第1の波長領域のこの青色ビームの一部を黄色ビームに変換する。これに適する波長変換物質は、例えばYAG:Ceである。
本方法の有利な実施形態によれば、基板の第1の主面に密閉層が取り付けられる。とくに有利には密閉層は第1の主面の部分に取り付けられる。この部分は、本方法の実施中に、光学素子の輪郭を有する工具の部分と接触するように設けられている。これにより密閉層は、工具が封鎖されると少なくとも部分的に、工具との共通の境界面を形成する。とくに有利には、光学素子が取り付けられる、基板の第1の主面の領域には密閉層がない。この構成で密閉層と光学素子は共通の境界面を有する。
密閉層はとりわけ基板の粗度を調整するために設けられ、空洞を密に閉鎖するのに寄与する。このようにして基板がプラスチック加工プロセス中に汚染されるのを回避することができる。このような汚染はとりわけ流体プラスチック材料、例えばシリコーンを使用する場合に発生する。とりわけ汚染が、光電半導体構成素子と後で接触接続するために用いる基板の領域に発生すると、この汚染部を別個の方法ステップで除去することが必要になる。さらに密閉層は、プラスチック材料と基板との間の接着促進剤の機能を引き受けることができる。このために密閉層は有利に少なくとも部分的に、被覆が取り付けられるのと同じ基板の主面の領域にも取り付けられる。この構成では、密閉層と光学素子は有利には共通の境界面を有する。
有利には密閉層はフレキシブルかつソフトに構成されており、これにより工具の閉鎖時に撓むことができる。しかし及ぼされる閉鎖圧によって基板から剥離したり、損傷を受けたりすることはない。密閉層は有利には5μm以上、100μm以下の厚さを有する。さらに密閉層は有利には、A30以上、A90以下のショア硬さを有する。
密閉層は、例えばシルクスクリーン、タンポン印刷のようなプリント法またはインクジェット法により取り付けることができる。
密閉層は例えばポリイミドまたはシリコーンを有するか、またはそれらの材料からなる。
さらに密閉層は例えば乾燥レジストを有するか、またはこの材料からなる。乾燥レジストを有するか、またはこの材料からなる密閉層は有利にはリソグラフ法によって、基板の第1の主面に取り付けられる。
本方法の別の構成では、密閉層として金属化部が基板に取り付けられる。この金属化部は有利には以下の材料の1つを有するか、または以下の材料の1つからなる。銀、金、錫。とくに有利には金属化部は30μmよりは厚くない。
本方法の別の有利な構成では、密閉層は構造化して基板に取り付けられる。これにより有利には、空気が閉鎖された空洞から抜けることができる。これにより空洞部をプラスチック材料により充填するのが容易になり、したがって空洞部をより良好に成形することができる。
さらに密閉層は、例えば構造化されて基板に取り付けられるシートとすることもできる。このシートは構成部材内に残ることも、少なくとも部分的に基板から除去することもできる。
実施形態によれば、密閉層は接着促進剤を含み、この接着促進剤は密閉層と基板との接着を改善する。
本方法の他の実施形態では、工具の形状コアは排気チャネルを有する。これによって有利には同様に、閉鎖された工具を、プラスチック加工プロセス中に排気することができる。
さらに形状コアの表面も、これが基板の表面または密閉層の表面とともに排気チャネルを形成するようにセットバックすることができる。
本方法の別の構成では、工具と、光学素子の輪郭を備える空洞とが射出成形過程の前に真空にされる。工具を真空にすることにより遊有利には、とくに良好に空洞を充填することができる。
本方法の別の構成では、電磁ビームを形成するのに適する複数の半導体本体が基板の第1の主面に取り付けられる。次に光電半導体本体のビームに対して透明な被覆部が少なくとも半導体本体の前面の上に取り付けられる。この半導体本体で被覆部は光学素子として構成されており、光学素子の輪郭を有する閉鎖された空洞部が使用される。被覆部を取り付けた後、基板は個別の構成部材に個別化される。これにより複数の光電構成部材を同時に作製することができる。このようにして構成部材に対するプロセス加工時間が格段に短縮される。
本方法の別の構成では、複数の基板が1つのロールに取り付けられる(ロール・ツー・ロール・プロセス)。さらに基板を、ローラに巻き取られる支持ベルトに配置することもできる。
同様に複数の構成部材を同時に完成することもできる。この場合、被覆部を取り付けるためにプラスチック加工プロセスを使用すると、完成すべき構成部材の取扱いが簡単になる。なぜならロールをプラスチック加工プロセスによって案内することができるからである。このようにして構成部材を取り扱うための、例えばピックアンドプレース装置を省略することができる。
ロール・ツー・ロール・プロセスでは、有利にはスペースホルダがロールに取り付けられる。このようにして半導体本体の損傷またはその電気的接触を、加工プロセスの際に回避できる。
本発明の方法の別の構成では、基板が第1の主面に少なくとも1つの隆起部を有し、この隆起部は有利にはドーム状に構成されている。とくに有利には隆起部は、配置される基板の第1の主面の、被覆部が領域に配置される。この隆起部によって、基板と被覆部との間で良好な係留を達成することができる。
さらに基板はその第1の主面上に、工具の形状コアに対するセンタリング補助部としての構造体を有する。この構造体は有利には基板の第1の主面の次の領域上にある。すなわち、光学素子の輪郭を有する工具を閉鎖する際に、この工具の外となる領域上にある。とくに有利にはセンタリング補助部は次のように基板の第1の主面上に配置される。すなわち、光学素子の輪郭を備える工具がセンタリング補助部により面一に包囲されるように配置される。
本方法の別の実施形態によれば、基板は第1の主面上に、少なくとも1つのパッキンエレメントを有する。有利にはパッキンエレメントは、光学素子が取り付けられる第1の主面の領域の周囲に周回して構成されている。ここでとくに有利にはパッキンエレメントは閉じた形状を形成する。すなわちパッキンエレメントには開口箇所がない。パッキンエレメントは例えば閉じたリング、円形リングを光学素子の周囲に形成する。とくに有利にはパッキンエレメントは光学素子とともに側方で閉鎖される。とりわけ光学素子とパッキンエレメントは共通の境界面を有する。
パッキンエレメントの役目は、光学素子の輪郭を有する空洞を、工具が閉鎖される際に密閉することである。したがってパッキンエレメントは有利には、光学素子の輪郭を有する工具の少なくとも一部を密に密閉する。とりわけ有利にはパッキンエレメントは次のように、光学素子の輪郭を有する工具の一部と密に閉鎖される。すなわちプラスチッキ材料が射出成形過程中に空洞からしみ出ないか、または構成素子の機能に対して無視できる程度に少量のプラスチック材料しかしみ出ないように密に閉鎖される。
とくに有利にはパッキンエレメントは、工具および/または基板の形状、面、および寸法公差を補償する。
パッキンエレメント例えばシールリップとすることができる。
実施形態によればパッキンエレメントは、少なくとも部分的に三角形、台形、または部分的に楕円形に構成された断面を有する。
さらにパッキンエレメントは有利には弾性材料を有する。弾性パッキンエレメントは有利には工具を閉鎖する際に変形することができ、とくに良好な密閉が工具とパッキンエレメントとの間で発生する。とりわけ基板はパッキンエレメントに対して硬い材料を有する。したがって基板自体は、工具の閉鎖の際に変形しない。
弾性パッキンは例えば以下の材料の少なくとも1つを有するか、または以下の材料の少なくとも1つからなる。シリコーン、弾性プラスチック、例えばソルダーレジストのようなラッカー。
パッキンエレメントは例えば基板の第1の主面に接着されるか、またはプリントされる。
さらに、パッキンエレメントを基板に組み込むこともできる。パッキンエレメントと基板が異なる材料を有する場合、パッキンエレメントを例えば多成分射出成形により基板に組み込むことができる。さらに基板が溝を有し、この溝にパッキンエレメントを装着することも可能である。
ここに説明した方法により作製することのできる光電構成素子はとりわけ:
・第1の主面と、該第1の主面に対向する第2の主面を備える基板と、
・電磁ビームを、基板の第1の主面にある表面から放射する半導体本体と、
・半導体本体の表面上にある被覆部とを有し、該被覆部は光学素子として構成されており、光学構成素子に組み込まれている。
有利には第1の主面および第2の主面は相互に少なくとも部分的に面平行に配置される。とりわけ有利には2つの主面の、光学素子が取り付けられる部分は相互に面平行に配置される。
光電構成素子がパッキンエレメントを有する場合、このパッキンエレメントは有利には基板の第1の主面の面平行な領域に配置される。
光電構成素子のビーム形成半導体本体は、対向しており部分的に面平行な2つの主面を有する基板に取り付けられるから、被覆部を取り付けるために、光学素子の輪郭を備える閉じた空洞を使用することができる。なぜなら半導体本体を備える基板は、空洞へのインサート部材として挿入するのに適するからである。基板が例えば半導体本体用の取付け面の横に別の素子を有し、この素子は主面を基準にして傾斜して配置されており、例えば電気端子である場合、このような基板は上記の目的には適さない。なぜなら光学素子の輪郭を有する空洞を閉鎖することができないからである。
光電構成素子の構成では、半導体本体の前面と被覆部との間に波長変換層が配置される。
別の構成では、被覆部はシリコーンまたはハイブリッド材料を有する。改善形態は、ハイブリッド材料は50%のシリコーンと50%のエポキシ樹脂を有する。別の改善形態では、ハイブリッド材料は10%以上、70%以下のエポキシ樹脂を有する。
光電構成素子の別の構成では、基板としてあらかじめ成形されたハウジング、あらかじめ成形されたリードフレーム、ヒートシンクを備えるあらかじめ成形されたリードフレーム、またはプリント回路基板(PCB)が使用される。別の改善形態では、基板はセラミックおよび/または銅を有する。
別の実施形態では、半導体本体は薄膜半導体チップである。
光電構成素子の別の実施形態によれば、基板の第1の主面に密閉層が取り付けられる。密閉層は例えば乾燥レジストを有する。択一的に密閉層として金属化部を取り付けることもできる。密閉層は、改善形態では構造化されて取り付けられる。
光電構成素子の有利な構成では、基板が第1の主面に少なくとも1つの隆起部を有し、この隆起部は有利にはドーム状に構成されている。
基板はその第1の主面上に、形状コアに対するセンタリング補助部としての構造体を有する。
本方法の別の実施形態によれば、基板は第1の主面上に、少なくとも1つのパッキンエレメントを有する。パッキンエレメントは例えば、光学素子が取り付けられる第1の主面の領域の周囲に周回して取り付けられている。パッキンエレメントの断面は、例えば少なくとも部分的に三角形、台形、または楕円の形式に構成されている。改善形態では、パッキンエレメントは光学素子とともに側方で閉鎖される。とりわけ光学素子とパッキンエレメントは共通の境界面を有する。さらにパッキンエレメントは弾性材料を有する。別の構成では、パッキンエレメントは基板の第1の主面に接着またはプリントされるか、基板に組み込まれる。
本発明のさらなる利点、有利な実施形態および発展形態は、図1から15に関連して以下に説明する実施例から明らかになる。
実施例による光電半導体本体を備える基板の概略的断面図である。 実施例による方法ステップ中の装置の概略的断面図である。 別の方法ステップ中の、図2の装置の概略的断面図である。 図4A−Dは実施例による種々の方法ステップでの装置の概略的断面図であり、図4Eは図4Bの方法ステップの択一的実施例での装置の概略的断面図である。 方法ステップ中の実施例による光電構成素子の概略的断面図である。 方法ステップ中の実施例による別の光電構成素子の概略的断面図である。 方法ステップ中の実施例による別の光電構成素子の概略的断面図である。 方法ステップ中の別の実施例による2つの光電構成素子の概略的断面図である。 それぞれの方法ステップ中の光電構成素子の概略的断面図である。 それぞれの方法ステップ中の光電構成素子の概略的断面図である。 それぞれの方法ステップ中の光電構成素子の概略的断面図である。 それぞれの実施例によるパッキンエレメントの概略的断面図である。 それぞれの実施例による光電構成素子の概略的断面図である。 それぞれの実施例による光電構成素子の概略的断面図である。 それぞれの実施例による光電構成素子の概略的断面図である。
実施例および図面において、同一の構成要素または同じ働きをもつ構成要素にはそれぞれ同じ参照符号が付されている。図示のエレメントは必ずしも縮尺通りに描かれてはいない。より良い理解のために個々の構成部材は部分的に強調して大きく描かれている。
基板1は図1の実施例によれば、第1の主面2と第2の主面3を有する。第1の主面2の上にはビーム形成半導体本体4、例えば薄膜半導体チップが取り付けられる。ここで半導体本体4は、基板の第1の主面上の端子箇所と、本実施例ではボンディングワイヤ6によって導電接続している。
基板1は、例えばあらかじめ成形されたハウジング、あらかじめ成形されたリードフレーム、ヒートシンクを備えるあらかじめ成形されたリードフレーム、またはプリント回路基板である。基板1はセラミックまたは銅を有することができ、またはこれらの材料からなる。例えば基板1として、セラミックプレートまたは銅プレート、またはDBS基板のようなこれら材料の層結合体を使用することができる。
さらに基板1として構造化された金属リードフレームを使用することもできる。この金属リードフレームは、工具内での機械的固定のために少なくとも1つの切欠部を有する。このように構造化されたリードフレームは有利にはテープを第2の主面上に有し、プラスチック材料による汚染を回避する。
図2の実施例による装置は、2つのテンションプレート7,8と、調量システム9、本実施例ではスクリュウーコンベアと、それぞれ1つのポンプを備える2つの容器10,11とを有する。テンションプレート7,8は相互に平行に配置されている。さらにテンションプレート7,8とスクリュウーコンベア9は共通の軸13に配置されている。スクリュウーコンベア9は軸13に沿って運動することができ、かつ軸13を中心に回転することができる(図2の矢印参照)。2つの容器10,11は、プラスチック材料14を入れるために設けられている。これらのプラスチック材料はそれぞれの容器からポンプによってスクリュウーコンベア9の方向に搬送される(図2の矢印参照)。
スクリュウーコンベアの代わりに、ピストン調量器を調量システム9として使用することもできる。
それぞれのテンションプレート7,8には、図2の装置では工具15の一部が張架されている。スクリュウーコンベア側のテンションプレートに張架された工具15の部分は、ノズルシステム16と、空洞18を備える形状コア17とを有する。空洞18はレンズ19にしたがい形成されている。すなわち空洞はレンズ19の輪郭を有する。
スクリュウーコンベア側のテンションプレート8に対向して別のテンションプレート7が配置されている。このテンションプレートには工具15の別の部分が取り付けられている。孔部15のこの部分は別の空洞18を有する。この空洞には、電気接続された図1の光電半導体本体4を備える基板1が挿インサート部材20として挿入されている。
本実施例では、基板1の第1の主面2と第2の主面3が、相互に面平行に構成されている。さらに半導体本体4のビーム放射する前面5と、この前面5に対向する半導体本体4の裏側30と相互に面平行に、かつ基板1の第1の主面2ないし第2の主面3に対して面平行に配置されている。さらに2つのテンションプレート7,8も、基板1の第1の主面2および第2の主面3に対して面平行に配置されており、したがって半導体本体4の表面5および裏側30に対しても面平行である。
プラスチック加工プロセスによって被覆部を、半導体本体4のビーム放射性表面5の上に取り付け、この被覆部が光学素子19として構成されるようにするため、工具15は次のように閉鎖される。すなわち、工具の両方の部分が相互に接触し、空洞18の側方で共通の境界面を形成するように閉鎖される。これは図3に示されている。閉鎖された状態で、工具15の空洞部18は光電半導体本体4の上に配置され、そこで光学素子19、ここではレンズの形態で閉じた中空空間を形成する。
択一的に、レンズ19に成形された空洞部18を有する工具の部分は、閉じた空洞部18が基板1の第1の主面2とともに形成されるようにすることもできる。この場合、工具15の両方の部分が相互に接触し、共通の境界面を形成することは必ずしも必要ではない。むしろこの場合、工具15の部分は基板の第1の主面2と接触し、これと共通の境界面を形成する。
工具15が閉鎖されると、スクリュウーコンベア9は軸13に沿って工具15の方向に、ノズルシステム16のゲートポイント21へ走行する。スクリュウーコンベア9の回転によってプラスチック材料14はノズルシステム16を通り、閉鎖された空洞部18へ射出される。
図2と図3の実施例のプラスチック加工プロセスは液体注入モールディング射出成形法とすることができる。このプラスチック加工プロセスにより有利には、被覆部を大量生産に適した形状とすることができる。この被覆部は同時に光学素子19として構成され、光学素子は光電構成素子の放射特性を所望のように形成する。液体注入モールディング射出成形法により、20秒から300秒のクロック時間が達成される。
被覆部用のプラスチック材料14として、シリコーンまたはシリコーンとエポキシ樹脂を含むハイブリッド材料を使用することができる。ハイブリッド材料は10%から70%の間のエポキシ樹脂を有することができ、有利には50%である。
シリコーンとハイブリッド材料は硬化していない状態では低い粘度を有する。この粘度は通例、1Pa以上、100Pa以下である。したがって、射出プロセス中に空洞部18側方の基板表面が汚染されないようにするため、空洞部18を良好に閉鎖することが重要である。このような汚染は、光電構成素子を後で電気接続する際に障害となり、光電構成素子の製造時に面倒な付加的取付けステップが必要となる。
空洞部18を良好に充填し、正確に成形できるようにするため、空洞部18を射出プロセス中に真空にすることができる。このために工具にはチャネルが設けられ、このチャネルは空洞部を真空ポンプと接続する(図示せず)。
基板1は対向する2つの面平行な主面2,3を有する。それらの主面から別の素子、例えば電気接続端子は突出していないから、半導体本体4を備える基板1は、挿入部材として工具15の空洞部18に挿入するのにとくに適する。このことは図2と3の実施例に示されている。しかし両方の主面2,3の側方では、例えば電気接続端子のようなエレメントが突出していることが多い。
図4Aから4Dの実施例は、図2と3の方法との相違として、圧縮成形法がプラスチック加工プロセスとして使用される。さらに図4Aから4Dは、複数の光電半導体構成素子が平行して作製されることを示している。
図4Aに示すように、基板1の第1の主面2上には複数の半導体本体4が配置されており、それぞれがボンディングワイヤ6によって電気接続されている。次に図4Bに示すように、基板1は工具15の一部に配置される。このことは例えば基板を挿入部材として工具15の空洞部18に挿入することにより行われる。工具15の部分に対向して、工具15の別の部分が平行に配置されている。この別の部分は半導体本体4に適合するように、レンズ19の輪郭を備える空洞部18を有する。工具15の側方には調量システム9が配置されている。この調量システムは、プラスチック材料14を射出プロセス中に、工具15が開放しているときに空洞部へ搬送する。調量システム9は本実施例では、静的−動的ミキサであり、例えば撹拌棒を備える調量器である。しかし択一的にスクリュウーコンベアを使用しても良い。
プラスチック材料14を空洞部18に取り込んだ後、2つの工具半部分15は、図4Cに矢印により概略的に示されるように閉鎖される。工具15の閉鎖の際に、プラスチック材料14は空洞部18に充満し、光学素子19の形状の被覆部を、それぞれの半導体本体4の前面に形成する。これが図4Dに示されている。
図1,2,3の実施例と同じように、基板1として図4Aから4Dの実施例でも、あらかじめ成形されたハウジング、あらかじめ成形されたリードフレーム、ヒートシンクを備えるあらかじめ成形されたリードフレーム、DBC基板またはプリント回路基板が使用される。基板1はセラミックまたは銅を有することができ、またはこれらの材料からなる。
プラスチック材料14として、図4Aから4Dの実施例では図1,2,3の実施例と同じ材料を使用することができる。
図4Eに示すように、プラスチック材料14を開放した工具15に調量システム9によって射出する前に、シート28が空洞部18と基板1との間に取り付けられる。本実施例でシート28は、工具15を閉鎖するとシート28が空洞部18に直接当接し、空洞部18がより良好に変形するように配置されている。シート28は、プラスチック材料14が工具壁と接触し、そこに不所望に付着するのを阻止する。シート28を工具壁の方向にもたらすために、例えば真空を使用することができ、シ―ト28は工具壁の方向に吸引される。
さらにシート28は工具15の閉鎖の際に基板1と工具の部分との間に残る。この部分は、光学素子の輪郭を備える空洞部18を有する方の部分である。シート28は基板1の一方の側に直接当接する。すなわちシートは基板1と共通の境界面を形成する。他方の側でシート28は工具15に直接当接する。すなわちシートは工具15と共通の境界面を形成する。これによりシート28は基板1と工具15の非平坦性を補償することができる。これにより有利には、空洞部18から基板12に達することのできるプラスチック材料14の量が減少される。
被覆が形成されると、工具15は再び解放され、シート28が再び除去される。
工具15は通例、加熱されるから、有利には耐熱性のシート28が使用される。このシートは100℃以上、150℃以下の温度に対して耐熱性である。
シートは有利には20μm以上、100μm以下の厚さを有する。シート28は例えばエチレン−テトラフルオロエチレン(ETFE)を有するか、またはこの材料からなる。
シート28とは択一的にまたは付加的に、密閉層22を基板1に取り付けることができる。有利にはこのような密閉層22は、その材質がプラスチック材料と付着しない工具と関連して使用される。そのために工具を例えば被覆することができる。
図5の実施例による光電構成素子は基板1として、ヒートシンクを備えるあらかじめ成形されたリードフレームを有する。基板1の第1の主面2の上には、ビーム形成に適する光電半導体本体4が取り付けられている。光電半導体本体4はボンディングワイヤ6によって電気コンタクトされている。半導体本体4の側方では、基板1の第1の主面2上に密閉層22が設けられており、この密閉層は基板1の非平坦性を補償するために使用される。
さらに図5の実施例による光電構成素子は、半導体本体の被覆部を前面上に有する。この被覆部は光学素子19の形状、本実施例ではレンズの形状に構成されており、半導体本体4の電磁ビームに対して透明である。
半導体本体4の被覆部4はプラスチック加工プロセスにより、本実施例では図1から3に基づいてすでに説明した液体注入モールディング射出成形法により作製される。
図5はさらに、工具15の形状コア17を示す。この形状コアはすでに上に説明したようにレンズの輪郭を備える空洞部18を有する。形状コア17は側方にゲートポイント21を有し、このゲートポイント21を通ってプラスチック材料14が射出プロセス中に空洞部189に入り込むことができる。基板1が被覆部の外で射出プロセス中に汚染されるのを回避するために、図5の実施例では密閉層22が基板1の第1の主面2上に取り付けられている。密閉層22はとりわけ、形状コア17が工具15の閉鎖時に載置されることになる基板1の領域に取り付けられている。ここで密閉層22の役目は基板の非平坦性を補償することであり、このような非平坦性はとりわけセラミック基板の場合に存在することがある。
密閉層22は例えば乾燥レジストを有するかまたはその材料から成る。密閉層22は例えばシルクスクリーン、タンポン印刷、インクジェット法のような印刷方法によって取り付けることができる。さらに密閉層22として金属化部またはシートを、基板1の第1の主面2上に取り付けることができる。さらに密閉層22は構造化して取り付けることができる。このことは例えば、密閉層が空洞部を排気するためのチャネルを射出プロセス中に有するように行う。密閉層22と光学素子19は有利には共通の境界面を有する。
さらに図5の実施例では、工具15の形状コア17の表面171が、ゲートポイント21に対向する側の密閉層に切欠部を有する。これにより切欠部と密閉層22は排気チャネル29を形成する。言い替えると形状コア17の表面は、密閉層22とともに排気チャネル29を形成するようにセットバックされている。
排気チャネル29を介して、射出プロセス中に空洞18を排気することができる。これによりレンズ形状の正確な成形が可能である。
図6の実施例の光電構成素子は、基板1を除いて図5の実施例の光電構成素子と同じである。図6の実施例では、基板1が側方に構造体23を有する。この構造体は本実施例では、例えば半導体本体4の周囲に形成することのできる傾斜であり、射出プロセス中に形状コア17のセンタリング補助として用いられる。このために構造体23は有利には、工具15が閉鎖されると形状コア17の周囲に延在するように基板1に配置されている。さらに基板1は図6の実施例では2つの接続ストリップ31を有する。これらの接続ストリップはハウジング本体32から側方に突出している。ここで接続ストリップ31は、基板1の2つの主面3に対して面平行である。さらにセンタリング補助内にあり、半導体本体4ならびに密閉層22が配置されている第1の主面2の一部も、第2の主面3に対して面平行に構成されている。
ハウジング本体32は例えば以下の熱可塑性材料の少なくとも1つを有するか、または以下の材料の少なくとも1つからなる:PPA,LPC,PEEK。
図7の実施例による光電構成素子も、図5と6による光電構成素子から実質的に基板1の構成の点で異なる。基板1として本実施例では、密閉層22として金属化部を備え、セラミックからなるベースプレートが使用されるさらに基板1の第1の主面2は密閉層22に接していて、周回するドーム状の隆起部24を有する。この隆起部は被覆部に突入しており、この被覆部を基板1とより良好に係留する。係留は例えば、被覆部と基板との間の接触面を、ドーム状の隆起部により高めることによって、またはドーム状の隆起部24を外側または内側に切り込むことによって行うことができる。周回するドーム状の隆起部24とは択一的に、個々のまたは複数の別個のドーム状隆起部を基板1の第1の主面2上で使用することもできる。
図8は、ロール・ツー・ロールプロセスで複数の関連する基板1が同時に(本実施例では例として2つの基板1が図示されている)加工される方法の実施例を示す。基板1として例えばロールに取り付けられたリードフレームを使用することができる。基板1のそれぞれの第1の主面2にはそれぞれ1つの光電半導体本体4が取り付けられ、これはボンディングワイヤ6によって導電性にコンタクトされている。半導体本体4の側方で基板1はその第1の主面2上に密閉層22を有する。これは図5から7に基づいてすでに説明したのと同じである。ここで密閉層22は、第1の主面2の、第2の主面3に対して辺平行に延在する部分の上に配置されている。光電半導体本体4を保護するためにオプションとして、スペースホルダを半導体本体の上に配置することができる。このスペースホルダは分かりやすくするために図8には図示されていない。さらに基板1の上に図8は、2つの空洞部18を備える形状コア17を示す。空洞部18はレンズの輪郭を有し、半導体本体4の上に配置されている。空洞部18は相互にチャネルと接続されており、このチャネルを通ってプラスチック材料14が浸入することができる。さらに形状コア17は側方にセットバックされており、これにより空洞部18を排気することができる。
光電半導体本体4のビーム放射性の表側の面5の上には、図8の実施例でそれぞれ1つの波長変換層25が取り付けられている。本実施例で波長変換層25は、結合剤27に埋め込まれた波長変換物質26の粒子を含む。波長変換物質26として、一般的説明部分ですでに挙げた材料の1つの使用することができる。同様に結合剤27として、一般的説明部分ですでに挙げた材料の1つが適する。
同時に複数の光電構成素子を作製するために、複数の光電半導体本体4を1つの基板1または複数の関連する基板1の上に取り付け、それぞれ被覆部を半導体本体4の表側の面に取り付けることもできる。ここで前記被覆部は光学素子として構成されており、光学素子19の輪郭を有する閉鎖された空洞部18を使用して形成される。このためにプラスチック加工プロセス、例えばLIM射出成形法または圧縮成形法が、上に説明したように使用される。しかし上記の実施例との相違で、光学素子19の輪郭を備える複数の空洞部18を有する工具15が使用される。被覆部を取り付けた後、個々の光電構成部材は、例えば鋸により個別化される。
図9,10,11による実施例の方法では、基板1があらかじめ成形されたハウジングとして構成されている。あらかじめ成形されたハウジングはハウジング本体32を有し、このハウジング本体32はプラスチックと、リードフレームの一部である2つの電気接続ストリップ31を有する。ハウジング本体32は第1の主面2と第2の主面3を有する。第2の主面3は第1の主面2に対向している。さらにハウジング本体32は第1の主面2に切欠部33を有する。この切欠部33には半導体本体4が取り付けられる。切欠部33の側方に配置された、第1の主面2の領域は第2の主面3に対して面平行に構成されている。さらに電気接続ストリップ31も第2の主面3に対して面平行に構成されている。
2つの接続ストリップ31は、接続ストリップ31の表面の一部が切欠部33の表面の一部を形成するようにハウジング本体32に取り付けられている。
半導体本体4は、その裏側30と接続ストリップ31の一方とが導電接続されるように取り付けられている。このことは例えば導電性接着剤によって達成される。他方の接続ストリップ31と半導体本体4は、ボンディングワイヤ34を介してその表側の面5で導電接続されている。
さらに第2の主面3に対して面平行に構成された、ハウジング本体32の第1の主面2の領域には、パッキンエレメント35が取り付けられている。パッキンエレメント35は本実施例では、切欠部33の周囲に閉じたリングを形成するように切欠部33を完全に周回して配置されている。さらにパッキンエレメント35は、図9,10,11による実施例では弾性材料を有し、三角形の横断面を有する。
図10に示すように、切欠部33取り付けられた半導体本体4を備えるハウジング1は工具15の一部に挿入される。工具15の別の一部は、光学素子19の輪郭を備える空洞部18を有する。これは被覆部の実施例と同様である。工具15が閉鎖されると、光学素子19の輪郭を備える工具15の部分は、基板1の第1の主平面2の、第2の主面3に対して面平行な部分の上に次のように載置される。すなわち光学素子19の輪郭が半導体本体4の上に閉じた空洞部18を形成するように載置される。パッキンエレメント35と、光学素子19の輪郭を有する工具15の空洞部18は、作製すべき光学素子19の輪郭がパッキンエレメント35により側方で閉鎖されるように相互に配置される。
図11に概略的に示された別の方法ステップでは、閉鎖圧が工具15にもたらされ、これによりパッキンエレメント35は変形し、空洞部18は側方で密閉される。ここでは面圧力を制御することによって、閉鎖圧を通常小さくすることができ、これにより低減された力が構成部材に及ぼされる。空洞部18をプラスチック材料14、例えばシリコーンにより充填することができる。ここでパッキンエレメント35は、基板1の第1の主面2に達するプラスチック材料14の量を少なくとも低減する。
図12Aから12Eの実施例によるパッキンエレメント35は基板1の第1の主面2に取り付けられている。ここで図12Aから12Cの実施例によるパッキンエレメント35は三角形に構成された横断面を有する。
図12Aの実施例によるパッキンエレメント35は、基板1および基板1に集積される材料と同じ材料を有する。パッキンエレメント35は本実施例では基板1と共通に、例えば射出成形法により作製される。
図12Bの実施例によるパッキンエレメント35は、基板1の材料とは異なる材料を有する。さらに、パッキンエレメント35を基板1に組み込むことができる。基板1が射出成形法により作製されるなら、基板1とパッキンエレメント35を例えば1つの多成分射出成形法により作製することができる。択一的に基板1が溝を有し、この溝に別個に作製したパッキンエレメント35を装填することもできる。
図12Cの実施例によるパッキンエレメント35は、図12Bの実施例のパッキンエレメント35と同じ材料を有し、この材料は基板1の材料とは異なる。パッキンエレメント35は本実施例では、基板1の第1の主面2の上に、例えば接着またはプリントにより取り付けられている。
図12Dの実施例によるパッキンエレメント35は、図12Aから12Cの実施例によるパッキンエレメント35との相違として、台形の横断面を有する周回リングとして構成されている。図12Aの実施例によるパッキンエレメント35と同じように基板1に、例えば射出成形により組み込まれている。
図12Eの実施例によるパッキンエレメント35は、図12Aから12Cの実施例によるパッキンエレメント35との相違として、部分的に楕円の横断面を有するように構成されている。図12Aおよび12Dの実施例によるパッキンエレメント35と同じように基板1に、例えば射出成形によって組み込まれている。
図12Aから12Eまでの実施例によるパッキンエレメント35は有利には、0.05mm以上、0.5m以下の高さを有する。
パッキンエレメント35は、例えばハウジング本体32と同じ材料から作製されている。パッキンエレメント35は例えば、以下の熱可塑性材料の1つからなるか、または以下の熱可塑性材料の1つを有する。PPA,LCP,PEEK。
さらにパッキンエレメント35は弾性材料または変形可能材料から作製することができ、基板は剛性材料から作製される。ここで基板、例えばハウジング本体32は上記の熱可塑性材料の1つを有し、パッキンエレメント35は例えばシリコーン材料、弾性材料、またはソルダーレジストのようなラッカーを有する。
図13の実施例による光電構成素子は、図9から11に基づいて説明した方法ステップにより作製される。したがって、図9から11に基づいて説明した光電構成素子の特徴を有する。
図13の実施例による構成素子の電気接続ストリップ31は、基板1の第2の主面3の方向に曲げられている。
図13による光電構成素子の光学素子19はシリコーン材料を有し、レンズ19として構成されている。レンズ19はレンズ脚部36を有し、このレンズ脚部は側方でパッキンエレメント35により閉鎖されている。パッキンエレメント35は本実施例では、すでに図12Dに基づき説明したように台形の横断面を有する。レンズ脚部36を光吸収性の材料から作製されたパッキンエレメント35により側方で閉鎖することによって、有利にはレンズ脚部36から不所望にも側方で漏出する散乱光が低減される。このパッキンエレメント35は有利には以下の材料の1つを有するか、または以下の材料の1つからなる。PPA、LCP、着色されたエラストマー、着色されたシリコーン。
図14の実施例による光電構成素子は、図13の実施例による光電構成素子との相違として導電プレートを基板1として有する。導電プレートとして例えば金属コアボードを使用することができる。さらに導電プレートはセラミックまたはガラス繊維強化エポキシ樹脂を有することができる。導電プレートは例えば、電子工学産業で通常の以下の材料の1つを有する。FR4,FR5,BT。
導電プレートはその第1の主面2上に金属化部37を有する。この金属化部37はさらに導電プレート1の側面上に形成されており、導体プレートの第2の主面3上では部分的に形成されている。
半導体本体4は、導体プレートの第1の主面2上の金属化部37に、半導体本体4の裏面30と金属化部37とが導電接続されるように取り付けられている。半導体本体4の表側の面5は金属化部37の別の部分と導電接続されており、金属化部37は短絡が生じないように構造化されている。
パッキンエレメント35は本実施例では、導電プレート1の金属化部37に直接接触するように半導体本体4を周回して取り付けられている。パッキンエレメント35は例えば、金属化部37にプリントするか、または接着することができる。さらに金属化部37はパッキンエレメント35の側方でそれぞれ外部接続部38を形成する。この接続部は、光電構成素子を外部で電気コンタクトするために設けられている。
図14の実施例による光電構成素子のその他のエレメントおよび特徴、とりわけレンズ19とレンズ脚部36は、図13の実施例に相応して構成することができる。したがってこれらについて詳細な説明は繰り返さない。
図15の実施例による光電構成素子も、図13による光電構成素子とは実質的に基板1の構成の点で異なる。図15の光電構成素子のその他のエレメントおよび特徴は、図13ないし図9から11に基づいてすでに説明したように構成することができる。
図15の光電構成素子の基板1は、図13の実施例の光電構成素子と同じように変形されたハウジング本体32を有する。このハウジング本体32内には導電ストリップ39が延在している。導電ストリップ39は少なくとも部分的にハウジング本体32の切欠部33の表面を形成し、この表面に半導体本体4が取り付けられている。図13の実施例による基板1との相違として、導電ストリップ39はハウジング本体32の側方で2つの接続ストリップを形成していない。むしろ導電ストリップはハウジング本体32の側方でそれぞれ外部接続箇所38として、例えばはんだ接点として構成されており、本実施例ではハウジング本体32の第2の主面3に対して面平行の面を有する。
図15の実施例による光電構成素子のその他のエレメントおよび特徴、とりわけレンズ19とレンズ脚部36ならびにパッキンエレメント35は、図13の実施例に相応して同様に構成することができる。したがってこれらについて詳細な説明は繰り返さない。
本発明は実施例に基づいた説明に制限されるものではない。すなわち本発明はあらゆる新規の特徴ならびにそれらの特徴のあらゆる組合せを含むものであり、これにはことに特許請求の範囲に記載した特徴の組合せ各々が含まれ、このことはそのような組合せ自体が特許請求の範囲あるいは実施例に明示的には記載されていないにしてもあてはまる。

Claims (15)

  1. 光電構成素子を製造する方法において、次のステップを有する;
    ・第1の主面(2)と、該第1の主面(2)に対向する第2の主面(3)を備える基板(1)を作製するステップ、
    ・基板(1)の第1の主面(2)にある表側の面(5)から電磁ビームを放射する半導体本体(4)を固定するステップ、
    ・光電半導体本体(4)のビームに対して透明な被覆部を、半導体本体(4)の少なくとも表側の面(5)の上に取り付けるステップ、
    前記半導体本体で前記被覆部は光学素子(19)として構成されており、光学素子(19)の輪郭を有する閉鎖された空洞部(18)を備える工具を使用して取り付けられる、ことを特徴とする方法。
  2. 請求項1記載の製造方法において、
    前記被覆部は、プラスチック加工プロセスによって取り付けられ、
    プラスチック加工プロセスとして、液体注入モールディング射出成形法(LIM射出成形法)、液体トランスファー成形法、または圧縮成形法が使用される方法。
  3. 請求項1または2記載の製造方法において、
    シート(28)が工具(15)に挿入される方法。
  4. 請求項1から3までのいずれか一項記載の製造方法において、
    被覆部として、プラスチック材料(14)としてのシリコーンまたはハイブリッド材料が使用される方法。
  5. 請求項1から4までのいずれか一項記載の製造方法において、
    基板(1)として、あらかじめ成形されたハウジング、あらかじめ成形されたリードフレーム、ヒートシンクを備えるあらかじめ成形されたリードフレーム、またはプリント回路基板(PCB)が使用される方法。
  6. 請求項1から5までのいずれか一項記載の製造方法において、
    基板(1)の第1の主面(2)上に密閉層(22)が取り付けられる方法。
  7. 請求項1から6までのいずれか一項記載の製造方法において、
    工具(15)の形状コア(17)は排気チャネル(29)を有し、および/または
    工具(15)の形状コア(17)の表面(171)は、これが基板(1)の表面または密閉層(22)の表面とともに排気チャネルを形成するようにセットバックされる方法。
  8. 請求項1から7までのいずれか一項記載の製造方法において、
    空洞部(18)は、射出成形プロセスの前に排気される方法。
  9. 請求項1から8までのいずれか一項記載の製造方法において、
    ・電磁ビームを形成する複数の半導体本体(4)が、基板(1)の第1の主面(2)上に取り付けられ、
    ・光電半導体本体(4)のビームに対して透明な被覆部が少なくとも半導体本体(4)の表側の面(5)の上に取り付けられ、
    該半導体本体で前記被覆部は光学素子(19)として、光学素子(19)の輪郭を有する閉鎖された空洞部(18)を使用して形成され、
    ・被覆部を取り付けた後、基板(1)は個別の構成部材に個別化される方法。
  10. 請求項1から9までのいずれか一項記載の製造方法において、
    基板(1)は、その第1の主面(2)の上に少なくとも1つの、有利にはドーム状の隆起部(24)を有する方法。
  11. 請求項1から10までのいずれか一項記載の製造方法において、
    基板(1)はその第1の主面(2)上に、形状コア(17)に対するセンタリング補助部としての構造体(23)を有する方法。
  12. 請求項1から11までのいずれか一項記載の製造方法において、
    基板(1)はその第1の主面(2)上に少なくとも1つのパッキンエレメント(35)を有し、
    該パッキンエレメントは、第1の主面(2)の領域を周回するように構成されており、
    該第1の主面には光学素子(19)が取り付けられ、パッキンエレメントは光学素子(19)により側方が閉鎖される方法。
  13. 請求項12記載の製造方法において、
    パッキンエレメント(35)の断面は、少なくとも部分的に三角形、台形、または楕円の形式に構成されている方法。
  14. 請求項12または13記載の製造方法であって、
    パッキンエレメント(35)は弾性材料を有する方法。
  15. 光電構成素子において、
    ・第1の主面(2)と、該第1の主面(2)に対向する第2の主面(3)を備える基板(1)と、
    ・基板(1)の第1の主面(2)にある表側の面(5)から電磁ビームを放射する半導体本体(4)と、
    ・半導体本体(4)の表側の面(5)上にある被覆部とを有し、
    該被覆部は光学素子(19)として構成されており、光学構成素子に組み込まれており、
    ・基板(1)の第1の主面(2)上にパッキンエレメント(35)が取り付けられており、および/または
    前記基板(1)は、その第1の主面(2)上に少なくとも1つのパッキンエレメント(35)を有し、
    該パッキンエレメントは前記第1の主面(2)の領域を周回するように構成されており、
    該第1の主面には光学素子(19)が取り付けられ、パッキンエレメントは光学素子(19)により側方が閉鎖されている光電構成素子。
JP2010503349A 2007-04-16 2008-04-14 光電構成素子の製造方法および光電構成素子 Pending JP2010524269A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102007017855A DE102007017855A1 (de) 2007-04-16 2007-04-16 Verfahren zur Herstellung eines optoelektronischen Bauelementes und optoelektronisches Bauelement
PCT/DE2008/000626 WO2008125096A2 (de) 2007-04-16 2008-04-14 Verfahren zur herstellung eines optoelektronischen bauelementes und optoelektronisches bauelement

Publications (2)

Publication Number Publication Date
JP2010524269A true JP2010524269A (ja) 2010-07-15
JP2010524269A5 JP2010524269A5 (ja) 2011-06-23

Family

ID=39767773

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010503349A Pending JP2010524269A (ja) 2007-04-16 2008-04-14 光電構成素子の製造方法および光電構成素子

Country Status (8)

Country Link
US (1) US8435806B2 (ja)
EP (1) EP2136981B1 (ja)
JP (1) JP2010524269A (ja)
KR (1) KR101559593B1 (ja)
CN (1) CN101678569B (ja)
DE (1) DE102007017855A1 (ja)
TW (1) TWI368339B (ja)
WO (1) WO2008125096A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2024526728A (ja) * 2021-07-16 2024-07-19 エイエムエス-オスラム インターナショナル ゲーエムベーハー 複数の発光部品を製造する方法および部品

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009034370A1 (de) * 2009-07-23 2011-01-27 Osram Opto Semiconductors Gmbh Optoelektronisches Bauteil und Verfahren zur Herstellung eines optischen Elements für ein optoelektronisches Bauteil
DE102009055786A1 (de) 2009-11-25 2011-05-26 Osram Opto Semiconductors Gmbh Gehäuse, optoelektronisches Bauteil und Verfahren zur Herstellung eines Gehäuses
KR101114197B1 (ko) * 2010-08-09 2012-02-22 엘지이노텍 주식회사 발광 소자 및 이를 구비한 조명 시스템
DE102010034923A1 (de) 2010-08-20 2012-02-23 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Schichtverbunds aus einer Lumineszenzkonversionsschicht und einer Streuschicht
TW201313455A (zh) * 2011-09-28 2013-04-01 Ichia Tech Inc 將塑膠機構固著於金屬殼體之方法
KR101896661B1 (ko) * 2011-10-28 2018-09-07 엘지이노텍 주식회사 발광소자 패키지, 백라이트 유닛 및 영상표시장치
DE102013214793A1 (de) * 2013-07-29 2015-01-29 Trumpf Medizin Systeme Gmbh + Co. Kg Operationsleuchte und Verfahren zum Herstellen einer Operationsleuchte
DE102015113438B4 (de) 2015-08-14 2021-07-01 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Trägersubstrat für ein optoelektronisches Halbleiterbauteil
DE102016108369A1 (de) * 2016-05-04 2017-11-09 Osram Opto Semiconductors Gmbh Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelements
DE102017219325A1 (de) * 2017-10-27 2019-05-02 Zf Friedrichshafen Ag Spritzwerkzeug und Verfahren zur Abdichtung von Einlegeteilen
DE102018104382A1 (de) * 2018-02-27 2019-08-29 Osram Opto Semiconductors Gmbh Optoelektronisches bauelement und herstellungsverfahren
DE102019216723A1 (de) * 2019-10-30 2021-05-06 Robert Bosch Gmbh Mold-Modul
CN112810043B (zh) * 2020-12-15 2022-12-27 河北中瓷电子科技股份有限公司 塑料封装外壳的制备方法
DE102022121518A1 (de) * 2022-08-25 2024-03-07 Ams-Osram International Gmbh Verfahren zur herstellung einer vielzahl strahlungsemittierender bauelemente und strahlungsemittierendes bauelement
US20250144857A1 (en) * 2023-11-02 2025-05-08 Intel Corporation Molding system and molding method

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07221132A (ja) * 1993-12-06 1995-08-18 Fujitsu Ltd 半導体装置及びその製造方法並びに半導体装置ユニット及びその製造方法
JPH08236560A (ja) * 1995-03-01 1996-09-13 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH11317472A (ja) * 1998-03-06 1999-11-16 Toshiba Corp 半導体装置およびその製造方法
JP2002016093A (ja) * 2000-06-30 2002-01-18 Mitsumi Electric Co Ltd 半導体装置の製造方法
JP2003332634A (ja) * 2002-03-06 2003-11-21 Nichia Chem Ind Ltd 半導体装置およびその製造方法
JP2006027082A (ja) * 2004-07-16 2006-02-02 Towa Corp 半導体素子の樹脂封止成形方法
WO2007007959A1 (en) * 2005-07-13 2007-01-18 Seoul Semiconductor Co., Ltd. Mold for forming a molding member and method of fabricating a molding member using the same

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61283134A (ja) 1985-06-10 1986-12-13 Sharp Corp 樹脂封止型半導体装置の製造方法
JPS61283234A (ja) 1985-06-10 1986-12-13 Nec Corp アンテナ切換方法
JPH0563239A (ja) 1991-08-29 1993-03-12 Mitsubishi Cable Ind Ltd Led表示装置
JP2772447B2 (ja) 1992-02-04 1998-07-02 シャープ株式会社 光半導体装置の製造方法
CN1264228C (zh) * 1996-06-26 2006-07-12 奥斯兰姆奥普托半导体股份有限两合公司 发光半导体器件、全色发光二极管显示装置及其应用
US6365979B1 (en) * 1998-03-06 2002-04-02 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
DE10010461A1 (de) * 2000-03-03 2001-09-13 Infineon Technologies Ag Vorrichtung zum Verpacken elektronischer Bauteile mittels Spritzgußtechnik
JP4899252B2 (ja) 2001-04-27 2012-03-21 パナソニック株式会社 発光表示装置の製造方法
DE10214208B9 (de) * 2002-03-28 2006-12-28 Osram Opto Semiconductors Gmbh Gußform für ein elektronisches Bauelement und elektronisches Bauelement
JP2004200360A (ja) 2002-12-18 2004-07-15 Toppan Printing Co Ltd 固体撮像素子及びその製造方法
US6905643B2 (en) * 2002-12-04 2005-06-14 Dow Global Technologies Inc. Process for molding on a substrate
DE10335078B4 (de) 2003-07-31 2008-04-03 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Bauelements mit einem formgebend umhüllten Leadframe und Bauelement mit einem formgebend umhüllten Leadframe
DE10357818B4 (de) * 2003-12-09 2009-10-08 Odelo Gmbh Verfahren zur Herstellung lichtemittierender Halbleiterdioden auf einer Platine
JP4754850B2 (ja) * 2004-03-26 2011-08-24 パナソニック株式会社 Led実装用モジュールの製造方法及びledモジュールの製造方法
JP2006078517A (ja) 2004-09-07 2006-03-23 Canon Inc 撮像モジュール及び撮像モジュールの製造方法
US7858408B2 (en) * 2004-11-15 2010-12-28 Koninklijke Philips Electronics N.V. LED with phosphor tile and overmolded phosphor in lens
US7344902B2 (en) * 2004-11-15 2008-03-18 Philips Lumileds Lighting Company, Llc Overmolded lens over LED die
US7452737B2 (en) * 2004-11-15 2008-11-18 Philips Lumileds Lighting Company, Llc Molded lens over LED die
DE102005020908A1 (de) * 2005-02-28 2006-08-31 Osram Opto Semiconductors Gmbh Beleuchtungsvorrichtung
KR100945621B1 (ko) * 2005-03-07 2010-03-04 로무 가부시키가이샤 광 통신 모듈 및 그 제조 방법
KR100784057B1 (ko) * 2005-06-24 2007-12-10 엘지이노텍 주식회사 발광소자 패키지 및 발광소자 패키지 제조 방법
BRPI0611707A2 (pt) 2005-06-29 2012-04-24 Compumedics Ltd conjunto de sensor com ponte condutiva
EP1899435A4 (en) * 2005-07-01 2010-06-02 Lamina Lighting Inc LIGHTING DEVICE WITH WHITE LIGHT EMITTING DIODES AND DIODE ARRANGEMENTS AND METHOD AND DEVICE FOR PRODUCING THEM
DE102005041064B4 (de) * 2005-08-30 2023-01-19 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Oberflächenmontierbares optoelektronisches Bauelement und Verfahren zu dessen Herstellung
US7763478B2 (en) * 2006-08-21 2010-07-27 Cree, Inc. Methods of forming semiconductor light emitting device packages by liquid injection molding
US7709853B2 (en) * 2007-02-12 2010-05-04 Cree, Inc. Packaged semiconductor light emitting devices having multiple optical elements

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07221132A (ja) * 1993-12-06 1995-08-18 Fujitsu Ltd 半導体装置及びその製造方法並びに半導体装置ユニット及びその製造方法
JPH08236560A (ja) * 1995-03-01 1996-09-13 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH11317472A (ja) * 1998-03-06 1999-11-16 Toshiba Corp 半導体装置およびその製造方法
JP2002016093A (ja) * 2000-06-30 2002-01-18 Mitsumi Electric Co Ltd 半導体装置の製造方法
JP2003332634A (ja) * 2002-03-06 2003-11-21 Nichia Chem Ind Ltd 半導体装置およびその製造方法
JP2006027082A (ja) * 2004-07-16 2006-02-02 Towa Corp 半導体素子の樹脂封止成形方法
WO2007007959A1 (en) * 2005-07-13 2007-01-18 Seoul Semiconductor Co., Ltd. Mold for forming a molding member and method of fabricating a molding member using the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2024526728A (ja) * 2021-07-16 2024-07-19 エイエムエス-オスラム インターナショナル ゲーエムベーハー 複数の発光部品を製造する方法および部品

Also Published As

Publication number Publication date
TW200847491A (en) 2008-12-01
WO2008125096A3 (de) 2009-04-30
EP2136981A2 (de) 2009-12-30
TWI368339B (en) 2012-07-11
CN101678569A (zh) 2010-03-24
KR101559593B1 (ko) 2015-10-12
US20100193815A1 (en) 2010-08-05
WO2008125096A2 (de) 2008-10-23
KR20100016402A (ko) 2010-02-12
EP2136981B1 (de) 2013-06-05
DE102007017855A1 (de) 2008-10-23
CN101678569B (zh) 2015-08-26
US8435806B2 (en) 2013-05-07

Similar Documents

Publication Publication Date Title
JP2010524269A (ja) 光電構成素子の製造方法および光電構成素子
JP5063398B2 (ja) フロントコンタクトを有するパッケージ化された半導体発光デバイスを圧縮成形により形成する方法
US8269240B2 (en) Semiconductor light emitting devices including multiple semiconductor light emitting elements in a substrate cavity
EP1756880B1 (en) Composite optical lens with an integrated reflector
EP1756879B1 (en) Power light emitting die package with reflecting lens and the method of making the same
JP5106813B2 (ja) 色変換型発光ダイオード
US8508034B2 (en) Electronic devices
US5614131A (en) Method of making an optoelectronic device
US7910944B2 (en) Side mountable semiconductor light emitting device packages and panels
JP2008211205A (ja) 複数の光学要素を有するパッケージ化された半導体発光デバイスを圧縮成形により形成する方法
CN102569616A (zh) 半导体发光器件封装方法以及模制的半导体发光器件条
KR20130114745A (ko) 렌즈 부착 광반도체 장치 및 그 제조방법
CN110462854B (zh) 用于制造光电子半导体器件的方法
US20050285244A1 (en) Method of embedding semiconductor element in carrier and embedded structure thereof
US20130015488A1 (en) Light emitting diode package and method for fabricating the same
KR101946239B1 (ko) 반도체 발광 구조물 및 이의 제조방법

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101228

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110506

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121130

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130104