[go: up one dir, main page]

JP2010263566A - Test circuit and optical disk device - Google Patents

Test circuit and optical disk device Download PDF

Info

Publication number
JP2010263566A
JP2010263566A JP2009114611A JP2009114611A JP2010263566A JP 2010263566 A JP2010263566 A JP 2010263566A JP 2009114611 A JP2009114611 A JP 2009114611A JP 2009114611 A JP2009114611 A JP 2009114611A JP 2010263566 A JP2010263566 A JP 2010263566A
Authority
JP
Japan
Prior art keywords
light receiving
receiving element
circuit
test
bipolar transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009114611A
Other languages
Japanese (ja)
Inventor
Shinichi Miyamoto
伸一 宮本
Hideo Fukuda
秀雄 福田
Masaki Taniguchi
正記 谷口
Hirosuke Kuroiwa
洋佑 黒岩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2009114611A priority Critical patent/JP2010263566A/en
Priority to US12/759,981 priority patent/US20100283474A1/en
Publication of JP2010263566A publication Critical patent/JP2010263566A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Optical Head (AREA)
  • Amplifiers (AREA)

Abstract

【課題】受光素子を使用する増幅回路の特性の検査に加え、当該受光素子の特性の検査を行なうことを可能とする。
【解決手段】テスト回路100は、受光素子PD1の特性と同等の特性を有するダミー受光素子PD_Dを供える。カレントミラー回路110は、バイポーラトランジスタQ2を利用して、増幅回路10の特性を検査するための検査電流を、増幅回路10において生じさせる。カレントミラー回路110のバイポーラトランジスタQ1は、バイポーラトランジスタQ1内に電流を流さない状態になることにより、ダミー受光素子PD_Dの特性を検査するための電流をダミー受光素子PD_D内に生じさせる。
【選択図】図2
In addition to inspection of characteristics of an amplifier circuit using a light receiving element, it is possible to inspect characteristics of the light receiving element.
A test circuit includes a dummy light receiving element PD_D having characteristics equivalent to those of a light receiving element PD1. The current mirror circuit 110 generates a test current in the amplifier circuit 10 for testing the characteristics of the amplifier circuit 10 by using the bipolar transistor Q2. The bipolar transistor Q1 of the current mirror circuit 110 generates a current in the dummy light receiving element PD_D for inspecting the characteristics of the dummy light receiving element PD_D when no current flows in the bipolar transistor Q1.
[Selection] Figure 2

Description

本発明は、受光素子を使用した増幅回路の特性を検査するためのテスト回路および光ディスク装置に関する。   The present invention relates to a test circuit and an optical disc apparatus for inspecting characteristics of an amplifier circuit using a light receiving element.

光ディスクに対し処理を行う光ディスク装置には、当該光ディスクから反射された光(以下、反射光という)を受光し、反射光に基づいて光電変換を行う受光増幅装置が用いられている。当該光ディスクは、例えば、CD(Compact Disk)、DVD(Digital Versatile Disk)、BD(Blu-ray Disk)等のディスクである。また、光ディスク装置が光ディスクに対し行う処理は、光ディスクに記録されたデータの読み出し処理、光ディスクへのデータの書き込み処理等である。   As an optical disk apparatus that performs processing on an optical disk, a light receiving and amplifying apparatus that receives light reflected from the optical disk (hereinafter referred to as reflected light) and performs photoelectric conversion based on the reflected light is used. The optical disk is, for example, a disk such as a CD (Compact Disk), a DVD (Digital Versatile Disk), or a BD (Blu-ray Disk). Further, the processing performed by the optical disc device on the optical disc includes reading processing of data recorded on the optical disc and writing processing of data on the optical disc.

近年、半導体集積回路の高集積化、高機能化及び高速化に伴って、半導体集積回路の大規模化が進んでいる。そのため、半導体集積回路における、機能回路の検査が複雑化している。   2. Description of the Related Art In recent years, the scale of semiconductor integrated circuits has been increasing with the increase in integration, functionality, and speed of semiconductor integrated circuits. This complicates the inspection of functional circuits in semiconductor integrated circuits.

IC(Integrated Circuit)の製造工程では、一般的に、IC内の内部回路、素子等の動作チェックが行われる。例えば、受光増幅装置に使用される光電変換素子(フォトダイオード)の動作チェックについては、本来ならば、当該光電変換素子に直接光を照射して、当該光電変換素子の動作チェックが行われるのが望ましい。以下、光電変換素子を、受光素子ともいう。   In an IC (Integrated Circuit) manufacturing process, operation checks of internal circuits, elements, etc. in an IC are generally performed. For example, regarding the operation check of the photoelectric conversion element (photodiode) used in the light receiving amplification device, the operation check of the photoelectric conversion element is performed by irradiating light directly to the photoelectric conversion element. desirable. Hereinafter, the photoelectric conversion element is also referred to as a light receiving element.

しかしながら、受光素子の大きさは数10μm程度と小さい。そのため、実際に、所定の光量の光を、受光素子に照射することは非常に困難であるという問題がある。   However, the size of the light receiving element is as small as several tens of μm. Therefore, there is a problem that it is very difficult to actually irradiate the light receiving element with a predetermined amount of light.

そこで、上記問題を解決し、受光素子を使用する増幅回路の特性を、電気的に精度よく検査するためのテスト回路が特許文献1に開示されている。   Therefore, Patent Document 1 discloses a test circuit for solving the above-described problem and electrically inspecting characteristics of an amplifier circuit using a light receiving element with high accuracy.

図11は、受光素子を使用する増幅回路のテスト回路の構成を示す図である。   FIG. 11 is a diagram illustrating a configuration of a test circuit of an amplifier circuit that uses a light receiving element.

以下、図11を用いて、特許文献1に示されるテスト回路について説明する。   Hereinafter, the test circuit disclosed in Patent Document 1 will be described with reference to FIG.

図11において、受光素子PD1は、照射される光の量に応じた電流を発生するフォトダイオードである。受光素子PD1のカソードは、ノードN1と電気的に接続される。受光素子PD1のアノードは、接地電位に接続される。   In FIG. 11, a light receiving element PD1 is a photodiode that generates a current corresponding to the amount of light irradiated. The cathode of the light receiving element PD1 is electrically connected to the node N1. The anode of the light receiving element PD1 is connected to the ground potential.

以下においては、対象物Aが対象物Bと電気的に接続されている状態を説明する場合、単に、対象物Aが対象物Bと接続されているという記載をする。   In the following, when the state in which the object A is electrically connected to the object B is described, it is simply described that the object A is connected to the object B.

増幅回路10は、受光素子PD1が発生した電流に応じた電圧を出力電圧Voとして出力する。   The amplifier circuit 10 outputs a voltage corresponding to the current generated by the light receiving element PD1 as the output voltage Vo.

増幅回路10は、変換抵抗Rg_aと、増幅器11とを含む。変換抵抗Rg_aは、所定の抵抗値を有する抵抗である。増幅器11はオペアンプである。増幅器11の反転入力端子と、増幅器11の出力端子との間には、変換抵抗Rg_aが設けられる。   The amplifier circuit 10 includes a conversion resistor Rg_a and an amplifier 11. The conversion resistor Rg_a is a resistor having a predetermined resistance value. The amplifier 11 is an operational amplifier. A conversion resistor Rg_a is provided between the inverting input terminal of the amplifier 11 and the output terminal of the amplifier 11.

増幅器11の非反転入力端子には、抵抗Rref_aを介して、基準電位Vrefが印加される。   A reference potential Vref is applied to the non-inverting input terminal of the amplifier 11 via the resistor Rref_a.

増幅回路10は、受光素子PD1に照射された光により生じる電流(以下、光電流ともいう)を、変換抵抗Rg_aにより電圧に変換し、当該変換された電圧を、出力電圧Voとして出力する。出力電圧Voのレベルは、変換抵抗Rg_aの抵抗値と、基準電位Vrefとによって決まる。   The amplifier circuit 10 converts a current (hereinafter also referred to as a photocurrent) generated by the light applied to the light receiving element PD1 into a voltage by the conversion resistor Rg_a, and outputs the converted voltage as the output voltage Vo. The level of the output voltage Vo is determined by the resistance value of the conversion resistor Rg_a and the reference potential Vref.

テスト回路1000は、増幅回路10の特性(動作)を検査するための回路である。   The test circuit 1000 is a circuit for inspecting the characteristics (operation) of the amplifier circuit 10.

テスト回路1000は、カレントミラー回路110と、抵抗R3,R4と、テスト端子TPとを含む。カレントミラー回路110は、バイポーラトランジスタQ1,Q2と、抵抗R1,R2とを含む。   Test circuit 1000 includes a current mirror circuit 110, resistors R3 and R4, and a test terminal TP. Current mirror circuit 110 includes bipolar transistors Q1, Q2 and resistors R1, R2.

バイポーラトランジスタQ1,Q2の各々は、NPN型のトランジスタである。バイポーラトランジスタQ2のコレクタ端子は、ノードN1と接続される。バイポーラトランジスタQ2のエミッタ端子は、抵抗R2と接続される。バイポーラトランジスタQ2のベース端子は、バイポーラトランジスタQ1のベース端子と接続される。   Each of the bipolar transistors Q1 and Q2 is an NPN type transistor. The collector terminal of bipolar transistor Q2 is connected to node N1. The emitter terminal of bipolar transistor Q2 is connected to resistor R2. The base terminal of bipolar transistor Q2 is connected to the base terminal of bipolar transistor Q1.

バイポーラトランジスタQ1のコレクタ端子は、抵抗R3と接続される。バイポーラトランジスタQ1のエミッタ端子は、抵抗R1と接続される。抵抗R1の抵抗値は、抵抗R2の抵抗値と同じである。   The collector terminal of bipolar transistor Q1 is connected to resistor R3. The emitter terminal of bipolar transistor Q1 is connected to resistor R1. The resistance value of the resistor R1 is the same as the resistance value of the resistor R2.

テスト端子TPは、抵抗R4および抵抗R3と接続される。   Test terminal TP is connected to resistors R4 and R3.

テスト端子TPにテスト電圧が印加された場合、当該テスト電圧は、バイポーラトランジスタQ1のベース−エミッタ間電圧(Vbe)と、抵抗R3とにより定まる電流Iaに変換される。すなわち、この場合、バイポーラトランジスタQ1のコレクタ端子には、電流Iaが流れる。   When a test voltage is applied to the test terminal TP, the test voltage is converted into a current Ia determined by the base-emitter voltage (Vbe) of the bipolar transistor Q1 and the resistor R3. That is, in this case, the current Ia flows through the collector terminal of the bipolar transistor Q1.

この場合、同じ抵抗値の抵抗R1,R2を有するカレントミラー回路110により、バイポーラトランジスタQ2のコレクタ端子にも、電流Iaの電流値と同じ電流値の電流Ibが流れる。すなわち、電流Ibが、増幅器11の反転入力端子から、バイポーラトランジスタQ2のコレクタ端子へ流れる。すなわち、増幅器11の反転入力端子から、電流Ibが引き抜かれる。この場合、増幅回路10は、電流Ibに応じた電圧を、出力電圧Voとして出力する。   In this case, the current mirror circuit 110 having the resistors R1 and R2 having the same resistance value causes the current Ib having the same current value as the current Ia to flow through the collector terminal of the bipolar transistor Q2. That is, the current Ib flows from the inverting input terminal of the amplifier 11 to the collector terminal of the bipolar transistor Q2. That is, the current Ib is drawn from the inverting input terminal of the amplifier 11. In this case, the amplifier circuit 10 outputs a voltage corresponding to the current Ib as the output voltage Vo.

しかしながら、特許文献1に記載のテスト回路では、受光素子と増幅回路とを接続している配線に不具合(例えば、断線)があった場合、当該不具合を検出できない。   However, in the test circuit described in Patent Document 1, when there is a defect (for example, disconnection) in the wiring connecting the light receiving element and the amplifier circuit, the defect cannot be detected.

そのため、特許文献2には、受光素子と増幅回路とを接続している配線の断線を検出することができるテスト回路が開示されている。   For this reason, Patent Document 2 discloses a test circuit that can detect disconnection of a wiring connecting a light receiving element and an amplifier circuit.

図12は、特許文献2に示されるテスト回路の構成を示す図である。   FIG. 12 is a diagram illustrating a configuration of a test circuit disclosed in Patent Document 2. In FIG.

以下、図12を参照しながら、テスト回路について説明する。   Hereinafter, the test circuit will be described with reference to FIG.

図12に示される増幅回路10は、図11の増幅回路10と同様な構成および機能を有するので詳細な説明は繰り返さない。   Since amplifier circuit 10 shown in FIG. 12 has the same configuration and function as amplifier circuit 10 of FIG. 11, detailed description will not be repeated.

図12において、受光素子PD2は、照射される光の量に応じた電流を発生するフォトダイオードである。受光素子PD2は、カソードに端子T1,T2を有する。端子T1は、増幅器11の非反転入力端子と接続される。端子T2は、テスト回路1100に接続される。   In FIG. 12, the light receiving element PD2 is a photodiode that generates a current corresponding to the amount of light irradiated. The light receiving element PD2 has terminals T1 and T2 on the cathode. The terminal T1 is connected to the non-inverting input terminal of the amplifier 11. The terminal T2 is connected to the test circuit 1100.

テスト回路1100は、受光素子PD2と増幅回路10とを接続している配線の不具合を検出することが可能なテスト回路である。   The test circuit 1100 is a test circuit capable of detecting a defect in the wiring connecting the light receiving element PD2 and the amplifier circuit 10.

テスト回路1100は、テスト端子TPと、スイッチ回路1110と、定電流回路1120と、ON/OFF回路1130とを含む。   The test circuit 1100 includes a test terminal TP, a switch circuit 1110, a constant current circuit 1120, and an ON / OFF circuit 1130.

スイッチ回路1110の状態は、外部からの制御により、オン状態およびオフ状態のいずれかに設定される。スイッチ回路1110の状態がオン状態になると、端子T2と、定電流回路1120とが電気的に接続される。スイッチ回路1110の状態がオフ状態になると、端子T2と定電流回路1120とが電気的に非接続とされる。   The state of the switch circuit 1110 is set to either an on state or an off state by external control. When the switch circuit 1110 is turned on, the terminal T2 and the constant current circuit 1120 are electrically connected. When the switch circuit 1110 is turned off, the terminal T2 and the constant current circuit 1120 are electrically disconnected.

ON/OFF回路1130は、スイッチ回路1110の状態を、オン状態およびオフ状態のいずれかに設定する。   The ON / OFF circuit 1130 sets the state of the switch circuit 1110 to either an on state or an off state.

図12に示される回路において、増幅器11とテスト回路1100との間に流れる電流は、必ず、受光素子PD2と増幅器11とを接続する配線、および、受光素子PD2の端子T2を経由する。   In the circuit shown in FIG. 12, the current flowing between the amplifier 11 and the test circuit 1100 always passes through the wiring connecting the light receiving element PD2 and the amplifier 11 and the terminal T2 of the light receiving element PD2.

そのため、受光素子PD2と増幅器11とを接続する配線に断線などの不具合が発生している場合、テスト回路1100は、増幅器11の非反転入力端子へ電流を与えることができない。そのため、増幅回路10の出力電圧Voが変化しないことにより、受光素子PD2と増幅器11とを接続する配線に不具合(例えば、断線)があることが検出できる。   Therefore, when a defect such as a disconnection occurs in the wiring connecting the light receiving element PD2 and the amplifier 11, the test circuit 1100 cannot supply a current to the non-inverting input terminal of the amplifier 11. Therefore, since the output voltage Vo of the amplifier circuit 10 does not change, it can be detected that there is a defect (for example, disconnection) in the wiring connecting the light receiving element PD2 and the amplifier 11.

特許文献1,2に開示されている技術を使用すれば、実際に、光を半導体基板上の受光素子(フォトダイオード)に照射することなく、半導体基板上に設けられたテスト端子TPに直流電圧を印加するだけで、DC的な光を照射した場合と同様の増幅回路の特性の検査(テスト)が可能となり、短時間に簡単にテストが完了する。従って、その経済的な効果は大きく、安価なICまたは半導体集積回路を供給することができる。   If the techniques disclosed in Patent Documents 1 and 2 are used, a direct current voltage is applied to the test terminal TP provided on the semiconductor substrate without actually irradiating the light receiving element (photodiode) on the semiconductor substrate. Just by applying, it becomes possible to inspect (test) the characteristics of the amplifier circuit in the same manner as when DC light is irradiated, and the test can be completed easily in a short time. Therefore, the economic effect is great, and an inexpensive IC or semiconductor integrated circuit can be supplied.

特開平8−129046号公報JP-A-8-129046 特開平10−284707号公報Japanese Patent Laid-Open No. 10-284707

しかしながら、特許文献1,2に開示されているテスト回路は、受光素子を使用する増幅回路の特性の検査(テスト)はできるが、当該受光素子の特性を検査することはできない。   However, the test circuits disclosed in Patent Documents 1 and 2 can inspect (test) the characteristics of the amplifier circuit using the light receiving element, but cannot inspect the characteristics of the light receiving element.

本発明は、上述の問題点を解決するためになされたものであって、その目的は、受光素子を使用する増幅回路の特性の検査に加え、当該受光素子の特性の検査を行なうことを可能とするテスト回路等を提供することである。   The present invention has been made in order to solve the above-described problems, and its purpose is to inspect the characteristics of the light receiving element in addition to the characteristics of the amplifier circuit using the light receiving element. It is to provide a test circuit and the like.

上述の課題を解決するために、この発明のある局面に従うテスト回路は、照射される光の量に応じた電流である光電流を発生する受光素子が発生した光電流に応じた電圧を出力する増幅回路の特性を検査するための回路である。テスト回路は、第1バイポーラトランジスタと、受光素子と電気的に接続される第2バイポーラトランジスタとを使用して構成されるカレントミラー回路と、受光素子と同じ素子であって、受光素子の特性と同等の特性を有するダミー受光素子と、第1バイポーラトランジスタおよびダミー受光素子と電気的に接続されるテスト端子とを備える。カレントミラー回路は、第2バイポーラトランジスタを利用して、増幅回路の特性を検査するための検査電流を増幅回路において生じさせる。カレントミラー回路の第1バイポーラトランジスタは、該第1バイポーラトランジスタ内に電流を流さない状態になることにより、ダミー受光素子の特性を検査するための電流をダミー受光素子内に生じさせる。   In order to solve the above-described problem, a test circuit according to an aspect of the present invention outputs a voltage corresponding to a photocurrent generated by a light receiving element that generates a photocurrent that is a current corresponding to the amount of light irradiated. This is a circuit for inspecting the characteristics of the amplifier circuit. The test circuit includes a current mirror circuit configured using a first bipolar transistor and a second bipolar transistor electrically connected to the light receiving element, the same element as the light receiving element, and the characteristics of the light receiving element. A dummy light receiving element having equivalent characteristics, and a test terminal electrically connected to the first bipolar transistor and the dummy light receiving element are provided. The current mirror circuit uses the second bipolar transistor to generate a test current for testing the characteristics of the amplifier circuit in the amplifier circuit. The first bipolar transistor of the current mirror circuit generates a current in the dummy light receiving element for inspecting the characteristics of the dummy light receiving element by being in a state where no current flows in the first bipolar transistor.

すなわち、テスト回路は、受光素子の特性と同等の特性を有するダミー受光素子を供える。カレントミラー回路は、第2バイポーラトランジスタを利用して、増幅回路の特性を検査するための検査電流を、受光素子が発生した光電流に応じた電圧を出力する増幅回路において生じさせる。カレントミラー回路の第1バイポーラトランジスタは、該第1バイポーラトランジスタ内に電流を流さない状態になることにより、ダミー受光素子の特性を検査するための電流をダミー受光素子内に生じさせる。なお、ダミー受光素子は、受光素子の特性と同等の特性を有する。   That is, the test circuit provides a dummy light receiving element having characteristics equivalent to those of the light receiving element. The current mirror circuit uses the second bipolar transistor to generate an inspection current for inspecting the characteristics of the amplifier circuit in the amplifier circuit that outputs a voltage corresponding to the photocurrent generated by the light receiving element. The first bipolar transistor of the current mirror circuit generates a current in the dummy light receiving element for inspecting the characteristics of the dummy light receiving element by being in a state where no current flows in the first bipolar transistor. The dummy light receiving element has characteristics equivalent to those of the light receiving element.

したがって、受光素子を使用する増幅回路の特性の検査に加え、当該受光素子の特性の検査を行なうことができる。   Therefore, in addition to the inspection of the characteristics of the amplifier circuit using the light receiving element, the characteristics of the light receiving element can be inspected.

また、第1バイポーラトランジスタは、NPN型トランジスタであり、NPN型トランジスタは、P型基板において形成され、ダミー受光素子は、NPN型トランジスタにおけるコレクタ領域としてのN型拡散領域とP型基板とにより形成されてもよい。   The first bipolar transistor is an NPN type transistor, the NPN type transistor is formed on a P type substrate, and the dummy light receiving element is formed by an N type diffusion region as a collector region in the NPN type transistor and a P type substrate. May be.

すなわち、第1バイポーラトランジスタとダミー受光素子とは、一体して形成される。したがって、テスト回路の小型化を実現できる。   That is, the first bipolar transistor and the dummy light receiving element are integrally formed. Therefore, the test circuit can be downsized.

また、ダミー受光素子において光を受けるための領域である第1受光領域の面積は、受光素子において光を受けるための領域である第2受光領域の面積以上の面積であってもよい。   Further, the area of the first light receiving region that is a region for receiving light in the dummy light receiving element may be larger than the area of the second light receiving region that is a region for receiving light in the light receiving element.

また、ダミー受光素子の第1受光領域は、該第1受光領域に光が照射されないように遮光膜で覆われてもよい。   Further, the first light receiving region of the dummy light receiving element may be covered with a light shielding film so that the first light receiving region is not irradiated with light.

これにより、ダミー受光素子に向かって光が照射されたとしても、ダミー受光素子には光が照射されない。したがって、受光素子の特性の検査の精度を上げることができる。   Thereby, even if light is irradiated toward the dummy light receiving element, the dummy light receiving element is not irradiated with light. Therefore, it is possible to increase the accuracy of the inspection of the characteristics of the light receiving element.

本発明により、受光素子を使用する増幅回路の特性の検査に加え、当該受光素子の特性の検査を行なうことができる。   According to the present invention, in addition to the inspection of the characteristics of the amplifier circuit using the light receiving element, the characteristics of the light receiving element can be inspected.

第1の実施の形態における受光増幅回路の構成を示す図である。It is a figure which shows the structure of the light reception amplifier circuit in 1st Embodiment. 受光増幅回路の動作モードが第1テストモードである場合の受光増幅回路の動作を説明するための図である。It is a figure for demonstrating operation | movement of the light reception amplification circuit when the operation mode of a light reception amplification circuit is a 1st test mode. 出力電圧とテスト電流との関係を示す特性線を示す図である。It is a figure which shows the characteristic line which shows the relationship between an output voltage and a test current. 受光増幅回路の動作モードが第2テストモードである場合の受光増幅回路の動作を説明するための図である。It is a figure for demonstrating operation | movement of the light reception amplification circuit when the operation mode of a light reception amplification circuit is a 2nd test mode. ダミー受光素子の特性を説明するための図である。It is a figure for demonstrating the characteristic of a dummy light receiving element. 従来技術を用いて、基板に受光増幅回路の回路構成を形成した場合における当該基板の断面図である。It is sectional drawing of the said board | substrate in case the circuit structure of the light reception amplifier circuit is formed in the board | substrate using the prior art. 第1の実施の形態におけるバイポーラトランジスタおよびダミー受光素子の断面図である。It is sectional drawing of the bipolar transistor and dummy light receiving element in 1st Embodiment. 第1の実施の形態の変形例におけるバイポーラトランジスタおよびダミー受光素子の断面図である。It is sectional drawing of the bipolar transistor and dummy light receiving element in the modification of 1st Embodiment. 第1の実施の形態の変形例におけるバイポーラトランジスタおよびダミー受光素子の上面図である。It is a top view of the bipolar transistor and the dummy light receiving element in the modified example of the first embodiment. 光ディスク装置の構成の一例を示す図である。It is a figure which shows an example of a structure of an optical disk device. 受光素子を使用する増幅回路のテスト回路の構成を示す図である。It is a figure which shows the structure of the test circuit of the amplifier circuit which uses a light receiving element. 特許文献2に示されるテスト回路の構成を示す図である。It is a figure which shows the structure of the test circuit shown by patent document 2. FIG.

以下、図面を参照しつつ、本発明の実施の形態について説明する。以下の説明では、同一の部品には同一の符号を付してある。それらの名称および機能も同じである。したがって、それらについての詳細な説明は繰り返さない。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following description, the same parts are denoted by the same reference numerals. Their names and functions are also the same. Therefore, detailed description thereof will not be repeated.

<第1の実施の形態>
図1は、第1の実施の形態における受光増幅回路101の構成を示す図である。
<First Embodiment>
FIG. 1 is a diagram showing a configuration of a light receiving amplifier circuit 101 in the first embodiment.

図1を参照して、受光増幅回路101は、増幅回路10と、抵抗Rref_aと、受光素子PD1と、テスト回路100とを含む。   Referring to FIG. 1, light receiving amplification circuit 101 includes an amplification circuit 10, a resistor Rref_a, a light receiving element PD <b> 1, and a test circuit 100.

図1の増幅回路10は、図11の増幅回路10と同様な構成および機能を有するので詳細な説明は繰り返さない。以下、増幅回路10について簡単に説明する。増幅回路10に含まれる増幅器11の反転入力端子と、増幅器11の出力端子との間には、変換抵抗Rg_aが設けられる。増幅器11の非反転入力端子には、抵抗Rref_aが接続される。抵抗Rref_aは、インピーダンス整合抵抗である。増幅器11の非反転入力端子には、抵抗Rref_aを介して、基準電位Vrefが印加される。   Since amplifier circuit 10 in FIG. 1 has the same configuration and function as amplifier circuit 10 in FIG. 11, detailed description thereof will not be repeated. Hereinafter, the amplifier circuit 10 will be briefly described. A conversion resistor Rg_a is provided between the inverting input terminal of the amplifier 11 included in the amplifier circuit 10 and the output terminal of the amplifier 11. A resistor Rref_a is connected to the non-inverting input terminal of the amplifier 11. The resistor Rref_a is an impedance matching resistor. A reference potential Vref is applied to the non-inverting input terminal of the amplifier 11 via the resistor Rref_a.

図1の受光素子PD1は、図11の受光素子PD1と同じ素子なので詳細な説明は繰り返さない。以下、受光素子PD1について簡単に説明する。受光素子PD1は、照射される光の量に応じた電流を発生するフォトダイオードである。受光素子PD1のカソードは、増幅器11の反転入力端子と接続される。受光素子PD1のアノードは、接地電位に接続される。   Since light receiving element PD1 in FIG. 1 is the same element as light receiving element PD1 in FIG. 11, detailed description will not be repeated. Hereinafter, the light receiving element PD1 will be briefly described. The light receiving element PD1 is a photodiode that generates a current corresponding to the amount of light irradiated. The cathode of the light receiving element PD1 is connected to the inverting input terminal of the amplifier 11. The anode of the light receiving element PD1 is connected to the ground potential.

テスト回路100は、図11のテスト回路1000と比較して、抵抗R3,R4を含まない点と、ダミー受光素子PD_Dをさらに含む点とが異なる。それ以外は、テスト回路1000と同様なので詳細な説明は繰り返さない。   The test circuit 100 is different from the test circuit 1000 of FIG. 11 in that the resistors R3 and R4 are not included and the dummy light receiving element PD_D is further included. Other than that, it is the same as test circuit 1000, so detailed description will not be repeated.

以下、テスト回路100について簡単に説明する。テスト回路100内のカレントミラー回路110に含まれるバイポーラトランジスタQ1,Q2の各々は、NPN型のトランジスタである。バイポーラトランジスタQ2のコレクタ端子は、受光素子PD1のカソードと接続される。なお、バイポーラトランジスタQ2のコレクタ端子は、カレントミラー回路110の出力端子でもある。   Hereinafter, the test circuit 100 will be briefly described. Each of bipolar transistors Q1 and Q2 included in current mirror circuit 110 in test circuit 100 is an NPN type transistor. The collector terminal of bipolar transistor Q2 is connected to the cathode of light receiving element PD1. The collector terminal of the bipolar transistor Q2 is also an output terminal of the current mirror circuit 110.

バイポーラトランジスタQ1のコレクタ端子は、テスト端子TPと接続される。なお、バイポーラトランジスタQ1のコレクタ端子は、カレントミラー回路110の入力端子でもある。   The collector terminal of bipolar transistor Q1 is connected to test terminal TP. The collector terminal of the bipolar transistor Q1 is also an input terminal of the current mirror circuit 110.

バイポーラトランジスタQ1のエミッタ端子と接地電位との間には、抵抗R1が設けられる。バイポーラトランジスタQ2のエミッタ端子と接地電位との間には、抵抗R2が設けられる。   A resistor R1 is provided between the emitter terminal of the bipolar transistor Q1 and the ground potential. A resistor R2 is provided between the emitter terminal of the bipolar transistor Q2 and the ground potential.

ダミー受光素子PD_Dは、フォトダイオードである。ダミー受光素子PD_Dの電気的特性は、受光素子PD1の電気的特性と同じである。ダミー受光素子PD_Dおよび受光素子PD1は、製造工程において、同一工程で形成される。   The dummy light receiving element PD_D is a photodiode. The electrical characteristics of the dummy light receiving element PD_D are the same as the electrical characteristics of the light receiving element PD1. The dummy light receiving element PD_D and the light receiving element PD1 are formed in the same process in the manufacturing process.

バイポーラトランジスタQ1のコレクタ端子は、ダミー受光素子PD_Dのカソードと接続される。ダミー受光素子PD_Dのアノードは接地電位と接続される。   The collector terminal of the bipolar transistor Q1 is connected to the cathode of the dummy light receiving element PD_D. The anode of the dummy light receiving element PD_D is connected to the ground potential.

なお、カレントミラー回路110は、NPN型のトランジスタに限定されることなく、2個のPNP型のトランジスタを使用して構成されてもよい。   Note that the current mirror circuit 110 is not limited to an NPN transistor, and may be configured using two PNP transistors.

次に受光増幅回路101の動作を説明する。受光増幅回路101は、動作モードとして、通常動作モードと、第1テストモードと、第2テストモードとを有する。第1テストモードは、増幅回路10の特性(動作)を検査(テスト)するためのモードである。第2テストモードは、受光素子PD1の特性を検査(テスト)するためのモードである。   Next, the operation of the light receiving amplification circuit 101 will be described. The light receiving amplification circuit 101 has a normal operation mode, a first test mode, and a second test mode as operation modes. The first test mode is a mode for inspecting (testing) the characteristics (operation) of the amplifier circuit 10. The second test mode is a mode for inspecting (testing) the characteristics of the light receiving element PD1.

受光増幅回路101の動作モードが通常動作モードである場合、受光素子PD1に光が照射されることにより、受光素子PD1は、照射される光の量に応じた電流(以下、光電流という)を発生する。ここで、受光素子PD1が発生した光電流をIinとする。この場合、増幅器11の反転入力端子から、受光素子PD1に向かって光電流Iinが流れる。   When the operation mode of the light receiving amplification circuit 101 is the normal operation mode, the light receiving element PD1 emits light according to the amount of light irradiated (hereinafter referred to as a photocurrent) by irradiating the light receiving element PD1 with light. appear. Here, the photocurrent generated by the light receiving element PD1 is defined as Iin. In this case, a photocurrent Iin flows from the inverting input terminal of the amplifier 11 toward the light receiving element PD1.

この場合、増幅回路10の出力電圧Voは、以下の式1で表される。   In this case, the output voltage Vo of the amplifier circuit 10 is expressed by the following formula 1.

Vo=Rg_a×Iin ・・・(式1) Vo = Rg_a × Iin (Formula 1)

なお、受光増幅回路101の動作モードが通常動作モードである場合、テスト端子TPには電圧が印加されない。そのため、バイポーラトランジスタQ1のコレクタ端子に電流は流れない。   Note that when the operation mode of the light receiving amplification circuit 101 is the normal operation mode, no voltage is applied to the test terminal TP. Therefore, no current flows through the collector terminal of bipolar transistor Q1.

次に、受光増幅回路101の動作モードが第1テストモードである場合の受光増幅回路101の動作について説明する。   Next, the operation of the light receiving amplification circuit 101 when the operation mode of the light receiving amplification circuit 101 is the first test mode will be described.

図2は、受光増幅回路101の動作モードが第1テストモードである場合の受光増幅回路101の動作を説明するための図である。   FIG. 2 is a diagram for explaining the operation of the light receiving amplification circuit 101 when the operation mode of the light receiving amplification circuit 101 is the first test mode.

この場合、増幅回路10の特性(動作)を検査(テスト)するために、テスト電流(以下、検査電流ともいう)I1が、テスト端子TPを介して、バイポーラトランジスタQ1のコレクタ端子に向かって流れるように、外部から、テスト端子TPにテスト電圧が印加される。ここで、一例として、抵抗R1の抵抗値は抵抗R2の抵抗値と同じであるとする。   In this case, in order to test (test) the characteristics (operation) of the amplifier circuit 10, a test current (hereinafter also referred to as test current) I1 flows toward the collector terminal of the bipolar transistor Q1 via the test terminal TP. Thus, a test voltage is applied to the test terminal TP from the outside. Here, as an example, it is assumed that the resistance value of the resistor R1 is the same as the resistance value of the resistor R2.

この場合、カレントミラー回路110により、バイポーラトランジスタQ2のコレクタ端子にも、テスト電流I1の電流値と同じ電流値の電流I1aが流れる。すなわち、カレントミラー回路110は、バイポーラトランジスタQ2を利用して、テスト端子TPとバイポーラトランジスタQ1との間に流れる電流の値と同等の値の電流であって、増幅回路10の特性を検査するための検査電流を増幅回路10において生じさせる。   In this case, the current mirror circuit 110 causes a current I1a having the same current value as the test current I1 to flow through the collector terminal of the bipolar transistor Q2. That is, the current mirror circuit 110 uses the bipolar transistor Q2 to check the characteristics of the amplifier circuit 10 with a current equivalent to the value of the current flowing between the test terminal TP and the bipolar transistor Q1. Are generated in the amplifier circuit 10.

この場合、増幅回路10の出力電圧Voは、以下の式2で表される電圧である。   In this case, the output voltage Vo of the amplifier circuit 10 is a voltage represented by the following Expression 2.

Vo=Rg_a×I1a ・・・(式2) Vo = Rg_a × I1a (Formula 2)

また、この場合、出力電圧Voとテスト電流I1との関係は、以下の特性線L1で示される。   In this case, the relationship between the output voltage Vo and the test current I1 is indicated by the following characteristic line L1.

図3は、出力電圧Voとテスト電流I1との関係を示す特性線L1を示す図である。   FIG. 3 is a diagram showing a characteristic line L1 indicating the relationship between the output voltage Vo and the test current I1.

領域R1では出力電圧Voはテスト電流I1aに比例して大きくなっている。領域R1において、特性線L1の傾きは、Rg_aである。領域R2では、増幅器11が飽和領域で動作するため、出力電圧Voの値は一定である。   In the region R1, the output voltage Vo increases in proportion to the test current I1a. In the region R1, the slope of the characteristic line L1 is Rg_a. In the region R2, since the amplifier 11 operates in the saturation region, the value of the output voltage Vo is constant.

そのため、増幅器11を飽和領域で動作させているときに、テスト電流I1を変化させる(スイープする)ことにより、増幅器11のゲインRg_aが所定の値となっているかを検査(テスト)することができる。また、領域R2における出力電圧Voの電位が低くなって、大信号振幅が得られなくなるか否かを検査することができる。すなわち、増幅回路10(増幅器11)の特性(動作)を検査することができる。   Therefore, when the amplifier 11 is operated in the saturation region, it is possible to inspect (test) whether the gain Rg_a of the amplifier 11 is a predetermined value by changing (sweeping) the test current I1. . Further, it can be inspected whether or not the potential of the output voltage Vo in the region R2 becomes low and a large signal amplitude cannot be obtained. That is, the characteristic (operation) of the amplifier circuit 10 (amplifier 11) can be inspected.

次に、受光増幅回路101の動作モードが第2テストモードである場合の受光増幅回路101の動作について説明する。   Next, the operation of the light receiving amplifier circuit 101 when the operation mode of the light receiving amplifier circuit 101 is the second test mode will be described.

図4は、受光増幅回路101の動作モードが第2テストモードである場合の受光増幅回路101の動作を説明するための図である。   FIG. 4 is a diagram for explaining the operation of the light receiving amplification circuit 101 when the operation mode of the light receiving amplification circuit 101 is the second test mode.

この場合、受光素子PD1の特性(動作)を検査(テスト)するために、ダミー受光素子PD_Dから、テスト端子TPに向かって、テスト電流(以下、検査電流ともいう)I2が流れるように、外部から、テスト端子TPにテスト電圧(例えば、負の電圧)が印加される。以下においては、テスト端子TPに印加されるテスト電圧を、テスト端子電圧ともいう。   In this case, in order to inspect (test) the characteristics (operation) of the light receiving element PD1, the test light (hereinafter also referred to as inspection current) I2 flows from the dummy light receiving element PD_D toward the test terminal TP. Therefore, a test voltage (for example, a negative voltage) is applied to the test terminal TP. Hereinafter, the test voltage applied to the test terminal TP is also referred to as a test terminal voltage.

この場合、バイポーラトランジスタQ1の状態は、コレクタからエミッタへ電流を流さないオフ状態になる。そのため、テスト電流I2は、ダミー受光素子PD_Dのカソードからエミッタに向けてながれる。すなわち、ダミー受光素子PD_D内を、テスト電流I2が流れる。ダミー受光素子PD_Dは、フォトダイオードである。そのため、テスト電流I2は、ダミー受光素子PD_Dに対し順方向に流れる。そのため、ダミー受光素子PD_Dの特性を検査することができる。   In this case, the state of the bipolar transistor Q1 is an off state in which no current flows from the collector to the emitter. Therefore, the test current I2 flows from the cathode of the dummy light receiving element PD_D toward the emitter. That is, the test current I2 flows in the dummy light receiving element PD_D. The dummy light receiving element PD_D is a photodiode. Therefore, the test current I2 flows in the forward direction with respect to the dummy light receiving element PD_D. Therefore, the characteristics of the dummy light receiving element PD_D can be inspected.

すなわち、カレントミラー回路110のバイポーラトランジスタQ1は、該バイポーラトランジスタQ1内に電流を流さない状態になることにより、ダミー受光素子PD_Dの特性を検査するための電流をダミー受光素子PD_D内に生じさせる。   That is, the bipolar transistor Q1 of the current mirror circuit 110 is in a state in which no current flows through the bipolar transistor Q1, thereby generating a current in the dummy light receiving element PD_D for inspecting the characteristics of the dummy light receiving element PD_D.

図5は、ダミー受光素子PD_Dの特性を説明するための図である。   FIG. 5 is a diagram for explaining the characteristics of the dummy light receiving element PD_D.

図5は、テスト端子電圧とテスト電流I2との関係を示す特性線L2,L2Aが示される。特性線L2,L2Aの各々は、ダミー受光素子PD_Dの順方向特性を示す特性線である。   FIG. 5 shows characteristic lines L2 and L2A indicating the relationship between the test terminal voltage and the test current I2. Each of the characteristic lines L2 and L2A is a characteristic line indicating the forward characteristic of the dummy light receiving element PD_D.

特性線L2は、ダミー受光素子PD_Dに対し等価的に存在する直列抵抗成分の値が正常である場合の特性線である。すなわち、特性線L2は、ダミー受光素子PD_Dの特性が正常である場合の特性線である。以下においては、ダミー受光素子PD_Dに対し等価的に存在する直列抵抗成分の値を、直列抵抗成分値という。   The characteristic line L2 is a characteristic line when the value of the series resistance component that exists equivalently with respect to the dummy light receiving element PD_D is normal. That is, the characteristic line L2 is a characteristic line when the characteristics of the dummy light receiving element PD_D are normal. In the following, the value of the series resistance component that exists equivalent to the dummy light receiving element PD_D is referred to as a series resistance component value.

この場合、例えば、テスト端子電圧がVTPである場合の点Aにおける特性線L2の傾きを算出することにより、直列抵抗成分値を算出することができる。   In this case, for example, the series resistance component value can be calculated by calculating the slope of the characteristic line L2 at the point A when the test terminal voltage is VTP.

特性線L2は、直列抵抗成分値の値が正常値より大きい場合の特性線である。この場合においても、テスト端子電圧がVTPである場合の点Bにおける特性線L2Aの傾きを算出することにより、直列抵抗成分値を算出することができる。   The characteristic line L2 is a characteristic line when the value of the series resistance component value is larger than the normal value. Also in this case, the series resistance component value can be calculated by calculating the slope of the characteristic line L2A at the point B when the test terminal voltage is VTP.

なお、受光増幅回路101の動作モードが第2テストモードである場合、ダミー受光素子PD_Dの特性が検査される。前述したように、ダミー受光素子PD_Dの電気的特性は、受光素子PD1の電気的特性と同じである。そのため、受光素子PD1の代替としてダミー受光素子PD_Dの特性を検査することにより、受光素子PD1の特性を検査することができる。   When the operation mode of the light receiving amplification circuit 101 is the second test mode, the characteristics of the dummy light receiving element PD_D are inspected. As described above, the electrical characteristics of the dummy light receiving element PD_D are the same as the electrical characteristics of the light receiving element PD1. Therefore, the characteristics of the light receiving element PD1 can be inspected by inspecting the characteristics of the dummy light receiving element PD_D as an alternative to the light receiving element PD1.

また、検査時において、サージ電圧によりテスト回路が破壊されないように、一般にテスト端子TPと接地端子との間にはサージ保護ダイオードが設けられる。しかしながら、本実施の形態における受光増幅回路101内のダミー受光素子PD_Dは、サージ保護ダイオードの働きも兼ねている。そのため、本実施の形態においては、サージ保護ダイオードは不要となり、受光増幅回路101のチップサイズがサージ保護ダイオードの分だけ余分に大きくなることを防ぐことができる。   Further, a surge protection diode is generally provided between the test terminal TP and the ground terminal so that the test circuit is not destroyed by a surge voltage at the time of inspection. However, the dummy light receiving element PD_D in the light receiving amplification circuit 101 in this embodiment also serves as a surge protection diode. Therefore, in this embodiment, a surge protection diode is not required, and the chip size of the light receiving amplification circuit 101 can be prevented from being excessively increased by the surge protection diode.

また、詳細は後述するが、ダミー受光素子PD_Dの上部は、ダミー受光素子PD_Dに光が照射されないように、遮光膜で覆われる。遮光膜は、例えば、配線として用いる金属膜である。これにより、検査時に迷光がダミー受光素子PD_Dに向かって照射されたとしても、当該迷光により生じる電流(以下、迷光電流という)による検査の誤差が生じない。したがって、ダミー受光素子PD_D(受光素子PD1)の特性の検査の精度を上げることができる。   As will be described in detail later, the upper portion of the dummy light receiving element PD_D is covered with a light shielding film so that the dummy light receiving element PD_D is not irradiated with light. The light shielding film is, for example, a metal film used as a wiring. Thereby, even if stray light is irradiated toward the dummy light receiving element PD_D at the time of inspection, an inspection error due to a current generated by the stray light (hereinafter referred to as stray light current) does not occur. Therefore, it is possible to increase the accuracy of the inspection of the characteristics of the dummy light receiving element PD_D (light receiving element PD1).

次に、本発明のポイントとなる回路の小型化について説明する。   Next, the downsizing of the circuit which is the point of the present invention will be described.

図6は、従来技術を用いて、基板に受光増幅回路101の回路構成を形成した場合における当該基板の断面図である。   FIG. 6 is a cross-sectional view of the substrate when the circuit configuration of the light receiving amplification circuit 101 is formed on the substrate using the conventional technique.

図6において、バイポーラトランジスタQ1およびダミー受光素子PD_Dは、P型基板50内に形成される。   In FIG. 6, the bipolar transistor Q1 and the dummy light receiving element PD_D are formed in a P-type substrate 50.

バイポーラトランジスタQ1は、エミッタ端子E1と、ベース端子B1と、コレクタ端子C1と、エミッタ領域51と、ベース領域52と、コレクタ領域53とから構成される。エミッタ領域51、ベース領域52およびコレクタ領域53は、それぞれ、N+型拡散領域、P型拡散領域およびN型拡散領域である。   The bipolar transistor Q1 includes an emitter terminal E1, a base terminal B1, a collector terminal C1, an emitter region 51, a base region 52, and a collector region 53. The emitter region 51, the base region 52, and the collector region 53 are an N + type diffusion region, a P type diffusion region, and an N type diffusion region, respectively.

なお、バイポーラトランジスタQ1のコレクタ抵抗を下げるために、コレクタ領域53とP型基板50との間には、一般的に、N+型拡散領域(以下、N+埋め込み層ともいう)54が形成される。   In order to lower the collector resistance of bipolar transistor Q1, an N + type diffusion region (hereinafter also referred to as N + buried layer) 54 is generally formed between collector region 53 and P type substrate 50.

従来技術を用いて形成されたダミー受光素子PD_Dは、アノード端子A1と、カソード端子K1と、アノード領域55と、Pウエル56と、カソード領域57と、P+型拡散領域58と、Pウエル59とから構成される。アノード領域55およびカソード領域57は、それぞれ、P+型拡散領域およびN型拡散領域である。   The dummy light receiving element PD_D formed using the conventional technique includes an anode terminal A1, a cathode terminal K1, an anode region 55, a P well 56, a cathode region 57, a P + type diffusion region 58, and a P well 59. Consists of The anode region 55 and the cathode region 57 are a P + type diffusion region and an N type diffusion region, respectively.

図6に示されるように、一般に、従来技術を用いて、受光増幅回路内に、本発明の図1のテスト回路100を形成する場合、バイポーラトランジスタQ1と、ダミー受光素子PD_Dとが隣接するようにP型基板50にバイポーラトランジスタQ1およびダミー受光素子PD_Dが形成される。この場合、受光増幅回路のチップサイズが大きくなるという問題が生じる。   As shown in FIG. 6, generally, when the test circuit 100 of FIG. 1 of the present invention is formed in the light receiving amplifier circuit using the conventional technique, the bipolar transistor Q1 and the dummy light receiving element PD_D are adjacent to each other. Further, the bipolar transistor Q1 and the dummy light receiving element PD_D are formed on the P-type substrate 50. In this case, there arises a problem that the chip size of the light receiving amplifier circuit becomes large.

そこで、本発明の発明者はNPN型トランジスタとしてのバイポーラトランジスタQ1の層構造に着目し、バイポーラトランジスタQ1のコレクタ領域53とP型基板50との間に形成される寄生ダイオードを、ダミー受光素子として活用することを見出した。   Therefore, the inventor of the present invention pays attention to the layer structure of the bipolar transistor Q1 as an NPN transistor, and a parasitic diode formed between the collector region 53 of the bipolar transistor Q1 and the P-type substrate 50 is used as a dummy light receiving element. I found out to use it.

図7は、第1の実施の形態におけるバイポーラトランジスタQ1およびダミー受光素子PD_Dの断面図である。   FIG. 7 is a cross-sectional view of the bipolar transistor Q1 and the dummy light receiving element PD_D in the first embodiment.

図7において、図6と同一の符号が付されてあるものは、図6と同様なので詳細な説明は繰り返さない。   7, since the same reference numerals as those in FIG. 6 are attached, the detailed description will not be repeated.

図7において、バイポーラトランジスタQ1のコレクタ領域53における不純物濃度は、図6に示されるダミー受光素子PD_Dのカソード領域57における不純物濃度と同一にされる。   In FIG. 7, the impurity concentration in collector region 53 of bipolar transistor Q1 is made the same as the impurity concentration in cathode region 57 of dummy light receiving element PD_D shown in FIG.

これにより、バイポーラトランジスタQ1のコレクタ領域53とP型基板50との間に形成される寄生ダイオードD1におけるコレクタ領域53の構造を、図6に示されるダミー受光素子PD_Dにおけるカソード領域57の構造と同等とすることができる。   Thus, the structure of the collector region 53 in the parasitic diode D1 formed between the collector region 53 of the bipolar transistor Q1 and the P-type substrate 50 is equivalent to the structure of the cathode region 57 in the dummy light receiving element PD_D shown in FIG. It can be.

したがって、寄生ダイオードD1を、ダミー受光素子PD_Dとして使用することができる。この場合、ダミー受光素子PD_Dとしての寄生ダイオードD1は、バイポーラトランジスタQ1のコレクタ領域53としてのN型拡散領域とP型基板50とにより形成される。この場合、バイポーラトランジスタQ1のコレクタ領域53は、寄生ダイオードD1(ダミー受光素子PD_D)のカソード領域としても使用される。すなわち、本実施の形態においては、バイポーラトランジスタQ1とダミー受光素子PD_Dとを一体形成できる。   Therefore, the parasitic diode D1 can be used as the dummy light receiving element PD_D. In this case, the parasitic diode D1 as the dummy light receiving element PD_D is formed by the N type diffusion region as the collector region 53 of the bipolar transistor Q1 and the P type substrate 50. In this case, the collector region 53 of the bipolar transistor Q1 is also used as the cathode region of the parasitic diode D1 (dummy light receiving element PD_D). That is, in the present embodiment, the bipolar transistor Q1 and the dummy light receiving element PD_D can be integrally formed.

なお、この場合、コレクタ端子C1は、ダミー受光素子PD_Dのカソード端子としても使用される。   In this case, the collector terminal C1 is also used as the cathode terminal of the dummy light receiving element PD_D.

なお、ダミー受光素子PD_Dとしての寄生ダイオードD1において光を受けるための領域(以下、受光領域という)は、当該受光領域に光が照射されないように、受光領域の上部に遮光膜61が形成される。すなわち、受光領域は、遮光膜61で覆われる。遮光膜61は、例えば、配線として用いる金属膜である。   In the parasitic diode D1 as the dummy light receiving element PD_D, a region for receiving light (hereinafter referred to as a light receiving region) is formed with a light shielding film 61 above the light receiving region so that the light receiving region is not irradiated with light. . That is, the light receiving region is covered with the light shielding film 61. The light shielding film 61 is, for example, a metal film used as a wiring.

これにより、検査時に迷光がダミー受光素子PD_Dに向かって照射されたとしても、当該迷光により生じる電流(以下、迷光電流という)による検査の誤差が生じない。したがって、ダミー受光素子PD_D(受光素子PD1)の特性の検査の精度を上げることができる。   Thereby, even if stray light is irradiated toward the dummy light receiving element PD_D at the time of inspection, an inspection error due to a current generated by the stray light (hereinafter referred to as stray light current) does not occur. Therefore, it is possible to increase the accuracy of the inspection of the characteristics of the dummy light receiving element PD_D (light receiving element PD1).

以上説明したように、本実施の形態におけるテスト回路100は、受光素子PD1を使用する増幅回路10の特性の検査に加え、受光素子PD1(ダミー受光素子PD_D)の特性(直列抵抗成分値)の検査を行なうことができる。   As described above, the test circuit 100 according to the present embodiment has the characteristics (series resistance component value) of the light receiving element PD1 (dummy light receiving element PD_D) in addition to the inspection of the characteristics of the amplifier circuit 10 using the light receiving element PD1. Inspection can be performed.

この直列抵抗成分値が大きいと増幅器11と受光素子PD1との間に大きな抵抗があることになるので、増幅器11の高周波特性の劣化を招く。近年、BD(Blu-ray Disk)に代表されるように、高速な光ディスクの記録再生が求められており、それに伴って受光増幅装置の高周波特性が求められているが、受光素子PD1(ダミー受光素子PD_D)の特性の検査により、高周波特性が所定値を満たしていない(劣化している)増幅器11(IC)を、容易に検出することができる。   When this series resistance component value is large, there is a large resistance between the amplifier 11 and the light receiving element PD1, so that the high frequency characteristics of the amplifier 11 are deteriorated. In recent years, as typified by BD (Blu-ray Disk), high-speed optical disc recording / reproduction has been demanded, and accordingly, high-frequency characteristics of a light receiving and amplifying device have been demanded. By testing the characteristics of the element PD_D), it is possible to easily detect the amplifier 11 (IC) whose high-frequency characteristics do not satisfy (deteriorate) the predetermined value.

また、バイポーラトランジスタQ1とダミー受光素子PD_Dとを一体形成できるので、バイポーラトランジスタQ1およびダミー受光素子PD_Dを含むテスト回路100のチップ面積を小さくできる。したがって、テスト回路100を含む受光増幅回路101を小型化できる。その結果、受光増幅回路101を低コスト化することができる。   Further, since the bipolar transistor Q1 and the dummy light receiving element PD_D can be integrally formed, the chip area of the test circuit 100 including the bipolar transistor Q1 and the dummy light receiving element PD_D can be reduced. Therefore, the photoreceiver / amplifier circuit 101 including the test circuit 100 can be reduced in size. As a result, the cost of the photoreceiver / amplifier circuit 101 can be reduced.

(第1の実施の形態の変形例)
本実施の形態の変形例では、第1の実施の形態より、テスト回路100をさらに小型化するための構造を示す。また、ダミー受光素子PD_Dの大きさを、受光素子PD1の大きさと同等以上とすることにより、ダミー受光素子PD_Dと、受光素子PD1との特性差を小さくする。
(Modification of the first embodiment)
In the modification of the present embodiment, a structure for further downsizing the test circuit 100 as compared with the first embodiment is shown. Further, by setting the size of the dummy light receiving element PD_D to be equal to or larger than the size of the light receiving element PD1, the characteristic difference between the dummy light receiving element PD_D and the light receiving element PD1 is reduced.

前述したように、図7において、バイポーラトランジスタQ1のコレクタ抵抗を下げるために、コレクタ領域53とP型基板50との間には、一般的に、N+型拡散領域(以下、N+埋め込み層ともいう)54が形成される。   As described above, in FIG. 7, in order to lower the collector resistance of the bipolar transistor Q1, an N + type diffusion region (hereinafter also referred to as an N + buried layer) is generally provided between the collector region 53 and the P type substrate 50. ) 54 is formed.

そのため、第1の実施の形態において、図7に示されるダミー受光素子PD_Dとしての寄生ダイオードD1の構造と、図6のダミー受光素子PD_Dの構造は異なる。そのため、N+型拡散領域54がある部分は、ダミー受光素子として使用できない。   Therefore, in the first embodiment, the structure of the parasitic diode D1 as the dummy light receiving element PD_D shown in FIG. 7 is different from the structure of the dummy light receiving element PD_D in FIG. For this reason, the portion with the N + type diffusion region 54 cannot be used as a dummy light receiving element.

しかしながら、本発明の目的は、受光素子PD1(ダミー受光素子PD_D)の特性(直列抵抗成分値)の検査をすることである。そのため、バイポーラトランジスタQ1のコレクタ抵抗が高くても、テスト回路としてなんら問題は無い。したがって、本実施の形態の変形例では、N+型拡散領域54を形成しない構造とする。   However, an object of the present invention is to inspect the characteristics (series resistance component value) of the light receiving element PD1 (dummy light receiving element PD_D). Therefore, even if the collector resistance of the bipolar transistor Q1 is high, there is no problem as a test circuit. Therefore, in the modification of the present embodiment, the N + type diffusion region 54 is not formed.

図8は、第1の実施の形態の変形例におけるバイポーラトランジスタQ1およびダミー受光素子PD_Dの断面図である。   FIG. 8 is a cross-sectional view of the bipolar transistor Q1 and the dummy light receiving element PD_D in the modification of the first embodiment.

図8において、図7と同一の符号が付されてあるものは、図7と同様なので詳細な説明は繰り返さない。   In FIG. 8, the same reference numerals as those in FIG. 7 are given, and the detailed description will not be repeated.

図8では、コレクタ領域53とP型基板50との間には、N+型拡散領域54が形成されない。これにより、ダミー受光素子PD_Dにおける、アノード-カソード間の寄生容量を減らすことができる。   In FIG. 8, the N + type diffusion region 54 is not formed between the collector region 53 and the P type substrate 50. Thereby, the parasitic capacitance between the anode and the cathode in the dummy light receiving element PD_D can be reduced.

なお、ダミー受光素子PD_Dとしての寄生ダイオードD1において光を受けるための領域(以下、受光領域という)は、当該受光領域に光が照射されないように、受光領域の上部に遮光膜61が形成される。すなわち、受光領域は、遮光膜61で覆われる。   In the parasitic diode D1 as the dummy light receiving element PD_D, a region for receiving light (hereinafter referred to as a light receiving region) is formed with a light shielding film 61 above the light receiving region so that the light receiving region is not irradiated with light. . That is, the light receiving region is covered with the light shielding film 61.

また、バイポーラトランジスタQ1およびダミー受光素子PD_Dの構成を、図8に示される構成とすることで、バイポーラトランジスタQ1とダミー受光素子PD_Dとの共用面積を大きくすることができる。そのため、第1の実施の形態の変形例では、第1の実施の形態よりも、テスト回路100のチップ面積をさらに小さくできる。   Further, by configuring the bipolar transistor Q1 and the dummy light receiving element PD_D as shown in FIG. 8, the common area of the bipolar transistor Q1 and the dummy light receiving element PD_D can be increased. Therefore, in the modification of the first embodiment, the chip area of the test circuit 100 can be further reduced as compared with the first embodiment.

その結果、ダミー受光素子PD_Dの大きさ(後述の第1受光領域の面積)を、受光素子PD1の大きさ(後述の第2受光領域の面積)と同等以上としても、第1の実施の形態の変形例におけるテスト回路100を含む受光増幅回路101を小型化でき、精度の高い検査をすることができる。   As a result, even if the size of the dummy light receiving element PD_D (the area of the first light receiving region described later) is equal to or larger than the size of the light receiving element PD1 (the area of the second light receiving region described later), the first embodiment The photoreceiver / amplifier circuit 101 including the test circuit 100 in the modified example can be downsized, and a highly accurate inspection can be performed.

図9は、第1の実施の形態の変形例におけるバイポーラトランジスタQ1およびダミー受光素子PD_Dの上面図である。   FIG. 9 is a top view of the bipolar transistor Q1 and the dummy light receiving element PD_D in the modification of the first embodiment.

図9において、図8と同一の符号が付されてあるものは、図8と同様なので詳細な説明は繰り返さない。   9, since the same reference numerals as those in FIG. 8 are the same as those in FIG. 8, detailed description thereof will not be repeated.

図9に示されるように、第1の実施の形態の変形例では、ダミー受光素子PD_Dにおいて光を受けるための領域(以下、第1受光領域という)の面積が、受光素子PD1において光を受けるための領域(以下、第2受光領域という)の面積以上の面積となるように、コレクタ領域53の面積が大きくされる。   As shown in FIG. 9, in the modification of the first embodiment, the area of the dummy light receiving element PD_D for receiving light (hereinafter referred to as the first light receiving area) receives light at the light receiving element PD1. The area of the collector region 53 is increased so that the area is equal to or larger than the area of the region for the purpose (hereinafter referred to as the second light receiving region).

図9において、「PD_D専用部分」は、ダミー受光素子PD_Dのみが形成されている部分である。なお、コレクタ領域53のうち、「PD_D専用部分」に対応する部分の上部には、前述した遮光膜61が形成される。   In FIG. 9, the “PD_D-dedicated portion” is a portion where only the dummy light receiving element PD_D is formed. In the collector region 53, the above-described light shielding film 61 is formed on the portion corresponding to the “PD_D dedicated portion”.

また、「Q1とPD_Dとの共有部分」は、バイポーラトランジスタQ1と、ダミー受光素子PD_Dの一部とが共有して形成されている部分である。   The “shared portion of Q1 and PD_D” is a portion formed by sharing the bipolar transistor Q1 and a part of the dummy light receiving element PD_D.

したがって、「Q1とPD_Dとの共有部分」の面積分だけ、テスト回路100のチップ面積を小さくできる。   Therefore, the chip area of the test circuit 100 can be reduced by the area of “the shared portion of Q1 and PD_D”.

なお、バイポーラトランジスタQ1のコレクタ領域53における不純物濃度を、図6のダミー受光素子PD_Dのカソード領域57における不純物濃度と同一にする処理は、一般に、同一の拡散工程において、バイポーラトランジスタQ1およびダミー受光素子PD_Dを形成することで行われる。   Note that the process of making the impurity concentration in the collector region 53 of the bipolar transistor Q1 the same as the impurity concentration in the cathode region 57 of the dummy light receiving element PD_D in FIG. This is done by forming PD_D.

なお、本発明は、上記構造に限定されず、ダミー受光素子PD_D(寄生ダイオードD1)が受光素子PD1に隣接して配置される構造であってもよい。また、ダミー受光素子PD_D(寄生ダイオードD1)の大きさを、受光素子PD1の大きさと同等としてもよい。これにより、ダミー受光素子PD_D(寄生ダイオードD1)と、受光素子PD1との性能差を小さくできるのは言うまでもない。   The present invention is not limited to the above structure, and a structure in which the dummy light receiving element PD_D (parasitic diode D1) is disposed adjacent to the light receiving element PD1 may be employed. Further, the size of the dummy light receiving element PD_D (parasitic diode D1) may be equal to the size of the light receiving element PD1. Thus, it goes without saying that the performance difference between the dummy light receiving element PD_D (parasitic diode D1) and the light receiving element PD1 can be reduced.

また、第1の実施の形態の変形例においては、バイポーラトランジスタQ1のコレクタ領域53において光を受けるための領域(以下、受光領域という)は、当該受光領域に光が照射されないように、受光領域の上部に遮光膜61が形成される。すなわち、受光領域は、遮光膜61で覆われる。遮光膜61は、例えば、配線として用いる金属膜である。   In the modification of the first embodiment, a region for receiving light in the collector region 53 of the bipolar transistor Q1 (hereinafter referred to as a light receiving region) is a light receiving region so that the light receiving region is not irradiated with light. A light-shielding film 61 is formed on the upper part. That is, the light receiving region is covered with the light shielding film 61. The light shielding film 61 is, for example, a metal film used as a wiring.

これにより、検査時に迷光がダミー受光素子PD_Dに向かって照射されたとしても、当該迷光により生じる電流(以下、迷光電流という)による検査の誤差が生じない。したがって、ダミー受光素子PD_D(受光素子PD1)の特性の検査精度を上げることができる。   Thereby, even if stray light is irradiated toward the dummy light receiving element PD_D at the time of inspection, an inspection error due to a current generated by the stray light (hereinafter referred to as stray light current) does not occur. Therefore, the inspection accuracy of the characteristics of the dummy light receiving element PD_D (light receiving element PD1) can be increased.

<第2の実施の形態>
次に、第1の実施の形態または第1の実施の形態の変形例の受光増幅回路101を利用した光ディスク装置500について説明する。
<Second Embodiment>
Next, an optical disc apparatus 500 that uses the light receiving amplification circuit 101 of the first embodiment or a modification of the first embodiment will be described.

図10は、光ディスク装置500の構成の一例を示す図である。なお、図10には、説明のために、光ディスク装置500に含まれない光ディスクDC10も示される。光ディスクDC10は、例えば、CD(Compact Disk)、DVD(Digital Versatile Disk)、BD(Blu-ray Disk)等のディスクである。   FIG. 10 is a diagram showing an example of the configuration of the optical disc apparatus 500. As shown in FIG. Note that FIG. 10 also shows an optical disc DC10 that is not included in the optical disc apparatus 500 for the sake of explanation. The optical disk DC10 is a disk such as a CD (Compact Disk), a DVD (Digital Versatile Disk), or a BD (Blu-ray Disk).

図10を参照して、光ディスク装置500は、レーザーダイオード510と、光学部520と、受光増幅回路101と、光ディスクコントローラー530とを含む。   Referring to FIG. 10, optical disc apparatus 500 includes a laser diode 510, an optical unit 520, a light receiving amplification circuit 101, and an optical disc controller 530.

レーザーダイオード510は、回折格子521と、ビームスプリッタ522と、コリメートレンズ523と、立上げミラー524と、対物レンズ525と、検出レンズ526とを含む。   The laser diode 510 includes a diffraction grating 521, a beam splitter 522, a collimator lens 523, a rising mirror 524, an objective lens 525, and a detection lens 526.

レーザーダイオード510より発せられたビームは、回折格子521により3つのビームに分離される。分離された3つのビームは、ビームスプリッタ522およびコリメートレンズ523を介して、立上げミラー524に照射される。   The beam emitted from the laser diode 510 is separated into three beams by the diffraction grating 521. The separated three beams are irradiated onto the rising mirror 524 via the beam splitter 522 and the collimator lens 523.

立上げミラー524は、照射された3つのビームを反射することにより、当該3つのビームを対物レンズ525に向けて照射する。対物レンズ525は照射された3つのビームを集光し、集光した3つのビームを光ディスクDC10に照射する。   The rising mirror 524 reflects the three irradiated beams to irradiate the three beams toward the objective lens 525. The objective lens 525 collects the three irradiated beams and irradiates the optical disc DC10 with the three collected beams.

光ディスクDC10に照射された3つのビームは、光ディスクDC10により反射される。光ディスクDC10により反射された3つのビームは、対物レンズ525、立上げミラー524およびコリメートレンズ523を介して、ビームスプリッタ522に照射される。   The three beams irradiated on the optical disc DC10 are reflected by the optical disc DC10. The three beams reflected by the optical disc DC10 are applied to the beam splitter 522 via the objective lens 525, the rising mirror 524, and the collimator lens 523.

ビームスプリッタ522は、照射された3つのビームを反射することにより、当該3つのビームを、検出レンズ526へ照射する。検出レンズ526は、照射された3つのビームを、受光増幅回路101の受光部(図示せず)に照射する。受光増幅回路101の受光部は、例えば、受光素子PD1である。   The beam splitter 522 reflects the three irradiated beams to irradiate the detection lens 526 with the three beams. The detection lens 526 irradiates the light receiving unit (not shown) of the light receiving amplification circuit 101 with the three irradiated beams. The light receiving unit of the light receiving amplification circuit 101 is, for example, the light receiving element PD1.

照射されたビームに含まれる光信号は、受光増幅回路101により光電変換される。当該光電変換により、光信号は電気信号に変換される。そして、受光増幅回路101は、電気信号を、光ディスクコントローラー530へ送信する。   The optical signal contained in the irradiated beam is photoelectrically converted by the light receiving amplification circuit 101. By the photoelectric conversion, the optical signal is converted into an electric signal. Then, the photoreceiver / amplifier circuit 101 transmits an electrical signal to the optical disk controller 530.

光ディスクコントローラー530は、RF信号処理回路531を含む。RF信号処理回路531は、受光増幅回路101から受信した電気信号に対し、波形を整える処理、信号処理等を行う。   The optical disk controller 530 includes an RF signal processing circuit 531. The RF signal processing circuit 531 performs processing for adjusting the waveform, signal processing, and the like on the electrical signal received from the light receiving amplification circuit 101.

以上説明したように、本発明の受光増幅回路101を用いた光ディスク装置500は、光ディスクDC10に対して、高速なデータアクセス(記録再生)を実現することができる。また、前述したように、受光増幅回路101の小型化が可能である。そのため、受光増幅回路101を用いた光ディスク装置500は小型化できる。したがって、光ディスク装置500の光学設計に自由度を確保できるだけでなく、光ディスク装置500全体の信頼度を向上させることができる。   As described above, the optical disc apparatus 500 using the light receiving and amplifying circuit 101 of the present invention can realize high-speed data access (recording / reproduction) with respect to the optical disc DC10. Further, as described above, the light receiving amplification circuit 101 can be downsized. Therefore, the optical disc apparatus 500 using the light receiving and amplifying circuit 101 can be downsized. Therefore, not only can the degree of freedom be ensured in the optical design of the optical disc apparatus 500, but the reliability of the entire optical disc apparatus 500 can be improved.

また、小型化された光ディスク装置500は、モバイルパソコン等で使用されるスリム型光ドライブに搭載することも可能となる。   Further, the miniaturized optical disc apparatus 500 can be mounted on a slim type optical drive used in a mobile personal computer or the like.

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。   The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.

本発明は受光素子を使用した増幅回路のテスト回路として有用である。また、本発明は、光ディスクに対して、高速なデータアクセスが必要な場合において有用である。   The present invention is useful as a test circuit for an amplifier circuit using a light receiving element. The present invention is useful when high-speed data access is required for an optical disc.

PD1 受光素子
PD_D ダミー受光素子
Q1,Q2 バイポーラトランジスタ
TP テスト端子
10 増幅回路
11 増幅器
100 テスト回路
101 受光増幅回路
110 カレントミラー回路
500 光ディスク装置
PD1 Light receiving element PD_D Dummy light receiving element Q1, Q2 Bipolar transistor TP Test terminal 10 Amplifier circuit 11 Amplifier 100 Test circuit 101 Light receiving amplifier circuit 110 Current mirror circuit 500 Optical disk device

Claims (5)

照射される光の量に応じた電流である光電流を発生する受光素子が発生した前記光電流に応じた電圧を出力する増幅回路の特性を検査するためのテスト回路であって、
前記テスト回路は、
第1バイポーラトランジスタと、前記受光素子と電気的に接続される第2バイポーラトランジスタとを使用して構成されるカレントミラー回路と、
前記受光素子と同じ素子であって、前記受光素子の特性と同等の特性を有するダミー受光素子と、
前記第1バイポーラトランジスタおよび前記ダミー受光素子と電気的に接続されるテスト端子とを備え、
前記カレントミラー回路は、前記第2バイポーラトランジスタを利用して、前記増幅回路の特性を検査するための検査電流を前記増幅回路において生じさせ、
前記カレントミラー回路の前記第1バイポーラトランジスタは、該第1バイポーラトランジスタ内に電流を流さない状態になることにより、前記ダミー受光素子の特性を検査するための電流を前記ダミー受光素子内に生じさせる、
テスト回路。
A test circuit for inspecting the characteristics of an amplifier circuit that outputs a voltage corresponding to the photocurrent generated by a light receiving element that generates a photocurrent that is a current corresponding to the amount of light applied,
The test circuit includes:
A current mirror circuit configured using a first bipolar transistor and a second bipolar transistor electrically connected to the light receiving element;
A dummy light-receiving element that is the same element as the light-receiving element and has characteristics equivalent to the characteristics of the light-receiving element;
A test terminal electrically connected to the first bipolar transistor and the dummy light receiving element;
The current mirror circuit uses the second bipolar transistor to generate a test current in the amplifier circuit for testing the characteristics of the amplifier circuit,
The first bipolar transistor of the current mirror circuit generates a current in the dummy light-receiving element for inspecting the characteristics of the dummy light-receiving element when no current flows through the first bipolar transistor. ,
Test circuit.
前記第1バイポーラトランジスタは、NPN型トランジスタであり、
前記NPN型トランジスタは、P型基板において形成され、
前記ダミー受光素子は、前記NPN型トランジスタにおけるコレクタ領域としてのN型拡散領域と前記P型基板とにより形成される、
請求項1に記載のテスト回路。
The first bipolar transistor is an NPN transistor,
The NPN transistor is formed on a P-type substrate,
The dummy light receiving element is formed by an N type diffusion region as a collector region in the NPN type transistor and the P type substrate.
The test circuit according to claim 1.
前記ダミー受光素子において光を受けるための領域である第1受光領域の面積は、前記受光素子において光を受けるための領域である第2受光領域の面積以上の面積である、
請求項1または2に記載のテスト回路。
The area of the first light receiving region that is a region for receiving light in the dummy light receiving element is an area that is equal to or larger than the area of the second light receiving region that is a region for receiving light in the light receiving element.
The test circuit according to claim 1 or 2.
前記ダミー受光素子の前記第1受光領域は、該第1受光領域に光が照射されないように遮光膜で覆われる、
請求項1〜3のいずれかに記載のテスト回路。
The first light receiving region of the dummy light receiving element is covered with a light shielding film so that the first light receiving region is not irradiated with light;
The test circuit according to claim 1.
請求項1〜4のいずれかに記載のテスト回路を含む受光増幅回路を含む、
光ディスク装置。
A light receiving amplification circuit including the test circuit according to claim 1,
Optical disk device.
JP2009114611A 2009-05-11 2009-05-11 Test circuit and optical disk device Pending JP2010263566A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009114611A JP2010263566A (en) 2009-05-11 2009-05-11 Test circuit and optical disk device
US12/759,981 US20100283474A1 (en) 2009-05-11 2010-04-14 Test circuit and optical pickup device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009114611A JP2010263566A (en) 2009-05-11 2009-05-11 Test circuit and optical disk device

Publications (1)

Publication Number Publication Date
JP2010263566A true JP2010263566A (en) 2010-11-18

Family

ID=43361250

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009114611A Pending JP2010263566A (en) 2009-05-11 2009-05-11 Test circuit and optical disk device

Country Status (1)

Country Link
JP (1) JP2010263566A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150097396A (en) * 2014-02-17 2015-08-26 미쓰비시덴키 가부시키가이샤 High-frequency power amplifier and method for manufacturing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150097396A (en) * 2014-02-17 2015-08-26 미쓰비시덴키 가부시키가이샤 High-frequency power amplifier and method for manufacturing the same
US9343380B2 (en) 2014-02-17 2016-05-17 Mitsubishi Electric Corporation High-frequency power amplifier and method for manufacturing the same
KR101630610B1 (en) * 2014-02-17 2016-06-15 미쓰비시덴키 가부시키가이샤 High-frequency power amplifier and method for manufacturing the same

Similar Documents

Publication Publication Date Title
CN100566138C (en) Photodetector-amplifier circuit and optical pickup device
US7002881B2 (en) Light receiving amplification element
US8055139B2 (en) Light receiver
US7405386B2 (en) Light receiving device for reading an optical medium with reducing influence of dark current and stray light performance
JP4475540B2 (en) Optical semiconductor device and optical pickup device
JP2011004230A (en) Object detecting device and electronic apparatus
JP4397841B2 (en) Light receiving amplifier circuit and optical pickup device having the same
US20100283474A1 (en) Test circuit and optical pickup device
JP2010263566A (en) Test circuit and optical disk device
CN1426050A (en) Light-receiving amplifier circuit of optical disc device
JP2007005901A (en) Light receiving circuit and semiconductor integrated circuit device provided with light receiving circuit
JPH03232308A (en) Direct-coupled grounded-base amplifier, semiconductor device and information processor equipped with same amplifier
US8031571B2 (en) Signal drive apparatus and optical pickup apparatus using the same
JP2009212702A (en) Light receiving amplifier circuit, optical pickup apparatus, and optical disk drive
JP4807368B2 (en) Photocurrent / voltage converter
JP4869810B2 (en) Subtraction circuit
JP3535029B2 (en) Light receiving amplifier circuit
US20060006312A1 (en) Photoreceptor amplifier circuit and optical pickup
JP2008020245A (en) Test circuit for photoreceiver / amplifier circuit and optical pickup device using the same
JP2010266296A (en) Test circuit and test method for photoreceiver / amplifier circuit, and optical pickup device using the same
KR100408962B1 (en) Optical integrated device
JP2008092240A (en) Inspection circuit for current-voltage conversion amplifier and optical pickup device using the same
CN100433145C (en) Difference generating device and optical disk device using said device
JP3582932B2 (en) Integrated circuit for optical disk pickup
JP3879590B2 (en) Servo circuit