[go: up one dir, main page]

JP2010085114A - Support apparatus for analysis of biopolymer - Google Patents

Support apparatus for analysis of biopolymer Download PDF

Info

Publication number
JP2010085114A
JP2010085114A JP2008251436A JP2008251436A JP2010085114A JP 2010085114 A JP2010085114 A JP 2010085114A JP 2008251436 A JP2008251436 A JP 2008251436A JP 2008251436 A JP2008251436 A JP 2008251436A JP 2010085114 A JP2010085114 A JP 2010085114A
Authority
JP
Japan
Prior art keywords
output
limit voltage
solid
state imaging
imaging device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008251436A
Other languages
Japanese (ja)
Inventor
Masahiro Sawaguchi
昌宏 澤口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2008251436A priority Critical patent/JP2010085114A/en
Publication of JP2010085114A publication Critical patent/JP2010085114A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Investigating, Analyzing Materials By Fluorescence Or Luminescence (AREA)
  • Apparatus Associated With Microorganisms And Enzymes (AREA)
  • Measuring Or Testing Involving Enzymes Or Micro-Organisms (AREA)

Abstract

【課題】サンプルDNAの配列を容易に特定できるようにする。
【解決手段】生体高分子分析支援装置80は、固体撮像デバイス10と、既知の生体高分子からなり、固体撮像デバイス10の受光面上に点在した複数種のスポット60と、固体撮像デバイス10を駆動し、固体撮像デバイス10の画素の受光量に応じた信号を出力する駆動回路70と、駆動回路70の出力の減算をして、その差分を出力する減算器87と、減算器87の出力を増幅する可変利得増幅器88と、可変利得増幅器88の出力を量子化するA/D変換器89と、を備える。減算器87が、駆動回路70の出力レンジの最小値を可変利得増幅器88の入力ダイナミックレンジの下限値に揃える。可変利得増幅器88が、減算器87の出力レンジを調整してA/D変換器89の入力ダイナミックレンジに収める。
【選択図】図7
An object of the present invention is to make it possible to easily identify the sequence of sample DNA.
A biopolymer analysis support apparatus 80 includes a solid-state imaging device 10, a plurality of types of spots 60 made of a known biopolymer, scattered on a light receiving surface of the solid-state imaging device 10, and the solid-state imaging device 10. Of the driving circuit 70 that outputs a signal corresponding to the amount of light received by the pixels of the solid-state imaging device 10, a subtractor 87 that subtracts the output of the driving circuit 70, and outputs the difference. A variable gain amplifier 88 that amplifies the output and an A / D converter 89 that quantizes the output of the variable gain amplifier 88 are provided. A subtractor 87 aligns the minimum value of the output range of the drive circuit 70 with the lower limit value of the input dynamic range of the variable gain amplifier 88. The variable gain amplifier 88 adjusts the output range of the subtractor 87 to be within the input dynamic range of the A / D converter 89.
[Selection] Figure 7

Description

本発明は、固体撮像デバイスを用いた生体高分子分析支援装置に関する。   The present invention relates to a biopolymer analysis support apparatus using a solid-state imaging device.

近年、様々な生物種の遺伝子の発現解析を行っている。遺伝子の発現解析とは、細胞で発現している遺伝子を同定することであり、具体的には、遺伝子をコードするDNAから転写されているmRNAを同定することである。   In recent years, we have been analyzing gene expression of various species. Gene expression analysis is to identify a gene expressed in a cell, and specifically, to identify mRNA transcribed from DNA encoding the gene.

遺伝子の発現解析のためにDNAマイクロアレイ及びその読取装置が開発されている。DNAマイクロアレイは、プローブとなる既知の塩基配列のcDNAをスライドガラス等の固体担体上にマトリックス状に整列固定させたものである(例えば特許文献1参照)。ここで、既知の塩基配列のcDNAとしては、検体において既知のmRNAと同一、またはその一部と同一の塩基配列のcDNAが用いられる。DNAマイクロアレイ及びその読取装置を用いた遺伝子の発現解析は次のようにして行う。   A DNA microarray and its reader have been developed for gene expression analysis. A DNA microarray is obtained by aligning and fixing cDNA having a known base sequence serving as a probe in a matrix on a solid support such as a slide glass (see, for example, Patent Document 1). Here, as a cDNA having a known base sequence, a cDNA having the same base sequence as that of a known mRNA in a specimen or a part thereof is used. Gene expression analysis using a DNA microarray and its reader is performed as follows.

まず、複数種類の配列既知のcDNA(以下、プローブDNAという)をスライドガラス等の固体担体に整列固定させたDNAマイクロアレイを準備する。次に、検体からmRNAを抽出し、逆転写酵素を用いて蛍光物質で標識したcDNA(以下、サンプルDNAという)を合成する。次に、サンプルDNAを蛍光物質で標識化してからDNAマイクロアレイ上に添加すると、サンプルDNAが相補的なプローブDNAとハイブリダイズすることによりDNAマイクロアレイ上に固定される。サンプルDNAを標識する蛍光物質は励起されるとサンプルDNAが結合したプローブDNAの位置から蛍光を発することになる。   First, a DNA microarray is prepared in which a plurality of types of cDNAs with known sequences (hereinafter referred to as probe DNA) are aligned and fixed on a solid support such as a slide glass. Next, mRNA is extracted from the specimen, and cDNA labeled with a fluorescent substance (hereinafter referred to as sample DNA) is synthesized using reverse transcriptase. Next, when the sample DNA is labeled with a fluorescent substance and then added to the DNA microarray, the sample DNA is immobilized on the DNA microarray by hybridizing with the complementary probe DNA. When excited, the fluorescent substance that labels the sample DNA emits fluorescence from the position of the probe DNA to which the sample DNA is bound.

次いで、DNAマイクロアレイを読取装置にセッティングし、読取装置にて分析する。読取装置は、励起光の照射点をDNAマイクロアレイに対して二次元的に移動し、それと共に集光レンズ及びフォトマルチプライヤーによってDNAマイクロアレイを二次元走査する。励起光により励起された蛍光物質から発した蛍光を集光レンズで集光させ、蛍光強度をフォトマルチプライヤーで計測することで、DNAマイクロアレイの面内の蛍光強度分布を計測し、これにより、DNAマイクロアレイ上の蛍光強度分布が二次元の画像として出力される。出力された画像内で蛍光強度が大きい部分には、プローブDNAの塩基配列と相補的な塩基配列を有したサンプルDNAが含まれていることを表している。従って、二次元画像中のどの部分の蛍光強度が大きいかによって、配列既知のmRNAのうち、どれが検体で発現しているかを同定することができる。
特開2000−131237号公報
Next, the DNA microarray is set in a reader and analyzed by the reader. The reader moves the irradiation point of excitation light two-dimensionally with respect to the DNA microarray, and simultaneously scans the DNA microarray two-dimensionally with a condenser lens and a photomultiplier. The fluorescence emitted from the fluorescent material excited by the excitation light is collected by a condensing lens, and the fluorescence intensity is measured with a photomultiplier to measure the fluorescence intensity distribution in the surface of the DNA microarray. The fluorescence intensity distribution on the microarray is output as a two-dimensional image. In the output image, the portion having high fluorescence intensity indicates that sample DNA having a base sequence complementary to the base sequence of the probe DNA is included. Therefore, it is possible to identify which mRNA of the known sequence is expressed in the specimen depending on which part of the two-dimensional image has high fluorescence intensity.
JP 2000-1312237 A

ところで、発明者等は、固体撮像デバイスの受光面にプローブDNAをスポットした生体高分子分析チップを開発している。このような生体高分子分析チップでは、固体撮像デバイスによって取得した画像のうち明るい部分が、サンプルDNAの付着したスポットに相当する。そのため、その明るい部分を特定することで、サンプルDNAの付着したスポットを特定することができ、サンプルDNAの配列を特定することができる。かかる生体高分子分析チップではスポットが固体撮像デバイスの受光面に点在しているから、レンズ等を必要とせず、装置が小型になるという利点がある。   Incidentally, the inventors have developed a biopolymer analysis chip in which probe DNA is spotted on the light receiving surface of a solid-state imaging device. In such a biopolymer analysis chip, a bright part of an image acquired by a solid-state imaging device corresponds to a spot to which sample DNA is attached. Therefore, by specifying the bright part, the spot to which the sample DNA is attached can be specified, and the sequence of the sample DNA can be specified. In such a biopolymer analysis chip, since the spots are scattered on the light receiving surface of the solid-state imaging device, there is an advantage that a lens or the like is not required and the apparatus is downsized.

ところが、スポットから発する光が微弱であるので、固体撮像デバイスによって取得した画像のうち明るい部分と暗い部分の識別が困難であり、サンプルDNAの配列を特定するのが困難である。
そこで、本発明は、このような問題点を解決しようとしてなされたものであり、サンプルDNAの配列を容易に特定できるようにすることである。
However, since the light emitted from the spot is weak, it is difficult to distinguish between a bright part and a dark part in the image acquired by the solid-state imaging device, and it is difficult to specify the sequence of the sample DNA.
Therefore, the present invention has been made to solve such problems, and is to make it possible to easily specify the sequence of sample DNA.

以上の課題を解決するために、本発明によれば、
固体撮像デバイスと、
既知の生体高分子からなり、前記固体撮像デバイスの受光面上に点在した複数種のスポットと、
前記固体撮像デバイスを駆動し、前記固体撮像デバイスの画素の受光量に応じた信号を出力する駆動回路と、
前記駆動回路の出力の減算をして、その差分を出力する減算器と、
前記減算器の出力を増幅する増幅器と、
前記増幅器の出力を量子化するA/D変換器と、を備え、
前記減算器が、前記駆動回路の出力レンジの最小値を前記増幅器の入力ダイナミックレンジの下限値に揃え、
前記増幅器が、前記減算器の出力レンジを調整して前記A/D変換器の入力ダイナミックレンジに収めることを特徴とする生体高分子分析支援装置が提供される。
In order to solve the above problems, according to the present invention,
A solid-state imaging device;
A plurality of types of spots made of known biopolymers and scattered on the light receiving surface of the solid-state imaging device,
A drive circuit that drives the solid-state imaging device and outputs a signal corresponding to the amount of light received by the pixels of the solid-state imaging device;
A subtractor that subtracts the output of the drive circuit and outputs the difference;
An amplifier for amplifying the output of the subtractor;
An A / D converter that quantizes the output of the amplifier,
The subtractor aligns the minimum value of the output range of the drive circuit with the lower limit value of the input dynamic range of the amplifier,
A biopolymer analysis support device is provided in which the amplifier adjusts the output range of the subtractor to fall within the input dynamic range of the A / D converter.

好ましくは、前記増幅器が、前記減算器の出力レンジを調整して前記A/D変換器の入力ダイナミックレンジに等しくする。
好ましくは、前記増幅器が可変利得増幅器であり、
前記増幅器が、前記固体撮像デバイスの画素に最大強度の光が入射している状態においてその画素の光電変換による前記駆動回路の出力を表す参照上限電圧と、前記固体撮像デバイスの画素に光が入射していない状態においてその画素の光電変換による前記駆動回路の出力を表す参照下限電圧との差分に応じた利得で前記減算器の出力を増幅する。
好ましくは、前記生体高分子分析支援装置が、
前記参照上限電圧及び前記参照下限電圧を記憶した記憶装置と、
前記記憶装置から前記参照上限電圧及び前記参照下限電圧を読み込み、それらの差に基づき前記増幅器の利得を設定するコントローラと、を備える。
好ましくは、前記減算器が、前記固体撮像デバイスの画素に光が入射していない状態においてその画素の光電変換による前記駆動回路の出力を表す参照下限電圧を前記駆動回路の出力から減算する。
好ましくは、前記生体高分子分析支援装置が、
前記参照下限電圧を記憶した記憶装置と、
前記記憶装置から前記参照下限電圧を読み込み、その参照下限電圧を前記減算器の反転入力端子に出力するコントローラと、を備え、
前記駆動回路の出力が前記減算器の非反転入力端子に入力される。
好ましくは、前記減算器が、前記固体撮像デバイスの画素に光が入射していない状態においてその画素の光電変換による前記駆動回路の出力を表す参照下限電圧を前記駆動回路の出力から減算し、
前記増幅器が可変利得増幅器であり、
前記増幅器が、前記固体撮像デバイスの画素に最大強度の光が入射している状態においてその画素の光電変換による前記駆動回路の出力を表す参照上限電圧と前記参照下限電圧との差分に応じた利得で前記減算器の出力を増幅する。
好ましくは、前記生体高分子分析支援装置が、
前記参照上限電圧及び前記参照下限電圧を記憶した記憶装置と、
前記記憶装置から前記参照上限電圧及び前記参照下限電圧を読み込み、読み込んだ前記参照下限電圧を前記減算器の反転入力端子に出力し、読み込んだ前記参照上限電圧と前記参照下限電圧の差に基づき前記増幅器の利得を設定するコントローラと、を備え、
前記駆動回路の出力が前記減算器の非反転入力端子に入力される。
好ましくは、前記記憶装置が前記固体撮像デバイスに搭載されている。
Preferably, the amplifier adjusts the output range of the subtractor to be equal to the input dynamic range of the A / D converter.
Preferably, the amplifier is a variable gain amplifier,
The amplifier has a reference upper limit voltage representing the output of the drive circuit by photoelectric conversion of the pixel in a state where light of maximum intensity is incident on the pixel of the solid-state imaging device, and light is incident on the pixel of the solid-state imaging device In a state in which the output is not performed, the output of the subtracter is amplified with a gain corresponding to the difference from the reference lower limit voltage representing the output of the drive circuit by photoelectric conversion of the pixel.
Preferably, the biopolymer analysis support device is
A storage device storing the reference upper limit voltage and the reference lower limit voltage;
A controller that reads the reference upper limit voltage and the reference lower limit voltage from the storage device and sets a gain of the amplifier based on a difference therebetween.
Preferably, the subtracter subtracts a reference lower limit voltage representing an output of the drive circuit by photoelectric conversion of the pixel of the pixel of the solid-state imaging device from an output of the drive circuit in a state where light is not incident on the pixel.
Preferably, the biopolymer analysis support device is
A storage device storing the reference lower limit voltage;
A controller that reads the reference lower limit voltage from the storage device and outputs the reference lower limit voltage to an inverting input terminal of the subtractor,
The output of the drive circuit is input to the non-inverting input terminal of the subtracter.
Preferably, the subtracter subtracts a reference lower limit voltage representing an output of the driving circuit by photoelectric conversion of the pixel in a state where light is not incident on the pixel of the solid-state imaging device from the output of the driving circuit,
The amplifier is a variable gain amplifier;
The amplifier has a gain corresponding to the difference between the reference upper limit voltage and the reference lower limit voltage representing the output of the drive circuit by photoelectric conversion of the pixel in a state where light of maximum intensity is incident on the pixel of the solid-state imaging device To amplify the output of the subtractor.
Preferably, the biopolymer analysis support device is
A storage device storing the reference upper limit voltage and the reference lower limit voltage;
The reference upper limit voltage and the reference lower limit voltage are read from the storage device, the read reference lower limit voltage is output to the inverting input terminal of the subtractor, and based on the difference between the read reference upper limit voltage and the reference lower limit voltage. A controller for setting the gain of the amplifier,
The output of the drive circuit is input to the non-inverting input terminal of the subtracter.
Preferably, the storage device is mounted on the solid-state imaging device.

本発明によれば、A/D変換器の出力の分解能を最大限利用することができる。従って、A/D変換器から出力される画像のうち蛍光を発した部分とそうでない部分との明暗の差が大きくなる。そうすると、出力された画像の中から蛍光を発した部分の特定が容易である。つまり、蛍光標識DNAと相補的なプローブDNAのスポットを特定することが容易である。   According to the present invention, the resolution of the output of the A / D converter can be utilized to the maximum extent. Therefore, the difference in brightness between the fluorescent portion and the non-fluorescent portion of the image output from the A / D converter increases. In this case, it is easy to specify a fluorescent part from the output image. That is, it is easy to specify the spot of the probe DNA complementary to the fluorescently labeled DNA.

以下に、本発明を実施するための好ましい形態について図面を用いて説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されているが、発明の範囲を以下の実施形態及び図示例に限定するものではない。   Hereinafter, preferred embodiments for carrying out the present invention will be described with reference to the drawings. However, although various technically preferable limitations for implementing the present invention are given to the embodiments described below, the scope of the invention is not limited to the following embodiments and illustrated examples.

〔1〕生体高分子分析チップの全体構成
図1は、本発明の実施形態における生体高分子分析装置に用いられる生体高分子分析チップ1及び励起光照射装置81を示した概略斜視図である。
図1に示すように、この生体高分子分析チップ1は、固体撮像デバイス10、スポット60,60…、駆動回路70及び記憶装置82を有する。
[1] Overall Configuration of Biopolymer Analysis Chip FIG. 1 is a schematic perspective view showing the biopolymer analysis chip 1 and the excitation light irradiation device 81 used in the biopolymer analysis device according to the embodiment of the present invention.
As shown in FIG. 1, the biopolymer analysis chip 1 includes a solid-state imaging device 10, spots 60, 60..., A drive circuit 70, and a storage device 82.

固体撮像デバイス10は、励起光照射装置81の下に取り付けられている。また、固体撮像デバイス10は、励起光照射装置81の下の位置から取り外し可能とされている。
スポット60,60…は、固体撮像デバイス10の有効画素領域11の受光面に点着されている。
駆動回路70及び記憶装置82は、有効画素領域11の周囲の領域12に搭載されている。駆動回路70及び記憶装置82には、フレキシブル配線シート83が接続されている。
The solid-state imaging device 10 is attached below the excitation light irradiation device 81. Further, the solid-state imaging device 10 can be removed from a position below the excitation light irradiation device 81.
The spots 60, 60... Are spotted on the light receiving surface of the effective pixel region 11 of the solid-state imaging device 10.
The drive circuit 70 and the storage device 82 are mounted in the area 12 around the effective pixel area 11. A flexible wiring sheet 83 is connected to the drive circuit 70 and the storage device 82.

〔2〕固体撮像デバイス
図2〜図4を用いて固体撮像デバイス10について説明する。図2は、図1における1つのスポット60を拡大した平面図である。図3は、1つのダブルゲートトランジスタ20を示す平面図である。図4は、図3に示されたIV−IVに沿った面の矢視断面図である。
[2] Solid-State Imaging Device The solid-state imaging device 10 will be described with reference to FIGS. FIG. 2 is an enlarged plan view of one spot 60 in FIG. FIG. 3 is a plan view showing one double gate transistor 20. 4 is a cross-sectional view taken along the line IV-IV shown in FIG.

図2に示すように、固体撮像デバイス10には、複数のダブルゲートトランジスタ20,20,…が縦横に配列されている。また、固体撮像デバイス10には、複数のボトムゲートライン41、ソースライン42、ドレインライン43及びトップゲートライン44が設けられている。   As shown in FIG. 2, the solid-state imaging device 10 has a plurality of double gate transistors 20, 20,. The solid-state imaging device 10 is provided with a plurality of bottom gate lines 41, source lines 42, drain lines 43, and top gate lines 44.

図4に示すように、固体撮像デバイス10は、透明基板13と、ボトムゲート絶縁膜22と、トップゲート絶縁膜29と、保護絶縁膜32と、励起光遮蔽膜33と、スポット固定層34とを積層してなる。   As shown in FIG. 4, the solid-state imaging device 10 includes a transparent substrate 13, a bottom gate insulating film 22, a top gate insulating film 29, a protective insulating film 32, an excitation light shielding film 33, and a spot fixing layer 34. Are laminated.

透明基板13は、光を透過する性質(以下、光透過性という。)を有するとともに絶縁性を有し、ガラス基板(例えば、石英ガラス製の基板)、プラスチック基板(例えば、ポリカーボネート又はPMMA製の基板)その他の絶縁性透明基板である。   The transparent substrate 13 has a property of transmitting light (hereinafter referred to as “light transmissive”) and an insulating property, and is a glass substrate (for example, a quartz glass substrate), a plastic substrate (for example, made of polycarbonate or PMMA). Substrate) Other insulating transparent substrate.

ボトムゲート絶縁膜22、トップゲート絶縁膜29及び保護絶縁膜32は、絶縁性及び光透過性を有する。ボトムゲート絶縁膜22、トップゲート絶縁膜29及び保護絶縁膜32は、絶縁性及び光透過性を有し、例えば窒化シリコン膜、酸化シリコン膜である。
励起光遮蔽膜33は、励起光照射装置81から放射される励起光(例えば、紫外線波長域の光)を遮蔽するとともに蛍光(例えば、可視光波長域の光)を透過する性質を有する。
スポット固定層34は、スポット60となるプローブとシランカップリング剤等によって共有結合することで、スポット60を固定する。
The bottom gate insulating film 22, the top gate insulating film 29, and the protective insulating film 32 have insulating properties and light transmissive properties. The bottom gate insulating film 22, the top gate insulating film 29, and the protective insulating film 32 have insulating properties and light transmissive properties, and are, for example, a silicon nitride film or a silicon oxide film.
The excitation light shielding film 33 has a property of shielding excitation light (for example, light in the ultraviolet wavelength region) emitted from the excitation light irradiation device 81 and transmitting fluorescence (for example, light in the visible light wavelength region).
The spot fixing layer 34 fixes the spot 60 by covalently bonding the probe to be the spot 60 with a silane coupling agent or the like.

この固体撮像デバイス10においては、ダブルゲートトランジスタ20が光電変換素子として利用され、ダブルゲートトランジスタ20が画素である。複数のダブルゲートトランジスタ20,20,…が透明基板13上において二次元アレイ状に特にマトリクス状に配列されている。これらダブルゲートトランジスタ20,20,…が保護絶縁膜32によってまとめて被覆されている。なお、図3では10行×10列の100個のダブルゲートトランジスタ20,20,…が示されている。   In the solid-state imaging device 10, the double gate transistor 20 is used as a photoelectric conversion element, and the double gate transistor 20 is a pixel. A plurality of double gate transistors 20, 20,... Are arranged on the transparent substrate 13 in a two-dimensional array, particularly in a matrix. These double gate transistors 20, 20,... Are collectively covered with a protective insulating film 32. 3 shows 100 double gate transistors 20, 20,... Of 10 rows × 10 columns.

図4、図5に示すように、ダブルゲートトランジスタ20は、ボトムゲート電極21、半導体膜23、チャネル保護膜24、不純物半導体膜25、不純物半導体膜26、ソース電極27、ドレイン電極28及びトップゲート電極31を有する。   4 and 5, the double gate transistor 20 includes a bottom gate electrode 21, a semiconductor film 23, a channel protective film 24, an impurity semiconductor film 25, an impurity semiconductor film 26, a source electrode 27, a drain electrode 28, and a top gate. An electrode 31 is provided.

ボトムゲート電極21は透明基板13とボトムゲート絶縁膜22との間に形成されている。半導体膜23、チャネル保護膜24、不純物半導体膜25、不純物半導体膜26、ソース電極27及びドレイン電極28はボトムゲート絶縁膜22とトップゲート絶縁膜29との間に形成されている。トップゲート電極31はトップゲート絶縁膜29と保護絶縁膜32との間に形成されている。   The bottom gate electrode 21 is formed between the transparent substrate 13 and the bottom gate insulating film 22. The semiconductor film 23, the channel protective film 24, the impurity semiconductor film 25, the impurity semiconductor film 26, the source electrode 27 and the drain electrode 28 are formed between the bottom gate insulating film 22 and the top gate insulating film 29. The top gate electrode 31 is formed between the top gate insulating film 29 and the protective insulating film 32.

ボトムゲート電極21は、ダブルゲートトランジスタ20ごとに透明基板13上に形成されている。また、透明基板13とボトムゲート絶縁膜22との間には、複数本のボトムゲートライン41,41,…が形成され、これらボトムゲートライン41,41,…が互いに平行となって横方向に延在している。横方向に配列された同一の行のダブルゲートトランジスタ20,20,…のボトムゲート電極21が共通のボトムゲートライン41と一体となって形成されている。ボトムゲート電極21及びボトムゲートライン41は、導電性及び遮光性を有し、例えばクロム、クロム合金、アルミ若しくはアルミ合金又はこれらの合金からなる。   The bottom gate electrode 21 is formed on the transparent substrate 13 for each double gate transistor 20. Further, a plurality of bottom gate lines 41, 41,... Are formed between the transparent substrate 13 and the bottom gate insulating film 22, and these bottom gate lines 41, 41,. It is extended. The bottom gate electrodes 21 of the double gate transistors 20, 20,... In the same row arranged in the horizontal direction are formed integrally with a common bottom gate line 41. The bottom gate electrode 21 and the bottom gate line 41 have conductivity and light shielding properties, and are made of, for example, chromium, a chromium alloy, aluminum, an aluminum alloy, or an alloy thereof.

半導体膜23は、ボトムゲート電極21との間にボトムゲート絶縁膜22を挟んで、ボトムゲート電極21に相対している。半導体膜23は、ダブルゲートトランジスタ20ごとに独立して形成されている。半導体膜23が受光部であり、半導体膜23に入射した光量に応じた量の電子−正孔対が半導体膜23に形成される。半導体膜23は、アモルファスシリコンからなる。   The semiconductor film 23 is opposed to the bottom gate electrode 21 with the bottom gate insulating film 22 interposed between the semiconductor film 23 and the bottom gate electrode 21. The semiconductor film 23 is formed independently for each double gate transistor 20. The semiconductor film 23 is a light receiving part, and an amount of electron-hole pairs corresponding to the amount of light incident on the semiconductor film 23 is formed in the semiconductor film 23. The semiconductor film 23 is made of amorphous silicon.

チャネル保護膜24は、半導体膜23の中央部上に形成されている。チャネル保護膜24は、ダブルゲートトランジスタ20ごとに独立してパターニングされたものである。チャネル保護膜24は、絶縁性及び光透過性を有し、例えば窒化シリコン又は酸化シリコンからなる。チャネル保護膜24は、パターニングに用いられるエッチャントから半導体膜23を保護するものである。半導体膜23に光が入射すると、入射した光量に従った量の電子−正孔対がチャネル保護膜24と半導体膜23との界面付近を中心に発生する。   The channel protective film 24 is formed on the central portion of the semiconductor film 23. The channel protective film 24 is independently patterned for each double gate transistor 20. The channel protective film 24 has insulating properties and light transmissive properties, and is made of, for example, silicon nitride or silicon oxide. The channel protective film 24 protects the semiconductor film 23 from an etchant used for patterning. When light enters the semiconductor film 23, an amount of electron-hole pairs according to the amount of incident light is generated around the interface between the channel protective film 24 and the semiconductor film 23.

不純物半導体膜25は、半導体膜23の一部に重なるように形成されている。不純物半導体膜25の一部は、チャネル保護膜24に重なっている。不純物半導体膜26は、半導体膜23の別の部分に重なるように形成されている。不純物半導体膜26の一部は、チャネル保護膜24に重なっている。不純物半導体膜25,26は、ダブルゲートトランジスタ20ごとに独立してパターニングされている。不純物半導体膜25,26は、n型の不純物(例えば、ホスフィン)を含むアモルファスシリコン(n+シリコン)からなる。 The impurity semiconductor film 25 is formed so as to overlap a part of the semiconductor film 23. Part of the impurity semiconductor film 25 overlaps the channel protective film 24. The impurity semiconductor film 26 is formed so as to overlap another part of the semiconductor film 23. Part of the impurity semiconductor film 26 overlaps with the channel protective film 24. The impurity semiconductor films 25 and 26 are patterned independently for each double gate transistor 20. The impurity semiconductor films 25 and 26 are made of amorphous silicon (n + silicon) containing n-type impurities (for example, phosphine).

ソース電極27は、不純物半導体膜25に重なっている。ドレイン電極28は、不純物半導体膜26に重なっている。ソース電極27及びドレイン電極28はダブルゲートトランジスタ20ごとに形成されている。ボトムゲート絶縁膜22とトップゲート絶縁膜29との間には、複数本のソースライン42,42,…及びドレインライン43,43,…が形成され、これらソースライン42,42,…及びドレインライン43,43,…が縦方向に延在している。縦方向に配列された同一の列のダブルゲートトランジスタ20,20,…のソース電極27は共通のソースライン42と一体となって形成されており、縦方向に配列された同一の列のダブルゲートトランジスタ20,20,…のドレイン電極28は共通のドレインライン43と一体なって形成されている。ソース電極27、ドレイン電極28、ソースライン42及びドレインライン43は、導電性及び遮光性を有しており、例えばクロム、クロム合金、アルミ若しくはアルミ合金又はこれらの合金からなる。   The source electrode 27 overlaps the impurity semiconductor film 25. The drain electrode 28 overlaps the impurity semiconductor film 26. The source electrode 27 and the drain electrode 28 are formed for each double gate transistor 20. A plurality of source lines 42, 42,... And drain lines 43, 43,... Are formed between the bottom gate insulating film 22 and the top gate insulating film 29. The source lines 42, 42,. 43, 43,... Extend in the vertical direction. The source electrodes 27 of the double gate transistors 20, 20,... In the same column arranged in the vertical direction are formed integrally with the common source line 42, and the double gates in the same column arranged in the vertical direction. The drain electrodes 28 of the transistors 20, 20,... Are integrally formed with a common drain line 43. The source electrode 27, the drain electrode 28, the source line 42, and the drain line 43 have conductivity and light shielding properties, and are made of, for example, chromium, a chromium alloy, aluminum, an aluminum alloy, or an alloy thereof.

トップゲート電極31は、半導体膜23との間にチャネル保護膜24及びトップゲート絶縁膜29を挟んで、半導体膜23に相対している。トップゲート電極31は、ダブルゲートトランジスタ20ごとにトップゲート絶縁膜29上に形成されている。また、トップゲート絶縁膜29と保護絶縁膜32との間には、複数本のトップゲートライン44,44,…が形成され、これらトップゲートライン44,44,…が互いに平行となって横方向に延在している。横方向に配列された同一の行のダブルゲートトランジスタ20,20,…のトップゲート電極31が共通のトップゲートライン44と一体となって形成されている。トップゲート電極31及びトップゲートライン44は、導電性及び光透過性を有し、例えば、酸化インジウム、酸化亜鉛若しくは酸化スズ又はこれらのうちの少なくとも一つを含む混合物(例えば、錫ドープ酸化インジウム(ITO)、亜鉛ドープ酸化インジウム)で形成されている。   The top gate electrode 31 is opposed to the semiconductor film 23 with the channel protective film 24 and the top gate insulating film 29 sandwiched between the top gate electrode 31 and the semiconductor film 23. The top gate electrode 31 is formed on the top gate insulating film 29 for each double gate transistor 20. Further, a plurality of top gate lines 44, 44,... Are formed between the top gate insulating film 29 and the protective insulating film 32, and these top gate lines 44, 44,. It extends to. The top gate electrodes 31 of the double gate transistors 20, 20,... In the same row arranged in the horizontal direction are formed integrally with a common top gate line 44. The top gate electrode 31 and the top gate line 44 are conductive and light transmissive, for example, indium oxide, zinc oxide, tin oxide, or a mixture containing at least one of them (for example, tin-doped indium oxide ( ITO) and zinc-doped indium oxide).

以上のように構成された固体撮像デバイス10はスポット固定層34の表面を受光面としており、固体撮像デバイス10が駆動されることによってダブルゲートトランジスタ20の半導体膜23において受光した光量が電気信号に変換される。   The solid-state imaging device 10 configured as described above uses the surface of the spot fixing layer 34 as a light-receiving surface, and the amount of light received by the semiconductor film 23 of the double-gate transistor 20 when the solid-state imaging device 10 is driven becomes an electrical signal. Converted.

〔3〕スポット
図1、図2に示すように、固体撮像デバイス10の受光面(スポット固定層34の表面)には複数のスポット60が形成されている。各スポット60は、プローブとなる既知の塩基配列のcDNA(プローブDNA)や抗体等の溶液を固体撮像デバイス10の受光面に滴下し、乾燥して形成される。以下ではプローブとして既知の塩基配列のcDNAを用いた場合について説明する。
[3] Spots As shown in FIGS. 1 and 2, a plurality of spots 60 are formed on the light receiving surface of the solid-state imaging device 10 (the surface of the spot fixing layer 34). Each spot 60 is formed by dropping a solution of cDNA (probe DNA) having a known base sequence serving as a probe or an antibody onto the light receiving surface of the solid-state imaging device 10 and drying it. Hereinafter, a case where cDNA having a known base sequence is used as a probe will be described.

1つのスポット60では同じ塩基配列の一本鎖のプローブDNAが多数集まった群集が固定化され、スポット60ごとにプローブDNAの塩基配列が異なっている。プローブDNAとしては、既知のmRNAの塩基配列が用いられたり、その一部と同一の又は相補的な塩基配列のDNAが用いられたりする。具体的には、例えば、蛍光標識DNAで用いるのと同じ細胞検体から作成したcDNAライブラリを用いることができる。
図2に示すように、1つのスポット60は複数のダブルゲートトランジスタ20上に重なるように形成されている。
In one spot 60, a crowd of many single-stranded probe DNAs having the same base sequence is immobilized, and the base sequences of the probe DNAs are different for each spot 60. As the probe DNA, a known mRNA base sequence is used, or a DNA having the same or complementary base sequence as a part thereof is used. Specifically, for example, a cDNA library prepared from the same cell specimen as that used for fluorescently labeled DNA can be used.
As shown in FIG. 2, one spot 60 is formed so as to overlap a plurality of double gate transistors 20.

〔4〕駆動回路
図5は、固体撮像デバイス10及びその周辺回路を示した回路図である。
図1に示された駆動回路70は、図5に示すようにトップゲートドライバ71、ボトムゲートドライバ72及びドレインドライバ73を有する。
[4] Driving Circuit FIG. 5 is a circuit diagram showing the solid-state imaging device 10 and its peripheral circuits.
The drive circuit 70 shown in FIG. 1 includes a top gate driver 71, a bottom gate driver 72, and a drain driver 73 as shown in FIG.

固体撮像デバイス10のトップゲートライン44,44,…がトップゲートドライバ71の端子に接続され、ボトムゲートライン41,41,…がボトムゲートドライバ72の端子に接続され、ドレインライン43,43,…がドレインドライバ73の端子に接続されている。また、固体撮像デバイス10のソースライン42,42,…が一定電圧源に接続され、この例ではソースライン42,42,…が接地されている。トップゲートドライバ71、ボトムゲートドライバ72及びドレインドライバ73は、協同して固体撮像デバイス10を駆動するものである。   Are connected to the terminals of the top gate driver 71, the bottom gate lines 41, 41,... Are connected to the terminals of the bottom gate driver 72, and the drain lines 43, 43,. Is connected to the terminal of the drain driver 73. Further, the source lines 42, 42,... Of the solid-state imaging device 10 are connected to a constant voltage source, and in this example, the source lines 42, 42,. The top gate driver 71, the bottom gate driver 72, and the drain driver 73 cooperate to drive the solid-state imaging device 10.

図6は、固体撮像デバイス10を駆動するための信号の推移を示したタイミングチャートである。
図6に示すように、トップゲートドライバ71はトップゲートライン44,44,…にリセットパルスを順次出力するようになっている。リセットパルスのレベルは+5〔V〕のハイレベルである。一方、トップゲートドライバ71は、リセットパルスを出力しない時にローレベルの−20〔V〕の電位をそれぞれのトップゲートライン44に印加するようになっている。トップゲートドライバ71としては、シフトレジスタを用いることができる。
FIG. 6 is a timing chart showing transition of signals for driving the solid-state imaging device 10.
As shown in FIG. 6, the top gate driver 71 sequentially outputs reset pulses to the top gate lines 44, 44,. The level of the reset pulse is a high level of +5 [V]. On the other hand, the top gate driver 71 applies a low level potential of −20 [V] to each top gate line 44 when no reset pulse is output. As the top gate driver 71, a shift register can be used.

ボトムゲートドライバ72は、ボトムゲートライン41,41,…にリードパルスを順次出力するようになっている。リードパルスのレベルは+10〔V〕のオンレベル(ハイレベル)であり、リードパルスが出力されていない時のレベルは±0〔V〕のオフレベル(ローレベル)である。ボトムゲートドライバ72としては、シフトレジスタを用いることができる。   The bottom gate driver 72 sequentially outputs read pulses to the bottom gate lines 41, 41,. The level of the read pulse is +10 [V] on level (high level), and the level when the read pulse is not output is ± 0 [V] off level (low level). As the bottom gate driver 72, a shift register can be used.

トップゲートドライバ71が何れかの行のトップゲートライン44にリセットパルスを出力した後にキャリア蓄積期間を経てボトムゲートドライバ72が同じ行のボトムゲートライン41にリードパルスを出力するように、トップゲートドライバ71及びボトムゲートドライバ72が出力信号をシフトする。つまり、各行では、リードパルスが出力されるタイミングは、リセットパルスが出力されるタイミングより遅れている。また、何れかの行のトップゲートライン44へのリセットパルスの入力が開始してから、同じ行のボトムゲートライン41へのリードパルスの入力が終了するまでの期間は、その行の選択期間である。リセットパルスのレベルは+5〔V〕のハイレベルであり、リセットパルスが出力されていない時のレベルは−20〔V〕のローレベルである。   The top gate driver 71 outputs a read pulse to the bottom gate line 41 of the same row after the carrier accumulation period after the top gate driver 71 outputs the reset pulse to the top gate line 44 of any row. 71 and bottom gate driver 72 shift the output signal. That is, in each row, the timing at which the read pulse is output is delayed from the timing at which the reset pulse is output. The period from the start of reset pulse input to the top gate line 44 of any row to the end of read pulse input to the bottom gate line 41 of the same row is the selection period of that row. is there. The level of the reset pulse is a high level of +5 [V], and the level when the reset pulse is not output is a low level of −20 [V].

ドレインドライバ73は、それぞれの行の選択期間において、リセットパルスが出力されてからリードパルスが出力されるまでの間に、全てのドレインライン43,43,…にプリチャージパルスを出力するようになっている。プリチャージパルスのレベルは+5〔V〕のハイレベルであり、プリチャージパルスが出力されていない時のレベルは±0〔V〕のローレベルである。ドレインドライバ73は、プリチャージパルスの出力後にドレインライン43,43,…の電圧を列順次に出力するようになっている。   The drain driver 73 outputs a precharge pulse to all the drain lines 43, 43,... Between the reset pulse output and the read pulse output in the selection period of each row. ing. The level of the precharge pulse is a high level of +5 [V], and the level when the precharge pulse is not output is a low level of ± 0 [V]. The drain driver 73 outputs the voltages of the drain lines 43, 43,... In a column sequence after outputting the precharge pulse.

駆動回路70による固体撮像デバイス10の撮像動作について説明する。
トップゲートドライバ71が1行目のトップゲートライン44から最終行目のトップゲートライン44へと順次リセットパルスを出力し、ボトムゲートドライバ72がボトムゲートライン41,41,41,…に順次リードパルスを出力する。その際、ドレインドライバ73が各行でリセットパルスが出力されているリセット期間と各行でリードパルスが出力されている期間との間に、プリチャージパルスを全てのドレインライン43,43,…に出力する。
An imaging operation of the solid-state imaging device 10 by the drive circuit 70 will be described.
The top gate driver 71 sequentially outputs reset pulses from the top gate line 44 of the first row to the top gate line 44 of the last row, and the bottom gate driver 72 sequentially reads read pulses to the bottom gate lines 41, 41, 41,. Is output. At that time, the drain driver 73 outputs a precharge pulse to all the drain lines 43, 43,... Between the reset period in which the reset pulse is output in each row and the period in which the read pulse is output in each row. .

i行目の各ダブルゲートトランジスタ20の動作について詳細に説明する。トップゲートドライバ71がi行目のトップゲートライン44にリセットパルスを出力すると、i行目のトップゲートライン44がハイレベルになる。i行目のトップゲートライン44がハイレベルになっている間(この期間をリセット期間という。)、i行目の各ダブルゲートトランジスタ20では、半導体膜23内や半導体膜23とチャネル保護膜24との界面近傍に蓄積されたキャリア(ここでは、正孔である。)が、トップゲート電極31の電圧により反発して吐出される。   The operation of each double gate transistor 20 in the i-th row will be described in detail. When the top gate driver 71 outputs a reset pulse to the i-th top gate line 44, the i-th top gate line 44 goes to a high level. While the i-th top gate line 44 is at a high level (this period is referred to as a reset period), in each double-gate transistor 20 in the i-th row, the semiconductor film 23 and the channel protective film 24 are included in the semiconductor film 23. The carriers (here, holes) accumulated near the interface with the repulsion are discharged by being repelled by the voltage of the top gate electrode 31.

次に、トップゲートドライバ71がi行目のトップゲートライン44にリセットパルスを出力することを終了して、半導体膜23に蛍光が入射することによって半導体膜23内に生成された電子−正孔対のうちの正孔を電気的に捕捉するためのするため負電位(−20〔V〕)をトップゲートライン44に出力する。つまり、i行目のトップゲートライン44のリセットパルスが終了してから、i行目のボトムゲートライン41にリードパルスが出力されるまでの間(この期間をキャリア蓄積期間という。)、光量に従った量の電子−正孔対が半導体膜23内で生成されるが、そのうちの正孔がトップゲート電極31の電界により半導体膜23内や半導体膜23とチャネル保護膜24との界面近傍に蓄積される。   Next, the top gate driver 71 finishes outputting the reset pulse to the i-th top gate line 44, and the electron-hole generated in the semiconductor film 23 by the fluorescence incident on the semiconductor film 23. A negative potential (−20 [V]) is output to the top gate line 44 in order to electrically capture holes in the pair. That is, after the reset pulse of the top gate line 44 in the i-th row ends, the read pulse is output to the bottom gate line 41 in the i-th row (this period is referred to as a carrier accumulation period). A corresponding amount of electron-hole pairs is generated in the semiconductor film 23, and the holes are generated in the semiconductor film 23 or in the vicinity of the interface between the semiconductor film 23 and the channel protective film 24 by the electric field of the top gate electrode 31. Accumulated.

次に、キャリア蓄積期間中に、ドレインドライバ73が全てのドレインライン43,43,…にプリチャージパルスを出力する。プリチャージパルスが出力されている間(プリチャージ期間という。)では、i行目の各ダブルゲートトランジスタ20においては、トップゲート電極31に印加されている電位が−20〔V〕である。そうすると、この負電界によって半導体膜23内や半導体膜23とチャネル保護膜24との界面近傍に蓄積された正孔による電界は、必然的に負電界を完全に相殺して半導体膜23のチャネル領域にnチャネルを形成する程度の正電界には成り得ない。そうすると、ボトムゲート電極21に印加されている電位が±0〔V〕であるため、ドレイン電極28とソース電極27との間にプリチャージパルスの電位差が生じても半導体膜23にはチャネルが形成されず、ドレイン電極28とソース電極27との間に電流は流れない。プリチャージ期間において、ドレイン電極28とソース電極27との間に電流が流れないため、ドレインライン43,43,…に出力されたプリチャージパルスによってi行目の各ダブルゲートトランジスタ20のドレイン電極28に電荷がチャージされる。   Next, during the carrier accumulation period, the drain driver 73 outputs a precharge pulse to all the drain lines 43, 43,. While the precharge pulse is output (referred to as a precharge period), in each double gate transistor 20 in the i-th row, the potential applied to the top gate electrode 31 is −20 [V]. Then, the electric field due to the holes accumulated in the semiconductor film 23 or in the vicinity of the interface between the semiconductor film 23 and the channel protective film 24 due to the negative electric field inevitably cancels the negative electric field completely, so that the channel region of the semiconductor film 23 is obtained. Therefore, it cannot be a positive electric field that can form an n-channel. Then, since the potential applied to the bottom gate electrode 21 is ± 0 [V], a channel is formed in the semiconductor film 23 even if a potential difference of the precharge pulse occurs between the drain electrode 28 and the source electrode 27. In other words, no current flows between the drain electrode 28 and the source electrode 27. Since no current flows between the drain electrode 28 and the source electrode 27 during the precharge period, the drain electrode 28 of each double gate transistor 20 in the i-th row is output by the precharge pulse output to the drain lines 43, 43,. Is charged.

次に、ドレインドライバ73がプリチャージパルスの出力を終了するとともに、ボトムゲートドライバ72がi行目のボトムゲートライン41にリードパルスを出力する。ボトムゲートドライバ72がi行目のボトムゲートライン41にリードパルスを出力している間(この期間を、リード期間という。)では、i行目の各ダブルゲートトランジスタ20のボトムゲート電極21に+10〔V〕の電位が印加されているため、i行目の各ダブルゲートトランジスタ20がオン状態になる。   Next, the drain driver 73 finishes outputting the precharge pulse, and the bottom gate driver 72 outputs a read pulse to the i-th bottom gate line 41. While the bottom gate driver 72 outputs a read pulse to the i-th bottom gate line 41 (this period is referred to as a read period), +10 is applied to the bottom gate electrode 21 of each i-th double gate transistor 20. Since the potential of [V] is applied, each double gate transistor 20 in the i-th row is turned on.

リード期間においては、キャリア蓄積期間において蓄積されたキャリアがトップゲート電極31の負電界を緩和するように働くため、入射される光量が十分であってキャリアの量が十分であれば、ボトムゲート電極21の正電界とあわせて半導体膜23にnチャネルが形成されて、ドレイン電極28からソース電極27に電流が流れるようになる。従って、リード期間では、ドレインライン43,43,…の電圧は、ドレイン−ソース間電流によって時間の経過とともに徐々に低下する傾向を示す。   In the lead period, since the carriers accumulated in the carrier accumulation period work so as to alleviate the negative electric field of the top gate electrode 31, if the amount of incident light is sufficient and the amount of carriers is sufficient, the bottom gate electrode An n channel is formed in the semiconductor film 23 together with the positive electric field 21, and a current flows from the drain electrode 28 to the source electrode 27. Therefore, in the read period, the voltages of the drain lines 43, 43,... Tend to gradually decrease with time due to the drain-source current.

キャリア蓄積期間において半導体膜23に入射した光量が多くなるにつれて、蓄積されるキャリアも多くなり、蓄積されるキャリアが多くなるにつれて、リード期間においてドレイン電極28からソース電極27に流れる電流のレベルも大きくなる。従って、リード期間におけるドレインライン43,43,…の電圧の減少傾向は、キャリア蓄積期間で半導体膜23に入射した光量に深く関連する。   As the amount of light incident on the semiconductor film 23 in the carrier accumulation period increases, the number of accumulated carriers also increases. As the number of accumulated carriers increases, the level of current flowing from the drain electrode 28 to the source electrode 27 in the read period also increases. Become. Therefore, the decreasing tendency of the voltage of the drain lines 43, 43,... During the lead period is deeply related to the amount of light incident on the semiconductor film 23 during the carrier accumulation period.

そして、i行目のリード期間から次の(i+1)行目のプリチャージ期間までの間に、リード期間が開始してから所定の時間経過後のドレインライン43,43,…の電圧がドレインドライバ73によって検出される。その電圧が光量を示す。ドレインドライバ73は、ドレインライン43,43,…の電圧を列順次に出力する(Vout)。   .. Between the i-th read period and the next (i + 1) -th precharge period, the voltage of the drain lines 43, 43,. 73. The voltage indicates the amount of light. The drain driver 73 outputs the voltages of the drain lines 43, 43,... In column order (Vout).

上述した一連の画像読み取り動作を1サイクルとして、全ての行の各ダブルゲートトランジスタ20にも同等の処理手順を繰り返すことにより、固体撮像デバイス10の受光面における光量分布が得られる。   A series of image reading operations described above is set as one cycle, and the same processing procedure is repeated for all the double gate transistors 20 in all rows, thereby obtaining a light amount distribution on the light receiving surface of the solid-state imaging device 10.

〔5〕記憶装置
図1に示された記憶装置82は、ハードディスクドライブ又は半導体記憶装置である。
記憶装置82には、参照上限電圧Vmax及び参照下限電圧Vminが格納されている。
[5] Storage Device The storage device 82 shown in FIG. 1 is a hard disk drive or a semiconductor storage device.
The storage device 82 stores a reference upper limit voltage Vmax and a reference lower limit voltage Vmin.

参照下限電圧Vminは、固体撮像デバイス10のダブルゲートトランジスタ20に光が入射していない状態において、そのダブルゲートトランジスタ20の光電変換による駆動回路70の出力電圧である。参照下限電圧Vminは、予備試験により得る。具体的には、固体撮像デバイス10を光で照射せずに、固体撮像デバイス10を駆動回路70によって駆動し、その時のドレインドライバ73から出力されたダブルゲートトランジスタ20の出力電圧を測定し、その測定電圧が参照下限電圧Vminである。   The reference lower limit voltage Vmin is an output voltage of the drive circuit 70 by photoelectric conversion of the double gate transistor 20 in a state where light is not incident on the double gate transistor 20 of the solid-state imaging device 10. The reference lower limit voltage Vmin is obtained by a preliminary test. Specifically, the solid-state imaging device 10 is driven by the drive circuit 70 without irradiating the solid-state imaging device 10 with light, and the output voltage of the double gate transistor 20 output from the drain driver 73 at that time is measured. The measured voltage is the reference lower limit voltage Vmin.

参照上限電圧Vmaxは、固体撮像デバイス10のダブルゲートトランジスタ20に最大強度の光が入射している状態において、そのダブルゲートトランジスタ20の光電変換による駆動回路70の出力電圧である。参照上限電圧Vmaxは予備試験により得る。具体的には、何れかのスポット60のプローブDNAと相補的なcDNAを調整し、そのcDNAを蛍光体で標識し、蛍光標識したcDNAをそのスポット60に塗布して、そのスポット60のプローブDNAと蛍光標識後のcDNAをハイブリダイゼーションさせる。ハイブリダイゼーション後、そのスポット60に励起光を照射すると、蛍光体によってスポット60から蛍光が発する。スポット60のプローブDNAと相補的なcDNAを調整したので、ほぼ100%のプローブDNAにcDNAが結合し、スポット60から発する蛍光の強度が最大となる。その状態で、固体撮像デバイス10を駆動回路70によって駆動し、その時のドレインドライバ73から出力されたダブルゲートトランジスタ20(最大強度の蛍光を発したスポット60の下にあるもの)の出力電圧を測定し、その測定電圧が参照上限電圧Vmaxである。   The reference upper limit voltage Vmax is an output voltage of the drive circuit 70 by photoelectric conversion of the double gate transistor 20 in a state where light of maximum intensity is incident on the double gate transistor 20 of the solid-state imaging device 10. The reference upper limit voltage Vmax is obtained by a preliminary test. Specifically, cDNA complementary to the probe DNA of any of the spots 60 is prepared, the cDNA is labeled with a phosphor, the fluorescently labeled cDNA is applied to the spot 60, and the probe DNA of the spot 60 is coated. And the fluorescently labeled cDNA are hybridized. When the spot 60 is irradiated with excitation light after hybridization, fluorescence is emitted from the spot 60 by the phosphor. Since the cDNA complementary to the probe DNA of the spot 60 was prepared, the cDNA was bound to almost 100% of the probe DNA, and the intensity of fluorescence emitted from the spot 60 was maximized. In this state, the solid-state imaging device 10 is driven by the drive circuit 70, and the output voltage of the double-gate transistor 20 (below the spot 60 emitting the maximum intensity fluorescence) output from the drain driver 73 at that time is measured. The measured voltage is the reference upper limit voltage Vmax.

〔6〕生体高分子分析装置
生体高分子分析チップ1を生体高分子分析支援装置80にセッティングして生体高分子分析チップ1を用いるので、生体高分子分析支援装置80について図7を用いて説明する。図7は生体高分子分析支援装置80の構成を示すブロック図である。
[6] Biopolymer Analysis Device Since the biopolymer analysis chip 1 is used by setting the biopolymer analysis chip 1 in the biopolymer analysis support device 80, the biopolymer analysis support device 80 will be described with reference to FIG. To do. FIG. 7 is a block diagram showing the configuration of the biopolymer analysis support device 80.

生体高分子分析支援装置80は、生体高分子分析チップ1のほか、励起光照射装置81、コントローラ84、出力装置85、メモリ86、減算器87、可変利得増幅器88及びA/D変換器89を備える。   In addition to the biopolymer analysis chip 1, the biopolymer analysis support device 80 includes an excitation light irradiation device 81, a controller 84, an output device 85, a memory 86, a subtractor 87, a variable gain amplifier 88, and an A / D converter 89. Prepare.

図1に示されたフレキシブル配線シート83によって記憶装置82、トップゲートドライバ71、ボトムゲートドライバ72及びドレインドライバ73がコントローラ84に接続される。また、ドレインドライバ73の出力端子は、フレキシブル配線シート83によって減算器87の非反転入力端子に接続される。   The storage device 82, the top gate driver 71, the bottom gate driver 72, and the drain driver 73 are connected to the controller 84 by the flexible wiring sheet 83 shown in FIG. The output terminal of the drain driver 73 is connected to the non-inverting input terminal of the subtractor 87 by the flexible wiring sheet 83.

コントローラ84は、励起光照射装置81の点灯・消灯を行う機能を有する。
コントローラ84は、記憶装置82に格納された参照上限電圧Vmax及び参照下限電圧Vminを読み込む機能を有する。
コントローラ84は、読み込んだ参照下限電圧Vminを減算器87の反転入力端子に出力する機能を有する。
また、コントローラ84は、読み込んだ参照上限電圧Vmaxと参照下限電圧Vminの差に基づき可変利得増幅器88の利得
を設定する機能を有する。
また、コントローラ84は、トップゲートドライバ71、ボトムゲートドライバ72及びドレインドライバ73に制御信号を出力することによって、トップゲートドライバ71、ボトムゲートドライバ72及びドレインドライバ73に固体撮像デバイス10の駆動動作を行わせる機能を有する。
The controller 84 has a function of turning on / off the excitation light irradiation device 81.
The controller 84 has a function of reading the reference upper limit voltage Vmax and the reference lower limit voltage Vmin stored in the storage device 82.
The controller 84 has a function of outputting the read reference lower limit voltage Vmin to the inverting input terminal of the subtractor 87.
The controller 84 has a function of setting the gain of the variable gain amplifier 88 based on the difference between the read reference upper limit voltage Vmax and the reference lower limit voltage Vmin.
Further, the controller 84 outputs a control signal to the top gate driver 71, the bottom gate driver 72 and the drain driver 73, thereby driving the solid-state imaging device 10 to the top gate driver 71, the bottom gate driver 72 and the drain driver 73. Has the function to perform.

減算器87は、ドレインドライバ73の出力のレベルを調整して、ドレインドライバ73の出力レンジの最小値を可変利得増幅器88の入力ダイナミックレンジの下限値に等しくする。具体的には、減算器87は、ドレインドライバ73の出力から参照下限電圧Vminを減算して、その差分結果を出力する。これにより、減算器87の出力の下限値が、可変利得増幅器88の入力ダイナミックレンジの下限値に等しくなる。   The subtractor 87 adjusts the output level of the drain driver 73 so that the minimum value of the output range of the drain driver 73 is equal to the lower limit value of the input dynamic range of the variable gain amplifier 88. Specifically, the subtractor 87 subtracts the reference lower limit voltage Vmin from the output of the drain driver 73 and outputs the difference result. As a result, the lower limit value of the output of the subtractor 87 becomes equal to the lower limit value of the input dynamic range of the variable gain amplifier 88.

可変利得増幅器88は、減算器87の出力レンジを調整(圧縮・伸長)して、その出力レンジをA/D変換器89の入力ダイナミックレンジに収める。具体的には、可変利得増幅器88は、コントローラ84によって設定された利得(増幅度)に従って減算器87の出力を増幅する。ここで、A/D変換器89の入力ダイナミックレンジをVrange(単位:電圧)としたら、可変利得増幅器88の利得Gは、以下のように設定される。
G≦Vrange/(Vmax−Vmin)
これにより、可変利得増幅器88の出力レンジがA/D変換器89の入力ダイナミックレンジに収まる。特に、G=Vrange/(Vmax−Vmin)であれば、可変利得増幅器88の出力レンジの最大値がA/D変換器89の入力ダイナミックレンジの上限値に等しくなるとともに、可変利得増幅器88の出力レンジの最小値がA/D変換器89の入力ダイナミックレンジの下限値に等しくなる。そのため、A/D変換器89の出力の分解能を最大限利用することができる。
The variable gain amplifier 88 adjusts (compresses / decompresses) the output range of the subtractor 87 and puts the output range in the input dynamic range of the A / D converter 89. Specifically, the variable gain amplifier 88 amplifies the output of the subtractor 87 according to the gain (amplification degree) set by the controller 84. Here, if the input dynamic range of the A / D converter 89 is Vrange (unit: voltage), the gain G of the variable gain amplifier 88 is set as follows.
G ≦ Vrange / (Vmax−Vmin)
As a result, the output range of the variable gain amplifier 88 falls within the input dynamic range of the A / D converter 89. In particular, if G = Vrange / (Vmax−Vmin), the maximum value of the output range of the variable gain amplifier 88 becomes equal to the upper limit value of the input dynamic range of the A / D converter 89, and the output of the variable gain amplifier 88. The minimum value of the range becomes equal to the lower limit value of the input dynamic range of the A / D converter 89. Therefore, the output resolution of the A / D converter 89 can be utilized to the maximum extent.

A/D変換器89は、可変利得増幅器88の出力を量子化して出力する。   The A / D converter 89 quantizes the output of the variable gain amplifier 88 and outputs the result.

コントローラ84は、A/D変換器89の出力をメモリ86に記録する機能を有する。これにより、固体撮像デバイス10の受光面に沿った光量分布が二次元の画像データとしてメモリ86に記録される。   The controller 84 has a function of recording the output of the A / D converter 89 in the memory 86. Thereby, the light quantity distribution along the light receiving surface of the solid-state imaging device 10 is recorded in the memory 86 as two-dimensional image data.

また、コントローラ84は、メモリ86に記録された画像データに従った画像を出力装置85に出力させる機能を有する。これにより出力装置85によって画像が出力される。出力装置85は、例えばプロッタ、プリンタ又はディスプレイである。   The controller 84 has a function of causing the output device 85 to output an image according to the image data recorded in the memory 86. As a result, the output device 85 outputs an image. The output device 85 is, for example, a plotter, a printer, or a display.

〔7〕分析手順
生体高分子分析支援装置80を用いて試料を分析する方法について説明するとともに、生体高分子分析支援装置80の使用方法及び動作方法について説明する。
[7] Analysis Procedure A method for analyzing a sample using the biopolymer analysis support apparatus 80 will be described, and a method for using and operating the biopolymer analysis support apparatus 80 will be described.

〔7−1〕蛍光標識DNAの作成
分析する試料としては、DNAを用いることができる。試料となるDNAとしては、任意の細胞検体内で発現しているmRNAを抽出し、逆転写酵素を用いるRT−PCR反応により得られたcDNAを用いることができる。cDNAは蛍光体で標識する。蛍光体としては、例えばGEヘルスケア バイオサイエンス株式会社製のCy2(吸収波長491nm、蛍光波長509nm)、Cy3(吸収波長553nm、蛍光波長569nm)、Cy5(吸収波長645nm、蛍光波長664nm)等を用いることができる。
[7-1] Preparation of fluorescently labeled DNA DNA can be used as a sample to be analyzed. As a sample DNA, mRNA obtained by extracting mRNA expressed in an arbitrary cell specimen and performing RT-PCR reaction using reverse transcriptase can be used. The cDNA is labeled with a fluorophore. As the phosphor, for example, Cy2 (absorption wavelength 491 nm, fluorescence wavelength 509 nm), Cy3 (absorption wavelength 553 nm, fluorescence wavelength 569 nm), Cy5 (absorption wavelength 645 nm, fluorescence wavelength 664 nm) manufactured by GE Healthcare Bioscience Co., Ltd. are used. be able to.

cDNAを蛍光体で標識するには、例えば、蛍光体で標識されたオリゴdTプライマや、標識されたdNTPミックスを用いてRT−PCR反応を実施すればよい。以下では、この標識されたcDNAを蛍光標識DNAという。   In order to label cDNA with a phosphor, for example, an RT-PCR reaction may be performed using an oligo dT primer labeled with a phosphor or a labeled dNTP mix. Hereinafter, this labeled cDNA is referred to as fluorescently labeled DNA.

〔7−2〕ハイブリダイゼーション
まず、作業者が、蛍光標識DNAを含有した溶液(以下、蛍光標識DNA)を固体撮像デバイス10の受光面に塗布する。蛍光標識DNA溶液を各スポット60,60,…に順次又は同時に滴下してもよい。
[7-2] Hybridization First, an operator applies a solution containing fluorescence-labeled DNA (hereinafter, fluorescence-labeled DNA) to the light-receiving surface of the solid-state imaging device 10. The fluorescently labeled DNA solution may be dropped on each of the spots 60, 60,.

このとき、DNAが一本鎖となるように蛍光標識DNA溶液を加熱する。また、スポット60のDNAが一本鎖となるように固体撮像デバイス10の受光面も加熱する。   At this time, the fluorescently labeled DNA solution is heated so that the DNA becomes a single strand. Further, the light receiving surface of the solid-state imaging device 10 is also heated so that the DNA of the spot 60 becomes a single strand.

次いで、固体撮像デバイス10を冷却する。すると、蛍光標識DNA溶液内の蛍光標識DNAのうち、スポット60のプローブDNAと相補的な蛍光標識DNAは、そのプローブDNAとハイブリダイズする。一方、プローブDNAと相補的ではない蛍光標識DNAは、このスポット60には結合しないか、結合したとしても僅かである。   Next, the solid-state imaging device 10 is cooled. Then, of the fluorescently labeled DNA in the fluorescently labeled DNA solution, the fluorescently labeled DNA complementary to the probe DNA of the spot 60 hybridizes with the probe DNA. On the other hand, fluorescently labeled DNA that is not complementary to the probe DNA does not bind to the spot 60, or even if it binds to the spot 60.

その後、洗浄用バッファー溶液で蛍光標識DNA溶液を固体撮像デバイス10の受光面から洗い流し、蛍光標識DNAのうちハイブリダイズしなかったものを固体撮像デバイス10の受光面から除去する。   Thereafter, the fluorescence-labeled DNA solution is washed away from the light-receiving surface of the solid-state imaging device 10 with a washing buffer solution, and the non-hybridized fluorescent-labeled DNA is removed from the light-receiving surface of the solid-state imaging device 10.

〔7−3〕サンプルの検出
上記処理を行った後、生体高分子分析チップ1を生体高分子分析支援装置80にセッティングする。これにより、トップゲートドライバ71、ボトムゲートドライバ72、ドレインドライバ73及び記憶装置82がコントローラ84に接続され、ドレインドライバ73が減算器87に接続される。その後、コントローラ84を起動させる。
[7-3] Detection of Sample After performing the above processing, the biopolymer analysis chip 1 is set in the biopolymer analysis support device 80. As a result, the top gate driver 71, the bottom gate driver 72, the drain driver 73, and the storage device 82 are connected to the controller 84, and the drain driver 73 is connected to the subtractor 87. Thereafter, the controller 84 is activated.

コントローラ84が起動すると、記憶装置82に格納された参照上限電圧Vmax及び参照下限電圧Vminがコントローラ84によって読み取られる。
コントローラ84は、参照下限電圧Vminを減算器87の反転入力端子に出力する。これにより、減算器87の出力レンジの最小値が可変利得増幅器88の入力ダイナミックレンジの下限値に揃えられる。
コントローラ84は、参照上限電圧Vmaxと参照下限電圧Vminの差に基づき可変利得増幅器88の利得を利得Gに設定する。これにより可変利得増幅器88の出力のレンジがA/D変換器89の入力ダイナミックレンジに収められ、より具体的には、可変利得増幅器88の出力レンジがA/D変換器89の入力ダイナミックレンジに等しくなる。
When the controller 84 is activated, the reference upper limit voltage Vmax and the reference lower limit voltage Vmin stored in the storage device 82 are read by the controller 84.
The controller 84 outputs the reference lower limit voltage Vmin to the inverting input terminal of the subtractor 87. As a result, the minimum value of the output range of the subtractor 87 is aligned with the lower limit value of the input dynamic range of the variable gain amplifier 88.
The controller 84 sets the gain of the variable gain amplifier 88 to the gain G based on the difference between the reference upper limit voltage Vmax and the reference lower limit voltage Vmin. As a result, the output range of the variable gain amplifier 88 falls within the input dynamic range of the A / D converter 89, and more specifically, the output range of the variable gain amplifier 88 becomes the input dynamic range of the A / D converter 89. Will be equal.

続いて、コントローラ84が励起光照射装置81を点灯させる。励起光照射装置81によってスポット60,60,…が照射される。そうすると、蛍光標識DNAがプローブDNAに結合したスポット60からは、蛍光が放出される。一方、蛍光標識DNAがプローブDNAに結合したスポット60からは、蛍光が放出されない。   Subsequently, the controller 84 turns on the excitation light irradiation device 81. The spots 60, 60,... Are irradiated by the excitation light irradiation device 81. Then, fluorescence is emitted from the spot 60 where the fluorescently labeled DNA is bound to the probe DNA. On the other hand, no fluorescence is emitted from the spot 60 where the fluorescently labeled DNA is bound to the probe DNA.

そして、コントローラ84は、励起光照射装置81を点灯した状態で、トップゲートドライバ71、ボトムゲートドライバ72及びドレインドライバ73に制御信号を出力する。そうすると、上述のように、固体撮像デバイス10がトップゲートドライバ71、ボトムゲートドライバ72及びドレインドライバ73によって駆動され、ダブルゲートトランジスタ20,20,…において光電変換が起こる。そして、ダブルゲートトランジスタ20,20,…における光量に従った電圧(ドレイン電極28の電圧)がドレインドライバ73から順次出力される。   Then, the controller 84 outputs a control signal to the top gate driver 71, the bottom gate driver 72, and the drain driver 73 with the excitation light irradiation device 81 turned on. Then, as described above, the solid-state imaging device 10 is driven by the top gate driver 71, the bottom gate driver 72, and the drain driver 73, and photoelectric conversion occurs in the double gate transistors 20, 20,. And the voltage (voltage of the drain electrode 28) according to the light quantity in the double gate transistors 20, 20,.

ドレインドライバ73の出力と参照下限電圧Vminの差が減算器87によってとられ、その差分が減算器87から出力される。減算器87の出力が可変利得増幅器88によって利得Gだけ増幅されて、増幅された信号が可変利得増幅器88から出力される。可変利得増幅器88の出力がA/D変換器89によってアナログ・デジタル変換され、デジタル信号がコントローラ84に入力される。   The difference between the output of the drain driver 73 and the reference lower limit voltage Vmin is taken by the subtractor 87, and the difference is outputted from the subtractor 87. The output of the subtractor 87 is amplified by the gain G by the variable gain amplifier 88, and the amplified signal is output from the variable gain amplifier 88. The output of the variable gain amplifier 88 is converted from analog to digital by the A / D converter 89, and the digital signal is input to the controller 84.

以上により、ダブルゲートトランジスタ20,20,…における光量を表すデジタル信号が、順次コントローラ84に入力される。コントローラ84は、A/D変換器89の出力をメモリ86に記録することによって、固体撮像デバイス10の受光面に沿った光量分布が二次元の画像データとしてメモリ86に記録される。   As described above, digital signals representing the light amounts in the double gate transistors 20, 20,... Are sequentially input to the controller 84. The controller 84 records the output of the A / D converter 89 in the memory 86, whereby the light amount distribution along the light receiving surface of the solid-state imaging device 10 is recorded in the memory 86 as two-dimensional image data.

コントローラ84は、画像入力後、励起光照射装置81を消灯し、メモリ86に記録された画像データに従った画像を出力装置85に出力させる。   After inputting the image, the controller 84 turns off the excitation light irradiation device 81 and causes the output device 85 to output an image according to the image data recorded in the memory 86.

本実施形態によれば、ドレインドライバ73の出力が減算器87によって減算され、更に可変利得増幅器88によって増幅されることで、可変利得増幅器88の出力レンジの最大値がA/D変換器89の入力ダイナミックレンジの上限値以下になるとともに、可変利得増幅器88の出力レンジの最小値がA/D変換器89の入力ダイナミックレンジの下限値以上になる。そのため、A/D変換器89の出力の分解能を最大限利用することができる。つまり、A/D変換器89の分解能が8ビットであれば、256階調ほぼすべてがデータとして使用することができるようになる。そのことに伴い、バックグラウンドノイズレベルとシグナルの絶対値の差が大きくなるという利点がある。   According to this embodiment, the output of the drain driver 73 is subtracted by the subtractor 87 and further amplified by the variable gain amplifier 88, so that the maximum value of the output range of the variable gain amplifier 88 is the A / D converter 89. The minimum value of the output range of the variable gain amplifier 88 becomes equal to or greater than the lower limit value of the input dynamic range of the A / D converter 89 as well as the upper limit value of the input dynamic range. Therefore, the output resolution of the A / D converter 89 can be utilized to the maximum extent. In other words, if the resolution of the A / D converter 89 is 8 bits, almost all 256 gradations can be used as data. Accordingly, there is an advantage that the difference between the background noise level and the absolute value of the signal is increased.

従って、A/D変換器89からコントローラ84に入力される画像のうち蛍光を発した部分とそうでない部分との明暗の差(コントラスト)が大きくなる。そうすると、出力された画像の中から蛍光を発した部分の特定が容易である。つまり、蛍光標識DNAと相補的なプローブDNAのスポット60を特定することが容易である。   Therefore, a difference (contrast) between light and dark between a portion that emits fluorescence and a portion that does not emit fluorescence in the image input from the A / D converter 89 to the controller 84 increases. In this case, it is easy to specify a fluorescent part from the output image. That is, it is easy to specify the probe DNA spot 60 complementary to the fluorescently labeled DNA.

なお、本発明は上記実施形態に限定されることなく、本発明の主旨を逸脱しない範囲において種々の改良及び設計の変更をおこなっても良い。
上記実施形態では、光電変換素子としてダブルゲートトランジスタ20,20,…を用いた固体撮像デバイス10を例にして説明したが、光電変換素子としてフォトダイオードを用いた固体撮像デバイスに本発明を適用しても良い。フォトダイオードを用いた固体撮像デバイスとしては、CCDイメージセンサ、CMOSイメージセンサがある。CCDイメージセンサにおいては、フォトダイオードが基板上にマトリクス状となって配列されており、それぞれのフォトダイオードの周囲には、フォトダイオードで光電変換された電気信号を転送するための垂直CCD、水平CCDが形成されている。CMOSイメージセンサにおいては、フォトダイオードが基板上にマトリクス状となって配列されており、それぞれのフォトダイオードの周囲にはフォトダイオードで光電変換された電気信号を増幅するための画素回路が設けられている。
The present invention is not limited to the above embodiment, and various improvements and design changes may be made without departing from the spirit of the present invention.
In the above embodiment, the solid-state imaging device 10 using the double gate transistors 20, 20,... As a photoelectric conversion element has been described as an example, but the present invention is applied to a solid-state imaging device using a photodiode as the photoelectric conversion element. May be. Solid-state imaging devices using photodiodes include CCD image sensors and CMOS image sensors. In a CCD image sensor, photodiodes are arranged in a matrix on a substrate, and around each photodiode, a vertical CCD and a horizontal CCD for transferring an electrical signal photoelectrically converted by the photodiode. Is formed. In a CMOS image sensor, photodiodes are arranged in a matrix on a substrate, and a pixel circuit for amplifying an electrical signal photoelectrically converted by the photodiodes is provided around each photodiode. Yes.

固体撮像デバイス10がCCDイメージセンサ又はCMOSイメージセンサである場合には、駆動回路70の回路構成はCCDイメージセンサ又はCMOSイメージセンサに適したものに変更するのは勿論である。CCDイメージセンサ、CMOSイメージセンサの駆動回路は周知であるので、ここでは説明を省略する。   When the solid-state imaging device 10 is a CCD image sensor or a CMOS image sensor, it is a matter of course that the circuit configuration of the drive circuit 70 is changed to one suitable for the CCD image sensor or the CMOS image sensor. Since the drive circuit for the CCD image sensor and the CMOS image sensor is well known, description thereof is omitted here.

生体高分子分析チップ及び照射装置を示した斜視図である。It is the perspective view which showed the biopolymer analysis chip | tip and the irradiation apparatus. 生体高分子分析チップの一部を示した平面図である。It is the top view which showed a part of biopolymer analysis chip. 固体撮像デバイスの画素を示した平面図である。It is the top view which showed the pixel of the solid-state imaging device. IV−IV矢視断面図である。It is IV-IV arrow sectional drawing. 固体撮像デバイス及びその周辺回路を示した図面である。It is drawing which showed the solid-state imaging device and its peripheral circuit. 固体撮像デバイスの信号の推移を示したチャートである。It is the chart which showed transition of the signal of a solid imaging device. 生体光高分子分析支援装置の構成を概略的に示したブロック図である。It is the block diagram which showed roughly the structure of the biophotopolymer analysis assistance apparatus.

符号の説明Explanation of symbols

10 固体撮像デバイス
20 ダブルゲートトランジスタ
60 スポット
70 駆動回路
80 生体高分子分析支援装置
82 記憶装置
84 コントローラ
87 減算器
88 可変利得増幅器
89 A/D変換器
DESCRIPTION OF SYMBOLS 10 Solid-state imaging device 20 Double gate transistor 60 Spot 70 Drive circuit 80 Biopolymer analysis support apparatus 82 Memory | storage device 84 Controller 87 Subtractor 88 Variable gain amplifier 89 A / D converter

Claims (9)

固体撮像デバイスと、
既知の生体高分子からなり、前記固体撮像デバイスの受光面上に点在した複数種のスポットと、
前記固体撮像デバイスを駆動し、前記固体撮像デバイスの画素の受光量に応じた信号を出力する駆動回路と、
前記駆動回路の出力の減算をして、その差分を出力する減算器と、
前記減算器の出力を増幅する増幅器と、
前記増幅器の出力を量子化するA/D変換器と、を備え、
前記減算器が、前記駆動回路の出力レンジの最小値を前記増幅器の入力ダイナミックレンジの下限値に揃え、
前記増幅器が、前記減算器の出力レンジを調整して前記A/D変換器の入力ダイナミックレンジに収めることを特徴とする生体高分子分析支援装置。
A solid-state imaging device;
A plurality of types of spots made of known biopolymers and scattered on the light receiving surface of the solid-state imaging device,
A drive circuit that drives the solid-state imaging device and outputs a signal corresponding to the amount of light received by the pixels of the solid-state imaging device;
A subtractor that subtracts the output of the drive circuit and outputs the difference;
An amplifier for amplifying the output of the subtractor;
An A / D converter that quantizes the output of the amplifier,
The subtractor aligns the minimum value of the output range of the drive circuit with the lower limit value of the input dynamic range of the amplifier,
The biopolymer analysis support apparatus, wherein the amplifier adjusts an output range of the subtractor to fall within an input dynamic range of the A / D converter.
前記増幅器が、前記減算器の出力レンジを調整して前記A/D変換器の入力ダイナミックレンジに等しくすることを特徴とする請求項1に記載の生体高分子分析支援装置。   2. The biopolymer analysis support apparatus according to claim 1, wherein the amplifier adjusts an output range of the subtractor to equalize an input dynamic range of the A / D converter. 前記増幅器が可変利得増幅器であり、
前記増幅器が、前記固体撮像デバイスの画素に最大強度の光が入射している状態においてその画素の光電変換による前記駆動回路の出力を表す参照上限電圧と、前記固体撮像デバイスの画素に光が入射していない状態においてその画素の光電変換による前記駆動回路の出力を表す参照下限電圧との差分に応じた利得で前記減算器の出力を増幅することを特徴とする請求項1又は2に記載の生体高分子分析支援装置。
The amplifier is a variable gain amplifier;
The amplifier has a reference upper limit voltage representing the output of the drive circuit by photoelectric conversion of the pixel in a state where light of maximum intensity is incident on the pixel of the solid-state imaging device, and light is incident on the pixel of the solid-state imaging device 3. The output of the subtracter is amplified by a gain corresponding to a difference from a reference lower limit voltage representing an output of the drive circuit by photoelectric conversion of the pixel in a state where the pixel is not operated. Biopolymer analysis support device.
前記参照上限電圧及び前記参照下限電圧を記憶した記憶装置と、
前記記憶装置から前記参照上限電圧及び前記参照下限電圧を読み込み、それらの差に基づき前記増幅器の利得を設定するコントローラと、を備えることを特徴とする請求項3に記載の生体高分子分析支援装置。
A storage device storing the reference upper limit voltage and the reference lower limit voltage;
The biopolymer analysis support apparatus according to claim 3, further comprising: a controller that reads the reference upper limit voltage and the reference lower limit voltage from the storage device and sets a gain of the amplifier based on a difference therebetween. .
前記減算器が、前記固体撮像デバイスの画素に光が入射していない状態においてその画素の光電変換による前記駆動回路の出力を表す参照下限電圧を前記駆動回路の出力から減算することを特徴とする請求項1又は2に記載の生体高分子分析支援装置。   The subtracter subtracts a reference lower limit voltage representing the output of the drive circuit by photoelectric conversion of the pixel from the output of the drive circuit in a state where light is not incident on the pixel of the solid-state imaging device. The biopolymer analysis support apparatus according to claim 1 or 2. 前記参照下限電圧を記憶した記憶装置と、
前記記憶装置から前記参照下限電圧を読み込み、その参照下限電圧を前記減算器の反転入力端子に出力するコントローラと、を備え、
前記駆動回路の出力が前記減算器の非反転入力端子に入力されることを特徴とする請求項5に記載の生体高分子分析支援装置。
A storage device storing the reference lower limit voltage;
A controller that reads the reference lower limit voltage from the storage device and outputs the reference lower limit voltage to an inverting input terminal of the subtractor,
6. The biopolymer analysis support apparatus according to claim 5, wherein an output of the drive circuit is input to a non-inverting input terminal of the subtracter.
前記減算器が、前記固体撮像デバイスの画素に光が入射していない状態においてその画素の光電変換による前記駆動回路の出力を表す参照下限電圧を前記駆動回路の出力から減算し、
前記増幅器が可変利得増幅器であり、
前記増幅器が、前記固体撮像デバイスの画素に最大強度の光が入射している状態においてその画素の光電変換による前記駆動回路の出力を表す参照上限電圧と前記参照下限電圧との差分に応じた利得で前記減算器の出力を増幅することを特徴とする請求項1又は2に記載の生体高分子分析支援装置。
The subtractor subtracts a reference lower limit voltage representing the output of the drive circuit by photoelectric conversion of the pixel in a state where light is not incident on the pixel of the solid-state imaging device from the output of the drive circuit,
The amplifier is a variable gain amplifier;
The amplifier has a gain corresponding to the difference between the reference upper limit voltage and the reference lower limit voltage representing the output of the drive circuit by photoelectric conversion of the pixel in a state where light of maximum intensity is incident on the pixel of the solid-state imaging device The biopolymer analysis support apparatus according to claim 1, wherein the output of the subtracter is amplified by the step.
前記参照上限電圧及び前記参照下限電圧を記憶した記憶装置と、
前記記憶装置から前記参照上限電圧及び前記参照下限電圧を読み込み、読み込んだ前記参照下限電圧を前記減算器の反転入力端子に出力し、読み込んだ前記参照上限電圧と前記参照下限電圧の差に基づき前記増幅器の利得を設定するコントローラと、を備え、
前記駆動回路の出力が前記減算器の非反転入力端子に入力されることを特徴とする請求項7に記載の生体高分子分析支援装置。
A storage device storing the reference upper limit voltage and the reference lower limit voltage;
The reference upper limit voltage and the reference lower limit voltage are read from the storage device, the read reference lower limit voltage is output to the inverting input terminal of the subtractor, and based on the difference between the read reference upper limit voltage and the reference lower limit voltage. A controller for setting the gain of the amplifier,
8. The biopolymer analysis support apparatus according to claim 7, wherein an output of the drive circuit is input to a non-inverting input terminal of the subtracter.
前記記憶装置が前記固体撮像デバイスに搭載されていることを特徴とする請求項4、6又は8に記載の生体高分子分析支援装置。   The biopolymer analysis support apparatus according to claim 4, 6 or 8, wherein the storage device is mounted on the solid-state imaging device.
JP2008251436A 2008-09-29 2008-09-29 Support apparatus for analysis of biopolymer Pending JP2010085114A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008251436A JP2010085114A (en) 2008-09-29 2008-09-29 Support apparatus for analysis of biopolymer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008251436A JP2010085114A (en) 2008-09-29 2008-09-29 Support apparatus for analysis of biopolymer

Publications (1)

Publication Number Publication Date
JP2010085114A true JP2010085114A (en) 2010-04-15

Family

ID=42249232

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008251436A Pending JP2010085114A (en) 2008-09-29 2008-09-29 Support apparatus for analysis of biopolymer

Country Status (1)

Country Link
JP (1) JP2010085114A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102621112A (en) * 2011-01-27 2012-08-01 索尼公司 Emission intensity measuring device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102621112A (en) * 2011-01-27 2012-08-01 索尼公司 Emission intensity measuring device
CN102621112B (en) * 2011-01-27 2015-12-09 索尼公司 Luminous intensity measurement mechanism

Similar Documents

Publication Publication Date Title
JP4586329B2 (en) DNA analyzer and analysis method
JP4957336B2 (en) Biopolymer analyzer and biopolymer analysis method
JP4581498B2 (en) Biopolymer analysis chip
JP4179169B2 (en) Analysis equipment
JP4103581B2 (en) DNA reader and DNA identification method
JP5694342B2 (en) Device for monitoring multiple fluorescent signals
JP4802508B2 (en) Imaging device, biopolymer analysis chip, and analysis support device
JP2010085114A (en) Support apparatus for analysis of biopolymer
JP4569346B2 (en) Biopolymer analysis method
JP4576557B2 (en) Biopolymer analysis chip and analysis support device
JP4395616B2 (en) Biopolymer analysis support apparatus and control method thereof
JP4622604B2 (en) Biopolymer analysis support apparatus and biopolymer analysis method
JP2010071928A (en) Biological macromolecule analysis support apparatus
JP5083147B2 (en) Biopolymer detector
JP4273974B2 (en) DNA analysis device
JP4337369B2 (en) DNA analyzer and DNA analysis method
JP5157523B2 (en) Biopolymer analysis chip
JP4396407B2 (en) Biopolymer analysis chip and method for producing biopolymer chip
JP4449491B2 (en) Image processing apparatus and arrangement specifying support apparatus
JP2009222583A (en) Imaging device, biopolymer analysis chip and analysis method
JP2010204126A (en) Biological macromolecule analysis support device
JP2002350346A (en) Fluorescence detector, method of manufacturing the same, and method of detecting fluorescence using the same
JP2010085115A (en) Biological macromolecule analysis support device
JP2005351706A (en) Analytical chip
JP2010166214A (en) Imaging apparatus