JP2009231302A - Nitride semiconductor crystal thin film and its deposition method, semiconductor device, and its fabrication process - Google Patents
Nitride semiconductor crystal thin film and its deposition method, semiconductor device, and its fabrication process Download PDFInfo
- Publication number
- JP2009231302A JP2009231302A JP2008070937A JP2008070937A JP2009231302A JP 2009231302 A JP2009231302 A JP 2009231302A JP 2008070937 A JP2008070937 A JP 2008070937A JP 2008070937 A JP2008070937 A JP 2008070937A JP 2009231302 A JP2009231302 A JP 2009231302A
- Authority
- JP
- Japan
- Prior art keywords
- nitride semiconductor
- layer
- oxygen
- thin film
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
Description
本発明は、光・電子デバイス用として用いられる窒化物半導体薄膜の結晶成長に関し、特に、電子デバイス応用において、その耐圧向上などの高性能化に資する窒化物半導体結晶薄膜およびその作製方法、半導体装置およびその製造方法に関するものである。 The present invention relates to crystal growth of a nitride semiconductor thin film used for optical / electronic devices, and more particularly to a nitride semiconductor crystal thin film that contributes to high performance such as improved breakdown voltage in an electronic device application, a manufacturing method thereof, and a semiconductor device And a manufacturing method thereof.
窒化物半導体を用いた代表的な電子デバイスとして、高電子移動度電界効果トランジスタ(HEMT)が知られている。HEMTデバイス用の窒化物半導体薄膜結晶としては、一般に、HEMTのバリア層(キャリア供給層)に用いるAlGaNや、チャネルに用いるGaNが用いられている。窒化物半導体を用いたこれらの素子の形成では、窒化物半導体の結晶薄膜を、炭化珪素(SiC)基板,サファイア基板,およびシリコン基板の上に成長させる手法が用いられている。 As a typical electronic device using a nitride semiconductor, a high electron mobility field effect transistor (HEMT) is known. As nitride semiconductor thin film crystals for HEMT devices, AlGaN used for HEMT barrier layers (carrier supply layers) and GaN used for channels are generally used. In forming these elements using a nitride semiconductor, a method of growing a nitride semiconductor crystal thin film on a silicon carbide (SiC) substrate, a sapphire substrate, and a silicon substrate is used.
一般に、このような窒化物系HEMTデバイスの応用分野として、高出力・高耐圧化が要求され、デバイス動作時には大量の熱を発生しやすい。これがデバイス特性の劣化につながることから、熱伝導性の良好なSiCやシリコン基板が使用されている。しかしながら、現在入手可能なSiC基板は、非常に高価(シリコン基板の約100倍)であるため、応用分野が限定されるという欠点も有している。これに対し、シリコン基板は、安価であり、シリコンLSIプロセスでの製造技術が活かせることで、窒化物系デバイスへの適用が期待されている(非特許文献1参照)。 In general, as a field of application of such a nitride-based HEMT device, high output and high breakdown voltage are required, and a large amount of heat is easily generated during device operation. Since this leads to deterioration of device characteristics, SiC or silicon substrate having good thermal conductivity is used. However, currently available SiC substrates are very expensive (about 100 times that of silicon substrates), and therefore have the disadvantage of limited application fields. On the other hand, the silicon substrate is inexpensive and is expected to be applied to a nitride-based device by utilizing the manufacturing technology in the silicon LSI process (see Non-Patent Document 1).
これらデバイスは、従来使用されている砒素や燐系化合物半導体材料に比較して、エネルギーギャップが大きい(ワイドギャップ)窒化物半導体材料を用いていることで、より高耐圧化が図れるという特徴を有する。しかしながら、前述したように、窒化物半導体成長基板が異種材料であるため、格子定数差、および熱膨張係数差のため、窒化物半導体成長層には、多くの点欠陥や線欠陥(転位など)が形成されることになる。 These devices have a feature that a higher breakdown voltage can be achieved by using a nitride semiconductor material having a wide energy gap (wide gap) as compared with arsenic and phosphorus compound semiconductor materials that are conventionally used. . However, as described above, since the nitride semiconductor growth substrate is made of a different material, the nitride semiconductor growth layer has many point defects and line defects (such as dislocations) due to a difference in lattice constant and a coefficient of thermal expansion. Will be formed.
特に、シリコン基板の上に窒化物系材料をエピタキシャル成長させる場合、サファイアやSiCなどの他の基板種に比較し、基板と結晶成長層との間の格子定数差が大きく、かつ熱膨張係数差も大きいため、品質良好なエピタキシャル成長が容易ではない。また、シリコン基板を用いた場合、デバイスの高耐圧化に有用なエピタキシャル成長層の厚膜化は、結晶成長上、非常に困難である。このエピタキシャル成長の困難度に起因したエピタキシャル成長層の品質の不完全性により、本来、窒化物半導体として有している物性から生じる高耐圧化に対して悪影響を及ぼし、本来の耐圧を低下させるという問題があった。 In particular, when a nitride-based material is epitaxially grown on a silicon substrate, the lattice constant difference between the substrate and the crystal growth layer is larger than that of other substrate types such as sapphire and SiC, and the thermal expansion coefficient difference is also large. Since it is large, epitaxial growth with good quality is not easy. When a silicon substrate is used, it is very difficult to increase the thickness of an epitaxial growth layer useful for increasing the breakdown voltage of the device in terms of crystal growth. Due to imperfections in the quality of the epitaxial growth layer due to the difficulty of this epitaxial growth, there is a problem in that it has an adverse effect on the high breakdown voltage resulting from the physical properties of the nitride semiconductor and lowers the original breakdown voltage. there were.
本発明は、以上のような問題点を解消するためになされたものであり、シリコン基板を用いた場合であっても、窒化物半導体を用いた高耐圧の素子が形成できるようにすることを目的とする。 The present invention has been made to solve the above-described problems, and is capable of forming a high breakdown voltage element using a nitride semiconductor even when a silicon substrate is used. Objective.
本発明に係る窒化物半導体結晶薄膜は、基板の上に形成されたアルミニウムを含む窒化物半導体からなる結晶の薄膜であって、薄膜は酸素が添加されているようにしたものである。この窒化物半導体結晶薄膜において、薄膜の基板の平面の法線方向の一部領域に酸素が添加されているようにしてもよい。なお、基板は、シリコンから構成されたものである。 The nitride semiconductor crystal thin film according to the present invention is a crystal thin film made of a nitride semiconductor containing aluminum formed on a substrate, and the thin film is made to contain oxygen. In this nitride semiconductor crystal thin film, oxygen may be added to a partial region in the normal direction of the plane of the thin film substrate. The substrate is made of silicon.
本発明に係る半導体装置は、基板の上に形成されて、酸素が添加されたアルミニウムを含む窒化物半導体の結晶からなる緩衝層と、この緩衝層の上に形成された窒化物半導体からなる素子とを少なくとも備えるものである。この半導体装置において、緩衝層のシリコン基板の平面の法線方向の一部領域に酸素が添加されているようにしてもよい。ここで、素子は、例えば、緩衝層の上に形成されたキャリア供給層と、このキャリア供給層の下の緩衝層の上に形成され、キャリア供給層より供給された電子によるチャネルが形成されるキャリア走行層と、キャリア供給層の上に形成されたゲート電極と、このゲート電極を挟むようにキャリア供給層の上に形成されたソース電極およびドレイン電極とを少なくとも備えるものである。なお、基板は、シリコンから構成されたものである。 A semiconductor device according to the present invention includes a buffer layer made of a nitride semiconductor crystal containing aluminum to which oxygen is added, and an element made of a nitride semiconductor formed on the buffer layer. And at least. In this semiconductor device, oxygen may be added to a partial region in the normal direction of the plane of the silicon substrate of the buffer layer. Here, the element is formed on, for example, a carrier supply layer formed on the buffer layer and a buffer layer below the carrier supply layer, and a channel is formed by electrons supplied from the carrier supply layer. It comprises at least a carrier traveling layer, a gate electrode formed on the carrier supply layer, and a source electrode and a drain electrode formed on the carrier supply layer so as to sandwich the gate electrode. The substrate is made of silicon.
本発明に係る窒化物半導体結晶薄膜の作製方法は、基板の上に酸素が添加されたアルミニウムを含む窒化物半導体の層をエピタキシャル成長させる工程を少なくとも備えるものである。なお、基板は、シリコンから構成されたものである。 The method for producing a nitride semiconductor crystal thin film according to the present invention includes at least a step of epitaxially growing a nitride semiconductor layer containing aluminum to which oxygen is added on a substrate. The substrate is made of silicon.
また、本発明に係る半導体装置の製造方法は、酸素が添加されたアルミニウムを含む窒化物半導体をエピタキシャル成長させることでシリコン基板の上に緩衝層が形成された状態とする工程と、緩衝層の上に窒化物半導体からなる素子が形成された状態とする工程とを少なくとも備える。なお、基板は、シリコンから構成されたものである。 The method for manufacturing a semiconductor device according to the present invention includes a step of epitaxially growing a nitride semiconductor containing aluminum to which oxygen is added to form a buffer layer on a silicon substrate, And at least a step of forming a device made of a nitride semiconductor. The substrate is made of silicon.
以上説明したように、本発明によれば、酸素が添加されたアルミニウムを含む窒化物半導体からなる結晶の薄膜が基板の上に形成されているようにしたので、シリコン基板を用いた場合であっても、窒化物半導体を用いた高耐圧の素子が形成できるようになるという優れた効果が得られる。 As described above, according to the present invention, the crystal thin film made of the nitride semiconductor containing aluminum to which oxygen is added is formed on the substrate. However, an excellent effect that a high breakdown voltage element using a nitride semiconductor can be formed can be obtained.
以下、本発明の実施の形態について図を参照して説明する。図1は、本発明の実施の形態における半導体装置の構成例を模式的に示す断面図である。この半導体装置は、シリコン基板101と、シリコン基板101の上にエピタキシャル成長されたAlN結晶からなる緩衝層102と、緩衝層102の上にエピタキシャル成長されたGaNからなるチャネル層103と、チャネル層103の上にエピタキシャル成長されたAl0.25Ga0.75Nからなるキャリア供給層104とを備える。また、キャリア供給層104の上には、例えばTi/Auからなるゲート電極105が形成され、ゲート電極105を挟むように、Au/Ni/Ti/Alからなるソース電極106およびドレイン電極107が形成されている。
Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a cross-sectional view schematically showing a configuration example of a semiconductor device according to an embodiment of the present invention. This semiconductor device includes a
ここで、本実施の形態では、緩衝層102が、酸素が添加されたアルミニウムを含む窒化物半導体の結晶から構成されているようにしたところに特徴がある。このように、本実施の形態では、酸素が添加された例えばAlNの結晶より構成された緩衝層102を備えているので、この上に形成する窒化物半導体よりなる素子の耐圧が向上する。言い換えると、酸素が添加されたAlを含む窒化物半導体結晶の薄膜が形成されているシリコン基板を用いれば、高耐圧の窒化物半導体素子が形成可能となる。
Here, the present embodiment is characterized in that the
次に、酸素が添加されたAlN結晶の層(緩衝層)を用いることによる耐圧向上について説明する。まず、図2に示すような素子を形成する。この素子の形成について説明すると、シリコン基板201の上に、公知のMOVPE(Metal-Organic Vapor Phase Epitaxy)法を用いて8×1018cm-3の酸素をドープしたAlNをエピタキシャル成長させ、緩衝層202が形成された状態とする。例えば、Alのソースガスとしてトリメチルアルミニウム(TMA)を用い、Nのソースガスとしてアンモニア(NH3)を用い、加えて、キャリアガスとしての窒素で0.1%に希釈した酸素ガスを用いることで、酸素が添加された状態とすることができる。なお、成長温度は1000℃程度とすればよい。
Next, description will be made on the breakdown voltage improvement by using an AlN crystal layer (buffer layer) to which oxygen is added. First, an element as shown in FIG. 2 is formed. The formation of this element will be described. On the
次に、GaNのエピタキシャル成長およびAl0.25Ga0.75Nのエピタキシャル成長を順次行い、緩衝層202の上に、GaN層203およびAl0.25Ga0.75N層204が積層された状態とする。なお、Gaのソースガスとしては、トリメチルガリウム(TMG)を用いればよい。次に、これらの積層構造を公知のリソグラフィー技術およびエッチング技術により所定の形状に加工し、また、電極形成工程によりAl0.25Ga0.75N層204の上に、電極205が形成された状態とする。電極205は、膜厚20nmのTi層,膜厚200nmのAl層,膜厚10nmのNi層,および膜厚300nmのAu層がこの順に積層した積層構造から構成され、いわゆるオーミック接続している。
Next, epitaxial growth of GaN and epitaxial growth of Al 0.25 Ga 0.75 N are sequentially performed, and the
このようにして作製した素子を、グランド電極206を備えた基板ステージ207の上に配置し、電極205とグランド電極206との間に電圧を印加し、素子内の縦方向(膜厚方向)に流れる電流値を測定する。この測定により、素子の縦方向耐圧が評価できる。
The device thus fabricated is placed on a
上述した電流値の測定結果を図3に示す。なお、図3において、(a)は、上述した本実施の形態における酸素添加AlNによる緩衝層202を用いた素子の結果を示し、(b)は、酸素を添加していないAlNによる緩衝層を用いた素子の結果を示している。図3より明らかなように、酸素添加AlNによる緩衝層202を用いた素子の方が、明確にリーク電流が低減されていることがわかる。この結果より、酸素添加AlNによる緩衝層202を用いることで、耐圧特性の向上が実現されることがわかる。
The measurement result of the current value described above is shown in FIG. 3A shows the result of the element using the
なお、1×1018cm-3以上の酸素ドープ量においても、上述同様の効果が得られることが確認されている。また、AlNに限らず、AIGaN系などのAlを含む窒化物半導体を用いた緩衝層においても同様の効果が得られることが確認されている。 It has been confirmed that the same effect as described above can be obtained even with an oxygen doping amount of 1 × 10 18 cm −3 or more. Further, it has been confirmed that the same effect can be obtained not only in AlN but also in a buffer layer using a nitride semiconductor containing Al such as AIGaN.
ところで、酸素は、緩衝層の厚さ方向全域に形成されている必要はなく、後述するように、例えば原子層程度など、緩衝層の厚さ方向の一部に酸素が添加されているようにしても、上述同様に、緩衝層の上に形成される素子の耐圧を向上させることができる。 By the way, oxygen does not need to be formed in the entire thickness direction of the buffer layer. As described later, oxygen is added to a part of the buffer layer in the thickness direction, for example, about an atomic layer. However, as described above, the breakdown voltage of the element formed on the buffer layer can be improved.
まず、図4に示すような素子を形成し、この耐圧を前述同様に測定する。この素子の形成について説明すると、シリコン基板401の上に、公知のMOVPE法を用いてAlNをエピタキシャル成長させ、厚さ方向の中央部に酸素が導入された酸素導入層405を備える緩衝層402が形成された状態とする。酸素導入層405の形成について簡単に説明すると、このエピタキシャル成長の途中において、Alのソースガス(TMA)の供給を停止し、代わりに酸素を供給する。例えば、酸素流量を10sccmとして約1分間供給する。なお、sccmは流量の単位であり、0℃・1気圧の流体が1分間に1cm3流れることを示す。
First, an element as shown in FIG. 4 is formed, and this breakdown voltage is measured in the same manner as described above. The formation of this element will be described. On the
この酸素の供給を行った後、酸素の供給を停止して再度Alのソースガスの供給を開始する。これらのことにより、緩衝層402の厚さ方向の中央部に、スパイク状に酸素(1×1018cm-3)が添加された原子層レベルの厚さの酸素導入層405が形成された状態が得られる。
After the oxygen supply, the oxygen supply is stopped and the supply of the Al source gas is started again. As a result, an
次に、GaNのエピタキシャル成長およびAl0.25Ga0.75Nのエピタキシャル成長を順次行い、緩衝層402の上に、GaN層403およびAl0.25Ga0.75N層404が積層された状態とする。ここで、SIMS(Secandary Ion Mass Spectrometry)分析により、Al0.25Ga0.75N層404の表面より酸素およびAlの分布を測定すると、図5に示すようになる。図5に示すように、Al0.25Ga0.75N層404の表面より深さ1.7〜1.8μmのところより緩衝層402となり、この中で、より狭い領域で酸素の濃度のピークがある。このことより、緩衝層402の中の一部に、約1×1020cm-3の酸素濃度ピークを有する領域を備える結晶成長が実現されていることがわかる。
Next, epitaxial growth of GaN and epitaxial growth of Al 0.25 Ga 0.75 N are sequentially performed, and the
以上のようにして各層を積層した後、前述同様に、これらの積層構造を公知のリソグラフィー技術およびエッチング技術により所定の形状に加工し、また、電極形成工程によりAl0.25Ga0.75N層404の上に、電極(不図示)が形成された状態とし、この電極を用いて素子内の縦方向(膜厚方向)に流れる電流値を測定する。 After laminating each layer as described above, the laminated structure is processed into a predetermined shape by a known lithography technique and etching technique as described above, and the Al 0.25 Ga 0.75 N layer 404 is formed by an electrode formation process. In addition, an electrode (not shown) is formed, and the value of current flowing in the vertical direction (film thickness direction) in the element is measured using this electrode.
上述した電流値の測定結果を図6に示す。なお、図6において。(a)は、上述した本実施の形態における酸素添加AlNによる酸素導入層405を用いた素子の結果を示し、(b)は、酸素を添加していないAlNによる緩衝層を用いた素子の結果を示している。図6より明らかなように、酸素導入層405を用いた素子の方が、明確にリーク電流が低減されていることがわかる。この結果より、原子層程度の薄い酸素導入層405であっても、これを用いることで耐圧特性の向上が実現されることがわかる。
The measurement result of the current value described above is shown in FIG. In FIG. (A) shows the result of the device using the oxygen-introduced AlN oxygen-introducing
また、上述では、緩衝層402のエピタキシャル成長の途中で、Alソースガスの供給を停止して酸素ガスの供給を行うことで、酸素導入層405を形成したが、これに限るものではない。例えば、Alを含む窒化物半導体である緩衝層のエピタキシャル成長の途中でこのMOVPEによるエピタキシャル成長を停止し、基板温度が室温程度にまで冷却された後、成長装置より成長を中断した基板を取り出して空気中で保管する。次いで、再度、試料を成長装置に搬入し、緩衝層のエピタキシャル成長を再開し、この後、前述同様に、順次GaNおよびAl0.25Ga0.75Nの層を積層し、前述同様の素子を作製する。このようにして作製した素子においても、緩衝層の中に1×1019cm-3程度の酸素が導入された原子層レベルの酸素導入層の存在が確認される。また、前述同様の電流値の測定結果より、耐圧の向上が確認される。
In the above description, the
また、本実施の形態における酸素を添加した緩衝層を備えるシリコン基板の上に、窒化物半導体よりなるHEMTデバイスを作製し、このHEMTデバイスのドレイン電極とソース電極との間の印加電圧に対する電流の関係を測定すると、図7に黒丸で示すように、飽和電流が抑制された状態となる。 In addition, a HEMT device made of a nitride semiconductor is fabricated on a silicon substrate including a buffer layer to which oxygen is added in the present embodiment, and a current corresponding to an applied voltage between the drain electrode and the source electrode of the HEMT device is produced. When the relationship is measured, the saturation current is suppressed as shown by black circles in FIG.
図7において、黒丸は、上述したように、原子層レベルで緩衝層の一部に酸素導入層を形成し、緩衝層の上に、GaNからなるチャネル層,Al0.25Ga0.75Nからなるキャリア供給層を形成し、また、キャリア供給層の上にゲート電極およびソース・ドレイン電極を形成した素子の結果である。これに対し、黒四角は、酸素を導入(添加)していない緩衝層を用いて上記同様に形成した素子の結果である。 In FIG. 7, as described above, a black circle forms an oxygen introduction layer in a part of the buffer layer at the atomic layer level, and a channel layer made of GaN and a carrier supply made of Al 0.25 Ga 0.75 N on the buffer layer. This is a result of an element in which a layer is formed and a gate electrode and source / drain electrodes are formed on a carrier supply layer. On the other hand, the black square is the result of an element formed in the same manner as described above using a buffer layer into which oxygen is not introduced (added).
なお、ソース・ドレイン電極は、膜厚20nmのTi層,膜厚200nmのAl層,膜厚10nmのNi層,および膜厚300nmのAu層がこの順に積層した積層構造から構成され、いわゆるオーミック接続している。また、ゲート電極は、Au層およびTi層がこの順に積層した積層構造から構成されたいわゆるショットキーゲートであり、ゲート長1.5μm,ゲート幅100μmとしている。 The source / drain electrodes have a laminated structure in which a 20 nm thick Ti layer, a 200 nm thick Al layer, a 10 nm thick Ni layer, and a 300 nm thick Au layer are laminated in this order, so-called ohmic connection. is doing. The gate electrode is a so-called Schottky gate composed of a laminated structure in which an Au layer and a Ti layer are laminated in this order, and has a gate length of 1.5 μm and a gate width of 100 μm.
これらの測定結果より明らかなように、黒四角の結果より黒丸の結果の方が明らかに飽和電流が抑制されており、酸素を添加した部分を備える緩衝層による耐圧向上の効果が、素子(高電子移動度トランジスタ)を構成した状態においても確認される。 As is clear from these measurement results, the saturation current is clearly suppressed in the black circle result than in the black square result, and the effect of improving the breakdown voltage by the buffer layer including the oxygen-added portion is higher than that of the element (higher This is also confirmed in the state in which the electron mobility transistor is configured.
以上に説明したように、酸素を添加したAlを含む窒化物半導体結晶の緩衝層が形成されているシリコン基板を用いることで、酸素を添加していない従来構造に比較して、大幅な耐圧向上が図られ、シリコン基板上の窒化物半導体を用いた高耐圧デバイスを実現することができる。 As described above, by using a silicon substrate on which a buffer layer of nitride semiconductor crystal containing Al to which oxygen is added is used, the breakdown voltage is greatly improved compared to a conventional structure in which oxygen is not added. Therefore, a high breakdown voltage device using a nitride semiconductor on a silicon substrate can be realized.
これは、シリコン基板を用いて窒化物半導体結晶をエピタキシャル成長させる場合に、最も高密度の欠陥が導入される「エピタキシャル成長層/基板界面」近傍において、添加した酸素が、欠陥の発生を抑制する働きがあるものと考えられる。このため、結果的に耐圧劣化をもたらす「欠陥」密度の減少につながり、高耐圧化が実現されるものと思われる。また、酸素を添加した緩衝層を用いるという本発明の技術は、シリコン基板上のみでなく、他の窒化物半導体成長用基板(シリコンカーバイドやサファイアなど)の上に、窒化物半導体をエピタキシャル成長させる場合や、この成長層により素子を形成する場合にも応用が可能である。 This is because when the nitride semiconductor crystal is epitaxially grown using a silicon substrate, the added oxygen acts to suppress the generation of defects in the vicinity of the “epitaxial growth layer / substrate interface” where the highest density defects are introduced. It is thought that there is. As a result, the density of “defects” resulting in breakdown voltage degradation is reduced, and it is considered that higher breakdown voltage is realized. In addition, the technique of the present invention using the buffer layer added with oxygen is used when epitaxially growing a nitride semiconductor not only on a silicon substrate but also on another nitride semiconductor growth substrate (such as silicon carbide or sapphire). The present invention can also be applied to the case where an element is formed by this growth layer.
なお、上述では、素子がいわゆる高電子移動度トランジスタの場合について示したが、これに限るものではない。窒化物半導体を用いた他の形態の素子についても、酸素が添加されたAlを含む窒化物半導体結晶よりなる緩衝層を用いることで、リーク電流の低減による耐圧の向上という効果が得られることは、言うまでもない。 In the above description, the element is a so-called high electron mobility transistor. However, the present invention is not limited to this. For other types of devices using nitride semiconductors, the use of a buffer layer made of a nitride semiconductor crystal containing Al to which oxygen is added can provide the effect of improving the breakdown voltage by reducing the leakage current. Needless to say.
101…シリコン基板、102…緩衝層、103…チャネル層、104…キャリア供給層、105…ゲート電極、106…ソース電極、107…ドレイン電極。
DESCRIPTION OF
Claims (11)
前記薄膜は酸素が添加されていることを特徴とする窒化物半導体結晶薄膜。 A thin crystal film made of a nitride semiconductor containing aluminum formed on a substrate,
A nitride semiconductor crystal thin film characterized in that oxygen is added to the thin film.
前記薄膜の前記基板の平面の法線方向の一部領域に酸素が添加されている
ことを特徴とする窒化物半導体結晶薄膜。 The nitride semiconductor crystal thin film according to claim 1,
Oxygen is added to a partial region of the thin film in the normal direction of the plane of the substrate. The nitride semiconductor crystal thin film, wherein
前記基板は、シリコンから構成されたものであることを特徴とする窒化物半導体結晶薄膜。 The nitride semiconductor crystal thin film according to claim 1 or 2,
The nitride semiconductor crystal thin film characterized in that the substrate is made of silicon.
この緩衝層の上に形成された窒化物半導体からなる素子と
を少なくとも備えることを特徴とする半導体装置。 A buffer layer formed on a substrate and made of a nitride semiconductor crystal containing aluminum to which oxygen is added;
A semiconductor device comprising at least an element made of a nitride semiconductor formed on the buffer layer.
前記緩衝層の前記基板の平面の法線方向の一部領域に酸素が添加されている
ことを特徴とする半導体装置。 The semiconductor device according to claim 4.
Oxygen is added to a partial region of the buffer layer in the normal direction of the plane of the substrate. The semiconductor device.
前記素子は、
前記緩衝層の上に形成されたキャリア供給層と、
このキャリア供給層の下の前記緩衝層の上に形成され、前記キャリア供給層より供給された電子によるチャネルが形成されるキャリア走行層と、
前記キャリア供給層の上に形成されたゲート電極と、
このゲート電極を挟むように前記キャリア供給層の上に形成されたソース電極およびドレイン電極と
を少なくとも備えることを特徴とする半導体装置。 The semiconductor device according to claim 4 or 5,
The element is
A carrier supply layer formed on the buffer layer;
A carrier travel layer formed on the buffer layer under the carrier supply layer, in which a channel formed by electrons supplied from the carrier supply layer is formed;
A gate electrode formed on the carrier supply layer;
A semiconductor device comprising at least a source electrode and a drain electrode formed on the carrier supply layer so as to sandwich the gate electrode.
前記基板は、シリコンから構成されたものであることを特徴とする半導体装置。 The semiconductor device according to any one of claims 4 to 6,
The semiconductor device, wherein the substrate is made of silicon.
前記基板は、シリコンから構成されたものであることを特徴とする窒化物半導体結晶薄膜の作製方法。 In the manufacturing method of the nitride semiconductor crystal thin film of Claim 8,
The method for producing a nitride semiconductor crystal thin film, wherein the substrate is made of silicon.
前記緩衝層の上に窒化物半導体からなる素子が形成された状態とする工程と
を少なくとも備えることを特徴とする半導体装置の製造方法。 A step of forming a buffer layer on the substrate by epitaxially growing a nitride semiconductor containing aluminum to which oxygen is added; and
And a step of forming a nitride semiconductor element on the buffer layer. A method for manufacturing a semiconductor device, comprising:
前記基板は、シリコンから構成されたものであることを特徴とする半導体装置の製造方法。 The method of manufacturing a semiconductor device according to claim 10.
The method of manufacturing a semiconductor device, wherein the substrate is made of silicon.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008070937A JP2009231302A (en) | 2008-03-19 | 2008-03-19 | Nitride semiconductor crystal thin film and its deposition method, semiconductor device, and its fabrication process |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008070937A JP2009231302A (en) | 2008-03-19 | 2008-03-19 | Nitride semiconductor crystal thin film and its deposition method, semiconductor device, and its fabrication process |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2009231302A true JP2009231302A (en) | 2009-10-08 |
Family
ID=41246423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008070937A Pending JP2009231302A (en) | 2008-03-19 | 2008-03-19 | Nitride semiconductor crystal thin film and its deposition method, semiconductor device, and its fabrication process |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2009231302A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2609632B1 (en) * | 2010-08-26 | 2019-10-02 | OSRAM Opto Semiconductors GmbH | Semiconductor component and method for producing a semiconductor component |
| JP2023026838A (en) * | 2021-08-16 | 2023-03-01 | 株式会社東芝 | Nitride semiconductor, semiconductor device and method for manufacturing nitride semiconductor |
| JP2023131874A (en) * | 2022-03-10 | 2023-09-22 | 株式会社東芝 | Nitride semiconductors and semiconductor devices |
| JP7555470B1 (en) | 2023-12-07 | 2024-09-24 | 日機装株式会社 | Nitride semiconductor light emitting device |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02141495A (en) * | 1988-11-21 | 1990-05-30 | Asahi Chem Ind Co Ltd | Laminated single crystal substrate having aluminum nitride single crystal thin film and method for manufacturing the same |
| JP2003078215A (en) * | 2001-09-03 | 2003-03-14 | Nec Corp | Group III nitride semiconductor device and method of manufacturing the same |
| JP2004043281A (en) * | 2002-05-16 | 2004-02-12 | Ngk Insulators Ltd | Epitaxial substrate |
| JP2005350321A (en) * | 2004-06-14 | 2005-12-22 | Nippon Telegr & Teleph Corp <Ntt> | Nitride semiconductor growth substrate |
| JP2006303475A (en) * | 2005-03-23 | 2006-11-02 | Nichia Chem Ind Ltd | Field effect transistor |
| JP2008034834A (en) * | 2006-07-25 | 2008-02-14 | Samsung Electro Mech Co Ltd | Nitride single crystal growth method on silicon substrate, nitride semiconductor light emitting device using the same, and manufacturing method thereof |
| JP2008060519A (en) * | 2005-12-28 | 2008-03-13 | Ngk Insulators Ltd | METHOD OF DECREASING DISLOCATIONS IN EPITAXIAL FILM OF AlN-BASED GROUP III NITRIDE |
-
2008
- 2008-03-19 JP JP2008070937A patent/JP2009231302A/en active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02141495A (en) * | 1988-11-21 | 1990-05-30 | Asahi Chem Ind Co Ltd | Laminated single crystal substrate having aluminum nitride single crystal thin film and method for manufacturing the same |
| JP2003078215A (en) * | 2001-09-03 | 2003-03-14 | Nec Corp | Group III nitride semiconductor device and method of manufacturing the same |
| JP2004043281A (en) * | 2002-05-16 | 2004-02-12 | Ngk Insulators Ltd | Epitaxial substrate |
| JP2005350321A (en) * | 2004-06-14 | 2005-12-22 | Nippon Telegr & Teleph Corp <Ntt> | Nitride semiconductor growth substrate |
| JP2006303475A (en) * | 2005-03-23 | 2006-11-02 | Nichia Chem Ind Ltd | Field effect transistor |
| JP2008060519A (en) * | 2005-12-28 | 2008-03-13 | Ngk Insulators Ltd | METHOD OF DECREASING DISLOCATIONS IN EPITAXIAL FILM OF AlN-BASED GROUP III NITRIDE |
| JP2008034834A (en) * | 2006-07-25 | 2008-02-14 | Samsung Electro Mech Co Ltd | Nitride single crystal growth method on silicon substrate, nitride semiconductor light emitting device using the same, and manufacturing method thereof |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2609632B1 (en) * | 2010-08-26 | 2019-10-02 | OSRAM Opto Semiconductors GmbH | Semiconductor component and method for producing a semiconductor component |
| JP2023026838A (en) * | 2021-08-16 | 2023-03-01 | 株式会社東芝 | Nitride semiconductor, semiconductor device and method for manufacturing nitride semiconductor |
| JP7698510B2 (en) | 2021-08-16 | 2025-06-25 | 株式会社東芝 | NITRIDE SEMICONDUCTOR, SEMICONDUCTOR DEVICE, AND METHOD FOR MANUFACTURING NITRIDE SEMICONDUCTOR |
| JP2023131874A (en) * | 2022-03-10 | 2023-09-22 | 株式会社東芝 | Nitride semiconductors and semiconductor devices |
| JP7684923B2 (en) | 2022-03-10 | 2025-05-28 | 株式会社東芝 | Nitride semiconductor and semiconductor device |
| JP7555470B1 (en) | 2023-12-07 | 2024-09-24 | 日機装株式会社 | Nitride semiconductor light emitting device |
| JP2025091469A (en) * | 2023-12-07 | 2025-06-19 | 日機装株式会社 | Nitride semiconductor light emitting device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3067921B1 (en) | Process for producing an epitaxial substrate for a semiconductor element | |
| US7518154B2 (en) | Nitride semiconductor substrate and semiconductor element built thereon | |
| US9123534B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP5665171B2 (en) | Group III nitride semiconductor electronic device, method of fabricating group III nitride semiconductor electronic device | |
| JP3960957B2 (en) | Semiconductor electronic device | |
| US8890208B2 (en) | Group III nitride epitaxial substrate for semiconductor device, semiconductor device, and process for producing group III nitride epitaxial substrate for semiconductor device | |
| EP2290696B1 (en) | Epitaxial substrate for semiconductor device, semiconductor device, and method of manufacturing epitaxial substrate for semiconductor device | |
| WO2011055774A1 (en) | Epitaxial substrate for semiconductor element, semiconductor element, and method for producing epitaxial substrate for semiconductor element | |
| JPWO2005015642A1 (en) | Semiconductor device and manufacturing method thereof | |
| US8853735B2 (en) | Epitaxial substrate for semiconductor device and semiconductor device | |
| JP2011166067A (en) | Nitride semiconductor device | |
| US8785942B2 (en) | Nitride semiconductor substrate and method of manufacturing the same | |
| US20110049571A1 (en) | Epitaxial substrate for semiconductor device, semiconductor device, and method of manufacturing epitaxial substrate for semiconductor device | |
| JP2009049121A (en) | Heterojunction field effect transistor and manufacturing method thereof | |
| JP6731584B2 (en) | Nitride semiconductor device and nitride semiconductor substrate | |
| WO2018098952A1 (en) | Gan-based epitaxial structure, semiconductor device and formation method therefor | |
| JP2018117064A (en) | Nitride semiconductor device and method for manufacturing nitride semiconductor device | |
| JP2009231302A (en) | Nitride semiconductor crystal thin film and its deposition method, semiconductor device, and its fabrication process | |
| US20170256635A1 (en) | Nitride semiconductor and nitride semiconductor manufacturing method | |
| JP5399021B2 (en) | Epitaxial substrate for forming high-frequency semiconductor element and method for producing epitaxial substrate for forming high-frequency semiconductor element | |
| KR20150000753A (en) | Nitride semiconductor and method thereof | |
| KR20140139890A (en) | Nitride semiconductor and method thereof | |
| WO2012020565A1 (en) | Semiconductor substrate, semiconductor device and method for producing semiconductor substrate | |
| JP2020145331A (en) | Semiconductor device | |
| JP5616420B2 (en) | Epitaxial substrate for forming high-frequency semiconductor element and method for producing epitaxial substrate for forming high-frequency semiconductor element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100128 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100513 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20111121 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20111121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120703 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120817 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130528 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131008 |