[go: up one dir, main page]

JP2009267380A - 軽元素の熱活性化により半導体基板を処理する方法 - Google Patents

軽元素の熱活性化により半導体基板を処理する方法 Download PDF

Info

Publication number
JP2009267380A
JP2009267380A JP2009070408A JP2009070408A JP2009267380A JP 2009267380 A JP2009267380 A JP 2009267380A JP 2009070408 A JP2009070408 A JP 2009070408A JP 2009070408 A JP2009070408 A JP 2009070408A JP 2009267380 A JP2009267380 A JP 2009267380A
Authority
JP
Japan
Prior art keywords
substrate
annealing
semiconductor
temperature
processing method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009070408A
Other languages
English (en)
Other versions
JP5414320B2 (ja
Inventor
Sebastien Dubois
セバスチャン デュブイ
Nicolas Enjalbert
ニコラ アンジャルベール
Remi Monna
レミ モナ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of JP2009267380A publication Critical patent/JP2009267380A/ja
Application granted granted Critical
Publication of JP5414320B2 publication Critical patent/JP5414320B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/121—The active layers comprising only Group IV materials
    • H10F71/1221—The active layers comprising only Group IV materials comprising polycrystalline silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/52—Alloys
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3242—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for the formation of PN junctions without addition of impurities
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/121—The active layers comprising only Group IV materials
    • H10F71/1215—The active layers comprising only Group IV materials comprising at least two Group IV elements, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/128—Annealing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/16—Material structures, e.g. crystalline structures, film structures or crystal plane orientations
    • H10F77/162—Non-monocrystalline materials, e.g. semiconductor particles embedded in insulating materials
    • H10F77/164—Polycrystalline semiconductors
    • H10F77/1642—Polycrystalline semiconductors including only Group IV materials
    • H10F77/1645—Polycrystalline semiconductors including only Group IV materials including microcrystalline silicon
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/546—Polycrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Organic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Thermal Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Photovoltaic Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】ＳｉｘＡｙタイプの少なくとも１つの半導体を含有し、少なくとも４タイプの軽元素を有する基板を処理する基板処理方法を提供する。
【解決手段】４タイプの軽元素のうち第１の軽元素の熱活性化温度に対応する温度Ｔ１にて基板の第１のアニールを実行する工程と、４タイプの軽元素のうち第２の軽元素の熱活性化温度に対応する温度Ｔ２にて基板の第２のアニールを実行する工程と、４タイプの軽元素のうち第３の軽元素の熱活性化温度に対応する温度Ｔ３にて基板の第３のアニールを実行する工程と、４タイプの軽元素のうち第４の軽元素の熱活性化温度に対応する温度Ｔ４にて基板の第４のアニールを実行する工程と、を少なくとも有し、各アニールは、所定期間にわたって温度Ｔ１、Ｔ２、Ｔ３またはＴ４を保持または維持する工程を有し、温度Ｔ１、Ｔ２、Ｔ３およびＴ４は、Ｔ１＞Ｔ２＞Ｔ３＞Ｔ４である。
【選択図】なし

Description

本発明は、半導体ベースの基板内に存在する軽元素の熱活性化により半導体ベースの基板を処理する方法に関する。また、本発明は、熱活性化された軽元素を有する基板から半導体装置を製造する方法に関する。本発明は特に、太陽電池の製造に適用可能である。
特に太陽光発電用途の分野における相当量の研究は、冶金的方法または化学的分解により精製されたシリコンから基板を製造するための、結晶シリコン（単結晶または多結晶）の製造に関するものである。これらの新しいソースから得られるシリコンは一般に、様々な濃度の金属不純物（例えば、鉄、クロム、銅など）、ドープ不純物（例えば、ホウ素、リン、アルミニウムなど）および軽元素（例えば、酸素、窒素、炭素、水素など）を含有し、これらはエレクトロニクス用シリコンよりも各段に高い。
このタイプのシリコン内に存在する金属不純物は一般に、分離によるシリコンインゴットの方向性凝固中に、また、このシリコンが太陽電池基板の製造に用いられる場合には、余剰金属不純物をゲッター効果で抽出するのを可能にする電池製造処理中に、あるいは使用された水素によるパッシベーションによる電池製造処理中に、大部分が除去される。文献"Electrical parameter changes in silicon solar cells induced by thermal donor formation"（J.M. Ruiz et al., Proceedings of the 21st IEEE Photovoltaic Specialists Conference, Kissimmee, FL, from May 21-25, 1990, Conference Record, Vol.1, 1990, pages 284-288）には、約４５０℃の温度でのアニール工程によりゲッター効果で金属不純物を捕捉することが記載されている。
金属不純物のこのような抽出によりこのタイプのシリコンが部分的に精製されるが、このような太陽電池の効率は、ドープ不純物の存在のため、エレクトロニクス用シリコンで形成された太陽電池の効率よりも低い。
ドープ不純物は、半導体に導電性の型ｐまたはｎを与える。それらは、半導体における自由電荷（電子または正孔）の輸送特性に影響する。また、それらは、拡散距離Ｌだけでなく自由電荷の寿命τにも直接的に影響する。したがって、冶金的方法または化学的分解により精製されたシリコンのような半導体から製造された太陽電池のエネルギ変換効率は一般に、このような過剰な量のドープ不純物により制限される。
さらに、特にチョクラルスキー（Ｃｚ）成長法により製造された単結晶シリコン内にまたは化学的分解もしくは冶金的方法により精製された多量のシリコンから製造された多結晶シリコン内に存在する酸素のような軽元素が有意に存在すると、このシリコンから製造される太陽電池の効率は著しく劣化する（特に照明下にあるとき）。
本発明の目的は、特に基板が半導体をベースとするものであり複数タイプの軽元素を有する（例えば、冶金的方法または化学的分解により精製されたシリコン）場合に、基板の半導体の電気的品質を改良することができる、半導体をベースとする基板の処理方法を提案することである。
さらに、本発明の目的は、半導体装置、特に太陽電池の製造方法を提案することであり、本方法を実施することにより、基板の半導体の電気的品質を改良することができ、ひいては、半導体装置の性能を改良することができる（例えば、太陽電池である場合には、装置のエネルギ変換効率）。
これを実現するために、本発明は、少なくとも４タイプの軽元素を有する少なくとも１つの半導体を含有する基板の処理方法を提案する。本方法は、
− ４タイプの軽元素のうち第１の軽元素の熱活性化温度に対応する温度Ｔ１にて基板の第１のアニールを実行する工程と、
− ４タイプの軽元素のうち第２の軽元素の熱活性化温度に対応する温度Ｔ２にて基板の第２のアニールを実行する工程と、
− ４タイプの軽元素のうち第３の軽元素の熱活性化温度に対応する温度Ｔ３にて基板の第３のアニールを実行する工程と、
− ４タイプの軽元素のうち第４の軽元素の熱活性化温度に対応する温度Ｔ４にて基板の第４のアニールを実行する工程と、
を少なくとも有し、
温度Ｔ１、Ｔ２、Ｔ３およびＴ４は、Ｔ１＞Ｔ２＞Ｔ３＞Ｔ４である。
さらに、本発明は、ＳｉｘＡｙタイプの少なくとも１つの半導体を含有する基板の処理方法に関する。ここで、ｘは厳密に正の数であり、ｙは正の数であり、Ａは、元素周期表の第１４族元素または元素周期表の幾つかの第１４族元素の化合物を表し、少なくとも４タイプの軽元素を有する。本方法は、
− ４タイプの軽元素のうち第１の軽元素の熱活性化温度に対応する温度Ｔ１にて基板の第１のアニールを実行する工程と、
− ４タイプの軽元素のうち第２の軽元素の熱活性化温度に対応する温度Ｔ２にて基板の第２のアニールを、第１のアニールの後に実行する工程と、
− ４タイプの軽元素のうち第３の軽元素の熱活性化温度に対応する温度Ｔ３にて基板の第３のアニールを、第２のアニールの後に実行する工程と、
− ４タイプの軽元素のうち第４の軽元素の熱活性化温度に対応する温度Ｔ４にて基板の第４のアニールを、第３のアニールの後に実行する工程と、
を少なくとも有し、
各アニールは、所定期間にわたって温度Ｔ１、Ｔ２、Ｔ３またはＴ４を保持または維持する工程を有し、温度Ｔ１、Ｔ２、Ｔ３およびＴ４は、Ｔ１＞Ｔ２＞Ｔ３＞Ｔ４である。
「軽元素」は、１８よりも低い原子番号Ｚを有する元素を意味するものと理解される。
さらに、「化合物」は、特定の重量比にて２つ以上の元素を結合させて成る生成物を意味すると理解される。
基板は、ＳｉｘＡｙタイプの少なくとも１つの半導体を含有するものであり、すなわち、シリコンを含有するほか、結晶性組成物（crystallogens）の族における少なくとも１つの他の元素（元素周期表の第１４族元素）を含有し得るものである。
このように、基板の半導体内に存在する軽元素の熱活性化により、これらの元素の電子供与性（すなわち、電子を半導体内に解放する能力）が活性化される。各アニール処理が実行される温度は、基板内に存在するいずれかのタイプの軽元素が熱的に活性化される温度に対応する。
さらに、活性化を実行するための先のアニールよりも高温にて次のアニールを実行することによりいずれかのタイプの軽元素の熱活性化が「キャンセル」され得る場合には、最高の熱活性化温度から最低の熱活性化温度までに及ぶ幾つかのアニールを実行することにより、本方法は、処理中に先の熱活性化のキャンセルが実行されることなく、半導体内に存在する様々なタイプの軽元素が連続的に活性化されるのを可能にする。
例えば、Ｃｚ成長法により製造された単結晶シリコン内に存在する主たる軽元素は酸素である。シリコンインゴットを成長させるために用いられる石英坩堝内に最初に存在するからである。４５０℃前後でのアニールは、この元素を熱的に活性化させることができる。約４５０℃でのこのようなアニールは、結合してシリコン内で電子供与体として挙動する種を形成する酸素２量体の拡散を可能にする。このように形成された供与体は大気温度では安定しているが、約７００℃に近い温度または約７００℃より高温でのアニールは、その解離を可能にし、これにより、先に実行された熱活性化の効果がキャンセルされることとなる。
さらに、この処理方法を施された基板から製造される太陽電池の変換効率の、照明下での劣化は、特に活性化された熱供与体の１つが酸素である場合には、軽減される。さらに、この処理方法は、基板においてゲッター効果を得ることを可能にし、これにより、基板内に存在する金属不純物の除去が促進される。
アニール処理は所定期間にわたる温度の維持または保持を必要とする。熱活性化は長いキネティクスを有することから、各段階（温度Ｔ１、Ｔ２、Ｔ３またはＴ４にて）が約１０分以上の期間または約３０分以上の期間にわたって維持される。さらに、この期間は数時間に延長され得る。
半導体はｐ型結晶シリコンとすることができる。
半導体内に存在する４タイプの軽元素はそれぞれ、酸素、窒素、炭素、水素、フッ化物、硫黄、塩化物、窒素および酸素の化合物、またはこれら様々な元素の化合物とすることができる。
Ｔ１は約５３０℃と約８３０℃との間とすることができ、Ｔ２は約４５０℃と７５０℃との間とすることができ、Ｔ３は約３５０℃と６５０℃との間とすることができ、Ｔ４は約３００℃と６００℃との間とすることができる。
Ｔ１は約６８０℃に等しくすることができ、Ｔ２は約６００℃に等しくすることができ、Ｔ３は約５００℃に等しくすることができ、Ｔ４は約４５０℃に等しくすることができる。
第４のアニールの完了後、この処理方法は、半導体内に存在する第５のタイプの軽元素の熱活性化温度に対応する温度Ｔ５にて第５のアニールを実行する工程をさらに有することができ、第５のタイプの軽元素は半導体内に存在する他の４タイプの軽元素と異なるものであり、Ｔ５＜Ｔ４である。
第５のアニールの完了後、この処理方法は、半導体内に存在する第６のタイプの軽元素の熱活性化温度に対応する温度Ｔ６にて第６のアニールを実行する工程をさらに有することができ、第６のタイプの軽元素は半導体内に存在する他の５タイプの軽元素と異なるものであり、Ｔ６＜Ｔ５である。
第６のアニールの完了後、この処理方法は、半導体内に存在する第７のタイプの軽元素の熱活性化温度に対応する温度Ｔ７にて第７のアニールを実行する工程をさらに有することができ、第７のタイプの軽元素は半導体内に存在する他の６タイプの軽元素と異なるものであり、Ｔ７＜Ｔ６である。
第７のアニールの完了後、この処理方法は、半導体内に存在する第８のタイプの軽元素の熱活性化温度に対応する温度Ｔ８にて第８のアニールを実行する工程をさらに有することができ、第８のタイプの軽元素は半導体内に存在する他の７タイプの軽元素と異なるものであり、Ｔ８＜Ｔ７である。
アニール処理の少なくとも１つは、半導体をベースとする基板が配置されるランプ炉において実行することができる。
さらに、アニール処理の少なくとも１つは、酸素、窒素、水素、アルゴンおよび／またはヘリウムの雰囲気下で実行することができる。
アニール処理は、半導体のインゴットに対して実行することができ、次いで、ウェハを切断することによりインゴットから基板を得ることができる。これにより、この切断工程中に用いられる熱の量を低減させることができる。
本処理方法は、約３５０℃と１０００℃との間の温度でのアニールにより基板内に存在する塩化物元素の熱活性化を得ることができる。
本処理方法は、炭素元素の熱活性化を得ることができ、元素Ｃ、ＮおよびＯを結合する供与体は、約５００℃と７００℃との間でのアニール処理中に形成される。
本処理方法は、約４８２℃と５９４℃との間の温度でのアニールにより基板内に存在する硫黄元素の熱活性化を得ることができる。
最後に、約６００℃に等しい温度でのアニールにより基板内に存在するフッ化物の供与性の特に効果的な活性化を得ることができる。
さらに、本発明は、例えばＳｉｘＡｙタイプの少なくとも１つの半導体を臥入する基板から半導体装置を製造する方法に関する。ここで、ｘは厳密に正の数であり、ｙは正の数であり、Ａは元素周期表の第１４族元素または元素周期表の幾つかの第１４族元素の化合物を表すものであり、この方法は、前述した本発明の基板処理方法を実施する工程を少なくとも有する。
この場合、半導体装置は少なくとも１つの太陽電池を有することができる。実際のところ、この処理方法は特に、太陽光発電産業で使用されるシリコンに適用可能である。なぜなら、Ｃｚ単結晶シリコンおよび多結晶シリコンは、冶金的方法により精製されていてもいなくても、高濃度の軽元素、特に酸素を含有するからである。この処理方法により、このシリコン内に存在するドープ種の再結合力を無力化して、このように処理された基板から製造されるｐ型単結晶シリコン太陽電池の性能を改良することができる。
基板がｐ型結晶シリコンを含有する場合には、半導体装置製造方法は、
− 太陽電池の前面を形成する目的で基板の少なくとも第１の面をテクスチャ化する工程と、
− Ｎ＋ドープ層を基板の面に形成する工程と、
− 基板の第１の面の高さにて、Ｎ＋ドープ層上にパッシベーション・反射防止層を成膜する工程と、
− 基板の第１の面の反対である第２の面の高さにて、パッシベーション・反射防止層上およびＮ＋ドープ層上に導電性接触部を形成する工程と、
− 導電性接触部をアニールする工程と、
− 基板の第１および第２の面に実質的に垂直である基板の面の高さにて、Ｎ＋ドープ層をエッチングする工程と、をさらに有し、
基板処理方法の工程は、テクスチャ化工程の前、エッチング工程の後、および／または、半導体装置製造方法における２つの工程間に、実施することができる。
よって、ｐ型ホモ接合太陽電池の製造方法の過程において、熱供与体の活性化アニールを、電池製造方法の２つの工程間に実行することができる。アニール処理は特に、例えばリンを基板内に拡散させることにより実施されるＮ＋ドープ層形成工程の後に、パッシベーション・反射防止層の成膜の後に、または、導電性接触部のアニールの後に、実行することができる。さらに、例えばＳｉＮを含有するパッシベーション・反射防止層の成膜により水素を基板の表面および体積内に精製させることができ、水素が熱供与体を構成する触媒となる場合には、パッシベーション層の成膜の後、または、導電性接触部のアニールの後に、熱活性化アニール処理を実施することが特に有利である。
一代替的手法では、基板がｐ型結晶シリコンを含有する場合には、半導体装置製造方法は、太陽電池の前面および背面を形成する目的で、基板の２つの対向面上に非晶質シリコン層を成膜する少なくとも１つの工程をさらに有することができ、基板処理方法の各工程は、この成膜工程の前に実施することができる。
非晶質シリコン−結晶シリコンヘテロ接合を有する太陽電池の製造方法の過程において、太陽電池製造方法の各工程は、低温、例えば約４００℃未満の温度にて実行することができる。よって、供与体の熱活性化アニール処理は、ヘテロ接合形成工程の前に、あるいは、太陽電池製造方法の開始前にインゴット上にまたはインゴット切断後に得られた基板上に、実施することができる。
さらに、本発明は、有意な濃度の軽元素を有する半導体基板からオプトエレクトロニクス装置を製造する場合など、太陽電池以外の分野にも適用可能である。
例示的な実施形態による、本発明の主題であるホモ接合太陽電池の製造方法の工程を示す。 例示的な実施形態による、本発明の主題であるホモ接合太陽電池の製造方法の工程を示す。 例示的な実施形態による、本発明の主題であるホモ接合太陽電池の製造方法の工程を示す。 例示的な実施形態による、本発明の主題であるホモ接合太陽電池の製造方法の工程を示す。 例示的な実施形態による、本発明の主題であるホモ接合太陽電池の製造方法の工程を示す。 例示的な実施形態による、本発明の主題であるホモ接合太陽電池の製造方法の工程を示す。 様々なシリコン抵抗値の場合で、かつ、エネルギ準位が伝導帯の０．１ｅＶに位置する場合における、注入レベルに対する自由電荷の寿命の進化を示す。 所定濃度のホウ素の場合における、シリコン内のボロン補償度に対する拡散距離の進化を示す。 熱的に活性化された軽元素を有する基板から製造されたヘテロ接合太陽電池を示す。
本発明は、例示的な実施形態の説明を、添付の図面を参照しながら読み進めることによって、深く理解されるであろう。これらの実施形態は、単に説明を目的としており、本発明を制限するものではない。
以下に説明する様々な図において、連続する図面を容易に理解できるように、同一、類似、または同等の部分は同じ参照数字によって表されている。
図に示した様々な部分は、図を見やすくする目的で、必ずしも均一な縮尺ではない。
様々な可能な方策（代替手法および実施形態）は、相互に排他的なものではなく、互いに組み合わせることが可能であるものと理解されたい。
まず、図１Ａから図１Ｆを参照する。これらの図は、第１の実施形態に係る太陽電池１００の製造方法の工程を示す。
図１Ａに示すように、太陽電池１００は半導体をベースとする基板１０２（例えば、ｐ型結晶シリコン）から製造される。例えば単結晶でありＣｚ成長により得られるこのシリコンは、有意な濃度のドープ不純物、特にホウ素を有する。これらの濃度は例えば、約１０１５ｃｍ−３と３．１０１８ｃｍ−３との間とすることができる。さらに、このシリコンがＣｚ成長により得られた場合には、このシリコンは有意な量の軽元素、特に酸素を有し、その量は、約１０１７ｃｍ−３と５．１０１８ｃｍ−３との間とすることができる。
太陽電池１００を製造するために、まず、基板１０２の面１０４のテクスチャ化が実行される。この面１０４は、太陽電池１００の前面（つまり、光を受光するための面）を形成するためのものである。このテクスチャ化は、化学的に、例えば面１０４に適用されるＫＯＨ溶液を用いて、実現可能である。面１０４のテクスチャ化により、この面１０４の反射性を低減させることができ、さらに、この面１０４を介して入射する光線の基板１０２における光閉じ込めを生成することができる。
次に、Ｎ＋ドープ層１０６が、例えばＰドープ基板１０２の周囲にリンを拡散させることにより、形成される。よって、ＰＮ接合部は、この層１０６と基板１０２の残余部分との間に形成される。
そして、図１Ｃに示すように、ＰＥＣＶＤ法（プラズマ化学気相成長法）により、ＳｉＮ−Ｈをベースとする層１０８（すなわち、水素リッチなシリコン窒化物）が、面１０４上に生成される。よって、この層１０８は、太陽電池１００の反射防止層を形成する。また、この層１０８により、面１０４の電気的パッシベーションを行うことができる。
次に、接触部１１０が、太陽電池１００の前面上に生成される。これらの導電性接触部１１０は、層１０８上に例えば銀を含有する金属層を成膜することにより、そして、この銀層をスクリーン印刷することにより、得ることができる。ここで、例えばアルミニウムを含有する金属層により形成された背面導電性接触部１１２は、太陽電池１００の背面上に生成される（図１Ｄ）。
接触部１１０、１１２のアニールを、例えば約７００℃と９００℃との間の温度にて、約１分と１０分との間の期間にわたって、また、この場合には赤外線ランプ炉において行うことにより、前面の接触部１１０および背面の接触部１１２をシリコンでキュア処理することができる。この接触部キュア処理は、前面の接触部１１０とＮ＋ドープ層１０６との間に銀およびシリコンを含有する導電部１１４を形成する工程と、背面の接触部１１２と基板１０２との間にアルミニウムおよびシリコンを含有する導電部１１４を形成する工程とに対応する。導電部１１４は、背面電界層（ＢＳＦ層）として機能し、背面内に存在するアルミニウムシリコン合金によって不純物の捕捉を可能にする。さらに、層１０８がＳｉＮ−Ｈベースである場合には、このアニール処理はさらに、層１０８から基板１０２内に水素原子を拡散させ、これにより、基板１０２内の金属不純物を保護することができる（図１Ｅ）。
最後に、図１Ｆに示すように、基板１０２とＮ＋ドープ層１０６とにより形成されたＰＮ接合部において、開口部が、特に太陽電池１００の前面の高さに位置しない層１０６の部分をエッチングすることにより形成される。この開口部は、レーザエッチング、プラズマエッチング、コーティング、あるいは他のエッチングによって、形成することができる。
太陽電池１００のこの製造方法の過程にわたって（例えばこの方法の２工程間に）、基板１０２内に存在する軽元素を熱的に活性化させるために、基板１０２の処理方法が実施される。以下説明する例では、最高の活性化温度を有するのは窒素であり、それは約５３０℃と８３０℃との間である。この第１のアニールは例えば、約６８０℃に等しい温度Ｔ１にて実行される。
そして、軽元素を熱的に活性化させるために温度Ｔ２にて第２のアニールが実行される。その活性化温度は２番目に高く、Ｔ２＜Ｔ１である。約４５０℃と７５０℃との間の温度にて熱的に活性化され得る物質はここでは、窒素および酸素の化合物である。この第２のアニールは例えば、約６００℃に等しい温度Ｔ２にて実行される。
そして、軽元素を熱的に活性化させるために温度Ｔ３にて第３のアニールが実行される。その活性化温度は３番目に高く、Ｔ３＜Ｔ２である。約３５０℃と６５０℃との間の温度にて熱的に活性化され得る物質はここでは、水素である。よって、この第３のアニールは例えば、約５００℃に等しい温度Ｔ３にて実行される。
そして、軽元素を熱的に活性化させるために温度Ｔ４にて第４のアニールが実行される。その活性化温度は最低である。約３００℃と６００℃との間の温度にて熱的に活性化され得る物質はここでは、酸素である。よって、この第４のアニールは例えば、約４５０℃に等しい温度Ｔ４にて実行される。
したがって、基板内に存在する軽元素を熱的に活性化させる方法は、先のアニールに対して毎回アニール処理温度が低下する連続的なアニール処理から成る。したがって、この場合、Ｔ１＞Ｔ２＞Ｔ３＞Ｔ４である。さらに、各アニールの持続時間は、基板内の軽元素の濃度に基づいて決定される。この濃度が高いほど、できるだけ軽元素を熱的に活性化させるために、時間（つまり、温度Ｔ１、Ｔ２、Ｔ３またはＴ４の保持時間）は長くなる。各アニールは例えば、数分と数時間との間の期間にわたって実行することができ、例えば約１０分以上または約３０分以上である。基板がアニール温度に保持される期間は、熱的に活性化させるべき基板内の軽元素の初期濃度に基づくだけでなく、熱活性化反応の触媒（例えば、酸素元素の熱活性化中の水素など）を構成し得る他の元素の有無にも基づいて、選択される。組織内酸素濃度は例えば、ＦＴＩＲ分光分析（フーリエ変換赤外分光分析）によって測定することができる。水素濃度は、ＳＩＭＳ分析（二次イオン質量分析）により測定することができる。Ｃ、Ｎ、ＯおよびＳの濃度はさらに、（不活性ガス下での）ＩＧＡ分析により測定することができる。
ここで提示した温度の例は指針として提示したものである。熱活性化を促進し、ひいてはアニール時間を短縮するために、これらのアニール処理をより高温にて実行することができる。しかし、アニール処理を実行する温度は、熱活性化により所定の閾値を超えて元素の供与性を不活性化させることのないよう、所定の範囲内を維持する必要がある。ここでの例では、窒素についての第１の熱活性化アニールは、約８３０℃に等しい温度Ｔ１にて実行することができ、窒素と酸素との化合物についての第２の熱活性化アニールは約７５０℃に等しい温度Ｔ２にて実行することができ、水素についての第３の熱活性化アニールは約６５０℃に等しい温度Ｔ３にて実行することができ、最後に、酸素についての第４の熱活性化アニールは約６００℃に等しい温度Ｔ４にて実行することができる。さらに、酸素が、他の元素に比べて基板内に多数存在する種である場合には、第４のアニールの持続時間は、他のアニール処理の持続時間よりも長くすることができる。
水素が酸素の熱活性化の触媒として機能する場合には、熱活性化処理は、ＳｉＮ−Ｈの層１０８の成膜工程の後に、特に、接触部１１０、１１２のアニール中に層１０８から拡散される基板内の水素（この水素も熱活性化可能である）の存在を考慮して、接触部１１０、１１２のアニール工程の後に、実施することが有利である。
一代替的手法では、熱活性化アニール処理は、基板１０２の面１０４のテクスチャ化工程の前に実行することができ、つまり、太陽電池１００の製造に関する他の全工程の前に基板１０２に対して実行することができる。他の代替的手法では、アニール処理は、基板１０２を製造するのに用いられる半導体インゴットに対して実行することができ、つまり、ウェハを切断することによりインゴットから基板１０２が製造される前であっても実行することができる。
最後に、他の代替的手法では、アニール処理は、太陽電池が完成した後に、例えば電池１００の接合部を開く工程の後に、実行することができる。
以下、軽元素の供与性を熱的に活性化させることによる電荷担体の寿命τに対する効果について、詳細に説明する。
ホウ素およびリンのように基板内に存在するドープ不純物は、エネルギ準位を、価電子帯（ホウ素の場合）および伝導帯（リンの場合）の近傍に位置するシリコンの禁制帯内に導く。これらのエネルギ準位は、自由電荷の再結合を可能にすることができ、したがって、自由電荷の寿命τを、ひいてはその拡散距離Ｌを短くする。そのような場合、価電子帯または伝導帯の近傍に位置するエネルギ準位の再結合力は、フェルミ準位の位置にまたは抵抗に依存する。エネルギ準位の再結合力は、フェルミ準位が禁制帯の中央に近づくとき、したがって抵抗が増大するときに、低下する。
図２は、エネルギ準位が伝導帯の０．１ｅＶに位置する場合において、ショックレー−リード−ホール統計（ＳＲＨ）から算出された、注入レベルに対する自由電荷の寿命の進化に対する抵抗の効果を示す。再結合の中心の濃度は１０１３ｃｍ−３であり、その電子・正孔捕獲断面積は１０−１４ｃｍ２である。
このように、所与のホウ素濃度に対して、基板内に存在するホウ素が供与性を有する他のドープ不純物により補償されるときに、拡散距離が増大する。図３は、所与のホウ素濃度（この場合は３．１０１７ｃｍ−３）の場合に、ホウ素の補償度が増大するときに拡散距離が増大することを実証するシミュレーション結果を示す。補償度はＮＡ／（ＮＡ−ＮＤ）である。ここで、ＮＡは受容体の中心の濃度であり、ＮＤは電子供与体の中心の濃度である。
よって、ホウ素が高濃度で存在する場合には、拡散距離を増大させて電池の変換効率を増大させるために、材料の補償度を増大させるとよい。ホウ素が、シリコンにおいて受容体としての挙動をする他の不純物（例えば、アルミニウム、ガリウムまたはインジウム）に置き換えられても同様である。
この補償度は、シリコン内の軽元素の供与性を熱的に活性化させることにより、増大させることができる。
したがって、供与体元素の熱活性化は、半導体材料の抵抗を測定することにより、確認される。
活性化アニール処理は、管状炉、炉、通過窯において実行することができ、あるいは、ランプ炉における高速アニール処理により実行することができる。また、アニール中にシリコンウェハを照明すると、熱供与体の形成を促進することができる。これは特に、酸素を結合する熱供与体の場合である。実際のところ、これらの錯体の形成は、酸素２量体の拡散を伴う。このような場合には、酸素２量体の拡散は、ウェハが照明される場合はより高速となる（Bourgoin-Corbettメカニズムによる拡散）。
また、例えば図４に示す電池２００のようなヘテロ接合太陽電池の製造に、熱的に活性化された軽元素を有する基板を用いることができる。
この電池２００は、この場合は冶金的方法または化学的分解により精製された（すなわち、有意な濃度のドープ不純物および軽元素を有する）ｐ型シリコンのような結晶シリコン（単結晶または多結晶）を含有する基板から、製造される。
太陽電池２００を製造するために、まず、基板２０２の表面のテクスチャ化が実行され、その後、それらの表面の特定の洗浄およびフッ酸処理が実行される。そして、非晶質シリコン層２０４、２０６の成膜（例えばＰＥＣＶＤタイプの成膜）が、基板２０２の前面および背面のそれぞれに対して実行される。非晶質シリコン層２０４、２０６はそれぞれｎ型、ｐ型である。このように、非晶質シリコン層２０６、結晶シリコン基板２０２および非晶質シリコン層２０６の間に、ＰＮ接合部が形成される。
次いで、例えばＩＴＯ（インジウムスズ酸化物）を含有する透明導電性酸化物層２０８、２１０が、噴霧、真空蒸着、ＬＰＣＶＤ（減圧化学気相成長）またはＰＥＣＶＤ（プラズマ化学気相成長）により、非晶質シリコン層２０４、２０６のそれぞれに成膜される。最後に、太陽電池２００の前面の高さにて（すなわち、透明導電性酸化物層２０８上に）、また、太陽電池２００の背面の高さにて（すなわち、透明導電性酸化物層２１０上に）、例えば、導電性ペーストを用いたスクリーン印刷および低温アニール（例えば約２００℃）により、金属接触部２１２、２１４が形成される。
ヘテロ接合太陽電池２００を製造するこれらの工程は、低温（約４００℃未満）にて実行される。前述した基板処理は、基板２０２内に存在する軽元素の熱活性化を可能にし、約４００℃より高温を利用することができる。したがって、この処理は、基板２０２の製造に用いられるシリコンインゴットに対する処理の開始時に、または、基板２０２に対して直接的に、テクスチャ化工程の前に、テクスチャ化工程と洗浄工程との間に、洗浄工程とフッ酸処理工程との間に、もしくは、フッ酸処理工程と非晶質シリコン層２０４、２０６の成膜工程との間に、実施することができる。
以下、単結晶シリコンをベースとする基板についての処理方法の実施について説明する。この基板は最初に、約９．１０１６ｃｍ−３に等しいホウ素濃度と、約８．１０１６ｃｍ−３に等しいリン濃度とを有する。すなわち、この場合は、正孔濃度が約１．１０１６ｃｍ−３に等しいｐ型シリコンである。酸素の初期濃度は約１０１８ｃｍ−３に等しく、水素、フッ化物および窒素の初期濃度はいずれも約１０１６ｃｍ−３に等しい。
第１のアニールは約７００℃に等しい温度にて実行される。この温度は約３０分に等しい期間にわたって実質的に均一に保持される。この第１のアニールにより、フッ化物をベースとする約１０１５ｃｍ−３の供与体要素を生成することができる。第２のアニールは約６８０℃に等しい温度にて実行される。この温度は約９０分に等しい期間にわたって実質的に均一に保持される。この第２のアニールにより、窒素をベースとする約１０１５ｃｍ−３の供与体要素を生成することができる。第３のアニールは約４５０℃に等しい温度にて実行される。この温度は約５時間に等しい期間にわたって実質的に均一に保持される。この第３のアニールにより、酸素をベースとする約１０１５ｃｍ−３の供与体要素を生成することができる。最後に、第４のアニールは約３００℃に等しい温度にて実行される。この温度は約２０分に等しい期間にわたって実質的に均一に保持される。この第４のアニールにより、水素をベースとする約１０１５ｃｍ−３の電子供与体要素を生成することができる。
よって、これら４つのアニール処理により、約４．１０１５ｃｍ−３に等しい合計濃度の電子供与体要素を基板内に生成することができる。よって、４つのアニール処理の完了時における基板内の正孔濃度は、約６．１０１５ｃｍ−３に等しい。

Claims (16)

  1. ＳｉｘＡｙタイプ（ｘは厳密に正の数、ｙは正の数、Ａは元素周期表の第１４族元素または元素周期表の幾つかの第１４族元素の化合物）の少なくとも１つの半導体を含有し、少なくとも４タイプの軽元素を有する基板（１０２、２０２）を処理する基板処理方法であって、
    − 前記４タイプの軽元素のうち第１の軽元素の熱活性化温度に対応する温度Ｔ１にて前記基板（１０２、２０２）の第１のアニールを実行する工程と、
    − 前記４タイプの軽元素のうち第２の軽元素の熱活性化温度に対応する温度Ｔ２にて前記基板（１０２、２０２）の第２のアニールを、前記第１のアニールの後に実行する工程と、
    − 前記４タイプの軽元素のうち第３の軽元素の熱活性化温度に対応する温度Ｔ３にて前記基板（１０２、２０２）の第３のアニールを、前記第２のアニールの後に実行する工程と、
    − 前記４タイプの軽元素のうち第４の軽元素の熱活性化温度に対応する温度Ｔ４にて前記基板（１０２、２０２）の第４のアニールを、前記第３のアニールの後に実行する工程と、
    を少なくとも有し、
    各アニールは、所定期間にわたって温度Ｔ１、Ｔ２、Ｔ３またはＴ４を保持または維持する工程を有し、温度Ｔ１、Ｔ２、Ｔ３およびＴ４は、Ｔ１＞Ｔ２＞Ｔ３＞Ｔ４である、
    基板処理方法。
  2. 前記半導体はｐ型結晶シリコンである、
    請求項１記載の基板処理方法。
  3. 前記半導体内に存在する前記４タイプの軽元素はそれぞれ、酸素、窒素、炭素、水素、フッ化物、硫黄、窒素と酸素との化合物、またはこれら様々な元素の化合物である、
    請求項１または請求項２記載の基板処理方法。
  4. Ｔ１は約５３０℃と約８３０℃との間であり、Ｔ２は約４５０℃と７５０℃との間であり、Ｔ３は約３５０℃と６５０℃との間であり、Ｔ４は約３００℃と６００℃との間である、
    請求項１から請求項３のいずれかに記載の基板処理方法。
  5. Ｔ１は約６８０℃であり、Ｔ２は約６００℃であり、Ｔ３は約５００℃であり、Ｔ４は約４５０℃である、
    請求項１から請求項４のいずれかに記載の基板処理方法。
  6. 前記半導体内に存在する第５のタイプの軽元素の熱活性化温度に対応する温度Ｔ５にて第５のアニールを、前記第４のアニールの実行後に実行する工程をさらに有し、
    前記第５の軽元素は、前記半導体内に存在する他の４タイプの軽元素と異なり、
    Ｔ５＜Ｔ４である、
    請求項１から請求項５のいずれかに記載の基板処理方法。
  7. 前記半導体内に存在する第６のタイプの軽元素の熱活性化温度に対応する温度Ｔ６にて第６のアニールを、前記第５のアニールの実行後に実行する工程をさらに有し、
    前記第６の軽元素は、前記半導体内に存在する他の５タイプの軽元素と異なり、
    Ｔ６＜Ｔ５である、
    請求項６記載の基板処理方法。
  8. 前記半導体内に存在する第７のタイプの軽元素の熱活性化温度に対応する温度Ｔ７にて第７のアニールを、前記第６のアニールの実行後に実行する工程をさらに有し、
    前記第７の軽元素は、前記半導体内に存在する他の６タイプの軽元素と異なり、
    Ｔ７＜Ｔ６である、
    請求項７記載の基板処理方法。
  9. 前記半導体内に存在する第８のタイプの軽元素の熱活性化温度に対応する温度Ｔ８にて第８のアニールを、前記第７のアニールの実行後に実行する工程をさらに有し、
    前記第８の軽元素は、前記半導体内に存在する他の７タイプの軽元素と異なり、
    Ｔ８＜Ｔ７である、
    請求項８記載の基板処理方法。
  10. 前記アニールの少なくとも１つは、前記半導体をベースとする前記基板（１０２、２０２）が配置されるランプ炉において実行される、
    請求項１から請求項９のいずれかに記載の基板処理方法。
  11. 前記アニールの少なくとも１つは、酸素、窒素、水素、アルゴンおよび／またはヘリウムの雰囲気下で実行される、
    請求項１から請求項１０のいずれかに記載の基板処理方法。
  12. 前記アニールは、前記半導体のインゴットに対して実行され、その後、ウェハを切断することにより前記基板（１０２、２０２）を前記インゴットから取得可能である、
    請求項１から請求項１１のいずれかに記載の基板処理方法。
  13. ＳｉｘＡｙタイプ（ｘは厳密に正の数、ｙは正の数、Ａは元素周期表の第１４族元素または元素周期表の幾つかの第１４族元素の化合物）の少なくとも１つの半導体を含有し、少なくとも４タイプの軽元素を有する基板（１０２、２０２）から、半導体装置（１００、２００）を製造する半導体装置製造方法であって、
    請求項１から請求項１２のいずれかに記載の基板処理方法を実施する工程を少なくとも有する、
    半導体装置製造方法。
  14. 前記半導体装置（１００、２００）は少なくとも１つの太陽電池を有する、
    請求項１３記載の半導体装置製造方法。
  15. 前記基板（１０２）はｐ型結晶シリコンを含有し、
    − 前記太陽電池の前面を形成するために前記基板（１０２）の少なくとも第１の面（１０４）をテクスチャ化する工程と、
    − 前記基板（１０２）の面にＮ＋ドープ層を形成する工程と、
    − 前記基板（１０２）の前記第１の面（１０４）の高さにて、前記Ｎ＋ドープ層上にパッシベーション・反射防止層（１０８）を成膜する工程と、
    − 前記基板（１０２）の前記第１の面（１０４）の反対である第２の面の高さにて、前記パッシベーション・反射防止層（１０８）上および前記Ｎ＋ドープ層上に導電性接触部（１１０、１１２）を形成する工程と、
    − 前記導電性接触部（１１０、１１２）をアニールする工程と、
    − 前記基板（１０２）の前記第１および第２の面に実質的に垂直である前記基板の面の高さにて、前記Ｎ＋ドープ層をエッチングする工程と、
    をさらに有し、
    前記基板（１０２）処理方法の工程は、前記テクスチャ化工程の前、前記エッチング工程の後、および／または前記半導体（１００）装置製造方法における２つの工程の間に、実施される、
    請求項１４記載の半導体装置製造方法。
  16. 前記基板（１０２）はｐ型結晶シリコンを含有し、
    前記太陽電池の前記前面および背面を形成するために前記基板（２００）における２つの対向面上に非晶質シリコン層（２０４、２０６）を成膜する少なくとも１つの工程をさらに有し、
    前記基板（２０２）処理方法は、前記成膜工程の前に実施される、
    請求項１４記載の半導体装置製造方法。
JP2009070408A 2008-04-03 2009-03-23 軽元素の熱活性化により半導体基板を処理する方法 Expired - Fee Related JP5414320B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0852217A FR2929755B1 (fr) 2008-04-03 2008-04-03 Procede de traitement d'un substrat semi-conducteur par activation thermique d'elements legers
FR0852217 2008-04-03

Publications (2)

Publication Number Publication Date
JP2009267380A true JP2009267380A (ja) 2009-11-12
JP5414320B2 JP5414320B2 (ja) 2014-02-12

Family

ID=40011297

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009070408A Expired - Fee Related JP5414320B2 (ja) 2008-04-03 2009-03-23 軽元素の熱活性化により半導体基板を処理する方法

Country Status (4)

Country Link
US (1) US7670966B2 (ja)
EP (1) EP2107619A3 (ja)
JP (1) JP5414320B2 (ja)
FR (1) FR2929755B1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012227414A (ja) * 2011-04-21 2012-11-15 Toshiba Corp 半導体材料を用いた太陽電池
JP2014526135A (ja) * 2011-06-03 2014-10-02 エムイーエムシー・シンガポール・プライベイト・リミテッド シリコンウェハにおいて少数キャリア寿命劣化を抑制する方法
JP2016525276A (ja) * 2013-06-26 2016-08-22 ユニバシテート コンスタンツ 効率が安定した光起電力素子の製造方法および製造装置
JP2018026574A (ja) * 2014-06-09 2018-02-15 エルジー エレクトロニクス インコーポレイティド 太陽電池の製造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010126639A1 (en) * 2009-04-29 2010-11-04 Calisolar, Inc. Process control for umg-si material purification
US8557688B2 (en) 2009-12-07 2013-10-15 National Yunlin University Of Science And Technology Method for fabricating P-type polycrystalline silicon-germanium structure
US20110132456A1 (en) * 2009-12-07 2011-06-09 Lin Jian-Yang Solar cell integrating monocrystalline silicon and silicon-germanium film
FR2954001B1 (fr) * 2009-12-10 2012-10-12 Commissariat Energie Atomique Procede de traitement d'un substrat en silicium pour la fabrication de cellules photovoltaiques, et procede de fabrication de cellules photovoltaiques
KR101902887B1 (ko) * 2011-12-23 2018-10-01 엘지전자 주식회사 태양 전지의 제조 방법
CN103077927A (zh) * 2013-01-11 2013-05-01 无锡华润上华科技有限公司 一种nor闪存器件的退火工艺及nor闪存器件
CN103560155A (zh) * 2013-11-08 2014-02-05 南开大学 一种基于晶体硅材料的化合物半导体异质结太阳电池
CN105161416A (zh) * 2015-09-24 2015-12-16 株洲南车时代电气股份有限公司 一种半导体结构的掺杂方法
SG11201810055PA (en) * 2016-06-06 2018-12-28 Newsouth Innovations Pty Ltd A method for processing silicon material
DE202019000072U1 (de) * 2019-01-10 2019-04-11 H2GEMlNl Technology Consulting GmbH Vorrichtung zur Behandlung von Silizium-Substraten
CN111354838B (zh) * 2019-12-27 2022-07-15 晶澳（扬州）太阳能科技有限公司 太阳能电池及其制备方法、n型掺杂硅膜的处理方法
CN117153950B (zh) * 2023-10-19 2024-10-22 无锡松煜科技有限公司 一种低温硼激活方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6390140A (ja) * 1986-10-02 1988-04-21 Sony Corp 半導体装置の製法
JPH04233231A (ja) * 1990-12-28 1992-08-21 Fujitsu Ltd ドナー形成方法
JPH07301592A (ja) * 1994-05-09 1995-11-14 Fujitsu Ltd 半導体装置の製造方法及び気体中の水素濃度測定方法
JP2002100631A (ja) * 2000-09-20 2002-04-05 Shin Etsu Handotai Co Ltd シリコンウエーハおよびシリコンエピタキシャルウエーハならびにこれらの製造方法
JP2002261102A (ja) * 2001-03-02 2002-09-13 Mitsubishi Electric Corp 熱処理装置およびこれを用いた熱処理方法並びに半導体装置の製造方法
JP2004537161A (ja) * 2001-04-11 2004-12-09 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 高抵抗率ｃｚシリコンにおけるサーマルドナー生成の制御
JP2005123351A (ja) * 2003-10-16 2005-05-12 Sumitomo Mitsubishi Silicon Corp 高抵抗シリコンウェーハおよびその製造方法
JP2007161505A (ja) * 2005-12-12 2007-06-28 Sanyo Electric Co Ltd 半導体シリコン材料の再生方法
EP1903615A1 (fr) * 2006-09-21 2008-03-26 Commissariat A L'energie Atomique Procédé de métallisation de cellules photovoltaïques à multiples recuits

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4320247A (en) * 1980-08-06 1982-03-16 Massachusetts Institute Of Technology Solar cell having multiple p-n junctions and process for producing same
US4851358A (en) * 1988-02-11 1989-07-25 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using rapid thermal annealing
DE19810019A1 (de) * 1997-04-25 1998-10-29 Bayer Ag Gerichtet erstarrtes multikristallines Silicium, ein Verfahren zu dessen Herstellung und dessen Verwendung sowie Solarzellen, enthaltend dieses Silicium und ein Verfahren zu deren Herstellung
US6013872A (en) 1997-04-25 2000-01-11 Bayer Ag Directionally solidified, multicrystalline silicon, a process for the production thereof and its use, and solar cells containing this silicon and a process for the production thereof
FR2838865B1 (fr) * 2002-04-23 2005-10-14 Soitec Silicon On Insulator Procede de fabrication d'un substrat avec couche utile sur support de resistivite elevee
KR100653721B1 (ko) * 2005-06-30 2006-12-05 삼성전자주식회사 질소주입활성영역을 갖는 반도체소자 및 그 제조방법
FR2906403B1 (fr) * 2006-09-21 2008-12-19 Commissariat Energie Atomique Procede de recuit de cellules photovoltaiques

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6390140A (ja) * 1986-10-02 1988-04-21 Sony Corp 半導体装置の製法
JPH04233231A (ja) * 1990-12-28 1992-08-21 Fujitsu Ltd ドナー形成方法
JPH07301592A (ja) * 1994-05-09 1995-11-14 Fujitsu Ltd 半導体装置の製造方法及び気体中の水素濃度測定方法
JP2002100631A (ja) * 2000-09-20 2002-04-05 Shin Etsu Handotai Co Ltd シリコンウエーハおよびシリコンエピタキシャルウエーハならびにこれらの製造方法
JP2002261102A (ja) * 2001-03-02 2002-09-13 Mitsubishi Electric Corp 熱処理装置およびこれを用いた熱処理方法並びに半導体装置の製造方法
JP2004537161A (ja) * 2001-04-11 2004-12-09 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 高抵抗率ｃｚシリコンにおけるサーマルドナー生成の制御
JP2005123351A (ja) * 2003-10-16 2005-05-12 Sumitomo Mitsubishi Silicon Corp 高抵抗シリコンウェーハおよびその製造方法
JP2007161505A (ja) * 2005-12-12 2007-06-28 Sanyo Electric Co Ltd 半導体シリコン材料の再生方法
EP1903615A1 (fr) * 2006-09-21 2008-03-26 Commissariat A L'energie Atomique Procédé de métallisation de cellules photovoltaïques à multiples recuits
JP2008078661A (ja) * 2006-09-21 2008-04-03 Commiss Energ Atom 複数のアニール作業とともに光電池を金属化するための方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012227414A (ja) * 2011-04-21 2012-11-15 Toshiba Corp 半導体材料を用いた太陽電池
JP2014526135A (ja) * 2011-06-03 2014-10-02 エムイーエムシー・シンガポール・プライベイト・リミテッド シリコンウェハにおいて少数キャリア寿命劣化を抑制する方法
JP2016525276A (ja) * 2013-06-26 2016-08-22 ユニバシテート コンスタンツ 効率が安定した光起電力素子の製造方法および製造装置
KR101807381B1 (ko) * 2013-06-26 2018-01-10 우니페르시테트 콘스탄츠 안정화된 효율을 가지는 광기전력 소자를 생산하기 위한 방법 및 디바이스
US10892376B2 (en) 2013-06-26 2021-01-12 Universität Konstanz Method and device for producing a photovoltaic element with stabilised efficiency
US11784279B2 (en) 2013-06-26 2023-10-10 Universität Konstanz Method and device for producing a photovoltaic element with stabilised efficiency
JP2018026574A (ja) * 2014-06-09 2018-02-15 エルジー エレクトロニクス インコーポレイティド 太陽電池の製造方法

Also Published As

Publication number Publication date
FR2929755A1 (fr) 2009-10-09
EP2107619A3 (fr) 2014-08-27
US20090253225A1 (en) 2009-10-08
FR2929755B1 (fr) 2011-04-22
EP2107619A2 (fr) 2009-10-07
JP5414320B2 (ja) 2014-02-12
US7670966B2 (en) 2010-03-02

Similar Documents

Publication Publication Date Title
JP5414320B2 (ja) 軽元素の熱活性化により半導体基板を処理する方法
US8071418B2 (en) Selective emitter solar cells formed by a hybrid diffusion and ion implantation process
CN102939662B (zh) 太阳能电池元件及其制造方法、以及太阳能电池模块
KR102519569B1 (ko) 광 전지 장치들을 위한 웨이퍼 성능을 개선하는 방법
KR20120092184A (ko) 도핑된 영역을 세정하고 도핑된 영역 위에 음으로 대전된 패시베이션 층을 형성하는 방법
US9412896B2 (en) Method for manufacturing solar cells, attenuating lid phenomena
KR101300790B1 (ko) 확산방지층을 가지는 ＣｄＴｅ 박막 태양전지 및 이의 제조방법
US20100210060A1 (en) Double anneal process for an improved rapid thermal oxide passivated solar cell
Basnet et al. 22.6% efficient solar cells with polysilicon passivating contacts on n‐type solar‐grade wafers
FR2933684A1 (fr) Procede de purification d'un substrat en silicium cristallin et procede d'elaboration d'une cellule photovoltaique
Bultman et al. Methods of emitter formation for crystalline silicon solar cells
JP5172993B2 (ja) テクスチャ構造の形成方法および太陽電池の製造方法
US10923618B2 (en) Method for manufacturing a photovoltaic device
Tsuo et al. High-flux solar furnace processing of silicon solar cells
Rose et al. Effects of oxygen during close-spaced sublimation of CdTe Solar Cells
Zhang et al. Improvement of passivation quality by post-crystallization treatments with different methods for high quality tunnel oxide passivated contact c-Si solar cells
Scheul Metal-assisted chemically etched black silicon: morphology and light interaction
Aberle et al. Poly-Si on glass thin-film PV research at UNSW
Chuchvaga et al. Optimization and Fabrication of Heterojunction Silicon Solar Cells Using an Experimental-Industrial Facility AK-1000 Inline
JPH0345555B2 (ja)
Pereira Pre-deposited heavily P-doped a-Si: H as Dopant Source in n+/p Junctions for Photovoltaic Applications
EP4399749A1 (en) Methods and systems for photovoltaic devices using silicon particles
Staebler Tuning the bandgap of an amorphous sputtered germanium photovoltaic cell
Hampel et al. HCl gas gettering for crystalline silicon thin film solar cells
Tsuo et al. High-flux solar furnace processing of crystalline silicon solar cells

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131010

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131022

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131112

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees