[go: up one dir, main page]

JP2009038309A - 固体撮像素子およびその製造方法、電子情報機器 - Google Patents

固体撮像素子およびその製造方法、電子情報機器 Download PDF

Info

Publication number
JP2009038309A
JP2009038309A JP2007203473A JP2007203473A JP2009038309A JP 2009038309 A JP2009038309 A JP 2009038309A JP 2007203473 A JP2007203473 A JP 2007203473A JP 2007203473 A JP2007203473 A JP 2007203473A JP 2009038309 A JP2009038309 A JP 2009038309A
Authority
JP
Japan
Prior art keywords
concentration
conductivity
layer
solid
type layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007203473A
Other languages
English (en)
Inventor
Akiyoshi Muto
彰良 武藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2007203473A priority Critical patent/JP2009038309A/ja
Priority to KR1020080075816A priority patent/KR20090014122A/ko
Priority to US12/222,100 priority patent/US20090050997A1/en
Priority to CNA2008101451510A priority patent/CN101359675A/zh
Publication of JP2009038309A publication Critical patent/JP2009038309A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/813—Electronic components shared by multiple pixels, e.g. one amplifier shared by two pixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/807—Pixel isolation structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】緑から赤色系統の感度（光電変換効率）を含めて感度向上を図りつつ、隣接画素への信号電荷の漏れ込み（クロストーク）をより低減する。
【解決手段】光電変換する高濃度Ｎ層２５の下部に低濃度Ｎ層２４を設けたことによって、受光部の受光領域が受光面積的に縮小されても、低濃度Ｎ層２４の分だけ受光領域が基板深さの方向に体積的に拡大すると共に、高濃度Ｎ層２５のよりも深い低濃度Ｎ層２４から基板側の方向などいずれの方向に流れるかわからない光電変換電子を、不純物濃度が低い低濃度Ｎ層２４から高濃度Ｎ層２５側に効率よく流して集めることが可能となる。
【選択図】図４

Description

本発明は、被写体からの画像光を光電変換して撮像する複数の受光部を２次元状に有する固体撮像素子およびその製造方法、この固体撮像素子を画像入力デバイスとして撮像部に用いた例えばデジタルビデオカメラおよびデジタルスチルカメラなどのデジタルカメラや、各種の画像入力カメラ、スキャナ、ファクシミリおよびカメラ付き携帯電話装置などの電子情報機器に関する。
上述した従来の固体撮像素子は、デジタルカメラや携帯電話装置などに搭載されており、これには、電荷結合素子（ＣＣＤ；Charge Coupled Device）を用いたＣＣＤイメージセンサや、ＣＭＯＳ製造プロセスと互換性のあり、ＣＣＤイメージセンサに比べて駆動電圧が低いＣＭＯＳイメージセンサが用いられている。
図１０は、特許文献１に記載されている従来のＣＭＯＳイメージセンサにおける基本画素の構成例を模式的に示す縦断面図である。
図１０において、従来のＣＭＯＳイメージセンサの基本画素１００として、高濃度のＰ＋基板１０１上に、このＰ＋基板１０１よりも不純物濃度が低いＰ型層１０２が設けられており、このＰ型層１０２の上側に、Ｐ型層１０２と接合してフォトダイオードを形成するＮ型光電変換領域１０３が設けられている。Ｐ型層１０２は、好ましくはエピタキシャル成長によって基板Ｐ＋層１０１上に形成されている。また、Ｎ型光電変換領域１０３は、例えば、Ｐ型層１０２に対するイオン打ち込みまたはＮ型不純物の拡散によって形成されている。
ここで、基板Ｐ＋層１０１の不純物濃度は例えば１×１０18個／ｃｍ3〜１×１０22個／ｃｍ3であり、Ｐ型層１０２の不純物濃度は例えば１×１０16個／ｃｍ3〜１×１０18個／ｃｍ3である。さらに、Ｎ型光電変換領域１０３の不純物濃度は例えば１×１０18個／ｃｍ3〜１×１０22個／ｃｍ3である。
また、Ｎ型光電変換領域１０３の表面でリークを防ぐために、Ｐ型層１０２およびＮ型光電変換領域１０３の表面側には、表面Ｐ＋層１０４が形成されている
さらに、隣接する基本画素からこの基本画素１００を素子分離するために、Ｐ型層１０２に形成されたＰ＋型素子分離領域１０５と、Ｐ+素子分離領域１０５上などに形成された素子分離酸化膜１０６と、表面Ｐ＋層１０４上に設けられたゲート酸化膜１０７と、素子分離酸化膜１０６およびゲート酸化膜１０７上にこれら全体を覆うように形成された層間絶縁膜１０８と、この層間絶縁膜１０８中に形成され不要な部分への光の入射を防ぐ遮光膜１０９とが設けられている。
この基本画素１００において、Ｐ型層１０２の厚さはおよそ２μｍから１０μｍに設定されている。即ち、半導体主面の表面から、Ｐ型層１０２と基板Ｐ＋層１０１との界面までの距離が２μｍ以上１０μｍ以下であるように形成する。この深さ２μｍから１０μｍというのは、シリコンにおける赤や近赤外領域の光の吸収長とほぼ同じである。このＰ型層１０２の厚さは、感度を必要とする光の波長に応じて変化させることができる。
入射光が、Ｎ型光電変換領域１０３およびその下部のＰ型層１０２のＰＮ接合からなるフォトダイオードに入ると、信号電荷蓄積期間中にあっては、入射した光により、Ｎ型光電変換領域１０３およびその下側のＰ型層１０２の領域において電子・正孔対が発生する。この発生した電子は、Ｎ型光電変換領域１０３およびその下側のＰ型層１０２の部分に形成された空乏層中に蓄積されていく。この際、Ｐ型層１０２の下側にＰ型層１０２よりも不純物濃度が高い基板Ｐ＋層１０１が配置されているため、Ｐ型層１０２内で発生した光電子のうち、下側の基板方向へ拡散した光電変換電子は、Ｐ型層１０２から基板Ｐ＋層１０１側に流出して捕捉され、ここで、再結合して消滅する。これによって、この基本画素１００では、基板Ｐ＋層１０１を介して、隣接画素への横方向の電子拡散が抑制されている。これにより、画素間のクロストークを低減することが可能となって、画像の解像度の低下を抑制することができる。
特開２００２−１７０９４５号公報
しかしながら、上記従来の構成では、高濃度Ｐ型基板である基板Ｐ＋層１０１上に形成されたこれよりも低濃度のＰ型層１０２上にＮ型光電変換領域１０３が設けられているが、低濃度Ｐ型層１０２の深い領域での光電変換電子が、低濃度Ｐ型層１０２よりも不純物濃度の高い基板Ｐ＋層１０１側に流出して捕捉されることにより、隣接画素への横方向の電子拡散が抑制されて、各単位画素１００の間のクロストークが低減され、画像の解像度の低下を抑制することができるものの、次世代の受光部領域の更なる面積縮小化により受光部を構成する単位画素１００毎のＮ型光電変換領域１０３では、光電変換に寄与する信号電荷量（電子数）が少なくなり、また、低濃度Ｐ型層１０２の深い領域では、低濃度Ｐ型層１０２から基板Ｐ＋層１０１側に光電変換電子（信号電荷）が流出するため、特に、低濃度Ｐ型層１０２において基板深さが深い位置で光電変換する緑から赤色系統の感度（光電変換効率）の向上が困難であった。
本発明は、上記従来の問題を解決するもので、緑から赤色系統の感度（光電変換効率）を含めて感度向上を図りつつ、隣接画素への信号電荷の漏れ込み（クロストーク）をより低減することができる固体撮像素子およびその製造方法、この固体撮像素子を画像入力デバイスとして撮像部に用いた電子情報機器を提供することを目的とする。
本発明の固体撮像素子は、被写体からの画像光を光電変換して撮像する複数の受光部を有する固体撮像素子において、該受光部は、一導電型基板または一導電型層上に低濃度他導電型層が設けられ、該低濃度他導電型層上にこれよりも不純物濃度が高い高濃度他導電型層が設けられて、該一導電型基板または一導電型層と該低濃度他導電型層とのＰＮ接合によりフォトダイオードが構成されているものであり、そのことにより上記目的が達成される。
また、本発明の固体撮像素子において、前記高濃度他導電型層下に前記低濃度他導電型層を基板深さ方向に加えて体積的に光電変換領域を拡大している。
さらに、本発明の固体撮像素子において、前記低濃度他導電型層から前記高濃度他導電型層側に光電変換電子を流すべくポテンシャル電位を傾斜させるように、該高濃度他導電型層および該低濃度他導電型層が設けられている。
さらに、本発明の固体撮像素子における高濃度他導電型層は基板深さが０.５μｍまでの領域に設けられている。
さらに、本発明の固体撮像素子における低濃度他導電型層は基板深さが０.５μｍ〜２μｍ程度の領域に設けられている。
さらに、本発明の固体撮像素子において、前記低濃度他導電型層と前記一導電型基板または一導電型層とのＰＮ接合部で空乏層が該一導電型基板または一導電型層の深い側に延びている。
さらに、本発明の固体撮像素子における低濃度他導電型層と前記一導電型基板または一導電型層とのＰＮ接合部で空乏層が該一導電型基板または一導電型層の深さ方向側に深さ２μｍ〜３μｍまで延びている。
さらに、本発明の固体撮像素子におけるポテンシャル電位は、前記高濃度他導電型層の−３〜−４Ｖのポテンシャル電位から、前記低濃度他導電型層と前記一導電型基板または一導電型層とのＰＮ接合部の０Ｖ未満のポテンシャル電位までポテンシャル電位が順次傾斜している。
さらに、本発明の固体撮像素子における低濃度他導電型層は、緑色光から赤色光の波長が光電変換される領域を含んでいる。
さらに、本発明の固体撮像素子における一導電型基板または一導電型層がシリコン基板またはシリコン層であり、前記低濃度他導電型層の厚さ範囲がシリコンにおける緑色から赤色の光の吸収長を含んでいる。
さらに、本発明の固体撮像素子における高濃度他導電型層は、多段注入されている。
さらに、本発明の固体撮像素子における多段注入は、上側不純物領域と下側不純物領域の深さ方向に２段階に分けるかまたは、上側不純物領域、中間領域および下側不純物領域の深さ方向に３段階に分けてイオン注入されており、該上側不純物領域の方がそれよりも下側の不純物領域よりも、該不純物領域から信号電荷が読み出される領域までの距離が近い位置に設けられている。
さらに、本発明の固体撮像素子における上側不純物領域および前記それよりも下側の不純物領域の不純物イオン注入は、所定角度の注入方向を異ならせて行われている。
さらに、本発明の固体撮像素子における高濃度他導電型層の注入不純物は前記低濃度他導電型層の注入不純物よりも質量の大きい不純物を用いる。
さらに、本発明の固体撮像素子における高濃度他導電型層の注入不純物は砒素（Ａｓ）であり、前記低濃度他導電型層の注入不純物はリン（Ｐ）である。
さらに、本発明の固体撮像素子における低濃度他導電型層は、前記高濃度他導電型層の下に、より深くイオン注入するために多段注入されている。
さらに、本発明の固体撮像素子における多段注入は、上側不純物領域と下側不純物領域の深さ方向に２段階に分けるかまたは、上側不純物領域、中間不純物領域および下側不純物領域の深さ方向に３段階に分けてイオン注入されている。
さらに、本発明の固体撮像素子は、ＣＭＯＳ型の固体撮像素子であって、前記複数の受光部が撮像領域に２次元状に設けられ、該受光部で光電変換された信号電荷が信号電圧変換部に読み出され、該信号電圧変換部で変換された信号電圧に応じて増幅された信号が各画素毎に出力信号として読み出される。
さらに、本発明の固体撮像素子における２画素共有構造として、２個の受光部および、該２個の受光部に対応して信号電荷をそれぞれ読み出すための２個の転送トランジスタに対して、フローティングディフュージョンを介して一つの信号読み出し回路が共通に設けられている。
さらに、本発明の固体撮像素子における読み出し回路は、マトリクス状に配列された複数の受光部のうち、所定の受光部を選択するための選択トランジスタと、該選択トランジスタに直列接続され、選択された受光部から前記転送トランジスタを介して前記フローティングディフュージョンに信号電荷が転送されて電圧変換された信号電圧に応じて信号増幅する増幅トランジスタと、該増幅トランジスタからの信号出力後に、該フローティングディフュージョンの電位を所定電位にリセットするリセットトランジスタとを有する。
さらに、本発明の固体撮像素子はＣＣＤ型の固体撮像素子であって、前記複数の受光部が撮像領域に２次元状に設けられ、該受光部で光電変換された信号電荷が電荷転送部に読み出されて所定方向に順次電荷転送される。
さらに、本発明の固体撮像素子における一導電型層は、他導電型基板または他導電型層上に、一導電型不純物を所定深さまでイオン注入した低濃度一導電型ウェル層として形成されている。
本発明の固体撮像素子の製造方法は、受光部形成領域または複数画素領域全体、或いは複数の帯状の列方向または行方向の複数画素領域に高濃度他導電型層を形成する高濃度他導電型不純物イオン注入工程と、複数画素領域全体または、複数の帯状の列方向または行方向の複数画素領域で且つ該高濃度他導電型層の下に低濃度他導電型層を形成する低濃度他導電型不純物イオン注入工程とをこの順または逆順に行った後に、一導電型不純物イオンの注入を所定パターンを用いて選択的に行って各受光部をそれぞれ画素分離する画素分離工程とを有するものであり、そのことにより上記目的が達成される。
また、本発明の固体撮像素子の製造方法における高濃度他導電型不純物イオン注入工程は、前記複数画素領域全体または、複数の帯状の列方向または行方向の複数画素領域を開口したマスクを用いて、第１の他導電型不純物を第１の不純物濃度でイオン注入することにより高濃度不純物層を形成する。
さらに、本発明の固体撮像素子の製造方法における低濃度他導電型不純物イオン注入工程は、前記複数画素領域全体または、複数の帯状の列方向または行方向の複数画素領域を開口したマスクを用いて、第２の他導電型不純物を第１の不純物濃度でイオン注入することにより低濃度不純物層を形成する。
さらに、本発明の固体撮像素子の製造方法における画素分離工程は、前記受光部の周りを素子分離するべく開口したマスクを用いて、一導電型不純物を選択的にイオン注入して該受光部の周りを一導電型の素子分離領域により素子分離して該受光部領域の周りを区画規定する。
さらに、本発明の固体撮像素子の製造方法における低濃度他導電型不純物イオン注入工程および前記低濃度他導電型不純物イオン注入工程の前工程として、前記一導電型基板または一導電型層上に前記受光部の周りを絶縁材料により素子分離するＳＴＩ工程を有する。
さらに、本発明の固体撮像素子の製造方法におけるＳＴＩ工程は、前記一導電型基板または一導電型層上に前記受光部の周りを素子分離するためにトレンチ溝を形成するトレンチ溝形成工程と、素子分離絶縁膜を成膜して該トレンチ溝内を埋め込む工程と、成膜した素子分離絶縁膜を研磨して基板表面を平坦化させる工程とを有する。
さらに、本発明の固体撮像素子の製造方法における画素分離工程の後工程として、電荷電荷転送用のゲート電極を形成するゲート電極形成工程を更に有する。
さらに、本発明の固体撮像素子の製造方法において、埋め込みフォトダイオードを形成するため、レジストパターンおよび前記ゲート電極をマスクとして、前記高濃度他導電型層の表面に一導電型不純物をイオン注入して表面一導電型領域を形成する表面一導電型領域形成工程を更に有する。
本発明の電子情報機器は、本発明の上記固体撮像素子を画像入力デバイスとして撮像部に用いたものであり、そのことにより上記目的が達成される。
上記構成により、以下、本発明の作用を説明する。
本発明においては、受光部を構成する高濃度他導電型層の下部にこれよりも不純物濃度が低い低濃度他導電型層が基板深く設けられて、その下部の一導電型基板または一導電型層とのＰＮ接合によりフォトダイオードが基板深く形成されている。
これによって、受光部の受光面積が縮小されても受光部をより深く形成して受光部を体積的に拡大して信号電荷量を確保することができ、基板の深い領域でも緑から赤色系統の色感度（光電変換効率）を含めて感度向上および飽和電荷容量（最大蓄積電子数）を増大させることが可能となる。
また、高濃度他導電型層下に低濃度他導電型層を設けて、基板深さが深い低濃度他導電型層で発生した光電変換電子は高濃度他導電型層側に流れるエネルギー電位（ポテンシャル電位）の傾斜になっているので、従来のように基板側の導電型と同じ導電型層から基板側に光電変換電子が流れて、左右隣の画素側への信号電荷（電子）の漏れ込み（クロストーク）がより低減される。
また、本発明の固体撮像素子の製造方法において、受光部形成領域または複数画素領域全体、或いは複数の帯状の列方向または行方向の複数画素領域に高濃度他導電型層を形成するための他導電型不純物イオン注入と、さらに複数画素領域全体または、複数の帯状の列方向または行方向の複数画素領域に低濃度他導電型層を形成するための同一他導電型不純物の不純物イオン注入とを行った後に、画素分離のための一導電型不純物イオンの注入を行って各受光部間の素子分離部を形成するため、従来のように初めから一導電型領域と他導電型領域とを区画規定してイオン注入する場合に比べて、受光部を形成時に注入位置ズレに対するマージンを考慮する必要がないため、各受光面積をより広範囲に形成することが可能となる。
以上により、本発明のよれば、受光部を構成する高濃度他導電型層の下部にこれよりも不純物濃度が低い低濃度他導電型層を設けてフォトダイオードを基板深く形成するため、次世代の素子として受光部面積が縮小されても受光部を体積的に拡大して信号電荷量を確保することができて、基板深くの緑から赤色系統の感度（光電変換効率）を含めて感度向上（光電変換効率向上）および飽和容量（最大蓄積電子数）を増大させることができる。さらに、高濃度他導電型層下に低濃度他導電型層を設けたため、基板深さが深い低濃度他導電型層の電子は高濃度他導電型層側に流れて集まり、隣接画素への信号電荷の漏れ込み（クロストーク）をより低減することができる。
また、受光部形成領域または複数画素領域全体、或いは複数の帯状の列方向または行方向の複数画素領域に高濃度他導電型層の形成し、さらに複数画素領域全体または、複数の帯状の列方向または行方向の複数画素領域に低濃度他導電型層の形成のための不純物イオンの注入を一括して行った後に、画素分離のための一導電型不純物イオンの注入を行うため、従来のように一導電型領域と他導電型領域とを初めから区画規定してイオン注入する場合に比べて、注入位置ズレに対するマージンを考慮する必要がないため、受光部面積を広範囲に形成することができる。
以下に、本発明の固体撮像素子およびその製造方法の実施形態１としてその基本原理を説明し、本発明の実施形態１の固体撮像素子およびその製造方法をＣＭＯＳ型イメージセンサに適用した場合を実施形態２として説明し、本発明の実施形態１の固体撮像素子およびその製造方法をＣＣＤ型イメージセンサに適用した場合を実施形態３として説明し、これらの実施形態１〜３のいずれかの固体撮像素子を画像入力デバイスとして撮像部に用いた電子情報機器を実施形態４として、図面を参照しながら詳細に説明する。
なお、ここで、ＣＭＯＳイメージセンサとＣＣＤイメージセンサの特徴について簡単に説明する。
ＣＭＯＳイメージセンサは、画素に対応する光電変換素子（受光部）を２次元的に配列させる点ではＣＣＤイメージセンサと同様であるが、ＣＣＤイメージセンサのように、垂直転送部により各受光部からの信号電荷をそれぞれ電荷転送し、垂直転送部からの信号電荷を水平転送部により水平方向に電荷転送するＣＣＤを使用せず、メモリデバイスのようにアルミニュウム配線などで構成される選択制御線によって、画素毎に受光部から信号電荷を読み出してそれを電圧変換し、その変換電圧に応じて信号増幅した撮像信号を、選択された画素から順次読み出すようになっている。一方、ＣＣＤイメージセンサは、ＣＣＤの駆動のために正負の複数の電源電圧を必要とするが、ＣＭＯＳイメージセンサは、単一電源で駆動が可能であり、ＣＣＤイメージセンサに比べ、低消費電力化や低電圧駆動が可能である。さらに、ＣＣＤイメージセンサの製造には、ＣＣＤ独自の製造プロセスを用いているために、ＣＭＯＳ回路で一般的に用いられる製造プロセスをそのまま適用することが難しい。これに対して、ＣＭＯＳイメージセンサは、ＣＭＯＳ回路で一般的に用いられる製造プロセスを使用しているために、表示制御用のドライバー回路や撮像制御用のドライバー回路、ＤＲＡＭなどの半導体メモリ、論理回路などの製造で多用されているＣＭＯＳプロセスにより、論理回路やアナログ回路、アナログデジタル変換回路などを同時に形成してしまうことができる。つまり、ＣＭＯＳイメージセンサは、半導体メモリ、表示制御用のドライバー回路および撮像制御用のドライバー回路と同一の半導体チップ上に形成することが容易であり、また、その製造に対しても、半導体メモリや表示制御用のドライバー回路および撮像制御用のドライバー回路と生産ラインを共有することが容易にできる。
（実施形態１）
図１は、本発明の実施形態１に係る固体撮像素子の単位画素の構成原理を模式的に示す縦断面図である。
図１において、本実施形態１の固体撮像素子の単位画素１０における受光部（光電変換部）は、一導電型基板または一導電型層１上に低濃度他導電型層２が設けられ、その低濃度他導電型層２上にこれよりも不純物濃度が高い高濃度他導電型層３が設けられて、一導電型層１と低濃度他導電型層２とのＰＮ接合によるフォトダイオードが基板深くに構成されている。
このように、光電変換する高濃度他導電型層３に対してさらに深い領域にこれよりも不純物濃度が低い低濃度他導電型層２を設けることによって、次世代素子において、光電変換される受光部の受光面が面積的に更に縮小されても、受光領域が基板深くに体積的に広がると共に、高濃度他導電型層３の下方のより深い低濃度他導電型層２の領域から一導電型基板または一導電型層１の方向などいずれの方向に流れるかわからない光電変換電子を、不純物濃度が低い低濃度他導電型層２から高濃度他導電型層３側に効率よく流して集めることが可能となる。
このように、一導電型基板または一導電型層１とのＰＮ接合部、さらに、低濃度他導電型層２から高濃度他導電型層３側にスムーズに光電変換電子が流れるようにポテンシャル電位の傾きを設定するように、高濃度他導電型層３の下部に低濃度他導電型層２を設けたことによって、緑から赤色系統の感度（光電変換効率）を含めて感度向上（光電変換効率向上）および飽和容量（最大蓄積電子数）を増大させると共に、隣接画素への信号電荷の漏れ込み（クロストーク）をより低減することができる。
この固体撮像素子の製造方法において、受光部形成領域または撮像領域全体（複数画素領域全体）或いは複数の帯状の列方向または行方向の複数画素部（複数画素領域）に高濃度他導電型層３を形成するための他導電型不純物イオン注入と、さらに撮像領域全体（複数画素領域全体）または、複数の帯状の列方向または行方向の複数画素部（複数画素領域）に基板表面から深い位置に低濃度他導電型層２を形成するための同一他導電型不純物の不純物イオン注入とを行った後に、画素分離のための一導電型不純物イオンの注入を行って受光部の周りを一導電型の素子分離部４にて素子分離して受光部領域を区画規定して形成することができる。このため、従来のように画素分離用の一導電型領域（素子分離部）と受光部の他導電型領域とを最初から別々に区画規定してイオン注入する場合に比べて、受光部と素子分離部４とのイオン注入位置マージンを考慮する必要がないため、各受光部の受光面積をより広範囲に形成することができる。
（実施形態２）
図２は、本発明の実施形態２に係るＣＭＯＳ型イメージセンサにおける２画素共有構造の固体撮像素子の単位画素の回路図である。
図２において、本実施形態２の２画素共有構造の固体撮像素子における単位画素部１０Ａには、２個の受光部としてのフォトダイオード１１，１２および、各フォトダイオード１１，１２に対応して信号電荷を読み出すための２個の転送トランジスタ１３、１４に対して、フローティングディフュージョンＦＤを介して１つの信号読み出し回路１５が共通に設けられている。
この読み出し回路１５は、画素選択手段としての選択トランジスタ１６と、これに直列接続され、選択画素のフローティングディフュージョンＦＤの信号電荷電圧に応じて信号増幅する信号増幅手段としての増幅トランジスタ１７と、この増幅トランジスタ１７からの信号出力後に、フローティングディフュージョンＦＤの電位を所定電位にリセットするリセット手段としてのリセットトランジスタ１８とを有しており、上下２つのフォトダイオード１１，１２からの信号電荷をフローティングディフュージョンＦＤに順次転送して電荷電圧変換し、その変換された信号電圧に応じてそれぞれ、選択トランジスタ１６により画素選択された増幅トランジスタ１７により信号増幅して信号線１９に各画素毎の撮像画素信号として順次読み出した後に、リセットトランジスタ１８によりフローティングディフュージョンＦＤが電源電圧Ｖｄｄの所定電位にリセットされる。
フォトダイオード１１、１２は、入射光をその光量に応じた信号電荷に光電変換する。フォトダイオード１１、１２とフローティングディフュージョンＦＤとの間にはそれぞれ、電荷転送手段（転送ゲート）としての転送トランジスタ１３、１４がそれぞれ設けられている。
転送トランジスタ１３、１４の各ゲート１３ａ、１４ａにはそれぞれ、電荷転送用の電荷転送制御線をそれぞれ通じて電荷転送制御信号ＴＸ１、ＴＸ２がそれぞれ供給されて、フォトダイオード１１、１２でそれぞれ光電変換された信号電荷（光電変換電子）がフローティングディフュージョンＦＤに順次電荷転送される。
フローティングディフュージョンＦＤには増幅トランジスタ１７のゲートが接続されており、電源線と信号線１９間に、選択トランジスタ１６および増幅トランジスタ１７の直列回路が接続されている。増幅トランジスタ１７はソースフォロア型のアンプ構成となっている。また、電源線は、リセットトランジスタ１８を介してフローティングディフュージョンＦＤに電気的に接続されており、リセットトランジスタ１８により、フローティングディフュージョンＦＤの電位は、信号線１９への信号読み出し後であって、フローティングディフュージョンＦＤへの信号電荷の読み出し前に定期的に電源電圧Ｖｄｄなどの所定電位にリセットされるようになっている。
図３は、図２の固体撮像素子の単位画素を複数含む構成例を模式的に示す平面図であり、図４は、図３の固体撮像素子の単位画素を模式的に示すＸＸ’線断面図である。
図３および図４において、本実施形態１の固体撮像素子の各画素部１０Ａはそれぞれ、Ｎ型半導体基板２１の基板部に低濃度Ｐ型ウェル２２が設けられ、この低濃度Ｐ型ウェル２２上でゲート電極１３直下領域(チャネル形成領域)を含んで、フォトダイオード１１を回避した領域に低濃度Ｐ型ウェル２２よりも高濃度のＰ型層２３が設けられている。また、低濃度Ｐ型ウェル２２および高濃度Ｐ型層２３内の受光領域毎に低濃度他導電型層としての低濃度Ｎ層２４が設けられ、これよりも不純物濃度が高い高濃度他導電型層としての高濃度Ｎ層２５が設けられている。これらの低濃度Ｐ型ウェル２２および高濃度Ｐ型層２３内の低濃度Ｎ層２４および高濃度Ｎ層２５により、図２で前述した光電変換部としてのフォトダイオード１１が形成されている。このフォトダイオード１１に隣接して、信号電荷がフローティングディフュージョンＦＤに電荷転送するための電荷転送トランジスタの電荷転送部（トランジスタチャネル部）が高濃度Ｐ型層２３の上部に設けられている。
このフローティングディヒュージョンＦＤと高濃度Ｎ層２５間の電荷転送部の高濃度Ｐ型層２３上には、ゲート絶縁膜（図示せず）を介して、矩形のフォトダイオード１１の角部上を覆う平面視三角形状の引き出し電極（電荷転送電極）であるゲート電極（ゲート１３ａ）が設けられている。さらに、このフォトダイオード１１からフローティングディフュージョン部ＦＤに電荷転送された信号電荷が電圧変換され、この変換電圧に応じて増幅されて各画素毎の撮像信号として読み出すための信号読出回路（図示せず）を２つの単位画素１０Ａ毎に有している。
さらに、受光部としてのフォトダイオード１１、１２、ゲート１３ａ、１４ａおよびこのゲート１３ａ、１４ａ間のフローティングディフュージョンＦＤからなる二つの単位画素１０Ａの領域周りに沿って囲むように、高濃度Ｐ型層２３よりも不純物濃度が高い素子分離用の高濃度Ｐ型層２６およびＳＴＩ２６ａが設けられている。
さらに、高濃度Ｎ層２５の上面には、暗電流を防止するためにフォトダイオード１１を構成する低濃度Ｎ層２４および高濃度Ｎ層２５を埋め込み構造とするための表面Ｐ＋層２７が設けられている。要するに、この低濃度Ｎ層２４および高濃度Ｎ層２５は、表面Ｐ＋層２７、ゲート１３ａおよび高濃度Ｐ型層２６により、低濃度Ｐ型ウェル２２および高濃度Ｐ型層２３内に埋め込まれている。
なお、このゲート１３ａ、１４ａの上方には、上記信号読出回路（図示せず）などの回路配線が層間絶縁膜と交互に複数段設けられている。例えば、フローティングディフュージョンＦＤからコンタクト２８を介して上層の配線から増幅トランジスタ１７のゲートに接続されている。さらにその配線上には各受光部に対応するようにＲ，Ｇ，Ｂの各色のカラーフィルタが形成され、さらにその上に各受光部への集光用のマイクロレンズがそれぞれ配置されている。
フォトダイオード１１、１２で光電変換された信号電荷は、転送トランジスタ１３、１４によりフォトダイオード１１、１２からフローティングディフュージョンＦＤに電荷転送されて、ここで、電荷電圧に変換されてその変換電圧に応じて信号増幅されて信号線１９に信号読み出されるが、単にフォトダイオード１１、１２を高濃度Ｎ領域３として多段注入などにより、より深く作っても、基板の深い部分では所定の電荷転送電圧を印加しても転送経路のバリアが下がらず、より高い電荷転送電圧を印加する必要が生じ、より高い電圧を電荷転送電圧としてゲート１３ａ、１４ａに印加しないと電荷読み出しが困難であった。これに対して、高濃度Ｎ層２５よりも深い位置に低濃度Ｎ領域２４を設けることにより低濃度Ｎ領域２４下の空乏層の伸びを稼ぎつつ、高電圧駆動にならず、電荷転送についても有利な条件で行うことができる。
図５は、図４の固体撮像素子の単位画素における要部断面位置に対応したポテンシャル構造図であり、図６は、図５と比較するための参考例であって、従来の固体撮像素子の単位画素における要部断面位置に対応したポテンシャル構造図である。なお、図５および図６では、縦軸（Ｚ）が基板深さを示しており、その上端が基板表面であり、横軸（Ｘ）が基板平面に沿った方向を示しており、各図中の番号の位置は図４の部材番号の位置に対応している。
図５および図６に示すように、本実施形態２の単位画素１０Ａにおいて、高濃度Ｎ層２５の基板深さは０.５μｍ程度でありその中心部分が０.３μｍの基板深さの位置にある。一方、低濃度Ｎ層２４の基板深さは２μｍ程度まででありその中心部分が１.０μｍの基板深さの位置にある。低濃度Ｎ層２４の基板深さ２μｍから低濃度Ｐ型ウェル２２とのＰＮ接合部分で空乏層が更に下方に延びるので、実効的には深さ２μｍ〜３μｍ程度までの光電変換電子を高濃度Ｎ層２５に集めることができる。
図５および図６の位置ａまでが、−３〜−４Ｖのポテンシャル電位が深くＮ型が強く、電子が存在しやすい領域であり、位置ｂまでが、−２〜−３Ｖのポテンシャル電位領域であり、位置ｃまでが−１〜−２Ｖのポテンシャル電位領域であり、位置ｄまでが０〜−１Ｖのポテンシャル電位領域であり、位置ｅまでが０Ｖ未満のポテンシャルの領域である。図６の参考例の場合に比べて、本実施形態２は、低濃度Ｎ層２４により基板深くまでポテンシャル電位の傾斜が存在しており、低濃度Ｐ型ウェル２２、低濃度Ｎ層２４、さらに高濃度Ｎ層２５側にスムーズに光電変換電子が流れるようにポテンシャル電位の傾きが設定されているのが分かる。これを図７に示している。
図７は、図５の横軸位置Ｘ１における基板深さに対するポテンシャル電位を示す図である。
図７に示すように、図６の従来の参考例の場合では、図５の本実施形態２の単位画素１０Ａの場合に比べてより基板深さが浅い位置での光電変換電子しか高濃度Ｎ層２５側に集めることができないが、図５の本実施形態２の単位画素１０Ａの場合には、高濃度Ｎ層２５の下部に低濃度Ｎ層２４が設けられたことにより、基板深さが深い低濃度Ｎ層２４の位置から基板深さ０.５μｍまでの高濃度Ｎ層２５側に光電変換電子がスムーズに流れて高濃度Ｎ層２５側に集まるようにポテンシャル電位に傾きが生じるように図５のポテンシャル電位のプロファイルを設定することができる。
ここで、本実施形態２のＣＭＯＳ型イメージセンサにおける２画素共有構造の固体撮像素子の単位画素部１０Ａは、以下のようにして製造することができる。なお、単位画素１０Ａは、実際は、その固体撮像素子の撮像領域に複数が２次元状でマトリクス状に配列されている。ここでは理解を容易にするために単位画素部１０Ａのみについて示している。
まず、素子分離用のＳＴＩ２６ａを形成する。
このＳＴＩ形成工程において、ｎ型シリコン基板であるＮ型半導体基板２１上に、表面の例えばｎ型シリコンを熱酸化してＳｉＯ２膜を形成し、その上に保護膜として、低圧ＣＶＤによりＳｉＮ膜を形成する。さらに、例えばフォトダイオード部を形成したい画素領域上に、フォトリソ技術を用いて、フォトレジストマスクをパターン形成し、このフォトレジストマスクを用いて素子分離領域に対応したＳｉＯ２膜およびＳｉＮ膜をドライエッチングによりエッチング除去してパターニングする。さらに、このＳｉＮ膜をマスクとしてＳｉ基板をエッチングして例えば深さ３５０ｎｍのトレンチ溝を形成する。その後、エッチングによる表面の欠陥層を除去するために、トレンチ溝１ａ内の表面部分を、酸素雰囲気中で摂氏８５０度で酸化させて犠牲酸化膜を形成し、その後、この犠牲酸化膜を除去する。トレンチ溝の形成時、トレンチ溝内の表面部分は荒れているが、トレンチ溝の内部表面を酸化させて犠牲酸化膜を形成し、この犠牲酸化膜をフッ酸で取り除くことにより表面の結晶欠陥を取り除いて綺麗にすることができる。その後、素子分離絶縁膜としてＨＤＰ膜をＣＶＤ法により成膜してトレンチ溝内を埋め込み、ＣＭＰ法によりＨＤＰ膜を研磨して基板表面を平坦化させると共に表面のＳｉＮ膜３をも除去して、受光部領域の周りを素子分離用絶縁膜にて素子分離して受光部領域を区画規定するためのＳＴＩ２６ａを形成する。なお、後述する高濃度Ｐ型層により、隣接する各受光部は電気的に分離されるため、受光部領域の四方にＳＴＩを形成せずに、フローティング・ディフュージョンが存在する方向（平面視図では左右方向）のみにＳＴＩを形成してもよい。更に、高濃度Ｐ型層２６を形成した後に、素子分離絶縁膜としてＨＤＰ膜をトレンチ溝内に埋め込んでもよい。
次に、ｎ型シリコンからなるＮ型半導体基板２１に、ｐ型不純物としてボロン（Ｂ）を所定深さまでイオン注入して低濃度Ｐ型ウェル２２を形成する。さらに、周知のフォト・リソ技術を用いて、後述のゲート電極１３を形成予定する領域を含んで、受光部領域を含まないような形で領域開口したレジストパターンをマスクとして、その上側の領域となるように、ボロン（Ｂ）を所定深さまでイオン注入して、低濃度Ｐ型ウェル２２よりも高濃度の高濃度Ｐ型層２３を形成する。
さらに、浅い方の高濃度Ｎ層２５を形成する。
高濃度Ｎ型不純物イオン注入工程において、周知のフォト・リソ技術を用いて、受光部形成する予定領域を開口したレジストパターンをマスクとして、砒素（Ａｓ）を不純物濃度５Ｅ１６〜個／ｃｍ3〜１Ｅ１８個／ｃｍ3でイオン注入することにより、浅い方の高濃度Ｎ層２５を形成する。この場合、高濃度Ｎ層２５の形成は、角度（７度）傾いたイオン注入方向を変えて２段階に分けて行う。まず、７度傾いたイオン注入方向が、後で形成されるゲート１３ａ側から離れる方向に、０．１２〜０.２５μｍの注入深さにて、注入濃度１〜２Ｅ１２個／ｃｍ2にてイオン注入して上側の高濃度Ｎ層を形成する。その後、イオン注入方向が、後で形成されるゲート１３ａ側に傾くように（ゲート１３ａ下にもぐり込む方向に）、０．０５〜０.１２μｍの注入深さにて、注入濃度２．５〜４Ｅ１２個／ｃｍ2にてイオン注入して下側の高濃度Ｎ層を形成する。これによって、高濃度Ｎ層２５は、下側の高濃度Ｎ層と上側の高濃度Ｎ層との２段に基板深さ０〜０.５μｍの範囲に領域が形成され、下側の高濃度Ｎ層よりも上側の高濃度Ｎ層の方がフローティングディフュージョンＦＤの活性領域の端部により近く形成されて信号電荷の低電圧転送駆動が可能となる。
尚、この高濃度Ｎ型不純物イオン注入工程は、複数画素領域全体または、複数の帯状の列方向または行方向の複数画素領域（撮像領域全体または、複数の帯状の列方向または行方向の複数画素部）で領域開口したレジストパターンをマスクとして行ってもよく、この場合にはレジスト加工が容易となるため、より好適である。
さらに、深い方の低濃度Ｎ層２４を形成する。
低濃度Ｎ型不純物イオン注入工程において、複数画素領域全体または、複数の帯状の列方向または行方向の複数画素領域（撮像領域全体または、複数の帯状の列方向または行方向の複数画素部）で領域開口したレジストパターンをマスクとして、砒素（Ａｓ）よりも軽いリン（Ｐ）を不純物濃度５Ｅ１５〜個／ｃｍ3〜５Ｅ１７個／ｃｍ3でより深い基板深さにイオン注入することにより、深い方の低濃度Ｎ層２４を形成する。この場合、低濃度Ｎ層２４の形成は基板深さ方向に３段階に分けて行う。まず、第１のイオン注入は、基板深さ０.７±０.１μｍの範囲の領域に、注入濃度０．３〜３Ｅ１２個／ｃｍ2にてイオン注入して上側の低濃度Ｎ層を形成する。その後、第２のイオン注入は、基板深さ１±０.１μｍの範囲の領域に、注入濃度０．２〜１．５Ｅ１２個／ｃｍ2にてイオン注入して中間の低濃度Ｎ層を形成する。さらに、第３のイオン注入は、基板深さ１.４±０.１μｍの範囲の領域に、注入濃度０．５〜３．５Ｅ１２個／ｃｍ2にてイオン注入して下側の低濃度Ｎ層を形成する。これによって、低濃度Ｎ層２４は、上側の低濃度Ｎ層、中間の低濃度Ｎ層および上側の低濃度Ｎ層の３段に形成され、図７のポテンシャル電位において、低濃度Ｎ層２４から高濃度Ｎ層２５側に光電変換電子がスムーズに流れて高濃度Ｎ層２５側に集まるように、ポテンシャル電位に山や谷ができることなく繋がってスムーズな傾きにする。これによって、低電圧で電荷転送が可能となる。なお、高濃度Ｎ層２５は基板深さ０〜０.５μｍの範囲内に形成し、低濃度Ｎ層２４は、高濃度Ｎ層２５の形成後にできるだけ基板の深い位置まで領域を広げる。砒素（Ａｓ）の方がリン（Ｐ）よりも質量が大きいので、動き難く領域制御をしやすい。多段注入はできるだけ深くイオン注入するために用いる。多段注入でポテンシャル電位の途中にポテンシャル溜りができることなくポテンシャル電位をスムーズに連続させる条件でイオン注入を行う。
その後、ＳＴＩ２６ａが素子分離の平面視幅方向の中央部に位置するように素子分離部として高濃度Ｐ型層２６を形成する。
素子分離工程において、受光部領域の周りを素子分離するべく選択的に開口したレジストパターンをマスクとして、画素分離のためのＰ型不純物イオン（Ｂ）（またはインジウムＩｎ）を不純物濃度５Ｅ１６〜個／ｃｍ3〜１Ｅ１９個／ｃｍ3でイオン注入して受光部の周りをＰ型の素子分離領域にて素子分離して受光部領域の周りを区画規定する。この場合、素子分離のための注入は、基板深さ方向に４段階に分けて行う。まず、第１のイオン注入は、基板深さ０.７±０.１μｍの範囲の領域に、注入濃度２〜６Ｅ１２個／ｃｍ2にて行う。その後、第２のイオン注入は、基板深さ１±０.１μｍの範囲の領域に、注入濃度２〜６Ｅ１２個／ｃｍ2にてイオン注入する。さらに、第３のイオン注入は、基板深さ１.４±０.１μｍの範囲の領域に、注入濃度２〜６Ｅ１２個／ｃｍ2にてイオン注入を行った後、基板深さ０．２±０．１５μｍの範囲の領域に、注入濃度３〜８Ｅ１２個／ｃｍ2にてイオン注入する。この注入により、Ｎ型領域にＰ型不純物をイオン注入してＮ型領域をＰ型領域に変えている。これによって、受光部と素子分離領域とのイオン注入位置マージンを考慮する必要が無いため、各受光部の受光面積をより広範囲に形成することができる。
続いて、電荷転送用のゲート電極（ゲート１３ａ）を形成する。
周知の熱酸化などの技術により、基板表面にゲート絶縁膜（図示せず）を形成した後、基板部上に導電性材料膜を形成し、さらにその上に、低濃度Ｎ層２４および高濃度Ｎ層２５からなるフォトダイオードの領域およびフローティングディフュージョンＦＤの活性領域上を開口し、電荷転送用のゲート領域上を残すべく覆ったレジストパターンをマスクとして、導電性材料膜をエッチング除去して電荷転送電極としてゲート電極（ゲート１３ａ）を所定形状に形成する。
さらに、表面Ｐ＋層２７を形成する。
表面Ｐ型領域形成工程において、埋め込みフォトダイオードを形成するため、所定パターンのレジストパターンおよびゲート電極（ゲート１３ａ）をマスクとして、フォトダイオードを構成する高濃度Ｎ層２５の表面にボロン（Ｂ）を０．０１〜０．０５μｍの注入深さにて、注入濃度５Ｅ１２〜３Ｅ１３個／ｃｍ2にてイオン注入することにより、不純物濃度１Ｅ１７〜個／ｃｍ3〜１Ｅ１９個／ｃｍ3相当の高濃度の表面Ｐ+ 型領域を形成する。
さらに、フローティングディヒュージョンＦＤの活性領域を形成する。
このフローティングディヒュージョンＦＤの活性領域となる領域上を開口させたレジストパターンをマスクとして、ヒ素（Ａｓ）を０．０１〜０．２μｍの注入深さにて、注入濃度１Ｅ１３〜５Ｅ１５個／ｃｍ2にてイオン注入することにより、不純物濃度５Ｅ１６〜個／ｃｍ3〜１Ｅ２２個／ｃｍ3相当のフローティングディヒュージョンＦＤの活性領域を形成する。
その後、配線形成、カラーフィルタさらにマイクロレンズを形成する。
ここでは図示していないが、ゲート電極（ゲート１３ａ）の上方に、金属配線部および層間膜部を交互に複数段形成した後、フォトダイオード領域の上方にこれに対応してカラーフィルタを形成し、さらに平坦化膜を形成後にマイクロレンズをフォトダイオード領域に対応させて形成する。これによって、ＣＭＯＳ型の固体撮像素子を製造することができる。
以上により、本実施形態２によれば、ＣＭＯＳ型の固体撮像素子において、高濃度Ｎ層２５の下部に低濃度Ｎ層２４を設けたため、次世代の素子として受光部の面積が縮小されても受光部を体積的に拡大して信号電荷量を確保することができて、基板深くの緑から赤色系統の感度（光電変換効率）を含めて感度向上（光電変換効率向上）および飽和容量（最大蓄積電子数）を増大させることができる。さらに、高濃度Ｎ層２５下に低濃度Ｎ層２４を設けたため、基板深さが深い低濃度Ｎ層２４の電子は高濃度Ｎ層２５側に流れて集まり、従来のような隣接画素への信号電荷の漏れ込み（クロストーク）を低減することができる。
（実施形態３）
図８は、本発明の実施形態３に係るＣＣＤ型イメージセンサにおける固体撮像素子の単位画素を模式的に示す縦断面図である。
図８において、本実施形態３のＣＣＤ型イメージセンサの各単位画素１０Ｂにはそれぞれ、Ｎ型半導体基板３１の基板部上に低濃度Ｐ型ウェル３２が設けられ、低濃度Ｐ型ウェル３２上にこれよりも高濃度のＰ型層３３が設けられている。また、低濃度Ｐ型ウェル３２および高濃度のＰ型層３３内の平面視受光領域毎に低濃度他導電型層としての低濃度Ｎ層３４が設けられ、この低濃度Ｎ層３４上にこれよりも不純物濃度が高い高濃度他導電型層としての高濃度Ｎ層３５が設けられている。これらの低濃度Ｐ型ウェル３２内の低濃度Ｎ層３４および高濃度Ｎ層３５により、入射光を光電変換して信号電荷を生成する光電変換部としてのフォトダイオード３０が形成されている。このフォトダイオード３０に隣接して、信号電荷が電荷転送部ＴＦに電荷転送するための電荷読み出し部３３ａ（トランジスタチャネル部）がＰ型層３３により設けられている。
この電荷読み出し部３３ａ上には、ゲート絶縁膜（図示せず）を介して、これを読み出して電荷転送制御するための電荷転送電極としてのゲート３８が所定方向に順次配置されている。なお、ゲート３８は、電荷読み出し部３３ａ上に設けたが、これに限らず、電荷転送部ＴＦおよび電荷読み出し部３３ａ上に設けられて、電荷読み出し用ゲートだけではなく、垂直電荷転送ゲートをも兼ねていてもよい。
さらに、受光部としてのフォトダイオード３０およびゲート３８からなる単位画素１０Ｂの領域周りに沿って囲むように、Ｐ型層３３よりも不純物濃度が高い素子分離用の高濃度Ｐ型層３６およびその幅方向中央部に素子分離用絶縁領域のＳＴＩ３６ａが設けられている。
さらに、高濃度Ｎ層３５の上面側には、暗電流を防止するためにフォトダイオード３０を構成する低濃度Ｎ層３４および高濃度Ｎ層３５を埋め込み構造とするための表面Ｐ＋層３７が設けられている。要するに、この低濃度Ｎ層３４および高濃度Ｎ層３５は、表面Ｐ＋層３７、ゲート３８および高濃度Ｐ型層３６により、低濃度Ｐ型ウェル３２およびＰ型層３３内に埋め込まれている。
ここで、本実施形態３のＣＣＤ型イメージセンサにおける固体撮像素子の単位画素部１０Ｂは、以下のようにして製造することができる。なお、単位画素部１０Ｂも、実際は、その固体撮像素子の撮像領域に複数が２次元状でマトリクス状に配列されている。ここでは理解を容易にするために単位画素部１０Ｂのみについて示している。
まず、素子分離用のＳＴＩ３６ａを形成する。
このＳＴＩ形成工程において、ｎ型シリコン基板であるＮ型半導体基板２１上に、表面の例えばｎ型シリコンを熱酸化してＳｉＯ２膜を形成し、その上に保護膜として、低圧ＣＶＤによりＳｉＮ膜を形成する。さらに、例えばフォトダイオード部を形成したい画素領域上に、フォトリソ技術を用いて、フォトレジストマスクをパターン形成し、このフォトレジストマスクを用いて素子分離領域に対応したＳｉＯ２膜およびＳｉＮ膜をドライエッチングによりエッチング除去してパターニングする。さらに、このＳｉＮ膜をマスクとしてＳｉ基板をエッチングして例えば深さ３５０ｎｍのトレンチ溝を形成する。その後、エッチングによる表面の欠陥層を除去するために、トレンチ溝１ａ内の表面部分を、酸素雰囲気中で摂氏８５０度で酸化させて犠牲酸化膜を形成し、その後、この犠牲酸化膜を除去する。トレンチ溝の形成時、トレンチ溝内の表面部分は荒れているが、トレンチ溝の内部表面を酸化させて犠牲酸化膜を形成し、この犠牲酸化膜をフッ酸で取り除くことにより表面の結晶欠陥を取り除いて綺麗にすることができる。その後、素子分離絶縁膜としてＨＤＰ膜をＣＶＤ法により成膜してトレンチ溝内を埋め込み、ＣＭＰ法によりＨＤＰ膜を研磨して基板表面を平坦化させると共に表面のＳｉＮ膜３をも除去して、受光部領域の周りを素子分離用絶縁膜にて素子分離して受光部領域を区画規定するためのＳＴＩ２６ａを形成する。なお、高濃度Ｐ型層３６の形成後に、素子分離絶縁膜としてのＨＤＰ膜をトレンチ溝内に埋め込んでもよい。
次に、ｎ型シリコンからなるＮ型半導体基板３１に、ｐ型不純物としてボロン（Ｂ）を所定深さまでイオン注入して低濃度Ｐ型ウェル３２を形成し、さらにその上側の領域となるように、ボロン（Ｂ）を所定深さまでイオン注入して、低濃度Ｐ型ウェル３２よりも高濃度の高濃度Ｐ型層３３を形成する。
さらに、浅い方の高濃度Ｎ層３５および電荷転送領域ＴＦを形成する。
高濃度Ｎ型不純物イオン注入工程において、周知のフォト・リソ技術を用いて、受光部を形成する予定領域を開口したレジストパターンをマスクとして、砒素（Ａｓ）を不純物濃度５Ｅ１６〜個／ｃｍ3〜１Ｅ１８個／ｃｍ3でイオン注入することにより、浅い方の高濃度Ｎ層２５を形成する。この場合、高濃度Ｎ層２５の形成は、イオン注入方向を変えて２段階に分けて行う。まず、７度傾いたイオン注入方向が、後で形成されるゲート３８側から離れる方向に、０．１２〜０.２５μｍの注入深さにて、注入濃度１〜２Ｅ１２個／ｃｍ2にてイオン注入して上側の高濃度Ｎ層を形成する。その後、イオン注入方向が、後で形成されるゲート３８側に傾くように（電極下に潜り込む方向に）、０．０５〜０.１２μｍの注入深さにて、注入濃度２．５〜４Ｅ１２個／ｃｍ2にてイオン注入して下側の高濃度Ｎ層を形成する。これによって、高濃度Ｎ層３５は、下側の高濃度Ｎ層と上側の高濃度Ｎ層との２段に基板深さ０〜０.５μｍの範囲に領域が形成され、下側の高濃度Ｎ層よりも上側の高濃度Ｎ層の方が電荷転送部ＴＦの活性領域の端部側により近く形成されるようになっている。これによって、低電圧で電荷転送が可能となる。尚、この高濃度Ｎ型不純物イオン注入工程は、複数画素領域全体または、複数の帯状の列方向または行方向の複数画素領域（撮像領域全体または、複数の帯状の列方向または行方向の複数画素部）で領域開口したレジストパターンをマスクとして行ってもよく、この場合にはレジスト加工の容易となるため、より好適である。
この場合、同時に、電荷転送部ＴＦを、複数の帯状の列方向または行方向に選択的に領域開口したレジストパターンをマスクとして、砒素（Ａｓ）を不純物濃度１Ｅ１６〜個／ｃｍ3〜１Ｅ１８個／ｃｍ3でイオン注入することにより、電荷転送部ＴＦを形成する。
さらに、深い方の低濃度Ｎ層３４を形成する。
低濃度Ｎ型不純物イオン注入工程において、複数の帯状の列方向または行方向の複数画素部（複数画素領域）で領域開口したレジストパターンをマスクとして、砒素（Ａｓ）よりも質量が軽いリン（Ｐ）を不純物濃度５Ｅ１５〜個／ｃｍ3〜５Ｅ１７個／ｃｍ3でより深い基板深さにイオン注入することにより、深い方の低濃度Ｎ層３４を形成する。この場合、低濃度Ｎ層３４の形成は基板深さ方向に３段階に分けて行う。まず、第１のイオン注入は、基板深さ０.７±０.１μｍの範囲の領域に、注入濃度０．３〜３Ｅ１２個／ｃｍ2にてイオン注入して上側の低濃度Ｎ層を形成する。その後、第２のイオン注入は、基板深さ１±０.１μｍの範囲の領域に、注入濃度０．２〜１．５Ｅ１２個／ｃｍ2にてイオン注入して中間の低濃度Ｎ層を形成する。さらに、第３のイオン注入は、基板深さ１.４±０.１μｍの範囲の領域に、注入濃度０．５〜３．５Ｅ１２個／ｃｍ2にてイオン注入して下側の低濃度Ｎ層を形成する。これによって、低濃度Ｎ層３４は、上側の低濃度Ｎ層、中間のと低濃度Ｎ層および上側の低濃度Ｎ層の３段に形成され、図７のポテンシャル電位で説明したのと同様に、低濃度Ｎ層３４から高濃度Ｎ層３５側に光電変換電子がスムーズに流れて高濃度Ｎ層３５側に集まるように、ポテンシャル電位に山や谷ができることなく繋がってスムーズな傾きにする。
その後、ＳＴＩ３６ａが素子分離幅の中央部に位置するように素子分離部として高濃度Ｐ型層３６を形成する。
素子分離工程において、受光部領域の周りを素子分離するべく選択的に開口したレジストパターンをマスクとして、画素分離のためのＰ型不純物イオン（Ｂ）（またはインジウムＩｎ）を不純物濃度５Ｅ１６〜個／ｃｍ3〜１Ｅ１９個／ｃｍ3でイオン注入して受光部の周りを素子分離領域にて素子分離して受光部領域の周りを区画規定する。この場合、素子分離のための注入は、基板深さ方向に４段階に分けて行う。まず、第１のイオン注入は、基板深さ０.７±０.１μｍの範囲の領域に、注入濃度２〜６Ｅ１２個／ｃｍ2にて行う。その後、第２のイオン注入は、基板深さ１±０.１μｍの範囲の領域に、注入濃度２〜６Ｅ１２個／ｃｍ2にてイオン注入する。さらに、第３のイオン注入は、基板深さ１.４±０.１μｍの範囲の領域に、注入濃度２〜６Ｅ１２個／ｃｍ2にてイオン注入を行った後、基板深さ０．２±０．１５μｍの範囲の領域に、注入濃度３〜８Ｅ１２個／ｃｍ2にてイオン注入する。この注入により、Ｎ型領域にＰ型不純物をイオン注入してＮ型領域をＰ型領域に変えている。これにより、Ｎ型領域にＰ型不純物をイオン注入して差し引きでＮ型領域をＰ型領域にしている。これによって、受光部と素子分離領域とのイオン注入位置マージンを考慮する必要がないため、各受光部の受光面積をより広範囲に形成することができる。
続いて、電荷読み出し用のゲート電極（ゲート３８）を形成する。
基板部上に導電性材料膜を形成し、さらにその上に、低濃度Ｎ層３４および高濃度Ｎ層３５からなるフォトダイオードの領域上を開口し、電荷転送用の電荷転送部ＴＦの領域および、信号電荷が電荷転送部ＴＦに電荷転送するための電荷読み出し部３３ａ（トランジスタチャネル部）上を残すべく覆ったレジストパターンをマスクとして、導電性材料膜をエッチング除去して、電荷転送部ＴＦおよび電荷読み出し部３３ａ上に電荷転送電極としてゲート電極（ゲート３８）を所定形状に形成する。
さらに、表面Ｐ＋層３７を形成する。
表面Ｐ型領域形成工程において、埋め込みフォトダイオードを形成するため、レジストパターンおよびゲート電極（ゲート３８）をマスクとして、フォトダイオードを構成する高濃度Ｎ層３５の表面にボロンをイオン注入することにより高濃度のＰ+ 型領域を形成する。
その後、配線形成、カラーフィルタさらにマイクロレンズを形成する。
図示していないが、金属配線部および層間膜部を交互に複数段形成した後、フォトダイオード領域の上方にカラーフィルタを形成し、さらに平坦化膜を形成後にマイクロレンズをフォトダイオード領域に対応させて形成する。これによって、ＣＣＤ型固体撮像素子を製造することができる。
以上により、本実施形態３によれば、ＣＣＤ型の固体撮像素子において、高濃度Ｎ層３５の下部に低濃度Ｎ層３４を設けたため、次世代の素子として受光部の面積が縮小されても、受光部を体積的に拡大して信号電荷量を確保することができて、基板深くの緑から赤色系統の感度（光電変換効率）を含めて感度向上（光電変換効率向上）および飽和容量（最大蓄積電子数）を増大させることができる。さらに、高濃度Ｎ層３５下に低濃度Ｎ層３４を設けたため、基板深さが深い低濃度Ｎ層３４の電子は高濃度Ｎ層３５側に流れて集まり、従来のような隣接画素への信号電荷の漏れ込み（クロストーク）を低減することができる。
（実施形態４）
本実施形態４では、上記実施形態１〜３の固体撮像素子の少なくともいずれかを撮像部に用いた例えばデジタルビデオカメラ、デジタルスチルカメラなどのデジタルカメラや、監視カメラ、ドアホンカメラ、車載カメラ、テレビジョン電話用カメラおよび携帯電話用カメラなどの画像入力カメラ、スキャナ、ファクシミリ、カメラ付き携帯電話装置などの画像入力デバイスを有した完成製品としての電子情報機器について説明する。
本実施形態４の電子情報機器５０は、本発明の上記実施形態１〜３のいずれかの固体撮像素子５１を撮像部に用いて得た撮像信号を信号処理する信号処理部５２と、この信号処理部５２から得た高品位な画像データを記録用に所定の信号処理した後にデータ記録する記録メディアなどのメモリ部５３と、この信号処理部５２から得た高品位な画像データを表示用に所定の信号処理した後に液晶表示画面などの表示画面上に表示する液晶表示装置などの表示手段５４と、このこの信号処理部５２から得た高品位な画像データを通信用に所定の信号処理をした後に通信処理する送受信装置などの通信手段５５とを有している。なお、これに加えて、この信号処理部５２から得た高品位な画像データを印刷（印字）して出力（プリントアウト）する画像出力手段（図示せず）を更に有していてもよく、この通信手段５５を有していなくてもよい。
以上により、上記実施形態１〜３によれば、光電変換する高濃度Ｎ層の下部に低濃度Ｎ層を設けたことによって、受光部の受光領域が受光面積的に縮小されても、低濃度Ｎ層の分だけ受光領域が基板深さの方向に体積的に拡大すると共に、高濃度Ｎ層のよりも深い低濃度Ｎ層から基板側の方向などいずれの方向に流れるかわからない光電変換電子を、不純物濃度が低い低濃度Ｎ層から高濃度Ｎ層２５側に効率よく流して集めることが可能となる。これによって、基板深さが深い緑から赤色系統の感度（光電変換効率）を含めて感度向上を図りつつ、隣接画素への信号電荷の漏れ込み（クロストーク）もより低減することができる。
なお、本実施形態２、３では、Ｎ型半導体基板２１、３１、低濃度Ｐ型ウェル２２、３２、高濃度Ｐ型層２３、３３、低濃度Ｎ層２４、３４、高濃度Ｎ層２５、３５、素子分離用の高濃度Ｐ型層２６、３６および表面Ｐ＋層２７、３７として説明したが、これらの導電型はＰ型とＮ型が反対であってもよい。即ち、Ｐ型半導体基板２１、３１、低濃度Ｎ型ウェル２２、３２、高濃度Ｎ型層２３、３３、低濃度Ｐ層２４、３４、高濃度Ｐ層２５、３５、素子分離用の高濃度Ｎ型層２６、３６および表面Ｎ＋層２７、３７としてもよい。
なお、本実施形態１〜３では、高濃度Ｎ層の多段注入は上側不純物領域とそれよりも下側の不純物領域の２段階に分けてイオン注入されており、上側不純物領域の方が下側の不純物領域よりも、信号電荷が読み出される領域までの距離が短い位置に設けられている。低濃度Ｎ層において、深くイオン注入するために行う多段注入は、上側不純物領域、中間領域および下側不純物領域の３段階に分けてイオン注入されている。これに限らず、高濃度Ｎ層の多段注入は上側不純物領域とそれよりも下側の不純物領域の３段階またはそれ以上に分けてイオン注入されていてもよく、最上側不純物領域の方がそれよりも下側の不純物領域よりも、信号電荷が読み出される領域までの距離が短い位置に設けられている。また、低濃度Ｎ層において、深くイオン注入するために行う多段注入は、上側不純物領域および下側不純物領域の２段階に分けてイオン注入されていてもよく、または３段階以上に分けてイオン注入されていてもよい。
以上のように、本発明の好ましい実施形態１〜４を用いて本発明を例示してきたが、本発明は、この実施形態１〜４に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態１〜４の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
本発明は、被写体からの画像光を光電変換して撮像する半導体素子で構成された固体撮像素子および、この固体撮像素子を画像入力デバイスとして撮像部に用いた例えばデジタルビデオカメラおよびデジタルスチルカメラなどのデジタルカメラや、画像入力カメラ、スキャナ、ファクシミリ、カメラ付き携帯電話装置などの電子情報機器の分野において、受光部を構成する高濃度他導電型層の下部にこれよりも不純物濃度が低い低濃度他導電型層を設けてフォトダイオードを基板深く形成するため、受光部面積が縮小されても受光部を体積的に確保することができて、緑から赤色系統の感度（光電変換効率）を含めて感度向上（光電変換効率向上）および飽和容量（最大蓄積電子数）を増大させることができる。さらに、高濃度他導電型層下に低濃度他導電型層を設けたため、基板深さが深い低濃度他導電型層の電子は高濃度他導電型層側に集まり、隣接画素への信号電荷の漏れ込み（クロストーク）をより低減することができる。
また、高濃度他導電型層さらに低濃度他導電型層の形成のための不純物イオンの注入を、画素部領域全体または、帯状の列方向または行方向の複数画素部で一括して行った後に、画素分離のための一導電型不純物イオンの注入を行うため、従来のように一導電型領域と他導電型領域とを区画規定してイオン注入する場合に比べて、注入位置ズレに対するマージンを考慮する必要がないため、受光部面積を広範囲に形成することができる。
本発明の実施形態１に係る固体撮像素子の単位画素の構成原理を模式的に示す縦断面図である。 本発明の実施形態２に係るＣＭＯＳ型イメージセンサにおける２画素共有構造の固体撮像素子の単位画素部の回路図である。 図２の固体撮像素子の単位画素を複数含む平面構成例を模式的に示す平面図である。 図３の固体撮像素子の単位画素を模式的に示すＸＸ’線断面図である。 図４の固体撮像素子の単位画素における要部断面位置に対応したポテンシャル構造図である。 図５と比較するための参考例であって、従来の固体撮像素子の単位画素における要部断面位置に対応したポテンシャル構造図である。 図５の横軸位置Ｘ１における基板深さに対するポテンシャル電位を示す図である。 本発明の実施形態３に係るＣＣＤ型イメージセンサにおける固体撮像素子の単位画素のを模式的に示す縦断面図である。 本発明の実施形態４に係る電子情報機器の要部構成例を示すブロック図である。 特許文献１に記載されている従来のＣＭＯＳイメージセンサにおける基本画素の構成例を模式的に示す縦断面図である。
符号の説明
１０、１０Ａ、１０Ｂ 単位画素
１ 一導電型基板または一導電型層
２ 低濃度他導電型層
３ 高濃度他導電型層
４ 素子分離部
１１、１２、３０ フォトダイオード
１３、１４ 転送トランジスタ
１３ａ、１４ａ、３８ ゲート
１５ 信号読み出し回路
１６ 選択トランジスタ
１７ 増幅トランジスタ
１８ リセットトランジスタ
１９ 信号線
２１、３１ Ｎ型半導体基板
２２、３２ 低濃度Ｐ型ウェル
２３、３３ 高濃度Ｐ型層
２４、３４ 低濃度Ｎ層
２５、３５ 高濃度Ｎ層
２６、３６ 素子分離用の高濃度Ｐ型層
２６ａ、３６ａ ＳＴＩ
２７、３７ 表面Ｐ＋層
３３ａ 電荷読み出し部
５０ 電子情報機器
５１ 固体撮像素子
５２ 信号処理部
５３ メモリ部
５４ 表示手段
５５ 通信手段
ＦＤ フローティングディフュージョン
ＴＦ 電荷転送部

Claims (31)

  1. 被写体からの画像光を光電変換して撮像する複数の受光部を有する固体撮像素子において、
    該受光部は、一導電型基板または一導電型層上に低濃度他導電型層が設けられ、該低濃度他導電型層上にこれよりも不純物濃度が高い高濃度他導電型層が設けられて、該一導電型基板または一導電型層と該低濃度他導電型層とのＰＮ接合によりフォトダイオードが構成されている固体撮像素子。
  2. 前記高濃度他導電型層下に前記低濃度他導電型層を基板深さ方向に加えて体積的に光電変換領域を拡大している請求項１に記載の固体撮像素子。
  3. 前記低濃度他導電型層から前記高濃度他導電型層側に光電変換電子を流すべくポテンシャル電位を傾斜させるように、該高濃度他導電型層および該低濃度他導電型層が設けられている請求項１または２に記載の固体撮像素子。
  4. 前記高濃度他導電型層は基板深さが０.５μｍまでの領域に設けられている請求項１〜３のいずれかに記載の固体撮像素子。
  5. 前記低濃度他導電型層は基板深さが０.５μｍ〜２μｍ程度の領域に設けられている請求項４に記載の固体撮像素子。
  6. 前記低濃度他導電型層と前記一導電型基板または一導電型層とのＰＮ接合部で空乏層が該一導電型基板または一導電型層の深い側に延びている請求項１または５に記載の固体撮像素子。
  7. 前記低濃度他導電型層と前記一導電型基板または一導電型層とのＰＮ接合部で空乏層が該一導電型基板または一導電型層の深さ方向側に深さ２μｍ〜３μｍまで延びている請求項１または５に記載の固体撮像素子。
  8. 前記ポテンシャル電位は、前記高濃度他導電型層の−３〜−４Ｖのポテンシャル電位から、前記低濃度他導電型層と前記一導電型基板または一導電型層とのＰＮ接合部の０Ｖ未満のポテンシャル電位までポテンシャル電位が順次傾斜している請求項３に記載の固体撮像素子。
  9. 前記低濃度他導電型層は、緑色光から赤色光の波長が光電変換される領域を含んでいる 請求項１または５に記載の固体撮像素子。
  10. 前記一導電型基板または一導電型層がシリコン基板またはシリコン層であり、前記低濃度他導電型層の厚さ範囲がシリコンにおける緑色から赤色の光の吸収長を含んでいる請求項１、５および９のいずかに記載の固体撮像素子。
  11. 前記高濃度他導電型層は、多段注入されている請求項１に記載の固体撮像素子。
  12. 前記多段注入は、上側不純物領域と下側不純物領域の深さ方向に２段階に分けるかまたは、上側不純物領域、中間領域および下側不純物領域の深さ方向に３段階に分けてイオン注入されており、該上側不純物領域の方がそれよりも下側の不純物領域よりも、該不純物領域から信号電荷が読み出される領域までの距離が近い位置に設けられている請求項１１に記載の固体撮像素子。
  13. 前記上側不純物領域および前記それよりも下側の不純物領域の不純物イオン注入は、所定角度の注入方向を異ならせて行われている請求項１２に記載の固体撮像素子。
  14. 前記高濃度他導電型層の注入不純物は前記低濃度他導電型層の注入不純物よりも質量の大きい不純物を用いる請求項１２に記載の固体撮像素子。
  15. 前記高濃度他導電型層の注入不純物は砒素（Ａｓ）であり、前記低濃度他導電型層の注入不純物はリン（Ｐ）である請求項１または１４に記載の固体撮像素子。
  16. 前記低濃度他導電型層は、前記高濃度他導電型層の下に、より深くイオン注入するために多段注入されている請求項１に記載の固体撮像素子。
  17. 前記多段注入は、上側不純物領域と下側不純物領域の深さ方向に２段階に分けるかまたは、上側不純物領域、中間不純物領域および下側不純物領域の深さ方向に３段階に分けてイオン注入されている請求項１６に記載の固体撮像素子。
  18. ＣＭＯＳ型の固体撮像素子であって、前記複数の受光部が撮像領域に２次元状に設けられ、該受光部で光電変換された信号電荷が信号電圧変換部に読み出され、該信号電圧変換部で変換された信号電圧に応じて増幅された信号が各画素毎に出力信号として読み出される請求項１に記載の固体撮像素子。
  19. ２画素共有構造として、２個の受光部および、該２個の受光部に対応して信号電荷をそれぞれ読み出すための２個の転送トランジスタに対して、フローティングディフュージョンを介して一つの信号読み出し回路が共通に設けられている請求項１８に記載の固体撮像素子。
  20. 前記読み出し回路は、マトリクス状に配列された複数の受光部のうち、所定の受光部を選択するための選択トランジスタと、該選択トランジスタに直列接続され、選択された受光部から前記転送トランジスタを介して前記フローティングディフュージョンに信号電荷が転送されて電圧変換された信号電圧に応じて信号増幅する増幅トランジスタと、該増幅トランジスタからの信号出力後に、該フローティングディフュージョンの電位を所定電位にリセットするリセットトランジスタとを有する請求項１９に記載の固体撮像素子。
  21. ＣＣＤ型の固体撮像素子であって、前記複数の受光部が撮像領域に２次元状に設けられ、該受光部で光電変換された信号電荷が電荷転送部に読み出されて所定方向に順次電荷転送される請求項１に記載の固体撮像素子。
  22. 前記一導電型層は、他導電型基板または他導電型層上に、一導電型不純物を所定深さまでイオン注入した低濃度一導電型ウェル層として形成されている請求項１に記載の固体撮像素子。
  23. 受光部形成領域または複数画素領域全体、或いは複数の帯状の列方向または行方向の複数画素領域に高濃度他導電型層を形成する高濃度他導電型不純物イオン注入工程と、複数画素領域全体または、複数の帯状の列方向または行方向の複数画素領域に該高濃度他導電型層の下に低濃度他導電型層を形成する低濃度他導電型不純物イオン注入工程とをこの順または逆順に行った後に、一導電型不純物イオンの注入を所定パターンを用いて選択的に行って各受光部をそれぞれ画素分離する画素分離工程とを有する固体撮像素子の製造方法。
  24. 前記高濃度他導電型不純物イオン注入工程は、
    前記複数画素領域全体または、複数の帯状の列方向または行方向の複数画素領域を開口したマスクを用いて、第１の他導電型不純物を第１の不純物濃度でイオン注入することにより高濃度不純物層を形成する請求項２３に記載の固体撮像素子の製造方法。
  25. 前記低濃度他導電型不純物イオン注入工程は、
    前記複数画素領域全体または、複数の帯状の列方向または行方向の複数画素領域を開口したマスクを用いて、第２の他導電型不純物を第１の不純物濃度でイオン注入することにより低濃度不純物層を形成する請求項２３に記載の固体撮像素子の製造方法。
  26. 前記画素分離工程は、前記受光部の周りを素子分離するべく開口したマスクを用いて、一導電型不純物を選択的にイオン注入して該受光部の周りを一導電型の素子分離領域により素子分離して該受光部領域の周りを区画規定する請求項２３に記載の固体撮像素子の製造方法。
  27. 前記低濃度他導電型不純物イオン注入工程および前記低濃度他導電型不純物イオン注入工程の前工程として、前記一導電型基板または一導電型層上に前記受光部の周りを絶縁材料により素子分離するＳＴＩ工程を有する請求項２３または２６に記載の固体撮像素子の製造方法。
  28. 前記ＳＴＩ工程は、前記一導電型基板または一導電型層上に前記受光部の周りを素子分離するためにトレンチ溝を形成するトレンチ溝形成工程と、素子分離絶縁膜を成膜して該トレンチ溝内を埋め込む工程と、成膜した素子分離絶縁膜を研磨して基板表面を平坦化させる工程とを有する請求項２７に記載の固体撮像素子の製造方法。
  29. 前記画素分離工程の後工程として、電荷電荷転送用のゲート電極を形成するゲート電極形成工程を更に有する請求項２３に記載の固体撮像素子の製造方法。
  30. 埋め込みフォトダイオードを形成するため、レジストパターンおよび前記ゲート電極をマスクとして、前記高濃度他導電型層の表面に一導電型不純物をイオン注入して表面一導電型領域を形成する表面一導電型領域形成工程を更に有する請求項２９に記載の固体撮像素子の製造方法。
  31. 請求項１〜２２のいずれかに記載の固体撮像素子を画像入力デバイスとして撮像部に用いた電子情報機器。
JP2007203473A 2007-08-03 2007-08-03 固体撮像素子およびその製造方法、電子情報機器 Pending JP2009038309A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007203473A JP2009038309A (ja) 2007-08-03 2007-08-03 固体撮像素子およびその製造方法、電子情報機器
KR1020080075816A KR20090014122A (ko) 2007-08-03 2008-08-01 고체 촬상 소자, 고체 촬상 소자 제조 방법, 및 전자 정보기기
US12/222,100 US20090050997A1 (en) 2007-08-03 2008-08-01 Solid-state image capturing device, manufacturing method for the solid-state image capturing device, and electronic information device
CNA2008101451510A CN101359675A (zh) 2007-08-03 2008-08-04 固态图像捕获装置及其制造方法和电子信息装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007203473A JP2009038309A (ja) 2007-08-03 2007-08-03 固体撮像素子およびその製造方法、電子情報機器

Publications (1)

Publication Number Publication Date
JP2009038309A true JP2009038309A (ja) 2009-02-19

Family

ID=40332067

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007203473A Pending JP2009038309A (ja) 2007-08-03 2007-08-03 固体撮像素子およびその製造方法、電子情報機器

Country Status (4)

Country Link
US (1) US20090050997A1 (ja)
JP (1) JP2009038309A (ja)
KR (1) KR20090014122A (ja)
CN (1) CN101359675A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010219355A (ja) * 2009-03-17 2010-09-30 Sharp Corp 固体撮像素子および電子情報機器
KR20110109894A (ko) * 2010-03-31 2011-10-06 소니 주식회사 고체 촬상 장치 및 전자 기기
JP2012164943A (ja) * 2011-02-09 2012-08-30 Canon Inc 固体撮像装置
US9013614B2 (en) 2012-01-31 2015-04-21 Canon Kabushiki Kaisha Solid-state image pickup apparatus and method of producing the same
JP2017092149A (ja) * 2015-11-05 2017-05-25 ソニーセミコンダクタソリューションズ株式会社 撮像素子
JP2017520105A (ja) * 2014-04-28 2017-07-20 ソニー株式会社 Ｎｉｒ撮像素子のための深いウェルのフォトダイオード
JP2018139269A (ja) * 2017-02-24 2018-09-06 ブリルニクスジャパン株式会社 固体撮像装置、固体撮像装置の製造方法、および電子機器
US11393855B2 (en) 2018-11-29 2022-07-19 Canon Kabushiki Kaisha Photoelectric conversion apparatus, photoelectric conversion system, and moving object

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8199236B2 (en) * 2007-09-11 2012-06-12 Simon Fraser University/Industry Liason Office Device and pixel architecture for high resolution digital
JP5282543B2 (ja) * 2008-11-28 2013-09-04 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JP2010206181A (ja) * 2009-02-06 2010-09-16 Canon Inc 光電変換装置及び撮像システム
JP2010206178A (ja) 2009-02-06 2010-09-16 Canon Inc 光電変換装置、及び光電変換装置の製造方法
JP5538922B2 (ja) 2009-02-06 2014-07-02 キヤノン株式会社 固体撮像装置の製造方法
JP2010199450A (ja) * 2009-02-27 2010-09-09 Sony Corp 固体撮像装置の製造方法、固体撮像装置および電子機器
JP5564874B2 (ja) * 2009-09-25 2014-08-06 ソニー株式会社 固体撮像装置、及び電子機器
JP2011082253A (ja) * 2009-10-05 2011-04-21 Sony Corp 固体撮像装置、および、その製造方法、電子機器
JP5509962B2 (ja) * 2010-03-19 2014-06-04 ソニー株式会社 固体撮像装置、および、その製造方法、電子機器
US9294733B2 (en) * 2010-09-06 2016-03-22 Aisin Seiki Kabushiki Kaisha Driving assist apparatus
US9659987B2 (en) * 2014-09-19 2017-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. Approach for reducing pixel pitch using vertical transfer gates and implant isolation regions
CN104269423A (zh) * 2014-10-29 2015-01-07 北京思比科微电子技术股份有限公司 一种cmos图像传感器像素结构
JP2018026444A (ja) * 2016-08-10 2018-02-15 ソニー株式会社 半導体集積回路、および、半導体集積回路の製造方法
KR102643521B1 (ko) * 2016-09-29 2024-03-06 에스케이하이닉스 주식회사 이미지 센서 및 그 제조방법
EP3684053B1 (en) * 2017-09-14 2025-02-12 Nuvoton Technology Corporation Japan Solid-state imaging device and imaging device provided with same
JP2020088293A (ja) * 2018-11-29 2020-06-04 キヤノン株式会社 光電変換装置、光電変換システム、移動体
KR20220125930A (ko) * 2021-03-08 2022-09-15 에스케이하이닉스 주식회사 이미지 센싱 장치
CN114068534B (zh) * 2021-11-15 2024-11-29 武汉新芯集成电路股份有限公司 半导体器件及其制造方法
KR20250066045A (ko) 2023-11-06 2025-05-13 권영진 휴대가 간편한 바베큐 구이기
WO2025222414A1 (en) * 2024-04-24 2025-10-30 Huawei Technologies Co., Ltd. Solid-state imaging device and method of making solid-state imaging device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100450670B1 (ko) * 2002-02-09 2004-10-01 삼성전자주식회사 포토 다이오드를 갖는 이미지 센서 및 그 제조방법

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010219355A (ja) * 2009-03-17 2010-09-30 Sharp Corp 固体撮像素子および電子情報機器
KR20110109894A (ko) * 2010-03-31 2011-10-06 소니 주식회사 고체 촬상 장치 및 전자 기기
JP2011216639A (ja) * 2010-03-31 2011-10-27 Sony Corp 固体撮像装置及び電子機器
KR101683309B1 (ko) 2010-03-31 2016-12-06 소니 주식회사 고체 촬상 장치 및 전자 기기
JP2012164943A (ja) * 2011-02-09 2012-08-30 Canon Inc 固体撮像装置
US8952428B2 (en) 2011-02-09 2015-02-10 Canon Kabushiki Kaisha Element isolation structure of a solid-state pickup device
US9013614B2 (en) 2012-01-31 2015-04-21 Canon Kabushiki Kaisha Solid-state image pickup apparatus and method of producing the same
JP2017520105A (ja) * 2014-04-28 2017-07-20 ソニー株式会社 Ｎｉｒ撮像素子のための深いウェルのフォトダイオード
JP2017092149A (ja) * 2015-11-05 2017-05-25 ソニーセミコンダクタソリューションズ株式会社 撮像素子
JP2018139269A (ja) * 2017-02-24 2018-09-06 ブリルニクスジャパン株式会社 固体撮像装置、固体撮像装置の製造方法、および電子機器
JP7121468B2 (ja) 2017-02-24 2022-08-18 ブリルニクス シンガポール プライベート リミテッド 固体撮像装置、固体撮像装置の製造方法、および電子機器
US11393855B2 (en) 2018-11-29 2022-07-19 Canon Kabushiki Kaisha Photoelectric conversion apparatus, photoelectric conversion system, and moving object

Also Published As

Publication number Publication date
US20090050997A1 (en) 2009-02-26
CN101359675A (zh) 2009-02-04
KR20090014122A (ko) 2009-02-06

Similar Documents

Publication Publication Date Title
JP2009038309A (ja) 固体撮像素子およびその製造方法、電子情報機器
JP6541080B2 (ja) 固体撮像装置
CN102244085B (zh) 固体摄像器件、固体摄像器件制造方法和电子装置
JP4384198B2 (ja) 固体撮像装置およびその製造方法、電子情報機器
US10998358B2 (en) Image sensor including dummy isolation structure
CN103959468B (zh) 固态成像装置、制造固态成像装置的方法和电子设备
JP2013069846A (ja) 固体撮像装置
WO2015174296A1 (ja) 固体撮像素子および固体撮像素子の製造方法、並びに電子機器
JP7649754B2 (ja) 固体撮像素子及び電子機器
KR102575458B1 (ko) 이미지 센서 및 그 제조방법
US11183526B2 (en) Image sensor
WO2011064920A1 (ja) 固体撮像装置
US20100148230A1 (en) Trench isolation regions in image sensors
JP5407282B2 (ja) 固体撮像装置とその製造方法、及び電子機器
KR102702256B1 (ko) 이미지 센서
KR20080037108A (ko) 이미저에 대해 수직 안티-블루밍 제어 및 크로스토크감소를 위한 매설된 도핑 영역
JP2010103316A (ja) 固体撮像装置およびその製造方法、並びに電子情報機器
US12148780B2 (en) Image sensor
JP2010245100A (ja) 固体撮像素子
US20110001207A1 (en) Solid state image sensor and manufacturing method thereof
US20230092590A1 (en) Image sensor
US20230017156A1 (en) Image sensor
JP4857773B2 (ja) 固体撮像素子及びその製造方法
KR102896329B1 (ko) 이미지 센서
JP2012204492A (ja) 固体撮像装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091021

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091214

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100112