[go: up one dir, main page]

JP2009071163A - Semiconductor manufacturing method, semiconductor manufacturing apparatus, and display device - Google Patents

Semiconductor manufacturing method, semiconductor manufacturing apparatus, and display device Download PDF

Info

Publication number
JP2009071163A
JP2009071163A JP2007239646A JP2007239646A JP2009071163A JP 2009071163 A JP2009071163 A JP 2009071163A JP 2007239646 A JP2007239646 A JP 2007239646A JP 2007239646 A JP2007239646 A JP 2007239646A JP 2009071163 A JP2009071163 A JP 2009071163A
Authority
JP
Japan
Prior art keywords
semiconductor manufacturing
silicon film
microcrystalline silicon
plasma
hydrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007239646A
Other languages
Japanese (ja)
Inventor
Akihiko Hiroe
昭彦 廣江
Tadahiro Omi
忠弘 大見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
Tokyo Electron Ltd
Original Assignee
Tohoku University NUC
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC, Tokyo Electron Ltd filed Critical Tohoku University NUC
Priority to JP2007239646A priority Critical patent/JP2009071163A/en
Priority to KR1020107002509A priority patent/KR101046625B1/en
Priority to PCT/JP2008/066217 priority patent/WO2009034963A1/en
Publication of JP2009071163A publication Critical patent/JP2009071163A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40Crystalline structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67155Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/021Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/021Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/6729Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6732Bottom-gate only TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/674Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743Silicon
    • H10D30/6745Polycrystalline or microcrystalline silicon
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/6757Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】微結晶シリコン膜の移動度を高める。
【解決手段】nチャネル薄膜トランジスタおよびpチャネル薄膜トランジスタの少なくともいずれかを製造する半導体製造方法であって、高密度プラズマを用いて少なくとも(220)の結晶方位配列に成長させるように微結晶シリコン膜20を形成する第1の工程と、水素含有プラズマにより微結晶シリコン膜20を水素にて終端させる第2の工程と、を有する。これにより、ダングリングボンドの少ない微結晶シリコン膜20を形成して、移動度を高めることができる。
【選択図】図6
The mobility of a microcrystalline silicon film is increased.
A semiconductor manufacturing method for manufacturing at least one of an n-channel thin film transistor and a p-channel thin film transistor, wherein a microcrystalline silicon film 20 is grown in a crystal orientation array of at least (220) using high-density plasma. A first step of forming, and a second step of terminating the microcrystalline silicon film 20 with hydrogen by hydrogen-containing plasma. Accordingly, the microcrystalline silicon film 20 with few dangling bonds can be formed, and mobility can be increased.
[Selection] Figure 6

Description

本発明は、微結晶シリコン膜を用いて薄膜トランジスタを製造する半導体製造方法、その方法を用いて薄膜トランジスタを製造する半導体製造装置、およびその装置により製造された薄膜トランジスタを組み込んだ表示装置に関する。   The present invention relates to a semiconductor manufacturing method for manufacturing a thin film transistor using a microcrystalline silicon film, a semiconductor manufacturing device for manufacturing a thin film transistor using the method, and a display device incorporating the thin film transistor manufactured by the device.

薄膜トランジスタの活性層として機能するシリコン酸化膜は、非結晶膜(a−Si:アモルファスシリコン膜)、多結晶膜(Poly−Si:ポリシリコン膜)および微結晶膜(μc−Si:マイクロクリスタルシリコン膜)のいずれかを成膜することにより形成される。非結晶膜は、結晶構造を有さないので成膜後にアニール処理やレーザアニールを施すことにより膜を結晶化する。   A silicon oxide film functioning as an active layer of a thin film transistor includes an amorphous film (a-Si: amorphous silicon film), a polycrystalline film (Poly-Si: polysilicon film), and a microcrystalline film (μc-Si: microcrystal silicon film). ) To form a film. Since the amorphous film does not have a crystal structure, the film is crystallized by performing annealing treatment or laser annealing after the film formation.

図3(b)に示したように、結晶構造を有する膜中のグレインの粒界(グレインバウンダリ)にはシリコン原子の未結合手(ダングリングボンド)が存在する。粒界のダングリングボンドは、キャリアをトラップしてその輸送を妨げるため、移動度を低減させる原因となる。また、粒界のダングリングボンドは、デバイスの閾値電圧にも影響を与える。つまり、ゲート電圧を加えたとき、ダングリングボンドがトラップとして働くためon/off比(ゲート電圧Vgが0Vのときに流れる電流(off電流)とゲート電圧Vgが所定の電圧のときに流れる電流値(on電流:飽和電流)の比)が小さくなり、回路に流れる電流をon/offするために大きまいくな電流が必要となる。これに対して、ゲート電圧Vgを極端に高く設定するとゲート絶縁膜が破壊されてしまう。   As shown in FIG. 3B, there are dangling bonds of silicon atoms at grain boundaries (grain boundaries) of the grains in the film having a crystal structure. The dangling bonds at the grain boundaries trap carriers and hinder their transportation, which causes a decrease in mobility. The grain boundary dangling bonds also affect the threshold voltage of the device. That is, when the gate voltage is applied, the dangling bond acts as a trap, so the on / off ratio (the current that flows when the gate voltage Vg is 0 V (off current) and the current value that flows when the gate voltage Vg is a predetermined voltage) (Ratio of (on current: saturation current)) becomes small, and a large current is required to turn on / off the current flowing through the circuit. On the other hand, when the gate voltage Vg is set extremely high, the gate insulating film is destroyed.

そこで、従来から、Hガスを含むガスを励起させてプラズマを生成し、プラズマ中の水素(H)とシリコン酸化膜中のシリコン(Si)とを反応させることにより、粒界のダングリングボンドを水素にて終端(ターミネート)させる水素プラズマ処理が行われている(たとえば、特許文献1、2を参照)。これによれば、ダングリングボンドが水素にて終端されているため、電子やホールからなるキャリアがグレインの粒界でトラップされることを回避することができる。この結果、シリコン酸化膜中の移動度を高めることができる。 Therefore, conventionally, a dangling bond at a grain boundary is generated by exciting a gas containing H 2 gas to generate plasma and reacting hydrogen (H) in the plasma with silicon (Si) in the silicon oxide film. Hydrogen plasma treatment is performed in which hydrogen is terminated with hydrogen (see, for example, Patent Documents 1 and 2). According to this, since the dangling bonds are terminated with hydrogen, it is possible to avoid trapping of carriers including electrons and holes at the grain boundaries of the grains. As a result, the mobility in the silicon oxide film can be increased.

特開平2−228042号公報Japanese Patent Laid-Open No. 228042 特開平2−232934号公報JP-A-2-232934

しかしながら、非結晶膜の結晶化のための高温のアニール処理工程や熱酸化処理工程では、プロセスの最高温度を600℃以下に制限することができないため、基板の熱変形等を抑えるために石英基板を用いる必要があり、歪点の低いガラスを用いることはできない。   However, in the high-temperature annealing process and thermal oxidation process for crystallization of an amorphous film, the maximum temperature of the process cannot be limited to 600 ° C. or lower, so that a quartz substrate is used to suppress thermal deformation of the substrate. Glass having a low strain point cannot be used.

これに対して、非結晶膜の結晶化にレーザアニールを用いる方法もある。たとえば、エキシマレーザなどから発振されるパルスを用いたレーザアニールでは、照射時間が数十nsecであるため、非結晶膜は融解するがガラス基板までは熱は伝わらない。また、CW(Continuous Wave)レーザの場合、アルゴン(波長488nm)レーザのように可視領域を用いれば、非結晶膜のみ可視光を吸収して融解し、ガラス基板は透過し熱は伝わらない。このため、基板に安価なガラスを用いることができる。しかし、この方法ではレーザアニールの工程が増えてしまい、生産性を低下させる。   On the other hand, there is a method using laser annealing for crystallization of an amorphous film. For example, in laser annealing using a pulse oscillated from an excimer laser or the like, since the irradiation time is several tens of nsec, the amorphous film melts but heat is not transmitted to the glass substrate. In the case of a CW (continuous wave) laser, if a visible region is used like an argon (wavelength 488 nm) laser, only an amorphous film absorbs and melts visible light, and the glass substrate is transmitted and heat is not transmitted. For this reason, cheap glass can be used for the substrate. However, this method increases the number of laser annealing steps and reduces productivity.

上記課題を解消するために、本発明では、大面積、高密度プラズマを用いて少なくとも(220)の結晶方位配列を有する微結晶シリコン膜を形成し、形成された微結晶シリコン膜に水素プラズマ処理を施す半導体製造方法、その方法を用いて薄膜トランジスタを製造する半導体製造装置、およびその装置により製造された薄膜トランジスタを組み込んだ表示装置を提供する。   In order to solve the above problems, in the present invention, a microcrystalline silicon film having a crystal orientation array of at least (220) is formed using a large area, high density plasma, and hydrogen plasma treatment is performed on the formed microcrystalline silicon film. The semiconductor manufacturing method which performs this, the semiconductor manufacturing apparatus which manufactures a thin-film transistor using the method, and the display apparatus incorporating the thin-film transistor manufactured by the apparatus are provided.

すなわち、上記課題を解決するために、本発明のある態様によれば、nチャネル薄膜トランジスタおよびpチャネル薄膜トランジスタの少なくともいずれかを製造する半導体製造方法であって、高密度プラズマを用いて少なくとも(220)の結晶方位配列に成長させるように微結晶シリコン膜を形成する第1の工程と、水素含有プラズマにより前記微結晶シリコン膜を水素にて終端させる第2の工程と、を備える半導体製造方法が提供される。   That is, in order to solve the above-described problem, according to an aspect of the present invention, there is provided a semiconductor manufacturing method for manufacturing at least one of an n-channel thin film transistor and a p-channel thin film transistor, and at least (220) using high-density plasma. There is provided a semiconductor manufacturing method comprising: a first step of forming a microcrystalline silicon film so that the microcrystalline silicon film is grown in a crystal orientation arrangement; and a second step of terminating the microcrystalline silicon film with hydrogen by hydrogen-containing plasma. Is done.

前述したように、微結晶シリコン膜中のグレイン(粒)の粒界(グレインバウンダリー)には、ダングリングボンド(結晶欠陥)が存在する。粒界のダングリングボンドは、キャリアをトラップしてその輸送を妨げるため移動度を低減させる原因となる。また、結晶欠陥は、デバイスの閾値電圧に影響を与える。   As described above, dangling bonds (crystal defects) exist at the grain boundaries of the grains in the microcrystalline silicon film. The dangling bond at the grain boundary traps the carrier and prevents its transport, which causes a decrease in mobility. In addition, crystal defects affect the threshold voltage of the device.

これに対して、かかる構成によれば、高密度プラズマを用いて少なくとも(220)の結晶方位配列に成長させるように微結晶シリコン膜が形成される。図6に示したように、発明者らは、ESR(Electron Spin Resonannce:電子磁気共鳴)強度から、微結晶シリコン膜の(220)配向面では(111)配向面よりダングリングボンドが1桁少ないことを見出した。   On the other hand, according to such a configuration, the microcrystalline silicon film is formed so as to grow to at least (220) crystal orientation array using high-density plasma. As shown in FIG. 6, the inventors found that the number of dangling bonds in the (220) orientation plane of the microcrystalline silicon film is one digit less than that in the (111) orientation plane due to ESR (Electron Spin Resonance) intensity. I found out.

この現象は、(111)配向では柱状結晶が見られるのに対し、(220)配向では結晶が横方向に広がり、グレインのバウンダリがあまりはっきりしていないため、(220)配向に結晶が成長する過程では、ダングリングボンド(結晶欠陥)が少ないのではないかとの推定から導き出される。これによれば、微結晶シリコン膜の(220)配向面を移動するキャリアは、(111)配向面を移動するキャリアよりトラップされる確率が低い。このため、微結晶シリコン膜の(220)配向面では(111)配向面より移動度およびon/off比が高くなることがわかる。   In this phenomenon, columnar crystals are observed in the (111) orientation, whereas in the (220) orientation, the crystal spreads in the lateral direction, and the grain boundary is not so clear, so the crystal grows in the (220) orientation. In the process, it is derived from the estimation that dangling bonds (crystal defects) may be small. According to this, the carrier moving on the (220) orientation plane of the microcrystalline silicon film has a lower probability of being trapped than the carrier moving on the (111) orientation plane. Therefore, it can be seen that the mobility and on / off ratio are higher in the (220) orientation plane of the microcrystalline silicon film than in the (111) orientation plane.

加えて、本発明では、微結晶シリコン膜に水素プラズマ処理を施す。これによれば、図3に示したように、ダングリングボンドが水素で終端されるため、キャリアがトラップされず、移動度およびon/off比をさらに高めることができる。この結果、低消費電力で高速処理が可能な薄膜トランジスタを製造することができる。   In addition, in the present invention, hydrogen plasma treatment is performed on the microcrystalline silicon film. According to this, since the dangling bonds are terminated with hydrogen as shown in FIG. 3, carriers are not trapped, and the mobility and the on / off ratio can be further increased. As a result, a thin film transistor capable of high speed processing with low power consumption can be manufactured.

また、微結晶シリコン膜はアニール処理する必要はないので、プロセス中の最高温度をガラスの歪点より低くすることができる。これにより、高価な石英に代えて比較的安価なガラス基板を使用することができる。なお、非結晶膜をレーザアニールすることによっても安価なガラス基板を使用することはできるが、前述したようにアニール処理工程が増えるので生産性が低下する。   In addition, since the microcrystalline silicon film does not need to be annealed, the maximum temperature during the process can be made lower than the strain point of the glass. Thereby, it can replace with expensive quartz and can use a comparatively cheap glass substrate. An inexpensive glass substrate can also be used by laser annealing the amorphous film, but the productivity is lowered because the number of annealing processes increases as described above.

発明者らは、図9に基づき、微結晶シリコン膜の結晶方位とプロセス中の基板近傍の温度および水素流量との間には相関関係があることをつきとめた。具体的には、発明者らは、基板近傍の温度が250℃のときには、供給する水素ガスの流量を増加させても結晶方位配列(111)に対する結晶方位配列(220)への成長比率はそれほどよくならなかったが、基板近傍の温度が300、350℃のときには、温度が上がるにつれ微結晶シリコン膜の結晶方位配列(111)に対する結晶方位配列(220)への成長比率が上がることを見いだした。   Based on FIG. 9, the inventors have found that there is a correlation between the crystal orientation of the microcrystalline silicon film, the temperature in the vicinity of the substrate during the process, and the hydrogen flow rate. Specifically, the inventors found that when the temperature in the vicinity of the substrate is 250 ° C., the growth ratio of the crystal orientation array (220) to the crystal orientation array (220) is not so great even if the flow rate of the supplied hydrogen gas is increased. Although it did not improve, when the temperature in the vicinity of the substrate was 300 or 350 ° C., it was found that the growth ratio of the microcrystalline silicon film to the crystal orientation array (220) with respect to the crystal orientation array (111) increased as the temperature increased. .

この結果から、発明者らは、前記第1の工程時、微結晶シリコン膜の結晶方位配列(111)に対する結晶方位配列(220)への成長比率が高くなるように基板近傍の温度を300〜350℃の範囲内に設定することが好ましく、これにより、微結晶シリコン膜を(220)配向へより効果的に成長させ、移動度をさらに高めることができると結論付けた。   Based on this result, the inventors set the temperature in the vicinity of the substrate to 300 to 300 so that the growth ratio of the microcrystalline silicon film to the crystal orientation array (220) to the crystal orientation array (220) is high in the first step. It was concluded that the temperature was preferably set within a range of 350 ° C., and it was concluded that the microcrystalline silicon film can be more effectively grown to the (220) orientation and the mobility can be further increased.

また、発明者らは、図10に基づき、微結晶シリコン膜を成膜するための成膜ガスの総流量(または成膜時のアルゴンガスの流量)に対する水素の流量が多いほど、微結晶シリコン膜の結晶方位配列(111)に対する結晶方位配列(220)への成長比率が大きくなることを解明した。   Further, based on FIG. 10, the inventors have found that the higher the flow rate of hydrogen with respect to the total flow rate of the deposition gas for forming the microcrystalline silicon film (or the flow rate of argon gas at the time of film formation), It has been clarified that the growth ratio of the film to the crystal orientation array (220) with respect to the crystal orientation array (111) increases.

この結果から、発明者らは、前記第1の工程時、前記微結晶シリコン膜の結晶方位配列(111)に対する結晶方位配列(220)への成長比率が高くなるように成膜ガスに水素ガスを混合させることを見いだした。これにより、微結晶シリコン膜を欠陥が少ない(220)の配向へより効果的に成長させることができる。この結果、移動度をさらに高めることができる。   Based on this result, the inventors have determined that the hydrogen gas is used as the deposition gas so that the growth ratio of the microcrystalline silicon film to the crystal orientation array (220) to the crystal orientation array (220) is high in the first step. Found to mix. Thereby, the microcrystalline silicon film can be more effectively grown to the (220) orientation with few defects. As a result, the mobility can be further increased.

さらに、発明者らは、図10にプリトリートメントとして示したように、前記微結晶シリコン膜の結晶方位配列(111)に対する結晶方位配列(220)への成長比率が高くなるように、前記第1の工程前に水素ガスを含む所定のガス(生ガス)を処理室内に導入することが効果的であることを見いだした。これによって、微結晶シリコン膜を(220)配向へより効果的に成長させ、移動度をさらに高めることができる。   Further, as shown in FIG. 10 as the pretreatment, the inventors set the first crystal growth ratio so that the growth ratio of the microcrystalline silicon film to the crystal orientation array (220) with respect to the crystal orientation array (111) increases. It has been found that it is effective to introduce a predetermined gas (raw gas) containing hydrogen gas into the treatment chamber before the step. As a result, the microcrystalline silicon film can be more effectively grown to the (220) orientation, and the mobility can be further increased.

前記第2の工程は、微結晶シリコン膜を形成した後に実行してもよい。また、前記第2の工程は、パッシベーション層を形成する前に実行してもよい。   The second step may be performed after forming the microcrystalline silicon film. Further, the second step may be performed before forming the passivation layer.

なお、高密度プラズマとは1011cm−3以上の電子密度のプラズマをいい、マイクロ波、ICP(Inductively Coupled Plasma)、ECR(Electron Cyclotron Resonance)などを用いて生成することができる。 Note that high-density plasma refers to plasma with an electron density of 10 11 cm −3 or higher, and can be generated using microwaves, ICP (Inductively Coupled Plasma), ECR (Electron Cyclotron Resonance), or the like.

前記高密度プラズマは、図5に示したラジアルラインスロットアンテナ(RLSA:Radial Line Slot Antenna)345が配置されたプラズマ処理装置(以下、RLSAプラズマ処理装置とも称呼する。)の前記ラジアルラインスロットアンテナから内部に供給されたマイクロ波のパワーを用いて所望のガスを励起させることにより生成することができる。   The high-density plasma is generated from the radial line slot antenna of the plasma processing apparatus (hereinafter also referred to as the RLSA plasma processing apparatus) in which a radial line slot antenna (RLSA) 345 shown in FIG. 5 is arranged. It can be generated by exciting a desired gas using the power of the microwave supplied to the inside.

また、前記高密度プラズマは、図13に示したプラズマ処理装置(以下、CMEP(Cellular Microwave Excitation Plasma)プラズマ処理装置とも称呼する。)の前記複数の誘電体板31から内部に供給されたマイクロ波のパワーを用いて所望のガスを励起させることにより生成することもできる。   The high-density plasma is microwaves supplied from the plurality of dielectric plates 31 of the plasma processing apparatus shown in FIG. 13 (hereinafter also referred to as a CMEP (Cellular Microwave Excitation Plasma) plasma processing apparatus). It can also be generated by exciting a desired gas using the power of.

特に、CMEPプラズマ処理装置では、タイル状の誘電体板31がアレイ状に設けられる。各誘電体31は、格子状に形成された梁26で支持され、処理容器の天井面に固定されている。梁26は、非磁性体の導電性部材によって形成されている。2.45GHzのマイクロ波の自由空間における波長は約120mmである。各誘電体板31を透過したマイクロ波は、誘電体31の下面とプラズマとの間を表面波(進行波)となって伝搬し、梁26に到達すると反射して反射波となる。通常、進行波と反射波との干渉により定在波が生じる。しかしながら、CMEPプラズマ処理装置では、誘電体板31が120mm×120mm程度の大きさであり、これは、縦横共にせいぜい定在波の1波長程度の長さしかないので、CMEPプラズマ処理装置では定在波はほぼ生じないと考えてよい。定在波は均一なプラズマを安定的に生成することの妨げになるから、CMEPプラズマ処理装置によれば、誘電体板31を所定の間隔毎にアレイ状に多数設けることにより、プラズマを均一かつ安定的に生成することができ、この結果、均一なプラズマを用いて大面積の被処理体に対して精密なプラズマ処理を精度良く行うことができる。   In particular, in the CMEP plasma processing apparatus, tile-shaped dielectric plates 31 are provided in an array. Each dielectric 31 is supported by beams 26 formed in a lattice shape and fixed to the ceiling surface of the processing vessel. The beam 26 is formed of a nonmagnetic conductive member. The wavelength in the free space of the microwave of 2.45 GHz is about 120 mm. The microwave transmitted through each dielectric plate 31 propagates as a surface wave (traveling wave) between the lower surface of the dielectric 31 and the plasma, and when it reaches the beam 26, it is reflected and becomes a reflected wave. Usually, a standing wave is generated by interference between a traveling wave and a reflected wave. However, in the CMEP plasma processing apparatus, the dielectric plate 31 has a size of about 120 mm × 120 mm, which is at most about one wavelength of a standing wave in both the vertical and horizontal directions. It can be considered that the waves hardly occur. Since the standing wave hinders the stable generation of uniform plasma, according to the CMEP plasma processing apparatus, by providing a large number of dielectric plates 31 in an array at predetermined intervals, the plasma can be made uniform and uniform. As a result, it is possible to accurately perform a precise plasma process on a large-scale object to be processed using uniform plasma.

マイクロ波プラズマ処理装置では、プラズマの電子密度nが、カットオフ密度nよりも低い場合にはマイクロ波(電磁波)がプラズマ中を伝搬するため、高電子温度のプラズマが生成され、プラズマの状態も不安定になる。一方、プラズマの電子密度nが、カットオフ密度nよりも高い場合、マイクロ波は、表面波となって誘電体板とプラズマとの間を伝搬する。伝搬中、マイクロ波の一部は、エバネッセント波としてプラズマに吸収されプラズマの維持に使われ、これにより、低電子温度のプラズマが安定的に生成される。 In the microwave plasma processing apparatus, plasma electron density n e is lower than the cut-off density n c is for microwave (electromagnetic wave) propagates through the plasma, the plasma of high electron temperature is generated, plasma The state also becomes unstable. On the other hand, the plasma electron density n e is higher than the cut-off density n c, microwaves, become surface waves propagating between the dielectric plate and the plasma. During propagation, part of the microwave is absorbed by the plasma as an evanescent wave and used to maintain the plasma, thereby stably generating a plasma with a low electron temperature.

上記プラズマ生成の原理から、マイクロ波プラズマは、プラズマの電子密度nが、カットオフ密度nよりも高い場合、容量結合型や誘導結合型のプラズマ処理装置にて生成されるプラズマと比べるとプラズマの電子密度nが高く、電子温度Teが低いため、高速なプラズマ処理で(220)配向の高い高品質な微結晶シリコン膜を製造することができる。 The principle of the plasma generator, microwave plasma, the plasma electron density n e is higher than the cut-off density n c, as compared to the plasma generated by capacitively coupled and inductively coupled plasma processing apparatus higher plasma electron density n e is, due to low electron temperature T e, can be prepared in high-speed plasma processing (220) high orientation quality microcrystalline silicon film.

プロセス中、基板近傍の温度を600℃以下に制御するようにしてもよい。これによれば、高価な石英に比べ比較的安価なガラス基板上に薄膜トランジスタを形成することができる。   During the process, the temperature in the vicinity of the substrate may be controlled to 600 ° C. or lower. According to this, a thin film transistor can be formed on a glass substrate that is relatively inexpensive compared to expensive quartz.

以上に説明した半導体製造方法を用いて薄膜トランジスタを製造方法する半導体製造装置によれば、少なくとも(220)の結晶方位配列に成長させるように微結晶シリコン膜が形成され、かつ水素プラズマ処理により微結晶粒界のダングリングボンドが水素にて終端される。これにより、移動度およびon/off比を高く保ち、低消費電力で高速処理が可能な薄膜トランジスタを製造することができる。   According to the semiconductor manufacturing apparatus for manufacturing a thin film transistor using the semiconductor manufacturing method described above, the microcrystalline silicon film is formed so as to grow at least in the crystal orientation array of (220), and the microcrystal is formed by hydrogen plasma treatment. Grain boundary dangling bonds are terminated with hydrogen. Accordingly, a thin film transistor that can maintain high mobility and an on / off ratio and can perform high-speed processing with low power consumption can be manufactured.

特に、前述したCMEPプラズマ処理装置では、将来、大面積化が予想される薄膜トランジスタの製造に対応できるように、広範囲に渡って均一に高密度プラズマを生成することができる。この大面積高密度プラズマを用いて微結晶シリコン膜を成膜し、さらに水素にてターミネートすることにより、良好な特性を有し、かつ大面積な薄膜トランジスタを製造することができる。   In particular, the above-described CMEP plasma processing apparatus can generate high-density plasma uniformly over a wide range so that it can cope with the manufacture of a thin film transistor whose area is expected to increase in the future. A thin film transistor having good characteristics and a large area can be manufactured by forming a microcrystalline silicon film using the large-area high-density plasma and then terminating with a hydrogen.

また、上記半導体製造装置により製造された薄膜トランジスタを表示装置に組み込むことにより、高速処理が可能で消費電力の低い表示装置を製品化することができる。   In addition, by incorporating a thin film transistor manufactured by the semiconductor manufacturing apparatus into a display device, a display device capable of high-speed processing and low power consumption can be commercialized.

以上説明したように本発明の一態様によれば、薄膜トランジスタの移動度を高めることができる。   As described above, according to one embodiment of the present invention, mobility of a thin film transistor can be increased.

発明を実施するための形態BEST MODE FOR CARRYING OUT THE INVENTION

以下に添付図面を参照しながら、本発明の一実施形態にかかるTFT(薄膜トランジスタ)プロセス(半導体製造方法)ついて詳細に説明する。なお、以下の説明及び添付図面において、同一の構成及び機能を有する構成要素については同一符号を付することにより重複説明を省略する。また、本明細書中、0℃、1atmのとき、1sccmは、10−6/60(m/sec)、1mTorrは、10−3×101325/760(Pa)とする。 Hereinafter, a TFT (thin film transistor) process (semiconductor manufacturing method) according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings. Note that, in the following description and the accompanying drawings, the same reference numerals are given to components having the same configuration and function, and redundant description is omitted. In this specification, at 0 ° C. and 1 atm, 1 sccm is 10 −6 / 60 (m 3 / sec) and 1 mTorr is 10 −3 × 101325/760 (Pa).

本実施形態のTFTプロセスでは、活性層として形成された微結晶シリコン膜からみてゲート電極がガラス基板と同方向に配置されたボトムゲート構造の薄膜トランジスタが製造される。図1、2には、ボトムゲート型TFTプロセスが示されている。図では、nチャネルTFTプロセスの各工程を示しているが、ドープする不純物を変えればpチャネルTFTプロセスの各工程となる。   In the TFT process of this embodiment, a thin film transistor having a bottom gate structure in which a gate electrode is arranged in the same direction as a glass substrate as viewed from a microcrystalline silicon film formed as an active layer is manufactured. 1 and 2 show a bottom gate TFT process. In the figure, each step of the n-channel TFT process is shown. However, if the impurity to be doped is changed, each step of the p-channel TFT process is performed.

1.ゲート酸化膜形成
ボトムゲート構造TFTプロセスでは、まず、図1(a)に示したように、リン(P)をドープしたドープドシリコン膜(低抵抗層(p))のガラス基板S上にゲート酸化(SiO)膜10を形成する。ゲート酸化膜10は、常圧、基板温度400℃の状態においてシラン(SiH)および酸化窒素(NO)の混合ガスを励起させてプラズマを生成し、そのプラズマにより100nmの厚さに成膜される(常圧CVD)。なお、ガラス基板Sはゲート電極として機能し、ゲート酸化膜10はゲート絶縁膜として機能する。
1. Formation of Gate Oxide Film In the bottom gate structure TFT process, first, as shown in FIG. 1A, a doped silicon film doped with phosphorus (P) (low resistance layer (p + )) is formed on a glass substrate S. A gate oxide (SiO 2 ) film 10 is formed. The gate oxide film 10 generates plasma by exciting a mixed gas of silane (SiH 4 ) and nitrogen oxide (N 2 O) at a normal pressure and a substrate temperature of 400 ° C., and has a thickness of 100 nm. Filmed (atmospheric pressure CVD). The glass substrate S functions as a gate electrode, and the gate oxide film 10 functions as a gate insulating film.

成膜されたゲート酸化膜10は、たとえば、ガラス基板の歪点を考慮してレーザアニールすることにより、多結晶化(Poly−Si)させることもできる。また、基板に石英等の歪点の高い材質を用いる場合には、高温にてアニール処理することもできる。一例としては、瞬時ランプ加熱(RTA:Rapid Thermal Annealing)により酸素雰囲気にてゲート酸化膜10を800℃にて30秒アニールしてもよい。   The formed gate oxide film 10 can be polycrystallized (Poly-Si) by laser annealing in consideration of the strain point of the glass substrate, for example. In addition, when a material having a high strain point such as quartz is used for the substrate, the substrate can be annealed at a high temperature. As an example, the gate oxide film 10 may be annealed at 800 ° C. for 30 seconds in an oxygen atmosphere by instantaneous lamp heating (RTA: Rapid Thermal Annealing).

2.微結晶シリコン膜形成
つぎに、図1(b)に示したように、ゲート酸化膜10上に微結晶シリコン(μc(micro crystal)−Si)膜20をマイクロ波プラズマCVD(低圧CVD(Low−Pressure Chemical Vapor Deposition)により形成する。このとき、マイクロ波のパワー密度を6.6W/cm、処理容器内の圧力を4〜13.3Paの範囲内、基板温度を250〜350℃の範囲内に設定し、シランおよび水素の混合ガスをシランガス0.48sccm、水素ガス10sccmの流量にて供給する。さらに、不活性ガスの一例としてアルゴンガスを混合させてもよい。前記プロセス条件にてマイクロ波のパワーにより混合ガスを励起させることにより生成されたプラズマを用いて微結晶シリコン膜20を100nmの厚さまで成膜する。
2. Formation of Microcrystalline Silicon Film Next, as shown in FIG. 1B, a microcrystalline silicon (μc (micro crystal) -Si) film 20 is formed on the gate oxide film 10 by microwave plasma CVD (low pressure CVD (Low-CVD)). (Pressure Chemical Vapor Deposition) At this time, the microwave power density is 6.6 W / cm 2 , the pressure in the processing vessel is in the range of 4 to 13.3 Pa, and the substrate temperature is in the range of 250 to 350 ° C. A mixed gas of silane and hydrogen is supplied at a flow rate of 0.48 sccm of silane gas and 10 sccm of hydrogen gas, and argon gas may be mixed as an example of an inert gas. Using plasma generated by exciting a mixed gas with the power of Forming a crystalline silicon film 20 to a thickness of 100 nm.

このとき、電子密度Nは3×1012(cm−3)であり、1011cm−3以上の高密度プラズマとなっており、電子温度Tは1.5〜2.0eVである。このように、マイクロ波プラズマでは、容量結合型や誘導結合型のプラズマと比べると、プラズマの電子密度nが高く、電子温度Teが低いため、高速なプラズマ処理で高品質な製品を製造することができる。 At this time, the electron density N e is 3 × 10 12 (cm −3 ), high-density plasma of 10 11 cm −3 or more, and the electron temperature T e is 1.5 to 2.0 eV. Thus, in the microwave plasma, as compared with capacitive coupling type or inductive coupling type plasma, high plasma electron density n e is, due to low electron temperature T e, we produce high quality products at high speed plasma processing can do.

高密度プラズマを用いて形成された微結晶シリコン膜20は、グレインが小さく、グレインバウンダリの障壁も低く、結晶性に優れているのでアニール工程やレーザ再結晶工程を必要としない。よって、微結晶シリコン膜20をTFTのチャネル領域に使用すると、アモルファスシリコン膜を使用した場合に比して高いキャリア移動度、およびそれに伴うより優れた動作特性が実現でき、併せてアニール工程を省くことができるためにスループットの向上とコストダウンを図ることができる。なお、高密度プラズマにより形成された微結晶シリコン膜20の特性についての考察は詳述する。   The microcrystalline silicon film 20 formed using high-density plasma has a small grain size, a low grain boundary barrier, and excellent crystallinity, so that an annealing process and a laser recrystallization process are not required. Therefore, when the microcrystalline silicon film 20 is used for the channel region of the TFT, higher carrier mobility and better operating characteristics can be realized as compared with the case where an amorphous silicon film is used, and the annealing process is omitted. Therefore, throughput can be improved and costs can be reduced. Note that the consideration on the characteristics of the microcrystalline silicon film 20 formed by high-density plasma will be described in detail.

3.低抵抗層(n)形成
つぎに、図1(c)に示したように、たとえば、基板温度を300℃に設定し、シランおよび水素の混合ガスを励起させてプラズマを生成し、さらにボロン(B)をドープしたドープドシリコン膜(低抵抗層(n))30を100nmの厚さまで成膜する。低抵抗層(n)30は、ソース領域およびドレイン領域として機能する。
3. Formation of Low Resistance Layer (n + ) Next, as shown in FIG. 1C, for example, the substrate temperature is set to 300 ° C., a mixed gas of silane and hydrogen is excited to generate plasma, and boron A doped silicon film (low resistance layer (n + )) 30 doped with (B) is formed to a thickness of 100 nm. The low resistance layer (n + ) 30 functions as a source region and a drain region.

4.微結晶シリコン膜および低抵抗層(nチャネル)のパターニング
低抵抗層30の形成後、図1(d)に示したように、微結晶シリコン膜20および低抵抗層30をアイランド状にパターニングする。
4). Patterning of Microcrystalline Silicon Film and Low Resistance Layer (n Channel) After the formation of the low resistance layer 30, the microcrystalline silicon film 20 and the low resistance layer 30 are patterned in an island shape as shown in FIG.

5.アルミ配線用膜形成
つぎに、図1(e)に示したように、アルミ配線用膜(Al層)40をスパッタリングにより形成する。アルミ配線用膜40は、真空蒸着により形成してもよい。
5). Formation of Aluminum Wiring Film Next, as shown in FIG. 1E, an aluminum wiring film (Al layer) 40 is formed by sputtering. The aluminum wiring film 40 may be formed by vacuum deposition.

6.チャネルエッチング
ついで、図2(a)に示したように、電極パターンを形成するためにアルミ配線用膜40および低抵抗層30エッチングする(チャネルエッチング)。これにより、ゲート酸化膜10を隔てて微結晶シリコン膜20に対向する位置にゲート電極(ガラス基板S)が形成され、微結晶シリコン膜20に隣接して対向する位置にソース/ドレイン電極30s、30dが形成される。
6). Channel Etching Next, as shown in FIG. 2A, the aluminum wiring film 40 and the low resistance layer 30 are etched to form an electrode pattern (channel etching). As a result, a gate electrode (glass substrate S) is formed at a position facing the microcrystalline silicon film 20 across the gate oxide film 10, and the source / drain electrodes 30 s are disposed at positions facing the microcrystalline silicon film 20 adjacent to each other. 30d is formed.

7.裏面エッチング/裏面アルミ蒸着
つぎに、図2(b)に示したように、基板Sの裏面をエッチング後、蒸着により基板Sの裏面にAl層50を成膜する。
7). Next, as shown in FIG. 2B, after etching the back surface of the substrate S, an Al layer 50 is formed on the back surface of the substrate S by vapor deposition.

8.水素プラズマ処理
つぎに、図2(c)に示したように、マイクロ波プラズマCVDにより微結晶シリコン膜20およびソース/ドレイン電極30s、30dに水素プラズマ処理を施す。このとき、圧力を13.3Pa、基板温度を300℃に設定し、400kHzの高周波電力(RF)により基板に600−700Vのバイアス電圧Vppを印加する。この状態でパワーが1.8W/cmのマイクロ波により流量が4000sccmの水素ガスを励起させて水素プラズマを生成する。
8). Hydrogen Plasma Treatment Next, as shown in FIG. 2C, hydrogen plasma treatment is performed on the microcrystalline silicon film 20 and the source / drain electrodes 30s and 30d by microwave plasma CVD. At this time, the pressure is set to 13.3 Pa, the substrate temperature is set to 300 ° C., and a bias voltage V pp of 600 to 700 V is applied to the substrate with a high frequency power (RF) of 400 kHz. In this state, hydrogen plasma having a flow rate of 4000 sccm is excited by a microwave having a power of 1.8 W / cm 2 to generate hydrogen plasma.

水素プラズマ処理について説明する前に、水素プラズマ処理前の微結晶膜(μc−Si)の状態について、多結晶膜(Poly−Si)との差異を明確にしながら説明する。水素プラズマ処理前の多結晶膜および微結晶膜の状態を図14に示す。   Before describing the hydrogen plasma treatment, the state of the microcrystalline film (μc-Si) before the hydrogen plasma treatment will be described while clarifying the difference from the polycrystalline film (Poly-Si). The state of the polycrystalline film and the microcrystalline film before the hydrogen plasma treatment is shown in FIG.

図14(a)に示した多結晶は、結晶構造を有する膜中のシリコン粒すなわちグレイン(粒)の粒径が大きい。多結晶のグレイン内は単結晶とほぼ同様の状態になっているので、グレイン中を移動するときのキャリアの移動度μ(cm/Vsec)は高い。一方、グレインとグレインとの間の粒界(グレインバウンダリ)では障壁hが高くなる。よって、キャリアの移動度μはグレインバウンダリで急激に低くなる。これにより、多結晶の場合、グレイン中を移動するときのキャリアの移動度μとグレインバウンダリを移動するときのキャリアの移動度μとの差が大きく、薄膜トランジスタ(TFT)の動作は不安定になる。 The polycrystal shown in FIG. 14A has a large grain size of silicon grains, that is, grains (grains) in a film having a crystal structure. Since the polycrystalline grains are in a state almost the same as that of the single crystal, the carrier mobility μ (cm 2 / Vsec) when moving through the grains is high. On the other hand, the barrier h becomes high at the grain boundary between the grains. Therefore, the carrier mobility μ decreases rapidly at the grain boundary. Accordingly, in the case of polycrystal, the difference between the carrier mobility μ when moving in the grain and the carrier mobility μ when moving in the grain boundary is large, and the operation of the thin film transistor (TFT) becomes unstable. .

一方、図14(b)に示した微結晶では、グレイン(粒)の粒径が小さい。よって、グレイン中を移動するときのキャリアの移動度μは多結晶の場合より低い。一方、グレインバウンダリの障壁hはさほど高くない。よって、微結晶の場合、グレイン中を移動するときのキャリアの移動度μとグレインバウンダリを移動するときのキャリアの移動度μとの差が小さく、薄膜トランジスタ(TFT)の動作は安定する。   On the other hand, in the microcrystal shown in FIG. 14B, the grain size of grains is small. Therefore, the carrier mobility μ when moving in the grain is lower than that in the case of polycrystal. On the other hand, the grain boundary barrier h is not so high. Therefore, in the case of a microcrystal, the difference between the carrier mobility μ when moving in the grain and the carrier mobility μ when moving in the grain boundary is small, and the operation of the thin film transistor (TFT) is stabilized.

図3(a)は水素プラズマ処理前の微結晶膜の移動度と障壁との関係(図13(b)と同じ)、図3(b)は水素プラズマ処理中の微結晶の状態、図3(c)は水素プラズマ処理後の微結晶膜の移動度と障壁との関係を示している。   3A shows the relationship between the mobility of the microcrystalline film before the hydrogen plasma treatment and the barrier (same as FIG. 13B), FIG. 3B shows the state of the microcrystal during the hydrogen plasma treatment, and FIG. (C) shows the relationship between the mobility of the microcrystalline film after the hydrogen plasma treatment and the barrier.

前述したように、微結晶シリコン膜20は、多結晶膜よりも粒径が小さいグレインから形成され、グレインバウンダリにはダングリングボンドが存在する。グレイン内は、一般的には共有結合であり、ダングリングボンドは少ない。グレインバウンダリにはシリコン原子が共有結合の相手を失って、結合に関与しない電子(不対電子)で占められた結合手(ダングリングボンド)が存在する。   As described above, the microcrystalline silicon film 20 is formed of grains having a grain size smaller than that of the polycrystalline film, and dangling bonds exist in the grain boundary. The grains are generally covalent bonds and there are few dangling bonds. In the grain boundary, there is a bond (dangling bond) in which the silicon atom loses the covalent bond partner and is occupied by electrons (unpaired electrons) that are not involved in the bond.

グレインバウンダリのダングリングボンドは、電子やホールからなるキャリアをトラップしてその輸送を妨げるため、移動度を低減させる原因となる。そこで、本実施形態では、図3(b)に示したように、水素プラズマ処理を施すことにより、微結晶シリコン膜20のグレインバウンダリに存在するダングリングボンドを水素にて終端させる。詳細には、水素プラズマ中の水素イオン(H)は、基板に印加されたバイアス電圧により基板に向かって加速中にグレインバウンダリに存在するダングリングボンドと結合する。これにより、粒界面の欠陥が修復され微結晶シリコン膜20の特性が改善する。 Grain boundary dangling bonds trap carriers made up of electrons and holes and hinder their transport, which reduces mobility. Therefore, in the present embodiment, as shown in FIG. 3B, a dangling bond existing in the grain boundary of the microcrystalline silicon film 20 is terminated with hydrogen by performing a hydrogen plasma process. Specifically, hydrogen ions (H + ) in the hydrogen plasma are combined with dangling bonds present at the grain boundary during acceleration toward the substrate by a bias voltage applied to the substrate. Thereby, defects at the grain interface are repaired and the characteristics of the microcrystalline silicon film 20 are improved.

水素プラズマ処理を施した後、図3(c)に示したグレインバウンダリの障壁hは、ダングリングボンドが水素により終端されているため、図3(a)の水素プラズマ処理前のグレインバウンダリの障壁hより低くなっている。このように、水素プラズマ処理によれば、キャリアがグレインバウンダリの障壁hを越えて移動する際、その障壁hの高さを低くし、グレイン中を移動するときのキャリアの移動度μとグレインバウンダリを移動するときのキャリアの移動度μとの差を小さくすることができる。この結果、微結晶シリコン膜20全体の平均移動度を高めることができるとともに、グレイン内とグレインバウンダリのキャリアの移動度μの差を小さくすることにより、薄膜トランジスタ(TFT)の動作を非常に安定させることができる。なお、水素プラズマ処理は、マイクロ波プラズマを用いてもよく、平行平板リモートプラズマを用いてもよい。   After the hydrogen plasma treatment, the grain boundary barrier h shown in FIG. 3C is the barrier of the grain boundary before the hydrogen plasma treatment shown in FIG. 3A because the dangling bonds are terminated by hydrogen. It is lower than h. As described above, according to the hydrogen plasma treatment, when the carrier moves over the grain boundary barrier h, the height of the barrier h is lowered, and the carrier mobility μ and the grain boundary when moving through the grain are reduced. The difference between the carrier mobility μ and the carrier mobility μ can be reduced. As a result, the average mobility of the entire microcrystalline silicon film 20 can be increased, and the operation of the thin film transistor (TFT) is extremely stabilized by reducing the difference in carrier mobility μ in the grain and the grain boundary. be able to. Note that the hydrogen plasma treatment may use microwave plasma or parallel plate remote plasma.

発明者らは、マイクロ波のパワーを2000W、処理室内の圧力を13.3Pa、基板温度を300℃、TFTの幅/長さを20/5μmに設定し、この条件において5分間、水素プラズマ処理を施した場合の移動度μ(cm/Vsec)の変化を検証した。この実験によれば、図11に示したように、バイアス電圧のパワーが15〜35Wのとき移動度が向上し、特に、バイアス電圧のパワーが20〜30Wのとき、移動度が飛躍的に向上することがわかった。 The inventors set the microwave power to 2000 W, the processing chamber pressure to 13.3 Pa, the substrate temperature to 300 ° C., and the TFT width / length to 20/5 μm. Under these conditions, the hydrogen plasma treatment was performed for 5 minutes. The change of the mobility μ (cm 2 / Vsec) when applied was verified. According to this experiment, as shown in FIG. 11, the mobility is improved when the power of the bias voltage is 15 to 35 W, and in particular, the mobility is dramatically improved when the power of the bias voltage is 20 to 30 W. I found out that

9.パッシベーション形成/アニール
最後に、以上のようにしてガラス基板S上に積層されたTFTを保護するために、図2(d)に示したように、プラズマCVDによりSiN膜等の絶縁膜がパッシベーション層60として形成される。形成されたパッシベーション層60は、圧力40Pa、基板温度450℃の条件下にアルゴンガスを流しながら2時間、熱処理される。
9. Passivation formation / annealing Finally, in order to protect the TFTs laminated on the glass substrate S as described above, as shown in FIG. 2D, an insulating film such as a SiN film is formed on the passivation layer by plasma CVD. 60. The formed passivation layer 60 is heat-treated for 2 hours while flowing argon gas under conditions of a pressure of 40 Pa and a substrate temperature of 450 ° C.

なお、パッシベーション層60を熱処理しながら水素プラズマ処理を実行してもよい。この場合、水素がパッシベーション層60内部を拡散して、チャネル領域(30s、30d等)まで到達し、チャネル領域のダングリングボンドを水素にて終端させる。   Note that the hydrogen plasma treatment may be performed while the passivation layer 60 is heat-treated. In this case, hydrogen diffuses inside the passivation layer 60 and reaches the channel region (30s, 30d, etc.), and dangling bonds in the channel region are terminated with hydrogen.

(基板処理システム)
次に、図1、2に示した一連のプロセスを実施する基板処理システムについて、図4を参照しながら説明する。本実施形態にかかる基板処理システム100は、複数の処理装置を有するクラスタ型の装置である。
(Substrate processing system)
Next, a substrate processing system that performs the series of processes shown in FIGS. 1 and 2 will be described with reference to FIG. The substrate processing system 100 according to the present embodiment is a cluster type apparatus having a plurality of processing apparatuses.

(基板処理システム100)
基板処理システム100は、ロードロック室LLM、搬送室TM(Transfer Module)、クリーニング室CM(Cleaning Module)および4つのプロセスモジュールPM(Process Module)1〜4から構成されている。
(Substrate processing system 100)
The substrate processing system 100 includes a load lock chamber LLM, a transfer chamber TM (Transfer Module), a cleaning chamber CM (Cleaning Module), and four process modules PM (Process Module) 1 to 4.

ロードロック室LLMは、大気系から搬送されたガラス基板Sを、減圧状態にある搬送室TMを経由して所定の真空度に保たれたプロセスモジュールPMに搬送するために、内部を所定の減圧状態に保持した真空搬送室である。搬送室TMには屈伸および旋回可能な多関節状の搬送アームArmが配設されている。基板処理システム100は、最初に、搬送アームArmを用いてガラス基板Sをロードロック室LLMからクリーニング室CMに搬送し、基板表面をクリーニングした後、プロセスモジュールPM2に搬送し、APCVDによりゲート酸化膜10を形成後、PM3に搬送し、マイクロ波プラズマCVDにより微結晶シリコン膜20を形成する。   The load lock chamber LLM has a predetermined depressurization inside in order to transfer the glass substrate S transferred from the atmospheric system to the process module PM maintained at a predetermined vacuum degree via the transfer chamber TM in a reduced pressure state. This is a vacuum transfer chamber held in a state. The transfer chamber TM is provided with a multi-joint transfer arm Arm that can bend and stretch. The substrate processing system 100 first transports the glass substrate S from the load lock chamber LLM to the cleaning chamber CM using the transport arm Arm, cleans the substrate surface, transports it to the process module PM2, and performs gate oxide film by APCVD. After forming the film 10, it is transferred to PM3 and a microcrystalline silicon film 20 is formed by microwave plasma CVD.

図5にマイクロ波プラズマ処理を実行するRLSAプラズマCVD装置(PM3)の縦断面を模式的に示す。RLSAプラズマCVD装置は、天井面が開口された円筒状の処理容器300を有している。天井面の開口には、シャワープレート305が嵌め込まれている。処理容器300とシャワープレート305とは、処理容器300の内壁の段差部とシャワープレート305の下面外周部との間に配設されたOリング310により密閉され、これにより、プラズマ処理を施す処理室Uが形成されている。たとえば、処理容器300はアルミニウム等の金属からなり、シャワープレート305はアルミニウム等の金属または誘電体からなり、電気的に接地されている。   FIG. 5 schematically shows a longitudinal section of an RLSA plasma CVD apparatus (PM3) that performs microwave plasma processing. The RLSA plasma CVD apparatus has a cylindrical processing container 300 having an open ceiling surface. A shower plate 305 is fitted into the opening on the ceiling surface. The processing container 300 and the shower plate 305 are hermetically sealed by an O-ring 310 disposed between the step portion of the inner wall of the processing container 300 and the outer peripheral portion of the lower surface of the shower plate 305, whereby a processing chamber in which plasma processing is performed. U is formed. For example, the processing container 300 is made of a metal such as aluminum, and the shower plate 305 is made of a metal such as aluminum or a dielectric, and is electrically grounded.

処理容器300の底部には、ウエハWを載置するサセプタ(載置台)315が絶縁体320を介して設置されている。サセプタ315には、整合器325aを介して高周波電源325bが接続されていて、高周波電源325bから出力された高周波電力により処理容器300の内部に所定のバイアス電圧Vppを印加するようになっている。また、サセプタ315には、コイル330aを介して高圧直流電源330bが接続されていて、高圧直流電源330bから出力された直流電圧により基板Sを静電吸着するようになっている。また、サセプタ315の内部には、ウエハWを冷却するために冷却水を供給する冷却ジャケット335が設けられている。 A susceptor (mounting table) 315 on which the wafer W is mounted is installed on the bottom of the processing container 300 via an insulator 320. The susceptor 315 is connected to a high frequency power source 325b through the matching unit 325a, adapted to apply a predetermined bias voltage V pp by high-frequency power output from the high-frequency power source 325b into the processing chamber 300 . The susceptor 315 is connected to a high voltage DC power supply 330b via a coil 330a, and the substrate S is electrostatically attracted by a DC voltage output from the high voltage DC power supply 330b. A cooling jacket 335 that supplies cooling water to cool the wafer W is provided inside the susceptor 315.

シャワープレート305は、その上部にてカバープレート340により覆われている。カバープレート340の上面には、ラジアルラインスロットアンテナ345が設けられている。ラジアルラインスロットアンテナ345は、多数の図示しないスロットが形成されたディスク上のスロット板345aとスロット板345を保持するディスク上のアンテナ本体345bとスロット板345aとアンテナ本体345bとの間に設けられ、アルミナ(Al)などの誘電体から形成される遅相板345cとから構成されている。ラジアルラインスロットアンテナ345には、同軸導波管350を介して外部にマイクロ波発生器355が設置されている。 The shower plate 305 is covered with a cover plate 340 at the top thereof. A radial line slot antenna 345 is provided on the upper surface of the cover plate 340. The radial line slot antenna 345 is provided between a slot plate 345a on a disk in which a number of slots (not shown) are formed, an antenna body 345b on the disk holding the slot plate 345, a slot plate 345a, and an antenna body 345b. And a slow phase plate 345c formed of a dielectric such as alumina (Al 2 O 3 ). In the radial line slot antenna 345, a microwave generator 355 is installed outside via a coaxial waveguide 350.

処理容器300には、真空ポンプ(図示せず)が取り付けられていて、ガス排出管360を介して処理容器300内のガスを排出することにより、処理室Uを所望の真空度まで減圧するようになっている。   A vacuum pump (not shown) is attached to the processing container 300, and the processing chamber U is decompressed to a desired degree of vacuum by discharging the gas in the processing container 300 through the gas discharge pipe 360. It has become.

ガス供給源365は、複数のバルブV、複数のマスフローコントローラMFC、水素(H)ガス供給源365a、アルゴン(Ar)ガス供給源365bおよびシラン(SiH)ガス供給源365cから構成されている。ガス供給源365は、各バルブVの開閉および各マスフローコントローラMFCの開度をそれぞれ制御することにより、所望の濃度のガスを処理容器300の内部に供給するようになっている。 The gas supply source 365 includes a plurality of valves V, a plurality of mass flow controllers MFC, a hydrogen (H 2 ) gas supply source 365a, an argon (Ar) gas supply source 365b, and a silane (SiH 4 ) gas supply source 365c. . The gas supply source 365 supplies a gas having a desired concentration to the inside of the processing container 300 by controlling the opening / closing of each valve V and the opening of each mass flow controller MFC.

水素ガスおよびアルゴンガスは、第1の流路370aを通ってシャワープレート305を貫通するガス導入管375から処理室Uの上方に供給され、シランガスは、第2の流路370bを通って一体型ガスパイプ380から第1のガスより下方に供給される。かかる構成によれば、マイクロ波発生器355からスロットおよびシャワープレート305を介して処理室U内に入射されたマイクロ波のパワーにより各種ガスを励起させてプラズマを生成する。生成されたプラズマにより微結晶シリコン膜20が形成される。   Hydrogen gas and argon gas are supplied to the upper side of the processing chamber U from a gas introduction pipe 375 that passes through the shower plate 305 through the first flow path 370a, and silane gas is integrated through the second flow path 370b. The gas pipe 380 is supplied below the first gas. According to such a configuration, various gases are excited by the power of the microwave incident from the microwave generator 355 through the slot and the shower plate 305 into the processing chamber U to generate plasma. A microcrystalline silicon film 20 is formed by the generated plasma.

微結晶シリコン膜20を形成後、同プロセスモジュールPM3にてボロン(B)をドーピングしながら水素ガスおよびシランガスを更に供給することにより、低抵抗層30が形成される。   After the microcrystalline silicon film 20 is formed, the low resistance layer 30 is formed by further supplying hydrogen gas and silane gas while doping boron (B) in the process module PM3.

このようにして微結晶シリコン膜20を形成後、基板処理システム100は、基板Sを図4に示したプロセスモジュールPM1に搬送し、所望のパターンを用いて微結晶シリコン膜20および低抵抗層30をアイランド形状にエッチングする。   After forming the microcrystalline silicon film 20 in this way, the substrate processing system 100 transfers the substrate S to the process module PM1 shown in FIG. 4, and uses the desired pattern to form the microcrystalline silicon film 20 and the low resistance layer 30. Is etched into an island shape.

つぎに、基板処理システム100は、基板SをプロセスモジュールPM4に搬送し、スパッタリングによりAl層40を形成し、再び、プロセスモジュールPM1に搬送して、Al層40および低抵抗層30をエッチングすることにより、チャネル部分を露出させる。さらに、同モジュールPM1にて基板の裏面をエッチングし、(図示しない)蒸着装置またはプロセスモジュールPM4のスパッタリングにより基板の裏面にAl膜50を成膜する。   Next, the substrate processing system 100 transports the substrate S to the process module PM4, forms the Al layer 40 by sputtering, transports the substrate S again to the process module PM1, and etches the Al layer 40 and the low resistance layer 30. To expose the channel portion. Further, the back surface of the substrate is etched by the module PM1, and an Al film 50 is formed on the back surface of the substrate by sputtering with a vapor deposition apparatus (not shown) or the process module PM4.

再び、基板処理システム100は、基板SをプロセスモジュールPM3に搬送し、水素ガス供給源365aから供給された水素ガスをマイクロ波のパワーにより励起させて水素プラズマを生成し、プラズマ中の水素イオンをバイアス電圧により基板方向へ加速させて、グレインバウンダリのダングリングボンドを水素イオンで終端(ターミネート)させることにより、微結晶シリコン膜20の界面の特性を向上させる。最後に、同モジュールPM3にてパッシベーション層60を形成し、(図示しない)熱処理室にてパッシベーション層60をアニール処理する。   Again, the substrate processing system 100 transports the substrate S to the process module PM3, generates hydrogen plasma by exciting the hydrogen gas supplied from the hydrogen gas supply source 365a with the power of the microwave, and generates hydrogen ions in the plasma. By accelerating toward the substrate by a bias voltage and terminating the grain boundary dangling bonds with hydrogen ions, the characteristics of the interface of the microcrystalline silicon film 20 are improved. Finally, a passivation layer 60 is formed in the module PM3, and the passivation layer 60 is annealed in a heat treatment chamber (not shown).

(微結晶シリコン膜の配向)
以上に説明した各工程のうち、微結晶シリコン膜20の界面近傍はキャリア(電子またはホール)が移動するため、膜の特性が非常に重要になる。そこで、前述したように、本実施形態にかかる半導体製造方法では、水素プラズマ処理によりグレインバウンダリのダングリングボンドに水素をターミネートして膜の特性を向上させている。
(Orientation of microcrystalline silicon film)
Among the steps described above, since the carriers (electrons or holes) move near the interface of the microcrystalline silicon film 20, the characteristics of the film are very important. Therefore, as described above, in the semiconductor manufacturing method according to the present embodiment, hydrogen is terminated to the grain boundary dangling bonds by hydrogen plasma treatment to improve the film characteristics.

これに加え、本実施形態にかかる半導体製造方法では、微結晶シリコン膜を形成する際、前記微結晶シリコン膜の結晶方位配列が、(220)の配向へ成長しやすいようにプロセスを制御する。   In addition, in the semiconductor manufacturing method according to the present embodiment, when the microcrystalline silicon film is formed, the process is controlled so that the crystal orientation of the microcrystalline silicon film easily grows to the (220) orientation.

前述したように、ダングリングボンドではシリコンの原子は共有結合の相手を失っている状態である。言い換えれば、ダングリングボンドには不対電子で占められた結合手が存在する。よって、ESR(Electron Spin Resonannce)により、微結晶シリコン膜20の界面の不対電子の状態を計測することにより、グレインの粒界におけるダングリングボンドの状態が解明できる。   As described above, in the dangling bond, the silicon atom has lost the covalent bond partner. In other words, a dangling bond has a bond occupied by unpaired electrons. Therefore, by measuring the state of unpaired electrons at the interface of the microcrystalline silicon film 20 by ESR (Electron Spin Resonance), the state of dangling bonds at the grain boundaries of the grains can be clarified.

ESRの結果を図6に示す。この結果より、ダングリングの密度は、(111)配向で約6×1017cm−3、(220)配向で約7×1016cm−3であり、(220)配向の方が(111)配向よりも約一桁小さい。これは、(220)配向の方が(111)配向よりダングリングボンドが少ないことを表している。理由としては、(111)配向では柱状結晶が見られるのに対し、(220)配向では結晶が横方向に広がり、グレインのバウンダリがあまりはっきりしていないため、(220)配向に結晶が成長する過程では、ダングリングボンド(結晶欠陥)が少ないのではないかと推定される。 The results of ESR are shown in FIG. From this result, the density of dangling is about 6 × 10 17 cm −3 in the (111) orientation and about 7 × 10 16 cm −3 in the (220) orientation, and the (220) orientation has the (111) orientation. About an order of magnitude smaller than the orientation. This indicates that the (220) orientation has fewer dangling bonds than the (111) orientation. The reason for this is that columnar crystals are seen in the (111) orientation, whereas in the (220) orientation, the crystal spreads in the lateral direction, and the grain boundary is not very clear, so the crystal grows in the (220) orientation. In the process, it is estimated that there are few dangling bonds (crystal defects).

なお、(111)配向に成長した微結晶シリコン膜20は、高フローレート条件として、シランガス3sccm、水素ガス35sccm、圧力13.3Pa、基板温度350℃の条件下でマイクロ波プラズマにより成膜された。一方、(220)配向に成長した微結晶シリコン膜20は、低フローレート条件として、シランガス0.48sccm、水素ガス3sccm、圧力4Pa、基板温度350℃の条件下でマイクロ波プラズマにより成膜された。   Note that the microcrystalline silicon film 20 grown in the (111) orientation was formed by microwave plasma under high flow rate conditions: silane gas 3 sccm, hydrogen gas 35 sccm, pressure 13.3 Pa, substrate temperature 350 ° C. . On the other hand, the microcrystalline silicon film 20 grown in the (220) orientation was formed by microwave plasma under the conditions of silane gas 0.48 sccm, hydrogen gas 3 sccm, pressure 4 Pa, and substrate temperature 350 ° C. as low flow rate conditions. .

発明者らは、この成膜条件を用いてTFTを作成し、水素プラズマ処理を行った。その結果に基づき、まず、発明者らは、微結晶シリコン膜20の結晶構造の膜厚依存性について検討した。図7は、横軸に微結晶シリコン膜20の膜厚(nm)を示し、左縦軸にX線回折(XRD:X−ray Diffraction)のピークの強度比I(220)/I(111)を示し、右縦軸にRMS(Root Mean Square)を示す。RMSは膜表面の凹凸を意味する。   The inventors created a TFT using this film formation condition and performed a hydrogen plasma treatment. Based on the results, the inventors first examined the film thickness dependence of the crystal structure of the microcrystalline silicon film 20. In FIG. 7, the horizontal axis represents the thickness (nm) of the microcrystalline silicon film 20, and the left vertical axis represents an X-ray diffraction (XRD) peak intensity ratio I (220) / I (111). And the right vertical axis represents RMS (Root Mean Square). RMS means irregularities on the film surface.

グラフの実線は、XRD回折結果によるピーク強度比I(220)/I(111)の膜厚依存性を示す。たとえば、図8に示したXRD強度の測定結果の一例によれば、ピーク強度比I(220)/I(111)≒1.14となった。一方、グラフの破線はRMSである。これらの結果によれば、約300nmの膜厚以上から(220)配向への成長比率が高くなる方向に膜を安定して成長させることができる。   The solid line in the graph indicates the film thickness dependence of the peak intensity ratio I (220) / I (111) based on the XRD diffraction results. For example, according to an example of the measurement result of the XRD intensity shown in FIG. 8, the peak intensity ratio I (220) / I (111) ≈1.14. On the other hand, the broken line in the graph is RMS. According to these results, the film can be stably grown in the direction in which the growth ratio from the film thickness of about 300 nm or more to the (220) orientation increases.

(微結晶膜の温度依存性および水素流量依存性)
つぎに、発明者らは、微結晶シリコン膜20の温度依存性および水素流量依存性について実験を行った。この実験では、シランガスの流量を3sccm、水素ガスとアルゴンガスの合計流量を35sccmに設定し(ガスの総流量38sccm)、基板温度を250℃、300℃、350℃の3種類に設定し、成膜ガスの総流量に対する水素ガスの流量を変化させた。その結果を図9に示す。
(Temperature dependence and hydrogen flow rate dependence of microcrystalline film)
Next, the inventors conducted experiments on the temperature dependency and hydrogen flow rate dependency of the microcrystalline silicon film 20. In this experiment, the flow rate of silane gas was set to 3 sccm, the total flow rate of hydrogen gas and argon gas was set to 35 sccm (total gas flow rate 38 sccm), the substrate temperature was set to three types of 250 ° C., 300 ° C., and 350 ° C. The flow rate of hydrogen gas was changed with respect to the total flow rate of the membrane gas. The result is shown in FIG.

これによれば、微結晶シリコン膜が成長する配向と基板近傍の温度および水素の流量との間には相関関係があることがわかる。具体的には、基板温度が250℃の場合、(111)配向に対する(220)配向への成長比率はそれほど向上しなかった。一方、基板温度が300℃の場合、結晶方位配列(111)に対する結晶方位配列(220)への成長比率は、基板温度が250℃の場合に比べて高くなり、さらに、基板温度が350℃の場合には、基板温度が300℃の場合に比べてさらに高くなった。この結果、発明者らは、基板温度を300〜350℃の範囲に設定すれば結晶方位配列(111)に対する結晶方位配列(220)への成長比率を高くすることができることを見いだした。   This shows that there is a correlation between the orientation in which the microcrystalline silicon film grows, the temperature in the vicinity of the substrate, and the flow rate of hydrogen. Specifically, when the substrate temperature was 250 ° C., the growth ratio from the (111) orientation to the (220) orientation did not improve so much. On the other hand, when the substrate temperature is 300 ° C., the growth ratio of the crystal orientation array (111) to the crystal orientation array (220) is higher than that when the substrate temperature is 250 ° C. Further, the substrate temperature is 350 ° C. In this case, the substrate temperature was higher than that in the case where the substrate temperature was 300 ° C. As a result, the inventors have found that the growth ratio of the crystal orientation array (220) to the crystal orientation array (220) can be increased by setting the substrate temperature in the range of 300 to 350 ° C.

また、同温度では、ガスの総流量に対する水素ガスの流量比が高くなればなるほど、結晶方位配列(111)に対する結晶方位配列(220)への成長比率が高くなることがわかった。これにより、発明者らは、基板近傍の温度を300〜350℃の範囲内に設定し、さらにガスの総流量に対する水素ガスの流量比を高めることにより、(220)配向へより成長した微結晶シリコン膜20を成膜することができることをつきとめた。   Further, it was found that at the same temperature, the higher the flow rate ratio of hydrogen gas to the total gas flow rate, the higher the growth ratio of the crystal orientation array (111) to the crystal orientation array (220). As a result, the inventors set the temperature in the vicinity of the substrate within a range of 300 to 350 ° C., and further increased the flow rate ratio of hydrogen gas to the total flow rate of the gas, thereby increasing the crystallites grown to (220) orientation. It has been found that the silicon film 20 can be formed.

(微結晶膜の水素流量依存性)
つぎに、発明者らは、微結晶シリコン膜20の水素流量依存性についての他の実験を行った。この実験では、図10に示したように、シランガスの流量を0.48sccmに設定し、水素ガスとアルゴンガスの合計流量を10sccm(曲線G)、35sccm(曲線H)の2パターンに変化させた。
(Dependence on hydrogen flow rate of microcrystalline film)
Next, the inventors conducted another experiment on the hydrogen flow rate dependency of the microcrystalline silicon film 20. In this experiment, as shown in FIG. 10, the flow rate of silane gas was set to 0.48 sccm, and the total flow rate of hydrogen gas and argon gas was changed to two patterns of 10 sccm (curve G) and 35 sccm (curve H). .

この結果、発明者らは、微結晶シリコン膜20の形成時、ガスの総流量に対する水素ガスの含有量を増やせば増やすほど、成膜された微結晶シリコン膜の結晶方位配列(111)に対する結晶方位配列(220)への成長比率が高くなることを見いだした。   As a result, when the microcrystalline silicon film 20 is formed, the inventors increase the content of hydrogen gas with respect to the total gas flow rate, so that the crystal with respect to the crystal orientation array (111) of the formed microcrystalline silicon film increases. It has been found that the growth ratio to the orientation array (220) increases.

また、プラズマ照射前にアルゴンガスおよび水素ガスからなる生ガスを処理室内に導入し(Ar/H pre−treatment)、その後、水素ガスとアルゴンガスの合計流量を10sccmに制御した状態で上記各種ガスを導入しながらプラズマにより微結晶シリコン膜を形成すると、(220)配向への成長比率が非常に高い微結晶シリコン膜を形成することができた。 Further, before the plasma irradiation, a raw gas composed of argon gas and hydrogen gas is introduced into the processing chamber (Ar / H 2 pre-treatment), and then the above-mentioned various conditions are controlled while the total flow rate of hydrogen gas and argon gas is controlled to 10 sccm. When a microcrystalline silicon film was formed by plasma while introducing a gas, a microcrystalline silicon film having a very high growth ratio to the (220) orientation could be formed.

よって、発明者は、微結晶シリコン膜20の形成時、成膜ガスに水素ガスを混合させることにより、微結晶シリコン膜20の結晶方位配列(111)に対する結晶方位配列(220)への成長比率を高くすることができ、さらに、微結晶膜形成前に処理室に水素を含む生ガスを流す(プリトリートメント)ことにより、ダングリングボンドの非常に少ない微結晶シリコン膜を形成することができることを解明した。   Therefore, the inventor mixes hydrogen gas with the deposition gas when forming the microcrystalline silicon film 20, thereby increasing the growth ratio of the microcrystalline silicon film 20 to the crystal orientation array (220) with respect to the crystal orientation array (111). Furthermore, it is possible to form a microcrystalline silicon film with very few dangling bonds by flowing a raw gas containing hydrogen into the treatment chamber (pretreatment) before forming the microcrystalline film. Elucidated.

(微結晶シリコン膜への水素プラズマ処理、微結晶シリコン膜のRFバイアス依存性)
前述したように、発明者らは、図11に示したように、マイクロ波のパワーを2000W、処理室内の圧力を13.3Pa、基板温度を300℃、TFTの幅/長さ(W/L)を20/5μmに設定し、この条件において5分間、水素プラズマ処理を施した場合の移動度μ(cm/Vsec)を検証した。この結果、発明者らは、微結晶シリコン膜20の形成時、RFバイアスのパワーを15〜35Wの範囲に設定することにより、バイアス電圧Vppが約500〜800Vで、移動度μが高められ、RFバイアスのパワーを20〜30Wの範囲に設定することにより、さらに移動度μを向上させることができることがわかった。
(Hydrogen plasma treatment of microcrystalline silicon film, RF bias dependence of microcrystalline silicon film)
As described above, the inventors, as shown in FIG. 11, have a microwave power of 2000 W, a processing chamber pressure of 13.3 Pa, a substrate temperature of 300 ° C., and a TFT width / length (W / L). ) Was set to 20/5 μm, and mobility μ (cm 2 / Vsec) when hydrogen plasma treatment was performed for 5 minutes under these conditions was verified. As a result, when the microcrystalline silicon film 20 is formed, the inventors set the RF bias power in the range of 15 to 35 W, so that the mobility μ is increased with the bias voltage V pp of about 500 to 800 V. It has been found that the mobility μ can be further improved by setting the RF bias power in the range of 20 to 30 W.

水素プラズマ処理後の薄膜トランジスタの動作特性を図12に示す。図12(a)に水素プラズマ処理を行わなかった薄膜トランジスタのゲート電圧Vgに対する移動度μおよびドレイン電流を示し、図12(b)に水素プラズマ処理を行った場合の移動度μおよびドレイン電流を示す。なお、TFTの幅/長さを20/4μm、ドレイン電圧を0.1Vとする。   FIG. 12 shows operating characteristics of the thin film transistor after the hydrogen plasma treatment. FIG. 12A shows mobility μ and drain current with respect to the gate voltage Vg of a thin film transistor not subjected to hydrogen plasma treatment, and FIG. 12B shows mobility μ and drain current when hydrogen plasma treatment is performed. . Note that the width / length of the TFT is 20/4 μm and the drain voltage is 0.1V.

これによれば、微結晶シリコン膜20の移動度に大きな差が見られた。具体的には、水素プラズマ処理を行わなかった場合、微結晶シリコン膜20の移動度μの最大値が0.001cm/Vsecに満たなかったのに対し、水素プラズマ処理を行った場合には1.4cm/Vsecを達成することができた。 According to this, a large difference was observed in the mobility of the microcrystalline silicon film 20. Specifically, when the hydrogen plasma treatment is not performed, the maximum value of the mobility μ of the microcrystalline silicon film 20 is less than 0.001 cm 2 / Vsec, whereas when the hydrogen plasma treatment is performed. It was possible to achieve 1.4 cm 2 / Vsec.

また、ゲート電圧Vgに対するドレイン電流Idの変化についても顕著な差が生じた。すなわち、水素プラズマ処理を行わなかった場合のon/off比は2桁程度であったのに対し、水素プラズマ処理を行った場合のon/off比は5桁以上を達成することができた。   In addition, a significant difference was caused in the change of the drain current Id with respect to the gate voltage Vg. In other words, the on / off ratio when the hydrogen plasma treatment was not performed was about two digits, whereas the on / off ratio when the hydrogen plasma treatment was performed was able to achieve five digits or more.

以上に説明したように、発明者は、高密度プラズマを用いて少なくとも(220)の結晶方位配列に成長させるようにプロセス条件を最適化させて微結晶シリコン膜20を成膜し、成膜された微結晶シリコン膜20をさらに水素にてターミネートすることにより、非常に欠陥が少なく、高い移動度、高いon/offの特性をもつ微結晶シリコン膜を形成することに成功した。   As described above, the inventor forms the microcrystalline silicon film 20 by optimizing the process conditions so as to grow to at least (220) crystal orientation array using high-density plasma. The microcrystalline silicon film 20 was further terminated with hydrogen, thereby succeeding in forming a microcrystalline silicon film having very few defects, high mobility, and high on / off characteristics.

ダイヤモンドの結晶構造をもつ微結晶シリコン膜では、(220)の配向面より(111)の配向面により多くの原子が存在する。よって、微結晶シリコン膜の場合、原子の密度が高い(111)の配向面の方が(220)の配向面に比べて、シリコン原子が共有結合の相手を失い、ダングリングボンドが生じやすいと考えられる。このことから、(220)の配向に膜が成長するように微結晶シリコン膜の形成過程を制御することにより、ダングリングボンドが少なく、移動度およびon/off比の高いチャネル層を形成することができる。   In a microcrystalline silicon film having a diamond crystal structure, more atoms exist in the (111) orientation plane than in the (220) orientation plane. Therefore, in the case of a microcrystalline silicon film, the (111) orientation plane with higher atomic density is more likely to have a dangling bond because the silicon atom loses the covalent bond partner than the (220) orientation plane. Conceivable. Therefore, by controlling the formation process of the microcrystalline silicon film so that the film grows in the (220) orientation, a channel layer with less dangling bonds and high mobility and on / off ratio is formed. Can do.

さらに、形成された微結晶シリコン膜20に対して水素プラズマ処理を施すことにより、微結晶シリコン膜20を構成するグレインの粒界のダングリングボンドを水素にてターミネートする。この結果、移動度およびon/off比をさらに高めて、低消費電力で高速処理が可能で薄型トランジスタを製造することができる。   Further, by performing hydrogen plasma treatment on the formed microcrystalline silicon film 20, dangling bonds at grain boundaries of the grains constituting the microcrystalline silicon film 20 are terminated with hydrogen. As a result, mobility and on / off ratio can be further increased, and high-speed processing can be performed with low power consumption, and a thin transistor can be manufactured.

(マイクロ波プラズマ処理装置の他の構成)
なお、本実施形態にかかる半導体製造方法を用いて薄膜トランジスタを製造する半導体製造装置は、図5のRLSAプラズマ装置に限らず、たとえば、図13に示したように、所望の真空度に保たれた処理容器500の内部にてサセプタ505に載置された基板Sをプラズマ処理するプラズマ処理装置であって、タイル状に形成された複数枚の誘電体板510を処理容器500の天井面に均等に配置したCMEP(Cellular Microwave Excitation Plasma)プラズマ処理装置であってもよい。
(Other configurations of microwave plasma processing equipment)
In addition, the semiconductor manufacturing apparatus which manufactures a thin-film transistor using the semiconductor manufacturing method concerning this embodiment is not restricted to the RLSA plasma apparatus of FIG. 5, For example, as shown in FIG. 13, the desired vacuum degree was maintained. A plasma processing apparatus for performing plasma processing on a substrate S placed on a susceptor 505 inside a processing container 500, wherein a plurality of tile-shaped dielectric plates 510 are evenly placed on the ceiling surface of the processing container 500. A CMEP (Cellular Microwave Excitation Plasma) plasma processing apparatus may be used.

マイクロ波プラズマ処理装置は、処理容器500と蓋体510とを備えている。処理容器500は、その上部が開口された有底立方体形状を有している。処理容器500と蓋体510とは、蓋本体21の下面外周部と処理容器500の上面外周部との間に配設されたOリング32により密閉され、これにより、プラズマ処理を施す処理室Uが形成されている。処理容器500および蓋体510は、たとえば、アルミニウム等の金属からなり、電気的に接地されている。   The microwave plasma processing apparatus includes a processing container 500 and a lid 510. The processing vessel 500 has a bottomed cubic shape with an upper portion opened. The processing container 500 and the lid 510 are sealed by an O-ring 32 disposed between the lower surface outer peripheral portion of the lid main body 21 and the upper surface outer peripheral portion of the processing container 500, whereby the processing chamber U in which plasma processing is performed. Is formed. The processing container 500 and the lid body 510 are made of a metal such as aluminum and are electrically grounded.

処理容器500には、その内部にて基板Gを載置するためのサセプタ11(載置台)が設けられている。サセプタ11は、たとえば窒化アルミニウムからなり、その内部には、給電部11aおよびヒータ11bが設けられている。   The processing container 500 is provided with a susceptor 11 (mounting table) for mounting the substrate G therein. The susceptor 11 is made of, for example, aluminum nitride, and a power feeding unit 11a and a heater 11b are provided therein.

給電部11aには、整合器12a(たとえば、コンデンサ)を介して高周波電源12bが接続されている。また、給電部11aには、コイル13aを介して高圧直流電源13bが接続されている。整合器12a、高周波電源12b、コイル13aおよび高圧直流電源13bは、処理容器500の外部に設けられている。また、高周波電源12bおよび高圧直流電源13bは、接地されている。   A high frequency power source 12b is connected to the power supply unit 11a via a matching unit 12a (for example, a capacitor). In addition, a high-voltage DC power supply 13b is connected to the power supply unit 11a via a coil 13a. The matching unit 12a, the high frequency power source 12b, the coil 13a, and the high voltage DC power source 13b are provided outside the processing container 500. The high frequency power supply 12b and the high voltage DC power supply 13b are grounded.

給電部11aは、高周波電源12bから出力された高周波電力により処理容器500の内部に所定のバイアス電圧を印加するようになっている。また、給電部11aは、高圧直流電源13bから出力された直流電圧により基板Gを静電吸着するようになっている。   The power feeding unit 11a applies a predetermined bias voltage to the inside of the processing container 500 by the high frequency power output from the high frequency power source 12b. The power feeding unit 11a is configured to electrostatically attract the substrate G with a DC voltage output from the high-voltage DC power supply 13b.

ヒータ11bには、処理容器500の外部に設けられた交流電源14が接続されていて、交流電源14から出力された交流電圧により基板Gを所定の温度に保持するようになっている。   An AC power supply 14 provided outside the processing container 500 is connected to the heater 11b, and the substrate G is held at a predetermined temperature by the AC voltage output from the AC power supply 14.

処理容器500の底面は筒状に開口され、その外部周縁にはベローズ15の一端が装着されている。また、ベローズ15の他端は昇降プレート16に固着されている。このようにして、処理容器500底面の開口部分は、ベローズ15および昇降プレート16により密閉されている。   The bottom surface of the processing container 500 is opened in a cylindrical shape, and one end of the bellows 15 is attached to the outer peripheral edge thereof. The other end of the bellows 15 is fixed to the elevating plate 16. In this way, the opening at the bottom of the processing container 500 is sealed by the bellows 15 and the lifting plate 16.

サセプタ11は、昇降プレート16上に配設された筒体17に支持されていて、昇降プレート16および筒体17と一体となって昇降し、これにより、サセプタ11を処理プロセスに応じた高さに調整するようになっている。また、サセプタ11の周囲には、処理室Uのガスの流れを好ましい状態に制御するためのバッフル板18が設けられている。   The susceptor 11 is supported by a cylinder 17 disposed on the elevating plate 16, and moves up and down integrally with the elevating plate 16 and the cylinder 17 so that the susceptor 11 has a height corresponding to the processing process. It is supposed to adjust to. A baffle plate 18 for controlling the gas flow in the processing chamber U to a preferable state is provided around the susceptor 11.

処理容器500の底部には、処理容器500の外部に設けられた真空ポンプ(図示せず)が備えられている。真空ポンプは、ガス排出管19を介して処理容器500内のガスを排出することにより、処理室Uを所望の真空度まで減圧する。   A vacuum pump (not shown) provided outside the processing container 500 is provided at the bottom of the processing container 500. The vacuum pump discharges the gas in the processing container 500 through the gas discharge pipe 19 to reduce the pressure in the processing chamber U to a desired degree of vacuum.

蓋体510には、蓋本体21、6本の方形導波管33、スロットアンテナ38、および、誘電体(複数枚の誘電体板31から構成)が設けられている。6本の方形導波管33は、その断面形状が矩形状であり、蓋本体21の内部にて平行に並べて設けられている。各方形導波管33の内部は、フッ素樹脂(たとえばテフロン(登録商標))、アルミナ(Al)、石英などの誘電部材34で充填されていて、その誘電部材34により、λg=λc/(ε1/2の式に従って各方形導波管33の管内波長λgが制御される。ここで、λcは自由空間の波長、εは誘電部材34の誘電率である。 The lid 510 is provided with a lid body 21, six rectangular waveguides 33, a slot antenna 38, and a dielectric (consisting of a plurality of dielectric plates 31). The six rectangular waveguides 33 have a rectangular cross-sectional shape and are arranged in parallel inside the lid body 21. The inside of each rectangular waveguide 33 is filled with a dielectric member 34 such as a fluororesin (for example, Teflon (registered trademark)), alumina (Al 2 O 3 ), quartz, etc., and λg 1 = The in-tube wavelength λg 1 of each rectangular waveguide 33 is controlled according to the equation of λc / (ε 1 ) 1/2 . Here, λc is the wavelength of free space, and ε 1 is the dielectric constant of the dielectric member 34.

各方形導波管33は、上部にて開口し、その開口には、可動部35が昇降自在に挿入されている。可動部35は、アルミニウムなどの非磁性体である導電性材料から形成されている。   Each rectangular waveguide 33 is opened at the top, and a movable portion 35 is inserted into the opening so as to be movable up and down. The movable portion 35 is made of a conductive material that is a non-magnetic material such as aluminum.

蓋本体21の外部であって、各可動部35の上面には、昇降機構36がそれぞれ設けられていて、可動部35を昇降移動させる。かかる構成により、誘電部材34の上面までを限度として、可動部35を昇降移動させるにより、方形導波管33は、その高さを任意に変えることができるようになっている。   An elevating mechanism 36 is provided outside the lid main body 21 and on the upper surface of each movable portion 35 to move the movable portion 35 up and down. With this configuration, the height of the rectangular waveguide 33 can be arbitrarily changed by moving the movable portion 35 up and down up to the upper surface of the dielectric member 34.

スロットアンテナ38は、蓋本体21の下方にて蓋本体21と一体となって形成されている。スロットアンテナ38は、アルミニウムなどの非磁性体である金属から形成されている。スロットアンテナ38には、各方形導波管33の下面にて、図2に示した13個のスロット37(開口)が、それぞれ直列に並べて設けられている。各スロット37の内部には、フッ素樹脂、アルミナ(Al)、石英などの誘電部材が充填されていて、その誘電部材により、λg=λc/(ε1/2の式に従って各スロット37の管内波長λgが制御される。ここで、λcは自由空間の波長、εはスロット37内部の誘電部材の誘電率である。 The slot antenna 38 is formed integrally with the lid body 21 below the lid body 21. The slot antenna 38 is made of a metal that is a nonmagnetic material such as aluminum. The slot antenna 38 is provided with the thirteen slots 37 (openings) shown in FIG. 2 arranged in series on the lower surface of each rectangular waveguide 33. Each slot 37 is filled with a dielectric member such as fluororesin, alumina (Al 2 O 3 ), quartz, and the like, and according to the equation: λg 2 = λc / (ε 2 ) 1/2 The guide wavelength λg 2 of each slot 37 is controlled. Here, λc is the wavelength of free space, and ε 2 is the dielectric constant of the dielectric member inside the slot 37.

各誘電体板31は、互いに隣接する2本の方形導波管33の下面に設けられた26個(=13個×2列)のスロット37のうち、2つのスロットを跨ぐようにそれぞれ取り付けられている。以上の構成により、スロットアンテナ38の下面には、タイル状に形成された複数の誘電体板31が等間隔にアレイ状に取り付けられる。   Each dielectric plate 31 is attached so as to straddle two slots among 26 (= 13 × 2 rows) slots 37 provided on the lower surface of two rectangular waveguides 33 adjacent to each other. ing. With the above configuration, the plurality of dielectric plates 31 formed in a tile shape are attached to the lower surface of the slot antenna 38 in an array at equal intervals.

各誘電体板31は、石英ガラス、AlN、Al、サファイア、SiN、セラミックスなどの誘電材料を用いて形成されている。各誘電体板31には、図13に示したように基板Gと対向する面にて凹凸が形成されている。このように、各誘電体板31に凹部または凸部の少なくともいずれかを設けることによって、表面波が、各誘電体板31の表面を伝播する際の電界エネルギーの損失が増加し、これにより、表面波の伝播を抑止することができる。この結果、定在波の発生を抑制して、均一なプラズマを生成することができる。なお、各方形導波管33の下面に形成されるスロット37の個数は任意である。 Each dielectric plate 31 is formed using a dielectric material such as quartz glass, AlN, Al 2 O 3 , sapphire, SiN, or ceramics. As shown in FIG. 13, each dielectric plate 31 is formed with irregularities on the surface facing the substrate G. Thus, by providing at least one of the concave portion or the convex portion on each dielectric plate 31, the loss of electric field energy when the surface wave propagates on the surface of each dielectric plate 31 is increased. Surface wave propagation can be suppressed. As a result, generation of standing waves can be suppressed and uniform plasma can be generated. The number of slots 37 formed on the lower surface of each rectangular waveguide 33 is arbitrary.

スロットアンテナ38の下面には、複数の誘電体板31を支持するために格子状に形成された梁26が設けられている。各誘電体板31は、その誘電体板31と梁26(梁26a〜26d)とに段差が設けられるように、その周縁にて梁26にそれぞれ支持されている。すなわち、梁26は、各誘電体板31の周縁にて梁26が基板G側に突出するように設けられている。梁26は、アルミニウムなどの非磁性体である導電性材料にて形成されている。   On the lower surface of the slot antenna 38, a beam 26 formed in a lattice shape is provided to support the plurality of dielectric plates 31. Each dielectric plate 31 is supported by the beam 26 at the periphery thereof so that a step is provided between the dielectric plate 31 and the beam 26 (beams 26a to 26d). That is, the beam 26 is provided so that the beam 26 protrudes toward the substrate G at the periphery of each dielectric plate 31. The beam 26 is formed of a conductive material that is a non-magnetic material such as aluminum.

梁26の下面には、その一部にて複数の支持体27(支持体27a〜27d)が設けられている。各ガスパイプ28(たとえば、下段のガスシャワーヘッドを構成する一単位となるパーツ)の両端は、支持体27により支持されている。ガスパイプ28は、アルミナなどの誘電体から形成されている。   A plurality of supports 27 (supports 27 a to 27 d) are provided on a part of the lower surface of the beam 26. Both ends of each gas pipe 28 (for example, a part as a unit constituting the lower gas shower head) are supported by a support 27. The gas pipe 28 is made of a dielectric material such as alumina.

冷却水配管44には、マイクロ波プラズマ処理装置100の外部に配置された冷却水供給源45が接続されていて、冷却水供給源45から供給された冷却水が冷却水配管44内を循環して冷却水供給源45に戻ることにより、蓋本体21は、所望の温度に保たれるようになっている。   A cooling water supply source 45 disposed outside the microwave plasma processing apparatus 100 is connected to the cooling water pipe 44, and the cooling water supplied from the cooling water supply source 45 circulates in the cooling water pipe 44. By returning to the cooling water supply source 45, the lid body 21 is kept at a desired temperature.

以上に説明した構成により、マイクロ波発生器40から出力された、たとえば、2.45GHz×3のマイクロ波は、各方形導波管33を伝播し、各スロット37を通り、各誘電体板31を透過して処理室U内に入射されるようになっている。   With the configuration described above, for example, 2.45 GHz × 3 microwave output from the microwave generator 40 propagates through each rectangular waveguide 33, passes through each slot 37, and passes through each dielectric plate 31. So as to enter the processing chamber U.

ガス供給源43は、複数のバルブ(バルブ43a1、43a3、43b1、43b3、43b5、43b7)、複数のマスフローコントローラ(マスフローコントローラ43a2、43b2、43b6)、酸素ガス供給源43a4、シランガス供給源43b4およびアルゴンガス供給源43b8から構成されている。   The gas supply source 43 includes a plurality of valves (valves 43a1, 43a3, 43b1, 43b3, 43b5, 43b7), a plurality of mass flow controllers (mass flow controllers 43a2, 43b2, 43b6), an oxygen gas supply source 43a4, a silane gas supply source 43b4, and argon. It consists of a gas supply source 43b8.

ガス供給源43は、各バルブVの開閉および各マスフローコントローラMFCの開度をそれぞれ制御することにより、所望の濃度の水素ガス、シランガスおよびアルゴンガスを処理容器500内にそれぞれ供給するようになっている。   The gas supply source 43 supplies a desired concentration of hydrogen gas, silane gas, and argon gas into the processing vessel 500 by controlling the opening and closing of the valves V and the opening of the mass flow controllers MFC, respectively. Yes.

ガス導入管29(ガス導入管29a〜29d)は、梁26の内部を貫通している。ガス導入管29a、29cには、第1の流路42aを介して水素ガス供給源43a4が接続されている。また、ガス導入管29b、29dには、第2の流路42bを介してシランガス供給源43b4およびアルゴンガス供給源43b8が接続されている。   The gas introduction pipe 29 (gas introduction pipes 29 a to 29 d) penetrates the beam 26. A hydrogen gas supply source 43a4 is connected to the gas introduction pipes 29a and 29c via the first flow path 42a. Further, a silane gas supply source 43b4 and an argon gas supply source 43b8 are connected to the gas introduction pipes 29b and 29d via the second flow path 42b.

水素ガスは、たとえば、ガス導入管29a、29cを通って各誘電体板31と各ガスパイプ28との間の空間に導入され、マイクロ波の電界エネルギーによりプラズマ化される。一方、シランガスおよびアルゴンガスの混合ガスは、ガス導入管29b、29dを通って、各ガスパイプ28に設けられたガス供給孔からサセプタ11上の基板G側に導入される。このようにして生成されたプラズマにより微結晶シリコン膜20が形成される。   The hydrogen gas is introduced into the space between each dielectric plate 31 and each gas pipe 28 through the gas introduction pipes 29a and 29c, for example, and is converted into plasma by microwave electric field energy. On the other hand, the mixed gas of silane gas and argon gas is introduced to the substrate G side on the susceptor 11 from the gas supply holes provided in each gas pipe 28 through the gas introduction pipes 29b and 29d. A microcrystalline silicon film 20 is formed by the plasma thus generated.

特に、上記CMEPプラズマ処理装置では、タイル状の誘電体板31がアレイ状に設けられる。各誘電体31は、格子状に形成された梁26で支持され、処理容器の天井面に固定されている。梁26は、非磁性体の導電性部材によって形成されている。2.45GHzのマイクロ波の自由空間における波長は約120mmである。各誘電体板31を透過したマイクロ波は、誘電体31の下面とプラズマとの間を表面波(進行波)となって伝搬し、梁26に到達すると反射して反射波となる。通常、進行波と反射波との干渉により定在波が生じる。しかしながら、上記CMEPプラズマ処理装置では、誘電体板31が120mm×120mm程度の大きさであり、これは、縦横共にせいぜい定在波の1波長程度の長さしかないので、CMEPプラズマ処理装置では定在波はほぼ生じないと考えてよい。定在波は均一なプラズマを安定的に生成する時の妨げになるから、CMEPプラズマ処理装置によれば、誘電体板31を所定の間隔毎にアレイ状に多数設けることにより、均一かつ安定的に生成されたプラズマを用いて大面積のガラス基板に対して精密な微結晶シリコン膜20を形成することができる。   In particular, in the CMEP plasma processing apparatus, tile-shaped dielectric plates 31 are provided in an array. Each dielectric 31 is supported by beams 26 formed in a lattice shape and fixed to the ceiling surface of the processing vessel. The beam 26 is formed of a nonmagnetic conductive member. The wavelength in the free space of the microwave of 2.45 GHz is about 120 mm. The microwave transmitted through each dielectric plate 31 propagates as a surface wave (traveling wave) between the lower surface of the dielectric 31 and the plasma, and when it reaches the beam 26, it is reflected and becomes a reflected wave. Usually, a standing wave is generated by interference between a traveling wave and a reflected wave. However, in the CMEP plasma processing apparatus, the dielectric plate 31 has a size of about 120 mm × 120 mm, which is at most about one wavelength of a standing wave in both the vertical and horizontal directions. It can be considered that there is almost no standing wave. Since the standing wave hinders stable generation of uniform plasma, according to the CMEP plasma processing apparatus, by providing a large number of dielectric plates 31 in an array at predetermined intervals, uniform and stable A precise microcrystalline silicon film 20 can be formed on a glass substrate having a large area by using the plasma generated in step (b).

以上に説明した半導体製造方法を用いて薄膜トランジスタを製造方法する半導体製造装置によれば、チャネル層の界面での移動度およびon/off比を高く保ち、高速処理が可能で消費電力の低い薄膜トランジスタを製造することができる。なお、本実施形態にかかる半導体製造方法は、シリコンウエハに形成する半導体の製造方法とフラットパネルディスプレイ(FPD:Flat Pannel Display)上に形成する半導体の製造方法を含む。   According to the semiconductor manufacturing apparatus that manufactures a thin film transistor using the semiconductor manufacturing method described above, a thin film transistor that maintains high mobility and on / off ratio at the interface of the channel layer, enables high-speed processing, and has low power consumption. Can be manufactured. The semiconductor manufacturing method according to the present embodiment includes a method for manufacturing a semiconductor formed on a silicon wafer and a method for manufacturing a semiconductor formed on a flat panel display (FPD: Flat Panel Display).

また、微結晶シリコン膜をチャネル層に用いることによりアニール処理を不要とし、これにより、プロセス中の温度を600℃以下に保持することによって安価なガラス基板上に薄膜トランジスタを形成することができる。   In addition, by using a microcrystalline silicon film for the channel layer, an annealing process is unnecessary, and thus a thin film transistor can be formed over an inexpensive glass substrate by keeping the temperature during the process at 600 ° C. or lower.

上記実施形態において、各部の動作はお互いに関連しており、互いの関連を考慮しながら、一連の動作として置き換えることができる。そして、このように置き換えることにより、薄膜トランジスタを製造する半導体製造方法の発明の実施形態を、半導体製造方法を用いて薄膜トランジスタを製造する半導体製造装置の実施形態とすることができる。   In the above embodiment, the operations of the respective units are related to each other, and can be replaced as a series of operations in consideration of the relationship between each other. And by replacing in this way, an embodiment of a semiconductor manufacturing method for manufacturing a thin film transistor can be an embodiment of a semiconductor manufacturing apparatus for manufacturing a thin film transistor using the semiconductor manufacturing method.

なお、上記実施形態では、RLSAプラズマ処理装置やCMEPプラズマ処理装置を用いてプラズマCVDにより微結晶シリコン膜が成膜された。しかしながら、微結晶シリコン膜の形成は、容量結合型(平行平板型)プラズマ処理装置や誘導結合型プラズマ処理装置を用いて生成された高密度プラズマによりCVD処理やスパッタリング処理によって形成することもできる。   In the above embodiment, the microcrystalline silicon film is formed by plasma CVD using an RLSA plasma processing apparatus or a CMEP plasma processing apparatus. However, the microcrystalline silicon film can also be formed by a CVD process or a sputtering process using high-density plasma generated using a capacitively coupled (parallel plate type) plasma processing apparatus or an inductively coupled plasma processing apparatus.

また、上記半導体製造装置により製造された薄膜トランジスタを表示装置に組み込むことにより、高速処理が可能で消費電力の低い表示装置を製品化することができる。表示装置としては、有機EL(Electroluminescence)ディスプレイやプラズマディスプレイ、液晶ディスプレイ(LCD:Liquid Crystal Display)などが挙げられる。   In addition, by incorporating a thin film transistor manufactured by the semiconductor manufacturing apparatus into a display device, a display device capable of high-speed processing and low power consumption can be commercialized. Examples of the display device include an organic EL (Electroluminescence) display, a plasma display, and a liquid crystal display (LCD).

上記半導体製造装置により処理されるガラス基板のサイズは、730mm×920mm以上である。たとえば、上記半導体製造装置は、730mm×920mm(チャンバ内の寸法、1000mm×1190mm)のG4.5基板サイズや1100mm×1300mm(チャンバ内の寸法、1470mm×1590mm)のG5基板サイズ以上の基板を連続成膜処理することができる。   The size of the glass substrate processed by the semiconductor manufacturing apparatus is 730 mm × 920 mm or more. For example, the above-mentioned semiconductor manufacturing apparatus continuously has a G4.5 substrate size of 730 mm × 920 mm (dimension in the chamber, 1000 mm × 1190 mm) or a substrate of 1100 mm × 1300 mm (dimension in the chamber, 1470 mm × 1590 mm) or larger than the G5 substrate size. A film forming process can be performed.

また、上記半導体製造装置により上記処理が施される被処理体は、ガラス基板に限られず、直径が200mmや300mm等のシリコンウエハなどであってもよい。   The object to be processed by the semiconductor manufacturing apparatus is not limited to a glass substrate, and may be a silicon wafer having a diameter of 200 mm or 300 mm.

以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。   As mentioned above, although preferred embodiment of this invention was described referring an accompanying drawing, it cannot be overemphasized that this invention is not limited to the example which concerns. It will be apparent to those skilled in the art that various changes and modifications can be made within the scope of the claims, and these are naturally within the technical scope of the present invention. Understood.

たとえば、上記実施形態では、ボトムゲート構造の薄型トランジスタの製造プロセスを例に挙げたが、本発明は、微結晶シリコン膜からみてガラス基板と反対にゲート電極が配置されるトップゲート構造の薄膜トランジスタを製造する方法にも用いることができる。   For example, in the above embodiment, a manufacturing process of a thin transistor having a bottom gate structure is given as an example. It can also be used in the manufacturing method.

また、本発明に用いられる基板は、たとえば、有機ELディスプレイやプラズマディスプレイ、液晶ディスプレイなどに用いられる基板であればよく、本発明にかかる半導体製造装置は、このような基板に上記製造方法にて薄膜トランジスタを形成することができる装置であればよい。   Moreover, the board | substrate used for this invention should just be a board | substrate used for an organic electroluminescent display, a plasma display, a liquid crystal display etc., for example, The semiconductor manufacturing apparatus concerning this invention is the above-mentioned manufacturing method to such a board | substrate. Any device capable of forming a thin film transistor may be used.

本発明の一実施形態にかかる半導体製造方法のプロセスを示したデバイスの断面図である。It is sectional drawing of the device which showed the process of the semiconductor manufacturing method concerning one Embodiment of this invention. 同実施形態にかかる半導体製造方法の図1に続くプロセスを示したデバイスの断面図である。FIG. 2 is a cross-sectional view of the device showing the process following FIG. 1 of the semiconductor manufacturing method according to the same embodiment. 微結晶構造と水素プラズマ処理と移動度との関係を説明するための図である。It is a figure for demonstrating the relationship between a microcrystal structure, a hydrogen plasma process, and a mobility. 同実施形態にかかる基板処理システムの一例を示した図である。It is the figure which showed an example of the substrate processing system concerning the embodiment. RLSAプラズマ処理装置の縦断面図である。It is a longitudinal cross-sectional view of a RLSA plasma processing apparatus. 各プロセス条件における微結晶シリコン膜のESRの結果を示した図である。It is the figure which showed the result of ESR of the microcrystal silicon film in each process condition. 各プロセス条件における膜厚依存性を示した図である。It is the figure which showed the film thickness dependence in each process condition. 微結晶シリコン膜のXRD強度を示した図である。It is a figure showing XRD intensity of a microcrystal silicon film. 微結晶シリコン膜の温度依存性および水素流量依存性を示した図である。It is the figure which showed the temperature dependence and hydrogen flow rate dependence of a microcrystal silicon film. 微結晶シリコン膜の水素流量依存性を示した他の図である。It is another figure which showed the hydrogen flow rate dependence of the microcrystal silicon film. 微結晶シリコン膜のバイアス電圧のパワー依存性を示した図である。It is the figure which showed the power dependence of the bias voltage of a microcrystal silicon film. 図12(a)は水素プラズマ処理を施さない場合、図12(b)は水素プラズマ処理を施した場合の移動度およびon/off比(ドレイン電流)を示した図である。12A shows the mobility and on / off ratio (drain current) when hydrogen plasma treatment is not performed, and FIG. 12B shows the mobility and on / off ratio (drain current) when hydrogen plasma treatment is performed. CMEPプラズマ処理装置の縦断面図である。It is a longitudinal cross-sectional view of a CMEP plasma processing apparatus. 多結晶膜構造と微結晶膜構造と移動度との関係を説明するための図である。It is a figure for demonstrating the relationship between a polycrystalline-film structure, a microcrystal film structure, and a mobility.

符号の説明Explanation of symbols

10 ゲート酸化膜
20 微結晶シリコン膜
30 低抵抗層
40 アルミ配線用膜
50 裏面Al層
60 パッシベーション層
100 基板処理システム
PM1、PM2、PM3、PM4 プロセスモジュール
S 基板
DESCRIPTION OF SYMBOLS 10 Gate oxide film 20 Microcrystalline silicon film 30 Low resistance layer 40 Aluminum wiring film 50 Back surface Al layer 60 Passivation layer 100 Substrate processing system PM1, PM2, PM3, PM4 Process module S substrate

Claims (12)

nチャネル薄膜トランジスタおよびpチャネル薄膜トランジスタの少なくともいずれかを製造する半導体製造方法であって、
高密度プラズマを用いて少なくとも(220)の結晶方位配列に成長させるように微結晶シリコン膜を形成する第1の工程と、
水素含有プラズマにより前記微結晶シリコン膜を水素にて終端させる第2の工程と、を備える半導体製造方法。
A semiconductor manufacturing method for manufacturing at least one of an n-channel thin film transistor and a p-channel thin film transistor,
A first step of forming a microcrystalline silicon film to grow to at least (220) crystal orientation using high-density plasma;
And a second step of terminating the microcrystalline silicon film with hydrogen by hydrogen-containing plasma.
前記高密度プラズマは、ラジアルラインスロットアンテナが配置されたプラズマ処理装置の前記ラジアルラインスロットアンテナから内部に供給されたマイクロ波のパワーを用いて所望のガスを励起させることにより生成される請求項1に記載された半導体製造方法。   The high-density plasma is generated by exciting a desired gas using a microwave power supplied from the radial line slot antenna of a plasma processing apparatus in which a radial line slot antenna is disposed. The semiconductor manufacturing method described in 1. 前記高密度プラズマは、タイル状の複数の誘電体板がアレイ状に配置されたプラズマ処理装置の複数の誘電体板から内部に供給されたマイクロ波のパワーを用いて所望のガスを励起させることにより生成される請求項1に記載された半導体製造方法。   The high-density plasma excites a desired gas by using microwave power supplied from a plurality of dielectric plates of a plasma processing apparatus in which a plurality of tile-shaped dielectric plates are arranged in an array. The semiconductor manufacturing method according to claim 1, which is generated by: 前記第1の工程時、前記微結晶シリコン膜の結晶方位配列(111)に対する結晶方位配列(220)への成長比率が高くなるように被処理体近傍の温度を300〜350℃の範囲内に設定する請求項1〜3のいずれかに記載された半導体製造方法。   In the first step, the temperature in the vicinity of the object to be processed is within a range of 300 to 350 ° C. so that the growth ratio of the microcrystalline silicon film to the crystal orientation array (220) with respect to the crystal orientation array (111) increases. The semiconductor manufacturing method according to claim 1, wherein the semiconductor manufacturing method is set. 前記第1の工程時、前記微結晶シリコン膜の結晶方位配列(111)に対する結晶方位配列(220)への成長比率が高くなるように成膜ガスに水素ガスを混合させる請求項1〜4のいずれかに記載された半導体製造方法。   5. The hydrogen gas is mixed with the deposition gas so that the growth ratio of the microcrystalline silicon film to the crystal orientation array (220) with respect to the crystal orientation array (220) is increased in the first step. The semiconductor manufacturing method described in any one. 前記第2の工程は、前記微結晶シリコン膜を形成した後に実行される請求項1〜5のいずれかに記載された半導体製造方法。   The semiconductor manufacturing method according to claim 1, wherein the second step is performed after the microcrystalline silicon film is formed. 前記第2の工程は、パッシベーション層を形成する前に実行される請求項1〜6のいずれかに記載された半導体製造方法。   The semiconductor manufacturing method according to claim 1, wherein the second step is performed before forming the passivation layer. 前記高密度プラズマは、タイル状に形成された複数の誘電体板を透過して処理室内に供給されたマイクロ波のパワーを用いて所望のガスを励起させることにより生成される請求項1〜7のいずれかに記載された半導体製造方法。   The high-density plasma is generated by exciting a desired gas using the power of a microwave transmitted through a plurality of dielectric plates formed in a tile shape and supplied into a processing chamber. The semiconductor manufacturing method described in any one of. プロセス中、被処理体近傍の温度を600℃以下に制御する請求項1〜8のいずれかに記載された半導体製造方法。   The semiconductor manufacturing method according to claim 1, wherein the temperature in the vicinity of the object to be processed is controlled to 600 ° C. or lower during the process. 前記第1の工程前、前記微結晶シリコン膜の結晶方位配列(111)に対する結晶方位配列(220)への成長比率が高くなるように水素ガスを含む所定のガスを処理室内に導入する請求項1〜9のいずれかに記載された半導体製造方法。   A predetermined gas containing hydrogen gas is introduced into the processing chamber before the first step so that the growth ratio of the microcrystalline silicon film to the crystal orientation array (220) with respect to the crystal orientation array (111) increases. The semiconductor manufacturing method described in any one of 1-9. 請求項1〜10のいずれかに記載された半導体製造方法を用いて薄膜トランジスタを製造する半導体製造装置。   The semiconductor manufacturing apparatus which manufactures a thin-film transistor using the semiconductor manufacturing method described in any one of Claims 1-10. 請求項11に記載された半導体製造装置により製造された薄膜トランジスタを組み込んだ表示装置。   A display device incorporating a thin film transistor manufactured by the semiconductor manufacturing apparatus according to claim 11.
JP2007239646A 2007-09-14 2007-09-14 Semiconductor manufacturing method, semiconductor manufacturing apparatus, and display device Pending JP2009071163A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007239646A JP2009071163A (en) 2007-09-14 2007-09-14 Semiconductor manufacturing method, semiconductor manufacturing apparatus, and display device
KR1020107002509A KR101046625B1 (en) 2007-09-14 2008-09-09 Semiconductor manufacturing method, semiconductor manufacturing apparatus and display device
PCT/JP2008/066217 WO2009034963A1 (en) 2007-09-14 2008-09-09 Semiconductor manufacturing method, semiconductor manufacturing apparatus and display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007239646A JP2009071163A (en) 2007-09-14 2007-09-14 Semiconductor manufacturing method, semiconductor manufacturing apparatus, and display device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012204813A Division JP2013047388A (en) 2012-09-18 2012-09-18 Microcrystalline silicon film forming method, microcrystalline silicon film deposition apparatus, and display device

Publications (1)

Publication Number Publication Date
JP2009071163A true JP2009071163A (en) 2009-04-02

Family

ID=40451970

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007239646A Pending JP2009071163A (en) 2007-09-14 2007-09-14 Semiconductor manufacturing method, semiconductor manufacturing apparatus, and display device

Country Status (3)

Country Link
JP (1) JP2009071163A (en)
KR (1) KR101046625B1 (en)
WO (1) WO2009034963A1 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014030414A1 (en) * 2012-08-23 2014-02-27 東京エレクトロン株式会社 FILM FORMING APPARATUS, METHOD OF FORMING LOW-PERMITTIVITY FILM, SiCO FILM, AND DAMASCENE INTERCONNECT STRUCTURE
JP2015220418A (en) * 2014-05-21 2015-12-07 株式会社島津製作所 Thin film forming equipment
JP2016086178A (en) * 2009-07-17 2016-05-19 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
JP2022548051A (en) * 2019-09-13 2022-11-16 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ Treatment to improve crystal quality of thin films by hydrogen plasma and polarization
WO2023234150A1 (en) * 2022-05-31 2023-12-07 京セラ株式会社 Flow path structure, semiconductor production device, and flow path structure production method

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114127892A (en) * 2019-06-17 2022-03-01 应用材料公司 High density plasma CVD microcrystalline or amorphous Si film for display

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02159021A (en) * 1988-12-13 1990-06-19 Agency Of Ind Science & Technol Control of orientation of microcrystal
JPH04152626A (en) * 1990-10-17 1992-05-26 Seiko Epson Corp Manufacturing method of semiconductor device
JP2007048982A (en) * 2005-08-10 2007-02-22 Tokyo Electron Ltd Control method of plasma processing apparatus and plasma processing apparatus

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002371357A (en) * 2001-06-14 2002-12-26 Canon Inc Method for forming silicon-based thin film, silicon-based thin film and semiconductor element, and apparatus for forming silicon-based thin film
JP2005079312A (en) * 2003-08-29 2005-03-24 Mitsubishi Electric Corp Semiconductor device manufacturing method, semiconductor manufacturing apparatus used therefor, and liquid crystal display device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02159021A (en) * 1988-12-13 1990-06-19 Agency Of Ind Science & Technol Control of orientation of microcrystal
JPH04152626A (en) * 1990-10-17 1992-05-26 Seiko Epson Corp Manufacturing method of semiconductor device
JP2007048982A (en) * 2005-08-10 2007-02-22 Tokyo Electron Ltd Control method of plasma processing apparatus and plasma processing apparatus

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JPN6012035745; Chuan Jie Zhong: 'Effect of power density on the structure properties of microcrystalline silicon film prepared by hig' Thin Solid Films Volume 493, 20051222, Pages 54-59 *
JPN6012035747; Sang-Myeon Han: 'Hydrogenation of nanocrystallineSithin film transistors employing inductively coupled plasma chemica' Thin Solid Films Volume 515, 20070716, Pages 7442-7445 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016086178A (en) * 2009-07-17 2016-05-19 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
US10256291B2 (en) 2009-07-17 2019-04-09 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
WO2014030414A1 (en) * 2012-08-23 2014-02-27 東京エレクトロン株式会社 FILM FORMING APPARATUS, METHOD OF FORMING LOW-PERMITTIVITY FILM, SiCO FILM, AND DAMASCENE INTERCONNECT STRUCTURE
JP2014116576A (en) * 2012-08-23 2014-06-26 Tokyo Electron Ltd DEPOSITION DEVICE, METHOD FOR FORMING LOW DIELECTRIC CONSTANT FILM, SiCO FILM, AND DAMASCENE WIRING STRUCTURE
JP2015220418A (en) * 2014-05-21 2015-12-07 株式会社島津製作所 Thin film forming equipment
JP2022548051A (en) * 2019-09-13 2022-11-16 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ Treatment to improve crystal quality of thin films by hydrogen plasma and polarization
JP7690464B2 (en) 2019-09-13 2025-06-10 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ Treatment to improve the crystalline quality of thin films by hydrogen plasma and poling.
WO2023234150A1 (en) * 2022-05-31 2023-12-07 京セラ株式会社 Flow path structure, semiconductor production device, and flow path structure production method

Also Published As

Publication number Publication date
KR20100047859A (en) 2010-05-10
KR101046625B1 (en) 2011-07-05
WO2009034963A1 (en) 2009-03-19

Similar Documents

Publication Publication Date Title
US20240301584A1 (en) Method and apparatus for precleaning a substrate surface prior to epitaxial growth
US7011866B1 (en) Method and apparatus for film deposition
KR100348343B1 (en) Method of heat treatment and heat treatment apparatus for silicon oxide films
US20230377958A1 (en) Cluster processing system for forming a metal containing material
US6905920B2 (en) Method for fabrication of field-effect transistor to reduce defects at MOS interfaces formed at low temperature
CN107924825B (en) Method for manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP2000223425A (en) Substrate-processing device, gas-feeding method, and laser beam feeding method
KR101046625B1 (en) Semiconductor manufacturing method, semiconductor manufacturing apparatus and display device
JP3977455B2 (en) Method for manufacturing semiconductor device
US7833826B2 (en) Film formation method, thin-film transistor and solar battery
JP4200618B2 (en) Semiconductor film forming method and thin film semiconductor device manufacturing method
JP2001168029A (en) Semiconductor film forming method and thin film semiconductor device manufacturing method
WO2011040279A1 (en) Semiconductor device and method for manufacturing same
JP2008177419A (en) Silicon thin film formation method
JP2013047388A (en) Microcrystalline silicon film forming method, microcrystalline silicon film deposition apparatus, and display device
JP4001906B2 (en) Method for manufacturing semiconductor device
JP2008243965A (en) Semiconductor treatment apparatus and semiconductor treatment method
JP2000150389A (en) Plasma cvd device and manufacture of semiconductor device using the same
JP3680677B2 (en) Semiconductor element manufacturing apparatus and semiconductor element manufacturing method
KR102688353B1 (en) Apparatus and method for treating substrate
JP2001168055A (en) Semiconductor film forming method and thin film semiconductor device manufacturing method
JPH08339965A (en) Method for forming crystalline semiconductor film
JP3406386B2 (en) Single wafer type plasma CVD equipment
JP2002237600A (en) Method for manufacturing thin film transistor
KR20140148015A (en) Method of manufacturing a semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110701

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120717

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121211