[go: up one dir, main page]

JP2008228491A - Control method for inverter device - Google Patents

Control method for inverter device Download PDF

Info

Publication number
JP2008228491A
JP2008228491A JP2007065451A JP2007065451A JP2008228491A JP 2008228491 A JP2008228491 A JP 2008228491A JP 2007065451 A JP2007065451 A JP 2007065451A JP 2007065451 A JP2007065451 A JP 2007065451A JP 2008228491 A JP2008228491 A JP 2008228491A
Authority
JP
Japan
Prior art keywords
gate
arm
self
transformer
excited converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007065451A
Other languages
Japanese (ja)
Inventor
Takashi Yoneda
孝史 米田
Toyohiko Kiyohara
豊彦 清原
Yasuhiko Hosokawa
靖彦 細川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Mitsubishi Electric Industrial Systems Corp
Original Assignee
Toshiba Mitsubishi Electric Industrial Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Mitsubishi Electric Industrial Systems Corp filed Critical Toshiba Mitsubishi Electric Industrial Systems Corp
Priority to JP2007065451A priority Critical patent/JP2008228491A/en
Publication of JP2008228491A publication Critical patent/JP2008228491A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Inverter Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To suppress bias magnetization of a transformer caused by residual magnetic flux when gate deblocking a self-excited converter for supplying AC power to a load via the transformer, after gate blocking the self-excited converter. <P>SOLUTION: In the inverter device for supplying AC output to a load via a transformer, a first mode for simultaneously providing a gate pulse to the upper side arm of a first half bridge circuit and to the lower side arm of a second half bridge circuit which constitute the self-excited converter 1, and a second mode for simultaneously providing a gate pulse to the lower side arm of the first half bridge circuit and to the upper arm of the second half bridge circuit which constitute the self-excited converter 1, are operated alternately and repeatedly in normal operation. Furthermore, when it is detected that the AC output current, detected by an AC current detector 5 reaches an overcurrent protection level and one arm is, gate-deblocked after being gate blocked, the pulse width of the initial gate pulse to be provided to the other arm is shortened by only the period matching the residual magnetic flux of the transformer 3. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、直流入力側が直流電圧源に接続され、交流出力側が変圧器を介して負荷に接続される単相の自励式変換器において、ゲートブロック時に変圧器の偏磁を軽減するようにしたインバータ装置の制御方式に関する。   In the present invention, in a single-phase self-excited converter in which a DC input side is connected to a DC voltage source and an AC output side is connected to a load via a transformer, the bias magnetism of the transformer is reduced at the time of gate block. The present invention relates to a control method for an inverter device.

従来、自励式変換器により直流電圧を交流電圧に変換し、その出力を交流電力系統に供給するインバータ装置として、交流電力系統の異常発生時にゲートブロックしてその交流出力を停止し、交流電力系統の異常が解消されるとゲートデブロックして交流電力系統の電圧に同期した交流出力を再開する際、ゲートブロック時の残留磁束による変圧器の偏磁を防止するようにしたものがある(例えば,特許文献1参照)。   Conventionally, as an inverter device that converts a DC voltage to an AC voltage by a self-excited converter and supplies the output to the AC power system, the AC output is stopped by gate-blocking when an abnormality occurs in the AC power system. When the abnormality is resolved, the gate is deblocked and the AC output synchronized with the voltage of the AC power system is resumed. , See Patent Document 1).

このインバータ装置は、電圧位相検出回路により交流電力系統の電圧零の位相を検出し、この交流電力系統の電圧零のタイミングにて自励式変換器のゲートデブロックを実行することにより、変圧器の偏磁量の増大を抑制している。
特開2002−032132
This inverter device detects the phase of the voltage of the AC power system with a voltage phase detection circuit, and executes the gate deblocking of the self-excited converter at the timing of the voltage of the AC power system with zero voltage. An increase in the amount of bias is suppressed.
JP2002-032132

しかし、上記インバータ装置のように自励式変換器により直流電圧を交流電圧に変換し、その出力を交流電力系統に変圧器を介して供給する場合には、ゲートデブロック時における変圧器の偏磁量の増大を抑制できるが、自励式変換器により直流電圧を交流電圧に変換し、その出力を変圧器を介して負荷に供給する用途のインバータ装置の場合には、適用することができない。   However, when a DC voltage is converted into an AC voltage by a self-excited converter as in the above inverter device, and the output is supplied to the AC power system via a transformer, the bias of the transformer during gate deblocking Although an increase in the amount can be suppressed, it cannot be applied to an inverter device for converting a DC voltage into an AC voltage by a self-excited converter and supplying the output to a load via a transformer.

本発明は上記のような課題を解決するためになされたものであり、交流出力を負荷に変圧器を介して供給される用途のインバータ装置において,ゲートデブロック時に残留磁束による変圧器の偏磁を軽減することができるインバータ装置の制御方式を提供することを目的とする。   The present invention has been made to solve the above problems, and in an inverter device for use in which AC output is supplied to a load via a transformer, the bias of the transformer due to residual magnetic flux during gate deblocking. It is an object of the present invention to provide a control method for an inverter device that can reduce the noise.

本発明は上記の目的を達成するため、次のような手段によりインバータ装置を制御するものである。   In order to achieve the above object, the present invention controls an inverter device by the following means.

本発明は、自己消弧型のスイッチング素子とこのスイッチング素子にダイオードを逆並列に接続してなるアームを直列接続したハーフブリッジ回路を2個組み合わせて構成され、且つ直流入力側が直流電圧源に接続され、交流出力側が変圧器を介して負荷に接続される単相の自励式変換器と、
前記自励式変換器を所定のゲートパルスパターンにて動作させ、指令値に応じた電圧を交流側に出力させる制御手段を具備してなるインバータ装置であって、前記自励式変換器より前記変圧器を介して負荷に流れる電流を検出する交流電流検出手段を設け、上記制御手段は、上記制御手段は、通常運転状態にあるときは第1のハーフブリッジ回路の上側アーム及び第2のハーフブリッジ回路の下側アームに対して同時にゲートパルスを与える第1のモードと、前記第1のハーフブリッジ回路の下側アーム及び前記第2のハーフブリッジ回路の上側アームに対して同時にゲートパルスを与える第2のモードとを交互に繰返し動作させ、かつ、前記交流電流検出手段により検出された前記自励式変換器の交流出力電流が予め設定された過電流保護レベルに達すると一方のアームをゲートブロックし、その後ゲートデブロックするに際して前記変圧器の残留磁束に見合った期間だけ、もう一方のアームに与える最初のゲートパルスのパルス幅を短くする。
The present invention is configured by combining two self-extinguishing switching elements and two half-bridge circuits in which an arm formed by connecting a diode in reverse parallel to the switching element is connected in series, and the DC input side is connected to a DC voltage source. A single-phase self-excited converter whose AC output side is connected to a load via a transformer;
An inverter device comprising control means for operating the self-excited converter in a predetermined gate pulse pattern and outputting a voltage corresponding to a command value to an alternating current side, wherein the transformer includes the transformer from the self-excited converter AC current detecting means for detecting a current flowing through the load via the control means is provided, and the control means is configured such that when the control means is in a normal operation state, the upper arm of the first half bridge circuit and the second half bridge circuit A first mode in which a gate pulse is simultaneously applied to the lower arm of the second half, and a second mode in which a gate pulse is simultaneously applied to the lower arm of the first half bridge circuit and the upper arm of the second half bridge circuit. Overcurrent protection in which the AC output current of the self-excited converter detected by the AC current detecting means is set in advance. And gate blocking one arm to reach the bell, then for a period commensurate with the residual magnetic flux of the transformer when gate deblocking, to shorten the pulse width of the first gate pulse applied to the other arm.

本発明によれば、交流出力を負荷に変圧器を介して供給する用途のインバータ装置において、ゲートデブロック時に残留磁束による変圧器の偏磁を軽減し、過大な突入電流によって自励式変換器が重故障トリップになることを防止できる。   According to the present invention, in an inverter device for supplying AC output to a load via a transformer, the bias of the transformer due to residual magnetic flux is reduced during gate deblocking, and the self-excited converter is caused by excessive inrush current. It is possible to prevent a serious failure trip.

以下本発明の実施形態について図面を参照して説明する。   Embodiments of the present invention will be described below with reference to the drawings.

図1は本発明によるインバータ装置の制御方式を説明するための第1の実施形態を示す回路構成図である。   FIG. 1 is a circuit configuration diagram showing a first embodiment for explaining a control method of an inverter device according to the present invention.

図1において、1は自己消弧型のスイッチング素子とこのスイッチング素子にダイオードを逆並列に接続してなるアーム1a,1b,1c,1dを直列接続したハーフブリッジ回路を2個組み合わせて構成された単相の電圧型自励式変換器で、この電圧型自励式変換器1の直流入力端子間に直流電圧源2が接続され、交流出力端には変圧器3を介して負荷4が接続される。   In FIG. 1, reference numeral 1 is a combination of two self-extinguishing switching elements and two half-bridge circuits in which arms 1a, 1b, 1c, and 1d formed by connecting diodes in anti-parallel to the switching elements are connected in series. In a single-phase voltage type self-excited converter, a DC voltage source 2 is connected between the DC input terminals of the voltage type self-excited converter 1, and a load 4 is connected to the AC output terminal via a transformer 3. .

また、5は自励式変換器1と変圧器3との間を結ぶ線路に設けられた電流検出器、6はこの電流検出器5により検出された交流出力電流と運転指令7が入力される制御回路で、この制御回路6は運転指令7に基づき、ゲート発振指令8を出力するものである。   Reference numeral 5 denotes a current detector provided on a line connecting the self-excited converter 1 and the transformer 3, and reference numeral 6 denotes a control in which an AC output current detected by the current detector 5 and an operation command 7 are input. In the circuit, the control circuit 6 outputs a gate oscillation command 8 based on the operation command 7.

さらに、9はゲートパルスの同期信号を出力する発振器、10は制御回路6より入力されるゲート発振指令8と発振器9より入力される同期信号により、ゲートブロックタイミング及びゲートデブロックタイミングを演算するゲートタイミング演算装置、11はゲートタイミング演算装置10より与えられるゲートブロックタイミング信号及びゲートデブロックタイミング信号を増幅して自励式変換器1に与えるゲートパルス増幅回路である。   Further, 9 is an oscillator that outputs a synchronization signal of a gate pulse, and 10 is a gate that calculates gate block timing and gate deblock timing based on a gate oscillation command 8 input from the control circuit 6 and a synchronization signal input from the oscillator 9. A timing arithmetic unit 11 is a gate pulse amplifier circuit that amplifies the gate block timing signal and the gate deblock timing signal given from the gate timing arithmetic unit 10 and gives them to the self-excited converter 1.

図中、Vは自励式変換器1の交流端子間の電圧である。   In the figure, V is a voltage between AC terminals of the self-excited converter 1.

次に上記のように構成されたインバータ装置の制御方式の動作について図2を参照して説明する。   Next, the operation of the control method of the inverter device configured as described above will be described with reference to FIG.

図2において,(a)は発振器9より出力される同期信号、(b)は自励式変換器1の交流端子間の電圧V、(c)は変圧器3の磁束レベル、(d)は電流検出器5により検出される電流、(e)は自励式変換器1のアーム1aに、(f)は同じくアーム1bに、(g)は同じくアーム1cに、(h)は同じくアーム1dにそれぞれ与えられるゲート信号を示したものである。   2, (a) is a synchronizing signal output from the oscillator 9, (b) is a voltage V between the AC terminals of the self-excited converter 1, (c) is a magnetic flux level of the transformer 3, and (d) is a current. Current detected by the detector 5, (e) to the arm 1a of the self-excited converter 1, (f) to the same arm 1b, (g) to the same arm 1c, (h) to the same arm 1d, respectively. The gate signal to be given is shown.

なお、図2に示す例は、インバータ装置が過電流を検出してゲートブロックし、その後ゲートデブロックする場合の一連の動作について説明するためのものである。   The example shown in FIG. 2 is for explaining a series of operations in the case where the inverter device detects an overcurrent, performs gate blocking, and then performs gate deblocking.

まず、図2の時刻t21以前の通常運転状態について述べる。   First, the normal operation state before time t21 in FIG. 2 will be described.

制御回路6に運転指令7が与えられると、制御回路6はゲート発振指令8をゲートタイミング演算装置10に与える。ゲートタイミング演算装置10は、発振器9の同期信号に基づき、ゲートパルス増幅回路11を介して自励式変換器1に対してゲートパルスを与える。これにより、自励式変換器1は直流電圧源2の直流電圧を交流電圧に変換し、変圧器3を介して負荷4に交流電力を供給する。   When the operation command 7 is given to the control circuit 6, the control circuit 6 gives the gate oscillation command 8 to the gate timing arithmetic device 10. The gate timing arithmetic unit 10 gives a gate pulse to the self-excited converter 1 through the gate pulse amplifier circuit 11 based on the synchronization signal of the oscillator 9. As a result, the self-excited converter 1 converts the DC voltage of the DC voltage source 2 into an AC voltage and supplies AC power to the load 4 via the transformer 3.

このとき、自励式変換器1には、アーム1a,1d及びアーム1b,1cの組み合わせで(a)に示す発振器9の同期信号に同期して(e),(f),(g),(h)に示すように交互にゲートパルスが供給される。   At this time, in the self-excited converter 1, the combination of the arms 1a and 1d and the arms 1b and 1c is synchronized with the synchronizing signal of the oscillator 9 shown in (a) (e), (f), (g), ( As shown in h), gate pulses are alternately supplied.

このことにより,自励式変換器1の交流出力電圧は波形(b)に示すような矩形波となる。この場合、負荷4が誘導性負荷の場合,電流検出器5により検出される電流は、(d)に示すような鋸波となる。また、変圧器3の磁束レベルは、上記(b)の矩形波電圧に従って波形(c)に示すように変化している。   As a result, the AC output voltage of the self-excited converter 1 becomes a rectangular wave as shown in the waveform (b). In this case, when the load 4 is an inductive load, the current detected by the current detector 5 is a sawtooth wave as shown in (d). Further, the magnetic flux level of the transformer 3 changes as shown in the waveform (c) in accordance with the rectangular wave voltage of the above (b).

次に時刻t21で過電流が流れた場合の動作について述べる。   Next, the operation when an overcurrent flows at time t21 will be described.

いま、例えばアーム1a及び1dが導通状態である時刻t21において、(d)に示すように電流検出器5により検出された交流出力電流が制御回路6に設定された過電流保護レベルに達すると、制御回路6はアーム1a、もしくはアーム1dのどちらかのゲートパルスを停止する。この例では、図2の(e)に示すようにアーム1aをゲートブロックしている。   For example, at the time t21 when the arms 1a and 1d are in the conductive state, when the AC output current detected by the current detector 5 reaches the overcurrent protection level set in the control circuit 6 as shown in (d), The control circuit 6 stops the gate pulse of either the arm 1a or the arm 1d. In this example, the arm 1a is gate-blocked as shown in FIG.

これにより、アーム1aの自己消弧型スイッチング素子のゲート期間が(e)に示す期間T21だけ短縮されることになる。このアーム1aのゲートブロックにより、(b)に示す出力電圧は零になるため、変圧器3の磁束レベルは(c)に示すようにアーム1aのゲートブロック時点で保持される。   As a result, the gate period of the self-extinguishing switching element of the arm 1a is shortened by a period T21 shown in (e). Since the output voltage shown in (b) becomes zero by the gate block of the arm 1a, the magnetic flux level of the transformer 3 is held at the time of the gate block of the arm 1a as shown in (c).

次に制御回路6は、ゲートブロック後の次のサイクルで、まず、もう一方のアーム1b,1cにデブロックした後、最初のゲートパルスを与える。ゲートパルスを与えるタイミングは発振器9が出力する同期信号と同期するが、ゲートタイミング演算回路10は先のゲートブロックにより短縮されたアーム1a,1dのゲート期間(期間T21)と同じ長さの期間((f)の期間T22)だけ,最初のゲートパルスを与えるタイミングを遅らせてゲート導通期間を短縮する。   Next, in the next cycle after the gate block, the control circuit 6 first deblocks the other arms 1b and 1c and then gives the first gate pulse. The timing for applying the gate pulse is synchronized with the synchronization signal output from the oscillator 9, but the gate timing arithmetic circuit 10 has a period (the period T21) of the same length as the gate period (period T21) of the arms 1a and 1d shortened by the previous gate block. Only in the period T22) of (f), the timing for applying the first gate pulse is delayed to shorten the gate conduction period.

したがって、ゲートデブロックにより、変圧器3の磁束レベルが増加し始めるが、ゲートパルス幅が短縮されているため、(c)に示すように磁束が過剰に偏磁することはない。もしゲートデブロックの際、最初のゲートパルス幅を短縮しないと、鉄心の飽和による大きな突入電流が流れる恐れがあり,自励式変換器1に流れる過電流を再び検出してゲートブロックする可能性がある。   Therefore, although the magnetic flux level of the transformer 3 starts to increase due to the gate deblocking, the gate pulse width is shortened, so that the magnetic flux is not excessively demagnetized as shown in (c). If the initial gate pulse width is not shortened during gate deblocking, there is a possibility that a large inrush current will flow due to saturation of the iron core, and there is a possibility that the overcurrent flowing through the self-excited converter 1 will be detected again and gate blocked. is there.

このように第1の実施形態においては、ゲートブロック後にゲートデブロックする際の最初に導通するアームのゲート導通期間を短縮することにより,変圧器3が過剰に偏磁することを防止できると共に、変圧器鉄心の飽和による過大な突入電流により再び自励式変換器1がゲートブロック停止する危険性が低減するので、運転継続性の高いインバータ装置を得ることができる。   As described above, in the first embodiment, it is possible to prevent the transformer 3 from being excessively demagnetized by shortening the gate conduction period of the first conducting arm when the gate is deblocked after the gate block. Since the risk of the self-excited converter 1 stopping the gate block again due to an excessive inrush current due to saturation of the transformer core is reduced, an inverter device with high operation continuity can be obtained.

図3は本発明によるインバータ装置の制御方式の第2の実施形態におけるタイムチャートを示す図であり、回路構成図については図1と同様なので、ここではその説明を省略する。   FIG. 3 is a diagram showing a time chart in the second embodiment of the control method of the inverter device according to the present invention, and the circuit configuration diagram is the same as FIG.

第1の実施形態では、図2の時刻t21に導通していたアーム1a,1cのうち、一方のアームのみゲートブロックする場合であるが、第2の実施形態においては両方のアームともゲートブロックするようにしたものである。   In the first embodiment, only one of the arms 1a and 1c that has been conducting at time t21 in FIG. 2 is gate-blocked. However, in the second embodiment, both arms are gate-blocked. It is what I did.

すなわち、図3に示すようにアーム1a及び1dが導通状態である時刻t31において、(d)に示すように電流検出器5により検出された交流出力電流が制御回路6に設定された過電流保護レベルに達すると、制御回路6はアーム1a及びアーム1dのゲートパルスを同時に停止する。   That is, at time t31 when the arms 1a and 1d are in the conductive state as shown in FIG. 3, the overcurrent protection in which the AC output current detected by the current detector 5 is set in the control circuit 6 as shown in (d). When the level is reached, the control circuit 6 simultaneously stops the gate pulses of the arm 1a and the arm 1d.

これにより、アーム1a及びアーム1dの自己消弧型スイッチング素子のゲート期間が(e)に示す期間T31だけ短縮されることになる。ゲートパルスを停止すると、アーム1b,1cの逆並列ダイオードが導通するため、(b)に示すように逆並列ダイオードが導通している期間T32だけ電圧が印加され、変圧器3の磁束は(c)に示すように電圧が零になった時点で保持される。   As a result, the gate period of the self-extinguishing switching elements of the arm 1a and the arm 1d is shortened by a period T31 shown in FIG. When the gate pulse is stopped, the antiparallel diodes of the arms 1b and 1c are turned on, so that a voltage is applied only during the period T32 during which the antiparallel diode is turned on as shown in (b), and the magnetic flux of the transformer 3 is (c As shown in (), it is held when the voltage becomes zero.

次に制御回路6は、ゲートブロック後の次のサイクルで、まず、もう一方のアーム1b,1cにデブロックした後、最初のゲートパルスを与える。ゲートパルスを与えるタイミングは発振器9が出力する同期信号と同期するが、ゲートタイミング演算回路10は先のゲートブロックにより短縮されたアーム1a,1dのゲート期間(期間T31)にアーム1a,1dの逆並列ダイオードが導通して電圧が印加されていた期間(期間T32)に見合う時間を加えた期間((f)の期間T33)だけ、最初のゲートパルスを与えるタイミングを遅らせてゲート導通期間を短縮する。   Next, in the next cycle after the gate block, the control circuit 6 first deblocks the other arms 1b and 1c and then gives the first gate pulse. The timing of applying the gate pulse is synchronized with the synchronizing signal output from the oscillator 9, but the gate timing arithmetic circuit 10 is the reverse of the arms 1a and 1d during the gate period (period T31) of the arms 1a and 1d shortened by the previous gate block. The gate conduction period is shortened by delaying the timing of applying the first gate pulse only during a period (period T33 of (f)) in which a time commensurate with the period during which the parallel diodes are conducting and the voltage is applied (period T32). .

したがって、ゲートデブロックにより、変圧器3の磁束レベルが増加し始めるが、期間T31及びT32を考慮してゲートパルス幅が短縮されているため、(c)に示すように磁束が過剰に偏磁することはない。   Accordingly, the magnetic flux level of the transformer 3 starts to increase due to the gate deblocking. However, since the gate pulse width is shortened in consideration of the periods T31 and T32, the magnetic flux is excessively demagnetized as shown in (c). Never do.

このような構成のインバータ装置の制御方式においても、第1の実施形態と同じ効果を得ることができる。   Also in the control method of the inverter device having such a configuration, the same effect as that of the first embodiment can be obtained.

本発明によるインバータ装置の制御方式を説明するための第1の実施形態を示す回路構成図。The circuit block diagram which shows 1st Embodiment for demonstrating the control system of the inverter apparatus by this invention. 同実施形態における各部の波形を示すタイムチャート。The time chart which shows the waveform of each part in the embodiment. 本発明の第2の実施形態における各部の波形を示すタイムチャート。The time chart which shows the waveform of each part in the 2nd Embodiment of this invention.

符号の説明Explanation of symbols

1…単相の電圧型自励式変換器、1a,1b,1c,1d…自己消弧型のスイッチング素子とこのスイッチング素子にダイオードを逆並列に接続してなるアーム、2…直流電圧源、3…変圧器、4…負荷、5…電流検出器、6…制御回路、7…運転指令、8…ゲート発振指令、9…発振器、10…ゲートタイミング演算回路、11…ゲートパルス増幅回路   DESCRIPTION OF SYMBOLS 1 ... Single-phase voltage type self-excited converter, 1a, 1b, 1c, 1d ... Self-extinguishing type switching element and an arm formed by connecting a diode to this switching element in antiparallel, 2 ... DC voltage source, 3 ... Transformer, 4 ... Load, 5 ... Current detector, 6 ... Control circuit, 7 ... Operation command, 8 ... Gate oscillation command, 9 ... Oscillator, 10 ... Gate timing arithmetic circuit, 11 ... Gate pulse amplification circuit

Claims (3)

自己消弧型のスイッチング素子とこのスイッチング素子にダイオードを逆並列に接続してなるアームを直列接続したハーフブリッジ回路を2個組み合わせて構成され、且つ直流入力側が直流電圧源に接続され、交流出力側が変圧器を介して負荷に接続される単相の自励式変換器と、
前記自励式変換器を所定のゲートパルスパターンにて動作させ、指令値に応じた電圧を交流側に出力させる制御手段を具備してなるインバータ装置であって、
前記自励式変換器より前記変圧器を介して負荷に流れる電流を検出する交流電流検出手段を設け、
上記制御手段は、通常運転状態にあるときは第1のハーフブリッジ回路の上側アーム及び第2のハーフブリッジ回路の下側アームに対して同時にゲートパルスを与える第1のモードと、前記第1のハーフブリッジ回路の下側アーム及び前記第2のハーフブリッジ回路の上側アームに対して同時にゲートパルスを与える第2のモードとを交互に繰返し動作させ、かつ、前記交流電流検出手段により検出された前記自励式変換器の交流出力電流が予め設定された過電流保護レベルに達すると一方のアームをゲートブロックし、その後ゲートデブロックするに際して前記変圧器の残留磁束に見合った期間だけ、もう一方のアームに与える最初のゲートパルスのパルス幅を短くすることを特徴とするインバータ装置の制御方式。
Constructed by combining two self-extinguishing type switching elements and two half-bridge circuits in series of arms made by connecting diodes in anti-parallel to the switching elements, and the DC input side is connected to a DC voltage source for AC output A single-phase self-excited converter whose side is connected to the load via a transformer;
An inverter device comprising a control means for operating the self-excited converter with a predetermined gate pulse pattern and outputting a voltage corresponding to a command value to the AC side,
AC current detecting means for detecting a current flowing through a load from the self-excited converter through the transformer is provided,
The control means includes a first mode for simultaneously applying a gate pulse to the upper arm of the first half-bridge circuit and the lower arm of the second half-bridge circuit when in the normal operation state; The second mode in which gate pulses are simultaneously applied to the lower arm of the half bridge circuit and the upper arm of the second half bridge circuit are alternately and repeatedly operated, and the AC current detecting means detects the second mode. When the AC output current of the self-excited converter reaches a preset overcurrent protection level, one arm is gate-blocked, and then the other arm is only for a period commensurate with the residual magnetic flux of the transformer when the gate is deblocked. A control method for an inverter device, characterized by shortening the pulse width of the first gate pulse given to.
制御手段は、ゲートブロックの際に減少した当該アームの導通期間と等しい期間だけ、ゲートデブロック時にもう一方のアームに与える最初のゲートパルスのパルス幅を短くすることを特徴とする請求項1記載のインバータ装置の制御方式。   The control means shortens the pulse width of the first gate pulse applied to the other arm during the gate deblocking by a period equal to the conduction period of the arm reduced during the gate block. Inverter control method. 制御手段は、ゲートブロックの際に減少した当該アームの導通期間及びその後の逆並列ダイオード導通期間に見合う期間だけ、ゲートデブロック時にもう一方のアームに与える最初のパルス幅を短くすることを特徴とする請求項1記載のインバータ装置の制御方式。   The control means is characterized in that the initial pulse width given to the other arm during gate deblocking is shortened only during a period commensurate with the conduction period of the arm reduced during the gate block and the subsequent antiparallel diode conduction period. The control method of the inverter device according to claim 1.
JP2007065451A 2007-03-14 2007-03-14 Control method for inverter device Pending JP2008228491A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007065451A JP2008228491A (en) 2007-03-14 2007-03-14 Control method for inverter device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007065451A JP2008228491A (en) 2007-03-14 2007-03-14 Control method for inverter device

Publications (1)

Publication Number Publication Date
JP2008228491A true JP2008228491A (en) 2008-09-25

Family

ID=39846444

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007065451A Pending JP2008228491A (en) 2007-03-14 2007-03-14 Control method for inverter device

Country Status (1)

Country Link
JP (1) JP2008228491A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010161842A (en) * 2009-01-06 2010-07-22 Fuji Electric Systems Co Ltd Power conversion device
JP2010161843A (en) * 2009-01-06 2010-07-22 Fuji Electric Systems Co Ltd Power conversion device
JP2016220315A (en) * 2015-05-15 2016-12-22 株式会社デンソー Power converter control device
JP2017028791A (en) * 2015-07-17 2017-02-02 東芝三菱電機産業システム株式会社 Power converter
CN106772152A (en) * 2016-11-25 2017-05-31 国网上海市电力公司 A kind of measuring method of transformer core remanent magnetism
EP3182544A4 (en) * 2015-04-30 2017-12-06 Huawei Technologies Co. Ltd. Digital power supply protection circuit and device
CN110492773A (en) * 2019-08-19 2019-11-22 佛山市众盈电子有限公司 A kind of inverter circuit
CN115224740A (en) * 2022-09-19 2022-10-21 深圳鹏城新能科技有限公司 Inverter with split-phase and multi-mode single-phase output switching and method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59226666A (en) * 1983-06-03 1984-12-19 Hitachi Ltd Overload protection device for inverter equipment
JP2007020243A (en) * 2005-07-05 2007-01-25 Daihen Corp Inverter power supply

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59226666A (en) * 1983-06-03 1984-12-19 Hitachi Ltd Overload protection device for inverter equipment
JP2007020243A (en) * 2005-07-05 2007-01-25 Daihen Corp Inverter power supply

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010161842A (en) * 2009-01-06 2010-07-22 Fuji Electric Systems Co Ltd Power conversion device
JP2010161843A (en) * 2009-01-06 2010-07-22 Fuji Electric Systems Co Ltd Power conversion device
EP3182544A4 (en) * 2015-04-30 2017-12-06 Huawei Technologies Co. Ltd. Digital power supply protection circuit and device
US10298007B2 (en) 2015-04-30 2019-05-21 Huawei Technologies Co., Ltd. Digital power supply protection circuit, and apparatus
JP2016220315A (en) * 2015-05-15 2016-12-22 株式会社デンソー Power converter control device
JP2017028791A (en) * 2015-07-17 2017-02-02 東芝三菱電機産業システム株式会社 Power converter
CN106772152A (en) * 2016-11-25 2017-05-31 国网上海市电力公司 A kind of measuring method of transformer core remanent magnetism
CN110492773A (en) * 2019-08-19 2019-11-22 佛山市众盈电子有限公司 A kind of inverter circuit
CN115224740A (en) * 2022-09-19 2022-10-21 深圳鹏城新能科技有限公司 Inverter with split-phase and multi-mode single-phase output switching and method

Similar Documents

Publication Publication Date Title
JP2008228491A (en) Control method for inverter device
JP6190059B2 (en) Uninterruptible power system
JP6224831B2 (en) Uninterruptible power system
Rastogi et al. Mode analysis, transformer saturation, and fault diagnosis technique for an open-circuit fault in a three-phase DAB converter
KR102386628B1 (en) AC switch and uninterruptible power supply including same and net low compensation device
CN101123402B (en) Control device for semiconductor power converter
US11664721B2 (en) Multiphase interleaved forward power converters including clamping circuits
JP5444774B2 (en) Uninterruptible power supply system
JP4591198B2 (en) Magnetic field detector for DC-DC converter
JP4640361B2 (en) Parallel compensation type instantaneous voltage drop power failure countermeasure device and instantaneous power failure / power failure countermeasure method, series compensation type instantaneous voltage drop countermeasure device and instantaneous power failure countermeasure method, parallel connection type AC / DC converter with independent operation function and AC / DC conversion method thereof
JP2019146475A (en) Apparatus and methods to reduce current transient during power mode transfer in uninterruptible power supply
JP6560592B2 (en) CONTROL DEVICE AND CONTROL METHOD FOR POWER CONVERSION DEVICE, AND POWER CONVERSION SYSTEM
JP2009107544A (en) Control method for switching on different power supply in switching section of AC electric railway
JP5955644B2 (en) Inverter gate control circuit and inverter power supply device having the inverter gate control circuit
KR20130016021A (en) Instrument transformer and ferroresonance suppression circuit
JP6016720B2 (en) Power conversion device and power conversion method
JPH11289775A (en) Power converter
JP7051575B2 (en) Controls, self-excited power transducer control methods, and programs
JP6352864B2 (en) Power converter
JPH10171543A (en) Power converter
JP4489912B2 (en) Power converter
JP2006136107A (en) Semiconductor power conversion device and method for controlling bias
RU2570894C2 (en) Converter control method
JP3767899B2 (en) Interconnected inverter device
JP2011166940A (en) Power supply apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111115

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120321