[go: up one dir, main page]

JP2008251750A - 電気接続用バンプ形成方法 - Google Patents

電気接続用バンプ形成方法 Download PDF

Info

Publication number
JP2008251750A
JP2008251750A JP2007089878A JP2007089878A JP2008251750A JP 2008251750 A JP2008251750 A JP 2008251750A JP 2007089878 A JP2007089878 A JP 2007089878A JP 2007089878 A JP2007089878 A JP 2007089878A JP 2008251750 A JP2008251750 A JP 2008251750A
Authority
JP
Japan
Prior art keywords
bump
film
wiring
forming
mold film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007089878A
Other languages
English (en)
Inventor
Atsuo Hattori
敦夫 服部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP2007089878A priority Critical patent/JP2008251750A/ja
Publication of JP2008251750A publication Critical patent/JP2008251750A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 微細な電気接続用バンプを用いて常温下で小さな力で接続される電子部品間の電気的な接続状態を安定化し、バンプの形成コストを低減することを目的とする。
【解決手段】 上記目的を達成するための電気接続用バンプ形成方法は、基板上に形成された配線が露出する通孔を有する膜であるモールド膜を前記基板上に形成し、前記配線に接合されるとともに前記モールド膜の前記通孔を充填する導電膜であるバンプ原形を形成し、前記モールド膜を表層から前記配線が露出しない位置まで除去し、前記モールド膜が除去されることによって露出した前記バンプ原形の部分である先端部をイオンミリングにより先鋭化して錐体部を形成する、ことを含む。
【選択図】図3

Description

本発明は電気接続用バンプ形成方法に関する。
従来、異方性導電フィルム(ACF)等の柔軟なフィルム型インターポーザーに電子部品の電気接続用バンプ(以下、単にバンプともいう。)の平坦な頂面を接触させ、異方性導電フィルム等に混入している金属粒子を接続対象の部品の配線に突き刺すことにより2つの部品を電気的に接続する方法が知られている。この方法では、接続抵抗がバンプ頂面の平坦度に依存するために接続抵抗が不安定になり、また、高い荷重や熱を加えて接合する必要があるために部品を損傷するおそれがある。
特許文献1、2、3にはバンプを先鋭化することによりこれらの問題を解決する技術が記載されている。
特開2001−267359号公報 特許3370842号公報 特開2004−363176号公報
しかし、特許文献1、2、3に記載された技術では、機械加工によってバンプを先鋭化したり、薄膜積層構造のバンプの表層面積を小さくしたり、インクジェット印刷によってバンプを形成したりするため、次の問題がある。機械加工によってバンプを先鋭化すると、バンプの形状再現性が悪くなるため歩留まりが低下するとともにバンプ毎の機械加工では製造コストが高くなる。薄膜積層構造のバンプの表層面積を小さくするとしても、先端が平坦になるためバンプの先鋭度に限度がある。インクジェット印刷では、スラリーの粘性だけで高い先鋭度を実現することは困難である。
本発明は、これらの問題を解決するために創作されたものであって、微細な電気接続用バンプを用いて常温下で小さな力で接続される電子部品間の電気的な接続状態を安定化し、バンプの形成コストを低減することを目的とする。
(1)上記目的を達成するための電気接続用バンプ形成方法は、基板上に形成された配線が露出する通孔を有する膜であるモールド膜を前記基板上に形成し、前記配線に接合されるとともに前記モールド膜の前記通孔を充填する導電膜であるバンプ原形を形成し、前記モールド膜を表層から前記配線が露出しない位置まで除去し、前記モールド膜が除去されることによって露出した前記バンプ原形の部分である先端部をイオンミリングにより先鋭化して錐体部を形成する、ことを含む。
本明細書において配線は電極パッドを含む配線要素という意味で用いる。また、イオンミリングとは、対象面での化学反応を必要とせず、イオンボンバードメントによって浸食が進行する表面処理を意味する。イオンミリングでは一般にイオンの突入方向に対して傾いた方向で最も浸食速度が高くなる。したがって、この方法によると、先鋭で微細なバンプを形成することができる。またこの方法によると、バンプ原形の間隔が狭くてもバンプ原形を先鋭化することができる。また、イオンミリングでは配線上に形成されている多数のバンプ原形を一度に先鋭化できるため、この方法によると先鋭で微細なバンプの製造コストを低減できる。またイオンミリングは、対象面における浸食速度の偏りが小さく、浸食可能な材料も幅広く存在する。このように形成された先鋭なバンプを接続対象部品の配線に直接突き刺すことにより部品間の電気的な接続を安定化することができるし、接合に必要な加重を低減することができるし、接合時に加熱する必要がなくなる。またこのように形成された先鋭なバンプを接続対象部品に突き刺すことにより接続対象部品の中間層に形成されている配線や表裏両面に形成されている配線や電極とバンプとを電気的に接続することもできる。バンプ原形は、単層膜で構成されていてもよいし、複層膜で構成されていてもよい。
(2)上記目的を達成するための電気接続用バンプ形成方法において、前記錐体部を形成した後に、前記バンプ原形の前記錐体部以外の部分である柱体部が少なくとも露出するまで前記モールド膜を除去してもよい。
錐体部を形成した後に柱体部を露出させることにより、イオンミリングの際に柱体部が変形するのを防ぐことができる。具体的には例えば、柱体部を構成する導電材料と基板を構成する絶縁材料との混合物(高抵抗材料)が柱体部に付着することから柱体部を保護することができ、錐体部を形成する際に柱体部が変形することを防止することができる。また、錐体部を形成した後に柱体部を露出させることにより、イオンミリングによる基板や配線の薄膜化を防止することができる。
(3)上記目的を達成するための電気接続用バンプ形成方法において、前記バンプ原形は、前記柱体部を形成するための第一の導電膜と、前記錐体部を形成するための前記第一の導電膜と材質の異なる第二の導電膜とで構成され、前記柱体部を露出させた後に、等方性エッチングにより前記柱体部を選択的に細めてもよい。
材質の異なる二層の導電膜を用いて柱体部を選択的にエッチングすることにより、バンプは鏃形になる。したがってこの場合、接合強度が高いバンプを形成することができる。
(4)上記目的を達成するための電気接続用バンプ形成方法において、前記通孔を前記配線からはみ出すように形成してもよい。
この場合、配線の幅より錐体部の径を大きく形成することができる。また、通孔が配線からはみ出さないように形成する場合よりも、太い柱体部を形成することができる。
(5)上記目的を達成するための電気接続用バンプ形成方法において、前記錐体部が形成された後、前記モールド膜を除去して前記柱体部を露出させる前に、露出している前記錐体部の側面を覆う保護膜を形成し、前記モールド膜を除去することにより露出した前記柱体部を等方性エッチングにより選択的に細めてもよい。
この場合、柱体部と錐体部とが同じ材質の膜で構成される場合であっても、この保護膜により鏃形のバンプを形成することができる。
(6)上記目的を達成するための電気接続用バンプ形成方法において、前記保護膜は、バンプ先端の錐形状を保つ程度に薄く形成され、前記柱体部を選択的に細めた後も残存させてもよい。
バンプの完成状態においても保護膜を残存させることにより、バンプの製造コストを低減しつつ、バンプを高機能化させることができる。例えば、低抵抗率性と耐腐食性を両立させることができる。
(7)上記目的を達成するための電気接続用バンプ形成方法において、前記モールド膜が前記配線の表面に一部残存するように前記モールド膜を等方性エッチングにより除去してもよい。
この場合、バンプの剥離耐性を高めることができる。
尚、請求項において「〜上に」というときは、技術的な阻害要因がない限りにおいて「上に中間物を介在させずに」と「〜上に中間物を介在させて」の両方を意味する。また、請求項に記載された動作の順序は、技術的な阻害要因がない限りにおいて記載順に限定されず、同時に実行されても良いし、記載順の逆順に実行されても良いし、連続した順序で実行されなくても良い。
以下、本発明の実施の形態を添付図面を参照しながら以下の順に説明する。尚、各図において対応する構成要素には同一の符号が付され、重複する説明は省略される。
***************
1.第一実施形態
2.第二実施形態
3.第三実施形態
4.第四実施形態
5.第五実施形態
6.第六実施形態
7.第七実施形態
8.第八実施形態
9.電子部品の接続方法
10.他の実施形態
***************
1.第一実施形態
図1から図4は、本発明による電気接続用バンプ形成方法の第一実施形態を示す模式的な断面図である。各図において分図(A)と分図(B)とは分図内において互いに直交する断面をそれぞれ示している。
はじめに、図1に示すように配線11が形成された基板10の表面にモールド膜12を形成する。配線11は、シード膜111とめっき膜112とからなる複層膜構造でもよいし、単層膜構造であってもよい。配線11の材料にはCu、Ni、Ag、Au、Ni合金などが用いられる。
モールド膜12は、バンプを形成するための型として用いる膜であり、その形成方法は例えば次の通りである。はじめに基板10および配線11の表面全体に化学増幅型ネガレジストなどの感光性樹脂を塗布し、プリベークした後に、フォトマスクを用いた露光と現像によって配線11が露出する通孔120が形成される。通孔120の断面は円形でも矩形でも良い。バンプの高さを決めるモールド膜12の厚さは例えば5μmでも、100μmでもよい。
次に図2に示すように、湿式めっきによって配線11の表面から第一の導電膜1330、第二の導電膜1320を順に成長させる。その結果、モールド膜12の通孔120は導電性の堆積膜によって充填されるとともに、配線11に接合されるバンプ原形131が形成される。導電膜1330の材料には例えばNi、Ni合金、導電膜1320の材料には例えばCu、Cu合金などが用いられる。Ni合金としては、例えばNiFe、NiMo、NiW、NiMn、NiP等が用いられる。Cu合金としては、例えばCuZn、CuAu等が用いられる。湿式めっきの方法には、電解めっき、無電解めっき、パルスめっきなどが用いられる。なお、導電膜1330の材料にSn、導電膜1320の材料にNiを用いてもよい。
次に図3に示すように、モールド膜12を途中までエッチバックし、露出したバンプ原形131の先端部をイオンミリングにより先鋭化する。その結果、第二の導電膜1320からなる錐体部132が形成される。エッチバックを終了させる高さは、例えば第一の導電膜1330と第二の導電膜1320の界面の高さより少し高い(上の)高さまでであることが望ましいが、その高さまでであることに限定されない。エッチバックとしては例えば、酸素ガスを用いた反応性イオンエッチングを行う。イオンミリングされる面では、ガスやバンプ原形131の材料の組み合わせにもよるが、一般にイオンの突入方向に対して約45度傾いた方向で最も侵蝕速度が高くなる。具体的には例えばArガスを用い、基板10の表面に対して垂直な方向に電界を形成すると、Cuからなるバンプ原形131の先端部(導電膜1320)の角が約45度に面取りされる。モールド膜12の通孔120の径の半分をイオンミリングによるエッチング深さに設定することにより、バンプ原形131の先端部を底角約45度の円錐体に整形し、バンプ原形131を完全に先鋭化することができる。このとき、バンプ原形131の数にかかわらず、基板10上に形成されている全てのバンプ原形131の先端部が同時に先鋭化される。また、基板10上にある複数のバンプ原形131の先端部形状はイオンミリング後において均一になり、またイオンミリングによって成形される先端部の形状の再現性も高い。
また、第一の導電膜1330と第二の導電膜1320の界面の高さより少し高い(上の)高さまでモールド膜12を除去し先端部を先鋭化して錐体部132を形成することにより、柱体部133を保護することができる。具体的にはイオンミリングの際にモールド膜12も多少エッチングされるため、イオンミリング前のモールド膜12の表面の高さを上述のように界面より少し高い位置とすることにより、イオンミリングの際に柱体部を構成する導電材料と基板を構成する絶縁材料との混合物(高抵抗材料)が柱体部に付着することや、錐体部を形成する際に柱体部が変形するのを防止することができる。また、錐体部を形成した後に柱体部を露出させることにより、イオンミリングによる基板10や配線11の薄膜化を防止することができる。モールド膜12が薄かったり、モールド膜12を完全に除去してイオンミリングを行った場合、基板10および配線11もエッチングされ、配線抵抗の増加や配線部11や柱体部133の側壁への堆積物の増加、それに伴う側壁デポ物の剥落が起きるが、本実施形態によると、それらの発生を防止することができる。なお、界面の高さより高い位置までモールド膜12を除去してイオンミリングする場合であって、イオンミリングによるエッチングの深さをモールド膜12の表層より基板10側にする場合、先端部を図3に示すような先鋭な形状にできないことがある。そのため、このことを考慮してエッチバックを終了させる高さは、第一の導電膜1330と第二の導電膜1320の界面の高さより少し高い(上の)高さまでであることが望ましい。なお、例えばイオンミリングによるエッチングの深さがモールド膜12の表層より基板10側にない場合、柱体部は第一の導電膜1330と第二の導電膜1320とで構成されることを含む。
最後にモールド膜12を除去し、露出した柱体部133を等方性エッチングにより選択的に細めると、図4に示すように錐体部132と錐体部132より径の小さい柱体部133とからなる鏃形のバンプ13が完成する。化学増幅型ネガレジストからなるモールド膜12は、NMP(エヌ・メチル・2・ピロリドン)、アセトン、Oプラズマ、アミン系有機剥離液などで除去される。柱体部133を細めるためのエッチャントとしては、例えばエルテックス株式会社製エンストリップNPなどを用いる。なお、モールド膜12を除去しないで残存させる構成や、柱体部133を細めずに錐体部132の底面の径と柱体部133の径が同じ構成を、本発明の電気接続バンプの完成状態としてもよい。
2.第二実施形態
図5は、本発明による電気接続用バンプ形成方法の第二実施形態を示す模式的な断面図である。分図(A)と分図(B)とは分図内において互いに直交する断面をそれぞれ示している。
図5に示すように、1カ所の電気的な接続についてバンプ13を複数形成しても良い。錐体部と配線部とは同じ材質の膜(例えばNiFe)で構成されていてもよい。
3.第三実施形態
図6、図7および図8は、本発明による電気接続用バンプ形成方法の第三実施形態を示す模式的な断面図である。各図において分図(A)と分図(B)とは分図内において互いに直交する断面をそれぞれ示している。
図6に示すように、モールド膜12の通孔120は配線11からはみ出すように形成されてもよい。まず配線11の輪郭より広い通孔120に、第一実施形態と同様に導電膜1330、1320を順に充填する。
次に図7に示すように、モールド膜12をほぼ導電膜1330の高さまでエッチバックし、露出したバンプ原形131の先端部(導電膜1320)をイオンミリングにより先鋭化する。
最後に、モールド膜12を除去し、露出した柱体部133を等方性エッチングにより選択的に細めると、図8に示すように配線11の幅より錐体部132の径を大きく形成することができる。また、通孔120が配線からはみ出さないように形成する場合よりも、太い柱体部を形成することができる。
4.第四実施形態
図9、図10および図11は、本発明による電気接続用バンプ形成方法の第四実施形態を示す模式的な断面図である。各図において分図(A)と分図(B)とは分図内において互いに直交する断面をそれぞれ示している。
図9に示すように、バンプ原形131は単層膜で構成されてもよい。バンプ原形131の材料には例えば、Ni、Ni合金などが用いられる。
図10に示すように、モールド膜12をバンプ原形131の途中の高さまでエッチバックにより除去し、先端部をイオンミリングにより先鋭化する。先鋭化後に保護膜135を基層膜134の表面上に形成する。具体的には例えば電解めっきにより保護膜135を成膜する。保護膜135には、Au、Ag、Pt、Rhなどの化学的に安定した貴金属や貴金属合金を用いることが望ましい。CuZn、CuAuなどのCu合金を用いてもよい。
その後、モールド膜12を除去し、保護膜135に覆われていない部分である柱体部133を等方性エッチングにより選択的に細めることによって、図11に示すバンプ13が完成する。すなわち、柱体部と錐体部とが同じ材質の膜で構成される場合であっても、この保護膜135により鏃形のバンプを形成することができる。また、この保護膜135を柱体部133を細めた後も残存させることによって製造コストを低減しつつ、バンプを高機能化することができる。例えば前述したように保護膜135を貴金属や貴金属合金で構成することにより先鋭化されたバンプの先端が腐食することを防ぐことができるため、接続対象部品の配線と安定的に接続させることができるとともに、保護膜以外を電気抵抗率が低い材料を用いることでバンプ全体の抵抗率を低減することもできる。なお、柱体部133を細めずに、モールド膜12を除去する工程で終了してもよい。この場合も鏃形のバンプを形成することができる。
5.第五実施形態
図12、図13および図14は、本発明による電気接続用バンプ形成方法の第五実施形態を示す模式的な断面図である。各図において分図(A)と分図(B)とは分図内において互いに直交する断面をそれぞれ示している。
図12の工程に至る前工程を説明する。まず配線11が形成された基板10の表面に例えばSiOまたはSiNxをプラズマCVDによって成膜し、エッチバック、CMP、SOG塗布などで平坦化する。Alをバイアススパッタにより成膜してもよい。次に平坦化された表面全体にフォトレジストマスクを塗布し、フォトマスクを用いた露光および現像を実施することにより通孔120を形成する。通孔120にNi、Cu、Cu合金を電解めっき、無電解めっき、パルスめっきなどにより充填した後、フォトレジストマスクを除去し、バンプ原形131の先端部をイオンミリングにより先鋭化する。
図12は、先端部が先鋭化された状態のバンプ原形131およびモールド膜12の表面全体にポジ型感光性膜であるフォトレジストマスク15を塗布し、その上に透光性基板161に遮光性膜162が接合されたフォトマスク16をセットして、露光する工程を示している。次に現像を行い、錐体部を覆うように保護膜としての非感光領域150を残す。その後、モールド膜12を等方的にエッチングする。例えば、モールド膜12がSiOで構成されている場合には、CFガスを用いたプラズマエッチングを行う。
モールド膜12を除去することによって露出した柱体部133を等方性エッチングにより選択的に細めることによって図13に示す鏃形を形成し、保護膜としての非感光領域150をORIEにより除去することによって図14に示す単層からなる鏃形のバンプを形成することができる。
6.第六実施形態
図15、図16および図17は、本発明による電気接続用バンプ形成方法の第六実施形態を示す模式的な断面図であり、バンプを配線11と自己整合的に形成する方法を示している。各図において分図(A)と分図(B)とは分図内において互いに直交する断面をそれぞれ示しており、分図(C)は分図(A)および分図(B)を上方から見た平面図である。
バンプを配線11に対して自己整合的に形成するためには、透光性材料からなる基板10と遮光性材料からなる配線11とを第一のマスクとして用いた背面露光と、表面露光と、現像とによってネガ型感光性材料からなるモールド膜12を形成する。
基板10に用いる透光性材料としては、例えば石英、ソーダライムガラス、透明結晶化ガラスなどが好適である。配線11には、Ni、Cu、Al等、一般的に配線材料として用いられる遮光性材料を用いることができる。配線11を複層膜で形成する場合には、いずれかの膜に遮光性があればよい。ネガ型感光性材料としては、化学増幅型ネガレジスト、感光性ポリイミドなどを用いることができる。
図15に示すように、基板10と配線11の表面にモールド膜12を形成するためのネガ型感光性材料を塗布しプリベークした後に、透光性材料からなる基板10の裏側からネガ型感光性材料を露光すると、ネガ型感光性膜に感光領域122と非感光領域123とが形成される。後の現像によって除去される非感光領域123のパターンは配線11のパターンと完全に一致する。
次に図16に示すように、透光性基板161に遮光性膜162が接合されたフォトマスク16をネガ型感光性膜の上にセットした状態で基板10の表側からネガ型感光性膜を露光する。このとき、フォトマスク16の遮光性膜162は少なくとも一部が配線11と重なっている。フォトマスク16の遮光性膜162のパターンを、配線11の幅方向において配線11より広く、配線11の長さ方向においてはバンプの柱体部の幅に一致させることにより、配線11からはみ出ないバンプの柱体部を最大限太く自己整合的に形成することが可能になる。すなわち、図16Aに示すように配線11の幅方向において遮光性膜162が配線11からはみ出しているとしても、非感光領域123は配線11の幅方向には広がらないし、配線11の幅方向において遮光性膜162が配線11からはみ出している限り、非感光領域123は配線11の幅方向には狭まらない。一方、図16Bに示すように、配線11の長さ方向において遮光性膜162は局所的に形成されているため、配線11の長さ方向において非感光領域123は狭まり、感光領域122は広がる。
次にネガ型感光性材料を現像すると非感光領域123が除去され、その結果、図17に示すように通孔120を有するモールド膜12が形成される。図17Aに示すように配線11の幅方向において通孔120の輪郭は配線11の輪郭と完全に一致する。
その後、第一実施形態と同様にバンプ原形を形成し、その先端部を先鋭化し、モールド膜12を除去すると、配線11の幅方向において配線11の輪郭と完全に重なる輪郭を持つ柱体部と錐体部からなるバンプが完成する。
7.第七実施形態
図18、図19、図20および図21は、本発明による電気接続用バンプ形成方法の第七実施形態を示す模式的な断面図である。各図において分図(A)と分図(B)とは分図内において互いに直交する断面をそれぞれ示している。
基部モールド膜17には無機材料が用いられ、例えばプラズマCVDによって堆積するSiOが用いられる。先端部モールド膜14にも無機材料が用いられる。基部モールド膜17に対して選択的にエッチング可能な例えばSiNを基部モールド膜17の表面全体にプラズマCVDによって堆積させることによって先端部モールド膜14が形成される。
先端部モールド膜14にフォトレジストマスクの塗布とパターニング、引き続く例えばCFガスを用いた反応性イオンエッチングによって通孔141を形成する。次に、フォトレジストマスクとCHFガスを用いた反応性イオンエッチングによって基部モールド膜17にも通孔171を形成する。
その後、図18に示すように、基部モールド膜17および先端部モールド膜14の表面全体にシード層としての基層膜134を形成し、WFガスを用いたプラズマCVDによってWからなる表層膜135を形成する。基層膜134の材料には例えばTiNを用いる。シード層としての基層膜134は例えば0.3μmの厚さとし、スパッタによって形成する。表層膜135の厚さは例えば1μmとする。
次に、先端部モールド膜14が露出するまで表層膜135および基層膜134を除去してバンプ原形131を形成する。このとき、研削、研磨、CMP、エッチバックの少なくともいずれか1つが用いられる。次に先端部モールド膜14を除去すると図19に示すようにバンプ原形131の先端部が露出する。次に露出した先端部を先鋭化する。
次に図20に示すように、第五実施形態と同様にして錐体部の側面を覆う保護層としての非感光領域150を基部モールド膜17の一部および先端部の上に残存させる。保護層としての非感光領域150の形成には、ポジ型感光性膜であるフォトレジストを使用する。次に、基部モールド膜17を除去し、表層膜135および基層膜134を等方的にエッチングする。次に、図21に示すようにバンプ原形131の先端部の直下に位置する部分を配線11上に一部残存させつつ基部モールド膜17の残りの部分を除去すると、底面が配線11に接合された柱体部133の側面が基部モールド膜17の残存部に接合された状態でバンプ13が完成するため、バンプ13の剥離耐性が高まる。
8.第八実施形態
図22、図23および図24は、本発明による電気接続用バンプ形成方法の第八実施形態を示す模式的な断面図である。各図において分図(A)と分図(B)とは分図内において互いに直交する断面をそれぞれ示している。
第七実施形態と同様に、基部モールド膜17および先端部モールド膜14の表面全体にシード層としての基層膜134を形成した後、図22に示すように通孔141および通孔171の内部に一部残存させつつ先端部モールド膜14および配線11が露出するまで基層膜134をエッチバックにより除去すると、基層膜134からなるサイドスペーサを形成することができる。基層膜134には例えばCrが用いられる。なお、例えば基部モールド膜17にはSiOなどの無機材料が、先端部モールド膜14には感光性フォトレジスト材料が用いられる。
次にNiなどの表層膜135を通孔141および通孔171に充填し、先端部モールド膜14を除去する(図23参照)。先端部モールド膜14にレジストが用いられている場合は、NMP(エヌ・メチル・2・ピロリドン)、アセトン、Oプラズマ、アミン系有機剥離液などで除去される。
次に、露出した先端部を先鋭化すると図23に示す状態となる。次に、基部モールド膜17を除去する。具体的には例えばCFガスを用いた反応性イオンエッチングにより除去する。最後に、基層膜134を除去することにより、図24に示すような鏃形のバンプ13が完成する。
9.電子部品の接続方法
図25は、配線11に上述した様々なバンプ13が接合されている電子部品20を可撓性基板181の表面上に配線182が形成された電子部品18に電気的に接続する方法を示す模式的な断面図である。
バンプ13を配線182に突き刺すと、バンプ13の高さが配線182の厚さより高ければ、バンプ13は配線182を貫通して可撓性基板181に突き刺さる。さらにバンプ13の柱体部133の高さが配線182の厚さより高ければ、バンプ13の錐体部132は可撓性基板181に埋没する。バンプ13は配線182より硬く形成されている必要があるため、例えばCuまたはAlからなる配線182に対しては、NiMn、NiFeなどのニッケル合金からなるバンプ13が組み合わせられる。可撓性基板181の材料には例えばポリイミドが用いられる。
バンプ13は先鋭化した鏃形であるため、小さい力で配線182に突き刺すことができる。バンプ13の錐体部132の径はその柱体部133の径よりも大きいため、錐体部132が可撓性基板181に埋没するように柱体部133の高さを設定することにより、バンプ13が電子部品18から抜けにくくなる。この場合、電子部品20と電子部品18を接合するための接着剤の使用量を減らしたり、接着剤を用いずに電子部品20と電子部品18を接合することができる。接着剤を用いずに電子部品20と電子部品18を接合する場合には、接合後に電子部品20と電子部品18とを分離することが容易になる。
図26は、配線11に上述した様々なバンプ13が接合されている電子部品20および電子部品19を両面配線基板である電子部品18に電気的に接続する方法を示す模式的な断面図である。
両面配線基板のように多層の配線を備える電子部品においては、配線をバンプ13が突き抜けることによってショートが起こる場合がある。このような場合、配線185、188を複層構造とし、その基層を硬質膜183、186とし、その表層を軟質膜184、187とし、バンプ13を硬質膜183、186より軟らかく軟質膜184、187より硬く形成することによってショートを防止することができる。尚、硬質膜および軟質膜の用語は相対的に硬質または軟質な膜という意味で用いている。例えば、Ni合金からなるバンプ13とAl、Cu等の低融点金属からなる軟質膜184、187とTiN、TaN等の高融点金属からなる硬質膜183、186とを組み合わせることにより、多層配線基板におけるショートの不具合を防止できる。
10.他の実施形態
尚、本発明の技術的範囲は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。例えば、上記実施形態で示した材質や寸法や成膜方法やパターン転写方法はあくまで例示であるし、当業者であれば自明である工程の追加や削除や工程順序の入れ替えについては説明が省略されている。また例えば、上述した製造工程において、膜の組成、成膜方法、膜の輪郭形成方法、工程順序などは、バンプや配線を構成しうる物性を持つ膜材料の組み合わせや、膜厚や、要求される輪郭形状精度などに応じて適宜選択されるものであって、特に限定されない。
図1Aおよび図1Bは本発明の第一実施形態にかかる模式的な断面図 図2Aおよび図2Bは本発明の第一実施形態にかかる模式的な断面図 図3Aおよび図3Bは本発明の第一実施形態にかかる模式的な断面図 図4Aおよび図4Bは本発明の第一実施形態にかかる模式的な断面図 図5Aおよび図5Bは本発明の第二実施形態にかかる模式的な断面図 図6Aおよび図6Bは本発明の第三実施形態にかかる模式的な断面図 図7Aおよび図7Bは本発明の第三実施形態にかかる模式的な断面図 図8Aおよび図8Bは本発明の第三実施形態にかかる模式的な断面図 図9Aおよび図9Bは本発明の第四実施形態にかかる模式的な断面図 図10Aおよび図10Bは本発明の第四実施形態にかかる模式的な断面図 図11Aおよび図11Bは本発明の第四実施形態にかかる模式的な断面図 図12Aおよび図12Bは本発明の第五実施形態にかかる模式的な断面図 図13Aおよび図13Bは本発明の第五実施形態にかかる模式的な断面図 図14Aおよび図14Bは本発明の第五実施形態にかかる模式的な断面図 図15A、図15Bおよび図15Cは本発明の第六実施形態にかかる模式的な断面図 図16A、図16Bおよび図16Cは本発明の第六実施形態にかかる模式的な断面図 図17A、図17Bおよび図17Cは本発明の第六実施形態にかかる模式的な断面図 図18Aおよび図18Bは本発明の第七実施形態にかかる模式的な断面図 図19Aおよび図19Bは本発明の第七実施形態にかかる模式的な断面図 図20Aおよび図20Bは本発明の第七実施形態にかかる模式的な断面図 図21Aおよび図21Bは本発明の第七実施形態にかかる模式的な断面図 図22Aおよび図22Bは本発明の第八実施形態にかかる模式的な断面図 図23Aおよび図23Bは本発明の第八実施形態にかかる模式的な断面図 図24Aおよび図24Bは本発明の第八実施形態にかかる模式的な断面図 本発明の実施形態にかかる模式的な断面図 本発明の実施形態にかかる模式的な断面図
符号の説明
10:基板、11:配線、12:モールド膜、13:バンプ、14:先端部モールド膜、15:フォトレジストマスク、16:フォトマスク、17:基部モールド膜、111:シード膜、112:めっき膜、120:通孔、122:感光領域、123:非感光領域、131:バンプ原形、132:錐体部、133:柱体部、134:基層膜、135:保護膜、135:表層膜、141:通孔、150:非感光領域、161:透光性基板、162:遮光性膜

Claims (7)

  1. 基板上に形成された配線が露出する通孔を有する膜であるモールド膜を前記基板上に形成し、
    前記配線に接合されるとともに前記モールド膜の前記通孔を充填する導電膜であるバンプ原形を形成し、
    前記モールド膜を表層から前記配線が露出しない位置まで除去し、
    前記モールド膜が除去されることによって露出した前記バンプ原形の部分である先端部をイオンミリングにより先鋭化して錐体部を形成する、
    ことを含む電気接続用バンプ形成方法。
  2. 前記錐体部を形成した後に、前記バンプ原形の前記錐体部以外の部分である柱体部が少なくとも露出するまで前記モールド膜を除去する、
    請求項1に記載の電気接続用バンプ形成方法。
  3. 前記バンプ原形は、前記柱体部を形成するための第一の導電膜と、前記錐体部を形成するための前記第一の導電膜と材質の異なる第二の導電膜とで構成され、
    前記柱体部を露出させた後に、等方性エッチングにより前記柱体部を選択的に細める、
    請求項2に記載の電気接続用バンプ形成方法。
  4. 前記通孔を前記配線からはみ出すように形成する、
    請求項1〜3のいずれかに記載の電気接続用バンプ形成方法。
  5. 前記錐体部が形成された後、前記モールド膜を除去して前記柱体部を露出させる前に、露出している前記錐体部の側面を覆う保護膜を形成し、
    前記モールド膜を除去することにより露出した前記柱体部を等方性エッチングにより選択的に細める、
    請求項2に記載の電気接続用バンプ形成方法。
  6. 前記保護膜は、バンプ先端の錐形状を保つ程度に薄く形成され、前記柱体部を選択的に細めた後も残存させる、
    請求項5に記載の電気接続用バンプ形成方法。
  7. 前記モールド膜が前記配線の表面に一部残存するように前記モールド膜を等方性エッチングにより除去する、
    請求項2〜6のいずれかに記載の電気接続用バンプ形成方法。
JP2007089878A 2007-03-29 2007-03-29 電気接続用バンプ形成方法 Withdrawn JP2008251750A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007089878A JP2008251750A (ja) 2007-03-29 2007-03-29 電気接続用バンプ形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007089878A JP2008251750A (ja) 2007-03-29 2007-03-29 電気接続用バンプ形成方法

Publications (1)

Publication Number Publication Date
JP2008251750A true JP2008251750A (ja) 2008-10-16

Family

ID=39976366

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007089878A Withdrawn JP2008251750A (ja) 2007-03-29 2007-03-29 電気接続用バンプ形成方法

Country Status (1)

Country Link
JP (1) JP2008251750A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020072114A (ja) * 2018-10-29 2020-05-07 国立研究開発法人産業技術総合研究所 微細金属バンプの形成方法及び微細金属バンプ
CN113502521A (zh) * 2021-05-25 2021-10-15 武汉高芯科技有限公司 读出电路模块电镀种子层去除方法及凸点制备方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020072114A (ja) * 2018-10-29 2020-05-07 国立研究開発法人産業技術総合研究所 微細金属バンプの形成方法及び微細金属バンプ
JP7232502B2 (ja) 2018-10-29 2023-03-03 国立研究開発法人産業技術総合研究所 微細金属バンプの形成方法及び微細金属バンプ
CN113502521A (zh) * 2021-05-25 2021-10-15 武汉高芯科技有限公司 读出电路模块电镀种子层去除方法及凸点制备方法
CN113502521B (zh) * 2021-05-25 2023-12-22 武汉高芯科技有限公司 读出电路模块制备方法及种子层去除方法、凸点制备方法

Similar Documents

Publication Publication Date Title
JP5380800B2 (ja) 電子部品の製造方法
TWI273682B (en) Method for manufacturing wafer level chip scale package using redistribution substrate
US7459399B2 (en) Method for manufacturing probe structure of probe card
TW201533872A (zh) 半導體裝置及其製作方法
JP2017212271A (ja) 配線基板及びその製造方法と電子部品装置
JP2017011672A (ja) 導波路基板の製造方法
US6916670B2 (en) Electronic package repair process
JP5145000B2 (ja) 貫通配線基板、半導体パッケージ及び貫通配線基板の製造方法
JP2008251750A (ja) 電気接続用バンプ形成方法
JP2006222309A (ja) インターポーザ、プローブカードおよびインターポーザの製造方法
US9468108B2 (en) Method and structure for forming contact pads on a printed circuit board using zero under cut technology
JP2006054307A (ja) 基板の製造方法
JP2004103911A (ja) 配線形成方法
CN100556245C (zh) 用于形成多层布线基板的布线基板部件、其制造方法及多层布线基板
JP2008243964A (ja) 電気接続用バンプ形成方法
US20050233587A1 (en) Method for making an anisotropic conductive film pointed conductive inserts
JP5266650B2 (ja) 半導体装置とその製造方法および電子機器
US7691276B2 (en) Method for manufacturing an electrical connecting element, and a connecting element
JP2004087862A (ja) 半導体装置用テープキャリア
JP5596962B2 (ja) 液体吐出ヘッド用基板の製造方法及び液体吐出ヘッドの製造方法
JP2014226917A (ja) 液体吐出ヘッド及びその製造方法
JP2004274071A (ja) 半導体装置用基板並びに半導体装置及びそれらの製造方法
JP4967502B2 (ja) 電気接続用バンプ形成方法、電気接続用バンプ及び電子部品の接続方法
JP2005257693A (ja) プローブユニットの製造方法
JP2007263649A (ja) 電気信号計測用治具およびその製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20100601