JP2008177370A - 回路基板の製造方法 - Google Patents
回路基板の製造方法 Download PDFInfo
- Publication number
- JP2008177370A JP2008177370A JP2007009568A JP2007009568A JP2008177370A JP 2008177370 A JP2008177370 A JP 2008177370A JP 2007009568 A JP2007009568 A JP 2007009568A JP 2007009568 A JP2007009568 A JP 2007009568A JP 2008177370 A JP2008177370 A JP 2008177370A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- circuit chip
- uncured
- uncured layer
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0104—Properties and characteristics in general
- H05K2201/0108—Transparent
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0147—Carriers and holders
- H05K2203/016—Temporary inorganic, non-metallic carrier, e.g. for processing or transferring
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0548—Masks
- H05K2203/056—Using an artwork, i.e. a photomask for exposing photosensitive layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
- H05K2203/1469—Circuit made after mounting or encapsulation of the components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Laminated Bodies (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Abstract
【解決手段】回路チップが配置された箇所以外を前記回路チップの配置前または配置後に選択的に硬化可能な未硬化層から構成し、該未硬化層はその表面に配置された回路チップが押圧されると該回路チップを内部に埋め込ませることができる軟性を有するシートを回路基板シートとして用いる。この回路基板の製造方法は、回路チップを内部に精度良く埋め込むことができ、簡易かつ精度良く、回路基板を製造できる。
【選択図】 図5
Description
本発明の回路基板の製造に使用する回路基板シートの材料は、回路チップが配置された箇所以外を、回路チップの配置前または配置後に選択的に硬化可能なもので、その表面に配置された回路チップが押圧されると回路チップを回路基板シート内部に埋め込み可能なものであれば、特に制限ないが、選択的に未硬化層が容易に設けられ、回路チップを容易かつ正確に配置し埋め込み可能な活性エネルギー線硬化性樹脂が好適に使用される。この活性エネルギー線硬化性樹脂は、紫外線、電子線等の活性エネルギー線を照射することにより、重合、硬化する樹脂である。
前記活性エネルギー線硬化性樹脂の塗工液を調製し、この塗工液を、剥離基材の片面に剥離剤層が設けられた剥離シート(重剥離型剥離シート)の剥離処理面に、塗布し、溶剤を含む場合、加熱乾燥して、活性エネルギー線硬化性樹脂からなる未硬化層を形成したシートとする。前記塗布方法は、ナイフコーター、ロールコーター、バーコーター、ブレードコーター、グラビアコーターなどの方法で塗布し、室温〜150℃、好ましくは60〜130℃、1〜10分の条件で乾燥させる。また、剥離シートは公知のものが使用でき、ポリエチレンフィルムや、ポリプロピレンフィルム、ポリエチレンテレフタレートフィルム、ポリエチレンナフタレートフィルムなどの剥離基材にシリコーン樹脂、アルキッド樹脂、長鎖アルキル樹脂などの剥離剤を塗布して剥離剤層を設けたものなどが挙げられる。この剥離シートの厚さは、通常、20〜150μm程度である。
図1に示すように、上述のように作製した回路基板シート1の軽剥離型剥離シート(不図示)を未硬化層2から剥がしてソーダライム、石英ガラス等のガラス基板3に貼合する。この時、活性エネルギー線を透過する重剥離型剥離シート4は剥がさずに置く。
図8に示すように、先に説明したように製造した回路基板シート1の軽剥離型剥離シート(不図示)を未硬化層2から剥がしてガラス基板3に貼合する。その後、他方の重剥離型剥離シート(不図示)を剥がし、替わりに孔開き剥離シート20を貼合する。この孔開き剥離シート20には、所要数(図では1つ)の孔20aを所要のパターンで形成してある。
図11に示すように、先に説明したように製造した回路基板シート1の軽剥離型剥離シート(不図示)を未硬化層2から剥がしてガラス基板3に貼合する。その後、重剥離型剥離シート(不図示)を剥がし、露出した未硬化層2の上に所要数(図では1つ)の回路チップ6を所要のパターンで配置する。
(回路基板シートの形成)
アクリル酸ブチル(関東化学社製)80重量部とアクリル酸(関東化学社製)20重量部とを酢酸エチル/メチルエチルケトン混合溶媒(重量比50:50)中で反応させて得たアクリル酸エステル共重合体(固形分濃度35重量%)に、共重合体中のアクリル酸100当量に対し30当量となるように、2−メタクリロイルオキシエチルイソシアナート(国産化学社製)を添加し、窒素雰囲気下、40℃で48時間反応させて、側鎖に活性エネルギー線硬化性基を有する重量平均分子量が85万の活性エネルギー線硬化性官能基が導入されてなるアクリル系共重合体を得た。
前記未硬化層を有する前記回路基板シートの軽剥離型剥離シートを剥がし、5cm×5cmのソーダライムガラス基板に貼合した。この状態で、他方の重剥離型剥離シート上にマスクを貼合し、該マスクを介して回路基板シートに照度400mW/cm2、光量315mJ/cm2の条件で無電極ランプ(フュージョン社製、Hバルブ)を光源とする紫外線を照射した。マスクは、石英ガラス上に紫外線を遮断するためにクロムの薄膜が形成されたもの(遮断箇所のサイズ:縦520μm×横520μm、間隔1740μm)を使用した。前記紫外線をマスク上方側から照射することにより、未硬化層にサイズ縦520μm×横520μmの未硬化部が4箇所形成され、他の部分は硬化部となった。
前記回路基板シートの重剥離型剥離シートを剥がし、前記4箇所の未硬化部の表面に4個の回路チップ(縦500μm×横500μm×厚さ200μm)を配置した。
ガラス基板上の回路チップが配置された回路基板シートの上方に、剥離シート(リンテック社製、商品名「SP−PET3801」)を介して、別に用意した5cm×5cmのガラス基板としてのソーダライムガラス板を押し当て、平面プレス機を用いて0.3MPaの圧力で5分間プレスした。常圧に戻した後、平面プレス機から剥離シート、上方のソーダライムガラス板と下方のガラス基板を付けたままの回路基板シートを取り外し、照度400mW/cm2、光量315mJ/cm2の条件で回路基板シートに無電極ランプ(フュージョン社製、Hバルブ)を光源とする紫外線を下方の回路チップを有しない面のガラス基板側から照射して未硬化部を硬化させた。その後、回路基板上方のソーダライムガラス板と剥離シートを取り除くと、下方のソーダライムガラス基板上に4個の回路チップが所望の配置で埋め込まれている回路基板を得た。
実施例1において、回路基板シートへ紫外線を遮蔽するマスクとして、サイズが縦800μm×横800μm(間隔1740μm)の遮蔽箇所が形成されたマスクを用いた以外は、実施例1と同様な方法で、回路チップの回路基板シートへの埋め込み、および回路基板シートの硬化を行って、回路基板を得た。
実施例1において、回路基板シートの未硬化部と硬化部とを選択形成する工程を以下の通りに変更した以外は、実施例1と同様にして、回路基板を得た。
前記未硬化層を有する前記回路基板シートの軽剥離型剥離シートを剥がし、5cm×5cmのソーダライムガラス基板に貼合した。
実施例1において、回路チップを埋め込む前までの工程を以下の通りに変更した以外は、実施例1と同様にして、回路基板を得た。
前記未硬化層を有する前記回路基板シートの軽剥離型剥離シートを剥がし、露出した未硬化層を5cm×5cmのソーダライムガラス基板に貼合し、他方の表面の重剥離型剥離シートを剥がして未硬化層を露出させた。
実施例1において、回路チップを配置する前に、回路基板シートに紫外線照射を行わずに全面を未硬化粘着領域としたままにした以外は、実施例1と同様な方法により回路基板を得た。
実施例1において、使用するマスクの遮蔽部のサイズを縦1300μm×横1300μm(間隔1740μm)としたこと以外は実施例1と同様にして、回路基板を得た。
前記各実施例における未硬化部の表面サイズと、回路チップの埋め込み開始位置と埋め込み完了位置との水平方向のずれ幅(μm)とを測定した。評価試験は10回実施し(n=10)、その平均値を出した。その結果を、表1に示した。
2 未硬化層
2a 未硬化部
2b 硬化部
3 ガラス基板
4 重剥離型剥離シート
5 マスク
6 回路チップ
10 平面プレス機
11 剥離シート
12 ガラス基板
13 回路基板
20 孔開き剥離シート
20a 孔
Claims (8)
- 回路チップを回路基板シートの内部に埋め込む回路基板の製造方法であって、
前記回路基板シートは前記回路チップが配置された箇所以外を前記回路チップの配置前または配置後に選択的に硬化可能な未硬化層から構成され、該未硬化層はその表面に配置された回路チップが押圧されると該回路チップを回路基板シートの内部に埋め込ませることができる軟性を有する回路基板の製造方法。 - 前記回路基板シートの未硬化層が前記回路チップの厚みを超える厚みに形成されていることを特徴とする請求項1に記載の回路基板の製造方法。
- 前記未硬化層が活性エネルギー線硬化性樹脂から構成されていることを特徴とする請求項1または2に記載の回路基板の製造方法。
- 活性エネルギー線の照射により硬化可能な未硬化層を有する回路基板シートの前記未硬化層の表面に回路チップを配置し、該回路チップを押圧して前記回路チップを前記未硬化層内に埋め込む回路チップ埋め込み工程と、
前記回路チップを埋め込んだ回路基板シートに活性エネルギー線を照射して該回路基板シートを硬化させて回路チップを埋め込んでなる回路基板を得る回路基板シート硬化工程と、
を有することを特徴とする回路基板の製造方法。 - 前記未硬化層の表面に回路チップを配置する前に、選択的に活性エネルギー線を遮蔽するマスクを前記未硬化層の表面に貼合し、前記マスクを貼合した側から前記未硬化層に活性エネルギー線を照射することにより、未硬化部と硬化部とを選択的に形成し、その後、回路チップを前記未硬化部の表面に配置することを特徴とする請求項4に記載の回路基板の製造方法。
- 前記未硬化層の表面に回路チップを配置する前に、選択的に開口部を設けた孔開き剥離シートを前記未硬化層の上に貼合し、活性エネルギー線を前記未硬化層に照射することにより、未硬化部と硬化部とを選択的に形成し、その後、回路チップを前記未硬化部の表面に配置することを特徴とする請求項4に記載の回路基板の製造方法。
- 前記未硬化層の表面に回路チップを配置した後に、該未硬化層の回路チップが配置された側から該未硬化層に活性エネルギー線を照射することにより、未硬化部と硬化部とを選択的に形成し、その後、回路チップを押圧して前記回路チップを前記未硬化層内に埋め込むことを特徴とする請求項4に記載の回路基板の製造方法。
- 請求項4〜7のいずれか1項に記載の回路基板の製造方法により得られた回路基板。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007009568A JP4950676B2 (ja) | 2007-01-18 | 2007-01-18 | 回路基板の製造方法 |
| KR1020097014180A KR101387206B1 (ko) | 2007-01-18 | 2008-01-17 | 회로 기판의 제조 방법 및 회로 기판 |
| PCT/JP2008/050478 WO2008087995A1 (ja) | 2007-01-18 | 2008-01-17 | 回路基板の製造方法および回路基板 |
| TW097101782A TWI405512B (zh) | 2007-01-18 | 2008-01-17 | 電路板的製造方法以及電路板 |
| CN2008800024352A CN101589655B (zh) | 2007-01-18 | 2008-01-17 | 电路基板的制造方法及电路基板 |
| US12/523,805 US8298873B2 (en) | 2007-01-18 | 2008-01-17 | Method for producing circuit substrate, and circuit substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007009568A JP4950676B2 (ja) | 2007-01-18 | 2007-01-18 | 回路基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008177370A true JP2008177370A (ja) | 2008-07-31 |
| JP4950676B2 JP4950676B2 (ja) | 2012-06-13 |
Family
ID=39635996
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007009568A Expired - Fee Related JP4950676B2 (ja) | 2007-01-18 | 2007-01-18 | 回路基板の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US8298873B2 (ja) |
| JP (1) | JP4950676B2 (ja) |
| KR (1) | KR101387206B1 (ja) |
| CN (1) | CN101589655B (ja) |
| TW (1) | TWI405512B (ja) |
| WO (1) | WO2008087995A1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7772042B2 (en) * | 2008-09-24 | 2010-08-10 | Eastman Kodak Company | Solvent softening to allow die placement |
| US9579868B2 (en) | 2014-07-01 | 2017-02-28 | Isola Usa Corp. | Prepregs and laminates having a UV curable resin layer |
| EP3165058B1 (en) | 2014-07-01 | 2021-03-17 | Isola USA Corp. | Prepregs and laminates having a uv curable resin layer |
| WO2020214238A1 (en) * | 2019-04-16 | 2020-10-22 | Applied Materials, Inc. | Method of thin film deposition in trenches |
| DE102019128088A1 (de) * | 2019-10-17 | 2021-04-22 | Rastal Gmbh & Co. Kg | Verfahren zum Verbinden eines Geschirrteils mit einem Informationsträger und Vorrichtung mit einem Geschirrteil und einem Informationsträger |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005079276A (ja) * | 2003-08-29 | 2005-03-24 | Matsushita Electric Ind Co Ltd | 回路基板及びその製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5972807A (en) * | 1990-04-16 | 1999-10-26 | Fujitsu Limited | Photosensitive, heat-resistant resin composition and process for using same to form patterns as well as polymeric composite and production process thereof |
| US7356786B2 (en) | 1999-11-30 | 2008-04-08 | Synplicity, Inc. | Method and user interface for debugging an electronic system |
| JP2003248436A (ja) | 2002-02-27 | 2003-09-05 | Ishikawa Seisakusho Ltd | 大画面平面ディスプレイ装置並びにその製造方法及び製造装置 |
| US7218812B2 (en) * | 2003-10-27 | 2007-05-15 | Rpo Pty Limited | Planar waveguide with patterned cladding and method for producing the same |
| US20060082002A1 (en) * | 2004-10-06 | 2006-04-20 | Lintec Corporation | Sheet for circuit substrates and sheet of a circuit substrate for displays |
| JP2006332094A (ja) * | 2005-05-23 | 2006-12-07 | Seiko Epson Corp | 電子基板の製造方法及び半導体装置の製造方法並びに電子機器の製造方法 |
| US8067253B2 (en) * | 2005-12-21 | 2011-11-29 | Avery Dennison Corporation | Electrical device and method of manufacturing electrical devices using film embossing techniques to embed integrated circuits into film |
-
2007
- 2007-01-18 JP JP2007009568A patent/JP4950676B2/ja not_active Expired - Fee Related
-
2008
- 2008-01-17 KR KR1020097014180A patent/KR101387206B1/ko not_active Expired - Fee Related
- 2008-01-17 TW TW097101782A patent/TWI405512B/zh not_active IP Right Cessation
- 2008-01-17 CN CN2008800024352A patent/CN101589655B/zh not_active Expired - Fee Related
- 2008-01-17 US US12/523,805 patent/US8298873B2/en not_active Expired - Fee Related
- 2008-01-17 WO PCT/JP2008/050478 patent/WO2008087995A1/ja not_active Ceased
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005079276A (ja) * | 2003-08-29 | 2005-03-24 | Matsushita Electric Ind Co Ltd | 回路基板及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20100044887A1 (en) | 2010-02-25 |
| WO2008087995A1 (ja) | 2008-07-24 |
| KR20090099064A (ko) | 2009-09-21 |
| JP4950676B2 (ja) | 2012-06-13 |
| US8298873B2 (en) | 2012-10-30 |
| CN101589655B (zh) | 2012-11-28 |
| KR101387206B1 (ko) | 2014-04-21 |
| TW200843581A (en) | 2008-11-01 |
| TWI405512B (zh) | 2013-08-11 |
| CN101589655A (zh) | 2009-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20120319305A1 (en) | Process for producing a sheet of a circuit substrate | |
| JP4950676B2 (ja) | 回路基板の製造方法 | |
| KR20130142111A (ko) | 전자부품의 제조방법 | |
| US20100003481A1 (en) | Display substrate for embedding pixel-controlling elements | |
| JPWO2006038547A1 (ja) | 活性エネルギー線粘着力消失型感圧接着剤、それを塗布した活性エネルギー線粘着力消失型粘着シート、及びエッチング化金属体の製造方法 | |
| US8445092B2 (en) | Resin sheet for circuit boards, sheet for circuit boards and circuit board displays | |
| JP4875340B2 (ja) | ディスプレイ用の回路基板シートの製造方法及び該製造方法に用いる回路基板用シート | |
| JP2008176073A (ja) | 回路基板シートおよび回路基板の製造方法 | |
| JP2008177371A (ja) | 回路基板の製造方法 | |
| JPWO2017038916A1 (ja) | 粘着シート | |
| JP2008176070A (ja) | 回路基板シートおよび回路基板の製造方法 | |
| JP5403820B2 (ja) | 電子基板の製造方法 | |
| JP4763448B2 (ja) | ディスプレイ用回路基板の製造方法及び該製造方法に用いる粘着剤シート | |
| JP2008176072A (ja) | 回路チップ転写シートおよび回路基板の製造方法 | |
| JP2008230167A (ja) | 積層シート、及びそれを用いてなる導電性パターンシートの製造方法 | |
| JP2007173380A (ja) | 回路基板用シート、その製造方法及びチップ埋設回路基板 | |
| JP2004346106A (ja) | 回路基板部材用粘着剤および回路基板部材 | |
| JP2007173381A (ja) | 回路基板用シート及びそれを用いたチップ埋設回路基板 | |
| JP2009251228A (ja) | 基板用樹脂シート及び基板用シート | |
| JP2004230776A (ja) | クリーニング用貼着シート | |
| CN101433133A (zh) | 电路基板的制造方法及采用该方法制得的电路基板 | |
| JP2003243805A (ja) | 回路形成用転写材及び回路基板の製造方法 | |
| JP2003163440A (ja) | 回路基板の製造方法 | |
| JP2017069465A (ja) | 電子部品の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091030 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110906 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111027 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120306 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120309 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150316 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |