JP2008160093A - 静電チャック、静電チャックの製造方法および基板処理装置 - Google Patents

Abstract

【課題】本発明は、耐プラズマ性に優れ、かつ、パーティクル汚染を抑制することができる静電チャック、静電チャックの製造方法、および基板処理装置を提供する。
【解決手段】被処理物が載置される載置面を有し、前記載置面はエアロゾルデポジション法を用いて形成された多結晶構造物を含み、前記多結晶構造物はその表面に突起部を有し、少なくとも前記突起部には、イットリア（Ｙ_２Ｏ_３）を含有すること、を特徴とする静電チャックが提供される。
【選択図】図１

Description

本発明は、静電チャック、静電チャックの製造方法および基板処理装置に関する。

エッチング、ＣＶＤ (Chemical Vapor Deposition)、スパッタリング、イオン注入、アッシング、露光、検査などを行う基板処理装置において、被処理物である半導体基板やガラス基板などを吸着保持する手段として静電チャックが用いられている。
この基板処理装置の一種にプラズマ処理装置があるが、静電チャックを備えたプラズマ処理装置では、静電チャックの表面がプラズマに曝され表面が損傷したり、プラズマによる侵食によりパーティクルが発生し被処理物の品質に悪影響を与える等のおそれがあった。

そのため、耐プラズマ性に優れるイットリア多結晶体から成る層状構造物を静電チャックに利用する技術が提案されている（特許文献１を参照）。
ここで、被処理物が載置されている載置面は被処理物により覆われているため、通常の処理ではプラズマに曝されることはない。そのため、このように通常の処理でプラズマに曝されない所には特許文献１に開示されている技術が適用されていなかった。

また、スパッタ法を用いて、載置面を有する部材を酸化イットリウムなどからなる材料で一体的に形成する技術が提案されている（特許文献２を参照）。
しかしながら、スパッタ法を用いて、載置面を有する部材を酸化イットリウムなどからなる材料で一体的に形成するものとすれば、サイズの大きな粒子が脱粒しパーティクル汚染が生じるおそれがあった。また、厚さを薄くすることが困難なため熱伝達性が悪く被処理物の面内温度の均一性が悪化するおそれもあった。
また、表面に凹部を形成することで、結果的に突起部が設けられることになるが、突起部の形状に対する考慮がされていなかった。そのため、突起部周縁の角部分が欠けるなどしてパーティクル汚染が生じるおそれがあった。
特開２００５−２１７３４９号公報 特開２００５−９３７２３号公報

本発明は、耐プラズマ性に優れ、かつ、パーティクル汚染を抑制することができる静電チャック、静電チャックの製造方法、および基板処理装置を提供する。

本発明の一態様によれば、被処理物が載置される載置面を有し、前記載置面はエアロゾルデポジション法を用いて形成された多結晶構造物を含み、前記多結晶構造物はその表面に突起部を有し、少なくとも前記突起部には、イットリア（Ｙ_２Ｏ_３）を含有すること、を特徴とする静電チャックが提供される。

また、本発明の他の一態様によれば、電極が設けられた部材の主面に、エアロゾルデポジション法を用いて形成された多結晶構造物を有し、前記多結晶構造物はその表面に突起部を有し、少なくとも前記突起部には、イットリア（Ｙ_２Ｏ_３）を含有すること、を特徴とする静電チャックが提供される。

また、本発明の他の一態様によれば、被処理物が載置される載置面を有し、前記載置面が脆性材料からなる多結晶構造物を含み、前記多結晶構造物はその表面に突起部を有し、少なくとも前記突起部は、イットリア（Ｙ_２Ｏ_３）を含有し、結晶同士の界面にはガラス相からなる粒界層が実質的に存在しないこと、を特徴とする静電チャックが提供される。
また、本発明の他の一態様によれば、電極が設けられた部材の主面に、脆性材料からなる多結晶構造物を有し、前記多結晶構造物はその表面に突起部を有し、少なくとも前記突起部は、イットリア（Ｙ_２Ｏ_３）を含有し、結晶同士の界面にはガラス相からなる粒界層が実質的に存在しないこと、を特徴とする静電チャックが提供される。

また、本発明の他の一態様によれば、電極が設けられた部材の一方の主面に、エアロゾルデポジション法を用いて多結晶構造物を形成し、前記多結晶構造物の表面に所望の形状のマスクを設け、ブラスト法を用いて前記マスクにより覆われていない部分を除去して突起部を形成すること、を特徴とする静電チャックの製造方法が提供される。

また、本発明の他の一態様によれば、上記の静電チャックを備えたこと、を特徴とする基板の処理装置が提供される。

本発明によれば、耐プラズマ性に優れ、かつ、パーティクル汚染を抑制することができる静電チャック、静電チャックの製造方法、および基板処理装置が提供される。

以下、図面を参照しつつ、本発明の実施の形態について説明をする。
図１は、本発明の第１の実施の形態に係る静電チャックを説明するための模式図である。 図１に示すように、静電チャック１には、基台２、誘電体基板３、電極４が設けられている。

基台２の一方の主面（電極４の側の表面）には、無機材料からなる絶縁体膜５が形成されている。また、誘電体基板３の一方の主面（載置面側）には、エアロゾルデポジション法により脆性材料からなる多結晶構造物７が形成され、誘電体基板３の他方の主面には電極４が形成されている。
すなわち、電極４が設けられた部材（誘電体基板３）の主面には、エアロゾルデポジション法を用いて形成された多結晶構造物７が設けられている。
この多結晶構造物７の上面が、半導体ウェーハ等の被処理物の載置面となる。そして、電極４が設けられた主面と、絶縁体膜５が設けられた主面とが絶縁性接着剤で接着される。この絶縁性接着剤が硬化したものが接合層６となる。

電極４と電源１０ａ、電源１０ｂとは、電線９で接続されている。尚、電線９は基台２を貫通するようにして設けられているが、電線９と基台２とは絶縁されている。図１に示したものは、正極、負極の電極を互いに隣接する状態で誘電体基板３に形成したいわゆる双極型静電チャックであるが、これに限定されるわけではなく、１つの電極を誘電体基板３に形成したいわゆる単極型静電チャックであってもよいし、三極、その他多極型であってもよい。また、電極の数や配置も適宜変更することができる。

基台２は、例えば、アルミニウム合金や銅などの熱伝導率の高い金属で構成することができ、その内部には冷却液または加熱液が流れる流路８を設けることができる。尚、流路８は必ずしも必要ではないが、被処理物の温度制御の観点からは設けられていた方が好ましい。また、基台２の一方の主面に形成される絶縁体膜５は、例えば、アルミナ（Ａｌ_２Ｏ_３）やイットリア（Ｙ_２Ｏ_３）等の多結晶体で構成することができるが、ハロゲンガスプラズマ環境下で使用されることを考慮すれば、ハロゲンガスプラズマに対する耐性に優れたイットリア（Ｙ_２Ｏ_３）とすることが好ましい。この場合、耐プラズマ性を考慮してイットリア（Ｙ_２Ｏ_３）の含有量を９０ｗｔ％以上とすることが好ましい。

また、多結晶体にはガラス質からなる粒界層が実質的に存在しないようにすることが好ましい。ガラス質からなる粒界層が実質的に存在しなければ、プラズマ雰囲気に曝されても粒界層を起点とした侵食が進行することがなく、また、それに伴う脱粒をも抑制・低減することができるからである。このような構造の膜は、例えば、エアロゾルデポジション法により形成させることができる。尚、エアロゾルデポジション法については後述する。

ここで、本発明における粒界層とは、界面あるいは焼結体で言う粒界に位置する厚み（通常ｎｍ〜数μｍ）を持つ層をいい、通常は結晶粒内の結晶構造とは異なるアモルファス構造をとり、また場合によっては不純物の偏析を伴う。

絶縁体膜５は、接合層６よりも熱伝導率が大きいことが好ましく、また、熱伝導率を２Ｗ／ｍＫ以上にすることが好ましい。このようにすれば、接合層単独の場合よりも熱伝達性が良好となり、被処理物の温度制御性と面内温度の均一性が一層向上するからである。具体的には、前述したアルミナ（Ａｌ_２Ｏ_３）やイットリア（Ｙ_２Ｏ_３）等の脆性材料からなる多結晶体を用いることが好ましい。

また、絶縁体膜５には、電気絶縁の信頼性と熱伝達性が求められるが、これを両立させる為には、緻密な薄膜でかつ絶縁耐圧が高いことが必要となる。そのため、絶縁体膜５はエアロゾルデポジション法または溶射法により形成させることが好ましい。具体的には、溶射法を用いた場合は、絶縁耐圧を考慮して３００μｍ以上６００μｍ以下の膜を形成するようにすることが好ましい。溶射法を例示するものとすれば、フレーム溶射法、大気プラズマ溶射法、減圧プラズマ溶射法、アーク溶射法などを挙げることができるが、これらに限定されるわけではない。尚、これらの溶射法は公知の技術を適用できるのでその説明は省略する。

この際、エアロゾルデポジション法を用いて絶縁体膜５を形成させるものとすれば、より緻密で薄く、かつ絶縁耐圧も高い膜を得ることができるので、被処理物の温度制御性と面内温度の均一性を一層向上させることができる。具体的には、エアロゾルデポジション法により絶縁体膜５を形成すれば、非常に緻密な膜とすることができるので、膜の体積抵抗率を１０^１４Ωｃｍ以上とすることができる。そのため、同じ絶縁耐圧値の膜でも、膜の厚さを溶射法によるものより薄くすることができるので、熱伝達性を一層向上させることができる。このとき、電気絶縁の信頼性と熱伝達性を考慮して１０μｍ以上１００μｍ以下の膜とすることが好ましい。

接合層６としては熱伝導率が高いものを選択することが好ましい。具体的には、熱伝導率が１Ｗ／ｍＫ以上のものが好ましく、１．６Ｗ／ｍＫ以上とすればより好ましい。このような熱伝導率は、例えば、シリコーン樹脂等にアルミナや窒化アルミニウムをフィラーとして添加することで得ることができ、添加の割合で熱伝導率を調整することもできる。

接合層６の厚みは、熱伝達性を考慮すればできるだけ薄い方が望ましい。一方、基台２と誘電体基板３との間における熱膨張率の差に起因する熱せん断応力により、接合層６が剥離することなどを考慮すれば、接合層６の厚みはできるだけ厚い方が好ましい。そのため、接合層６の厚みはこれらを考慮して０．１ｍｍ以上、０．３ｍｍ以下とすることが好ましい。

誘電体基板３としては、静電チャックに求められる様々な要求により種々の材料を用いることができるが、熱伝導率、電気絶縁の信頼性を考慮すると、セラミック焼結体を用いることが好ましい。セラミック焼結体の具体例を例示すれば、アルミナ、イットリア、窒化アルミニウム、炭化珪素などを挙げることができる。このとき、ハロゲンガスプラズマ環境下で使用されることを考慮すれば、ハロゲンガスプラズマに対する耐性に優れているイットリア（Ｙ_２Ｏ_３）とすることがより好ましく、イットリア（Ｙ_２Ｏ_３）の含有量を９０ｗｔ％以上とすることがより好ましい。この誘電体基板３の材料の体積抵抗率を、使用温度領域で１０^１４Ωｃｍ以上とすればクーロン型静電チャックとすることができ、１０^８〜１０^１１Ωｃｍとすればジョンセン−ラーベック型静電チャックとすることができる。尚、体積抵抗率は任意に選択が可能ではあるが、体積抵抗率を１０^１４Ωｃｍとすれば、高いクーロン力が発生し、仮に後述するエアロゾルデポジション法により誘電体基板３上に形成された多結晶構造物７の一部に欠陥が発生した場合であっても、吸着特性に大きな支障が生じることはない。
また、誘電体基板３は、平均粒子径が２μｍ以下のセラミック焼結体とすることが好ましい。後述の図６で説明をするように、平均粒子径が２μｍ以下のセラミック焼結体を用いれば、多結晶構造物７の一部が仮に侵食されることがあっても、誘電体基板３自体の耐プラズマ性が高く、また、大きなサイズの脱粒が起きることをも抑制することができるからである。
ここで、後述するエアロゾルデポジション法を用いてセラミックス焼結体（誘電体基板３）上に成膜をする場合、エアロゾルデポジション法固有の特徴として、セラミックス焼結体のポア（開気孔）の有無に関わらずフラットな成膜が行われるため、絶縁破壊の起点となり得るポア（開気孔）がエアロゾルデポジション法による膜とセラミックス焼結体との界面に残存してしまうことがある。
本発明者は検討の結果、誘電体基板３の主面のうち、後述するエアロゾルデポジション法により多結晶構造物７が形成される側の面の表面粗さをＲａ０．１μｍ以下とすれば、ポア（開気孔）の残存を抑制することができるとの知見を得た。

クーロン型静電チャックの場合、実用的な電圧範囲（±１０００Ｖ〜±５０００Ｖ好ましくは、±２０００Ｖ〜±５０００Ｖ）で使用するためには、吸着力を確保するために誘電体基板３の厚みを０．５ｍｍ以下にすることが好ましい。また、製作の容易さを考慮すれば誘電体基板３の厚みは０．２ｍｍ以上（より好ましくは０．３ｍｍ以上）とすることが好ましい。

ジョンセン−ラーベック型静電チャックの場合、実用的な電圧範囲（±５００Ｖ〜±２０００Ｖ）で使用するためには、誘電体基板３の厚みを１．５ｍｍ以下にすることが好ましい。また、製作の容易さを考慮すれば誘電体基板３の厚みは０．２ｍｍ以上（より好ましくは０．３ｍｍ以上）とすることが好ましい。

尚、誘電体基板３と接合層６と絶縁体膜５とのトータル厚みは、０．５ｍｍ以上２．０ｍｍ以下であることが好ましい。このような厚みにすることで、被処理物と電極間の電気絶縁性および電極と基台間の電気絶縁性が確保でき、また、被処理物から基台ヘの熱伝達性が良好な静電チャックを得ることができる。さらに、誘電体からなる被処理物と基台間のインピーダンスを抑えるため、トータルの厚みを1．5ｍｍ以下にすることがより好ましい。

電極４の材料としては、酸化チタン、チタンの単体あるいはチタンと酸化チタンの混合体、窒化チタン、炭化チタン、タングステン、金、銀、銅、アルミニウム、クロム、ニッケル、金−白金などを例示することができる。
多結晶構造物７の材料としては、アルミナやイットリア等の多結晶体材料を例示することができるが、ハロゲンガスプラズマに対する耐性に優れるイットリアを用いることが好ましく、その含有量を９０ｗｔ％以上とすることがより好ましい。

また、多結晶構造物７にはガラス質からなる粒界層が実質的に存在しないようにすることが好ましい。ガラス質からなる粒界層が実質的に存在しなければ、プラズマ雰囲気に曝されても粒界層を起点とした侵食が進行することがなく、また、それに伴う脱粒をも抑制・低減することができるからである。そして、表面の凹凸がプラズマによる侵食の起点となり得るため、表面粗さをＲａ０．０５μm以下とすることが好ましく、さらに、Ｒａ０．０３μm以下とすればより好ましい。このような構造の膜は、例えば、エアロゾルデポジション法により形成させることができる。尚、エアロゾルデポジション法については後述する。

次に、本実施の形態に係る静電チャックの作用について説明をする。
静電チャック１の多結晶構造物７の上面に、被処理物（例えば、半導体ウェーハ等）を載置し、電源１０ａ、電源１０ｂにより電圧を電極４に印加する。このとき、クーロン型静電チャックでは、被処理物と電極４にそれぞれ異なる極性の電荷が発生し、この電荷間に働くクーロン力によって被処理物が吸着固定される。一方、ジョンセン−ラーベック型静電チャックでは、被処理物と静電チャック１の表面にそれぞれ異なる極性の電荷が発生し、この電荷間に働くジョンセン−ラーベック力によって被処理物が吸着固定される。

被処理物の処理においては、静電チャック１を介して被処理物の温度制御が行われる場合がある。本実施の形態に係る静電チャック１では、流路８に冷却液や加熱液を流すことで被処理物の温度制御を行うことができる。この際、前述したようにエアロゾルデポジション法により絶縁体膜５、多結晶構造物７を形成させるものとすれば、緻密でかつ非常に薄い膜とすることができるので、被処理物の温度制御性と面内温度の均一性を一層向上させた処理をすることができる。尚、説明の便宜上、冷却液や加熱液を流し温度制御を行う場合を説明したが、ヒータなどの他の温度制御手段を設けるようにしてもよい。その場合であっても、絶縁体膜５、多結晶構造物７は緻密でかつ非常に薄い膜とすることができるので、被処理物の温度制御性と面内温度の均一性を一層向上させた処理をすることができる。

次に、本実施の形態に係る静電チャックの製造方法について説明をする。
図２は、静電チャックの製造方法を説明するためのフローチャートである。
まず、誘電体基板３の形成方法を説明する。

静電チャック１がクーロン型静電チャックの場合においては、例えば、まず、原料として酸化イットリウム（Ｙ_２Ｏ_３）粉末と酸化ホウ素（Ｂ_２Ｏ_３）粉末とを用い、酸化イットリウム（Ｙ_２Ｏ_３）粉末に、酸化ホウ素（Ｂ_２Ｏ_３）粉末を０．０２ｗｔ％以上、１０ｗｔ％以下の割合で添加し、この混合粉末を成形した後、１３００℃以上、１６００℃以下、望ましくは１４００℃以上、１５００℃以下で焼成する。

次に、ＨＩＰ処理（熱間等方圧加圧）を行う。ＨＩＰ処理の条件はＡｒガス１０００気圧以上とし、温度は１２００℃以上、１５００℃以下とする。このような条件によれば、相対密度が９９％以上と極めて緻密で、２０±３℃のときに体積抵抗率が１０^１４Ωｃｍ以上の誘電体基板３が得られる（ステップ１ａ）。

また、静電チャック１がジョンセン−ラーベック型静電チャックの場合においては、例えば、まず、原料として平均粒子径０．１μｍ、純度９９．９９％以上のアルミナ原料粉末を用い、これに０．２ｗｔ％を超え、０．６ｗｔ％以下の酸化チタン（ＴｉＯ_２）を混合粉砕し、アクリル系バインダーを添加、調整後スプレードライヤーで造粒し、顆粒粉を製造する。

次に、ＣＩＰ（ラバープレス）またはメカプレス成形後、所定の形状に加工し、１１５０℃〜１３５０℃の還元雰囲気下で焼成する。その後、ＨＩＰ処理（熱間等方圧加圧）を行う。ＨＩＰ処理の条件はＡｒガス１０００気圧以上とし、温度は焼成温度と同じ１１５０℃〜１３５０℃とする。このような条件によれば、相対密度が９９％以上と極めて緻密で、構成粒子の平均粒子径が２μｍ以下、２０±３℃のときに体積抵抗率が１０^８〜１０^１１Ωｃｍ以上、熱伝導率が３０Ｗ／ｍＫ以上の誘電体基板３が得られる（ステップ１ｂ）。
尚、ここにいう平均粒子径とは、以下のプラニメトリック法で求められた粒子径である。まず、走査型電子顕微鏡 (ＳＥＭ；scanning electron microscope) で誘電体基板３の写真を撮り、この写真上に面積がＡの既知の円を描き、円内の粒子数ncと円周にかかった粒子数niから下記の（１）式によって単位面積当たりの粒子数NGを求める。
（１）
ここで示すｍは写真の倍率である。１／ ＮＧが１個の粒子の占める面積であるから、平均粒子径は円相当径の下記の（２）式により求めることができる。
（２）

次に、誘電体基板３の一方の主面を研削加工した後に、ＣＶＤ（Chemical Vapor Deposition）法やＰＶＤ（Physical Vapor Deposition）法などにより前述の炭化チタンやチタンなどからなる導電膜を形成し、この形成した膜をサンドブラスト法やエッチング法により所定の形状に成形し、所望の形状の電極４を形成する（ステップＳ２）。尚、電極４には電線９が適宜配線される。

次に、誘電体基板３の電極が設けられた主面と対向する主面にエアロゾルデポジション法を用いて多結晶構造物７を形成する（ステップＳ３）。尚、後述の図１１で説明をする突起部３２をさらに形成するようにしてもよい。

一方、切削加工などにより流路８を備えた基台２を作成し、エアロゾルデポジション法を用いて基台２の一方の主面に絶縁体膜５を形成する（ステップＳ４）。尚、エアロゾルデポジション法を用いて基台２の全面に絶縁体膜５を形成するようにすることもできる。

次に、図４に示すように、誘電体基板３の電極４が設けられた主面と、基台２の絶縁体膜５が設けられた主面と、を絶縁性接着剤を用いて接合する（ステップＳ５）。この際、電極４と電源１０ａ、電源１０ｂとが、電線９で接続できるように、基台２を貫通するようにして電線９を通しておく。絶縁性接着剤が硬化したものが接合層６となる。

図３は、静電チャックの製造方法の他の具体例を説明するためのフローチャートである。 図２で説明をしたものとは、多結晶構造物７の形成手順が異なる。すなわち、基台２と誘電体基板３の接合後に、エアロゾルデポジション法により誘電体基板３の上面（電極が設けられた主面と対向する主面）に多結晶構造物７を形成するようにする。
具体的には、図２のステップＳ１ａ、１ｂと同様にして、原料から成形、焼成、ＨＩＰ処理を経て誘電体基板３を形成し（ステップＳ１１ａ、Ｓ１１ｂ）、図２のステップＳ２と同様にして、誘電体基板３の一方の主面に電極を形成する（ステップＳ１２）。尚、ステップＳ１１ａはクーロン型静電チャックの場合、ステップＳ１１ｂはジョンセン−ラーベック型静電チャックの場合である。
一方、図２のステップＳ４と同様にして、基台２を形成し、エアロゾルデポジション法を用いて基台２に絶縁体膜５を形成する（ステップＳ１３）。
そして、図２のステップＳ５と同様にして、誘電体基板３の電極４が設けられた主面と、基台２の絶縁体膜５が設けられた主面と、を絶縁性接着剤を用いて接合する（ステップＳ１４）。
次に、誘電体基板３の電極４が設けられた主面と対向する側の主面を研削・研磨し、エアロゾルデポジション法を用いて多結晶構造物７を形成する（ステップＳ１５）。
この場合、研削・研磨をすることで表面粗さをＲａ（中心線平均粗さ）で０．１μｍ以下とすることが好ましい。
エアロゾルデポジション法による成膜においては、形成された膜に残留応力が発生する。そのため、成膜がされる母材の剛性が低いと変形を生じる場合がある。本実施の形態においては、基台２と誘電体基板３との接合後に、誘電体基板３の上面（電極が設けられた主面に対向する側の主面）に、エアロゾルデポジション法を用いて多結晶構造物７を形成するようにしている。そのため、成膜がされる母材（基台２と誘電体基板３が接合されたもの）の剛性をより高くすることができるので、残留応力による変形を抑制することができる。その結果、多結晶構造物７の上面（載置面）の平坦度をさらに上げることができ、被処理物との密着性をさらに向上させることができる。また、半導体ウェーハなどの被処理物上の回路形成の精度を向上させることができる。
尚、後述の図１１で説明をする突起部３２をさらに形成するようにしてもよい。その他の手順や内容は、図２で説明をしたものと同様のため説明は省略する。

ここで、エアロゾルデポジション法による多結晶構造物７、絶縁体膜５の形成を説明する。

図５は、エアロゾルデポジション法を実施することのできる処理装置の模式構成図である。
図５に示すように、処理装置７０には、形成室７５が設けられている。形成室７５の内部には、ノズル７６とＸ−Ｙステージ７７が設けられ、ノズル７６から噴射されるエアゾルが、Ｘ−Ｙステージ７７に載置、保持されている誘電体基板３または基台２の被処理面に当たるようになっている。ノズル７６の一端（供給口）にはエアロゾル搬送管７４の一端が接続され、エアロゾル搬送管７４の他端はエアロゾル発生器７３に接続されている。また、エアロゾル発生器７３とガスボンベ７１とがガス配管７２を介して接続されている。そして、形成室７５には真空ポンプ７９が接続されている。ここで、ノズル７６の開口寸法を例示するものとすれば、縦０．４〜１ｍｍ程度、横１０〜２０ｍｍ程度とすることができる。また、エアロゾル発生器７３に収納されている原料の微粒子（例えば、セラミック微粒子）の平均粒径は０．１〜５μｍ程度とすることができる。

次に、処理装置７０を用いた処理（エアロゾルデポジション法）について説明をする。 まず、真空ポンプ７９を稼動させて、形成室７５の内部を数Ｐａ〜数ｋＰａ程度とし、これを維持するようにする。

次に、ガスボンベ７１を開栓し、流量３〜２０Ｌ／ｍｉｎ程度の窒素ガスまたはヘリウムガスなどを、ガス配管７２を介してエアロゾル発生器７３に導入する。導入された窒素ガスまたはヘリウムガスなどと、予め収納されていた原料の微粒子（例えば、イットリア微粒子）とでエアロゾルが発生する。

発生したエアロゾルは、エアロゾル搬送管７４を介してノズル７６へと送られ、ノズル７６の開口部より誘電体基板３または基台２の被処理面に向けて高速で噴射される。このとき、原料の微粒子（例えば、イットリア微粒子）が誘電体基板３または基台２の被処理面に衝突し、微細断片粒子に破砕されるなどした後、瞬時に再結合して微細な結晶子の接合物として誘電体基板３または基台２の被処理面に多結晶構造物７または絶縁体膜５を形成する。

このようにして形成された多結晶構造物７または絶縁体膜５は、その平均結晶子径が原料の微粒子のそれに比べて極めて小さく、その径を５ｎｍ程度とすることも可能である。ここで、パーティクルとして通常問題とされるものの粒子径は０．３μｍ程度のため、結晶子が脱粒するようなことがあっても、半導体装置や液晶表示装置などの精密電子部品の品質に影響を与えるようなことはない。尚、半導体装置や液晶表示装置などの精密電子部品の微細化の程度に応じて平均結晶粒子径を選択することもできる。例えば、半導体装置の配線パターン幅がデザインルールで９０ｎｍの場合は平均結晶子径を７０ｎｍ未満とし、配線パターン幅がデザインルールで６５ｎｍの場合は平均結晶粒子径を５０ｎｍ未満とし、配線パターン幅がデザインルールで４５ｎｍの場合は平均結晶粒子径を３０ｎｍ未満とし、配線パターン幅がデザインルールで３２ｎｍの場合は平均結晶粒子径を２０ｎｍ未満とすることができる。
また、その結晶は実質的に結晶配向性がない場合が多く、脆性材料の結晶同士の界面にはガラス相からなる粒界層が実質的に存在しないので、プラズマ雰囲気に曝されても粒界層を起点とした侵食が進行することがなく、それに伴う脱粒をも抑制・低減することができる。

また、後述の図６で説明をするように、誘電体基板３に平均粒子径が２μｍ以下のセラミック焼結体を用いれば、長期的にプラズマに曝される事で、多結晶構造物７の一部が仮に侵食されることがあっても、誘電体基板３自体の耐プラズマ性が高く、また、大きなサイズの脱粒が起きることを抑制することもできるので、パーティクル汚染の低減と、静電チャックとしての安定的な耐プラズマ性や吸着脱離特性を維持することができる。

また、多結晶構造物７または絶縁体膜５の一部は基材表面に食い込むアンカー部となっているため、剥離しにくい強固な膜とすることができる。

また、イットリア微粒子を用いて多結晶構造物７または絶縁体膜５を形成するようにすれば、前述の効果とあいまってハロゲンガスプラズマに対する耐性を大幅に向上させることができる。

また、このようにして形成した膜は、緻密でありその厚さを極めて薄くしても電気絶縁の信頼性や耐プラズマ性を低下させることがない。そのため、絶縁体膜５の厚さを極めて薄くすることができるので、熱伝達性が向上し、被処理物の温度制御性と面内温度の均一性を大幅に向上させることができる。

次に、エアロゾルデポジション法により形成した膜の平均結晶子径の測定について説明をする。
前述の処理装置７０を用いてイットリア多結晶体とアルミナ多結晶体の試料を作成した。具体的には、イットリア微粒子の平均粒径を０．４μｍとし、搬送ガスである高純度窒素ガスを流量７Ｌ／ｍｉｎで導入し、アルミニウム基板上に形成高さ４０μｍ、形成面積２０ｍｍ×２０ｍｍのイットリア多結晶体からなるイットリア膜（層状構造物）を形成した。同様にして、アルミナ微粒子の平均粒径を０．２μｍとし、搬送ガスである高純度窒素ガスを流量７Ｌ／ｍｉｎで導入し、アルミニウム基板上に形成高さ４０μｍ、形成面積２０ｍｍ×２０ｍｍのアルミナ多結晶体からなるアルミナ膜（層状構造物）を形成した。

このようにして形成したイットリア膜及びアルミナ膜の平均結晶子径を、Ｘ線回折（マックスサイエンス製／ＭＸＰ−１８、ＸＰＲＥＳＳ）を用いて、Ｓｃｈｅｒｒｅｒ法により測定・算出した。

その結果を表１に示す。表１から分かるように、エアロゾルデポジション法により形成したイットリア膜の平均結晶子径は１９．２ｎｍ、アルミナ膜の平均結晶子径も１６．０ｎｍと非常に小さな結晶から構成されていることが確認できた。


次に、エアロゾルデポジション法により形成した膜の耐プラズマ性の評価について説明をする。
前述の処理装置７０を用いてイットリア多結晶体の試料を作成した。具体的には、イットリア微粒子の平均粒径を０．４μｍとし、搬送ガスである高純度窒素ガスを流量７Ｌ／ｍｉｎで導入し、石英基板上に形成高さ５μｍ、形成面積２０ｍｍ×２０ｍｍのイットリア多結晶体からなるイットリア膜（層状構造物）を形成した。

耐プラズマ性を評価する為に、石英基板上に形成したイットリア多結晶体（Ａ）、平均粒子径５〜５０μｍのアルミナ誘電体基板（Ｂ）、平均粒子径が２μｍ以下のアルミナ誘電体基板（Ｃ）の各試料を用意し、ＲＩＥ型エッチャー装置（日電アネルバ社製／ＤＥＡ−５０６）において、反応ガスとしてＣＦ_４とＯ_２（混合比率ＣＦ_４（４０sccm）＋Ｏ_２（１０sccm））を用い、真空度を３〜８Ｐａ、マイクロ波出力を１ＫＷ（０．５５Ｗ / cm²）、周波数を１３．５６ＭＨｚ、照射時間を３、５、６、８時間として、各試料をプラズマ雰囲気に曝した。

試料をプラズマ雰囲気に曝した後、表面粗さ形状測定器（東京精密社製／ＳＵＲＦＣＯＭ １３０Ａ）を用いて試料表面の表面粗さ（Ｒａ）を評価した。その結果を図６に示す。
尚、評価はＪＩＳ規格（JIS B0601:2001）に基づいて行った。

図６は、プラズマ照射時間と表面粗さの関係を説明するためのグラフ図である。
図６から分かるように、平均粒子径が５〜５０μｍのアルミナ誘電体基板（Ｂ）の表面粗さは、プラズマ照射前が０．２μｍであったが、５時間のプラズマ照射後は０．５５μｍと約２．５倍の悪化をみた。尚、平均粒子径が５〜５０μｍのアルミナ誘電体基板は、プラズマ処理装置に備えられる静電チャックなどの部材として一般的に使用されているものである。

また、平均粒子径２μｍ以下のアルミナ誘電体基板（Ｃ）の表面粗さは、プラズマ照射前が０．０２μｍと表面状態が良好であったが、５時間の照射後に０．０６μｍと約３倍の悪化をみた。ただし、一般的に使用されている平均粒子径が５〜５０μｍのアルミナ誘電体基板（Ｂ）よりは、耐プラズマ性が高く、また、粒子径のサイズも小さいので、大きなサイズの脱粒が起きることを抑制することができる。そのため、パーティクル汚染の低減と、安定的な耐プラズマ性や吸着脱離特性を維持することができる。

しかしながら、エアロゾルデポジション法により形成した膜であるイットリア多結晶体（Ａ）は、６時間のプラズマ照射前後でも０．０２μｍから０．０２７μｍとほとんど変化が無く、ハロゲンガスプラズマに対する耐性がさらに優れていることが確認できた。また、前述したように、粒子径のサイズが極めて小さいため、仮に脱粒が起きてもパーティクル汚染が問題となるようなこともない。

次に、耐プラズマ性の評価としてプラズマ照射前後の表面状態を観察した。
試料としては、前述の石英基板上に形成したイットリア多結晶体（Ａ）、高純度アルミナ焼結体、イットリア焼結体（ＨＩＰ処理品）を用いた。そして、これらの試料を同時にハロゲンガスプラズマ環境下に曝し、プラズマ照射前後の表面状態を走査型電子顕微鏡（日立製作所製／Ｓ−４１００）で観察した。その観察結果を図７〜図９に示す。

図７は、プラズマ照射前後のイットリア多結晶体（Ａ）の表面状態を表す顕微鏡写真である。図７（ａ）はプラズマ照射前、図７（ｂ）はプラズマ照射後の表面状態を表す顕微鏡写真である。
図８は、プラズマ照射前後の高純度アルミナ焼結体の表面状態を表す顕微鏡写真である。図８（ａ）はプラズマ照射前、図８（ｂ）はプラズマ照射後の表面状態を表す顕微鏡写真である。
図９は、プラズマ照射前後のイットリア焼結体（ＨＩＰ処理品）の表面状態を表す顕微鏡写真である。図９（ａ）はプラズマ照射前、図９（ｂ）はプラズマ照射後の表面状態を表す顕微鏡写真である。

プラズマ照射前においては、図７（ａ）、図８（ａ）、図９（ａ）から分かるように、高純度アルミナ焼結体やイットリア焼結体（ＨＩＰ処理品）の表面には数μｍのポアが観察されるが、エアロゾルデポジション法により形成したイットリア多結晶体（Ａ）の表面にはこのようなポアは観察されない。これは、エアロゾルデポジション法により形成した膜の表面が平滑であることを示し、この平滑さがプラズマ照射による侵食と脱粒の抑制・低減に寄与することをも意味する。また、形成された膜が緻密であることをも示している。

プラズマ照射後においては、図７（ｂ）、図８（ｂ）、図９（ｂ）から分かるように、高純度アルミナ焼結体やイットリア焼結体（ＨＩＰ処理品）の表面には、プラズマ照射前より大きさが大きく、また数も多いポアが観察される。これは、プラズマ照射により表面の侵食と脱粒が起こったことを意味している。これに比べ、エアロゾルデポジション法により形成したイットリア多結晶体（Ａ）の表面は、プラズマ照射後もほとんど変わらずポアも観察されない。

次に、エアロゾルデポジション法により形成した膜の結晶構造を観察した。
まず、前述の処理装置７０を用いてアルミナ多結晶体の試料を作成した。具体的には、アルミナ微粒子の平均粒径を０．２μｍとし、搬送ガスである高純度窒素ガスを流量７Ｌ／ｍｉｎで導入し、アルミニウム基板上に形成高さ４０μｍ、形成面積２０ｍｍ×２０ｍｍのアルミナ多結晶体からなるアルミナ膜（層状構造物）を形成した。

次に、この試料の膜の断面の結晶構造観察を透過型電子顕微鏡（日立製作所製／Ｈ−９０００ＵＨＲ）により行った。その観察結果を図１０に示す。
図１０は、エアロゾルデポジション法により形成したアルミナ多結晶構造物断面の顕微鏡写真である。
図１０から分かるように、エアロゾルデポジション法により形成したアルミナ多結晶体では、結晶同士の界面にガラス相からなる粒界層が実質的に存在せず、数ｎｍ〜数十ｎｍの結晶子からなる構造となっていることが確認できた。尚、説明の便宜上、アルミナ多結晶体で説明をしたが、エアロゾルデポジション法により形成した他の膜（例えば、イットリア多結晶体）でも同様のことがいえる。

このように、結晶同士の界面にガラス相からなる粒界層が実質的に存在しなければ、プラズマ雰囲気に曝されても粒界層を起点とした侵食が進行することがなく、それに伴う脱粒も抑制・低減することができる。

図１１は、本発明の第２の実施の形態に係る静電チャックを説明するための模式図である。
図１で説明をしたものと同様の部分には同じ符号を付し説明は省略する。

図１１に示すように、静電チャック３０には誘電体基板３が設けられ、一方の主面（載置面側）にはエアロゾルデポジション法により脆性材料からなる多結晶構造物７が形成されている。そして、さらに多結晶構造物７の表面（載置面側）には突起部３２が形成されている。この突起部３２の上面が、半導体ウェーハ等の被処理物の載置面となる。
尚、突起部３２の材質や形状については後述する。

また、静電チャック３０の中心を貫通するように貫通孔３１が設けられている。貫通孔３１の一端は多結晶構造物７の上面に開口し、他端は図示しない圧力制御手段や流量制御手段を介して、これも図示しないガス供給手段と接続されている。図示しないガス供給手段はヘリウムガスまたはアルゴンガスなどを供給するためのものであり、突起部３２により形成される凹部３２ａが供給されたガスの通路となる。凹部３２ａ同士はそれぞれ連通し、供給されたガスが全体にいきわたるようになっている。

図示しないガス供給手段から供給されたガス（例えば、ヘリウムガス）は、図示しない圧力制御手段や流量制御手段により圧力や流量が調整された後、貫通孔３１を通って凹部３２ａに導入される。導入されたガスは凹部３２ａを通り、多結晶構造物７の上面全体にいきわたる。そして、導入されたガスは突起部３２と被処理物との間にも導かれ、互いの熱伝導率を著しく高めることから、基台２の温度を被処理物に効果的に伝えることができる。

本実施の形態に係る静電チャック３０では、前述したように絶縁体膜５や多結晶構造物７の厚さが極めて薄い、そのため熱伝達性がさらに向上し、被処理物の温度制御性と面内温度の均一性を大幅に向上させることができる。

ここで、突起部３２の上面に半導体ウェーハ等の被処理物を載置した場合、温度変化により、被処理物（例えば、半導体ウェーハ等）と静電チャック３０の載置面近傍の部材との間の熱膨張量に差が生じる場合がある。そして、両者間の熱膨張量に差が生じると、突起部３２の上面（載置面）と被処理物の裏面との間に摺動が生ずる。

また、突起部３２同士の間、すなわち凹部３２ａの上方に位置する被処理物の部分を微視的に見ると撓みが生じている。この場合、凹部３２ａの部分には、いわゆる「空間クーロン力」が働くと考えられるため、静電吸着力により被処理物は下方に向けて撓もうとする。その一方、凹部３２ａにガスが導入されると、後述する処理容器１０１の内圧との圧力差により被処理物は上方に向けて撓もうとする。
そのため、両者の力の均衡が変動すると、被処理物も上下方向に微視的な撓みを繰り返し、突起部３２の上面（載置面）と被処理物の裏面との間に摺動が生ずる。

このような場合、突起部３２を耐プラズマ性の劣る材質で構成すれば、突起部３２の上面（載置面）の表面粗さが次第に粗くなり、摺動が生じた場合には被処理物（例えば、半導体ウェーハ等）の表面が傷つくおそれがある。また、摺動が生じることでパーティクル汚染が発生するおそれもある。
そして、突起部３２を設けるものとすれば、受圧面積が小さくなるので、被処理物の傷やパーティクル汚染が増加するおそれもある。

ここで、突起部３２の材質等について説明をする。
突起部３２をイットリア（Ｙ_２Ｏ_３）の多結晶体で構成するようにすれば、前述したように耐プラズマ性を大幅に向上させることができるので、突起部３２の上面（載置面）の表面粗さの劣化を抑止することができる。そのため、被処理物の表面に発生する傷や、パーティクル汚染を大幅に抑制することができる。この場合、耐プラズマ性を考慮してイットリア（Ｙ_２Ｏ_３）の含有量を９０ｗｔ％以上とすることが好ましい。
また、前述したように耐プラズマ性の観点からは、結晶同士の界面にガラス相からなる粒界層が実質的に存在しないようにすることが好ましい。例えば、エアロゾルデポジション法により成膜を行うようにすれば、そのようにすることができる。

また、本発明者の得た知見によれば、イットリア（Ｙ_２Ｏ_３）は、代表的な処理物である半導体ウェーハ（シリコンウェーハ）を構成するシリコン（Ｓｉ）に比較して硬度が同等程度かやや低く、仮に摺動が生じたとしても半導体ウェーハの表面に傷が発生することを抑制することができる。また、傷の発生が抑制されるため、パーティクル汚染も抑制される。尚、イットリア（Ｙ_２Ｏ_３）の多結晶体による傷・パーティクル汚染発生の抑制効果については後述する。

そして、摺動の発生に伴う影響は、受圧面積が小さくなるほど大きくなると考えられるので、突起部３２をイットリア（Ｙ_２Ｏ_３）の多結晶体で形成させるようにすれば、傷発生の抑制とパーティクル汚染の抑制に大きな効果を発揮させることができる。

次に、イットリア（Ｙ_２Ｏ_３）の多結晶体による傷・パーティクル汚染発生の抑制効果について説明をする。
この場合、往復摺動試験を行い、その結果から傷の発生とパーティクル汚染の発生を評価することにした。
まず、本発明者が検討を加えた比較例であるアルミナ（Ａｌ_２Ｏ_３）による傷・パーティクル汚染の発生について説明をする。

まず、摺動試験用試料として、平面寸法が２０ｍｍ×２０ｍｍ、厚みが２ｍｍのアルミナ（Ａｌ_２Ｏ_３）の板の表面（試験面）をラッピング加工したものを用いた。
この場合、摺動試験用試料の表面粗さは、Ｒａ（中心線平均粗さ）で０．０２μｍ、Ｒｚ （十点平均高さ粗さ）０．２μｍ、平面度は０．２μｍ以下であった。また、摺動試験用試料の硬度は、ビッカース硬度で１９８１Ｈｖであった。
また、接触対象である半導体ウェーハ（シリコンウェーハ）表面の当初の表面粗さは、Ｒａ（中心線平均粗さ）で０．０３μｍ、Ｒｚ（十点平均高さ粗さ）０．２３μｍ、半導体ウェーハ（シリコンウェーハ）の硬度は、ビッカース硬度で１０４２Ｈｖであった。
また、摺動試験装置としては、テスター産業製のウォッシャビリティーテスターを使用し、表面粗さ・表面形状測定装置としては、東京精密製ｓｕｒｆｃｏｍ１３０Ａを使用した。

そして、以下の手順により往復摺動試験を実施した。
まず、前述の摺動試験装置の試験台上に揺動試験用試料（アルミナ（Ａｌ_２Ｏ_３）の板）を固定し、その上に半導体ウェーハ（シリコンウェーハ）を重ねるようにして載せた。そして、錘により半導体ウェーハ（シリコンウェーハ）に荷重を加えつつ、往復運動をさせることにより、往復摺動試験を実施した。
この場合、接触圧力を０．０４８ｋｇｆ／ｃｍ^２、摺動距離を１０００ｍｍ（１００往復）、５０００ｍｍ（５００往復）とした。また、摺動速度は６０往復／ｍｉｎとした。

このようにして実施をした往復摺動試験後の半導体ウェーハ（シリコンウェーハ）と摺動試験用試料の表面を観察すると、１００往復摺動時（摺動距離１０００ｍｍ）、５００往復摺動時（摺動距離５０００ｍｍ）ともに、半導体ウェーハ（シリコンウェーハ）表面に削り取られた部分が観察され、また、摺動試験用試料（アルミナ（Ａｌ_２Ｏ_３）の板）の摺動部分全域にも表面に荒れた部分が観察された。
図１２は、往復摺動試験（摺動距離５０００ｍｍ）後の半導体ウェーハ（シリコンウェーハ）の表面状態を表す顕微鏡写真である。
図１２から分かるように、半導体ウェーハ（シリコンウェーハ）表面に削り取られた部分が観察される。

また、５００往復摺動（摺動距離５０００ｍｍ）後の摺動試験用試料（アルミナ（Ａｌ_２Ｏ_３）の板）において、半導体ウェーハ（シリコンウェーハ）との摺動面を横切るように表面形状（断面方向における表面形状）を計測すると、摺動部分に数百ｎｍ程度の盛り上がりが観察された。このことより、摺動試験用試料（アルミナ（Ａｌ_２Ｏ_３）の板）の表面の荒れた部分は、半導体ウェーハ（シリコンウェーハ）の削れ屑等が付着したものであると判断できる。
図１３は、５００往復摺動（摺動距離５０００ｍｍ）後の揺動試験用試料の表面形状の計測結果を表すグラフ図である。
図１３から分かるように、揺動試験用試料の摺動部分に数百ｎｍ程度の盛り上がりがみられる。

以上のことより、静電チャックに一般的に使用されているアルミナ（Ａｌ_２Ｏ_３）を突起部３２に用いるものとすれば、半導体ウェーハ（シリコンウェーハ）の表面に傷が発生し、また、半導体ウェーハ（シリコンウェーハ）から脱離した（削り取られた）シリコン（Ｓｉ）がパーティクル汚染を発生させる原因となるおそれがある。
この場合、突起部３２においては、前述の往復摺動試験の場合よりも受圧面積が小さくなるので、傷の発生とパーティクル汚染の発生が増加するおそれもある。

次に、イットリア（Ｙ_２Ｏ_３）の多結晶構造物による傷・パーティクル汚染発生の抑制効果について説明をする。
まず、摺動試験用試料として、平面寸法が１０ｍｍ×２０ｍｍ、厚みが５ｍｍ程度の石英基板上に前述の処理装置７０を用いて（エアロゾルデポジション法を用いて）、イットリア（Ｙ_２Ｏ_３）の多結晶構造物を形成させ、その表面（試験面）をラッピング加工したものを用いた。
この場合、イットリア（Ｙ_２Ｏ_３）の多結晶構造物の膜厚は２μｍ〜３μｍ程度、膜表面の表面粗さは、Ｒａ（中心線平均粗さ）で ０．０２μｍ、Ｒｚ（十点平均高さ粗さ）で０．０９μｍ、平面度は０．２μｍ以下であった。また、イットリア（Ｙ_２Ｏ_３）の多結晶構造物の硬度は、ビッカース硬度で７６５Ｈｖであった。
また、接触対象である半導体ウェーハ（シリコンウェーハ）表面の当初の表面粗さは、Ｒａ（中心線平均粗さ）で０．０３μｍ、Ｒｚ（十点平均高さ粗さ）で０．２３μｍ、半導体ウェーハ（シリコンウェーハ）の硬度は、ビッカース硬度で１０４２Ｈｖであった。

尚、摺動試験装置、表面粗さ・表面形状測定装置、往復摺動試験の手順、試験条件（接触圧力、摺動距離、摺動速度など）は、前述のアルミナ（Ａｌ_２Ｏ_３）の場合と同様とした。

このようにして実施をした往復摺動試験後の半導体ウェーハ（シリコンウェーハ）を観察したが、１００往復摺動時（摺動距離１０００ｍｍ）、５００往復摺動時（摺動距離５０００ｍｍ）ともに、半導体ウェーハ（シリコンウェーハ）の表面における傷の発生が確認できなかった。

以上のことより、イットリア（Ｙ_２Ｏ_３）の多結晶構造物を突起部３２に用いるものとすれば、半導体ウェーハ（シリコンウェーハ）の表面に傷が発生することを抑止することができる。また、半導体ウェーハ（シリコンウェーハ）からシリコン（Ｓｉ）が脱離することがないので、パーティクル汚染の発生も抑止することができる。このことは、イットリア（Ｙ_２Ｏ_３）の硬度が、シリコン（Ｓｉ）よりも低いためであると考えられる。
また、本実施の形態に係るイットリア（Ｙ_２Ｏ_３）の多結晶構造物はエアロゾルデポジション法により形成されたものであるため、前述したように平均結晶子径が極めて小さい。そのため、仮に脱離したとしてもパーティクル汚染が発生するおそれがない。
また、突起部３２においては受圧面積が小さくなるので、このような部分にエアロゾルデポジション法を用いてイットリア（Ｙ_２Ｏ_３）の多結晶構造物を形成させるものとすれば、傷発生の抑制とパーティクル汚染の抑制に大きな効果を発揮させることができる。

次に、突起部３２の形状について説明をする。
突起部３２の水平方向断面は、任意の形状とすることができる。ただし、円などのように角部のない形状とすれば、割れや欠けなどを抑制することができる。

図１４は、比較例に係る突起部１３２の垂直方向断面を説明するための模式拡大図である。
また、図１５は、本実施の形態に係る突起部３２の垂直方向断面を説明するための模式拡大図である。尚、図１５は、図１１におけるＤ部の拡大図である。
また、図１６は、本実施の形態に係る突起部３２の顕微鏡写真である。尚、設計寸法が直径５００μｍの場合の突起部３２を例示するための顕微鏡写真である。
まず、比較例に係る突起部１３２について説明をする。
図１４に示すように、突起部１３２は、頂部に平坦面１３２ｂを有し、その側面１３２ｄと平坦面１３２ｂとが直接連接されている。そのため、平坦面１３２ｂの周縁部分には角部１３２ｃが設けられることになる。

この平坦面１３２ｂの上には、半導体ウェーハ等の被処理物が載置されることになる。すなわち平坦面１３２ｂが載置面となる。
ここで、前述したように、被処理物（例えば、半導体ウェーハ等）と静電チャック３０の載置面近傍の部材との間の熱膨張量の差により、平坦面１３２ｂと被処理物の裏面との間に摺動が生じる。また、凹部内の圧力と後述する処理容器１０１の内圧との間における圧力差と、「空間クーロン力」との間の力の均衡が変動すると、被処理物が上下方向に微視的な撓みを繰り返し、平坦面１３２ｂと被処理物の裏面との間に摺動が生じる。

そして、平坦面１３２ｂと被処理物との間に摺動が生じると、被処理物に傷が発生する場合がある。
図１７は、平坦面１３２ｂと被処理物との間に生じた摺動により発生した傷の写真である。尚、図１７は、以下の往復摺動試験を行った場合に発生した傷の写真である。
往復摺動試験としては、まず、平面寸法が１０ｍｍ×２０ｍｍ、厚みが５ｍｍ程度の石英基板上に前述の処理装置７０を用いて（エアロゾルデポジション法を用いて）、イットリア（Ｙ_２Ｏ_３）の多結晶構造物を形成させ、続いて突起パターン部分を抜いたフォトレジストフィルムをその表面に貼り付け、イットリアを原料とし、エアロゾルデポジション法を用いて、突起部１３２のみを形成させ、その後、フィルムを除去した。具体的には、直径が２０００μｍ程度の円柱状の突起部１３２を形成させた。そして、ラッピング加工をすることで、周縁のエッジに角部（図１４に例示したものは直角の角部）を有する平坦面１３２ｂを形成させ、これを摺動試験用試料とした。
尚、摺動試験装置、往復摺動試験の手順、試験条件（接触圧力、摺動距離、摺動速度など）は、前述した往復摺動試験の場合と同様とした。また、被処理物は、半導体ウェーハ（シリコンウェーハ）としている。

前述したように、イットリア（Ｙ_２Ｏ_３）の硬度はシリコン（Ｓｉ）の硬度よりも低いため、通常は半導体ウェーハ（シリコンウェーハ）には傷が発生しない。しかしながら、突起部１３２を設けるようにすれば、図１７に示すように、イットリア（Ｙ_２Ｏ_３）の多結晶構造物であっても半導体ウェーハ（シリコンウェーハ）に傷が発生する。これは、半導体ウェーハ（シリコンウェーハ）と平坦面１３２ｂとが摺動した際に、角部１３２ｃの先端が巻き込まれるためであると考えられる。

これに対し、本実施の形態に係る突起部３２は、図１５に示すように、頂部に平坦面３２ｂを有し、その側面部分と平坦面３２ｂとが外部に向けて凸状の曲面３２ｃを介して連接されている。すなわち、突起部３２の頂部（平坦面３２ｂ）の周縁には、曲面３２ｃが設けられている。
そのため、平坦面３２ｂと半導体ウェーハ（シリコンウェーハ）との間で摺動が生じたとしても、曲面３２ｃの作用により平坦面３２ｂの周縁部分が巻き込まれることがない。その結果、半導体ウェーハ（シリコンウェーハ）に傷が発生することを抑止することができ、パーティクル汚染も抑制することができる。
そして、このような曲面加工において、緻密な多結晶構造が形成されるエアロゾルデポジション法と、アルミナなどと比較してやや軟らかいイットリア（Ｙ_２Ｏ_３）とを用いるようにすれば、精細で欠陥の少ない状態の曲面に仕上げることが容易となる。

この場合、曲面３２ｃの曲率半径Ｒを５μｍ以上、１０００μｍ以下とすることが好ましい。
一般的には、半導体ウェーハ（シリコンウェーハ）の裏面の表面粗さは、Ｒａ（中心線平均粗さ）で０．１〜０．２μm程度、Ｒｚ（十点平均高さ粗さ）で０．６〜０．７μm程度である。そのため、曲面３２ｃの曲率半径を５μｍ以上とすれば、半導体ウェーハ（シリコンウェーハ）裏面に存在する凸部が平坦面３２ｂの周縁部分と接触して巻き込まれることを抑止することができるからである。
また、例えば、後述するバフ研磨法により曲面３２ｃを形成させる場合、曲率半径Ｒが１０００μｍを超えるものとすれば、突起部３２自体の研磨も進んでしまい形態上の不具合を生じやすくなる。そのため、加工上の観点から曲率半径Ｒを１０００μｍ以下とすることが好ましいからである。

また、図１５、図１６に示すように、平坦面３２ｂの表面粗さよりも凹部３２ａの底面の表面粗さが粗くなるようにされている。例えば、平坦面３２ｂの表面粗さがＲａ（中心線平均粗さ）で０．００９μｍ程度、凹部３２ａの底面の表面粗さがＲａ（中心線平均粗さ）で０．３３μｍ程度とされている。
また、突起部３２の高さｈ１と多結晶構造物７の厚みｈ２とは、略同一とされている。例えば、突起部３２の高さｈ１と、多結晶構造物７の厚みｈ２とが１０μｍ程度とされている。尚、突起部３２の高さｈ１は、吸着力とパーティクル付着の低減を考慮した場合、５〜３０μｍの範囲に設定することが好ましい。
本実施の形態によれば、平坦面３２ｂの表面が非常に滑らかにされているので、被処理物への密着性を高めるとともに傷の発生を抑制することができる。
また、凹部３２ａの底面を粗くすることで、その表面積を広くするようにされている。そのため、凹部３２ａに導入されるヘリウムガスなどとの熱交換効率を向上させることができ、被処理物の温度制御性や面内温度の均一性を向上させることができる。

次に、静電チャック３０の製造方法を説明する。
図１８は、静電チャック３０の製造方法を説明するためのフローチャートである。
尚、図２において説明をしたものとは、突起部３２をさらに形成させるようにしたところが異なる。そのため、突起部３２の形成以外のものについては、図２と同様のため同じステップ番号を付し、その説明は省略する。

図２のステップＳ３のようにして形成された多結晶構造物７の上面を研磨し、その表面にレジストフィルムを貼り付け、感光させることで所望の形状のマスクを形成させる（ステップＳ３ａ）。
例えば、所定のピッチで設けられ、その直径が２５０、５００、１０００、２０００μm程度のマスクを形成させる。

次に、マスクの上方からブラスト処理を行い、多結晶構造物７の上面のうちマスクにより覆われていない部分を除去する（ステップＳ３ｂ）。
この際、例えば、多結晶構造物７の上面から１０μｍ程度除去するようにすることができる。この場合、例えば、ウェットエッチング法などによっても除去を行うことができる。ただし、ブラスト法により除去を行うようにすれば、突起部３２の高さの寸法精度を向上させることができるので、発現させる静電気力のバラツキを抑制することができる。また、凹部３２ａの底面を粗面化することができるので、前述したように、ヘリウムガスなどとの熱交換性を向上させ、被処理物の温度制御性、面内温度の均一性を向上させることができる。

次に、マスクを除去し、表面をバフ研磨することで突起部３２に曲面３２ｃを設けるとともに、平坦面３２ｂを滑らかに仕上げる（ステップＳ３ｃ）。
以上のようにすれば、例えば、突起部３２の直径が２５０〜２０００μm程度、平坦面３２ｂの表面粗さがＲａ（中心線平均粗さ）で０．００９μm程度、Ｒｚ（十点平均高さ粗さ）で０．０８μm程度、曲面３２ｃの曲率半径Ｒが１２２〜１８２μm程度、凹部３２ａの底面の表面粗さがＲａ（中心線平均粗さ）で０．３３μm程度、Ｒｚ（十点平均高さ粗さ）で２．３６μm程度とすることができる。

図１９は、静電チャック３０の製造方法の他の具体例を例示するためのフローチャートである。
尚、図３において説明をしたものとは、突起部３２をさらに形成させるようにしたところが異なる。そのため、突起部３２の形成以外のものについては、図３と同様のため同じステップ番号を付し、その説明は省略する。

また、突起部３２の形成に関しては、図１８で説明をしたものと同様である。すなわち、図１８との関係においては、多結晶構造物７の形成手順が異なる。すなわち、基台２と誘電体基板３の接合後に、エアロゾルデポジション法により誘電体基板３の上面（電極が設けられた主面と対向する主面）に多結晶構造物７を形成する。そして、その後に突起部３２を形成するようにしている。

具体的には、図３のステップＳ１１ａ、１１ｂ、ステップＳ１２、ステップＳ１３、ステップＳ１４、ステップＳ１５のようにして、基台２と誘電体基板３が接合され、誘電体基板３の電極４が設けられた主面と対向する主面にエアロゾルデポジション法を用いて多結晶構造物７が形成される。
そして、その後、図１８のステップＳ３ａと同様にして、多結晶構造物７の上面を研磨し、その表面にレジストフィルムを貼り付け、感光させることで所望の形状のマスクを形成させる（ステップＳ１５ａ）。

次に、図１８のステップＳ３ｂと同様にして、マスクの上方からブラスト処理を行い、多結晶構造物７の上面のうちマスクにより覆われていない部分を除去する（ステップＳ１５ｂ）。
次に、図１８のステップＳ３ｃと同様にして、マスクを除去し、表面をバフ研磨することで突起部３２に曲面３２ｃを設けるとともに、平坦面３２ｂを滑らかに仕上げる（ステップＳ１５ｃ）。

本実施の形態においては、基台２と誘電体基板３との接合後に、誘電体基板３の上面（電極が設けられた主面と対向する主面）に、エアロゾルデポジション法を用いて多結晶構造物７を形成するようにしている。
そのため、成膜がされる母材（基台２と誘電体基板３が接合されたもの）の剛性をより高くすることができるので、図３において説明をしたように、残留応力による変形を抑制することができる。その結果、突起部３２の平坦面３２ｂ（載置面）の平坦度をさらに上げることができ、被処理物との密着性をさらに向上させることができる。

図２０〜図２４は、静電チャックの構成を例示するための模式図である。
尚、図面の煩雑化を防ぐため、静電チャックの下方の基台２、絶縁体膜５、流路８などの図示を省略し、これらを併せて温度調整部材と呼ぶことにする。また、その説明も省略する。また、電線９などについても図示を省略する。

図２０に例示をする静電チャック４０は、温度調整部材４１、電極４２ａが設けられた部材である電極部４２を備えている。温度調整部材４１の一方の主面には、接合層４３を介して電極部４２が設けられている。また、電極部４２の主面には、多結晶構造物７、突起部３２が設けられている。
電極部４２は、焼成体（例えば、セラミック焼結体など）からなり、内部に複数の電極４２ａを有している。また、接合層４３は、前述した接合層６と同様に絶縁性接着剤が硬化したものである。また、ガラス接合により形成されたものとすることもできる。

静電チャック４０の製造方法としては、図１８のように電極部４２の主面に多結晶構造物７・突起部３２を形成し、その後、接合層４３を介して温度調整部材４１と接合するようにすることができる。また、図１９のように、接合層４３を介して電極部４２と温度調整部材４１とを接合し、その後、前述したものと同様に、電極部４２の主面に多結晶構造物７・突起部３２を形成させるようにすることもできる。
尚、電極４２ａを有し、焼成体からなる電極部４２の製造は公知の技術を適用することができるため、その製造方法の説明は省略する。

この場合、図１９のように最後に多結晶構造物７・突起部３２を形成させるようにすれば、成膜がされる母材（電極部４２と温度調整部材４１が接合されたもの）の剛性をより高くすることができるので、残留応力による変形を抑制することができる。その結果、突起部３２の平坦面３２ｂ（載置面）の平坦度をさらに上げることができ、被処理物との密着性をさらに向上させることができる。

図２１に例示をする静電チャック５０は、温度調整部材５１を備えている。温度調整部材５１の一方の主面には、多結晶構造物７、突起部３２が設けられている。
本実施に形態における温度調整部材５１は、図示しない基台２と基台２の内部に設けられた流路８とを備えている。そして、多結晶構造物７は、図示しない基台２の主面に直接設けられ、基台２が電極を兼ねるようになっている。そのため、本実施の形態においては、温度調整部材５１が電極が設けられた部材となる。すなわち、静電チャック５０は、単極タイプの静電チャックとなっている。

静電チャック５０の製造方法としては、図１９のように、温度調整部材５１（図示しない基台２）の主面に多結晶構造物７・突起部３２を形成させるようにしている。
そのため、成膜がされる母材（温度調整部材５１）の剛性をより高くすることができるので、残留応力による変形を抑制することができる。その結果、突起部３２の平坦面３２ｂ（載置面）の平坦度をさらに上げることができ、被処理物との密着性をさらに向上させることができる。

図２２に例示をする静電チャック６０は、温度調整部材６１、電極６５が設けられた部材である電極部６２を備えている。温度調整部材６１の一方の主面には、接合層６３を介して電極部６２が設けられている。また、電極部６２の主面には、多結晶構造物７、突起部３２が設けられている。
電極部６２は、誘電体基板３と、誘電体基板３の一方の主面に設けられた複数の電極６５と、電極６５を覆うようにして設けられた絶縁体膜６４を備えている。
絶縁体膜６４は、前述した絶縁体膜５と同様とすることができる。
また、接合層６３は、前述した接合層６と同様に絶縁性接着剤が硬化したものである。尚、ガラス接合により形成されたものとすることもできる。

静電チャック６０の製造方法としては、図１８のように電極部６２の主面に多結晶構造物７・突起部３２を形成し、その後、接合層６３を介して温度調整部材６１と接合するようにすることができる。また、図１９のように、接合層６３を介して電極部６２と温度調整部材６１とを接合し、その後、前述したものと同様に、電極部６２の主面に多結晶構造物７・突起部３２を形成させるようにすることもできる。

この場合、図１９のように最後に多結晶構造物７・突起部３２を形成させるようにすれば、成膜がされる母材（電極部６２と温度調整部材６１が接合されたもの）の剛性をより高くすることができるので、残留応力による変形を抑制することができる。その結果、突起部３２の平坦面３２ｂ（載置面）の平坦度をさらに上げることができ、被処理物との密着性をさらに向上させることができる。

図２３に例示をする静電チャック８０は、温度調整部材８１、電極８５が設けられた部材である電極部８２を備えている。温度調整部材８１の一方の主面には、電極部８２が設けられている。また、電極部８２の主面には、多結晶構造物７、突起部３２が設けられている。
電極部８２は、多結晶構造物８４と、多結晶構造物８４の一方の主面に設けられた複数の電極８５を備えている。
多結晶体構造物８４は、前述した絶縁体膜５と同様とすることができる。

静電チャック８０の製造方法としては、まず、温度調整部材８１（図示しない基台２）の主面に多結晶構造物８４を形成させる。多結晶体構造物８４は、例えば、アルミナ（Ａｌ_２Ｏ_３）やイットリア（Ｙ_２Ｏ_３）等の多結晶体で構成することができる。また、多結晶構造物８４は、エアロゾルデポジション法により形成させることができる。

次に、多結晶構造物８４の主面に導電膜を形成する。導電膜は、ＣＶＤ（Chemical Vapor Deposition）法やＰＶＤ（Physical Vapor Deposition）法などを用いて形成させることができる。

次に、この形成した膜をサンドブラスト法やエッチング法などを用いて所定の形状に成形し、所望の形状の電極８５を形成する。

次に、前述したものと同様にして、電極８５を覆うように多結晶構造物８４の主面に多結晶構造物７を形成する。
次に、表面を研磨し、ブラスト法を用いて突起部３２を形成する。その後、バフ研磨することで曲面を形成する。

この場合、図１９のように最後に多結晶構造物７・突起部３２を形成させるようにすれば、成膜がされる母材（温度調整部材８１）の剛性をより高くすることができるので、残留応力による変形を抑制することができる。その結果、突起部３２の平坦面３２ｂ（載置面）の平坦度をさらに上げることができ、被処理物との密着性をさらに向上させることができる。

図２４に例示をする静電チャック９０は、温度調整部材４１、電極４２ａが設けられた部材である電極部４２を備えている。温度調整部材４１の一方の主面には、接合層４３を介して電極部４２が設けられている。また、電極部４２の主面には、多結晶構造物７、突起部３２ｄ、突起部表面層３２ｅが設けられている。
電極部４２は、焼成体（例えば、セラミック焼結体など）からなり、内部に複数の電極４２ａを有している。また、接合層４３は、前述した接合層６と同様に絶縁性接着剤が硬化したものである。また、ガラス接合により形成されたものとすることもできる。

静電チャック９０の製造方法としては、図１８のように電極部４２の主面に多結晶構造物７・突起部３２ｄ・突起部表面層３２ｅを形成し、その後、接合層４３を介して温度調整部材４１と接合するようにすることができる。また、図１９のように、接合層４３を介して電極部４２と温度調整部材４１とを接合し、その後、前述したものと同様に、電極部４２の主面に多結晶構造物７・突起部３２ｄ・突起部表面層３２ｅを形成させるようにすることもできる。
尚、電極４２ａを有し、焼成体からなる電極部４２の製造は公知の技術を適用することができるため、その製造方法の説明は省略する。

また、突起部３２ｄは、例えば、アルミナ（Ａｌ_２Ｏ_３）やイットリア（Ｙ_２Ｏ_３）等の多結晶体で構成することができる。また、突起部３２ｄは、エアロゾルデポジション法により形成させることができる。
また、突起部表面層３２ｅは、イットリア（Ｙ_２Ｏ_３）の多結晶体で構成することができる。また、突起部表面層３２ｅは、エアロゾルデポジション法により形成させることができる。

尚、突起部３２ｄとなる膜を成膜し、その表面に突起部表面層３２ｅとなる膜を成膜した後、前述したものと同様に、ブラスト法を用いて突起部３２ｄ・突起部表面層３２ｅを形成し、バフ研磨により曲面を形成させることができる。
また、ブラスト法を用いて突起部３２ｄを形成し、突起部３２ｄの頂部に選択的に突起部表面層３２ｅを形成し、バフ研磨により曲面を形成させることもできる。

この場合、図１９のように最後に多結晶構造物７・突起部３２ｄ・突起部表面層３２ｅを形成させるようにすれば、成膜がされる母材（電極部４２と温度調整部材４１が接合されたもの）の剛性をより高くすることができるので、残留応力による変形を抑制することができる。その結果、突起部表面層３２ｅの上面（平坦面（載置面））の平坦度をさらに上げることができ、被処理物との密着性をさらに向上させることができる。

尚、静電チャックにおいて、多結晶構造物７の下方に位置するものの構成は前述したものに限定されるわけではなく種々の変更が可能である。
また、前述した、多結晶構造物７を形成する工程、突起部３２を形成する工程、曲面３２ｃを形成する工程、のいずれかの工程の後に、電極が設けられた部材の多結晶構造物７が形成された側の主面に対向する側の主面と、基台の一方の主面と、が接合されるようにすることができる。
また、多結晶構造物７の下方に位置するものを形成した後に（母材となるものを先に形成した後に）、多結晶構造物７、突起部３２を形成するようにすることができる。そのようにすれば、残留応力による変形を抑制することができる。その結果、突起部３２の平坦面３２ｂ（載置面）の平坦度をさらに上げることができ、被処理物との密着性をさらに向上させることができる。

図２５は、本発明の実施の形態に係る静電チャックを備えた基板処理装置を説明するための模式図である。
基板処理装置１００は、処理容器１０１、上部電極１１０、本発明にかかる静電チャック１を備えている。処理容器１０１の天井には処理ガスを内部に導入するための処理ガス導入口１０２が設けられ、その底板には内部を減圧排気するための排気口１０３が設けられている。また、上部電極１１０、静電チャック１には高周波電源１０４が接続され、上部電極１１０と静電チャック１より構成される一対の電極が、互いに所定の間隔を隔てて平行に対峙するようになっている。このように構成される基板処理装置１００において、上部電極１１０と静電チャック１に高周波電圧が印加されると、高周波放電が起こり処理容器１０１内に導入された処理ガスがプラズマにより励起、活性化されて、被処理物Ｗが処理されることになる。尚、被処理物Ｗとしては半導体基板（ウェーハ）を例示することができるが、これに限定されるわけではなく、例えば、液晶表示装置に用いられるガラス基板等であってもよい。

基板処理装置１００のような構成の装置は、一般に平行平板型ＲＩＥ（Reactive Ion Etching）装置と呼ばれるが、本発明にかかる静電チャックはこの装置への適用に限定されるわけではない。例えば、ＥＣＲ(Electron Cyclotron Resonance) エッチング装置、誘電結合プラズマ処理装置、ヘリコン波プラズマ処理装置、プラズマ分離型プラズマ処理装置、表面波プラズマ処理装置、プラズマＣＶＤ（Chemical Vapor Deposition )装置などのいわゆる減圧処理装置に広く適応することができるし、露光装置や検査装置のように大気圧下で処理や検査が行われる基板処理装置に広く適用することもできる。ただし、本発明にかかる静電チャックの有する高い耐プラズマ性を考慮するとプラズマ処理装置に適用させることが好ましい。尚、これらの装置の構成の内、本発明にかかる静電チャック以外の部分には公知の構成を適用することができるので、その説明は省略する。
また、図１において説明をした静電チャック１に限定されるわけではなく、例えば、図１１において説明をした静電チャック３０、図２０において説明をした静電チャック４０、図２１において説明をした静電チャック５０、図２２において説明をした静電チャック６０等であってもよい。

以上、具体例を参照しつつ、本発明の実施の形態について説明をした。しかし、本発明はこれらの具体例に限定されるものではない。
前述の具体例に関して、当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。

例えば、説明の便宜上、クーロン型静電チャックとジョンセン−ラーベック型静電チャックを説明したが、吸着面上に不均一電界を形成させることにより絶縁体である被処理物の一部を分極させ、そのとき発生する電界強度の強い方向へ引き寄せられる力（グラジエント力）を利用する静電チャックであってもよい。

また、静電チャックや基板処理装置などの各要素の形状、寸法、材質、成分比、配置なども、例示したものに限定されるわけではなく、適宜変更を加えたものも本発明の特徴を備えている限り本発明の範囲に包含される。
また、前述した各具体例が備える各要素は、可能な限りにおいて組み合わせることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。

本発明の第１の実施の形態に係る静電チャックを説明するための模式図である。 静電チャックの製造方法を説明するためのフローチャートである。 静電チャックの製造方法の他の具体例を説明するためのフローチャートである。 基台と誘電体基板の接合を説明するための模式図である。 エアロゾルデポジション法を実施することのできる処理装置の模式構成図である。 プラズマ照射時間と表面粗さの関係を説明するためのグラフ図である。 プラズマ照射前後のイットリア多結晶体の表面状態を表す顕微鏡写真である。 プラズマ照射前後の高純度アルミナ焼結体の表面状態を表す顕微鏡写真である。 プラズマ照射前後のイットリア焼結体（ＨＩＰ処理品）の表面状態を表す顕微鏡写真である。 エアロゾルデポジション法により形成したアルミナ多結晶構造物断面の顕微鏡写真である。 本発明の第２の実施の形態に係る静電チャックを説明するための模式図である。 往復摺動試験（摺動距離５０００ｍｍ）後の半導体ウェーハ（シリコンウェーハ）の表面状態を表す顕微鏡写真である。 ５００往復摺動（摺動距離５０００ｍｍ）後の揺動試験用試料の表面形状の計測結果を表すグラフ図である。 比較例に係る突起部の垂直方向断面を説明するための模式拡大図である。 本実施の形態に係る突起部の垂直方向断面を説明するための模式拡大図である。 本実施の形態に係る突起部の顕微鏡写真である。 平坦面と被処理物との間に生じた摺動により発生した傷の写真である。 静電チャックの製造方法を説明するためのフローチャートである。 静電チャックの製造方法の他の具体例を例示するためのフローチャートである。 静電チャックの構成を例示するための模式図である。 静電チャックの構成を例示するための模式図である。 静電チャックの構成を例示するための模式図である。 静電チャックの構成を例示するための模式図である。 静電チャックの構成を例示するための模式図である。 本発明の実施の形態に係る静電チャックを備えた基板処理装置を説明するための模式図である。

符号の説明

１ 静電チャック、 ２ 基台、 ３ 誘電体基板、 ４ 電極、 ５ 絶縁体膜、 ６ 接合層、 ７ 多結晶構造物、 ８ 流路、 ９ 電線、 １０ａ、１０ｂ 電源、 ３０ 静電チャック、 ３１ 貫通孔、 ３２ 突起部、 ３２ａ 凹部、３２ｂ平坦面、３２ｃ曲面、３２ｄ突起部、３２ｅ突起部表面層、４０静電チャック、５０静電チャック、６０静電チャック、 ７０ 処理装置、 ７１ ガスボンベ、 ７２ ガス配管、 ７３ エアロゾル発生器、 ７４ エアロゾル搬送管、 ７５ 形成室、 ７６ ノズル、 ７７ ステージ、 ７９ 真空ポンプ、８０静電チャック、９０静電チャック、１００ 基板処理装置、１０００ ガス、１０１ 処理容器、１０２ 処理ガス導入口、１０３ 排気口、１０４ 高周波電源、１１０ 上部電極

Claims (22)

1. 被処理物が載置される載置面を有し、前記載置面はエアロゾルデポジション法を用いて形成された多結晶構造物を含み、前記多結晶構造物はその表面に突起部を有し、
   少なくとも前記突起部には、イットリア（Ｙ_２Ｏ_３）を含有すること、を特徴とする静電チャック。
2. 電極が設けられた部材の主面に、エアロゾルデポジション法を用いて形成された多結晶構造物を有し、
   前記多結晶構造物はその表面に突起部を有し、
   少なくとも前記突起部には、イットリア（Ｙ_２Ｏ_３）を含有すること、を特徴とする静電チャック。
3. 被処理物が載置される載置面を有し、前記載置面が脆性材料からなる多結晶構造物を含み、前記多結晶構造物はその表面に突起部を有し、
   少なくとも前記突起部は、イットリア（Ｙ_２Ｏ_３）を含有し、結晶同士の界面にはガラス相からなる粒界層が実質的に存在しないこと、を特徴とする静電チャック。
4. 電極が設けられた部材の主面に、脆性材料からなる多結晶構造物を有し、
   前記多結晶構造物はその表面に突起部を有し、
   少なくとも前記突起部は、イットリア（Ｙ_２Ｏ_３）を含有し、結晶同士の界面にはガラス相からなる粒界層が実質的に存在しないこと、を特徴とする静電チャック。
5. 前記突起部の頂部の周縁には、曲面が設けられていること、を特徴とする請求項１〜４のいずれか１つに記載の静電チャック。
6. 前記突起部の頂部に設けられた平坦面と、
   前記突起部を前記多結晶構造物の表面に設けることで形成される凹部と、
   を備え、
   前記凹部の底面の表面粗さが、前記平坦面の表面粗さよりも粗いこと、を特徴とする請求項１〜５のいずれか１つに記載の静電チャック。
7. 前記曲面は、バフ研磨法を用いて形成されてなること、を特徴とする請求項５記載の静電チャック。
8. 少なくとも一方の主面に絶縁体膜が形成された基台と、
   前記部材の前記多結晶構造物が形成された側の主面に対向する側の主面と、前記絶縁体膜が形成された主面との間に設けられた接合層と、
   をさらに備え、
   前記絶縁体膜は、脆性材料からなる多結晶体であること、を特徴とする請求項１〜７のいずれか１つに記載の静電チャック。
9. 前記絶縁体膜は、溶射法により形成されたこと、を特徴とする請求項８記載の静電チャック。
10. 前記絶縁体膜には、ガラス相からなる粒界層が実質的に存在しないこと、を特徴とする請求項８記載の静電チャック。
11. 前記絶縁体膜は、エアロゾルデポジション法により形成されたこと、を特徴とする請求項１０記載の静電チャック。
12. 前記基台は、流体の流路が設けられてなること、を特徴とする請求項８〜１１のいずれか１つに記載の静電チャック。
13. 前記絶縁体膜は、イットリア（Ｙ_２Ｏ_３）を含有すること、を特徴とする請求項８〜１２のいずれか１つに記載の静電チャック。
14. 前記多結晶構造物は、イットリア（Ｙ_２Ｏ_３）を含有すること、を特徴とする請求項１〜１３のいずれか１つに記載の静電チャック。
15. 前記部材は、平均粒子径が２μｍ以下のセラミック焼結体からなること、を特徴とする請求項１〜１４のいずれか１つに記載の静電チャック。
16. 前記電極が、前記部材の前記多結晶構造物が形成された主面に対向する側の主面に配置されたこと、を特徴とする請求項１５に記載の静電チャック。
17. 電極が設けられた部材の一方の主面に、エアロゾルデポジション法を用いて多結晶構造物を形成し、
    前記多結晶構造物の表面に所望の形状のマスクを設け、ブラスト法を用いて前記マスクにより覆われていない部分を除去して突起部を形成すること、を特徴とする静電チャックの製造方法。
18. 前記突起部の頂部の周縁に、バフ研磨法を用いて曲面を形成すること、を特徴とする請求項１７記載の静電チャックの製造方法。
19. 基台の一方の主面に、前記部材を接合した後に、前記多結晶構造物を形成すること、を特徴とする請求項１７または１８に記載の静電チャックの製造方法。
20. 前記多結晶構造物を形成する工程、前記突起部を形成する工程、前記曲面を形成する工程、からなる群より選ばれたいずれかの工程の後に、
    前記部材の前記多結晶構造物が形成された側の主面に対向する側の主面と、基台の一方の主面と、が接合されること、を特徴とする請求項１７または１８に記載の静電チャックの製造方法。
21. 前記基台に流路を形成すること、を特徴とする請求項１７〜２０のいずれか１つに記載の静電チャックの製造方法。
22. 請求項１〜１６のいずれか１つに記載の静電チャックを備えたこと、を特徴とする基板処理装置。