JP2008034704A

JP2008034704A - 半導体装置の製造方法

Info

Publication number: JP2008034704A
Application number: JP2006208025A
Authority: JP
Inventors: Tatsutomo Arima; 立知有馬
Original assignee: New Japan Radio Co Ltd
Current assignee: New Japan Radio Co Ltd
Priority date: 2006-07-31
Filing date: 2006-07-31
Publication date: 2008-02-14

Abstract

【課題】通常の半導体装置の製造装置のみで、小型、薄型の半導体装置、特にＧａＡｓ等の化合物半導体装置に適用することができる半導体装置の製造方法を提供する。
【解決手段】半導体基板の主面に回路素子を形成した後、電極形成予定領域に複数の凹部３を形成する。回路素子の電極と接続し、凹部の内壁を被覆する金属膜４を形成し、凹部内を電極金属６で充填する。その後、表面を樹脂層７で被覆する。半導体基板の裏面をエッチングし、金属膜４を露出させる。ダイシングラインに沿い、凹部内に充填した電極金属６の一部を凹部の側壁部に残して切断し、個々の半導体装置に個片化する。
【選択図】図１

Description

本発明は、半導体装置の製造方法に関し、特に小型、薄型化に適した半導体装置の製造方法に関するものである。

近年、携帯モバイル通信等の発達に伴い、フロントエンド、スイッチ、アンプなど様々な高周波デバイスが必要とされ、高周波における高速性の優れたＧａＡｓ半導体装置が多く用いられている。

同時にこの種の半導体装置では、小型、薄型化が強く求められている。小型、薄型化を実現する技術の一つに、いわゆるウエハレベルＣＳＰ（チップスケールパッケージ、あるいはチップサイズパッケージ）がある。ウエハレベルＣＳＰは、例えば、ウエハ主面に回路素子を形成後、配線層や導電ポストを形成し、主面を樹脂封止し、裏面にバンプを形成した後、個片化することで形成することができる。最近では半導体装置をさらに薄型化するため、半導体ウエハの裏面を研磨、除去することも行われている。

また、導電ポストを形成しないウエハレベルＣＳＰの製造方法も様々提案されている。例えば特許文献１には、３次元実装用パッケージとして、半導体基板主面のチップパッドを貫通する孔を形成し、この孔に電極金属層を充填して裏面を研磨した後、露出した電極金属層にメッキバンプを形成する技術が開示されている。さらに特許文献２には、半導体基板のダイシングライン上にスルーホールを形成し、その側面を利用してウエハ表裏間を電気的に接続し、裏面側に基板実装用の電極を配置して小型化を図る技術が開示されている。このスルーホールは、ウエハのダイシングライン上をハーフエッチングして凹部を形成し、その後、半導体基板を裏面研磨することによって形成される構成となっている。
特開２００６−００５３４３号公報特開２００２−２６１１９２号公報

従来のウエハレベルＣＳＰの製造方法では、半導体装置の小型、薄型化を図るため、半導体基板の裏面を研磨していた。主にシリコンからなる薄型の半導体装置では、半導体基板の厚さを５０〜１００μｍ、さらにはそれ以下まで研磨していた。このように薄い半導体基板は、非常に割れやすくなる。そのため、研磨技術も高度なものとなり、特別な設備が必要であった。一方、ＧａＡｓ等の化合物半導体は、非常に割れやすく、シリコンからなる従来の製造方法に従う研磨による薄型化には、限界があった。

本発明は、通常の半導体装置の製造装置のみで、小型、薄型の半導体装置、特にＧａＡｓ等の化合物半導体装置に適用することができる半導体装置の製造方法を提供することを目的とする。

上記目的を達成するため本願請求項１に係る発明は、半導体基板の主面に回路素子を形成する工程と、前記回路素子が形成された素子領域に隣接するダイシングラインに沿った電極形成予定領域に複数の凹部を形成する工程と、前記回路素子の電極と接続すると共に、前記凹部の内壁を被覆する金属膜を形成する工程と、前記凹部内を電極金属で充填した後、前記主面を樹脂層で被覆する工程と、前記半導体基板の別の主面をエッチングし、前記凹部の内壁を被覆する前記金属膜を露出させる工程と、前記ダイシングラインに沿い、前記凹部内に充填した前記電極金属の一部を前記凹部の側壁部に残し、前記樹脂層、前記半導体基板、前記電極金属及び前記金属膜を切断して、個々の半導体装置に個片化する工程とを含むことを特徴とする。

本願請求項２に係る発明は、請求項１記載の半導体装置の製造方法において、前記凹部の内壁を被覆する金属膜を形成すると同時に、前記ダイシングラインに沿って前記金属膜を相互に電気的に接続する導電ラインを形成する工程を含み、前記導電ラインから供給された電荷により前記凹部内に選択的に電極金属を析出させることによって、前記凹部内を前記電極金属で充填することと、前記樹脂層、前記半導体基板、前記電極金属及び前記金属膜を切断すると同時に前記導電ラインを切断することを特徴とする。

本願請求項３に係る発明は、請求項１又は２いずれか記載の半導体装置の製造方法において、前記半導体装置に個片化する工程は、少なくとも前記金属膜、前記半導体基板及び前記電極金属、あるいは更に前記導電ラインを切断すると共に、前記樹脂層の一部を切断する工程と、前記樹脂層を完全に切断する工程とからなることを特徴とする。

本発明の製造方法では、研磨によらずエッチングによって半導体基板を薄膜化し、しかも半導体基板の主表面に樹脂層を形成した後で薄型化するため、半導体基板の割れ等の発生はない。更に本発明の製造方法は、通常の半導体装置の製造工程のみで構成されているため、歩留まり良く半導体装置を形成することができる。

本発明の製造方法によってＧａＡｓ等からなる化合物半導体装置を形成する場合、ＧａＡｓ等の化合物半導体は、Ｓｉに比べて金属に対するエッチング選択性を良い。そのため電極を構成する金属を損傷させることなく、半導体基板を薄型化することができ、好適である。

以下、本発明の実施例について、化合物半導体のＧａＡｓからなる半導体装置の製造方法を例に取り、詳細に説明する。

図1は本発明の第１の実施例の半導体装置の製造方法の説明図である。まず、ＧａＡｓからなる半導体基板１上に、通常の半導体装置の製造方法により、回路素子を複数個形成する。図１では、回路素子が形成された１つの素子領域２を図示しており、回路素子は図示を省略している。次に、隣接する素子領域２間に配置するダイシングラインに沿って、複数の凹部３を形成する（図１ａ）。この凹部３は、半導体装置の電極が形成される位置に形成する。

次に、通常のフォトリソグラフ法により、凹部３の内壁を被覆するように金属を蒸着し、金属膜４をパターニングする（図１ｂ）。この金属膜４のパターニングと同時に、ダイシングラインに沿って、金属膜３を相互に電気的に接続する導電ライン５を形成する（図２）。電極膜４及び導電ライン５は、単層膜、多層膜のいずれでも良く、半導体基板１及び後述する電極金属に対して充分な接着性を有する金属を選択すればよい。一例として、金（Ａｕ）を用いることができる。

次に、導電ライン５に電圧を印加し、電気メッキ法により凹部３の内に電極金属６を充填する。この電極金属６は例えばＡｕであり、図示を省略しているが、金属膜４の一部を露出するように、フォトレジストをパターニングし、フォトレジストをマスクとして使用して、露出する金属膜４上に選択メッキを行う（図１ｃ）。なお、先の説明で導電ライン５を形成せず、無電解メッキ法により、凹部３内に電極金属６を形成することもできる。

回路素子及び電極金属６等が形成された半導体基板１の主面全面を樹脂層７で被覆する（図１ｄ）。ここで使用する樹脂は、例えば、エポキシ樹脂系で、半導体基板１にストレスがかからないようにフィラーを混入させ使用する。樹脂層７の形成方法は、ポッティング法、回転塗布法またはキャスティング法等いずれでもよい。樹脂層７を形成する前に、ＳｉＮなどの保護膜で半導体基板１全面を覆うと信頼性を確保でき、好適である。

次に半導体基板１を薄膜化する。本発明では、半導体基板１のエッチング液を用いて、図１（ｅ）に示すように、半導体基板１の裏面（別の主面に相当）に金属膜４が露出し、電極金属６と共に、裏面側に突出するまで半導体基板１をエッチングする。なお、半導体基板１が十分に厚い場合は、所定の厚さまで半導体基板１を研磨した後、エッチングにより半導体基板１を薄くすることもできる。この場合、半導体基板１は十分な厚さがあり、また樹脂層７が半導体基板１の主面に形成されているので、研磨により割れ等が発生することは全くない。金属膜４等が裏面側に突出する寸法は、半導体基板１のエッチング量を制御することによって、適宜設定することができる。

その後、半導体基板１の裏面側からダイシングラインに沿ってダイシングソーを走行させ、金属膜４、電極金属６、導電ライン５、半導体基板１及び樹脂層７の一部を切断し、第１の溝８を形成する（図１ｆ）。このとき、樹脂層７が残されているため、個々の半導体装置に分離することはない。

図３は第１の溝８を形成した後の半導体基板の裏面斜視図である。図３に示すように、第１の溝８を形成することによって、導電ライン５は除去され、また隣接する半導体装置との間に形成されている金属膜４及び電極金属６も、先に形成した凹部の側壁部に残るのみで、半導体装置毎に分離され、独立した電極となる。従って、このような状態で露出する電極金属６にプローブを接触させれば、半導体装置の特性試験を行うことができることになる。

最後に、樹脂層７側から第１の溝８に沿い、第１の溝８に達する深さで再びダイシングソーを走行させ、樹脂層７を完全に切断する第２の溝９を形成する（図１ｇ）。その結果、図４に断面形状を示す半導体装置１０を形成することができる。

図４に示すように、本発明により形成した半導体装置１０は、回路素子が形成された半導体基板１の主面は、樹脂層７で被覆され、露出する半導体基板１の裏面（別の主面）から、金属膜４及び電極金属６が突出した突起性電極（バンプ電極）が形成されている。このような構造の半導体装置１０を実装基板に実装する場合、突起性電極が半導体装置の側面に露出する構造となるため、実装後のハンダ這い上がりが目視でき、実装信頼性を高めることができる。さらに、半導体基板１は、非常に薄いため放熱性が良く、特に高出力の半導体装置の特性改善が期待される。

次に第２の実施例について説明する。図５は、第１の実施例で説明した図２に相当する説明図である。第１の実施例と比較して第２の実施例は、凹部３の形状のみが異なる。すなわち、図５に凹部内部に蒸着される金属膜４ａを示すように、凹部がダイシングライン側にＴ字状に形成されている。このように形成することにより、ダイシングソーを走行させる際や、個片化後の半導体装置を実装する際の衝撃などによって、突起性電極が凹部内から剥離することを防止することができる。従って、凹部形状は図５のようにＴ字状の他、台形や円などの組み合わせでもよく、アンカー効果が期待される形状を採用することができる。

このように凹部の形状を変更した場合であっても、前述の第１の実施例同様の製造工程により半導体装置を形成することができる。

以上本発明について、ＧａＡｓからなる半導体装置の製造方法を例に取り説明したが、本発明はこれに限定されるものでないことはいうまでもない。例えば、化合物半導体としてＡｌＧａＡｓやＩｎＰ等を用いた半導体装置についても、同様に形成することができる。

本発明の第１の実施例の説明図である。本発明の第１の実施例の途中工程の説明図である。本発明の第１の実施例の別の途中工程の説明図である。本発明により形成された半導体装置の断面図である。本発明の第２の実施例の説明図である。

符号の説明

１；半導体基板、２；素子領域、３；凹部、４、４ａ；金属膜、５；導電ライン、６；電極金属、７；樹脂層、８；第１の溝、９；第２溝、１０；半導体装置

Claims

半導体基板の主面に回路素子を形成する工程と、
前記回路素子が形成された素子領域に隣接するダイシングラインに沿った電極形成予定領域に複数の凹部を形成する工程と、
前記回路素子の電極と接続すると共に、前記凹部の内壁を被覆する金属膜を形成する工程と、
前記凹部内を電極金属で充填した後、前記主面を樹脂層で被覆する工程と、
前記半導体基板の別の主面をエッチングし、前記凹部の内壁を被覆する前記金属膜を露出させる工程と、
前記ダイシングラインに沿い、前記凹部内に充填した前記電極金属の一部を前記凹部の側壁部に残し、前記樹脂層、前記半導体基板、前記電極金属及び前記金属膜を切断して、個々の半導体装置に個片化する工程とを含むことを特徴とする半導体装置の製造方法。
請求項１記載の半導体装置の製造方法において、前記凹部の内壁を被覆する金属膜を形成すると同時に、前記ダイシングラインに沿って前記金属膜を相互に電気的に接続する導電ラインを形成する工程を含み、
前記導電ラインから供給される電荷により前記凹部内に選択的に電極金属を析出させることによって、前記凹部内を前記電極金属で充填することと、
前記樹脂層、前記半導体基板、前記電極金属及び前記金属膜を切断すると同時に前記導電ラインを切断することを特徴とする半導体装置の製造方法。
請求項１又は２いずれか記載の半導体装置の製造方法において、前記半導体装置に個片化する工程は、少なくとも前記金属膜、前記半導体基板及び前記電極金属、あるいは更に前記導電ラインを切断すると共に、前記樹脂層の一部を切断する工程と、前記樹脂層を完全に切断する工程とからなることを特徴とする半導体装置の製造方法。