[go: up one dir, main page]

JP2008034694A - 受動素子 - Google Patents

受動素子 Download PDF

Info

Publication number
JP2008034694A
JP2008034694A JP2006207867A JP2006207867A JP2008034694A JP 2008034694 A JP2008034694 A JP 2008034694A JP 2006207867 A JP2006207867 A JP 2006207867A JP 2006207867 A JP2006207867 A JP 2006207867A JP 2008034694 A JP2008034694 A JP 2008034694A
Authority
JP
Japan
Prior art keywords
film
passive element
resin
cover film
inorganic cover
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006207867A
Other languages
English (en)
Inventor
Koichi Takemura
浩一 竹村
Yasuhiro Ishii
康博 石井
Akinobu Shibuya
明信 渋谷
Toru Mori
透 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2006207867A priority Critical patent/JP2008034694A/ja
Publication of JP2008034694A publication Critical patent/JP2008034694A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】樹脂を主たる層間絶縁膜とする安価で高性能な薄膜受動素子や薄膜受動素子集積化回路で、作製後の素子や回路の特性変動がない受動素子、及び受動素子集積回路置を提供する。
【解決手段】ベース基板上に、1層以上の配線と有機層間絶縁膜が交互に積層され、その積層構造に1つ以上の受動素子を内包した構造を有する受動素子、及び受動素子集積回路において、最上層配線を覆う有機樹脂層間絶縁膜上、或いは、樹脂層間絶縁膜上に形成され1つ以上の受動素子を含んだ最上配線層上に、無機カバー膜を形成する。
【選択図】 図1

Description

本発明は、受動素子、及び受動素子を包含したインターポーザ、半導体チップキャリア、配線基板、半導体集積回路装置に関する。
近年、デバイス動作の高周波化、高速化と同時に、携帯機器等では回路、部品の小型化、高集積化が強く要求されている。そこで、半導体プロセスや、それに類似した薄膜プロセスを用いた薄膜受動素子やそれらの集積化技術が研究されている。例えば、特許文献1では、Si基板上に形成された薄膜LCフィルターが開示されている。
また、特許文献2及び3では、薄膜受動素子を集積化した半導体接続用の基板が開示されている。いずれも、層間絶縁膜には、BCB(ベンゾシクロブテン)やポリイミドという樹脂を用いた構造となっている。これらの樹脂は低誘電率、低誘電損失な高周波特性に優れた絶縁体であり、簡単に塗布形成でき、感光性を付与することで容易にビア形成も可能な材料である。
特許文献4では、キャパシタ内蔵フィルム状インターポーザが記載されている。キャパシタを作製するベース層及びキャパシタのカバー層ともにポリイミドなどの樹脂が用いられている。
更に、特許文献5、6では、半導体集積回路上への受動素子集積化技術が開示されている。半導体集積回路上では基板との電気的、磁気的結合による受動素子や受動素子集積回路の特性低下が問題となる。特許文献5では、受動素子のうち特に基板との結合が問題になるインダクタを最上層に配置してそのインダクタの上下の層間絶縁膜にはBCBを用いて問題を解決している。樹脂層間絶縁膜を用いない場合、特許文献6に記載されているように、基板との結合を遮断するためのシールド層を受動素子と基板との間に特別に設けた構造を採用することになる。
特開平10−079469号公報 特開2000−124358号公報 WO2003/007369号公報 特開2002−083892号公報 特開2002−141473号公報 特開2001−267320号公報
しかしながら、図6に示す従来技術の一例を含め、これら従来の薄膜受動素子や受動素子集積回路では、素子や基板形成後の素子特性変動のばらつきが大きく、所望の特性を安定して得られないことが問題であった。この原因は、素子や基板が置かれている雰囲気や、接続などの実装工程に起因する。その理由は必ずしも解明されていないが、受動素子を覆う樹脂層間絶縁膜が、柔らかく外部応力の影響を受けやすいこと、外部からの吸湿や内部からのガス放出が考えられる。
素子や基板形成後の環境において、層間絶縁膜である樹脂は外部から水分を吸収したり、吸収したりキュア時に完全に放出されなかった水分や各種ガスを内部から放出したりするので体積の膨張や収縮が発生する。これらの膨張、収縮により発生する応力や、実装工程などで受ける外部応力により、受動素子には様々な変形が発生する。このような変形により、容量素子であれば電極間隔が変わったり、抵抗素子であれば素子断面積や長さが変わったり、インダクタであれば配線間隔が変わったりするために、素子特性が作製直後の値から変化することになる。
変形の原因となる応力は、素子や基板が置かれている環境や、実装などの工程、素子や基板の構造などにより様々であり、そのために変動量をあらかじめ予測して設計することが困難であり、また変動量のばらつきも大きい。
樹脂ではなく無機絶縁膜を層間絶縁膜に使用すればこれらの課題は解決される可能性はあるが、樹脂より誘電率や誘電損失が大きくかつ厚く形成することが困難なために高周波特性に劣ること、層間膜形成工程が複雑になること、半導体基板上では特許文献6に記載のように結合を遮断する層を導入する必要があり一層作製工程が複雑になること、という問題がある。
本発明の目的は、作製後に外部変動要因をうけにくく素子特性が安定するために信頼性が高く、しかも生産性に優れた受動素子、及び受動素子集積回路を提供することにある。
本発明の第1の形態における受動素子、及び受動素子集積回路は、ベース基板上に1層以上の配線と層間絶縁膜が交互に積層され、その積層構造に1つ以上の受動素を内包した構造と、最上層配線を覆う樹脂を主たる成分とする樹脂層間絶縁膜と、該層間絶縁膜上に配置される無機カバー膜とを有する。
本発明の第2の形態における受動素子集積回路は、ベース基板の上に、1層以上の配線と層間絶縁膜が交互に積層され、その積層構造に1つ以上の受動素子を内包した構造と、樹脂を主たる成分とする樹脂層間絶縁膜上に形成され1つ以上の受動素子を含んだ最上配線層と、該最上配線層を覆う無機カバー膜とを有する。
本発明の第3の形態における受動素子、及び受動素子内蔵回路は、少なくとも1つの薄膜受動素子を内包した樹脂フィルムにおいて、その受動素子を覆う樹脂層の上下外側に無機カバー膜を有する。
これらの発明における無機カバー膜は、シリコン酸化膜、シリコン窒化膜、酸化アルミニウム、窒化アルミニウム、高融点金属の酸化物、高融点金属の窒化膜、高融点金属の少なくともいずれか1つを主たる成分とすることが望ましい。
本発明のこれらの実施形態において、前記無機カバー膜上に有機樹脂カバー膜を有することが望ましい。更に本発明の別の実施形態として、前記無機カバー膜が、下層の樹脂層間絶縁膜の側面を覆う構造とすることが望ましい。
受動素子を内蔵した回路全体を、外部応力や外部環境からの吸湿や内部からのガス放出のバリアとして機能する無機カバー層やベース基板で覆うことで、回路形成後の樹脂層間絶縁膜の膨張や収縮による受動素子の変形が抑制され、受動素子、受動素子集積回路の特性変動がない信頼性高い受動素子や受動素子集積回路を提供することができる。
無機カバー膜が、外部応力から内部の樹脂層間絶縁膜の変形を妨げると同時に、環境からの吸湿や内部からのガス放出のバリアとして働くのでそれによる樹脂層間絶縁膜の膨張や収縮も抑制される。
次に、本発明の実施の形態について図面を参照して詳細に説明する。図1は本発明の第1の実施形態として、GaAs基板上に形成された受動素子集積回路の断面図を示す。シリコン酸化膜でカバーされたGaAs基板112上に、下部電極107と誘電体108と上部電極109とで構成されたMIMキャパシタ110、抵抗106、インダクタ105が3次元的に形成されている。最上配線層104にはインダクタ105が形成されており、樹脂絶縁膜101で覆われている。さらに、その樹脂絶縁膜101の上に無機カバー膜102が形成されている。この無機カバー膜102が回路全体を覆うことで、表面側から樹脂絶縁膜101の吸湿や表面側へのガス放出を抑制する。
また、実装工程での外部応力による下層の樹脂絶縁膜101の変形も抑制する。受動素子集積回路裏面側は、GaAs基板112やその上に形成されたシリコン窒化膜111が表面側の無機カバー層102と同じ役割を担うことになる。従って、回路形成後には、樹脂絶縁膜101に変形を生じることなく、内蔵された受動素子の特性変動を抑制できる。
本実施形態では、従来の回路の製造方法に、無機カバー膜形成工程を追加するだけでよく、容易に作製できることが特徴である。
図1の無機カバー膜102は、シリコン酸化膜、シリコン窒化膜、酸化アルミニウム、窒化アルミニウム、高融点金属の酸化物、高融点金属の窒化膜、高融点金属の少なくともいずれか1つを主たる成分とすることが望ましい。これらの材料は、水分や各種ガスに対するバリア性の優れると同時に、硬く強度に優れるために外部応力に対するバリア層としても機能する。更に、CVD法(化学的気相成長法)やスパッタリング法で容易に低温で形成することが可能であり、実用性に優れる。
図1において導電性の無機カバー膜102を適用する場合には、必要に応じて外部接続パッドとの絶縁を取る必要があるが、ノイズに対するシールド層としての役割を担うことも可能である。このとき、シールド層の電気抵抗を下げるために、無機カバー膜102に金や銅などの低抵抗金属を積層するとより効果的である。
図1では、無機カバー膜102上に更に有機カバー膜103が形成されている。これは、受動素子集積回路と他のデバイスとを接続する際の応力緩和層として機能し、内部の有機樹脂絶縁層101への外部応力のバリア効果を一層向上させると同時に、半田接続部の信頼性も向上できるという利点がある。
図2は本発明の第2の実施形態として、ガラス基板208上に形成された受動素子集積回路の断面図を示す。ガラス基板208上にインダクタ205が形成されており、層間絶縁膜として樹脂絶縁膜201が形成された上に抵抗206が形成された最上配線層204が形成されている。層間絶縁膜を利用してキャパシタ207も形成されている。最上配線層204は無機カバー膜202で覆われている。本実施形態においても、無機カバー膜202が回路全体を覆うことで、表面側から樹脂絶縁膜201の吸湿や表面側へのガス放出を抑制する。
また、実装工程での外部応力による下層の樹脂絶縁膜201の変形も抑制する。受動素子集積回路裏面側は、ガラス基板が無機カバー膜202と同様の機能を果たす。本実施形態では、絶縁基板を用いてインダクタ205を最上層以外へ配置できる回路構成が可能な場合、配線上に直接無機カバー膜202を形成できるので、工程が簡略化でき生産性が向上するという利点を有する。
図2において、無機カバー膜202は、配線と接する部分は絶縁性でなくてはならない。シリコン酸化膜、シリコン窒化膜、酸化アルミニウム、窒化アルミニウム、絶縁性の高融点金属の酸化物、絶縁性の高融点金属の窒化膜の少なくともいずれか1つを主たる成分とすることが望ましい。これらの材料は、水分や各種ガスに対するバリア性の優れると同時に、硬く強度に優れるために外部応力に対するバリア層としても機能する。更に、CVD法(化学的気相成長法)やスパッタリング法で容易に低温で形成することが可能であり、実用性に優れる。
図1、図2ともに、基板はシリコン、GaAs、GaNなどの半導体、金属、ガラス、セラミックスが望ましい。半導体基板は能動素子を形成した上に、本発明による受動素子集積回路を形成することも可能であり、その場合には一層の高集積化が期待できる。金属基板は他の基板材料よりも、一般的に、安価であることや、割れにくく取り扱いが容易であることなどの利点がある。
更に、金属基板は他の基板材料よりも、一般的に、熱伝導性がよいので、半導体集積回路を搭載した際に冷却効率を高くできる点が優れている。ガラス基板は安価で表面平坦性や絶縁性に優れ、高周波回路の形成に適している。セラミックス基板は、それ自身にも受動素子を内蔵することが可能であることや、基板内部を通り基板表面と基板裏面とを結ぶ配線形成が容易であることとから、一層の回路の高集積化やモジュール部品化に適している。
図3は本発明の第3の実施形態として、フィルム状キャパシタの断面図を示す。裏面に無機カバー膜303が形成された有機ベース膜302上に、下部電極306と誘電体307と上部電極308とで構成されたMIMキャパシタ309が形成され、その上に層間絶縁膜として樹脂絶縁膜301、更に無機カバー膜303、接続パッド305、有機カバー膜304の順で形成されている。受動素子の上下を無機カバー膜303が覆う構造とすることで、樹脂絶縁膜301の吸湿や表面側へのガス放出、更には実装工程での外部応力による下層の樹脂絶縁膜301の変形も抑制する。フィルム状素子は、基板上に作製した素子と比較して、厚さが薄く、装置全体の薄型化や、プリント基板などへ内蔵する素子として優れている。実質的に無機カバー膜303で表面と裏面を覆う構造にすることで、ベース基板がなくても第1及び第2の実施形態と同様な効果を得ることができる。
外部環境との接触面積が大きい素子表面、及び裏面に、無機カバー膜303やベース基板が配置されることで、素子形成後の特性変動を抑制することが可能となるが、素子側面も無機カバー膜303で覆うことで一層の効果がある。
図4は、その実施形態の説明として、ガラス基板407上に形成した受動素子集積回路の個片化前の状態の断面図を示す。ガラス基板407上に複数の受動素子集積回路408〜410をビルドアップで形成するときに、樹脂絶縁膜401をスピンコート法で基板全面に塗布し、ビア形成のリソグラフィーで各回路の境界部分も樹脂絶縁膜401を除去しておく。そして、無機カバー膜402を形成すれば、回路表面だけではなく、側面も無機カバー膜402で覆われた構造とすることができる。
図4では、更に無機カバー膜402、その上層の有機カバー膜403も既に形成された内側の樹脂絶縁膜401より大きな形状で回路ごとに分離している。このような構造にすることで、ダイシングライン411、412でダイシングして個片化する際にダイシングブレードがガラス基板のみを切断することになり、無機カバー膜402へクラックが入ったり剥離したりすることを防止できるという利点がある。素子側面も無機カバー膜402で覆う効果は、第2、第3の実施形態においても同様である。
図5は本発明の第5の実施形態として、シリコン基板上へ形成した受動素子集積回路の断面図を示す。本実施形態では、最下層の受動素子はシリコン熱酸化膜502、シリコン酸化膜501の層間絶縁膜で覆われている。このように、層間絶縁膜の一部が無機絶縁膜である場合、無機絶縁膜で覆われた受動素子は作製工程途中での特性変動も抑制することができるという利点がある。特に、抵抗体や誘電体が樹脂絶縁膜のキュア時に発生する水分の影響を受けやすい材料の場合に効果が大きい。この場合も、インダクタ105は低誘電率、低損失な樹脂絶縁膜101で覆われているとインダクタ105の特性を損ねることがなく、無機カバー膜102で覆うことで作製後のインダクタ105を含んだ配線の特性変動を抑制することが可能となる。
尚、本発明は受動素子単体として用いられるほかに、デカップリング、フィルターなどの機能回路素子や、それらを内包した半導体チップキャリア、モジュール基板、インターポーザ、半導体集積回路装置に使用される。
本発明の第1の実施形態を示す断面図。 本発明の第2の実施形態を示す断面図。 本発明の第3の実施形態を示す断面図。 本発明の第4の実施形態を示す断面図。 本発明の第5の実施形態を示す断面図。 従来の受動素子内蔵回路の形態を示す断面図。
符号の説明
101 有機樹脂絶縁膜
102 無機カバー膜
103 有機カバー膜
104 配線
105 インダクタ
106 抵抗
107 下部電極
108 誘電体
109 上部電極
110 MIMキャパシタ
111 シリコン窒化膜
112 GaAs基板
113 半導体集積回路装置
201 有機樹脂絶縁膜
202 無機カバー膜
203 有機カバー膜
204 配線
205 インダクタ
206 抵抗
207 キャパシタ
208 ガラス基板
209 半導体集積回路装置
301 有機樹脂絶縁膜
302 有機ベース膜
303 無機カバー膜
304 有機カバー膜
305 接続パッド
306 下部電極
307 誘電体
308 上部電極
309 MIMキャパシタ
401 有機樹脂絶縁膜
402 無機カバー膜
403 有機カバー膜
404 配線
405 インダクタ
406 キャパシタ
407 ガラス基板
408〜410 受動素子内蔵回路
411、412 ダイシングライン
501 シリコン酸化膜
502 シリコン熱酸化膜

Claims (10)

  1. ベース基板上に、1層以上の配線と層間絶縁膜が交互に積層され、その積層構造に1つ以上の受動素子を内包した構造と、最上層配線を覆う樹脂を主たる成分とする樹脂層間絶縁膜と、該層間絶縁膜上に配置される無機カバー膜とを有することを特徴とする受動素子。
  2. 前記無機カバー膜は、シリコン酸化膜、シリコン窒化膜、酸化アルミニウム、窒化アルミニウム、高融点金属の酸化物、高融点金属の窒化膜、高融点金属の少なくともいずれか1つを主たる成分とすることを特徴とする請求項1記載の受動素子。
  3. ベース基板の上に、1層以上の配線と層間絶縁膜が交互に積層され、その積層構造に1つ以上の受動素子を内包した構造と、樹脂を主たる成分とする樹脂層間絶縁膜上に形成され1つ以上の受動素子を含んだ最上配線層と、該最上配線層を覆う無機カバー膜とを有することを特徴とする受動素子。
  4. 前記無機カバー膜は、シリコン酸化膜、シリコン窒化膜、酸化アルミニウム、窒化アルミニウム、絶縁性の高融点金属の酸化物、絶縁性の高融点金属の窒化物の少なくとも1つを主たる成分とすることを特徴とする請求項3記載の受動素子。
  5. 前記無機カバー膜が、下層の樹脂層間絶縁膜の側面を覆うことを特徴とする請求項1から4に記載の受動素子。
  6. 前記無機カバー膜上に樹脂カバー膜を有することを特徴とする請求項1から5に記載の受動素子。
  7. 前記ベース基板が、半導体、金属、ガラス、セラミックスのいずれかであることを特徴とする請求項1から6に記載の受動素子。
  8. 少なくとも1つの薄膜受動素子を内包した樹脂フィルムにおいて、その受動素子を覆う樹脂層の上下外側に、無機カバー膜を有することを特徴とする受動素子。
  9. 前記無機カバー膜は、シリコン酸化膜、シリコン窒化膜、酸化アルミニウム、窒化アルミニウム、高融点金属の酸化物、高融点金属の窒化膜、高融点金属の少なくともいずれか1つを主たる成分とすることを特徴とする請求項8記載の受動素子。
  10. 前記無機カバー膜上の少なくとも接続端子を配置した側に、有機樹脂カバー膜を有することを特徴とする請求項8及び9に記載の受動素子。
JP2006207867A 2006-07-31 2006-07-31 受動素子 Withdrawn JP2008034694A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006207867A JP2008034694A (ja) 2006-07-31 2006-07-31 受動素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006207867A JP2008034694A (ja) 2006-07-31 2006-07-31 受動素子

Publications (1)

Publication Number Publication Date
JP2008034694A true JP2008034694A (ja) 2008-02-14

Family

ID=39123798

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006207867A Withdrawn JP2008034694A (ja) 2006-07-31 2006-07-31 受動素子

Country Status (1)

Country Link
JP (1) JP2008034694A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019197791A (ja) * 2018-05-09 2019-11-14 凸版印刷株式会社 キャパシタ内蔵ガラス基板、及びキャパシタ内蔵回路基板
CN112103284A (zh) * 2019-06-17 2020-12-18 罗姆股份有限公司 芯片元件
US11862588B2 (en) 2021-01-14 2024-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
JP2024010101A (ja) * 2018-04-24 2024-01-23 ウルフスピード インコーポレイテッド 湿気保護封止を有するパッケージ化された電子回路とその形成方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2024010101A (ja) * 2018-04-24 2024-01-23 ウルフスピード インコーポレイテッド 湿気保護封止を有するパッケージ化された電子回路とその形成方法
JP7706519B2 (ja) 2018-04-24 2025-07-11 マコム テクノロジー ソリューションズ ホールディングス, インコーポレイテッド 湿気保護封止を有するパッケージ化された電子回路とその形成方法
JP2019197791A (ja) * 2018-05-09 2019-11-14 凸版印刷株式会社 キャパシタ内蔵ガラス基板、及びキャパシタ内蔵回路基板
CN112103284A (zh) * 2019-06-17 2020-12-18 罗姆股份有限公司 芯片元件
JP2020205342A (ja) * 2019-06-17 2020-12-24 ローム株式会社 チップ部品
JP7323343B2 (ja) 2019-06-17 2023-08-08 ローム株式会社 チップ部品
CN112103284B (zh) * 2019-06-17 2024-01-05 罗姆股份有限公司 芯片元件
US11862588B2 (en) 2021-01-14 2024-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
US12368120B2 (en) 2021-01-14 2025-07-22 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method

Similar Documents

Publication Publication Date Title
US7176556B2 (en) Semiconductor system-in-package
JP5093327B2 (ja) 薄膜キャパシタ
JP3843708B2 (ja) 半導体装置およびその製造方法ならびに薄膜コンデンサ
JP5576334B2 (ja) 半導体装置並びに配線基板及びその製造方法
US7923302B2 (en) Method for manufacturing a semiconductor package
WO2004047167A1 (ja) 半導体装置、配線基板および配線基板製造方法
JP2003338541A (ja) 半導体装置
KR20220104273A (ko) 반도체 장치, 촬상 장치, 및 반도체 장치의 제조 방법
US7319271B2 (en) Semiconductor device
TWI651741B (zh) 附電容器之半導體裝置
US11800635B2 (en) Integrated passive component
JP2008034694A (ja) 受動素子
JP2011253898A (ja) 半導体装置及び製造方法
US20060269753A1 (en) Creamic substrate and production method thereof
JP4844392B2 (ja) 半導体装置及び配線基板
US20050272252A1 (en) Circuit device
US20100176515A1 (en) Contact pad supporting structure and integrated circuit
JP2007294746A (ja) 半導体パッケージ及び半導体パッケージの製造方法
JP4864313B2 (ja) 薄膜キャパシタ基板、その製造方法、及び、半導体装置
JP2011066331A (ja) 実装基板及びその製造方法並びに電子機器
JP4811406B2 (ja) キャパシタ搭載型半導体装置
JP2003347157A (ja) 薄膜電子部品
KR102819094B1 (ko) 글래스 기판 및 이를 포함하는 다층 배선 기판
JP4578254B2 (ja) 多層配線基板
JP3565872B2 (ja) 薄膜多層配線基板

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20080616

A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20091006