JP2008016863A - 縦型ホール素子 - Google Patents

Abstract

【課題】当該ホール素子を含めたその周辺の電位を固定して、より高い精度での磁気検出を可能とする縦型ホール素子を提供する。
【解決手段】導電型不純物の添加された（ドーピングされた）多結晶シリコンからなる導電性膜材ＣＴを当該ホール素子の半導体基板の内部に形成し、該導電性膜材ＣＴとコンタクトを形成する配線を介して、同基板をグランド電位に固定する。またここでは、導電性膜材ＣＴを、同基板に形成されたトレンチＴ１の内部に絶縁膜ＩＬ１を介して埋設するようにして、これにより、当該半導体基板の内部に磁気検出部ＨＰ１を区画形成するようにしている。
【選択図】図１

Description

この発明は、ホール素子に関し、特に、半導体基板（ウェハ）の表面に垂直な成分を含む電流が、同半導体基板内の磁気検出部に供給されるとともに、その電流に対して発生するホール電圧を通じて半導体基板の表面に水平な磁界成分を検出する縦型ホール素子に関する。

周知のように、ホール素子は、非接触での角度検出が可能であることから、例えば磁気センサとして車載内燃機関のスロットル弁開度センサ等の角度検出センサに用いられるものであり、一般的なホール素子としては、例えば非特許文献１に記載のようなホール素子、すなわち基板（ウェハ）表面に対して垂直な磁界成分を検出する横型ホール素子がある。以下、図１１を参照して、このホール素子（横型ホール素子）について説明する。なお、図１１（ａ）はこのホール素子の平面図、図１１（ｂ）は図１１（ａ）のＬ１−Ｌ１線に沿った断面図である。

同図１１（ａ）および（ｂ）に示されるように、このホール素子は、半導体基板（ウェハ）内に、例えばＰ型のシリコンからなる半導体層（Ｐ−ｓｕｂ）２１と、この上にエピタキシャル成長にて形成されるＮ型の半導体領域２２とを有して構成されている。このうち、半導体領域２２には、当該ホール素子を他の素子と素子分離すべく、上記半導体層２１に接続されるようなＰ型の拡散層２４が形成されている。

また、この半導体領域２２の表面には、同領域の不純物濃度（Ｎ型）が選択的に高められるかたちでＮ+拡散層２３ａ〜２３ｄが形成され、これらＮ+拡散層２３ａ〜２３ｄとそこに配設される電極（配線）との間にオーミックコンタクトが形成されるようになっている。そして、そのオーミックコンタクトを形成する各電極（配線）を介して、それらＮ+
拡散層２３ａ〜２３ｄと端子ＳおよびＧおよびＶ１およびＶ２とがそれぞれ電気的に接続されている。また、上記Ｎ⁺拡散層２３ａ〜２３ｄにおいて、Ｎ⁺拡散層２３ａおよび２３ｂとＮ⁺拡散層２３ｃおよび２３ｄとは、それぞれ対向するかたちで上記拡散層２４に囲
繞される半導体領域２２の４隅に形成されており、それら対抗する電極に挟まれる領域が、磁気検出部（ホールプレート）ＨＰ２となる。さらにこの上には、この磁気検出部ＨＰ２を含めた当該ホール素子の略全面を覆う態様で、グランド端子ＧＤに電気的に接続されるグランドプレートＧＰ２が設けられている。なお、このグランドプレートＧＰ２の材料としては、例えばアルミニウムや、導電型不純物の添加された（ドーピングされた）多結晶シリコン等が採用される。

このようなホール素子において、例えば上記端子Ｓと端子Ｇとの間に一定の駆動電流を流すと、その電流は、当該半導体基板の表面を流れて、同基板の表面に水平な成分を主に含む電流となる。そのため、この駆動電流を流した状態において、同基板の表面に垂直な成分を含む磁界（図１１中に矢印Ｂで示される磁界）が当該ホール素子の磁気検出部ＨＰ２に入射されたとすると、ホール効果によって、上記端子Ｖ１と端子Ｖ２との間にその磁界に対応するホール電圧が発生することとなる。このホール素子では、こうして発生したホール電圧をそれら端子Ｖ１およびＶ２を通じて検出し、周知の計算式である
Ｖ_H＝（Ｒ_HＩＢ／ｄ）ｃｏｓθ、Ｒ_H＝１／（ｑｎ）
を用いて、検出対象の磁界成分、すなわち当該ホール素子の基板の表面に垂直な磁界成分を算出することとしている。なお、上記計算式において、Ｖ_Hはホール電圧、Ｒ_Hはホール係数、Ｉは駆動電流、Ｂは磁気検出部に入射される磁束密度、ｄは磁気検出部の幅、θはホール素子と磁界とのなす角度、ｑは電荷、ｎはキャリア濃度にそれぞれ相当する。上記計算式からも分かるように、ホール素子と磁界とのなす角度θに応じてホール電圧Ｖ_Hが変化するため、これを利用することで角度の検出が可能となる。このように、ホール素子を用いることで、上述の角度検出センサを実現することができる。

ところで、ホール素子において検出されるホール電圧は、一般に極微量な電圧であり、ホール素子では、その極微量な電圧の変化を精度良く測定することで、所望の磁気（磁界）を検出するようにしている。このため、例えば素子外部からのノイズや、当該ホール素子に供給される駆動電流に基づく帯電、ホール電圧のドリフトなどの影響によって、当該ホール素子を含めたその周辺の電位が不安定になるようなことがあると、ホール電圧の出力値のふらつきが無視できないものとなり、ひいてはホール素子としての磁気検出精度の低下も懸念されるようになる。そこで、上記横型ホール素子では、磁気検出部ＨＰ２を含めた当該ホール素子の略全面を覆う上記グランドプレートＧＰ２を設けることで、当該ホール素子を含めたその周辺の電位をグランド電位に固定するようにしている。このため、上述のホール電圧の出力値のふらつきは抑制されることとなり、より安定した出力電圧が得られるようになる。

また近年、上記横型ホール素子に加え、基板（ウェハ）表面に対して水平な磁界成分を検出するホール素子、いわゆる縦型ホール素子も研究されている。この縦型ホール素子は、位相差の異なる２つの素子を１チップに集積化できるという特長をもつため、２つの縦型ホール素子を９０°の角度をなすように配置することで、０°〜３６０°の角度範囲でリニアな出力が得られる回転センサも実現可能になる。そして、こうした縦型ホール素子としては、例えば特許文献１に記載されるものがある。以下、図１２を参照して、縦型ホール素子の一例について説明する。なお、図１２において、図１２（ａ）はこのホール素子の平面図、図１２（ｂ）は図１２（ａ）のＬ１−Ｌ１線に沿った断面図である。

同図１２（ａ）および（ｂ）に示されるように、このホール素子は、半導体基板（ウェハ）内に、例えばＰ型のシリコンからなる半導体層（Ｐ−ｓｕｂ）３１を有し、この表面にはＮ型の不純物が導入されて埋込層ＢＬ３が形成されるとともに、さらにこの上に、エピタキシャル成長にてＮ型の半導体領域３２が形成されて構成されている。なお、上記埋込層ＢＬ３は、いわば下部電極として機能するものであり、その不純物濃度は上記半導体領域３２よりも高い濃度に設定されている。

また、上記半導体領域３２の表面には、同領域の不純物濃度（Ｎ型）が選択的に高められるかたちでＮ⁺拡散層３３ａ〜３３ｅが形成され、これらＮ⁺拡散層３３ａ〜３３ｅとそこに配設される電極（配線）との間にオーミックコンタクトが形成されるようになっている。そして、そのオーミックコンタクトを形成する各電極（配線）を介して、それらＮ⁺拡散層３３ａ〜３３ｅと端子ＳおよびＧ１およびＧ２およびＶ１およびＶ２とがそれぞれ電気的に接続されている。また、これらＮ⁺拡散層３３ａ〜３３ｅの周囲には、上記半導体層３１に接続されるようなＰ型の拡散層３４が形成され、これが、当該ホール素子を他の素子と素子分離している。またここで、上記Ｎ⁺拡散層３３ａについてはこれが、上記Ｎ⁺拡散層３３ｂおよび３３ｃとこれらに直交するＮ⁺拡散層３３ｄおよび３３ｅとの双方に挟まれるかたちとなり、さらにこのうち、Ｎ⁺拡散層３３ａおよび３３ｄおよび３３ｅについてはその周囲が、上記埋込層ＢＬ３に接続されるようなトレンチＴ３によって囲繞されるかたちとなる。そして、このホール素子においては、この囲繞された領域（電気的に区画された領域）にあって上記Ｎ⁺拡散層３３ｄおよび３３ｅにて挟まれる領域が、いわゆる磁気検出部（ホールプレート）ＨＰ３となる。なお、上記トレンチＴ３の内壁には導電型不純物が導入されてＰ型の拡散層ＤＦ３が形成されるとともに、同トレンチＴ３の内部には、例えば導電型不純物の添加されない（ノンドーピングの）多結晶シリコンからなる絶縁膜ＩＬ３が埋設されている。

このようなホール素子において、例えば上記端子Ｓと端子Ｇ１との間、並びに端子Ｓと端子Ｇ２との間にそれぞれ一定の駆動電流を流すと、その電流は、当該半導体基板の表面に形成されたＮ⁺拡散層３３ａから上記埋込層ＢＬ３を通じて、上記Ｎ⁺拡散層３３ｂおよび３３ｃへとそれぞれ流れるようになる。すなわち、当該半導体基板内の磁気検出部ＨＰ３に流れる駆動電流は、同基板の表面に垂直な成分を主に含む電流となる。そのため、この駆動電流を流した状態において、同基板の表面に水平な成分を含む磁界（図１２中に矢印Ｂで示される磁界）が当該ホール素子の磁気検出部ＨＰ３に入射されたとすると、ホール効果によって、上記端子Ｖ１と端子Ｖ２との間にその磁界に対応するホール電圧が発生することとなる。そして、このホール素子においても、こうして発生したホール電圧をそれら端子Ｖ１およびＶ２を通じて検出し、先の図１１に例示したホール素子と同様、上記計算式「Ｖ_H＝（Ｒ_HＩＢ／ｄ）ｃｏｓθ」を用いて、検出対象の磁界成分、すなわち当該ホール素子の基板の表面に水平な磁界成分を算出することとしている。ちなみに、このホール素子では、図１２（ａ）に示す寸法ｄが上記計算式中の「ｄ」に相当する。
前中一介、外３名，「集積化三次元磁気センサ」，電気学会論文誌 Ｃ，平成元年，第１０９巻，第７号，ｐ４８３−４９０ 特開平１−２５１７６３号公報

ところで、上記縦型ホール素子においても、ここで検出されるホール電圧は非常に小さな値であり、前述したように、ホール素子としての磁気検出精度の低下が懸念されるようになっている。そこで、こうした縦型ホール素子に対しても、先の図１１に例示した横型ホール素子と同様、グランドプレートを設けることが考えられる。ところが縦型ホール素子では、磁気検出部（ホールプレート）が基板の表面だけでなくその内部にまで形成されるため、同基板の表面を覆うようなグランドプレートを設けた場合であれ、未だ十分な効果が得られるには至っていない。

この発明は、こうした実情に鑑みてなされたものであり、当該ホール素子を含めたその周辺の電位を固定して、より高い精度での磁気検出を可能とする縦型ホール素子を提供することを目的とする。

こうした目的を達成すべく、請求項１に記載の発明では、半導体基板の表面に垂直な成分を含む電流が、同半導体基板内の磁気検出部に供給されるとともに、その電流に対して発生するホール電圧を通じて前記半導体基板の表面に水平な磁界成分を検出する縦型ホール素子として、前記半導体基板を、その内部に一乃至複数の導電層を有して且つ、当該導電層とコンタクトを形成する配線を介して任意の電位に固定されるようにし、前記導電層を、前記半導体基板に形成されたトレンチの内部に絶縁膜を介して埋設される導電性膜材とする。

こうした構造によれば、上記半導体基板内に形成された一乃至複数の導電層を通じて、当該ホール素子を含めたその周辺の電位が固定されるようになる。しかもここでは、当該導電層を半導体基板の内部に設けるようにしているため、同基板の表面のみならず、上記磁気検出部（ホールプレート）を含む半導体基板の内部についても、その電位を固定することができるようになる。すなわち、上記構造を採用することで、安定した出力電圧を得ることができるようになり、ひいてはホール素子としての磁気検出精度を高く維持することができるようになる。また、例えば金属材料や、導電型不純物の添加された半導体材料等からなって、前記半導体基板に形成されたトレンチの内部に絶縁膜を介して埋設される導電性膜材とすることによって、前記導電層の形成は容易となる。

またこの場合、前記導電性膜材についてはこれを、請求項２に記載の発明によるように、導電型不純物の添加された（ドーピングされた）多結晶シリコンからなるものとすることが、前記導電層の形成をより容易にする上でも特に有効である。

請求項３に記載の発明では、半導体基板の表面に垂直な成分を含む電流が、同半導体基板内の磁気検出部に供給されるとともに、その電流に対して発生するホール電圧を通じて前記半導体基板の表面に水平な磁界成分を検出する縦型ホール素子として、前記半導体基板を、その内部に一乃至複数の導電層を有して且つ、当該導電層とコンタクトを形成する配線を介して任意の電位に固定されるようにし、前記導電層を、前記半導体基板に導電型不純物が添加されるかたちで形成された拡散層からなるものとし、Ｐ型およびＮ型の拡散層が、前記導電層として少なくとも１組、当該ホール素子の外周に隣り合うかたちで配設される構造とする。

こうした構造によれば、上記半導体基板内に形成された一乃至複数の導電層を通じて、当該ホール素子を含めたその周辺の電位が固定されるようになる。しかもここでは、当該導電層を半導体基板の内部に設けるようにしているため、同基板の表面のみならず、上記磁気検出部（ホールプレート）を含む半導体基板の内部についても、その電位を固定することができるようになる。すなわち、上記構造を採用することで、安定した出力電圧を得ることができるようになり、ひいてはホール素子としての磁気検出精度を高く維持することができるようになる。また、前記導電層を、前記半導体基板に導電型不純物が添加されるかたちで形成された拡散層からなるものとすることで、前記導電層の形成もより容易になる。

前述したように、ホール素子の電位を不安定にする原因の１つに外部からのノイズがある。そして、こうした外部からのノイズには、正（プラス）の極性をもつものや、負（マイナス）の極性をもつものがある。そこで、上記構造のように、Ｐ型およびＮ型の拡散層を隣り合うかたちでホール素子の外周に配設することとすれば、正・負いずれの極性をもつものであっても、その外部からのノイズは、それら隣り合うＰ型およびＮ型の拡散層によって吸収されることとなる。このため、当該ホール素子とともに周辺回路（例えば磁気センサの検出回路）等が作り込まれたＩＣ（集積回路）チップとしても、同一チップ内での周辺回路等からのノイズやチップ外部からのノイズに対する耐性のさらなる強化が図られるようになる。

上記１〜３のいずれか一項に記載の縦型ホール素子に関しては、請求項４に記載のように、前記半導体基板が、前記導電層とコンタクトを形成する配線を介して電源電位およびグランド電位のいずれか一方に固定される構造とすることがより有効である。こうした構造を採用することで、当該ホール素子の電位がより容易に且つ好適に固定されるようになる。

さらに、上記請求項１〜４のいずれか一項に記載の縦型ホール素子に関しては、請求項５に記載の発明のように、前記導電層を、前記半導体基板内に前記磁気検出部を区画形成する電位障壁部とすることが有効である。

先の図１２に例示した縦型ホール素子にもみられるように、縦型ホール素子における磁気検出部（ホールプレート）は、通常、例えばトレンチや拡散層等からなる電位障壁部によって半導体基板内に区画形成される。そこで、上記構造のように、前記導電層をこうした電位障壁部として用いることとすれば、当該ホール素子の磁気検出部やその周辺の電位を固定する（安定させる）こともできるようになり、ひいてはホール素子としての磁気検出精度をより高く維持することができるようになる。ちなみに、先の図１２に例示したホール素子においては、トレンチＴ３やこれに埋設される絶縁膜がこの電位障壁部に相当する。

他方、上記請求項１〜４のいずれか一項に記載の発明に関しては、請求項６に記載の発明のように、前記導電層として、当該ホール素子を他の素子と素子分離する素子分離部を用いることも有効である。

半導体基板に縦型ホール素子を形成する場合は、通常、例えばトレンチや拡散層等からなる素子分離部によって、当該ホール素子を周囲の他の素子と素子分離するようにしている。そこで、前記導電層としては、こうした素子分離部を利用することも有効である。ちなみに、先の図１２に例示した縦型ホール素子においては、拡散層３４がこの素子分離部に相当する。

これら請求項１〜６のいずれか一項に記載の発明に関しては、さらに請求項７に記載の発明によるように、前記半導体基板の上に、任意の電位に固定された導体プレートが少なくとも前記磁気検出部を覆うかたちで配設される構造とすることで、当該ホール素子の半導体基板の表面の電位も固定される（安定する）ようになる。しかも、当該半導体基板の上部からのノイズを遮蔽（シールド）して当該ホール素子をノイズから保護することもできるようになる。さらに、縦型ホール素子においては、半導体基板の表面に形成される層間絶縁膜内のナトリウム（Ｎａ）などの可動イオンが当該ホール素子の通電や温度変化等に伴って動き、当該ホール素子で検出される極微小なホール電圧の出力値をふらつかせることがある。この点についても、上記構造を採用することとすれば、半導体基板の表面の電位が固定されるため、その表面に形成される層間絶縁膜内の可動イオンの動きは抑制されることとなり、ひいては上記ホール電圧の出力値のふらつきが抑制されるようになる。このように、上記構造によれば、ホール素子としての磁気検出精度がより高く維持されるようになる。

さらにこの場合、例えば上記請求項５に記載の構造と併用することとすれば、当該ホール素子の磁気検出部の周囲は、前記導電層および導体プレートによって略完全に囲繞されることとなる。すなわち、こうした構造とすることで、ホール素子としての磁気検出精度はさらに高く維持されるようになる。

またこの場合も導体プレートの固定される電位は任意であるが、請求項８に記載のように、前記導体プレートが、電源電位およびグランド電位のいずれか一方に固定される構造とすることがより有効である。こうした構造とすることで、当該ホール素子の電位をより容易且つ好適に固定することができるようになる。

そして、請求項１〜８のいずれか一項に記載の発明については、請求項９に記載の発明によるように、前記半導体基板が、同基板に導電型不純物が添加されるかたちで形成される半導体領域を有し、前記磁気検出部がこの半導体領域内に形成される構造に適用して特に有効である。

例えば、先の図１２に例示した縦型ホール素子においては、当該半導体領域としてエピタキシャル膜（半導体領域３２）を用いるようにしている。このため、その製造工程としてもエピタキシャル成長工程が必要となり、ひいてはホール素子の製造工程の複雑化を招くようになっている。また、こうした製造工程の複雑化を避けるべく、予めエピタキシャル膜の形成されたエピタキシャル基板を用いることとすれば、その基板の高コスト化は避けられないものとなる。この点、上記構造のように、前記磁気検出部の形成される半導体領域として、半導体基板に導電型不純物が添加されるかたちで形成されるものを用いることとすれば、当該ホール素子を通常のＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）工程によって作製することができるようになり、例えば当該ホール素子の周辺回路としてＣＭＯＳ回路を採用する場合には、その周辺回路と製造工程を共有することもできるようになる。

（第１の実施の形態）
図１に、この発明にかかる縦型ホール素子についてその第１の実施の形態を示す。
この実施の形態にかかる縦型ホール素子も、先の図１２に例示した縦型ホール素子と同様、基板（ウェハ）表面に対して水平な磁界成分を検出するものであり、位相差の異なる２つのホール素子を１チップに集積化できるという特長をもつ。ただし、この実施の形態の縦型ホール素子では、図１に示すような構造とすることによって、当該ホール素子を含めたその周辺の電位を固定して、磁気検出精度を高めるようにしている。

以下、同図１を参照して、この実施の形態にかかる縦型ホール素子の構造について詳述する。なお、この図１において、図１（ａ）はこのホール素子の平面図、図１（ｂ）は図１（ａ）のＬ１−Ｌ１線に沿った断面図、図１（ｃ）は図１（ｂ）中に一点鎖線で示されている領域Ａを拡大して示す断面図である。

同図１（ａ）〜（ｃ）に示されるように、このホール素子も、半導体基板（ウェハ）内に、例えばＰ型のシリコンからなる半導体層（Ｐ−ｓｕｂ）１１を有し、この表面にはＮ型の不純物が導入されて埋込層ＢＬ１が形成されるとともに、さらにこの上に、エピタキシャル成長にてＮ型の半導体領域１２が形成されて構成されている。なお、上記埋込層ＢＬ１は、いわば下部電極として機能するものであり、その不純物濃度は上記半導体領域１２よりも高い濃度に設定されている。また一般に、シリコン等の半導体材料は、Ｐ型からなる半導体よりもＮ型からなる半導体のほうが大きなキャリア移動度をもっている。そこで、この実施の形態にかかる縦型ホール素子では、上記半導体領域１２の材料としてＮ型の半導体材料（シリコン）を用いることで、ホール素子としての高感度化を図るようにしている。

また、この半導体領域１２の表面には、同領域の不純物濃度（Ｎ型）が選択的に高められるかたちでＮ⁺拡散層１３ａ〜１３ｅが形成され、これらＮ⁺拡散層１３ａ〜１３ｅとそこに配設される電極（配線）との間にオーミックコンタクトが形成されるようになっている。そして、そのオーミックコンタクトを形成する各電極（配線）を介して、それらＮ⁺拡散層１３ａ〜１３ｅと端子ＳおよびＧ１およびＧ２およびＶ１およびＶ２とがそれぞれ電気的に接続されている。また、これらＮ⁺拡散層１３ａ〜１３ｅの周囲には、上記半導体層１１に接続されるようなＰ型の拡散層（素子分離部）１４が形成され、これが、当該ホール素子を他の素子と素子分離している。またここで、上記Ｎ⁺拡散層１３ａについてはこれが、上記Ｎ⁺拡散層１３ｂおよび１３ｃとこれらに直交するＮ⁺拡散層１３ｄおよび１３ｅとの双方に挟まれるかたちとなり、さらにこのうち、Ｎ⁺拡散層１３ａおよび１３ｄおよび１３ｅについてはその周囲が、上記埋込層ＢＬ１に達するようなトレンチＴ１によって囲繞されるかたちとなる。そして、このホール素子においては、この囲繞された領域（電気的に区画された領域）にあって上記Ｎ⁺拡散層１３ｄおよび１３ｅにて挟まれる領域が、いわゆる磁気検出部（ホールプレート）ＨＰ１となる。

また、このホール素子において、上記磁気検出部ＨＰ１を区画形成しているトレンチＴ１の内部には、例えば酸化シリコンからなる絶縁膜ＩＬ１がトレンチ内壁に形成されるとともに、この絶縁膜ＩＬ１を介して、例えば導電型不純物の添加された（ドーピングされた）多結晶シリコンからなる導電性膜材（導電層）ＣＴが埋設されている。そして、この導電性膜材ＣＴは、これとコンタクトを形成する配線を介して、グランド端子ＧＤと電気的に接続されている。なお、このホール素子においては、上記トレンチＴ１や、その内部に形成される上記絶縁膜ＩＬ１および導電性膜材ＣＴが電位障壁部に相当する。

この実施の形態にかかる縦型ホール素子においても、例えば上記端子Ｓと端子Ｇ１との間、並びに端子Ｓと端子Ｇ２との間にそれぞれ一定の駆動電流を流すと、その電流は、当該半導体基板の表面に形成されたＮ⁺拡散層１３ａから上記埋込層ＢＬ１を通じて、上記Ｎ⁺拡散層１３ｂおよび１３ｃへとそれぞれ流れるようになる。すなわち、当該半導体基板内の磁気検出部ＨＰ１に流れる駆動電流は、同基板の表面に垂直な成分を主に含む電流となる。そのため、この駆動電流を流した状態において、同基板の表面に水平な成分を含む磁界（図１中に矢印Ｂで示される磁界）が当該ホール素子の磁気検出部ＨＰ１に入射されたとすると、ホール効果によって、上記端子Ｖ１と端子Ｖ２との間にその磁界に対応するホール電圧が発生することとなる。そして、このホール素子においても、こうして発生したホール電圧をそれら端子Ｖ１およびＶ２を通じて検出し、先の図１２に例示したホール素子と同様、上記計算式「Ｖ_H＝（Ｒ_HＩＢ／ｄ）ｃｏｓθ」を用いて、検出対象の磁界成分、すなわち当該ホール素子の基板の表面に水平な磁界成分を算出することとしている。ちなみに、このホール素子では、図１（ａ）に示す寸法ｄが上記計算式中の「ｄ」に相当する。

このように、この実施の形態にかかる縦型ホール素子においては、当該ホール素子の半導体基板が、同基板内に形成される導電性膜材ＣＴを通じてグランド電位に固定されることとなる。しかも、この導電性膜材ＣＴを半導体基板の内部に設けるようにしているため、同基板の表面のみならず、上記磁気検出部ＨＰ１を含む半導体基板の内部についてもこれをグランド電位に固定することができるようになる。すなわち、こうした構造とすることで、安定した出力電圧を得ることができるようになり、ひいてはホール素子としての磁気検出精度を高く維持することができるようになる。

以上説明したように、この実施の形態にかかる縦型ホール素子によれば、以下のような優れた効果が得られるようになる。
（１）当該ホール素子の半導体基板が、その内部に導電性膜材（導電層）ＣＴを有して且つ、該導電性膜材ＣＴとコンタクトを形成する配線を介してグランド電位に固定される構造とした。こうすることで、当該ホール素子を含めたその周辺の電位がグランド電位に固定されて、より高い精度での磁気検出が可能になる。

（２）また、同基板がグランド電位に固定されることによって、当該ホール素子の電位はより容易に且つ好適に固定されるようになる。
（３）また、磁気検出精度を高めることによって、ホール素子としての歩留りも向上するようになり、ひいては低コスト化や省エネルギー化が図られるようにもなる。

（４）当該半導体基板の電位を固定するにあたって、同基板に形成されたトレンチＴ１の内部に絶縁膜ＩＬ１を介して埋設されて、導電型不純物の添加された（ドーピングされた）多結晶シリコンからなる導電性膜材ＣＴを用いるようにした。これにより、上記構造の実現も容易になる。

（５）また、上記導電性膜材ＣＴが、半導体基板の内部に磁気検出部ＨＰ１を区画形成する電位障壁部となる構造とした。これにより、当該ホール素子の磁気検出部ＨＰ１やその周辺の電位がグランド電位に固定される（安定する）ようになり、ホール素子としての磁気検出精度についてもこれをより高く維持することができるようになる。

（第２の実施の形態）
図２に、この発明にかかる縦型ホール素子についてその第２の実施の形態を示す。
以下、同図２を参照して、先の第1の実施の形態の縦型ホール素子との相違点を主に、この実施の形態にかかる縦型ホール素子の構造について説明する。なお、この図２において、図２（ａ）はこのホール素子の平面図、図２（ｂ）は図２（ａ）のＬ１−Ｌ１線に沿った断面図、図２（ｃ）は図２（ｂ）中に一点鎖線で示されている領域Ａを拡大して示す断面図である。また、この図２において、先の図１に示した要素と同一の要素には各々同一の符号を付して示しており、それら各要素についての重複する説明は割愛する。

同図２（ａ）〜（ｃ）に示されるように、このホール素子も、基本的には、図１に例示した先の第１の実施の形態の縦型ホール素子と略同様の構造を有しており、その動作態様も前述した通りである。ただし、ここでは、半導体基板内に形成された上記トレンチＴ１の内壁に導電型不純物が導入されて、Ｐ型の拡散層（導電層）ＤＦ１１が形成されている。そして、この拡散層ＤＦ１１も、上記導電性膜材ＣＴと同様に、これとコンタクトを形成する配線を介して、グランド端子ＧＤと電気的に接続されている。なお、このホール素子においては、先のトレンチＴ１や、その内部に形成される上記絶縁膜ＩＬ１および導電性膜材ＣＴに加えて、この拡散層ＤＦ１１も、半導体基板内に磁気検出部ＨＰ１を区画形成する電位障壁部に相当する。

ところで、半導体基板にトレンチを形成すると、そのトレンチの内壁にはダメージ層が形成されることとなり、そこでキャリアの再結合が生じ易くなる。この点、上記構造では、トレンチＴ１の内壁に拡散層ＤＦ１１が形成されるため、こうしたキャリアの再結合が抑制されるようになる。また、この実施の形態にかかる縦型ホール素子では、上記導電性膜材ＣＴとともに、トレンチＴ１の内壁に形成した拡散層ＤＦ１１についてもこれが、グランド電位に固定されているため、当該ホール素子の電位の固定がより強固になる。さらにこの拡散層ＤＦ１１を、当該半導体基板内に磁気検出部ＨＰ１を区画形成する電位障壁部として用いるようにしているため、先の計算式「Ｖ_H＝（Ｒ_HＩＢ／ｄ）ｃｏｓθ」の「ｄ」に相当する寸法が実質的に狭められることになり、ひいては当該ホール素子による磁気検出のさらなる高感度化が図られるようになる。

以上説明したように、この第２の実施の形態にかかる縦型ホール素子によれば、先の第１の実施の形態による前記（１）〜（５）の効果と同様もしくはそれに準じた効果を得ることができるとともに、新たに次のような効果を得ることもできる。

（６）トレンチＴ１の内壁に形成した拡散層ＤＦ１１についてもこれをグランド電位に固定するようにした。これにより、当該ホール素子の電位の固定がより強固なものとなる。

（７）また、同拡散層ＤＦ１１が、当該半導体基板内に磁気検出部ＨＰ１を区画形成する電位障壁部になる構造とした。これにより、当該ホール素子による磁気検出のさらなる高感度化が図られるようになる。

（第３の実施の形態）
図３に、この発明にかかる縦型ホール素子についてその第３の実施の形態を示す。
以下、同図３を参照して、先の第1の実施の形態の縦型ホール素子との相違点を主に、この実施の形態にかかる縦型ホール素子の構造について説明する。なお、この図３において、図３（ａ）はこのホール素子の平面図、図３（ｂ）は図３（ａ）のＬ１−Ｌ１線に沿った断面図、図３（ｃ）は図３（ｂ）中に一点鎖線で示されている領域Ａを拡大して示す断面図である。また、この図３において、先の図１に示した要素と同一の要素には各々同一の符号を付して示しており、それら各要素についての重複する説明は割愛する。

同図３（ａ）〜（ｃ）に示されるように、このホール素子も、基本的には、図１に例示した先の第１の実施の形態の縦型ホール素子と略同様の構造を有しており、その動作態様も前述した通りである。ただし、ここでは、トレンチＴ１および絶縁膜ＩＬ１および導電性膜材ＣＴに代えて、埋込層ＢＬ１に接続されるようなＰ型の拡散層（導電層）ＤＦ１２を電位障壁部として用いるようにしている。具体的には、上記Ｎ型の半導体領域１２の内部にこのようなＰ型の拡散層ＤＦ１２を形成することで、両者の間にｐｎ接合（電位障壁）が形成されるとともに、半導体基板の内部に磁気検出部（ホールプレート）ＨＰ１が区画形成されることとなる。そして、この実施の形態の縦型ホール素子では、この拡散層ＤＦ１２が、これとコンタクトを形成する配線を介して、グランド端子ＧＤと電気的に接続されている。

このような構造によっても、先の図１に例示したホール素子と同様に、当該ホール素子を含めたその周辺の電位が固定されるようになり、より高い精度での磁気検出が可能になる。

以上説明したように、この第３の実施の形態にかかる縦型ホール素子によっても、先の第１の実施の形態による前記（１）〜（５）の効果と同様もしくはそれに準じた効果を得ることができる。

（第４の実施の形態）
図４に、この発明にかかる縦型ホール素子についてその第４の実施の形態を示す。
以下、同図４を参照して、先の第1の実施の形態の縦型ホール素子との相違点を主に、この実施の形態にかかる縦型ホール素子の構造について説明する。なお、この図４において、図４（ａ）はこのホール素子の平面図、図４（ｂ）は図４（ａ）のＬ１−Ｌ１線に沿った断面図である。また、この図４において、先の図１に示した要素と同一の要素には各々同一の符号を付して示しており、それら各要素についての重複する説明は割愛する。

同図４（ａ）〜（ｂ）に示されるように、このホール素子も、基本的には、図１に例示した先の第１の実施の形態の縦型ホール素子と略同様の構造を有しており、その動作態様も前述した通りである。ただし、ここでは、磁気検出部（ホールプレート）ＨＰ１を含めた当該ホール素子の略全面を覆う態様で、グランド端子ＧＤと電気的に接続される導体プレート（グランドプレート）ＧＰ１が設けられている。この導体プレートＧＰ１は、半導体基板の表面に形成される層間絶縁膜（図示略）を介して形成される。また、当該ホール素子を周囲の素子と素子分離する上記拡散層（素子分離部）１４も、この導体プレートＧＰ１と同様、グランド端子ＧＤに電気的に接続されている。なお、導体プレートＧＰ１の材料としては、例えばアルミニウムや、導電型不純物の添加された（ドーピングされた）多結晶シリコン等が採用される。

このように、グランド電位に固定された導体プレートＧＰ１を、上記磁気検出部ＨＰ１を含めた当該ホール素子の略全面を覆う態様で配設することで、当該ホール素子の半導体基板の表面の電位も固定される（安定する）ようになる。また、当該半導体基板の上部からのノイズを遮蔽（シールド）して当該ホール素子をノイズから保護することもできるようになる。しかも、当該ホール素子の磁気検出部ＨＰ１の周囲は、グランド電位に固定された導電性膜材（導電層）ＣＴと導体プレートＧＰ１とによって略完全に囲繞されることとなる。これにより、ホール素子としての磁気検出精度はさらに高く維持されるようになる。またここでは、当該ホール素子を周囲の他の素子と素子分離する上記拡散層１４についてもこれをグランド電位に固定することとしたため、これによっても、当該ホール素子の電位の固定はより強固なものとなっている。

また、縦型ホール素子においては、半導体基板の表面に形成される層間絶縁膜内のナトリウム（Ｎａ）などの可動イオンが当該ホール素子の通電や温度変化等に伴って動き、当該ホール素子で検出される極微小なホール電圧の出力値をふらつかせることがある。この点、上記構造によれば、半導体基板の表面の電位が固定されるため、可動イオンなどの電荷の位置も固定されることとなり、ひいては上記ホール電圧の出力値のふらつきやドリフト現象などが抑制されるようにもなる。

以上説明したように、この第４の実施の形態にかかる縦型ホール素子によれば、先の第１の実施の形態による前記（１）〜（５）の効果と同様もしくはそれに準じた効果を得ることができるとともに、新たに次のような効果を得ることもできる。

（８）グランド電位に固定された導体プレートＧＰ１を、上記磁気検出部ＨＰ１を含めた当該ホール素子の略全面を覆う態様で配設する構造とした。これにより、当該ホール素子の半導体基板の表面の電位も固定される（安定する）ようになる。しかも、当該半導体基板の上部からのノイズを遮蔽（シールド）して当該ホール素子をノイズから保護することもでき、且つ可動イオンなどの電荷の位置を固定することができるようにもなるため、ホール素子としての磁気検出精度がより高く維持されるようになる。

（９）当該ホール素子の磁気検出部ＨＰ１の周囲が、グランド電位に固定された導電性膜材（導電層）ＣＴおよび導体プレートＧＰ１によって略完全に囲繞される構造とした。これにより、ホール素子としての磁気検出精度がさらに高く維持されるようになる。

（１０）当該ホール素子を周囲の他の素子と素子分離する上記拡散層１４についてもこれをグランド電位に固定する構造とした。これにより、当該ホール素子の電位の固定はより強固なものとなる。

（第５の実施の形態）
図５に、この発明にかかる縦型ホール素子についてその第５の実施の形態を示す。
以下、同図５を参照して、先の第３の実施の形態の縦型ホール素子との相違点を主に、この実施の形態にかかる縦型ホール素子の構造について説明する。なお、この図５において、図５（ａ）はこのホール素子の平面図、図５（ｂ）は図５（ａ）のＬ１−Ｌ１線に沿った断面図、図５（ｃ）は図５（ｂ）中に一点鎖線で示されている領域Ａを拡大して示す断面図である。また、この図５において、先の図３に示した要素と同一の要素には各々同一の符号を付して示しており、それら各要素についての重複する説明は割愛する。

同図５（ａ）〜（ｃ）に示されるように、このホール素子も、基本的には、図３に例示した先の第３の実施の形態のホール素子と略同様の構造を有しており、その動作態様も前述した通りである。ただし、ここでは、上記埋込層ＢＬ１が割愛された構造にするとともに、半導体層１１の上にエピタキシャル成長にて形成された上記半導体領域１２に代えて、当該半導体基板に導電型不純物が添加されるかたちで形成された半導体領域１２ａを用いるようにしている。そして、こうしたホール素子にあって上記磁気検出部（ホールプレート）ＨＰ１は、上記Ｐ型の拡散層（導電層）ＤＦ１２によって当該半導体領域１２ａ内に区画形成されることとなる。なお、この磁気検出部ＨＰ１を区画形成する拡散層ＤＦ１２が、これとコンタクトを形成する配線を介してグランド端子ＧＤと電気的に接続されていることは前述した通りである。

この実施の形態にかかる縦型ホール素子は、上記構造を有することで、通常のＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）工程での作製が可能となっている。また、例えば当該ホール素子の周辺回路としてＣＭＯＳ回路を採用する場合には、その周辺回路と製造工程を共有することもできるようになる。

以上説明したように、この第５の実施の形態にかかる縦型ホール素子によれば、先の第１の実施の形態による前記（１）〜（５）の効果と同様もしくはそれに準じた効果を得ることができるとともに、新たに次のような効果を得ることもできる。

（１１）当該ホール素子の半導体基板が、同基板に導電型不純物が添加されるかたちで形成される半導体領域１２ａを有し、磁気検出部（ホールプレート）ＨＰ１がこの半導体領域１２ａ内に形成される構造とした。これにより、当該ホール素子を通常のＣＭＯＳ工程によって作製することができるようになり、例えば当該ホール素子の周辺回路としてＣＭＯＳ回路を採用する場合には、その周辺回路と製造工程を共有することもできるようになる。

（第６の実施の形態）
図６に、この発明にかかる縦型ホール素子についてその第６の実施の形態を示す。
以下、同図６を参照して、先の第５の実施の形態の縦型ホール素子との相違点を主に、この実施の形態にかかる縦型ホール素子の構造について説明する。なお、この図６において、図６（ａ）はこのホール素子の平面図、図６（ｂ）は図６（ａ）のＬ１−Ｌ１線に沿った断面図である。また、この図６において、先の図５に示した要素と同一の要素には各々同一の符号を付して示しており、それら各要素についての重複する説明は割愛する。

同図６（ａ）および（ｂ）に示されるように、このホール素子も、基本的には、図５に例示した先の第５の実施の形態の縦型ホール素子と略同様の構造を有しており、その動作態様も前述した通りである。ただし、ここでは、上記素子分離用の拡散層１４の外側にさらに拡散層を設けることで、当該ホール素子の外周に、Ｐ型の拡散層（導電層）１４およびＮ型の拡散層（導電層）１４ａおよびＰ型の拡散層（導電層）１４ｂが隣り合うかたちで配設される構造としている。そして、これら拡散層１４および１４ａおよび１４ｂについては、拡散層１４および１４ｂがグランド端子ＧＤと、拡散層１４ａが電源端子ＰＳとそれぞれ適宜の配線を介して電気的に接続されている。

前述したように、ホール素子の電位を不安定にする原因の１つに外部からのノイズがあるが、こうした外部からのノイズには、正（プラス）の極性をもつものもあれば、負（マイナス）の極性をもつものもある。そこで、上記構造のように、Ｐ型およびＮ型の拡散層を隣り合うかたちでホール素子の外周に配設することとすれば、正・負いずれの極性をもつものであっても、その外部からのノイズは、それら隣り合うＰ型およびＮ型の拡散層によって吸収されるようになる。このため、当該ホール素子とともに周辺回路（例えば磁気センサの検出回路）等が作り込まれたＩＣ（集積回路）チップとしても、同一チップ内での周辺回路等からのノイズやチップ外部からのノイズに対する耐性のさらなる強化が図られるようになる。

以上説明したように、この第６の実施の形態にかかる磁気センサによれば、先の第１もしくは第４もしくは第５の実施の形態による前記（１）〜（５）および（１０）および（１１）の効果と同様もしくはそれに準じた効果を得ることができるとともに、新たに次のような効果を得ることもできる。

（１２）当該ホール素子の外周に、Ｐ型の拡散層１４およびＮ型の拡散層１４ａおよびＰ型の拡散層１４ｂが隣り合うかたちで配設される構造とした。これにより、当該ホール素子とともに周辺回路（例えば磁気センサの検出回路）等が作り込まれたＩＣ（集積回路）チップとしても、同一チップ内での周辺回路等からのノイズやチップ外部からのノイズに対する耐性のさらなる強化が図られるようになる。

（他の実施の形態）
なお、上記各実施の形態は、以下の態様をもって実施することもできる。
・上記第１〜第３および第５の実施の形態において、当該ホール素子を他の素子と素子分離する上記拡散層（素子分離部）１４をグランド電位に固定する構造としてもよい。このような構造とすることで、第４の実施の形態の前記（１０）の効果と同様もしくはそれに準じた効果を得ることができるようになる。例えば、上記第１の実施の形態の縦型ホール素子に対してこの構造を適用した場合には、図７に示されるような構造になる。なお、同図７は先の図１（ｂ）に対応する断面図である。

・上記各実施の形態においては、当該ホール素子を他の素子と素子分離する素子分離部として、当該半導体基板に導電型不純物が添加されるかたちで形成された拡散層１４を用いるようにしたが、これに代えてトレンチアイソレーションを用いるようにしてもよい。またこの場合、素子分離用のトレンチとしては、例えば上記第１の実施の形態の縦型ホール素子にあって上記磁気検出部ＨＰ１を区画形成するトレンチＴ１のような、トレンチ内部に絶縁膜を介して導電性膜材が埋設されたものも用いることができる。さらにこの場合にも、トレンチ内部に埋設された導電性膜材をグランド電位に固定することで、第４の実施の形態の前記（１０）の効果と同様もしくはそれに準じた効果を得ることができるようになる。例えば、上記第１の実施の形態の縦型ホール素子に対してこの構造を適用した場合には、図８に示されるような構造になる。なお、同図８は先の図１（ｂ）に対応する断面図であり、図８中のトレンチＴ１ａおよび絶縁膜ＩＬ１ａおよび導電性膜材ＣＴａは、先の図１中のトレンチＴ１および絶縁膜ＩＬ１および導電性膜材ＣＴにそれぞれ対応するものである。また、上記素子分離用のトレンチとしては、例えば上記第２の実施の形態の縦型ホール素子にあって上記磁気検出部ＨＰ１を区画形成するトレンチＴ１のような、その内壁に導電型不純物が導入されて拡散層が形成されているものを用いてもよい。そして、こうした構造とすれば、第２の実施の形態の前記（６）の効果と同様もしくはそれに準じた効果は得ることができるようになる。

・上記第４の実施の形態の縦型ホール素子においては、導体プレートＧＰ１をグランド電位に固定するようにしたが、これに限られることなく、例えば同プレートＧＰ１が電源電位に固定される構造としてもよい。

・また、導体プレートＧＰ１は、当該ホール素子の略全面を覆うものである必要はなく、少なくとも磁気検出部（ホールプレート）を覆うものであれば足りる。
・同第４の実施の形態の縦型ホール素子にあって磁気検出部を含めた当該ホール素子の略全面を覆う導体プレートＧＰ１を、上記第２および第３および第５および第６の実施の形態の縦型ホール素子に対して適用した構造であっても、第４の実施の形態の前記（８）の効果や（９）の効果と同様もしくはそれに準じた効果は得ることができるようになる。例えば、上記第５の実施の形態の縦型ホール素子に対してこの構造を適用した場合には、図９に示されるような構造になる。なお、同図９は先の図５（ｂ）に対応する断面図である。

・上記第６の実施の形態においては、拡散層１４および１４ｂがグランド端子ＧＤと、拡散層１４ａが電源端子ＰＳとそれぞれ電気的に接続される構造とした。しかし、これに限られることなく、例えばこれら拡散層１４および１４ａおよび１４ｂがいずれもグランド端子ＧＤと電気的に接続される構造としてもよい。

・さらに、同第６の実施の形態においては、当該ホール素子の外周に、Ｐ型の拡散層１４、Ｎ型の拡散層１４ａ、およびＰ型の拡散層１４ｂといった３つの拡散層が隣り合うかたちで配設される構造とした。しかし、こうした構造に限られることなく、Ｐ型およびＮ型の拡散層が、少なくとも１組、当該ホール素子の外周に隣り合うかたちで配設される構造であれば、第６の実施の形態の前記（１２）の効果と同様もしくはそれに準じた効果は得ることができるようになる。例えば、図１０に示すように、第６の実施の形態の縦型ホール素子において、上記拡散層１４ｂを割愛した構造にしてもよい。なお、同図１０は先の図６（ｂ）に対応する断面図である。またこの場合も、拡散層１４および１４ａが共にグランド端子ＧＤと電気的に接続される構造であってもよい。また逆に、上記拡散層の数を増やして、４つ以上のＰ型およびＮ型の拡散層が当該ホール素子の外周に隣り合うかたちで配設される構造としてもよい。

・上記第１および第２および第４の実施の形態においては、トレンチＴ１内部に絶縁膜ＩＬ１を介して埋設される導電性膜材（導電層）ＣＴの材料として、導電型不純物の添加された（ドーピングされた）多結晶シリコンを用いるようにした。しかし、導電性膜材ＣＴの材料はこれに限られることなく、例えば銅やアルミニウム等の金属材料や、多結晶シリコン以外の半導体材料に導電型不純物が添加されたものも適宜採用可能である。

・上記各実施の形態にかかる縦型ホール素子において、半導体基板を構成する各要素の導電型を入れ替えた構造、すなわちＰ型とＮ型とを入れ替えた構造についても、この発明は同様に適用することができる。また、当該半導体基板としては、例えばＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板や、Ｐ型−Ｎ型−Ｐ型もしくはＮ型−Ｐ型−Ｎ型といった多重拡散層基板等も適宜採用することができる。

・上記各実施の形態においては、半導体基板の材料にシリコンを用いるようにしたが、製造工程や構造上の条件等に応じてその他の材料を適宜採用するようにしてもよい。例えば、ＧａＡｓ、ＩｎＳｂ、ＩｎＡｓ等の化合物半導体材料やＧｅ（ゲルマニウム）等の半導体材料も用いることができる。特に、ＧａＡｓ、ＩｎＡｓは温度特性の優れた材料であり、当該ホール素子の高感度化を図る上で有効である。

・上記各実施の形態においては、当該ホール素子の半導体基板をグランド電位もしくは電源電位に固定するようにしたが、これに限られることなく、同基板の固定される電位は任意である。

・上記各実施の形態においては、当該ホール素子の一部を構成する部材（電位障壁部や素子分離部）を利用して、同ホール素子の半導体基板の電位を固定するようにした。しかし、こうした構造に限られることなく、例えばホール素子の構成部材とは別に、すなわち半導体基板の電位を固定するために当該半導体基板の内部に一乃至複数の導電層を積極的に設けて、これを任意の電位に固定するようにしてもよい。

この発明にかかる縦型ホール素子の第１の実施の形態について、（ａ）はそのホール素子の平面構造を模式的に示す平面図、（ｂ）は（ａ）のＬ１−Ｌ１線に沿った断面図、（ｃ）は（ｂ）中の領域Ａを拡大して示す断面図。 この発明にかかる縦型ホール素子の第２の実施の形態について、（ａ）はそのホール素子の平面構造を模式的に示す平面図、（ｂ）は（ａ）のＬ１−Ｌ１線に沿った断面図、（ｃ）は（ｂ）中の領域Ａを拡大して示す断面図。 この発明にかかる縦型ホール素子の第３の実施の形態について、（ａ）はそのホール素子の平面構造を模式的に示す平面図、（ｂ）は（ａ）のＬ１−Ｌ１線に沿った断面図、（ｃ）は（ｂ）中の領域Ａを拡大して示す断面図。 この発明にかかる縦型ホール素子の第３の実施の形態について、（ａ）はそのホール素子の平面構造を模式的に示す平面図、（ｂ）は（ａ）のＬ１−Ｌ１線に沿った断面図。 この発明にかかる縦型ホール素子の第５の実施の形態について、（ａ）はそのホール素子の平面構造を模式的に示す平面図、（ｂ）は（ａ）のＬ１−Ｌ１線に沿った断面図、（ｃ）は（ｂ）中の領域Ａを拡大して示す断面図。 この発明にかかる縦型ホール素子の第６の実施の形態について、（ａ）はそのホール素子の平面構造を模式的に示す平面図、（ｂ）は（ａ）のＬ１−Ｌ１線に沿った断面図。 上記第１の実施の形態にかかる縦型ホール素子の変形例について、そのホール素子の断面構造を模式的に示す断面図。 上記第１の実施の形態にかかる縦型ホール素子の変形例について、そのホール素子の断面構造を模式的に示す断面図。 上記第５の実施の形態にかかる縦型ホール素子の変形例について、そのホール素子の断面構造を模式的に示す断面図。 上記第６の実施の形態にかかる縦型ホール素子の変形例について、そのホール素子の断面構造を模式的に示す断面図。 従来のホール素子（横型ホール素子）の一例について、（ａ）はそのホール素子の平面構造を模式的に示す平面図、（ｂ）は（ａ）のＬ１−Ｌ１線に沿った断面図。 従来のホール素子（縦型ホール素子）の一例について、（ａ）はそのホール素子の平面構造を模式的に示す平面図、（ｂ）は（ａ）のＬ１−Ｌ１線に沿った断面図。

符号の説明

１１…半導体層、ＢＬ１…埋込層、１２、１２ａ…半導体領域、１３ａ〜１３ｅ…Ｎ⁺拡散層、１４、１４ａ、１４ｂ…拡散層、ＢＬ１…埋込層、ＣＴ、ＣＴａ…導電性膜材、ＤＦ１１、ＤＦ１２…拡散層、ＧＰ１…導体プレート、ＨＰ１…磁気検出部（ホールプレート）、ＩＬ１、ＩＬ１ａ…絶縁膜、Ｔ１、Ｔ１ａ…トレンチ。

Claims (9)

1. 半導体基板の表面に垂直な成分を含む電流が、同半導体基板内の磁気検出部に供給されるとともに、その電流に対して発生するホール電圧を通じて前記半導体基板の表面に水平な磁界成分を検出する縦型ホール素子において、
   前記半導体基板が、その内部に一乃至複数の導電層を有して且つ、当該導電層とコンタクトを形成する配線を介して任意の電位に固定されるようにし、
   前記導電層は、前記半導体基板に形成されたトレンチの内部に絶縁膜を介して埋設される導電性膜材である
   ことを特徴とする縦型ホール素子。
2. 前記導電性膜材は、導電型不純物の添加された多結晶シリコンからなる
   請求項１に記載の縦型ホール素子。
3. 半導体基板の表面に垂直な成分を含む電流が、同半導体基板内の磁気検出部に供給されるとともに、その電流に対して発生するホール電圧を通じて前記半導体基板の表面に水平な磁界成分を検出する縦型ホール素子において、
   前記半導体基板が、その内部に一乃至複数の導電層を有して且つ、当該導電層とコンタクトを形成する配線を介して任意の電位に固定されるようにし、
   前記導電層は、前記半導体基板に導電型不純物が添加されるかたちで形成された拡散層からなり、
   Ｐ型およびＮ型の拡散層が、前記導電層として少なくとも１組、当該ホール素子の外周に隣り合うかたちで配設されてなる
   ことを特徴とする縦型ホール素子。
4. 前記半導体基板は、前記導電層とコンタクトを形成する配線を介して電源電位およびグランド電位のいずれか一方に固定される
   請求項１〜３のいずれか一項に記載の縦型ホール素子。
5. 前記導電層は、前記半導体基板内に前記磁気検出部を区画形成する電位障壁部である
   請求項１〜４のいずれか一項に記載の縦型ホール素子。
6. 前記導電層は、当該ホール素子を他の素子と素子分離する素子分離部である
   請求項１〜４のいずれか一項に記載の縦型ホール素子。
7. 前記半導体基板の上には、任意の電位に固定された導体プレートが少なくとも前記磁気検出部を覆うかたちで配設されてなる
   請求項１〜６のいずれか一項に記載の縦型ホール素子。
8. 前記導体プレートは、電源電位およびグランド電位のいずれか一方に固定されてなる
   請求項７に記載の縦型ホール素子。
9. 前記半導体基板は、同基板に導電型不純物が添加されるかたちで形成される半導体領域を有してなり、前記磁気検出部はこの半導体領域内に形成されてなる
   請求項１〜８のいずれか一項に記載の縦型ホール素子。

Images