[go: up one dir, main page]

JP2008016523A - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
JP2008016523A
JP2008016523A JP2006184015A JP2006184015A JP2008016523A JP 2008016523 A JP2008016523 A JP 2008016523A JP 2006184015 A JP2006184015 A JP 2006184015A JP 2006184015 A JP2006184015 A JP 2006184015A JP 2008016523 A JP2008016523 A JP 2008016523A
Authority
JP
Japan
Prior art keywords
epitaxial growth
semiconductor device
arsenic
semiconductor substrate
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006184015A
Other languages
Japanese (ja)
Inventor
Tetsuya Ikuta
哲也 生田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2006184015A priority Critical patent/JP2008016523A/en
Publication of JP2008016523A publication Critical patent/JP2008016523A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】ヒ素(As)を高濃度にドーピングした状態でエクステンション領域のエピタキシャル成長膜表面に凹凸を発生させることなく、平滑な面に形成することを可能とする。
【解決手段】半導体基板11上にゲート絶縁膜12を介してゲート電極13を備え、前記ゲート電極13の両側の前記半導体基板11上に形成された不純物を含有してなるエクステンション領域17、18を備えた半導体装置1であって、前記エクステンション領域17、18は、シリコンゲルマニウムにヒ素を含む状態でエピタキシャル成長されたエピタキシャル成長膜からなり、このエピタキシャル成長膜は、ヒ素をドーピングしながらシリコンとゲルマニウムとを前記半導体基板11上に選択的にエピタキシャル成長させて形成される。
【選択図】図1
An object of the present invention is to form a smooth surface without generating irregularities on the surface of an epitaxial growth film in an extension region in a state where arsenic (As) is doped at a high concentration.
A gate electrode 13 is provided on a semiconductor substrate 11 with a gate insulating film 12 therebetween, and extension regions 17 and 18 containing impurities formed on the semiconductor substrate 11 on both sides of the gate electrode 13 are provided. In the semiconductor device 1 provided, the extension regions 17 and 18 are formed of an epitaxially grown film epitaxially grown in a state where arsenic is contained in silicon germanium. The epitaxially grown film is formed by doping silicon and germanium with the semiconductor while doping arsenic. It is formed by selective epitaxial growth on the substrate 11.
[Selection] Figure 1

Description

本発明は、シリコンゲルマニウムを用いたソース・ドレイン・エクステンションもしくはソース・ドレインを有する半導体装置およびその製造方法に関する。   The present invention relates to a semiconductor device having a source / drain extension or a source / drain using silicon germanium and a method for manufacturing the same.

トランジスタの高集積化、高速化は、スケーリング則基づき、トランジスタの微細化によって実現してきている。近年、微細化に伴う短チャネル効果がロールオフ(Roll-off)特性の劣化等デバイス特性に悪影響を与えている。短チャネル効果の抑制には不純物の拡散深さ(Xj)を浅くする必要があるが、従来のMOSFET(Metal Oxide Semiconductor Field Effect Transistor)構造では寄生抵抗の増大が課題となっていた。そこで、ソース・ドレインのエクステンション領域を選択エピタキシャル成長によって積み上げるように形成するRaised Source Drain Extension構造(以下、RSDE構造という)が提案されている。このRSDE構造は、Xjを浅く抑えることができ、かつ寄生抵抗の増大も抑制できるため、短チャネル効果の抑制に必要な構造として検討されている。   High integration and high speed of transistors have been realized by miniaturization of transistors based on scaling rules. In recent years, the short channel effect associated with miniaturization has adversely affected device characteristics such as roll-off degradation. In order to suppress the short channel effect, it is necessary to reduce the impurity diffusion depth (Xj), but in the conventional MOSFET (Metal Oxide Semiconductor Field Effect Transistor) structure, an increase in parasitic resistance has been a problem. Therefore, a raised source drain extension structure (hereinafter referred to as an RSDE structure) has been proposed in which source / drain extension regions are formed so as to be stacked by selective epitaxial growth. This RSDE structure has been studied as a structure necessary for suppressing the short channel effect because Xj can be suppressed shallowly and an increase in parasitic resistance can be suppressed.

RSDE構造の形成には、Xj深さ抑制するため、従来の選択シリコンエピタキシャル成長による成膜、イオンインプラおよびRTAを用いたプロセスに代わって、In−situ ドープトシリコン選択エピタキシャル成長が検討されている。例えば、ジクロロシラン(Si22Cl2)、塩化水素(HCl)、アルシン(AsH3)を用いた選択エピタキシャル成膜技術が検討されてきた(例えば、非特許文献1参照。)。 In order to suppress the Xj depth in the formation of the RSDE structure, in-situ doped silicon selective epitaxial growth has been studied in place of the conventional film formation by selective silicon epitaxial growth, a process using ion implantation and RTA. For example, a selective epitaxial film formation technique using dichlorosilane (Si 2 H 2 Cl 2 ), hydrogen chloride (HCl), and arsine (AsH 3 ) has been studied (for example, see Non-Patent Document 1).

生田、宮波、藤田、岩元著 24a−W−1 「大気圧 In−situ As doped Si 選択エピタキシャル成長プロセスにおける高活性化検討」 第53回応用物理学関係連合講演会 講演予講集 p.903 2006年Ikuta, Miyanami, Fujita, Iwamoto, 24a-W-1 “Examination of high activation in atmospheric pressure In-situ As doped Si selective epitaxial growth process” 53rd Applied Physics Related Conference Lecture Preliminary Lectures p. 903 2006

解決しようとする問題点は、In−situ ドープトシリコン選択エピタキシャル成長技術を用いた場合に、ヒ素(As)の濃度を高くすると、エクステンション領域に表面に凹凸が発生するため、ヒ素(As)濃度を高くすることができない点である。   The problem to be solved is that when an in-situ doped silicon selective epitaxial growth technique is used, if the arsenic (As) concentration is increased, the surface of the extension region becomes uneven, so the arsenic (As) concentration is reduced. It is a point that cannot be raised.

本発明は、ヒ素(As)を高濃度にドーピングした状態でエクステンション領域のエピタキシャル成長膜表面に凹凸を発生させることなく、平滑な面に形成することを課題とする。   An object of the present invention is to form a smooth surface without generating irregularities on the surface of an epitaxial growth film in an extension region in a state where arsenic (As) is doped at a high concentration.

本発明の半導体装置(第1半導体装置)は、半導体基板上にゲート絶縁膜を介してゲート電極を備え、前記ゲート電極の両側の前記半導体基板上に形成された不純物を含有してなるエクステンション領域を備えた半導体装置であって、前記エクステンション領域は、シリコンゲルマニウムにヒ素を含む状態でエピタキシャル成長されたエピタキシャル成長膜からなることを特徴とする。   The semiconductor device according to the present invention (first semiconductor device) includes a gate electrode on a semiconductor substrate via a gate insulating film, and an extension region containing impurities formed on the semiconductor substrate on both sides of the gate electrode. The extension region is made of an epitaxially grown film epitaxially grown in a state where arsenic is contained in silicon germanium.

本発明の半導体装置(第1半導体装置)では、エクステンション領域が、シリコンゲルマニウムにヒ素を含む状態でエピタキシャル成長された膜からなることから、このエピタキシャル成長膜は、成長表面に凹凸を生じることなく、従来のシリコンエピタキシャル成長膜よりも高い濃度、例えば5×1019atoms/cm3程度もしくはそれ以上のヒ素(As)を含むことができる。 In the semiconductor device of the present invention (first semiconductor device), since the extension region is made of a film epitaxially grown in a state in which arsenic is contained in silicon germanium, this epitaxially grown film has no conventional unevenness on the growth surface. Arsenic (As) having a concentration higher than that of the silicon epitaxial growth film, for example, about 5 × 10 19 atoms / cm 3 or more can be included.

本発明の半導体装置(第2半導体装置)は、半導体基板上にゲート絶縁膜を介してゲート電極を備え、前記ゲート電極の両側の前記半導体基板上に形成された不純物を含有してなるソース・ドレイン領域を備えた半導体装置であって、前記ソース・ドレイン領域は、シリコンゲルマニウムにヒ素を含む状態でエピタキシャル成長されたエピタキシャル成長膜からなることを特徴とする。   A semiconductor device (second semiconductor device) according to the present invention includes a gate electrode on a semiconductor substrate with a gate insulating film interposed therebetween, and includes a source / impurity containing impurities formed on the semiconductor substrate on both sides of the gate electrode. A semiconductor device having a drain region, wherein the source / drain region is made of an epitaxially grown film epitaxially grown in a state where arsenic is contained in silicon germanium.

本発明の半導体装置(第2半導体装置)では、ソース・ドレイン領域が、シリコンゲルマニウムにヒ素を含む状態でエピタキシャル成長された膜からなることから、このエピタキシャル成長膜は、成長表面に凹凸を生じることなく、従来のシリコンエピタキシャル成長膜よりも高い濃度、例えば5×1019atoms/cm3程度もしくはそれ以上のヒ素(As)を含むことができる。 In the semiconductor device (second semiconductor device) of the present invention, the source / drain regions are made of a film epitaxially grown in a state in which arsenic is contained in silicon germanium. Therefore, the epitaxially grown film has no unevenness on the growth surface. It may contain arsenic (As) at a concentration higher than that of a conventional silicon epitaxial growth film, for example, about 5 × 10 19 atoms / cm 3 or more.

本発明の半導体装置の製造方法(第1製造方法)は、半導体基板上にゲート絶縁膜を介してゲート電極を形成し、前記ゲート電極の両側の前記半導体基板上に不純物を含有してなるエクステンション領域を選択エピタキシャル成長によって形成する工程を備えた半導体装置の製造方法であって、前記選択エピタキシャル成長は、ヒ素をドーピングしながらシリコンとゲルマニウムとを前記半導体基板上に選択的にエピタキシャル成長させることを特徴とする。   The semiconductor device manufacturing method (first manufacturing method) according to the present invention includes an extension formed by forming a gate electrode on a semiconductor substrate through a gate insulating film, and containing impurities on the semiconductor substrate on both sides of the gate electrode. A method of manufacturing a semiconductor device comprising a step of forming a region by selective epitaxial growth, wherein the selective epitaxial growth selectively grows silicon and germanium on the semiconductor substrate while doping arsenic. .

本発明の半導体装置の製造方法(第1製造方法)では、ヒ素をドーピングしながらシリコンとゲルマニウムとを半導体基板上に選択的にエピタキシャル成長させてエクステンション領域を形成することから、エクステンション領域表面に凹凸を生じることなく、従来のシリコンエピタキシャル成長膜よりも高い濃度、例えば5×1019atoms/cm3程度もしくはそれ以上濃度のヒ素(As)を、エピタキシャル成長により形成されたシリコンゲルマニウム層に含むことができる。これは、シリコンゲルマニウムの格子内部にヒ素が取り込まれるため、ドーピングされたヒ素による凹凸の発生が抑制されるためと考えられる。 In the semiconductor device manufacturing method (first manufacturing method) of the present invention, since the extension region is formed by selectively epitaxially growing silicon and germanium on the semiconductor substrate while doping arsenic, the surface of the extension region is uneven. Without generation, arsenic (As) having a concentration higher than that of the conventional silicon epitaxial growth film, for example, about 5 × 10 19 atoms / cm 3 or higher can be included in the silicon germanium layer formed by epitaxial growth. This is presumably because arsenic is taken into the lattice of silicon germanium, so that the formation of irregularities due to doped arsenic is suppressed.

本発明の半導体装置の製造方法(第2製造方法)は、半導体基板上にゲート絶縁膜を介してゲート電極を形成し、前記ゲート電極の両側の前記半導体基板上に不純物を含有してなるソース・ドレイン領域を選択エピタキシャル成長によって形成する工程を備えた半導体装置の製造方法であって、前記選択エピタキシャル成長は、ヒ素をドーピングしながらシリコンとゲルマニウムとを前記半導体基板上に選択的にエピタキシャル成長させることを特徴とする。   According to another aspect of the present invention, there is provided a semiconductor device manufacturing method (second manufacturing method) in which a gate electrode is formed on a semiconductor substrate via a gate insulating film, and an impurity is contained on the semiconductor substrate on both sides of the gate electrode. A method of manufacturing a semiconductor device comprising a step of forming a drain region by selective epitaxial growth, wherein the selective epitaxial growth selectively grows silicon and germanium on the semiconductor substrate while doping arsenic. And

本発明の半導体装置の製造方法(第2製造方法)では、ヒ素をドーピングしながらシリコンとゲルマニウムとを半導体基板上に選択的にエピタキシャル成長させてソース・ドレイン領域を形成することから、ソース・ドレイン領域表面に凹凸を生じることなく、従来のシリコンエピタキシャル成長膜よりも高い濃度、例えば5×1019atoms/cm3程度もしくはそれ以上濃度のヒ素(As)を、エピタキシャル成長により形成されたシリコンゲルマニウム層に含むことができる。これは、シリコンゲルマニウムの格子内部にヒ素が取り込まれるため、ドーピングされたヒ素による凹凸の発生が抑制されるためと考えられる。 In the semiconductor device manufacturing method (second manufacturing method) of the present invention, the source / drain regions are formed by selectively epitaxially growing silicon and germanium on the semiconductor substrate while doping arsenic. The silicon germanium layer formed by epitaxial growth contains arsenic (As) having a concentration higher than that of the conventional silicon epitaxial growth film, for example, about 5 × 10 19 atoms / cm 3 or higher, without causing irregularities on the surface. Can do. This is presumably because arsenic is taken into the lattice of silicon germanium, so that the formation of irregularities due to doped arsenic is suppressed.

本発明の半導体装置(第1半導体装置)によれば、エクステンション領域を形成するエピタキシャル成長膜にシリコンゲルマニウムを用いたことから、高濃度のヒ素を含ませても、エクステンション領域の表面が凹凸になることが無くなるという利点がある。   According to the semiconductor device (first semiconductor device) of the present invention, since silicon germanium is used for the epitaxial growth film for forming the extension region, the surface of the extension region becomes uneven even when high concentration of arsenic is included. There is an advantage that there is no.

本発明の半導体装置(第2半導体装置)によれば、ソース・ドレイン領域を形成するエピタキシャル成長膜にシリコンゲルマニウムを用いたことから、高濃度のヒ素を含ませても、ソース・ドレイン領域の表面が凹凸になることが無くなるという利点がある。   According to the semiconductor device (second semiconductor device) of the present invention, since silicon germanium is used for the epitaxial growth film for forming the source / drain regions, the surface of the source / drain regions can be formed even if high-concentration arsenic is included. There is an advantage that there is no unevenness.

本発明の半導体装置の製造方法(第1製造方法)によれば、ヒ素をドーピングしながらシリコンとゲルマニウムとを半導体基板上に選択的にエピタキシャル成長させてエクステンション領域を形成するため、表面が凹凸に形成されることなく、エクステンション領域表面を平滑な面にエピタキシャル成長できるという利点がある。   According to the method for manufacturing a semiconductor device of the present invention (first manufacturing method), silicon and germanium are selectively epitaxially grown on a semiconductor substrate while doping arsenic to form an extension region. There is an advantage that the surface of the extension region can be epitaxially grown on a smooth surface.

本発明の半導体装置の製造方法(第2製造方法)によれば、ヒ素をドーピングしながらシリコンとゲルマニウムとを半導体基板上に選択的にエピタキシャル成長させてソース・ドレイン領域を形成するため、表面が凹凸に形成されることなく、ソース・ドレイン領域表面を平滑な面にエピタキシャル成長できるという利点がある。   According to the semiconductor device manufacturing method (second manufacturing method) of the present invention, since the source and drain regions are formed by selectively epitaxially growing silicon and germanium on the semiconductor substrate while doping arsenic, the surface is uneven. There is an advantage that the surface of the source / drain region can be epitaxially grown on a smooth surface without being formed.

本発明の半導体装置の一実施の形態(第1実施例)を、図1の概略構成断面図によって説明する。   An embodiment (first example) of the semiconductor device of the present invention will be described with reference to a schematic sectional view of FIG.

図1に示すように、半導体基板11上にゲート絶縁膜12を介してゲート電極13が形成されている。このゲート電極13上には絶縁膜14が形成されている。この絶縁膜14は、例えば酸化シリコン膜もしくは窒化シリコン膜で形成されている。さらに、ゲート電極13の両側には、サイドウォール絶縁膜15、16が形成されている。このサイドウォール絶縁膜15、16は、例えば酸化シリコン膜もしくは窒化シリコン膜で形成されている。また、上記半導体基板11には、トランジスタ領域を分離する素子分離領域31が形成されている。この素子分離領域31は、例えばSTI(Shallow Trench Isolation)構造をなす。   As shown in FIG. 1, a gate electrode 13 is formed on a semiconductor substrate 11 via a gate insulating film 12. An insulating film 14 is formed on the gate electrode 13. The insulating film 14 is made of, for example, a silicon oxide film or a silicon nitride film. Further, sidewall insulating films 15 and 16 are formed on both sides of the gate electrode 13. The sidewall insulating films 15 and 16 are made of, for example, a silicon oxide film or a silicon nitride film. The semiconductor substrate 11 is formed with an element isolation region 31 that isolates the transistor region. The element isolation region 31 has an STI (Shallow Trench Isolation) structure, for example.

上記ゲート電極13の両側の半導体基板11上には、選択エピタキシャル成長によって形成された、ヒ素(As)をドーピングしたシリコンゲルマニウム層からなるソース・ドレインのエクステンション領域17、18が形成されている。このエクステンション領域17、18の構造は、Raised Source Drain Extension構造(RSDE構造)もしくはエレベーテッド・ソース・ドレイン・エクステンション構造と呼ばれるものである。   On the semiconductor substrate 11 on both sides of the gate electrode 13, source / drain extension regions 17 and 18 made of silicon germanium layers doped with arsenic (As) are formed by selective epitaxial growth. The structure of the extension regions 17 and 18 is called a Raised Source Drain Extension structure (RSDE structure) or an elevated source / drain extension structure.

上記半導体装置1によれば、ソース・ドレインのエクステンション領域17、18がシリコンゲルマニウムにヒ素を含む状態でエピタキシャル成長されたエピタキシャル成長膜からなることから、エクステンション領域17、18表面に凹凸を生じることなく、従来のシリコンエピタキシャル成長膜よりも高い濃度、例えば5×1019atoms/cm3程度もしくはそれ以上のヒ素(As)を含むことができるという利点がある。 According to the semiconductor device 1, the source / drain extension regions 17 and 18 are formed of an epitaxially grown film epitaxially grown in a state where arsenic is contained in silicon germanium. There is an advantage that arsenic (As) can be contained at a concentration higher than that of the silicon epitaxial growth film, for example, about 5 × 10 19 atoms / cm 3 or more.

本発明の半導体装置の一実施の形態(第2実施例)を、図2の概略構成断面図によって説明する。   An embodiment (second example) of the semiconductor device of the present invention will be described with reference to the schematic sectional view of FIG.

図2に示すように、半導体基板11上にゲート絶縁膜12を介してゲート電極13が形成されている。このゲート電極13上には絶縁膜14が形成されている。この絶縁膜14は、例えば酸化シリコン膜もしくは窒化シリコン膜で形成されている。また、ゲート電極13の両側の半導体基板11上にはエクステンション領域17、18が形成されている。このエクステンション領域は、前記第1実施例と同様にエピタキシャル成長によって形成することができる。さらに、ゲート電極13の両側におけるエクステンション領域17、18上には、サイドウォール絶縁膜15、16が形成されている。このサイドウォール絶縁膜15、16は、例えば酸化シリコン膜もしくは窒化シリコン膜で形成されている。また、上記半導体基板11には、トランジスタ領域を分離する素子分離領域(図示せず)が形成されている。この素子分離領域は、例えばSTI(Shallow Trench Isolation)構造をなす。   As shown in FIG. 2, a gate electrode 13 is formed on a semiconductor substrate 11 with a gate insulating film 12 interposed. An insulating film 14 is formed on the gate electrode 13. The insulating film 14 is made of, for example, a silicon oxide film or a silicon nitride film. Extension regions 17 and 18 are formed on the semiconductor substrate 11 on both sides of the gate electrode 13. This extension region can be formed by epitaxial growth as in the first embodiment. Further, sidewall insulating films 15 and 16 are formed on the extension regions 17 and 18 on both sides of the gate electrode 13. The sidewall insulating films 15 and 16 are made of, for example, a silicon oxide film or a silicon nitride film. The semiconductor substrate 11 has an element isolation region (not shown) for isolating the transistor region. This element isolation region has an STI (Shallow Trench Isolation) structure, for example.

上記ゲート電極13の両側で上記サイドウォール絶縁膜15、16を介したエクステンション領域17、18上には、選択エピタキシャル成長によって形成された、ヒ素(As)をドーピングしたシリコンゲルマニウム層からなるソース・ドレイン領域19、20が形成されている。このソース・ドレイン領域19、20の構造は、Raised Source Drain構造(RSD構造)もしくはエレベーテッド・ソース・ドレイン構造と呼ばれるものである。   Source / drain regions comprising silicon germanium layers doped with arsenic (As) formed on the extension regions 17 and 18 via the sidewall insulating films 15 and 16 on both sides of the gate electrode 13 by selective epitaxial growth. 19 and 20 are formed. The structure of the source / drain regions 19 and 20 is called a raised source drain structure (RSD structure) or an elevated source / drain structure.

上記半導体装置2によれば、ソース・ドレイン領域19、20がシリコンゲルマニウムにヒ素を含む状態でエピタキシャル成長されたエピタキシャル成長膜からなることから、ソース・ドレイン領域19、20表面に凹凸を生じることなく、従来のシリコンエピタキシャル成長膜よりも高い濃度、例えば5×1019atoms/cm3程度もしくはそれ以上のヒ素(As)を含むことができるという利点がある。 According to the semiconductor device 2, since the source / drain regions 19 and 20 are made of an epitaxially grown film epitaxially grown in a state in which arsenic is contained in silicon germanium, the surface of the source / drain regions 19 and 20 is not made uneven. There is an advantage that arsenic (As) can be contained at a concentration higher than that of the silicon epitaxial growth film, for example, about 5 × 10 19 atoms / cm 3 or more.

次に、本発明の半導体装置の製造方法に係る一実施の形態(製造方法の第1実施例)を、図3の製造工程断面図によって説明する。   Next, an embodiment (first example of the manufacturing method) according to the method for manufacturing a semiconductor device of the present invention will be described with reference to the manufacturing process sectional view of FIG.

図3(1)に示すように、半導体基板(例えば、シリコン基板)11に素子形成領域(トランジスタ形成領域)を分離する素子分離領域31が、例えば酸化シリコン系絶縁膜で形成されている。この素子形成領域の半導体基板11上にはゲート絶縁膜12を介してゲート電極13が形成されている。このゲート電極13上には絶縁膜14が形成され、同ゲート電極13の側壁にはサイドウォール15、16が形成されている。上記絶縁膜14、サイドウォール15、16は、後の工程でソース・ドレイン領域上に選択エピタキシャル成長によってヒ素を高濃度にドーピングしたシリコンゲルマニウムエピタキシャル成長層を形成するため、エピタキシャル成長のマスクとなるような材料、例えば、酸化シリコン(SiO2)、窒化シリコン(SiN)、酸窒化シリコン(SiON)等の材料で形成されている。また上記素子分離領域31は、例えばSTI(Shallow Trench Isolation)構造で形成することができる。 As shown in FIG. 3A, an element isolation region 31 that isolates an element formation region (transistor formation region) from a semiconductor substrate (for example, a silicon substrate) 11 is formed of, for example, a silicon oxide insulating film. A gate electrode 13 is formed on the semiconductor substrate 11 in the element formation region via a gate insulating film 12. An insulating film 14 is formed on the gate electrode 13, and side walls 15 and 16 are formed on the side walls of the gate electrode 13. The insulating film 14 and the sidewalls 15 and 16 are formed of a material that serves as an epitaxial growth mask in order to form a silicon germanium epitaxial growth layer doped with arsenic at a high concentration by selective epitaxial growth on the source / drain regions in a later step. For example, it is formed of a material such as silicon oxide (SiO 2 ), silicon nitride (SiN), or silicon oxynitride (SiON). The element isolation region 31 can be formed, for example, with an STI (Shallow Trench Isolation) structure.

次に、図3(2)に示すように、選択エピタキシャル成長技術によって、半導体基板11上にヒ素(As)をドーピングしたシリコンゲルマニウム層を選択的に形成する。このシリコンゲルマニウム層がエクステンション領域17、18となる。この選択エピタキシャル成長では、絶縁膜14、サイドウォール絶縁膜15、16、素子分離領域31等がマスクとなり、半導体基板11上のみにヒ素(As)をドーピングしたシリコンゲルマニウム層を選択的にエピタキシャル成長させることができる。このエクステンション領域17、18の構造は、Raised Source Drain Extension構造(RSDE構造)もしくはエレベーテッド・ソース・ドレイン・エクステンション構造と呼ばれるもので、半導体基板11上に選択的にエピタキシャル層を形成することで形成される。   Next, as shown in FIG. 3B, a silicon germanium layer doped with arsenic (As) is selectively formed on the semiconductor substrate 11 by a selective epitaxial growth technique. This silicon germanium layer becomes extension regions 17 and 18. In this selective epitaxial growth, the silicon germanium layer doped with arsenic (As) is selectively epitaxially grown only on the semiconductor substrate 11 using the insulating film 14, the sidewall insulating films 15 and 16, the element isolation region 31 and the like as a mask. it can. The structure of the extension regions 17 and 18 is called a Raised Source Drain Extension structure (RSDE structure) or an elevated source / drain extension structure, and is formed by selectively forming an epitaxial layer on the semiconductor substrate 11. Is done.

具体的には、常圧エピタキシャル気相成長装置(図示せず)を用い、チャンバの容積が一例として5L−20Lの場合、エピタキシャル成長雰囲気の圧力を大気圧(ここでいう大気圧は通常の地上での大気圧とする。例えば1気圧=1013hPaとする。)、成長温度(例えば基板温度)を750℃、原料ガスに、一例として、シリコン原料ガスとしてジクロロシラン(SiH2Cl2)、ゲルマニウム原料ガスとしてゲルマン(GeH4)、ドーピング原料ガスとしてアルシン(AsH3)(例えば1体積%に水素(H2)で希釈)、選択成長させるためのガスとして塩化水素(HCl)、ドーピング物質を均一分布させるためのガスとして水素(H2)を用いる。 Specifically, when an atmospheric pressure epitaxial vapor phase growth apparatus (not shown) is used and the chamber volume is 5L-20L as an example, the pressure of the epitaxial growth atmosphere is set to atmospheric pressure (here atmospheric pressure is normal on the ground). For example, 1 atm = 1013 hPa), growth temperature (for example, substrate temperature) is 750 ° C., source gas, for example, silicon source gas, dichlorosilane (SiH 2 Cl 2 ), germanium source gas As germanium (GeH 4 ), as a doping source gas arsine (AsH 3 ) (for example, 1% by volume diluted with hydrogen (H 2 )), as a gas for selective growth, hydrogen chloride (HCl), and a doping substance are uniformly distributed Hydrogen (H 2 ) is used as a gas for this purpose.

そして、各ガスの流量は、ジクロロシラン(SiH2Cl2)を50cm3/min、ゲルマン(GeH4)を5cm3/min−200cm3/min、アルシン(AsH3)(1体積%に水素(H2)で希釈)を10cm3/min、塩化水素(HCl)を25cm3/min、水素(H2)を20L/min−30L/minに設定する。このような条件でエピタキシャル成長させることで、ソース・ドレイン領域に選択エピタキシャル成長が可能になる。 The flow rate of each gas, hydrogen dichlorosilane (SiH 2 Cl 2) to 50 cm 3 / min, germane (GeH 4) a 5cm 3 / min-200cm 3 / min, arsine (AsH 3) (1 vol% ( H 2 ) is set to 10 cm 3 / min, hydrogen chloride (HCl) is set to 25 cm 3 / min, and hydrogen (H 2 ) is set to 20 L / min-30 L / min. Epitaxial growth under such conditions enables selective epitaxial growth in the source / drain regions.

上記基板温度は650℃−750℃の範囲で適宜決定することができる。また、上記原料ガスの供給量は、ジクロロシラン(SiH2Cl2)を50cm3/min−500cm3/min、アルシン(AsH3)(1体積%に水素(H2)で希釈)を5cm3/min−200cm3/min、塩化水素(HCl)を15cm3/min−200cm3/min、ゲルマン(GeH4)を5cm3/min−200cm3/min、水素(H2)を10L/min−30L/minの範囲で適宜決定することができる。 The substrate temperature can be appropriately determined in the range of 650 ° C. to 750 ° C. The supply amount of the raw material gas, dichlorosilane (SiH 2 Cl 2) 50cm 3 / min-500cm 3 / min, arsine (AsH 3) 5 cm 3 (diluted with hydrogen (H 2) to 1% by volume) / Min-200 cm 3 / min, hydrogen chloride (HCl) at 15 cm 3 / min-200 cm 3 / min, germane (GeH 4 ) at 5 cm 3 / min-200 cm 3 / min, and hydrogen (H 2 ) at 10 L / min- It can be determined as appropriate within the range of 30 L / min.

また、GeH4の供給流量を増加させることにより、ヒ素(As)濃度およびゲルマニウム濃度を高くすることができる。それを図4によって説明する。図4は、HClを25cm3/min、AsH3を10cm3/min、H2を20L/minにて供給し、GeH4の流量を変えた場合のヒ素(As)のドーピング濃度およびゲルマニウム濃度を示したものである。図4に示すように、GeH4流量の増加に伴いAs濃度およびゲルマニウム濃度が増加することが判る。 Further, the arsenic (As) concentration and the germanium concentration can be increased by increasing the supply flow rate of GeH 4 . This will be described with reference to FIG. FIG. 4 shows the arsenic (As) doping concentration and germanium concentration when HCl is supplied at 25 cm 3 / min, AsH 3 is supplied at 10 cm 3 / min, H 2 is supplied at 20 L / min, and the flow rate of GeH 4 is changed. It is shown. As shown in FIG. 4, it can be seen that the As concentration and the germanium concentration increase as the GeH 4 flow rate increases.

また、GeH4の供給流量を増加させることにより、成膜レートを高くすることができ、膜の比抵抗を低くすることができる。それを図5によって説明する。図5は、GeH4の流量を変えた場合の比抵抗および成長速度を示したものである。図5に示すように、GeH4流量の増加に伴いエピタキシャル成長の成長速度が増加することが判る。また、GeH4流量の増加に伴い、比抵抗が減少することが判る。 Further, by increasing the supply flow rate of GeH 4 , the film formation rate can be increased and the specific resistance of the film can be decreased. This will be described with reference to FIG. FIG. 5 shows specific resistance and growth rate when the flow rate of GeH 4 is changed. As shown in FIG. 5, it can be seen that the growth rate of epitaxial growth increases as the GeH 4 flow rate increases. It can also be seen that the specific resistance decreases as the GeH 4 flow rate increases.

上記実施例では、原料ガスの一つにジクロロシランを用いたが、このかわりにトリクロロシラントリクロロシラン(SiHCl3)を用いることもできる。また、ジクロロシランのかわりにモノシラン(SiH4)、ジシラン(Si26)もしくはトリシラン(Si38)を用いることもできる。この場合には、塩素の供給源として併せて塩化水素ガスもしくは塩素ガスを用いる。またエピタキシャル成長の選択性を高めるために塩素ガスを添加することも好ましい。 In the above embodiment, dichlorosilane is used as one of the source gases, but trichlorosilane trichlorosilane (SiHCl 3 ) can be used instead. Also, monosilane (SiH 4 ), disilane (Si 2 H 6 ), or trisilane (Si 3 H 8 ) can be used instead of dichlorosilane. In this case, hydrogen chloride gas or chlorine gas is used as a chlorine supply source. It is also preferable to add chlorine gas in order to increase the selectivity of epitaxial growth.

上記第1実施例の製造方法では、ヒ素をドーピングしながらシリコンゲルマニウムを半導体基板11上に選択的にエピタキシャル成長させることから、エクステンション領域17、18表面に凹凸を生じることなく、従来のシリコンエピタキシャル成長膜よりも高い濃度、例えば5×1019/cm3程度もしくはそれ以上濃度のヒ素(As)を、エピタキシャル成長により形成されたシリコンゲルマニウム層に含むことができる。これは、シリコンゲルマニウムの格子内部にヒ素が取り込まれるため、ドーピングされたヒ素による凹凸の発生が抑制されるためと考えられる。よって、エクステンション領域17、18表面が平滑な面となるように、高濃度のヒ素を含んだシリコンゲルマニウム層をエピタキシャル成長できるという利点がある。 In the manufacturing method of the first embodiment, since silicon germanium is selectively epitaxially grown on the semiconductor substrate 11 while doping arsenic, the surface of the extension regions 17 and 18 is not uneven, and the conventional silicon epitaxial growth film is used. High concentration, for example, arsenic (As) at a concentration of about 5 × 10 19 / cm 3 or higher can be included in the silicon germanium layer formed by epitaxial growth. This is presumably because arsenic is taken into the lattice of silicon germanium, so that the formation of irregularities due to doped arsenic is suppressed. Therefore, there is an advantage that a silicon germanium layer containing high-concentration arsenic can be epitaxially grown so that the surfaces of the extension regions 17 and 18 become smooth surfaces.

上記第1実施例の製造方法では、ドーピング物質にヒ素(As)を用いたが、p型のエクステンション領域を形成する場合には、ドーピング物質にジボラン(B26)を用い、上記同様の選択エピタキシャル成長法によって、ホウ素(B)を含むシリコンゲルマニウムからなるエクステンション領域を形成することができる。また、n型のエピタキシャル領域を形成する場合には、ドーピング物質にホスフィン(PH3)を用い、上記同様の選択エピタキシャル成長法によって、リン(P)を含むシリコンゲルマニウムからなるエクステンション領域を形成することができる。 In the manufacturing method of the first embodiment, arsenic (As) is used as a doping material. However, when a p-type extension region is formed, diborane (B 2 H 6 ) is used as a doping material and the same as described above. An extension region made of silicon germanium containing boron (B) can be formed by a selective epitaxial growth method. When forming an n-type epitaxial region, phosphine (PH 3 ) is used as a doping substance, and an extension region made of silicon germanium containing phosphorus (P) may be formed by the same selective epitaxial growth method as described above. it can.

次に、本発明の半導体装置の製造方法に係る一実施の形態(製造方法の第2実施例)を、図6の製造工程断面図によって説明する。   Next, an embodiment (second example of the manufacturing method) according to the manufacturing method of the semiconductor device of the present invention will be described with reference to the manufacturing process sectional view of FIG.

図6(1)に示すように、半導体基板(例えば、シリコン基板)11に素子形成領域(トランジスタ形成領域)を分離する素子分離領域(図示せず)を、例えば酸化シリコン系絶縁膜で形成する。この素子形成領域の半導体基板11上にはゲート絶縁膜12を介してゲート電極13を形成する。このゲート電極13上には絶縁膜14が形成されてもよい。また、ゲート電極13の両側の半導体基板11上にはエクステンション領域17、18を形成する。このエクステンション領域17、18は、前記第1実施例と同様にエピタキシャル成長によって形成することができる。さらに、ゲート電極13の両側におけるエクステンション領域17、18上には、サイドウォール絶縁膜15、16を形成する。上記絶縁膜14、サイドウォール15、16は、後の工程でエクステンション領域17、18上に選択エピタキシャル成長によってヒ素を高濃度にドーピングしたシリコンゲルマニウムエピタキシャル成長層を形成するため、エピタキシャル成長のマスクとなるような材料、例えば、酸化シリコン(SiO2)、窒化シリコン(SiN)、酸窒化シリコン(SiON)等の材料で形成されている。また上記素子分離領域(図示せず)は、例えばSTI(Shallow Trench Isolation)構造で形成することができる。 As shown in FIG. 6A, an element isolation region (not shown) for isolating an element formation region (transistor formation region) is formed on a semiconductor substrate (for example, a silicon substrate) 11 with, for example, a silicon oxide insulating film. . A gate electrode 13 is formed on the semiconductor substrate 11 in the element formation region via a gate insulating film 12. An insulating film 14 may be formed on the gate electrode 13. In addition, extension regions 17 and 18 are formed on the semiconductor substrate 11 on both sides of the gate electrode 13. The extension regions 17 and 18 can be formed by epitaxial growth as in the first embodiment. Further, sidewall insulating films 15 and 16 are formed on the extension regions 17 and 18 on both sides of the gate electrode 13. The insulating film 14 and the sidewalls 15 and 16 are materials that serve as a mask for epitaxial growth in order to form a silicon germanium epitaxial growth layer doped with arsenic at a high concentration by selective epitaxial growth on the extension regions 17 and 18 in a later step. For example, it is made of a material such as silicon oxide (SiO 2 ), silicon nitride (SiN), or silicon oxynitride (SiON). The element isolation region (not shown) can be formed, for example, with an STI (Shallow Trench Isolation) structure.

次に、図6(2)に示すように、選択エピタキシャル成長技術によって、上記エクステンション領域17、18上にヒ素(As)をドーピングしたシリコンゲルマニウム層を選択的に形成する。このシリコンゲルマニウム層がソース・ドレイン領域19、20となる。この選択エピタキシャル成長では、絶縁膜14、サイドウォール絶縁膜15、16、素子分離領域(図示せず)等がマスクとなり、上記エクステンション領域17、18上のみにヒ素(As)をドーピングしたシリコンゲルマニウム層を選択的にエピタキシャル成長させることができる。このソース・ドレイン領域19、20の構造は、Raised Source Drain構造(RSD構造)もしくはエレベーテッド・ソース・ドレイン構造と呼ばれるもので、選択的にエピタキシャル層を形成することで形成される。   Next, as shown in FIG. 6B, a silicon germanium layer doped with arsenic (As) is selectively formed on the extension regions 17 and 18 by a selective epitaxial growth technique. This silicon germanium layer becomes the source / drain regions 19 and 20. In this selective epitaxial growth, a silicon germanium layer doped with arsenic (As) is formed only on the extension regions 17 and 18 by using the insulating film 14, the sidewall insulating films 15 and 16, element isolation regions (not shown) as masks. It can be selectively epitaxially grown. The structure of the source / drain regions 19 and 20 is called a raised source drain structure (RSD structure) or an elevated source / drain structure, and is formed by selectively forming an epitaxial layer.

具体的には、常圧エピタキシャル気相成長装置(図示せず)を用い、チャンバの容積が一例として5L−20Lの場合、エピタキシャル成長雰囲気の圧力を大気圧(ここでいう大気圧は通常の地上での大気圧とする。例えば1気圧=1013hPaとする。)、成長温度(例えば基板温度)を750℃、原料ガスに、一例として、シリコン原料ガスとしてジクロロシラン(SiH2Cl2)、ゲルマニウム原料ガスとしてゲルマン(GeH4)、ドーピング原料ガスとしてアルシン(AsH3)(例えば1体積%に水素(H2)で希釈)、選択成長させるためのガスとして塩化水素(HCl)、ドーピング物質を均一分布させるためのガスとして水素(H2)を用いる。 Specifically, when an atmospheric pressure epitaxial vapor phase growth apparatus (not shown) is used and the chamber volume is 5L-20L as an example, the pressure of the epitaxial growth atmosphere is set to atmospheric pressure (here atmospheric pressure is normal on the ground). For example, 1 atm = 1013 hPa), growth temperature (for example, substrate temperature) is 750 ° C., source gas, for example, silicon source gas, dichlorosilane (SiH 2 Cl 2 ), germanium source gas As germanium (GeH 4 ), as a doping source gas arsine (AsH 3 ) (for example, 1% by volume diluted with hydrogen (H 2 )), as a gas for selective growth, hydrogen chloride (HCl), and a doping substance are uniformly distributed Hydrogen (H 2 ) is used as a gas for this purpose.

そして、各ガスの流量は、ジクロロシラン(SiH2Cl2)を50cm3/min、ゲルマン(GeH4)を5cm3/min−200cm3/min、アルシン(AsH3)(1体積%に水素(H2)で希釈)を10cm3/min、塩化水素(HCl)を25cm3/min、水素(H2)を20L/min−30L/minに設定する。このような条件でエピタキシャル成長させることで、ソース・ドレインの形成領域に選択エピタキシャル成長が可能になる。 The flow rate of each gas, hydrogen dichlorosilane (SiH 2 Cl 2) to 50 cm 3 / min, germane (GeH 4) a 5cm 3 / min-200cm 3 / min, arsine (AsH 3) (1 vol% ( H 2 ) is set to 10 cm 3 / min, hydrogen chloride (HCl) is set to 25 cm 3 / min, and hydrogen (H 2 ) is set to 20 L / min-30 L / min. Epitaxial growth under such conditions enables selective epitaxial growth in the source / drain formation region.

上記基板温度は650℃−750℃の範囲で適宜決定することができる。また、上記原料ガスの供給量は、ジクロロシラン(SiH2Cl2)を50cm3/min−500cm3/min、アルシン(AsH3)(1体積%に水素(H2)で希釈)を5cm3/min−200cm3/min、塩化水素(HCl)を15cm3/min−200cm3/min、ゲルマン(GeH4)を5cm3/min−200cm3/min、水素(H2)を10L/min−30L/minの範囲で適宜決定することができる。 The substrate temperature can be appropriately determined in the range of 650 ° C. to 750 ° C. The supply amount of the raw material gas, dichlorosilane (SiH 2 Cl 2) 50cm 3 / min-500cm 3 / min, arsine (AsH 3) 5 cm 3 (diluted with hydrogen (H 2) to 1% by volume) / Min-200 cm 3 / min, hydrogen chloride (HCl) at 15 cm 3 / min-200 cm 3 / min, germane (GeH 4 ) at 5 cm 3 / min-200 cm 3 / min, and hydrogen (H 2 ) at 10 L / min- It can be determined as appropriate within the range of 30 L / min.

また、前記図4によって説明したように、GeH4流量の増加に伴いAs濃度およびゲルマニウム濃度が増加することが判る。さらに、前記図5によって説明したように、GeH4流量の増加に伴いエピタキシャル成長の成長速度が増加することが判る。また、GeH4流量の増加に伴い、比抵抗が減少することが判る。 In addition, as described with reference to FIG. 4, it can be seen that the As concentration and the germanium concentration increase as the GeH 4 flow rate increases. Furthermore, as explained with reference to FIG. 5, it can be seen that the growth rate of epitaxial growth increases with an increase in the GeH 4 flow rate. It can also be seen that the specific resistance decreases as the GeH 4 flow rate increases.

上記実施例では、原料ガスの一つにジクロロシランを用いたが、このかわりにトリクロロシラントリクロロシラン(SiHCl3)を用いることもできる。また、ジクロロシランのかわりにモノシラン(SiH4)、ジシラン(Si26)もしくはトリシラン(Si38)を用いることもできる。この場合には、塩素の供給源として併せて塩化水素ガスもしくは塩素ガスを用いる。またエピタキシャル成長の選択性を高めるために塩素ガスを添加することも好ましい。 In the above embodiment, dichlorosilane is used as one of the source gases, but trichlorosilane trichlorosilane (SiHCl 3 ) can be used instead. Also, monosilane (SiH 4 ), disilane (Si 2 H 6 ), or trisilane (Si 3 H 8 ) can be used instead of dichlorosilane. In this case, hydrogen chloride gas or chlorine gas is used as a chlorine supply source. It is also preferable to add chlorine gas in order to increase the selectivity of epitaxial growth.

上記第2実施例の製造方法では、ヒ素をドーピングしながらシリコンゲルマニウムを選択的にエピタキシャル成長させることから、ソース・ドレイン領域19、20表面に凹凸を生じることなく、従来のシリコンエピタキシャル成長膜よりも高い濃度、例えば5×1019/cm3程度もしくはそれ以上濃度のヒ素(As)を、エピタキシャル成長により形成されたシリコンゲルマニウム層に含むことができる。これは、シリコンゲルマニウムの格子内部にヒ素が取り込まれるため、ドーピングされたヒ素による凹凸の発生が抑制されるためと考えられる。よって、ソース・ドレイン領域19、20表面が平滑な面となるように、高濃度のヒ素を含んだシリコンゲルマニウム層をエピタキシャル成長できるという利点がある。 In the manufacturing method of the second embodiment, since silicon germanium is selectively epitaxially grown while doping arsenic, the surface of the source / drain regions 19 and 20 is not uneven, and the concentration is higher than that of the conventional silicon epitaxial growth film. For example, arsenic (As) at a concentration of about 5 × 10 19 / cm 3 or higher can be included in the silicon germanium layer formed by epitaxial growth. This is presumably because arsenic is taken into the lattice of silicon germanium, so that the formation of irregularities due to doped arsenic is suppressed. Therefore, there is an advantage that a silicon germanium layer containing high-concentration arsenic can be epitaxially grown so that the surfaces of the source / drain regions 19 and 20 become smooth surfaces.

上記第2実施例の製造方法では、ドーピング物質にヒ素(As)を用いたが、p型のエクステンション領域を形成する場合には、ドーピング物質にジボラン(B26)を用い、上記同様の選択エピタキシャル成長法によって、ホウ素(B)を含むシリコンゲルマニウムからなるソース・ドレイン領域を形成することができる。また、n型のエピタキシャル領域を形成する場合には、ドーピング物質にホスフィン(PH3)を用い、上記同様の選択エピタキシャル成長法によって、リン(P)を含むシリコンゲルマニウムからなるソース・ドレイン領域を形成することができる。 In the manufacturing method of the second embodiment, arsenic (As) is used as a doping material. However, when a p-type extension region is formed, diborane (B 2 H 6 ) is used as a doping material and the same as described above. Source / drain regions made of silicon germanium containing boron (B) can be formed by selective epitaxial growth. When forming an n-type epitaxial region, phosphine (PH 3 ) is used as a doping material, and source / drain regions made of silicon germanium containing phosphorus (P) are formed by the same selective epitaxial growth method as described above. be able to.

本発明の半導体装置に係る一実施の形態(第1実施例)を示した概略構成断面図である。1 is a schematic cross-sectional view showing an embodiment (first embodiment) of a semiconductor device according to the present invention. 本発明の半導体装置に係る一実施の形態(第2実施例)を示した概略構成断面図である。It is a schematic structure sectional view showing one embodiment (the 2nd example) concerning a semiconductor device of the present invention. 本発明の半導体装置の製造方法に係る一実施の形態(第1実施例)を示した製造工程断面図である。It is manufacturing process sectional drawing which showed one Embodiment (1st Example) which concerns on the manufacturing method of the semiconductor device of this invention. 本発明に係わる選択エピタキシャル成長におけるヒ素濃度およびゲルマニウム濃度とゲルマン流量との関係を示した図である。It is the figure which showed the relationship between the arsenic density | concentration and germanium density | concentration in the selective epitaxial growth concerning this invention, and a germane flow rate. 本発明に係わる選択エピタキシャル成長における比抵抗および成長速度とゲルマン流量との関係を示した図である。It is the figure which showed the relationship between the specific resistance in the selective epitaxial growth concerning this invention, a growth rate, and a germane flow rate. 本発明の半導体装置の製造方法に係る一実施の形態(第2実施例)を示した製造工程断面図である。It is manufacturing process sectional drawing which showed one Embodiment (2nd Example) which concerns on the manufacturing method of the semiconductor device of this invention.

符号の説明Explanation of symbols

1、2…半導体装置、11…半導体基板、12…ゲート絶縁膜、13…ゲート電極、17,18…エクステンション領域、19,20…ソース・ドレイン領域   DESCRIPTION OF SYMBOLS 1, 2 ... Semiconductor device, 11 ... Semiconductor substrate, 12 ... Gate insulating film, 13 ... Gate electrode, 17, 18 ... Extension area | region, 19, 20 ... Source-drain area | region

Claims (12)

半導体基板上にゲート絶縁膜を介してゲート電極を備え、前記ゲート電極の両側の前記半導体基板上に形成された不純物を含有してなるエクステンション領域を備えた半導体装置であって、
前記エクステンション領域は、シリコンゲルマニウムにヒ素を含む状態でエピタキシャル成長されたエピタキシャル成長膜からなる
ことを特徴とする半導体装置。
A semiconductor device comprising a gate electrode on a semiconductor substrate via a gate insulating film, and an extension region containing impurities formed on the semiconductor substrate on both sides of the gate electrode,
The extension region comprises an epitaxially grown film epitaxially grown in a state where arsenic is contained in silicon germanium.
前記半導体基板はシリコン基板からなり、
前記エピタキシャル成長膜は前記半導体基板に対して歪みを有する
ことを特徴とする請求項1記載の半導体装置。
The semiconductor substrate comprises a silicon substrate;
The semiconductor device according to claim 1, wherein the epitaxially grown film has a strain with respect to the semiconductor substrate.
半導体基板上にゲート絶縁膜を介してゲート電極を備え、前記ゲート電極の両側の前記半導体基板上に形成された不純物を含有してなるソース・ドレイン領域を備えた半導体装置であって、
前記ソース・ドレイン領域は、シリコンゲルマニウムにヒ素を含む状態でエピタキシャル成長されたエピタキシャル成長膜からなる
ことを特徴とする半導体装置。
A semiconductor device comprising a gate electrode on a semiconductor substrate through a gate insulating film, and comprising source / drain regions containing impurities formed on the semiconductor substrate on both sides of the gate electrode,
The source / drain region comprises an epitaxially grown film epitaxially grown in a state where arsenic is contained in silicon germanium.
前記半導体基板はシリコン基板からなり、
前記エピタキシャル成長膜は前記半導体基板に対して歪みを有する
ことを特徴とする請求項3記載の半導体装置。
The semiconductor substrate comprises a silicon substrate;
The semiconductor device according to claim 3, wherein the epitaxial growth film is distorted with respect to the semiconductor substrate.
半導体基板上にゲート絶縁膜を介してゲート電極を形成し、前記ゲート電極の両側の前記半導体基板上に不純物を含有してなるエクステンション領域を選択エピタキシャル成長によって形成する工程を備えた半導体装置の製造方法であって、
前記選択エピタキシャル成長は、
ヒ素をドーピングしながらシリコンとゲルマニウムとを前記半導体基板上に選択的にエピタキシャル成長させる
ことを特徴とする半導体装置の製造方法。
A method of manufacturing a semiconductor device, comprising: forming a gate electrode on a semiconductor substrate via a gate insulating film; and forming an extension region containing impurities on the semiconductor substrate on both sides of the gate electrode by selective epitaxial growth Because
The selective epitaxial growth is
A method for manufacturing a semiconductor device, wherein silicon and germanium are selectively epitaxially grown on the semiconductor substrate while doping arsenic.
前記選択エピタキシャル成長は、
前記ゲート電極の周囲を絶縁膜で被覆した後に行う
ことを特徴とする請求項5記載の半導体装置の製造方法。
The selective epitaxial growth is
The method of manufacturing a semiconductor device according to claim 5, wherein the method is performed after the periphery of the gate electrode is covered with an insulating film.
前記選択エピタキシャル成長では、
シリコン原料にシリコンと水素と塩素とを含むガスを用い、
ゲルマニウム原料にゲルマニウムと水素とからなるガスを用い、
ヒ素原料にヒ素と水素とからなるガスを用いる
ことを特徴とする請求項5記載の半導体装置の製造方法。
In the selective epitaxial growth,
Using gas containing silicon, hydrogen and chlorine as silicon raw material,
Using germanium and hydrogen gas for the germanium raw material,
The method for manufacturing a semiconductor device according to claim 5, wherein a gas comprising arsenic and hydrogen is used as the arsenic raw material.
前記選択エピタキシャル成長では、
エピタキシャル成長雰囲気に塩素ガスおよび塩化水素ガスの少なくとも一方を添加する
ことを特徴とする請求項7記載の半導体装置の製造方法。
In the selective epitaxial growth,
The method for manufacturing a semiconductor device according to claim 7, wherein at least one of chlorine gas and hydrogen chloride gas is added to the epitaxial growth atmosphere.
半導体基板上にゲート絶縁膜を介してゲート電極を形成し、前記ゲート電極の両側の前記半導体基板上に不純物を含有してなるソース・ドレイン領域を選択エピタキシャル成長によって形成する工程を備えた半導体装置の製造方法であって、
前記選択エピタキシャル成長は、
ヒ素をドーピングしながらシリコンとゲルマニウムとを前記半導体基板上に選択的にエピタキシャル成長させる
ことを特徴とする半導体装置の製造方法。
A semiconductor device comprising a step of forming a gate electrode on a semiconductor substrate via a gate insulating film, and forming a source / drain region containing impurities on the semiconductor substrate on both sides of the gate electrode by selective epitaxial growth. A manufacturing method comprising:
The selective epitaxial growth is
A method for manufacturing a semiconductor device, wherein silicon and germanium are selectively epitaxially grown on the semiconductor substrate while doping arsenic.
前記選択エピタキシャル成長は、
前記ゲート電極の周囲を絶縁膜で被覆した後に行う
ことを特徴とする請求項9記載の半導体装置の製造方法。
The selective epitaxial growth is
The method for manufacturing a semiconductor device according to claim 9, which is performed after the periphery of the gate electrode is covered with an insulating film.
前記選択エピタキシャル成長では、
シリコン原料にシリコンと水素と塩素とを含むガスを用い、
ゲルマニウム原料にゲルマニウムと水素とからなるガスを用い、
ヒ素原料にヒ素と水素とからなるガスを用いる
ことを特徴とする請求項9記載の半導体装置の製造方法。
In the selective epitaxial growth,
Using gas containing silicon, hydrogen and chlorine as silicon raw material,
Using germanium and hydrogen gas for the germanium raw material,
The method for manufacturing a semiconductor device according to claim 9, wherein a gas comprising arsenic and hydrogen is used as the arsenic raw material.
前記選択エピタキシャル成長では、
エピタキシャル成長雰囲気に塩素ガスおよび塩化水素ガスの少なくとも一方を添加する
ことを特徴とする請求項11記載の半導体装置の製造方法。
In the selective epitaxial growth,
The method for manufacturing a semiconductor device according to claim 11, wherein at least one of chlorine gas and hydrogen chloride gas is added to the epitaxial growth atmosphere.
JP2006184015A 2006-07-04 2006-07-04 Semiconductor device and manufacturing method thereof Pending JP2008016523A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006184015A JP2008016523A (en) 2006-07-04 2006-07-04 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006184015A JP2008016523A (en) 2006-07-04 2006-07-04 Semiconductor device and manufacturing method thereof

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012250729A Division JP5488675B2 (en) 2012-11-14 2012-11-14 Manufacturing method of semiconductor device

Publications (1)

Publication Number Publication Date
JP2008016523A true JP2008016523A (en) 2008-01-24

Family

ID=39073281

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006184015A Pending JP2008016523A (en) 2006-07-04 2006-07-04 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2008016523A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11177346B2 (en) 2019-01-07 2021-11-16 Samsung Electronics Co., Ltd. Semiconductor device

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6313379A (en) * 1986-07-04 1988-01-20 Nippon Telegr & Teleph Corp <Ntt> Semiconductor device and manufacture thereof
JPH08167718A (en) * 1994-10-12 1996-06-25 Nec Corp MIS type FET and manufacturing method thereof
JPH08186257A (en) * 1995-01-04 1996-07-16 Nec Corp Field effect type transistor and its production
JPH08330582A (en) * 1995-06-02 1996-12-13 Oki Electric Ind Co Ltd Mosfet and its manufacture
JPH11163343A (en) * 1997-11-28 1999-06-18 Nec Corp Semiconductor device and manufacturing method thereof
JP2003158200A (en) * 2001-09-24 2003-05-30 Sharp Corp Deep submicron CMOS structure with stacked source / drain and method of manufacturing the same
US20050250298A1 (en) 2004-04-23 2005-11-10 Matthias Bauer In situ doped epitaxial films
WO2006060339A2 (en) * 2004-12-01 2006-06-08 Applied Materials, Inc. Selective epitaxy process with alternating gas supply

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6313379A (en) * 1986-07-04 1988-01-20 Nippon Telegr & Teleph Corp <Ntt> Semiconductor device and manufacture thereof
JPH08167718A (en) * 1994-10-12 1996-06-25 Nec Corp MIS type FET and manufacturing method thereof
JPH08186257A (en) * 1995-01-04 1996-07-16 Nec Corp Field effect type transistor and its production
JPH08330582A (en) * 1995-06-02 1996-12-13 Oki Electric Ind Co Ltd Mosfet and its manufacture
JPH11163343A (en) * 1997-11-28 1999-06-18 Nec Corp Semiconductor device and manufacturing method thereof
JP2003158200A (en) * 2001-09-24 2003-05-30 Sharp Corp Deep submicron CMOS structure with stacked source / drain and method of manufacturing the same
US20050250298A1 (en) 2004-04-23 2005-11-10 Matthias Bauer In situ doped epitaxial films
WO2006060339A2 (en) * 2004-12-01 2006-06-08 Applied Materials, Inc. Selective epitaxy process with alternating gas supply

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN6012064844; 宮波有樹 他: '"大気圧In-situ As doped Si選択エピタキシャル成長プロセスによる高濃度・高成長速度化検討"' 第66回応用物理学会学術講演会講演予稿集第2分冊 , 20050911, p724 10p-A-2

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11177346B2 (en) 2019-01-07 2021-11-16 Samsung Electronics Co., Ltd. Semiconductor device

Similar Documents

Publication Publication Date Title
USRE49803E1 (en) Method of manufacturing semiconductor device, and semiconductor device
US11296189B2 (en) Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
US7521365B2 (en) Selective epitaxy process with alternating gas supply
US9287399B2 (en) Faceted intrinsic epitaxial buffer layer for reducing short channel effects while maximizing channel stress levels
US7776698B2 (en) Selective formation of silicon carbon epitaxial layer
US9064960B2 (en) Selective epitaxy process control
US10276688B2 (en) Selective process for source and drain formation
US10256322B2 (en) Co-doping process for n-MOS source drain application
US20100230721A1 (en) Semiconductor device and manufacturing method of semiconductor device
US20080194070A1 (en) Metal-oxide-semiconductor transistor device, manufacturing method thereof, and method of improving drain current thereof
US20050279997A1 (en) Methods of selectively forming epitaxial semiconductor layer on single crystalline semiconductor and semiconductor devices fabricated using the same
US8394196B2 (en) Formation of in-situ phosphorus doped epitaxial layer containing silicon and carbon
JP5130648B2 (en) Semiconductor device manufacturing method and semiconductor device
CN111656528A (en) Co-doping treatment for N-type MOS source-drain applications
TWI853363B (en) Method of forming strained channel layer
JP5488675B2 (en) Manufacturing method of semiconductor device
JP2008016523A (en) Semiconductor device and manufacturing method thereof
US20070128819A1 (en) Film forming method and method of manufacturing semiconductor device
JP2007227721A (en) Semiconductor device and manufacturing method thereof
JP2007288019A (en) Film-forming method and semiconductor device manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090205

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091009

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120126

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120522

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120713

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120814

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121114

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20121121

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20121214