JP2008005567A - スイッチング電源装置 - Google Patents

Abstract

【課題】過電流保護の直流入力電圧補正のために必要であった外付け部品を削減し、スイッチング電源装置の低コスト化・省スペース化を実現する。
【解決手段】スイッチング素子１１０のＯＮ期間中にドライブ巻線４０に誘起するフォワード電圧Ｖ３を電流信号Ｉ５に変換する。この電流信号Ｉ５の大きさは直流入力電圧Ｖ１に比例する。入力補正回路１９０では、この電流信号を基に、直流入力電圧Ｖ１の高低に応じてレベルが変化する入力補正電圧Ｖ１３を生成する。そして、スイッチング素子に流れる電流の信号Ｖ１０と、入力補正電圧Ｖ１３とを比較し、スイッチング素子１１０に流れる電流信号Ｖ１０のレベルが入力補正電圧Ｖ１３のレベルを超えた場合に、スイッチング素子１１０をＯＦＦオフする。
【選択図】図１

Description

本発明は、スイッチング電源装置に関し、特に、制御用ＩＣ(半導体集積回路)の外付け部品を削減し、低コストと省スペース化を実現することができるスイッチング電源装置に関する。

図５に、従来の電圧擬似共振型のスイッチング電源装置の一例を示す。この種のスイッチング電源装置の過電流保護回路の直流入力電圧に対する依存性を改善する方法として、スイッチング素子１１０がオンの時に、ドライブ巻線４０に発生する直流入力電圧Ｖ１に比例したパルス状の負電圧（フォワード電圧）Ｖ３を検出し（例えば、図２（ｃ）を参照）、この検出信号を基に過電流保護の入力補正を行う方法がある。以下、図５に示すスイッチング電源装置を参照しながら、その構成と動作について説明する。

１次側制御回路は、直流入力電圧Ｖ１に接続されたトランス１０の１次巻線２０、ドライブ巻線４０、起動抵抗５０、整流平滑回路６０、ボトム調整抵抗７０、ボトム調整コンデンサ８０、起動用のスタート（ＳＴＡＲＴ）回路９０、定電圧源（ＲＥＧ）１００、スイッチング素子１１０、１次巻線２０との共振コンデンサ１２０、ドレイン電流検出抵抗１３０、フォトカプラ１４０ａ及び１４０ｂ、位相制御用コンデンサ１５０、擬似共振制御回路１６０、最大オン幅生成回路１７０、出力段回路１８０、入力補正回路３１０から構成されている。
トランス１０の２次側回路は、２次巻線３０と、２１０と、誤差増幅回路２２０と、負荷２３０とから構成されている。整流平滑回路２１０は、スイッチング素子１１０のオフ期間中に２次巻線３０に誘起する電圧を整流ダイオード２１１と平滑コンデンサ２１２により整流平滑する。誤差増幅回路２２０は、ツェナーダイオード２２１と抵抗２２２とフォトカプラ１４０ｂから構成され、２次側出力電圧Ｖｏの基準電圧に対する誤差信号をフォトカプラ１４０ｂにより１次側にフィードバックする機能を有している。
なお、スイッチング素子１１０、擬似共振制御回路１６０、最大オン幅生成回路１７０、及び出力段回路１８０等は、スイッチング電源装置の制御回路を構成する１つの制御用ＩＣ（半導体集積回路）３００内に設けられている。

擬似共振制御回路１６０は、スイッチング素子１１０がオフしフライバック期間が終了した後に、ドライブ巻線４０に発生する電圧自由振動電圧Ｖ３をボトム調整素子（ボトム調整抵抗７０及びコンデンサ８０）により整形した電圧信号Ｖ４と、基準電圧Ｖ５とをボトム検出コンパレータ１６３により比較する。そして、電圧信号Ｖ４が基準電圧Ｖ５よりも下回った時に電圧自由振動のボトムと判断し、Ｈｉ（ハイ）レベルのオントリガー信号をＳＲフリップフロップ１６４のセット端子Ｓに対して出力することでスイッチング素子１１０をオンする。

スイッチング素子１１０がオンの期間には、ドレイン電流Ｉ１をドレイン電流検出抵抗１３０により電圧信号に変換し、更にローパスフィルタ（ＬＰＦ）１６１により整形された過電流検出信号Ｖ１０と、２次側平滑出力回路からのフィードバック電圧Ｖ１１とをフィードバック制御コンパレータ１６２により比較し、過電流検出信号Ｖ１０がフィードバック電圧Ｖ１１を超えた時に、ＳＲフリップフロップ１６４のリセット端子Ｒに対してＨｉ（ハイ）レベルのオフトリガー信号を出力することで、スイッチング素子１１０をオフさせる。

過電流検出コンパレータ１６６は、過電流検出信号Ｖ１０が、基準電圧Ｖ１３を超えた時に過電流状態と判断し、スイッチング素子１１０を強制オフさせることで保護を行うための回路である。最大オン幅生成回路１７０は、低電圧入力時や電源オフ時にスイッチング素子１１０のオン幅（オンする時間幅）が過度に広がらないよう制限するための回路である。

入力補正回路３１０は、スイッチング素子１１０がオンの期間に、ドライブ巻線４０に発生するフォワード電圧Ｖ３を、ダイオード３１１、抵抗３１２、コンデンサ３１３により整流平滑する。そして、この整流平滑した信号を、フィードバック電圧Ｖ１１をクランプするためのＰＮＰトランジスタ３１４のベース（基準電圧入力）に入力する。これにより、直流入力電圧Ｖ１が高くなる程フィードバッククランプ電圧（Ｖ１１）を低く抑えるよう制御することで、直流入力電圧に対して依存性の少ない過電流保護を実現している。

図５に例示した従来のスイッチング電源装置においては、入力補正回路３１０の構成に必要な、ダイオード３１１、抵抗３１２、抵抗３１５、コンデンサ３１３、ＰＮＰトランジスタ３１４等が制御回路ＩＣ３００の外付部品となっており、スイッチング電源装置の低コスト化・省スペース化のためには、この部分の削除が望まれていた。

本発明は上記課題を解決するためになされたものであり、本発明の目的は、過電流保護の直流入力電圧補正を行うために従来必要であった外付け部品の削減を可能とし、スイッチング電源の低コスト化・省スペース化を実現でき、更に、制御用ＩＣの小型パッケージ化にも貢献することができるスイッチング電源装置を提供することにある。

本発明は上記課題を解決するためになされたものであり、本発明のスイッチング電源装置は、直流入力電圧にトランスの１次巻線を介して接続されたスイッチング素子と、前記トランスの２次巻線に誘起する電圧を整流して出力を取り出す整流平滑回路と、前記スイッチング素子のオン・オフを制御するための制御回路とを備えたスイッチング電源装置であって、前記制御回路には、前記スイッチング素子がオンの期間に、前記トランスのドライブ巻線に発生するフォワード電圧を基に生成される電流信号を検出する電流信号検出回路と、前記フォワード電圧を基に生成された電流信号により、前記直流入力電圧の高低に応じてレベルが変化する入力補正信号を生成する入力補正回路と、前記スイッチング素子に流れる電流の信号を検出するスイッチング素子電流検出回路と、前記入力補正信号と、前記スイッチング素子に流れる電流の信号とを比較することにより、前記直流入力電圧に応じて前記スイッチング素子に流れる電流の最大値を制限する過電流検出回路と、を備えることを特徴とする。
このような構成により、スイッチング素子のＯＮ（オン）期間中にドライブ巻線に誘起するフォワード電圧を電流信号に変換する。この電流信号の大きさは直流入力電圧に比例するものであり、この電流信号を基に、直流入力電圧の高低に応じてレベルが変化する入力補正信号を生成する。そして、スイッチング素子に流れる電流（ＯＮ期間中に傾斜を持って増加する電流）の信号と入力補正信号とを比較し、スイッチング素子に流れる電流信号のレベルが入力補正信号のレベルを超えた時に、スイッチング素子をＯＦＦ（オフ）する。すなわち、直流入力電圧が高くなるほど、スイッチング素子に流れる電流のピーク値が低くなるように制限する。
これにより、フォワード電圧を基に生成される電流信号により、過電流保護の直流入力電圧補正を行うことができるようになる。このため、従来必要であった外付け部品の削減が可能となり、スイッチング電源の低コスト化・省スペース化を実現できる。

また、本発明のスイッチング電源装置は、直流入力電圧にトランスの１次巻線を介して接続されたスイッチング素子と、前記トランスの２次巻線に誘起する電圧を整流して出力を取り出す整流平滑回路と、前記スイッチング素子のオン・オフを制御するための制御回路とを備えたスイッチング電源装置であって、前記制御回路には、前記スイッチング素子がオンの期間に、前記トランスのドライブ巻線に発生するフォワード電圧を基に生成される電流信号を検出する電流信号検出回路と、前記フォワード電圧を基に生成された電流信号により、前記直流入力電圧の高低に応じてレベルが変化する入力補正信号を生成する入力補正回路と、前記入力補正信号を基に、前記電流入力電圧に応じて、前記スイッチング素子の最大オン幅を制限する最大オン幅生成回路と、を備えることを特徴とする。
このような構成により、スイッチング素子のＯＮ（オン）期間中にドライブ巻線に誘起するフォワード電圧を電流信号に変換する。この電流信号の大きさは直流入力電圧に比例するものであり、この電流信号を基に、直流入力電圧の高低に応じてレベルが変化する入力補正信号を生成する。そして、この入力補正信号を基に、スイッチング素子の最大ＯＮ幅を制限する。すなわち、直流入力電圧が高くなる程、スイッチング素子の最大ＯＮ幅を短く制限する。
これにより、フォワード電圧を基に生成される電流信号により、過電流保護の直流入力電圧補正を行うことができるようになる。このため、従来必要であった外付け部品の削減が可能となり、スイッチング電源の低コスト化・省スペース化を実現できる。

また、本発明のスイッチング電源装置は、前記入力補正回路は、前記スイッチング素子がオフの期間にコンデンサを所定のレベルに充電する手段と、前記スイッチング素子がオンの期間に、前記フォワード電圧を基に生成された電流信号により前記コンデンサの電荷を放電する手段と、前記コンデンサの電圧を基に、前記直流入力電圧に応じて連続的にレベルが変化する入力補正信号を生成する手段と、備えることを特徴とする。
このような構成により、入力補正信号をコンデンサを利用して生成する。この場合に、スイッチング素子のＯＦＦ期間中にコンデンサを所定のレベル（例えば、正電圧）に充電しておき、スイッチング素子のＯＮ期間中に、ドライブ巻線のフォワード電圧を基に生成された電流信号（例えば、負電流）により放電する。この電流信号は直流入力電圧が高いほど大きくなり、コンデンサの電圧レベルも低下する。このコンデンサ電圧を入力補正信号として使用する。
これにより、直流入力電圧に応じた入力補正信号をコンデンサの充放電回路により容易に生成することができる。このため、従来必要であった外付け部品の削減が可能となり、スイッチング電源の低コスト化・省スペース化を実現できる。

また、本発明のスイッチング電源装置は、前記制御回路は、前記スイッチング素子がオフしフライバック期間が終了した後に、前記ドライブ巻線に発生する電圧自由振動のボトム電圧を検出し、前記スイッチング素子のオントリガー信号を生成するボトム検出回路を備え、前記ボトム検出回路のボトム検出端子が、前記入力補正回路の前記入力検出端 子と共通に接続されたことを特徴とする。
このような構成により、スイッチング素子のＯＦＦ期間中にドライブ巻線に発生する電圧自由振動のボトム電圧を検出し、スイッチング素子のオントリガー信号を生成するボトム検出回路を備えたスイッチング電源装置において、ボトム検出回路のボトム検出端子と、入力補正回路の入力検出端子と共通に接続する。すなわち、ボトム検出回路と入力補正回路の入力信号（ドライブ巻線のフォワード電圧信号）を共通化する。
これにより、ボトム検出回路と入力補正回路の入力端子を共通化できるようになる。このために、スイッチング電源の低コスト化・省スペース化を実現できる。
また、本発明のスイッチング電源装置は、前記フォワード電圧を基に生成された電流信号をフォワード電圧の２乗に比例する電流信号とする。使用条件に合わせて比例する条件を変更しても良い（例えば、フォワード電圧の５／２乗あるいは３／２乗に比例する電流信号とするように変更しても良い）が、フォワード電圧の２乗に比例する電流信号により前記コンデンサの電荷を放電する場合が、最も直流伝入力電圧の変化に対し正確な入力補正信号を生成できる。

本発明のスイッチング電源装置においては、ドライブ巻線に発生するフォワード電圧を電流変換して検出し、この信号を基に過電流保護の直流入力電圧補正を行うようにしたので、これにより、従来必要であった直流入力電圧補正のための外付け部品の削減が可能となる。このため、スイッチング電源の低コスト化・省スペース化を実現でき、更に、制御用ＩＣの小型パッケージ化にも貢献できる。

次に本発明を実施するための最良の形態について図面を参照して説明する。

［第１の実施の形態］
図１は本発明によるスイッチング電源装置の第１の実施の形態の構成例を示す図である。
以下、図１に示すスイッチング電源装置の構成と各ブロックの動作について説明する。

１０は２次側回路へエネルギーを伝達するためのトランス、２０はトランスの１次巻線（巻数Ｎ１）、３０はトランスの２次巻線（巻数Ｎ２）、４０はトランスのドライブ巻線（巻数Ｎ３）、５０は起動抵抗、６０は、ダイオード６２と平滑コンデンサ６１から構成される整流平滑回路、７０はボトム調整抵抗、８０はボトム調整コンデンサである。

９０は起動用のスタート（ＳＴＡＲＴ）回路、１００は定電圧（ＶＲＥＧ）を出力する定電圧源（ＲＥＧ）、１１０はスイッチング素子（Ｎ型パワーＭＯＳＦＥＴ）、１２０は電圧自由振動の振幅と周波数を設定するための共振コンデンサ、１３０はドレイン電流検出抵抗、１４０ａおよび１４０ｂは２次側出力電圧Ｖｏの誤差信号を１次側へ伝えるためのフォトカプラ、１５０は位相制御コンデンサ、１６０は擬似共振制御回路、１７０は最大オン幅生成回路、１８０は出力段回路、１９０は入力補正回路である。

２１０は、スイッチング素子１１０のオフ期間中に２次巻線３０に誘起する電圧を整流ダイオード２１１と平滑コンデンサ２１２により整流平滑する整流平滑回路である。２２０は、ツェナーダイオード２２１と抵抗２２２とフォトカプラ１４０ｂから構成され、２次側出力電圧Ｖｏの基準電圧に対する誤差信号をフォトカプラ１４０ｂにより１次側にフィードバックする誤差増幅回路、２３０は出力端子に接続される負荷である。

なお、スイッチング素子１１０、擬似共振制御回路１６０、最大オン幅生成回路１７０、出力段回路１８０、入力補正回路１９０等は、スイッチング電源装置の制御回路を構成する１つの制御用ＩＣ（半導体集積回路）３００内に設けられており、この制御用ＩＣ３００には、外部接続端子として、ドレイン端子３０１、過電流検出端子３０２、フィードバック端子３０３、ボトム検出端子３０４、および起動回路用端子３０５が設けられている。

図１に示す構成において、スイッチング素子１１０がオフし、フライバック期間が終了した後に、ドライブ巻線４０に発生する電圧自由振動電圧（フォワード電圧）Ｖ３を、ボトム調整抵抗７０及びコンデンサ８０により波形整形し、電圧信号Ｖ４を得る。

擬似共振制御回路１６０では、この電圧信号Ｖ４と基準電圧Ｖ５とをボトム検出コンパレータ１６３により比較し、電圧信号Ｖ４が基準電圧Ｖ５よりも下回った時に電圧自由振動のボトムと判断し、Ｈｉ（ハイ）レベルのオントリガー信号をＳＲフリップフロップ１６４のセット端子Ｓに対して出力する。これにより、ＳＲフリップフロップ１６４の出力ＱがＨｉ（ハイ）となり、ＡＮＤゲート１８３およびドライブ回路１８１を介して、スイッチング素子１１０をオンする。なお、インバータ１８２は、スイッチング素子１１０のオン、オフ状態に応じてスイッチ１７１及び１９８をオン、オフ制御するためのものである。

スイッチング素子１１０がオンの期間には、ドレイン電流Ｉ１をドレイン電流検出抵抗１３０により電圧信号に変換し、更にローパスフィルタ（ＬＰＦ）１６１により整形された過電流検出信号Ｖ１０を生成する。また、フォトカプラ１４０ａと、コンデンサ１５０と、定電流源Ｉ２とで２次側からのフィードバック電圧Ｖ１１を生成する。

そして、過電流検出信号Ｖ１０と、２次側からのフィードバック電圧Ｖ１１とをフィードバック制御コンパレータ１６２により比較し、過電流検出信号Ｖ１０がフィードバック電圧Ｖ１１を超えた時に、Ｈｉ（ハイ）レベルのオフトリガー信号を、ＯＲゲート１６５を介して、ＳＲフリップフロップ１６４のリセット端子Ｒに対して出力することで、スイッチング素子１１０をオフさせる。これにより、２次側の出力端子の電圧Ｖｏを一定に制御する。

次に、過電流検出コンパレータ１６６と入力補正回路１９０の動作について説明する。過電流検出コンパレータ１６６は、過電流検出信号Ｖ１０が基準電圧（入力補正電圧）Ｖ１３を超えた時に過電流状態と判断し、ＳＲフリップフロップ１６４のリセット端子Ｒに対し、Ｈｉレベルの信号を出力することで、スイッチング素子１１０を強制的にオフさせ、システムの保護を行うための回路である。

入力補正回路１９０は、スイッチング素子１１０がオンの期間にドライブ巻線４０に発生する直流入力電圧Ｖ１に比例したパルス状の負電圧（フォワード電圧）をボトム調整抵抗７０により電流変換した信号を検出し、これを基に入力補正電圧Ｖ１３を生成する回路である。この入力補正電圧Ｖ１３は過電流検出コンパレータ１６６に対し基準電圧（入力補正電圧）として出力される。

ＮＰＮトランジスタ１９１は、定電流Ｉ４によりバイアスされたダイオード１９２のアノードにベースが接続されており、ボトム検出端子３０４の電圧Ｖ４が負電位に振れ込むのを防止するためのクランプ素子である。Ｐ型ＭＯＳＦＥＴ１９３及び１９４は、スイッチング素子１１０がオンの期間にドライブ巻線４０に発生するフォワード電圧に比例した入力電流Ｉ５から電流Ｉ６を生成するためのミラー回路である。演算回路１９６は、電流Ｉ６の２乗に比例した、コンデンサ１９７の放電電流Ｉ７を生成するための回路である。

コンデンサ１９７は、スイッチング素子１１０がオフの期間にスイッチ１９８を閉じることで、オペアンプ１９９の基準電圧Ｖ７と同電位まで充電され、スイッチング素子１１０がオンの期間に、スイッチ１９８を開き、ドライブ巻線４０に発生するフォワード電圧の２乗に比例した放電電流Ｉ７により放電することで、直流入力電圧Ｖ１に応じた電圧傾斜信号を生成するためのコンデンサである。Ｎ型ＭＯＳＦＥＴ２００と抵抗２０１は、コンデンサ１９７の電圧傾斜信号をインピーダンス変換して、オペアンプ１９９の帰還入力端子と過電流検出コンパレータ１６６の基準側入力端子に対して入力補正電圧Ｖ１３を出力するためのインピーダンス変換回路である。

次に、図１に示すスイッチング電源装置中の入力補正回路１９０の詳細な動作を図２のタイムチャートを参照しながら説明する。
図２において、（ａ）は、直流入力電圧ＶＩＮ（Ｖ１）の波形であり、時間とともにレベルが直線的に増加する波形を示したものである。（ｂ）は、スイッチング素子１１０のドレイン電圧Ｖ２の波形を示し、スイッチング素子１１０のＯＮ期間においては、ほぼゼロボルトになり、オフ期間（フライバック期間）には、直流入力電圧ＶＩＮ（Ｖ１）とフライバック電圧ＶＦＢが重畳した波形となる。

（ｃ）は、ドライブ巻線４０の電圧Ｖ３の波形を示している。スイッチング素子１１０のＯＮ期間中は、ドライブ巻線４０に直流入力電圧Ｖ１の巻数比（１次巻線２０の巻数Ｎ１と、ドライブ巻線４０の巻数Ｎ３との巻数比）に比例した電圧ＶＩＮ´（フォワード電圧）が生じており、「ＶＩＮ´＝−ＶＩＮ×Ｎ３／Ｎ１」となる。

（ｄ）は、ボトム検出端子電圧Ｖ４の波形と、ボトム検出コンパレータ１６３の基準電圧Ｖ５を示している。スイッチング素子１１０のＯＮ期間中は、ボトム検出端子電圧Ｖ４は、ＮＰＮトランジスタ１９１により、ほぼゼロボルトにクランプされる。
（ｅ）は、過電流検出回路の基準電圧（入力補正電圧）Ｖ１３の波形と、オペアンプ１９９の基準電圧Ｖ７を示している。（ｆ）は、過電流検出信号Ｖ１０の波形を示している。

既述したようにスイッチング素子１１０がオンの期間には、図２（ｃ）に示すように、ドライブ巻線４０には、直流入力電圧Ｖ１の巻数比に比例したフォワード電圧Ｖ３が発生する。

このフォワード電圧Ｖ３によって、定電圧源（ＲＥＧ）１００からＰ型ＭＯＳＦＥＴ１９３、ＮＰＮトランジスタ１９１を介して、ボトム調整抵抗７０に電流信号Ｉ５が流れる。このとき、ボトム検出端子３０４の電圧Ｖ４はＮＰＮトランジスタ１９１により、ほぼゼロボルトにクランプされるため、電流信号Ｉ５はドライブ巻線４０に発生したフォワード電圧Ｖ３が電流信号Ｉ５に変換され、電流信号Ｉ５がボトム検出端子３０４に流れる。
一方で、図２（ｄ）に示すように、スイッチング素子１１０がＯＮの期間中、ボトム検出端子３０４の電圧Ｖ４はＮＰＮトランジスタ１９１により、ほぼゼロボルトにクランプされているため、このフォワード電圧Ｖ３は、ボトム調整抵抗７０により電流信号Ｉ５に変換され、ボトム検出端子３０４から入力される。

この電流信号Ｉ５は数百マイクロアンペア程度と半導体集積回路としては比較的大きいため、Ｐ型ＭＯＳＦＥＴ１９３、１９４によるカレントミラー回路により分流の上、演算回路１９６により、半導体集積回路として取り扱い易い、数マイクロアンペアのレベルの電流信号Ｉ７を生成する。

コンデンサ１９７は、図２（ｅ）に示すように、スイッチング素子１１０がオフの期間に、基準電圧Ｖ７で決まる最大電圧まで瞬時に充電され、スイッチング素子１１０がオンの期間には、電流信号Ｉ７により放電される。この時の放電傾斜信号がインピーダンス変換回路２００及び２０１によりインピーダンス変換されて基準電圧（入力補正電圧）Ｖ１３として、過電流検出コンパレータ１６６の基準側端子（−入力端子）へ入力される。

この基準電圧（入力補正電圧）Ｖ１３は、直流入力電圧Ｖ１が高くなればなる程、傾斜が急峻になり、電圧の低下が大きくなるので、図２（ｆ）に示すように、スイッチング素子１１０のドレイン電流Ｉ１に比例した過電流検出信号Ｖ１０のピーク値を低く抑えるように制御する。すなわち、直流入力電圧ＶＩＮ（Ｖ１）が高くなるほど、過電流検出信号Ｖ１０の最大値を制限することができる。これにより入力依存性の少ない過電流保護を実現している。

ここで、過電流保護の精度は、外付けのボトム調整抵抗７０のバラツキを無視すると、入力補正回路１９０内のコンデンサ１９７と演算回路１９６の係数ｎでほぼ決定する。半導体集積回路に使用されるコンデンサのバラツキ範囲は、±１０〜±１５％程度、温度特性は基本的にゼロであり、半導体受動素子として最も精度が良く、更に演算回路１９６の係数ｎのトリミングを行うことにより、比較的簡単な構成で高精度かつ、外付けのボトム調整抵抗７０のみで調整可能な過電流保護を実現することができる。

［第２の実施の形態］
次に、本発明の第２の実施の形態について説明する。図３は、本発明のスイッチング電源装置の第２の実施の形態の構成例を示す図である。以下、図３に示すスイッチング電源装置の構成と各ブロックの動作について説明する。

１０は、２次側回路へエネルギーを伝達するためのトランス、２０はトランスの１次巻線（巻数Ｎ１）、３０はトランスの２次巻線（巻数Ｎ２）、４０はトランスのドライブ巻線（巻数Ｎ３）、５０は起動抵抗、６０は、ダイオード６２と平滑コンデンサ６１から構成される整流平滑回路、７０はボトム調整用抵抗、８０はボトム調整用コンデンサである。

９０は起動用のスタート（ＳＴＡＲＴ）回路、１００は定電圧（ＶＲＥＧ）を出力する定電圧源（ＲＥＧ）、１１０はスイッチング素子（Ｎ型パワーＭＯＳＦＥＴ）、１２０は電圧自由振動の振幅と周波数を設定するための共振コンデンサ、１３０はドレイン電流検出抵抗、１４０ａおよび１４０ｂは２次側出力電圧Ｖｏの誤差信号を１次側へ伝えるためのフォトカプラ、１５０は位相制御コンデンサ、１６０は擬似共振制御回路、１７０は最大オン幅生成回路、１８０は出力段回路、１９０は入力補正回路である。

２１０は、スイッチング素子１１０のオフ期間中に２次巻線３０に誘起する電圧を整流ダイオード２１１と平滑コンデンサ２１２により整流平滑する整流平滑回路である。２２０は、ツェナーダイオード２２１と抵抗２２２とフォトカプラ１４０ｂから構成され、２次側出力電圧Ｖｏの基準電圧に対する誤差信号をフォトカプラ１４０ｂにより１次側にフィードバックする誤差増幅回路、２３０は出力端子に接続される負荷である。

なお、スイッチング素子１１０、擬似共振制御回路１６０、最大オン幅生成回路１７０、出力段回路１８０、入力補正回路１９０等は、１つの制御用ＩＣ（半導体集積回路）３００内に設けられており、この制御用ＩＣ（半導体集積回路）３００には、外部接続端子として、ドレイン端子３０１、過電流検出端子３０２、フィードバック端子３０３、ボトム検出端子３０４、および起動用端子３０５が設けられている。

図３に示す構成において、スイッチング素子１１０がオフし、フライバック期間が終了した後に、ドライブ巻線４０に発生する電圧自由振動電圧Ｖ３を、ボトム調整抵抗７０及びコンデンサ８０により波形整形し、電圧信号Ｖ４を得る。

擬似共振制御回路１６０では、この電圧信号Ｖ４と基準電圧Ｖ５とをボトム検出コンパレータ１６３により比較し、電圧信号Ｖ４が基準電圧Ｖ５よりも下回った時に電圧自由振動のボトムと判断し、Ｈｉ（ハイ）レベルのオントリガー信号をＳＲフリップフロップ１６４のセット端子Ｓに対して出力する。これにより、ＳＲフリップフロップ１６４の出力ＱがＨｉ（ハイ）となり、ＡＮＤゲート１８３およびドライブ回路１８１を介して、スイッチング素子１１０をオンする。なお、インバータ１８２は、スイッチング素子１１０のオン、オフ状態に応じてスイッチ１７１及び１９８をオン、オフ制御するためのものである。

スイッチング素子１１０がオンの期間には、ドレイン電流Ｉ１をドレイン電流検出抵抗１３０により電圧信号に変換し、更にローパスフィルタ１６１により整形された過電流検出信号Ｖ１０を生成する。また、フオトカプラ１４０ａと、コンデンサ１５０と、定電流源（Ｉ２）とで２次側からのフィードバック電圧Ｖ１１を生成する。

そして、過電流検出信号Ｖ１０と、２次側からのフィードバック電圧Ｖ１１とをフィードバック制御コンパレータ１６２により比較し、過電流検出信号Ｖ１０がフィードバック電圧Ｖ１１を超えた時に、Ｈｉレベルのオフトリガー信号を、ＯＲゲート１６５を介して、ＳＲフリップフロップ１６４のリセット端子Ｒに対して出力することで、スイッチング素子１１０をオフさせる。これにより、２次側の出力電圧Ｖｏを一定に制御する。

次に、最大オン幅生成回路１７０と入力補正回路１９０の動作について説明する。
最大オン幅生成回路１７０は、低入力時や電源オフ時にスイッチング素子１１０のオン幅が過度に広がらないよう制限すると同時に、過負荷時にスイッチング素子１１０のオン幅を制限することで過電流が流れるのを防止する回路である。

スイッチング素子１１０がオンの期間に、スイッチ１７１を開くことでコンデンサ１７２を定電流Ｉ３により充電し、コンデンサ電圧Ｖ８を得る。そして、基準電圧Ｖ６とコンデンサ電圧Ｖ８とをコンパレータ１７３により比較し、コンデンサ電圧Ｖ８が基準電圧Ｖ６より大きくなる時にＬｏ（ロー）レベルを出力し、スイッチング素子１１０を強制的にオフさせる。

入力補正回路１９０は、スイッチング素子１１０がオンの期間にドライブ巻線４０に発生する直流入力電圧Ｖ１に比例したパルス状の負電圧（フォワード電圧）をボトム調整抵抗７０により電流変換した信号を検出し、これを基に入力補正電圧Ｖ６を生成する回路である。この入力補正電圧Ｖ６はコンパレータ１７３の基準電圧として出力される。

ＮＰＮトランジスタ１９１は、定電流Ｉ４によりバイアスされたダイオード１９２のアノードにベースが接続されており、ボトム検出端子３０４の電圧Ｖ４が負電位に振れ込むのを防止するためのクランプ素子である。Ｐ型ＭＯＳＦＥＴ１９３及び１９４は、スイッチング素子１１０がオンの期間にドライブ巻線４０に発生するフォワード電圧に比例した入力電流Ｉ５から電流Ｉ６を生成するためのミラー回路である。演算回路１９６は、電流Ｉ６の２乗に比例した、コンデンサ１９７の放電電流Ｉ７を生成するための回路である。

コンデンサ１９７は、スイッチング素子１１０がオフの期間にスイッチ１９８を閉じることで、オペアンプ１９９の基準電圧Ｖ７と同電位まで充電され、スイッチング素子１１０がオンの期間に、スイッチ１９８を開き、ドライブ巻線４０に発生するフォワード電圧の２乗に比例した放電電流Ｉ７により放電することで、直流入力電圧Ｖ１に応じた電圧傾斜信号を生成するためのコンデンサである。Ｎ型ＭＯＳＦＥＴ２００と抵抗２０１は、コンデンサ１９７の電圧傾斜信号をインピーダンス変換して、オペアンプ１９９の帰還入力と最大オン幅生成回路１７０に対して基準電圧Ｖ６を出力するためのインピーダンス変換回路である。

次に、図３に示すスイッチング電源装置中の入力補正回路１９０の詳細な動作を図４のタイムチャートを参照しながら説明する。
図４において、（ａ）は、直流入力電圧ＶＩＮ（Ｖ１）の波形であり、時間とともにレベルが直線的に増加する波形を示したものである。（ｂ）は、スイッチング素子１１０のドレイン電圧Ｖ２の波形を示し、スイッチング素子１１０のＯＮ期間においては、ほぼゼロボルトになり、オフ期間（フライバック期間）には、直流入力電圧（ＶＩＮ）とフライバック電圧（ＶＦＢ）が重畳した波形となる。

（ｃ）は、ドライブ巻線４０の電圧Ｖ３の波形を示している。スイッチング素子１１０のＯＮ期間中は、ドライブ巻線４０に直流入力電圧Ｖ１の巻数比（１次巻線２０の巻数Ｎ１と、ドライブ巻線４０の巻数Ｎ３との巻数比）に比例した電圧ＶＩＮ´（フォワード電圧）が生じており、「ＶＩＮ´＝−ＶＩＮ×Ｎ３／Ｎ１」となる。

（ｄ）は、ボトム検出端子電圧Ｖ４の波形と、ボトム検出コンパレータ１６３の基準電圧Ｖ５を示している。スイッチング素子１１０のＯＮ期間中は、ボトム検出端子電圧Ｖ４は、ＮＰＮトランジスタ１９１により、ほぼゼロボルトにクランプされる。

（ｅ）は、最大オン幅生成回路１７０のコンパレータ１７３に入力される基準電圧Ｖ６（入力補正電圧）と、オペアンプ１９９の基準電圧Ｖ７とを示している。（ｆ）は、最大オン幅生成回路１７０内のコンデンサ１７２の電圧Ｖ８の波形を示している。（ｇ）は、コンパレータ１７３の出力電圧Ｖ９の波形を示している。（ｈ）は、ドレイン電流Ｉ１の波形を示している。

図４を参照して、スイッチング素子１１０がオンの期間には、ドライブ巻線４０には、図４（ｃ）に示すように、直流入力電圧Ｖ１の巻数比に比例したフォワード電圧Ｖ３が発生する。

一方で、図４（ｄ）に示すように、スイッチング素子１１０がＯＮの期間中、ボトム検出端子３０４の電圧Ｖ４はＮＰＮトランジスタ１９１により、ほぼゼロボルトにクランプされているため、このフォワード電圧Ｖ３は、ボトム調整抵抗７０により電流信号Ｉ５に変換され、ボトム検出端子３０４から入力される。

この電流信号Ｉ５は数百マイクロアンペア程度と半導体集積回路としては比較的大きいため、Ｐ型ＭＯＳＦＥＴ１９３、１９４によるカレントミラー回路により分流の上、演算回路１９６により、半導体集積回路として取り扱い易い、数マイクロアンペアレベルの電流信号Ｉ７を生成する。

コンデンサ１９７は、図４（ｅ）に示すように、スイッチング素子１１０がオフの期間に、基準電圧Ｖ７で決まる最大電圧まで瞬時に充電され、スイッチング素子１１０がオンの期間には、電流流信号Ｉ７により放電される。この時の放電傾斜信号がインピーダンス変換回路２００及び２０１によりインピーダンス変換されて基準電圧Ｖ６として、最大オン幅生成回路１７０内のコンパレータ１７３の基準側（＋入力端子）へ入力される。

この基準電圧Ｖ６は直流入力電圧Ｖ１が高くなればなる程、傾斜が急峻になり、コンパレータ１７３の基準電圧Ｖ６は、一定期間により低下するために、最大オン幅生成回路１７０で生成される最大オン幅が狭くなるよう制御する。すなわち、図４（ｇ）に示すように、直流入力電圧ＶＩＮ（Ｖ１）が高くなるほど、最大オン幅生成回路１７０で制限するＯＮ幅が短くなる。これにより入力依存性の少ない過電流保護を実現している。

ここで、過電流保護の精度は、外付けのボトム調整抵抗７０のバラツキを無視すると、入力補正回路１９０内のコンデンサ１９７と演算回路１９６の係数ｎでほぼ決定する。半導体集積回路に使用されるコンデンサのバラツキ範囲は、±１０〜±１５％程度、温度特性は基本的にゼロであり、半導体受動素子として最も精度が良く、更に演算回路１９６の係数ｎのトリミングを行うことにより、比較的簡単な構成で高精度かつ、外付けのボトム調整抵抗７０のみで調整可能な過電流保護を実現することができる。

また、入力補正回路内の演算回路１９６で生成されるコンデンサ１９７の放電電流Ｉ７は、例えば電流Ｉ６の５／２乗に比例する電流として、入力電圧の変化より入力電圧補正信号を大きく変化させる、あるいは電流Ｉ６の３／２乗に比例する電流にして、入力電圧の変化より入力補正信号を小さく変化させることもできる。入力電圧が変動したときに必要とする出力電流に合わせて調整する。コンデンサ１９７の放電電流Ｉ７を電流Ｉ６の２乗に比例する電流にすると、入力電圧の変化に対して依存性の少ない過電流保護が可能になる。
以上説明したように、本発明のスイッチング電源装置は、ドライブ巻線に発生するフォワード電圧を電流変換して検出し、入力補正回路内のコンデンサの放電波形を利用して過電流保護の直流入力電圧補正を行うことで、検出精度が良いばかりでなく、従来の過電流保護の直流入力電圧補正に必要であった外付け部品の削減が可能となる。このため、スイッチング電源の低コスト化・省スペース化を実現でき、更に、擬似共振制御のボトム検出端子との共通化が可能となるため、制御用ＩＣの小型パッケージ化にも貢献できる利点がある。

本発明においては、過電流保護の直流入力電圧補正のための外付け部品の削減が可能となり、スイッチング電源の低コスト化・省スペース化を実現できるので、本発明は、ＤＣ−ＤＣコンバータなどのスイッチング電源装置に有用である。

本発明のスイッチング電源装置の第１の実施の形態の構成例を示す図である。 第１の実施の形態の動作を説明するためのタイムチャートである。 本発明のスイッチング電源装置の第２の実施の形態の構成例を示す図である。 第２の実施の形態の動作を説明するためのタイムチャートである。 従来のスイッチング電源装置の構成例を示す図である。

符号の説明

１０…トランス、２０…トランスの１次巻線、３０…トランスの２次巻線、
４０…トランスのドライブ巻線、５０…起動抵抗、６０…整流平滑回路、６１… 平滑コンデンサ、６２…整流ダイオード、７０…ボトム調整抵抗、８０…ボトム調整コンデンサ、９０…スタート回路、１００…定電圧源、１１０…スイッチング素子、１２０…共振コンデンサ、１３０…ドレイン電流検出抵抗、１４０ａ、１４０ｂ…フォトカプラ、１５０…位相制御コンデンサ、１６０…擬似共振制御回路、１６１…ローパスフィルタ、１６２…フィードバック制御コンパレータ、１６３…ボトム検出コンパレータ、１６４…ＳＲフリップフロップ、１６５…ＯＲゲート、１６６…過電流検出コンパレータ、１７０…最大オン幅生成回路、１７１…スイッチ、１７２…コンデンサ、１７３…最大オン幅生成コンパレータ、１８０…出力段回路、１８１…ドライブ回路、１８２…インバータ、１８３…ＡＮＤゲート、１９０…入力補正回路、１９１…ＮＰＮトランジスタ、１９２…ダイオード、１９３、１９４…Ｐ型ＭＯＳＦＥＴ、１９５、１９６…演算回路、１９７…コンデンサ、１９８…スイッチ、１９９…オペアンプ、２００…Ｎ型ＭＯＳＦＥＴ、２０１…抵抗、２１０…２次側整流平滑回路、２１１…整流ダイオード、２１２…平滑コンデンサ、２２０…誤差増哺回路、２２１…ツェナーダイオード、２２２…抵抗、２３０…出力負荷、３００…制御用ＩＣ（半導体集積回路）、３０１…ドレイン端子、３０２…過電流検出端子、３０３…フィードバック端子、３０４…ボトム検出端子、３０５…起動回路用端子、３１０…入力補正回路、３１１…ダイオード、３１２…抵抗、３１３…平滑コンデンサ、３１４…ＰＮＰトランジスタ、３１５…抵抗

Claims (5)

1. 直流入力電圧にトランスの１次巻線を介して接続されたスイッチング素子と、前記トランスの２次巻線に誘起する電圧を整流して出力を取り出す整流平滑回路と、前記スイッチング素子のオン・オフを制御するための制御回路とを備えたスイッチング電源装置であって、
   前記制御回路には、
   前記スイッチング素子がオンの期間に、前記トランスのドライブ巻線に発生するフォワード電圧を基に生成される電流信号を検出する電流信号検出回路と、
   前記フォワード電圧を基に生成された電流信号により、前記直流入力電圧の高低に応じてレベルが変化する入力補正信号を生成する入力補正回路と、
   前記スイッチング素子に流れる電流の信号を検出するスイッチング素子電流検出回路と、
   前記入力補正信号と、前記スイッチング素子に流れる電流の信号とを比較することにより、前記直流入力電圧に応じて前記スイッチング素子に流れる電流の最大値を制限する過電流検出回路と、
   を備えることを特徴とするスイッチング電源装置。
2. 直流入力電圧にトランスの１次巻線を介して接続されたスイッチング素子と、前記トランスの２次巻線に誘起する電圧を整流して出力を取り出す整流平滑回路と、前記スイッチング素子のオン・オフを制御するための制御回路とを備えたスイッチング電源装置であって、
   前記制御回路には、
   前記スイッチング素子がオンの期間に、前記トランスのドライブ巻線に発生するフォワード電圧を基に生成される電流信号を検出する電流信号検出回路と、
   前記フォワード電圧を基に生成された電流信号により、前記直流入力電圧の高低に応じてレベルが変化する入力補正信号を生成する入力補正回路と、
   前記入力補正信号を基に、前記直流入力電圧に応じて、前記スイッチング素子の最大オン幅を制限する最大オン幅生成回路と、
   を備えることを特徴とするスイッチング電源装置。
3. 前記入力補正回路は、
   前記スイッチング素子がオフの期間にコンデンサを所定のレベルに充電する手段と、
   前記スイッチング素子がオンの期間に、前記フォワード電圧を基に生成された電流信号により前記コンデンサの電荷を放電する手段と、
   前記コンデンサの電圧を基に、前記直流入力電圧に応じて連続的にレベルが変化する入力補正信号を生成する手段と、
   を備えることを特徴とする請求項１または請求項２に記載のスイッチング電源装置。
4. 前記フォワード電圧を基に生成された電流信号は、フォワード電圧の２乗に比例することを特徴とする請求項３に記載のスイッチング電源装置。
5. 前記制御回路は、
   前記スイッチング素子がオフしフライバック期間が終了した後に、前記ドライブ巻線に発生する電圧自由振動のボトム電圧を検出し、前記スイッチング素子のオントリガー信号を生成するボトム検出回路を備え、
   前記ボトム検出回路のボトム検出端子が、前記入力補正回路の前記入力検出端子と共通に接続されたこと
   を特徴とする請求項１から４のいずれかに記載のスイッチング電源装置。

Images