[go: up one dir, main page]

JP2007208191A - Printed circuit board - Google Patents

Printed circuit board Download PDF

Info

Publication number
JP2007208191A
JP2007208191A JP2006028547A JP2006028547A JP2007208191A JP 2007208191 A JP2007208191 A JP 2007208191A JP 2006028547 A JP2006028547 A JP 2006028547A JP 2006028547 A JP2006028547 A JP 2006028547A JP 2007208191 A JP2007208191 A JP 2007208191A
Authority
JP
Japan
Prior art keywords
layer
semiconductive
cover layer
base layer
conductive polymer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006028547A
Other languages
Japanese (ja)
Inventor
Naotaka Kaneshiro
直隆 金城
Takahiro Fukuoka
孝博 福岡
Kazutaka Uwada
一貴 宇和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2006028547A priority Critical patent/JP2007208191A/en
Publication of JP2007208191A publication Critical patent/JP2007208191A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Adjustment Of The Magnetic Head Position Track Following On Tapes (AREA)

Abstract

【課題】電子部品に損傷を与えることなく、帯電を防止することができるとともに、高温および高湿雰囲気下における、配線回路基板の表面抵抗の安定性を確保することのできる配線回路基板を提供すること。
【解決手段】金属支持基板2、ベース層3、導体パターン4およびカバー層5が順次積層され、カバー層5が開口されることにより、導体パターン4の露出部分が端子部6として形成された回路付サスペンション基板1のカバー層5の表面に、イミド樹脂またはイミド樹脂前駆体、導電性ポリマーおよび溶媒を含有する半導電性樹脂組成物からなる半導電性層10を形成する。その後、この半導電性層10に、ドーピング剤が、半導電性層10の表面から少なくとも0.2μmの深さまで浸透されるように、回路付サスペンション基板1を、ドーピング剤水溶液に、100〜200℃、2〜15MPa、30分〜24時間の浸漬条件で、浸漬する。
【選択図】図2
Provided is a printed circuit board capable of preventing charging without damaging electronic components and ensuring the stability of the surface resistance of the printed circuit board in a high temperature and high humidity atmosphere. thing.
A circuit in which a metal support substrate, a base layer, a conductor pattern, and a cover layer are sequentially laminated, and an exposed portion of the conductor pattern is formed as a terminal portion by opening the cover layer. A semiconductive layer 10 made of a semiconductive resin composition containing an imide resin or an imide resin precursor, a conductive polymer, and a solvent is formed on the surface of the cover layer 5 of the attached suspension board 1. Thereafter, the suspension board with circuit 1 is added to the doping agent aqueous solution so that the doping agent penetrates into the semiconducting layer 10 to a depth of at least 0.2 μm from the surface of the semiconducting layer 10. Immerse under the immersion conditions of ° C., 2-15 MPa, 30 minutes-24 hours.
[Selection] Figure 2

Description

本発明は、配線回路基板、詳しくは、電気機器や電子機器に装備される配線回路基板に関する。   The present invention relates to a printed circuit board, and more particularly to a printed circuit board equipped in an electric device or an electronic device.

フレキシブル配線回路基板や回路付サスペンション基板などの配線回路基板は、通常、ポリイミドからなるベース層と、そのベース層の上に形成された銅箔からなる導体回路と、ベース層の上および導体回路の上に形成されたポリイミドからなるカバー層とを備えており、電子部品を実装して、各種の電気機器や電子機器に搭載されている。この配線回路基板において、配線回路基板が帯電した場合には、実装された電子部品が静電破壊するという不具合がある。   A wired circuit board such as a flexible printed circuit board or a suspension board with circuit is usually a base layer made of polyimide, a conductor circuit made of copper foil formed on the base layer, and a base layer and conductor circuit. And a cover layer made of polyimide formed thereon, mounted with various electronic devices and electronic devices by mounting electronic components. In this wired circuit board, when the wired circuit board is charged, there is a problem that the mounted electronic component is electrostatically broken.

そして、配線回路基板が帯電することを防止するために、ベース層やカバー層に、導電層によって覆われたシリカ粒子を分散させた静電気防止芳香族ポリイミドフィルムを適用することが提案されている。(例えば、特許文献1参照)。
特開平10−77406号公報
In order to prevent the printed circuit board from being charged, it has been proposed to apply an antistatic aromatic polyimide film in which silica particles covered with a conductive layer are dispersed in the base layer and the cover layer. (For example, refer to Patent Document 1).
Japanese Patent Laid-Open No. 10-77406

しかし、特許文献1に記載の静電気防止芳香族ポリイミドフィルムを、配線回路基板のベース層やカバー層に適用すると、静電気防止芳香族ポリイミドフィルムの表面からシリカ粒子が脱離して、その脱離したシリカ粒子が電子部品に損傷を与えるという不具合がある。
また、配線回路基板の用途によっては、苛酷な加熱および加湿条件で使用される場合もあり、高温および高湿雰囲気下における、配線回路基板の表面抵抗の安定性が要求されている。
However, when the antistatic aromatic polyimide film described in Patent Document 1 is applied to the base layer or cover layer of a printed circuit board, silica particles are detached from the surface of the antistatic aromatic polyimide film, and the detached silica There is a defect that particles damage electronic components.
Further, depending on the use of the wiring circuit board, it may be used under severe heating and humidification conditions, and the stability of the surface resistance of the wiring circuit board under a high temperature and high humidity atmosphere is required.

本発明の目的は、電子部品に損傷を与えることなく、帯電を防止することができるとともに、高温および高湿雰囲気下における、配線回路基板の表面抵抗の安定性を確保することのできる配線回路基板を提供することにある。   An object of the present invention is to provide a printed circuit board capable of preventing charging without damaging electronic components and ensuring the stability of the surface resistance of the printed circuit board in a high-temperature and high-humidity atmosphere. Is to provide.

上記目的を達成するため、本発明の配線回路基板は、導体層と、前記導体層に隣接する絶縁層と、前記絶縁層が開口されることにより露出される導体層からなる端子部と、イミド樹脂またはイミド樹脂前駆体、導電性ポリマーおよび溶媒を含有する半導電性樹脂組成物からなり、前記絶縁層の表面に形成される半導電性層とを備え、前記半導電性層には、前記導電性ポリマーに導電性を付与するドーピング剤が、前記半導電性層の表面から少なくとも0.2μmの深さまで存在していることを特徴としている。   In order to achieve the above object, a wired circuit board according to the present invention comprises a conductor layer, an insulating layer adjacent to the conductor layer, a terminal portion comprising a conductor layer exposed by opening the insulating layer, an imide A semiconductive resin composition comprising a resin or imide resin precursor, a conductive polymer and a solvent, and comprising a semiconductive layer formed on the surface of the insulating layer; A doping agent that imparts conductivity to the conductive polymer is present to a depth of at least 0.2 μm from the surface of the semiconductive layer.

また、本発明の配線回路基板は、導体層と、前記導体層に隣接する樹脂層と、前記樹脂層が開口されることにより露出される導体層からなる端子部とを備え、前記樹脂層が、イミド樹脂またはイミド樹脂前駆体、導電性ポリマーおよび溶媒を含有する半導電性樹脂組成物からなる半導電性層であり、前記半導電性層には、前記導電性ポリマーに導電性を付与するドーピング剤が、前記半導電性層の表面から少なくとも0.2μmの深さまで存在していることを特徴としている。   Further, the wired circuit board of the present invention comprises a conductor layer, a resin layer adjacent to the conductor layer, and a terminal portion made of a conductor layer exposed by opening the resin layer, the resin layer comprising: , A semiconductive layer comprising a semiconductive resin composition containing an imide resin or an imide resin precursor, a conductive polymer and a solvent, and the semiconductive layer imparts conductivity to the conductive polymer. A doping agent is present to a depth of at least 0.2 μm from the surface of the semiconductive layer.

また、本発明の配線回路基板は、金属支持層と、前記金属支持層の上に形成されるベース層と、前記ベース層の上に形成される導体層と、前記導体層の上に形成されるカバー層と、前記カバー層が開口されることにより露出される導体層からなる端子部とを備え、前記ベース層および/または前記カバー層が、イミド樹脂またはイミド樹脂前駆体、導電性ポリマーおよび溶媒を含有する半導電性樹脂組成物からなる半導電性層であり、前記半導電性層には、前記導電性ポリマーに導電性を付与するドーピング剤が、前記半導電性層の表面から少なくとも0.2μmの深さまで存在していることを特徴としている。   The wired circuit board according to the present invention is formed on a metal support layer, a base layer formed on the metal support layer, a conductor layer formed on the base layer, and the conductor layer. A cover layer and a terminal portion made of a conductor layer exposed by opening the cover layer, the base layer and / or the cover layer being an imide resin or an imide resin precursor, a conductive polymer, and A semiconductive layer comprising a semiconductive resin composition containing a solvent, wherein the semiconductive layer contains at least a doping agent imparting conductivity to the conductive polymer from the surface of the semiconductive layer. It is characterized by existing to a depth of 0.2 μm.

また、本発明の配線回路基板では、前記導電性ポリマーが、ポリアニリンであることが好適である。
また、本発明の配線回路基板では、前記半導電性樹脂組成物が、さらに、感光剤を含有することが好適である。
In the wired circuit board of the present invention, it is preferable that the conductive polymer is polyaniline.
In the wired circuit board of the present invention, it is preferable that the semiconductive resin composition further contains a photosensitive agent.

本発明の配線回路基板では、絶縁層の表面に形成される半導電性層を備えるので、配線回路基板が帯電することを防止して、実装される電子部品の静電破壊を防止することができる。しかも、導電性ポリマーが半導電性層から脱離しにくいので、電子部品に損傷を与えることを防止することができる。さらに、高温および高湿雰囲気下における、配線回路基板の表面抵抗の安定性を確保することができる。   In the wired circuit board of the present invention, since the semiconductive layer formed on the surface of the insulating layer is provided, it is possible to prevent the wired circuit board from being charged and to prevent electrostatic breakdown of the mounted electronic component. it can. In addition, since the conductive polymer is difficult to be detached from the semiconductive layer, it is possible to prevent the electronic component from being damaged. Furthermore, the stability of the surface resistance of the printed circuit board under a high temperature and high humidity atmosphere can be ensured.

また、本発明の配線回路基板では、樹脂層が半導電性樹脂組成物からなる半導電性層であるので、配線回路基板が帯電することを防止して、実装される電子部品の静電破壊を防止することができる。しかも、導電性ポリマーが半導電性層から脱離しにくいので、電子部品に損傷を与えることを防止することができる。さらに、高温および高湿雰囲気下における、配線回路基板の表面抵抗の安定性を確保することができる。   In the wired circuit board of the present invention, since the resin layer is a semiconductive layer made of a semiconductive resin composition, it is possible to prevent the wired circuit board from being charged and to electrostatically damage the electronic component to be mounted. Can be prevented. In addition, since the conductive polymer is difficult to be detached from the semiconductive layer, it is possible to prevent the electronic component from being damaged. Furthermore, the stability of the surface resistance of the printed circuit board under a high temperature and high humidity atmosphere can be ensured.

また、本発明の配線回路基板では、ベース層および/またはカバー層が半導電性樹脂組成物からなる半導電性層であるので、配線回路基板が帯電することを防止して、実装される電子部品の静電破壊を防止することができる。しかも、導電性ポリマーが半導電性層から脱離しにくいので、電子部品に損傷を与えることを防止することができる。さらに、高温および高湿雰囲気下における、配線回路基板の表面抵抗の安定性を確保することができる。   In the wired circuit board of the present invention, since the base layer and / or the cover layer is a semiconductive layer made of a semiconductive resin composition, the printed circuit board is prevented from being charged and mounted on the electronic circuit board. It is possible to prevent electrostatic breakdown of parts. In addition, since the conductive polymer is difficult to be detached from the semiconductive layer, it is possible to prevent the electronic component from being damaged. Furthermore, the stability of the surface resistance of the printed circuit board under a high temperature and high humidity atmosphere can be ensured.

図1は、本発明の配線回路基板の一実施形態である回路付サスペンション基板を示す概略平面図、図2は、図1に示す回路付サスペンション基板の長手方向に沿う部分断面図である。
図1において、この回路付サスペンション基板1は、ハードディスクドライブに搭載され、磁気ヘッド(図示せず)を実装して、その磁気ヘッドを、磁気ディスクとの間で相対的に走行させるときの空気流に抗して、磁気ディスクとの間に微小間隔を保持しながら支持する金属支持層としての金属支持基板2に、磁気ヘッドとリード・ライト基板とを接続するための導体層としての導体パターン4が一体的に形成されている。
FIG. 1 is a schematic plan view showing a suspension board with circuit as an embodiment of the wired circuit board of the present invention, and FIG. 2 is a partial sectional view along the longitudinal direction of the suspension board with circuit shown in FIG.
In FIG. 1, this suspension board with circuit 1 is mounted on a hard disk drive, mounted with a magnetic head (not shown), and the air flow when the magnetic head travels relative to the magnetic disk. The conductor pattern 4 as the conductor layer for connecting the magnetic head and the read / write substrate to the metal support substrate 2 as the metal support layer that supports the magnetic disk while maintaining a small distance from the magnetic disk. Are integrally formed.

なお、図1では、金属支持基板2に対する導体パターン4の相対配置を明確に示すために、後述するベース層3、カバー層5および半導電性層10を省略して示している。
導体パターン4は、磁気ヘッド側接続端子部6Aと、外部側接続端子部6Bと、これら磁気ヘッド側接続端子部6Aおよび外部側接続端子部6Bを接続するための配線7とを、一体的に連続して備えている。
In FIG. 1, a base layer 3, a cover layer 5, and a semiconductive layer 10 described later are omitted in order to clearly show the relative arrangement of the conductor pattern 4 with respect to the metal support substrate 2.
The conductor pattern 4 integrally includes a magnetic head side connection terminal portion 6A, an external side connection terminal portion 6B, and a wiring 7 for connecting the magnetic head side connection terminal portion 6A and the external side connection terminal portion 6B. It is prepared continuously.

配線7は、金属支持基板2の長手方向に沿って複数設けられ、幅方向(長手方向に直交する方向)において互いに間隔を隔てて並列配置されている。
磁気ヘッド側接続端子部6Aは、金属支持基板2の先端部に配置され、各配線7の先端部がそれぞれ接続されるように、複数設けられている。この磁気ヘッド側接続端子部6Aには、磁気ヘッドの端子部(図示せず)が接続される。
A plurality of wirings 7 are provided along the longitudinal direction of the metal support substrate 2, and are arranged in parallel at intervals in the width direction (direction perpendicular to the longitudinal direction).
A plurality of magnetic head side connection terminal portions 6 </ b> A are arranged at the distal end portion of the metal support substrate 2, and a plurality of magnetic head side connection terminal portions 6 </ b> A are provided so that the distal end portions of the respective wirings 7 are respectively connected. A magnetic head terminal portion (not shown) is connected to the magnetic head side connection terminal portion 6A.

外部側接続端子部6Bは、金属支持基板2の後端部に配置され、各配線7の後端部がそれぞれ接続されるように、複数設けられている。この外部側接続端子部6Bには、リード・ライト基板の端子部(図示せず)が接続される。
また、金属支持基板2の先端部には、磁気ヘッドを実装するためのジンバル8が設けられている。ジンバル8は、磁気ヘッド側接続端子部6Aを長手方向において挟むように、金属支持基板2を切り抜くことによって形成されている。
A plurality of external connection terminal portions 6 </ b> B are arranged at the rear end portion of the metal support substrate 2, and a plurality of external connection terminal portions 6 </ b> B are provided so that the rear end portions of the respective wires 7 are respectively connected. A terminal portion (not shown) of a read / write board is connected to the external connection terminal portion 6B.
A gimbal 8 for mounting a magnetic head is provided at the tip of the metal support substrate 2. The gimbal 8 is formed by cutting out the metal support substrate 2 so as to sandwich the magnetic head side connection terminal portion 6A in the longitudinal direction.

この回路付サスペンション基板1は、図2に示すように、金属支持基板2と、金属支持基板2の上に形成された絶縁層としてのベース層3と、ベース層3の上に形成された導体パターン4と、導体パターン4を被覆するように、ベース層3の上に形成された絶縁層としてのカバー層5とを備えている。
また、カバー層5には、磁気ヘッド側接続端子部6Aまたは外部側接続端子部6Bが配置される部分に対応して、厚さ方向を貫通する開口部9が形成されており、この開口部9から露出する導体パターン4が、磁気ヘッド側接続端子部6Aまたは外部側接続端子部6B(以下、総称して端子部6とする。)として設けられている。なお、図2では、磁気ヘッド側接続端子部6Aおよび外部側接続端子部6Bのいずれか一方のみが示されている。
As shown in FIG. 2, the suspension board with circuit 1 includes a metal supporting board 2, a base layer 3 as an insulating layer formed on the metal supporting board 2, and a conductor formed on the base layer 3. A pattern 4 and a cover layer 5 as an insulating layer formed on the base layer 3 so as to cover the conductor pattern 4 are provided.
The cover layer 5 is formed with an opening 9 penetrating in the thickness direction corresponding to a portion where the magnetic head side connection terminal portion 6A or the external side connection terminal portion 6B is disposed. 9 is provided as a magnetic head side connection terminal portion 6A or an external side connection terminal portion 6B (hereinafter collectively referred to as a terminal portion 6). In FIG. 2, only one of the magnetic head side connection terminal portion 6A and the external side connection terminal portion 6B is shown.

そして、カバー層5の表面には、半導電性層10が形成されている。
半導電性層10は、上記したカバー層5の上面のみに形成され、側面には形成されていない。また、半導電性層10は、カバー層5の上面に加え、端子部6を囲むカバー層5の開口部9の内周側面および端子部6の周縁部にも形成されている。また、半導電性層10は、後述する半導電性組成物から形成されている。
A semiconductive layer 10 is formed on the surface of the cover layer 5.
The semiconductive layer 10 is formed only on the upper surface of the cover layer 5 described above, and is not formed on the side surface. In addition to the upper surface of the cover layer 5, the semiconductive layer 10 is also formed on the inner peripheral side surface of the opening 9 of the cover layer 5 surrounding the terminal portion 6 and the peripheral portion of the terminal portion 6. Moreover, the semiconductive layer 10 is formed from the semiconductive composition mentioned later.

図3は、図2に示す回路付サスペンション基板において、半導電性樹脂組成物から半導電性層を形成する工程を示す、工程図である。次に、図3を参照して、回路付サスペンション基板1に半導電性層10を形成する方法を説明する。
この方法では、まず、図3(a)に示すように、半導電性層10を形成するための回路付サスペンション基板1を用意する。この回路付サスペンション基板1は、半導電性層10が形成される以前の回路付サスペンション基板1であって、上記したように金属支持基板2と、金属支持基板2の上にパターンとして形成されたベース層3と、ベース層3の上に形成された導体パターン4と、導体パターン4を被覆するように、ベース層3の上にパターンとして形成されたカバー層5とを備えている。
FIG. 3 is a process diagram showing a process of forming a semiconductive layer from the semiconductive resin composition in the suspension board with circuit shown in FIG. Next, a method for forming the semiconductive layer 10 on the suspension board with circuit 1 will be described with reference to FIG.
In this method, first, as shown in FIG. 3A, a suspension board with circuit 1 for forming a semiconductive layer 10 is prepared. This suspension board with circuit 1 is a suspension board with circuit 1 before the semiconductive layer 10 is formed, and is formed as a pattern on the metal support board 2 and the metal support board 2 as described above. A base layer 3, a conductor pattern 4 formed on the base layer 3, and a cover layer 5 formed as a pattern on the base layer 3 so as to cover the conductor pattern 4 are provided.

金属支持基板2は、例えば、ステンレス箔、42アロイ箔、アルミニウム箔、銅−ベリリウム箔、りん青銅箔などの金属箔からなる。金属支持基板2の厚みは、例えば、5〜100μmである。
ベース層3は、例えば、ポリイミド、ポリアミドイミド、アクリル、ポリエーテルニトリル、ポリエーテルスルホン、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリ塩化ビニルなどの合成樹脂から形成される。好ましくは、ポリイミドからなる。ベース層3の厚みは、例えば、5〜50μmである。
The metal supporting board 2 is made of, for example, a metal foil such as a stainless steel foil, 42 alloy foil, aluminum foil, copper-beryllium foil, phosphor bronze foil or the like. The thickness of the metal support substrate 2 is, for example, 5 to 100 μm.
The base layer 3 is formed of a synthetic resin such as polyimide, polyamideimide, acrylic, polyether nitrile, polyether sulfone, polyethylene terephthalate, polyethylene naphthalate, or polyvinyl chloride. Preferably, it consists of polyimide. The thickness of the base layer 3 is, for example, 5 to 50 μm.

導体パターン4は、例えば、銅箔、ニッケル箔、金箔、はんだ箔またはこれらの合金箔などの導体箔からなり、上記した端子部6および配線7が一体的に形成される配線回路パターンとして形成されている。この導体パターン4は、サブトラクティブ法やアディティブ法などの公知のパターンニング法(後述)により形成されている。導体パターン4の厚みは、例えば、3〜50μmである。   The conductor pattern 4 is made of a conductor foil such as copper foil, nickel foil, gold foil, solder foil, or alloy foil thereof, and is formed as a wiring circuit pattern in which the terminal portion 6 and the wiring 7 described above are integrally formed. ing. The conductor pattern 4 is formed by a known patterning method (described later) such as a subtractive method or an additive method. The thickness of the conductor pattern 4 is, for example, 3 to 50 μm.

カバー層5は、ベース層3と同様の合成樹脂からなり、その厚みは、例えば、3〜50μmである。
また、この回路付サスペンション基板1には、上記した端子部6が、カバー層5を開口させて、導体パターン4を露出させることによって、その導体パターン4の露出部分として形成されている。
The cover layer 5 is made of the same synthetic resin as that of the base layer 3 and has a thickness of 3 to 50 μm, for example.
Further, in the suspension board with circuit 1, the terminal portion 6 described above is formed as an exposed portion of the conductor pattern 4 by opening the cover layer 5 and exposing the conductor pattern 4.

そして、この方法では、図3(b)に示すように、端子部6の表面を含むカバー層5の表面、および、ベース層3およびカバー層5から露出する金属支持基板2の表面に、半導電性層10を形成する。
半導電性層10を形成するには、まず、半導電性樹脂組成物を調製する。
半導電性樹脂組成物は、イミド樹脂またはイミド樹脂前駆体、導電性ポリマーおよび溶媒を含有している。
In this method, as shown in FIG. 3 (b), the surface of the cover layer 5 including the surface of the terminal portion 6 and the surface of the metal supporting substrate 2 exposed from the base layer 3 and the cover layer 5 are semi-finished. The conductive layer 10 is formed.
In order to form the semiconductive layer 10, first, a semiconductive resin composition is prepared.
The semiconductive resin composition contains an imide resin or an imide resin precursor, a conductive polymer, and a solvent.

イミド樹脂としては、例えば、ポリイミド、ポリエーテルイミド、ポリアミドイミドなどが挙げられる。これらは、市販品として入手でき、そのような市販品として、ポリイミドとして、例えば、PI−113、PI−117、PI−213B(以上、丸善石油化学社製)、リカコート−20(新日本理化社製)が挙げられる。また、ポリエーテルイミドとして、ウルテム1000、ウルテムXH6050(以上、日本イージープラスチック社製)が挙げられる。また、ポリアミドイミドとして、例えば、HR16NN、HR11NN(以上、東洋紡績社製)が挙げられる。   Examples of the imide resin include polyimide, polyether imide, and polyamide imide. These are available as commercial products, and as such commercial products, for example, PI-113, PI-117, PI-213B (manufactured by Maruzen Petrochemical Co., Ltd.), Rika Coat-20 (Shin Nihon Rika Co., Ltd.) as polyimide. Manufactured). Examples of the polyetherimide include Ultem 1000 and Ultem XH6050 (manufactured by Nippon Easy Plastic Co., Ltd.). Further, examples of the polyamideimide include HR16NN and HR11NN (manufactured by Toyobo Co., Ltd.).

また、イミド樹脂前駆体としては、例えば、ポリアミック酸が挙げられる。ポリアミック酸は、通常、有機テトラカルボン酸二無水物とジアミンとを反応させることによって得ることができる。
有機テトラカルボン酸二無水物としては、例えば、ピロメリット酸二無水物、3,3',4,4'−ビフェニルテトラカルボン酸二無水物、2,2−ビス(2,3−ジカルボキシフェニル)−1,1,1,3,3,3−ヘキサフルオロプロパン二無水物、2,2−ビス(3,4−ジカルボキシフェニル)−1,1,1,3,3,3−ヘキサフルオロプロパン二無水物、3,3',4,4'−ベンゾフェノンテトラカルボン酸二無水物、ビス(3,4−ジカルボキシフェニル)エーテル二無水物、ビス(3,4−ジカルボキシフェニル)スルホン酸二無水物などが挙げられる。また、これら有機テトラカルボン酸二無水物は、単独使用または2種以上併用することができる。
Moreover, as an imide resin precursor, a polyamic acid is mentioned, for example. The polyamic acid can be usually obtained by reacting an organic tetracarboxylic dianhydride with a diamine.
Examples of the organic tetracarboxylic dianhydride include pyromellitic dianhydride, 3,3 ′, 4,4′-biphenyltetracarboxylic dianhydride, and 2,2-bis (2,3-dicarboxyphenyl). ) -1,1,1,3,3,3-hexafluoropropane dianhydride, 2,2-bis (3,4-dicarboxyphenyl) -1,1,1,3,3,3-hexafluoro Propane dianhydride, 3,3 ′, 4,4′-benzophenone tetracarboxylic dianhydride, bis (3,4-dicarboxyphenyl) ether dianhydride, bis (3,4-dicarboxyphenyl) sulfonic acid And dianhydrides. Moreover, these organic tetracarboxylic dianhydrides can be used alone or in combination of two or more.

また、ジアミンとしては、例えば、m−フェニレンジアミン、p−フェニレンジアミン、3,4'−ジアミノジフェニルエーテル、4,4'−ジアミノジフェニルエーテル、4,4'−ジアミノジフェニルスルホン、3,3'−ジアミノジフェニルスルホン、2,2−ビス(4−アミノフェノキシフェニル)プロパン、2,2−ビス(4−アミノフェノキシフェニル)ヘキサフルオロプロパン、1,3−ビス(4−アミノフェノキシ)ベンゼン、1,4−ビス(4−アミノフェノキシ)ベンゼン、2,4−ジアミノトルエン、2,6−ジアミノトルエン、ジアミノジフェニルメタン、4,4'−ジアミノ−2,2−ジメチルビフェニル、2,2−ビス(トリフルオロメチル)−4,4'−ジアミノビフェニルなどが挙げられる。また、これらジアミンは、単独使用または2種以上併用することができる。   Examples of the diamine include m-phenylenediamine, p-phenylenediamine, 3,4′-diaminodiphenyl ether, 4,4′-diaminodiphenyl ether, 4,4′-diaminodiphenyl sulfone, and 3,3′-diaminodiphenyl. Sulfone, 2,2-bis (4-aminophenoxyphenyl) propane, 2,2-bis (4-aminophenoxyphenyl) hexafluoropropane, 1,3-bis (4-aminophenoxy) benzene, 1,4-bis (4-aminophenoxy) benzene, 2,4-diaminotoluene, 2,6-diaminotoluene, diaminodiphenylmethane, 4,4′-diamino-2,2-dimethylbiphenyl, 2,2-bis (trifluoromethyl)- 4,4′-diaminobiphenyl and the like can be mentioned. These diamines can be used alone or in combination of two or more.

そして、ポリアミック酸は、これら有機テトラカルボン酸二無水物およびジアミンを、実質的に等モル比となるような割合で、適宜の有機溶媒、例えば、N−メチル−2−ピロリドン(NMP)、N,N−ジメチルアセトアミド、N,N−ジメチルホルムアミド、ジメチルスルホキシドなどの非プロトン性極性溶媒中で、通常、0〜90℃で1〜24時間反応させることよって、ポリアミック酸の溶液として得ることができる。なお、ポリアミック酸の重量平均分子量は、例えば、5000〜200000程度、好ましくは、10000〜100000程度である。   Then, the polyamic acid is a suitable organic solvent such as N-methyl-2-pyrrolidone (NMP), N, in such a proportion that the organic tetracarboxylic dianhydride and diamine are substantially equimolar. , N-dimethylacetamide, N, N-dimethylformamide, dimethyl sulfoxide, and the like, usually in a protic polar solvent at 0 to 90 ° C. for 1 to 24 hours to obtain a polyamic acid solution. . In addition, the weight average molecular weight of polyamic acid is about 5000-200000, for example, Preferably, it is about 10000-100000.

導電性ポリマーとしては、例えば、ポリアニリン、ポリピロール、ポリチオフェン、またはこれらの誘導体が挙げられる。好ましくは、ポリアニリンが挙げられる。また、これら導電性ポリマーは、単独使用または2種以上併用することができる。
また、導電性ポリマーは、好ましくは、還元体である。導電性ポリマーが酸化体であると、導電性ポリマーとポリアミック酸とを混合する場合に、ゲル化する傾向がある。また、この導電性ポリマーは、半導電性樹脂組成物から半導電性層を形成した後、後述するドーピング剤によるドーピングによって、導電性が付与される。
Examples of the conductive polymer include polyaniline, polypyrrole, polythiophene, or derivatives thereof. Preferably, polyaniline is used. These conductive polymers can be used alone or in combination of two or more.
The conductive polymer is preferably a reductant. If the conductive polymer is an oxidant, it tends to gel when the conductive polymer and the polyamic acid are mixed. The conductive polymer is imparted with conductivity by forming a semiconductive layer from the semiconductive resin composition and then doping with a doping agent to be described later.

また、半導電性樹脂組成物は、上記した導電性ポリマーの酸化を防止するために、好ましくは、還元剤や酸化防止剤を含有している。
還元剤としては、例えば、ジエタノールアミン、トリエタノールアミン、ヒドラジン、フェニルヒドラジン、ヒドロキシルアミン、N,N−ジエチルヒドロキシルアミン、N,N−ジベンジルヒドロキシルアミン、ジメチルアミノプロピオニトリル、ジメチルアミノエタノール、ジメチルアミノプロパノール、ピペラジン、モルホリンなどが挙げられる。酸化防止剤としては、例えば、フェノール系酸化防止剤、アミン系酸化防止剤、リン系酸化防止剤、硫黄系酸化防止剤などが挙げられる。また、これら還元剤および酸化防止剤は、単独使用または2種以上併用することができる。
The semiconductive resin composition preferably contains a reducing agent or an antioxidant in order to prevent oxidation of the conductive polymer.
Examples of the reducing agent include diethanolamine, triethanolamine, hydrazine, phenylhydrazine, hydroxylamine, N, N-diethylhydroxylamine, N, N-dibenzylhydroxylamine, dimethylaminopropionitrile, dimethylaminoethanol, dimethylamino. Examples include propanol, piperazine, morpholine and the like. Examples of the antioxidant include phenol-based antioxidants, amine-based antioxidants, phosphorus-based antioxidants, and sulfur-based antioxidants. These reducing agents and antioxidants can be used alone or in combination of two or more.

溶媒は、イミド樹脂またはイミド樹脂前駆体、導電性ポリマー、および、必要により、還元剤または酸化防止剤を溶解(分散)できれば、特に制限されないが、例えば、N−メチル−2−ピロリドン(NMP)、N,N−ジメチルアセトアミド、N,N−ジメチルホルムアミド、ジメチルスルホキシドなどの非プロトン性極性溶媒が挙げられる。また、これら溶媒は、単独使用または2種以上併用することができる。なお、イミド樹脂またはイミド樹脂前駆体として、ポリアミック酸が用いられる場合には、ポリアミック酸を溶解する反応溶媒を、そのまま半導電性樹脂組成物の溶媒として用いることができる。   The solvent is not particularly limited as long as it can dissolve (disperse) an imide resin or an imide resin precursor, a conductive polymer, and, if necessary, a reducing agent or an antioxidant. For example, N-methyl-2-pyrrolidone (NMP) And aprotic polar solvents such as N, N-dimethylacetamide, N, N-dimethylformamide, and dimethyl sulfoxide. These solvents can be used alone or in combination of two or more. In addition, when a polyamic acid is used as an imide resin or an imide resin precursor, a reaction solvent that dissolves the polyamic acid can be used as it is as a solvent for the semiconductive resin composition.

そして、半導電性樹脂組成物は、上記したイミド樹脂またはイミド樹脂前駆体、導電性ポリマー、必要により、還元剤または酸化防止剤、および、溶媒を配合することによって、調製することができる。
導電性ポリマーの配合割合は、イミド樹脂またはイミド樹脂前駆体100重量部に対して、例えば、1〜300重量部、好ましくは、5〜100重量部である。導電性ポリマーの配合割合が、これより少ないと、導電性が十分でない場合がある。また、これより多いと、イミド樹脂またはイミド樹脂前駆体の良好な膜特性が損なわれる場合がある。また、還元剤または酸化防止剤の配合割合は、導電性ポリマー100重量部に対して、例えば、0.1〜1000重量部、好ましくは、1〜500重量部である。還元剤または酸化防止剤の配合割合が、これより少ないと、パターンニングの精度が低下する場合がある。また、これより多いと、最終的な膜物性が低下する場合がある。
And a semiconductive resin composition can be prepared by mix | blending an above-described imide resin or an imide resin precursor, a conductive polymer, and a reducing agent or antioxidant as needed, and a solvent.
The blending ratio of the conductive polymer is, for example, 1 to 300 parts by weight, preferably 5 to 100 parts by weight with respect to 100 parts by weight of the imide resin or imide resin precursor. When the blending ratio of the conductive polymer is less than this, the conductivity may not be sufficient. Moreover, when more than this, the favorable film | membrane characteristic of imide resin or an imide resin precursor may be impaired. Moreover, the mixture ratio of a reducing agent or antioxidant is 0.1-1000 weight part with respect to 100 weight part of conductive polymers, Preferably, it is 1-500 weight part. If the proportion of the reducing agent or antioxidant is less than this, patterning accuracy may be reduced. Moreover, when more than this, the final film | membrane physical property may fall.

また、溶媒は、これらイミド樹脂またはイミド樹脂前駆体、導電性ポリマー、および、必要により、還元剤または酸化防止剤の総量が、半導電性樹脂組成物に対して、例えば、1〜40重量%(固形分濃度)、好ましくは、5〜30重量%(固形分濃度)となるように、配合する。固形分濃度がこれより少なくても多くても、目的の膜厚に制御することが困難となる場合がある。   The solvent is, for example, 1 to 40% by weight of the imide resin or imide resin precursor, the conductive polymer, and, if necessary, the total amount of the reducing agent or the antioxidant based on the semiconductive resin composition. (Solid content concentration), preferably 5 to 30% by weight (solid content concentration). Even if the solid content concentration is lower or higher than this, it may be difficult to control to the target film thickness.

また、半導電性樹脂組成物の調製は、特に制限されず、例えば、イミド樹脂またはイミド樹脂前駆体、導電性ポリマー、および、必要により、還元剤または酸化防止剤を、溶媒に配合して、イミド樹脂またはイミド樹脂前駆体、導電性ポリマー、および、必要により、還元剤または酸化防止剤が溶媒に対して均一に溶解(分散)するまで、撹拌混合する。また、予めイミド樹脂またはイミド樹脂前駆体を溶媒に溶解(分散)した樹脂溶液と、予め導電性ポリマー、および、必要により、還元剤または酸化防止剤を溶媒に溶解させた導電性ポリマー溶液とを、混合することもできる。これによって、溶媒中において、イミド樹脂またはイミド樹脂前駆体、導電性ポリマー、および、必要により、還元剤または酸化防止剤が溶解(分散)される半導電性樹脂組成物が調製される。   In addition, the preparation of the semiconductive resin composition is not particularly limited. For example, an imide resin or an imide resin precursor, a conductive polymer, and if necessary, a reducing agent or an antioxidant is blended in a solvent, Stir and mix until the imide resin or imide resin precursor, conductive polymer, and, if necessary, the reducing agent or antioxidant are uniformly dissolved (dispersed) in the solvent. Also, a resin solution in which an imide resin or an imide resin precursor is dissolved (dispersed) in advance in a solvent, a conductive polymer, and a conductive polymer solution in which a reducing agent or an antioxidant is dissolved in a solvent as necessary. Can also be mixed. Thereby, a semiconductive resin composition is prepared in which a imide resin or an imide resin precursor, a conductive polymer, and, if necessary, a reducing agent or an antioxidant are dissolved (dispersed) in a solvent.

このようにして得られた半導電性樹脂組成物では、後述するように、塗布および乾燥し、必要により硬化させれば、半導電性層を形成することができる。
また、この半導電性樹脂組成物には、さらに、感光剤を含有させることができる。感光剤としては、例えば、4−o−ニトロフェニル−3,5−ジメトキシカルボニル−2,6−ジメチル−1,4−ジヒドロピリジン(ニフェジピン)、4−o−ニトロフェニル−3,5−ジメトキシカルボニル−2,6−ジメチル−1−メチル−4−ヒドロピリジン(N−メチル体)、4−o−ニトロフェニル−3,5−ジアセチル−1,4−ジヒドロピリジン(アセチル体)などのジヒドロピリジン誘導体が挙げられる。また、これら感光剤は、単独使用または2種以上併用することができる。なお、感光剤は、例えば、ポリエチレングリコールなどの溶媒に溶解して、溶液として調製することもできる。
In the semiconductive resin composition thus obtained, a semiconductive layer can be formed by coating, drying, and curing as necessary, as will be described later.
Further, this semiconductive resin composition can further contain a photosensitizer. Examples of the photosensitizer include 4-o-nitrophenyl-3,5-dimethoxycarbonyl-2,6-dimethyl-1,4-dihydropyridine (nifedipine), 4-o-nitrophenyl-3,5-dimethoxycarbonyl- Examples include dihydropyridine derivatives such as 2,6-dimethyl-1-methyl-4-hydropyridine (N-methyl) and 4-o-nitrophenyl-3,5-diacetyl-1,4-dihydropyridine (acetyl). . These photosensitizers can be used alone or in combination of two or more. The photosensitizer can also be prepared as a solution by dissolving it in a solvent such as polyethylene glycol.

感光剤は、上記したイミド樹脂またはイミド樹脂前駆体、導電性ポリマー、および、必要により、還元剤または酸化防止剤とともに、溶媒に配合する。
感光剤の配合割合は、例えば、イミド樹脂またはイミド樹脂前駆体100重量部に対して、例えば、0.1〜100重量部、好ましくは、0.5〜75重量部である。感光剤のイミド樹脂またはイミド樹脂前駆体に対する配合割合が、これより少なくても多くても、後述する露光部と未露光部との適切な溶解速度差が得られず、パターンニングが困難な場合がある。なお、感光剤が配合される場合でも、溶媒は、これらイミド樹脂またはイミド樹脂前駆体、導電性ポリマー、必要により、還元剤または酸化防止剤、および、感光剤の総量が、半導電性樹脂組成物に対して、1〜40重量%(固形分濃度)、好ましくは、5〜30重量%(固形分濃度)となるように、配合する。
The photosensitive agent is blended in a solvent together with the imide resin or imide resin precursor, the conductive polymer, and, if necessary, the reducing agent or the antioxidant.
The blending ratio of the photosensitizer is, for example, 0.1 to 100 parts by weight, preferably 0.5 to 75 parts by weight with respect to 100 parts by weight of the imide resin or imide resin precursor. When the blending ratio of the photosensitive agent to the imide resin or imide resin precursor is less than or greater than this, an appropriate dissolution rate difference between the exposed part and the unexposed part described later cannot be obtained, and patterning is difficult There is. Even when a photosensitizer is blended, the solvent is composed of the imide resin or imide resin precursor, conductive polymer, and if necessary, the total amount of the reducing agent or antioxidant, and the photosensitizer is a semiconductive resin composition. It mix | blends so that it may become 1 to 40 weight% (solid content concentration) with respect to a thing, Preferably, it is 5 to 30 weight% (solid content concentration).

なお、感光剤を配合する場合には、上記したイミド樹脂またはイミド樹脂前駆体として、好ましくは、イミド樹脂前駆体が用いられる。
このようにして得られた、感光剤が含有された半導電性樹脂組成物(以下、感光性半導電性樹脂組成物という。)では、感光剤が含有されているので、後述する、塗布および乾燥した後に、露光および現像し、必要により硬化させれば、半導電性層を所望のパターンで形成することができる。
In addition, when mix | blending a photosensitive agent, Preferably, an imide resin precursor is used as an above-mentioned imide resin or imide resin precursor.
The thus obtained semiconductive resin composition containing a photosensitive agent (hereinafter referred to as a photosensitive semiconductive resin composition) contains a photosensitive agent. After drying, the semiconductive layer can be formed in a desired pattern by exposure and development, and if necessary, curing.

上記調製した半導電性樹脂組成物を、端子部6の表面を含むカバー層5の表面、および、ベース層3およびカバー層5から露出する金属支持基板2の表面に均一に塗布する。
半導電性樹脂組成物の塗布は、特に制限されず、例えば、ロールコート法、グラビアコート法、スピンコート法、バーコート法など公知の塗布方法が用いられる。
次いで、塗布された半導電性樹脂組成物を乾燥する。半導電性樹脂組成物の乾燥は、溶媒の種類によって適宜決定されるが、例えば、60〜250℃、好ましくは、80〜200℃で、例えば、1〜30分間、好ましくは、3〜15分間加熱する。乾燥時間が、これより短いと、溶媒の除去が不十分となり、半導電性層10の表面抵抗値が大きく変化する場合がある。また、これより長いと、生産効率が低下する場合がある。
The prepared semiconductive resin composition is uniformly applied to the surface of the cover layer 5 including the surface of the terminal portion 6 and the surface of the metal support substrate 2 exposed from the base layer 3 and the cover layer 5.
Application of the semiconductive resin composition is not particularly limited, and known application methods such as a roll coating method, a gravure coating method, a spin coating method, and a bar coating method are used.
Next, the applied semiconductive resin composition is dried. Although drying of a semiconductive resin composition is suitably determined according to the kind of solvent, For example, it is 60-250 degreeC, Preferably, it is 80-200 degreeC, for example, for 1 to 30 minutes, Preferably, it is 3 to 15 minutes Heat. If the drying time is shorter than this, the removal of the solvent becomes insufficient, and the surface resistance value of the semiconductive layer 10 may change greatly. On the other hand, if it is longer than this, the production efficiency may decrease.

また、半導電性樹脂組成物が、イミド樹脂前駆体を含有する場合には、乾燥後、そのイミド樹脂前駆体を、例えば、減圧下、250℃以上で加熱することにより、硬化(イミド化)させる。
半導電性層10の厚みは、例えば、0.5〜5μm、好ましくは、0.5〜1.5μmである。半導電性層10の厚みが、これより薄いと、均一な層が得られない場合があり、これより厚いと、乾燥が不十分となり、かつ、コストの上昇を生じる場合がある。
Further, when the semiconductive resin composition contains an imide resin precursor, after drying, the imide resin precursor is cured (imidized) by, for example, heating at 250 ° C. or higher under reduced pressure. Let
The thickness of the semiconductive layer 10 is, for example, 0.5 to 5 μm, preferably 0.5 to 1.5 μm. If the thickness of the semiconductive layer 10 is thinner than this, a uniform layer may not be obtained. If it is thicker than this, drying may be insufficient and cost may increase.

次いで、この方法では、図3(c)に示すように、端子部6(周縁部を除く)、および、ベース層3およびカバー層5から露出する金属支持基板2(金属支持基板2に隣接するカバー層5およびベース層3の側面を含む)を除く半導電性層10の表面を、エッチングレジスト11で被覆する。エッチングレジスト11は、例えば、ドライフィルムフォトレジストを半導電性層10の表面に積層し、露光および現像する公知の方法により形成する。   Next, in this method, as shown in FIG. 3C, the metal support substrate 2 (adjacent to the metal support substrate 2) exposed from the terminal portion 6 (excluding the peripheral portion) and the base layer 3 and the cover layer 5. The surface of the semiconductive layer 10 excluding the cover layer 5 and the side surface of the base layer 3 is covered with an etching resist 11. The etching resist 11 is formed by, for example, a known method of laminating a dry film photoresist on the surface of the semiconductive layer 10 and exposing and developing.

その後、この方法では、図3(d)に示すように、エッチングレジスト11から露出する半導電性層10をエッチングにより除去する。エッチングは、例えば、エッチング液として水酸化カリウム水溶液などのアルカリ水溶液を用いて、浸漬法またはスプレー法によって、ウエットエッチングする。
次いで、この方法では、図3(e)に示すように、エッチングレジスト11を、エッチングまたは剥離により除去する。
Thereafter, in this method, as shown in FIG. 3D, the semiconductive layer 10 exposed from the etching resist 11 is removed by etching. For the etching, for example, wet etching is performed by an immersion method or a spray method using an alkaline aqueous solution such as an aqueous potassium hydroxide solution as an etching solution.
Next, in this method, as shown in FIG. 3E, the etching resist 11 is removed by etching or peeling.

これによって、半導電性層10は、カバー層5の表面に形成される(但し、端子部6を囲むカバー層5の開口部9の内周側面および端子部6の周縁部には、半導電性層10が形成されている。また、カバー層5の側面には、半導電性層10が形成されていない。)。
その後、この方法では、半導電性層10の導電性ポリマーをドーピングする。半導電性層10の導電性ポリマーをドーピングするには、上記した半導電性層10が形成された回路付サスペンション基板1を、ドーピング剤を溶解した溶液(ドーピング剤溶液)に浸漬する。
Thereby, the semiconductive layer 10 is formed on the surface of the cover layer 5 (however, the semiconductive layer 10 is formed on the inner peripheral side surface of the opening 9 of the cover layer 5 surrounding the terminal portion 6 and the peripheral portion of the terminal portion 6. The conductive layer 10 is formed and the semiconductive layer 10 is not formed on the side surface of the cover layer 5).
Thereafter, in this method, the conductive polymer of the semiconductive layer 10 is doped. In order to dope the conductive polymer of the semiconductive layer 10, the suspension board with circuit 1 on which the semiconductive layer 10 is formed is immersed in a solution (doping agent solution) in which a doping agent is dissolved.

ドーピング剤は、導電性ポリマーに導電性を付与するものであって、例えば、p−トルエンスルホン酸、ドデシルベンゼンスルホン酸、アルキルナフタレンスルホン酸、ポリスチレンスルホン酸、p−トルエンスルホン酸ノボラック樹脂、p−フェノールスルホン酸ノボラック樹脂、β−ナフタレンスルホン酸ホルマリン縮合物などが挙げられる。また、これらドーピング剤は、単独使用または2種以上併用することができる。   The doping agent imparts conductivity to the conductive polymer. For example, p-toluenesulfonic acid, dodecylbenzenesulfonic acid, alkylnaphthalenesulfonic acid, polystyrenesulfonic acid, p-toluenesulfonic acid novolak resin, p-toluene Examples thereof include phenol sulfonic acid novolak resin and β-naphthalene sulfonic acid formalin condensate. These doping agents can be used alone or in combination of two or more.

ドーピング剤を溶解するための溶媒としては、例えば、水、メタノールなどが挙げられる。
溶媒は、ドーピング剤の濃度が、ドーピング剤溶液に対して、5〜80重量%、好ましくは、10〜50重量%となるように、配合する。ドーピング剤の濃度がこれより低いと、ドーピングに時間がかかる場合があり、ドーピング剤の濃度がこれより高いと、ドーピング剤溶液の粘度が上昇して取扱いが困難となる場合がある。
Examples of the solvent for dissolving the doping agent include water and methanol.
A solvent is mix | blended so that the density | concentration of a doping agent may be 5 to 80 weight% with respect to a doping agent solution, Preferably, it is 10 to 50 weight%. When the concentration of the doping agent is lower than this, it may take time for doping, and when the concentration of the doping agent is higher than this, the viscosity of the doping agent solution may increase and handling may be difficult.

半導電性層10が形成された回路付サスペンション基板1を、ドーピング剤溶液に浸漬するには、上記した回路付サスペンション基板1を、ドーピング剤溶液に、例えば、30分〜24時間、好ましくは、1〜4時間処理する。
上記した浸漬において、ドーピング剤溶液は、その浸漬温度が、例えば、100〜200℃、好ましくは、100〜150℃に設定される。浸漬温度がこれより低いと、ドーピング剤を半導電性層10の内部まで十分浸透させることができない場合がある。浸漬温度がこれより高いと、浸漬するための装置が複雑となる場合がある。
In order to immerse the suspension board with circuit 1 on which the semiconductive layer 10 is formed in the doping agent solution, the suspension board with circuit 1 described above is immersed in the doping agent solution, for example, for 30 minutes to 24 hours, preferably Process for 1-4 hours.
In the immersion described above, the immersion temperature of the doping agent solution is set to, for example, 100 to 200 ° C, preferably 100 to 150 ° C. If the immersion temperature is lower than this, the doping agent may not sufficiently penetrate into the semiconductive layer 10 in some cases. When immersion temperature is higher than this, the apparatus for immersion may become complicated.

また、上記した浸漬において、浸漬圧力は、例えば、2〜20MPa、好ましくは、2〜15MPaに設定される。浸漬圧力がこれより低いと、ドーピング剤を半導電性層10の内部まで十分浸透させることができない場合がある。浸漬圧力がこれより高いと、浸漬するための装置が複雑となる場合がある。
上記のように導電性ポリマーをドーピングすれば、半導電性層10には、ドーピング剤が、半導電性層10の厚みを100%としたときに、半導電性層10の表面から、例えば、4%以上、通常、10%以下の深さにわたって浸透される。より具体的には、半導電性層10には、ドーピング剤が、半導電性層10の表面から、例えば、0.2μm以上、好ましくは、0.5μm以上、通常、1μm以下の深さにわたって浸透される。
In the above immersion, the immersion pressure is set to, for example, 2 to 20 MPa, or preferably 2 to 15 MPa. If the immersion pressure is lower than this, the doping agent may not sufficiently penetrate into the semiconductive layer 10. If the immersion pressure is higher than this, the apparatus for immersion may be complicated.
If the conductive polymer is doped as described above, the semiconductive layer 10 has a doping agent from the surface of the semiconductive layer 10 when the thickness of the semiconductive layer 10 is 100%, for example, It penetrates over a depth of 4% or more, usually 10% or less. More specifically, in the semiconductive layer 10, a doping agent extends from the surface of the semiconductive layer 10 to a depth of, for example, 0.2 μm or more, preferably 0.5 μm or more, usually 1 μm or less. Penetrated.

なお、ドーピング剤が、半導電性層10の表面からどの深さまで浸透しているかは、例えば、FIB(微細機械加工)−マイクロサンプリング法により、試験片を得て、半導電性層の断面薄膜試料を作製し、これをEDX(エネルギー分散X線)分析することにより、確認することができる。
上記した半導電性層10の導電性ポリマーのドーピングにより、導電性ポリマーに導電性が付与される。
The depth of penetration of the doping agent from the surface of the semiconductive layer 10 is determined, for example, by obtaining a test piece by FIB (micromachining) -microsampling method and obtaining a cross-sectional thin film of the semiconductive layer. This can be confirmed by preparing a sample and analyzing it by EDX (energy dispersive X-ray).
Conductivity is imparted to the conductive polymer by doping the conductive polymer of the semiconductive layer 10 described above.

また、導電性ポリマーがドーピングされた、半導電性層10の表面抵抗値は、例えば、105〜1012Ω/□、好ましくは、106〜1011Ω/□である。半導電性層10の表面抵抗値が、これより低いと、実装された電子部品(磁気ヘッドやリード・ライト基板の端子部、以下同様。)の誤動作を生じる場合があり、また、これより大きいと、静電気の帯電を有効に除去できない場合がある。 The surface resistance value of the semiconductive layer 10 doped with the conductive polymer is, for example, 10 5 to 10 12 Ω / □, preferably 10 6 to 10 11 Ω / □. If the surface resistance value of the semiconductive layer 10 is lower than this, a mounted electronic component (a terminal portion of a magnetic head or a read / write board, the same shall apply hereinafter) may occur and is larger than this. In some cases, static electricity cannot be effectively removed.

なお、半導電性層10の表面抵抗値は、例えば、MITSUBISHI PETROCHEMICAL社製のHiresta IP MCP−HT260(プローブ:HRS)を用いて測定することができる。
導電性ポリマーのドーピング後、端子部6の表面には、必要に応じて、金やニッケルからなるめっき層が、電解めっきまたは無電解めっきにより形成される。
In addition, the surface resistance value of the semiconductive layer 10 can be measured using, for example, HIRESTA IP MCP-HT260 (probe: HRS) manufactured by MITSUBISHI PETROCHEMICAL.
After doping with the conductive polymer, a plating layer made of gold or nickel is formed on the surface of the terminal portion 6 by electrolytic plating or electroless plating, if necessary.

そして、この回路付サスペンション基板1は、その後、金属支持基板2を、化学エッチングによって切り抜いて、ジンバル8を形成するとともに、外形加工することにより、形成される。
これによって、カバー層5の表面に半導電性層10が形成された回路付サスペンション基板1を得ることができる。
Then, the suspension board with circuit 1 is formed by cutting out the metal supporting board 2 by chemical etching to form the gimbal 8 and processing the outer shape.
Thereby, the suspension board with circuit 1 in which the semiconductive layer 10 is formed on the surface of the cover layer 5 can be obtained.

図4は、図2に示す回路付サスペンション基板において、感光性半導電性樹脂組成物から半導電性層を形成する工程を示す、工程図である。次に、図4を参照して、感光性半導電性樹脂組成物を用いて、回路付サスペンション基板1に半導電性層10を所望のパターンで形成する方法を説明する。
この方法では、まず、上記と同様に、図4(a)に示すように、回路付サスペンション基板1を用意する。
FIG. 4 is a process diagram showing a process of forming a semiconductive layer from the photosensitive semiconductive resin composition in the suspension board with circuit shown in FIG. Next, a method of forming the semiconductive layer 10 in a desired pattern on the suspension board with circuit 1 using the photosensitive semiconductive resin composition will be described with reference to FIG.
In this method, first, similarly to the above, a suspension board with circuit 1 is prepared as shown in FIG.

次いで、この方法では、図4(b)に示すように、端子部6の表面を含むカバー層5の表面、および、ベース層3およびカバー層5から露出する金属支持基板2の表面に、感光性半導電性樹脂組成物からなる皮膜12を形成する。皮膜12を形成するには、まず、感光性半導電性樹脂組成物を、上記したように調製する。次いで、調製した感光性半導電性樹脂組成物を、端子部6の表面を含むカバー層5の表面、および、ベース層3およびカバー層5から露出する金属支持基板2の表面に、上記と同様の方法により、均一に塗布する。次いで、塗布された感光性半導電性樹脂組成物を、上記と同様に、乾燥する。   Next, in this method, as shown in FIG. 4B, the surface of the cover layer 5 including the surface of the terminal portion 6 and the surface of the metal supporting substrate 2 exposed from the base layer 3 and the cover layer 5 are exposed to light. A film 12 made of a conductive semiconductive resin composition is formed. In order to form the film 12, a photosensitive semiconductive resin composition is first prepared as described above. Next, the prepared photosensitive semiconductive resin composition is applied to the surface of the cover layer 5 including the surface of the terminal portion 6 and the surface of the metal supporting substrate 2 exposed from the base layer 3 and the cover layer 5 as described above. Apply uniformly by this method. Next, the applied photosensitive semiconductive resin composition is dried in the same manner as described above.

その後、この方法では、図4(c)に示すように、皮膜12を、フォトマスク13を介して露光する。フォトマスク13は、光を透過しない遮光部分13aと、光を透過する光透過部分13bとを所望のパターンで備えており、ネガ画像でパターンニングする場合には、図4(c)に示すように、半導電性層10を形成しない部分(端子部6(周縁部を除く)、および、ベース層3およびカバー層5から露出する金属支持基板2(金属支持基板2に隣接するカバー層5およびベース層3の側面を含む)の表面)には、遮光部分13aが対向し、半導電性層10を形成する部分(カバー層5の表面(上面))には、光透過部分13bが対向するように、フォトマスク13を配置して、露光する。   Thereafter, in this method, the film 12 is exposed through a photomask 13 as shown in FIG. The photomask 13 includes a light-shielding portion 13a that does not transmit light and a light-transmitting portion 13b that transmits light in a desired pattern. When patterning with a negative image, as shown in FIG. In addition, a portion where the semiconductive layer 10 is not formed (the terminal portion 6 (excluding the peripheral portion) and the metal support substrate 2 exposed from the base layer 3 and the cover layer 5 (the cover layer 5 adjacent to the metal support substrate 2 and The light shielding portion 13a faces the surface of the base layer 3 (including the side surface), and the light transmitting portion 13b faces the portion where the semiconductive layer 10 is formed (the surface (upper surface) of the cover layer 5). Thus, the photomask 13 is arranged and exposed.

次いで、必要によりネガ画像を形成するための所定温度で加熱後、図4(d)に示すように、半導電性層10における遮光部分13aが対向していた未露光部分、すなわち、半導電性層10における端子部6(周縁部を除く)、および、ベース層3およびカバー層5から露出する金属支持基板2(金属支持基板2に隣接するカバー層5およびベース層3の側面を含む)の表面に対応する部分を、現像により除去する。現像は、例えば、現像液としてアルカリ水溶液などを用いる、浸漬法またはスプレー法などが用いられる。これによって、皮膜12が、カバー層5の表面(上面)に、所望のパターンで形成される。   Next, if necessary, after heating at a predetermined temperature for forming a negative image, as shown in FIG. 4D, the non-exposed portion where the light-shielding portion 13a of the semiconductive layer 10 is opposed, that is, semiconductive Terminal portion 6 of layer 10 (excluding the peripheral portion) and metal support substrate 2 exposed from base layer 3 and cover layer 5 (including the side surfaces of cover layer 5 and base layer 3 adjacent to metal support substrate 2) The part corresponding to the surface is removed by development. For the development, for example, an immersion method or a spray method using an alkaline aqueous solution as a developer is used. Thereby, the film 12 is formed in a desired pattern on the surface (upper surface) of the cover layer 5.

なお、ポジ画像でパターンニングする場合には、図示しないが、上記した逆、すなわち端子部6(周縁部を除く)、および、ベース層3およびカバー層5から露出する金属支持基板2(金属支持基板2に隣接するカバー層5およびベース層3の側面を含む)の表面にフォトマスク13の光透過部分13bを対向させて露光した後、必要によりポジ画像を形成するための所定温度で加熱後、現像する。   In the case of patterning with a positive image, although not shown, the reverse of the above, that is, the metal support substrate 2 (metal support) exposed from the terminal portion 6 (excluding the peripheral portion) and the base layer 3 and the cover layer 5 is provided. After exposing the surface of the photomask 13 so as to oppose the surface of the cover layer 5 (including the side surfaces of the cover layer 5 and the base layer 3 adjacent to the substrate 2), and after heating at a predetermined temperature for forming a positive image, if necessary. ,develop.

その後、この方法では、図4(e)に示すように、感光性半導電性樹脂組成物が、イミド樹脂前駆体を含有する場合には、そのイミド樹脂前駆体を、例えば、減圧下、250℃以上で加熱することにより、硬化(イミド化)させる。
これによって、上記と同様に、半導電性層10が、カバー層5の表面に形成される(但し、端子部6を囲むカバー層5の開口部9の内周側面および端子部6の周縁部には、半導電性層10が形成されている。また、カバー層5の側面には、半導電性層10が形成されていない。)。
Thereafter, in this method, as shown in FIG. 4 (e), when the photosensitive semiconductive resin composition contains an imide resin precursor, the imide resin precursor is, for example, 250 under reduced pressure. It is cured (imidized) by heating at a temperature of at least ° C.
Thereby, as described above, the semiconductive layer 10 is formed on the surface of the cover layer 5 (however, the inner peripheral side surface of the opening 9 of the cover layer 5 surrounding the terminal portion 6 and the peripheral portion of the terminal portion 6). The semiconductive layer 10 is formed on the side surface of the cover layer 5. The semiconductive layer 10 is not formed on the side surface of the cover layer 5.

その後、この方法では、上記と同様の方法により、半導電性層10の導電性ポリマーをドーピングする。
そして、この回路付サスペンション基板1では、半導電性層10は、高温および高湿雰囲気下における、回路付サスペンション基板1の表面抵抗の安定性を確保しつつ、導電性ポリマーが脱離しにくいので、実装する電子部品に損傷を与えることを防止しながら、静電気の帯電を有効に除去して、実装する電子部品の静電破壊を確実に防止することができる。
Thereafter, in this method, the conductive polymer of the semiconductive layer 10 is doped by the same method as described above.
In the suspension board with circuit 1, since the semiconductive layer 10 secures the stability of the surface resistance of the suspension board with circuit 1 under a high temperature and high humidity atmosphere, the conductive polymer is difficult to be detached. While preventing damage to the electronic component to be mounted, the electrostatic charge can be effectively removed, and the electrostatic breakdown of the electronic component to be mounted can be reliably prevented.

なお、半導電性層10は、その目的および用途により、ベース層3に形成してもよく、また、ベース層3およびカバー層5の両方に形成してもよい。
また、半導電性層10は、単一層で形成してもよく、また、多層で形成することもできる。半導電性層10を多層で形成する場合には、カバー層5から離間するに従って、各半導電性層10に含まれる導電性ポリマーの配合割合が少なくなるように、各半導電性層10を形成する。
The semiconductive layer 10 may be formed on the base layer 3 depending on the purpose and application, or may be formed on both the base layer 3 and the cover layer 5.
The semiconductive layer 10 may be formed as a single layer or may be formed as a multilayer. When the semiconductive layer 10 is formed in multiple layers, each semiconductive layer 10 is formed so that the blending ratio of the conductive polymer contained in each semiconductive layer 10 decreases as the distance from the cover layer 5 increases. Form.

また、本発明の配線回路基板は、図5に示すように、カバー層5の表面に半導電性層10を形成せずに、ベース層3および/またはカバー層5を、直接、半導電性層から形成することにより、形成することもできる。
すなわち、この回路付サスペンション基板1は、金属支持基板2と、金属支持基板2の上にパターンとして形成されたベース層3と、ベース層3の上に形成された導体パターン4と、導体パターン4を被覆するように、ベース層3の上にパターンとして形成されたカバー層5とを備えている。また、カバー層5には、開口部9が形成されており、その開口部9から露出する導体パターン4が、端子部6として設けられている。そして、この回路付サスペンション基板1では、ベース層3および/またはカバー層5が、半導電性樹脂組成物からなる半導電性層から形成されている。
Further, as shown in FIG. 5, the printed circuit board according to the present invention directly attaches the base layer 3 and / or the cover layer 5 to the semiconductive layer without forming the semiconductive layer 10 on the surface of the cover layer 5. It can also be formed by forming from a layer.
That is, the suspension board with circuit 1 includes a metal support board 2, a base layer 3 formed as a pattern on the metal support board 2, a conductor pattern 4 formed on the base layer 3, and a conductor pattern 4 A cover layer 5 formed as a pattern on the base layer 3 is provided. The cover layer 5 has an opening 9, and the conductor pattern 4 exposed from the opening 9 is provided as a terminal portion 6. In the suspension board with circuit 1, the base layer 3 and / or the cover layer 5 are formed from a semiconductive layer made of a semiconductive resin composition.

次に、この回路付サスペンション基板1の製造方法について、図6を参照して説明する。
この方法では、図6(a)に示すように、まず、金属支持基板2を用意する。金属支持基板2としては、例えば、上記と同様の金属箔が用いられ、好ましくは、ステンレス箔が用いられる。また、その厚みは、例えば、15〜30μm、好ましくは、20〜25μmである。
Next, a manufacturing method of the suspension board with circuit 1 will be described with reference to FIG.
In this method, as shown in FIG. 6A, first, a metal supporting board 2 is prepared. As the metal support substrate 2, for example, a metal foil similar to the above is used, and a stainless steel foil is preferably used. Moreover, the thickness is 15-30 micrometers, for example, Preferably, it is 20-25 micrometers.

次に、この方法では、図6(b)に示すように、金属支持基板2の上に、ベース層3を、導体パターン4を積層可能な所望のパターンとして、形成する。
ベース層3は、半導電性層または樹脂層から形成する。すなわち、ベース層3は、カバー層5を半導電性層から形成しない場合には、必ず半導電性層から形成し、カバー層5を半導電性層から形成する場合には、その目的および用途により、半導電性層または樹脂層から適宜選択して形成する。
Next, in this method, as shown in FIG. 6B, the base layer 3 is formed on the metal support substrate 2 as a desired pattern on which the conductor pattern 4 can be laminated.
The base layer 3 is formed from a semiconductive layer or a resin layer. That is, when the cover layer 5 is not formed from a semiconductive layer, the base layer 3 is always formed from a semiconductive layer, and when the cover layer 5 is formed from a semiconductive layer, its purpose and use Thus, it is formed by appropriately selecting from a semiconductive layer or a resin layer.

ベース層3を半導電性層から形成する場合には、例えば、まず、図7(a)に示すように、上記と同様の半導電性樹脂組成物を、金属支持基板2の表面に均一に塗布し、乾燥後、必要により加熱硬化させて、半導電性層からなるベース層3を形成する。
次いで、上記のようにして形成されたベース層3を、所望のパターンに形成するには、図7(b)に示すように、ベース層3の表面を、所望のパターンに対応してエッチングレジスト11で被覆し、図7(c)に示すように、エッチングレジスト11から露出するベース層3をエッチングにより除去した後、図7(d)に示すように、エッチングレジスト11を、エッチングまたは剥離により除去する。
When the base layer 3 is formed from a semiconductive layer, for example, first, as shown in FIG. 7A, a semiconductive resin composition similar to the above is uniformly applied to the surface of the metal support substrate 2. After applying and drying, the base layer 3 made of a semiconductive layer is formed by heating and curing as necessary.
Next, in order to form the base layer 3 formed as described above into a desired pattern, the surface of the base layer 3 is etched resist corresponding to the desired pattern as shown in FIG. 11, and the base layer 3 exposed from the etching resist 11 is removed by etching as shown in FIG. 7C, and then the etching resist 11 is etched or peeled off as shown in FIG. 7D. Remove.

エッチングレジスト11は、例えば、ドライフィルムフォトレジストをベース層3の表面に積層し、露光および現像する公知の方法により形成する。
ベース層3のエッチングは、例えば、エッチング液として水酸化カリウム水溶液などのアルカリ現像液を用いて、浸漬法またはスプレー法によって、ウエットエッチングする。
これによって、金属支持基板2の上に、半導電性層からなるベース層3が、導体パターン4を積層可能な所望のパターンとして形成される。
The etching resist 11 is formed, for example, by a known method of laminating a dry film photoresist on the surface of the base layer 3, exposing and developing.
The base layer 3 is etched by, for example, wet etching by an immersion method or a spray method using an alkali developer such as an aqueous potassium hydroxide solution as an etchant.
Thereby, the base layer 3 made of a semiconductive layer is formed on the metal support substrate 2 as a desired pattern on which the conductor pattern 4 can be laminated.

その後、この方法では、上記した半導電性層10の導電性ポリマーのドーピングと同様にして、ベース層3の導電性ポリマーをドーピングする。
上記のように導電性ポリマーをドーピングすれば、ベース層3には、ドーピング剤が、ベース層3の厚み(後述)を100%としたときに、ベース層3の表面から、例えば、4%以上、通常、10%以下の深さにわたって浸透される。より具体的には、ベース層3には、ドーピング剤が、ベース層3の表面から、例えば、0.2μm以上、通常、0.5μm以下の深さにわたって浸透される。
Thereafter, in this method, the conductive polymer of the base layer 3 is doped in the same manner as the conductive polymer doping of the semiconductive layer 10 described above.
When the conductive polymer is doped as described above, the base layer 3 is doped with a doping agent from the surface of the base layer 3, for example, 4% or more when the thickness of the base layer 3 (described later) is 100%. Usually, it penetrates over a depth of 10% or less. More specifically, the dopant is infiltrated into the base layer 3 from the surface of the base layer 3 over a depth of, for example, 0.2 μm or more, usually 0.5 μm or less.

上記したベース層3の導電性ポリマーのドーピングにより、ベース層3の導電性ポリマーに導電性が付与される。
また、導電性ポリマーがドーピングされた、半導電性層(ベース層3)の表面抵抗値は、例えば、105〜1012Ω/□、好ましくは、106〜1011Ω/□である。半導電性層(ベース層3)の表面抵抗値が、これより小さいと、実装された電子部品の誤動作を生じる場合があり、また、これより大きいと、静電気の帯電を有効に除去できない場合がある。
Conductivity is imparted to the conductive polymer of the base layer 3 by doping the conductive polymer of the base layer 3 described above.
The surface resistance value of the semiconductive layer (base layer 3) doped with the conductive polymer is, for example, 10 5 to 10 12 Ω / □, preferably 10 6 to 10 11 Ω / □. When the surface resistance value of the semiconductive layer (base layer 3) is smaller than this, the mounted electronic component may malfunction, and when larger than this, the electrostatic charge may not be effectively removed. is there.

また、上記した感光性半導電性樹脂組成物を用いれば、ベース層3をエッチングせずとも、ベース層3を所望のパターンとして形成することができる。
感光性半導電性樹脂組成物から、所望のパターンでベース層3を形成するには、図8(a)に示すように、まず、感光性半導電性樹脂組成物を、金属支持基板2の表面に、上記と同様の方法により、均一に塗布し、次いで、塗布された感光性半導電性樹脂組成物を、上記と同様に、乾燥して、ベース皮膜14を形成する。
Moreover, if the above-mentioned photosensitive semiconductive resin composition is used, the base layer 3 can be formed as a desired pattern without etching the base layer 3.
In order to form the base layer 3 in a desired pattern from the photosensitive semiconductive resin composition, first, as shown in FIG. 8A, the photosensitive semiconductive resin composition is formed on the metal support substrate 2. The base film 14 is formed by uniformly coating the surface by the same method as described above, and then drying the applied photosensitive semiconductive resin composition in the same manner as described above.

その後、この方法では、図8(b)に示すように、ベース皮膜14を、フォトマスク13を介して露光する。ネガ画像でパターンニングする場合には、図8(b)に示すように、半導電性層を形成しない部分には、遮光部分13aが対向し、半導電性層を形成する部分には、光透過部分13bが対向するように、フォトマスク13を配置して、露光する。
次いで、必要によりネガ画像を形成するために所定温度で加熱後、図8(c)に示すように、ベース皮膜14における遮光部分13aが対向していた未露光部分を、現像により除去する。現像は、例えば、現像液としてアルカリ現像液などを用いて、浸漬法またはスプレー法などが用いられる。これによって、ベース皮膜14が、所望のパターンに形成される。
Thereafter, in this method, the base film 14 is exposed through the photomask 13 as shown in FIG. In the case of patterning with a negative image, as shown in FIG. 8B, the light shielding portion 13a is opposed to the portion where the semiconductive layer is not formed, and the portion where the semiconductive layer is formed is light. The photomask 13 is arranged and exposed so that the transmissive portions 13b face each other.
Next, if necessary, after heating at a predetermined temperature to form a negative image, as shown in FIG. 8C, the unexposed part of the base film 14 where the light-shielding part 13a is opposed is removed by development. For the development, for example, an alkaline developer or the like is used as a developer, and an immersion method or a spray method is used. Thereby, the base film 14 is formed in a desired pattern.

なお、ポジ画像でパターンニングする場合には、図示しないが、上記した逆、すなわち、ベース層3を形成しない部分には、光透過部分13bが対向し、それ以外のベース層3を形成する部分には、遮光部分13aが対向するように、フォトマスク13を配置して、露光した後、必要によりポジ画像を形成するために所定温度で加熱後、現像する。
その後、図8(d)に示すように、感光性半導電性樹脂組成物が、イミド樹脂前駆体を含有する場合には、ベース皮膜14を、例えば、減圧下、250℃以上で加熱することにより、硬化(イミド化)させて、ベース層3を形成する。
In the case of patterning with a positive image, although not shown, the reverse of the above, that is, the portion where the base layer 3 is not formed is opposed to the light transmitting portion 13b and the other portions where the base layer 3 is formed. In this case, the photomask 13 is arranged so that the light-shielding portions 13a face each other, and after exposure, if necessary, it is heated at a predetermined temperature and then developed in order to form a positive image.
Thereafter, as shown in FIG. 8D, when the photosensitive semiconductive resin composition contains an imide resin precursor, the base film 14 is heated at, for example, 250 ° C. or higher under reduced pressure. The base layer 3 is formed by curing (imidization).

これによって、上記と同様に、ベース層3が、所望のパターンとして形成される。
その後、この方法では、上記と同様の方法により、ベース層3の導電性ポリマーをドーピングする。
また、ベース層3を樹脂層から形成する場合には、公知の方法に準拠すればよく、例えば、まず、図7(a)に示すように、ポリイミド(上記したイミド樹脂前駆体を含む。)、ポリアミドイミド、アクリル、ポリエーテルニトリル、ポリエーテルスルホン、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリ塩化ビニルなどの合成樹脂のワニスを調製して、そのワニスを、例えば、ロールコート法、グラビアコート法、スピンコート法、バーコート法など公知の塗布方法により、金属支持基板2の表面に均一に塗布し、乾燥後、必要により加熱硬化させて、樹脂層からなるベース層3を形成する。
Thereby, the base layer 3 is formed as a desired pattern in the same manner as described above.
Thereafter, in this method, the conductive polymer of the base layer 3 is doped by the same method as described above.
Moreover, when forming the base layer 3 from a resin layer, what is necessary is just to follow a well-known method, for example, first, as shown to Fig.7 (a), a polyimide (including the above-mentioned imide resin precursor). Synthetic resin varnish such as polyamide imide, acrylic, polyether nitrile, polyether sulfone, polyethylene terephthalate, polyethylene naphthalate, polyvinyl chloride, etc., and the varnish can be used, for example, roll coating method, gravure coating method, spin A base layer 3 made of a resin layer is formed by uniformly coating the surface of the metal supporting substrate 2 by a known coating method such as a coating method or a bar coating method, drying and then curing by heating as necessary.

そして、上記と同様の方法により、図7(b)に示すように、ベース層3の表面を、所望のパターンに対応してエッチングレジスト11で被覆し、図7(c)に示すように、エッチングレジスト11から露出するベース層3をエッチングにより除去した後、図7(d)に示すように、エッチングレジスト11を、エッチングまたは剥離により除去する。
これによって、金属支持基板2の上に、樹脂層からなるベース層3が、導体パターン4を積層可能な所望のパターンとして形成される。
Then, by the same method as described above, as shown in FIG. 7B, the surface of the base layer 3 is covered with an etching resist 11 corresponding to a desired pattern, and as shown in FIG. After the base layer 3 exposed from the etching resist 11 is removed by etching, the etching resist 11 is removed by etching or peeling as shown in FIG.
Thereby, the base layer 3 made of a resin layer is formed on the metal support substrate 2 as a desired pattern on which the conductor pattern 4 can be laminated.

また、上記したワニスに、感光剤を含有させれば、ベース層3をエッチングせずとも、ベース層3を所望のパターンとして形成することができる。なお、感光剤としては、上記と同様の感光剤が挙げられる。
例えば、感光剤を含むポリイミド前駆体(以下、感光性ポリアミック酸樹脂という。)のワニスを用いる場合には、図8(a)に示すように、まず、感光性ポリアミック酸樹脂のワニスを、金属支持基板2の表面に、上記と同様の方法により、均一に塗布し、次いで、塗布されたワニスを、上記と同様に、乾燥して、ベース皮膜14を形成する。
Further, if the above varnish contains a photosensitizer, the base layer 3 can be formed as a desired pattern without etching the base layer 3. Examples of the photosensitive agent include the same photosensitive agents as described above.
For example, when using a varnish of a polyimide precursor containing a photosensitizer (hereinafter referred to as photosensitive polyamic acid resin), first, as shown in FIG. The base film 14 is formed by uniformly coating the surface of the support substrate 2 by the same method as described above, and then drying the applied varnish in the same manner as described above.

次いで、図8(b)に示すように、上記と同様の方法により、ベース皮膜14を、フォトマスク13を介して露光した後、必要により所定温度で加熱後、図8(c)に示すように、上記と同様の方法により、現像により除去する。
その後、図8(d)に示すように、ベース皮膜14を、例えば、減圧下、250℃以上で加熱することにより、硬化(イミド化)させて、ベース層3を形成する。
Next, as shown in FIG. 8 (b), the base film 14 is exposed through the photomask 13 by the same method as described above, and then heated at a predetermined temperature as necessary, as shown in FIG. 8 (c). Then, it is removed by development in the same manner as described above.
Thereafter, as shown in FIG. 8D, the base film 14 is cured (imidized) by heating at 250 ° C. or higher, for example, under reduced pressure to form the base layer 3.

これによって、上記と同様に、ベース層3が、所望のパターンとして形成される。
また、このようにして形成されるベース層3の厚みは、例えば、5〜20μm、好ましくは、8〜15μmである。
次いで、この方法では、図6(c)に示すように、ベース層3の上に、導体パターン4を形成する。導体パターン4は、例えば、上記と同様の導体箔からなり、好ましくは、銅箔からなる。また、導体パターン4を形成するには、ベース層3の表面に、例えば、サブトラクティブ法、アディティブ法などの公知のパターンニング法によって、導体パターン4を、上記した端子部6および配線7が一体的に形成される配線回路パターンとして形成する。
Thereby, the base layer 3 is formed as a desired pattern in the same manner as described above.
Moreover, the thickness of the base layer 3 formed in this way is 5-20 micrometers, for example, Preferably, it is 8-15 micrometers.
Next, in this method, the conductor pattern 4 is formed on the base layer 3 as shown in FIG. The conductor pattern 4 is made of, for example, the same conductor foil as described above, and preferably made of copper foil. In order to form the conductor pattern 4, the above-described terminal portion 6 and the wiring 7 are integrally formed on the surface of the base layer 3 by a known patterning method such as a subtractive method or an additive method. It is formed as a wiring circuit pattern formed automatically.

サブトラクティブ法では、まず、ベース層3の全面に、必要により接着剤層を介して導体を積層し、次いで、この導体の上に、配線回路パターンと同一パターンのエッチングレジストを形成し、このエッチングレジストをレジストとして、導体をエッチングして導体パターン4を形成し、その後に、エッチングレジストを除去する。
また、アディティブ法では、まず、ベース層3の全面に、導体薄膜からなる種膜を形成し、次いで、この種膜の表面に、配線回路パターンと逆パターンでめっきレジストを形成した後、めっきレジストから露出する種膜の表面に、電解めっきにより、配線回路パターンとして導体パターン4を形成し、その後に、めっきレジストおよびそのめっきレジストが積層されていた部分の種膜を除去する。
In the subtractive method, first, a conductor is laminated on the entire surface of the base layer 3 with an adhesive layer if necessary, and then an etching resist having the same pattern as the wiring circuit pattern is formed on the conductor. Using the resist as a resist, the conductor is etched to form the conductor pattern 4, and then the etching resist is removed.
In the additive method, first, a seed film made of a conductive thin film is formed on the entire surface of the base layer 3, and then a plating resist is formed on the surface of the seed film in a pattern opposite to the wiring circuit pattern. A conductive pattern 4 is formed as a wiring circuit pattern by electrolytic plating on the surface of the seed film exposed from the above, and thereafter, the plating resist and the seed film where the plating resist was laminated are removed.

このようにして形成される導体パターン4では、その厚みが、5〜20μm、好ましくは、5〜15μmである。
次に、この方法では、図6(d)に示すように、カバー層5を、ベース層3の上に、導体パターン4を被覆し、かつ、開口部9が形成される所望のパターンとして、形成する。
カバー層5は、半導電性層または樹脂層から形成する。すなわち、カバー層5は、ベース層3を半導電性層から形成しない場合には、必ず半導電性層から形成し、ベース層3を半導電性層から形成する場合には、その目的および用途により、半導電性層または樹脂層から適宜選択して形成する。
The conductor pattern 4 thus formed has a thickness of 5 to 20 μm, preferably 5 to 15 μm.
Next, in this method, as shown in FIG. 6D, the cover layer 5 is covered with the conductor pattern 4 on the base layer 3, and the desired pattern in which the opening 9 is formed is as follows. Form.
The cover layer 5 is formed from a semiconductive layer or a resin layer. That is, when the base layer 3 is not formed from a semiconductive layer, the cover layer 5 is always formed from a semiconductive layer, and when the base layer 3 is formed from a semiconductive layer, its purpose and use Thus, it is formed by appropriately selecting from a semiconductive layer or a resin layer.

カバー層5を半導電性層から形成する場合には、例えば、まず、図9(a)に示すように、上記した半導電性樹脂組成物を、導体パターン4を被覆するように、導体パターン4から露出するベース層3、および、ベース層3から露出する金属支持基板2の表面に、上記と同様の方法で、均一に塗布し、乾燥後、必要により加熱硬化させて、半導電性層からなるカバー層5を形成する。   When the cover layer 5 is formed of a semiconductive layer, for example, first, as shown in FIG. 9A, the above-described semiconductive resin composition is coated with the conductor pattern 4 so as to cover the conductor pattern 4. The base layer 3 exposed from 4 and the surface of the metal support substrate 2 exposed from the base layer 3 are uniformly coated by the same method as described above, dried, and then heat-cured as necessary, to form a semiconductive layer. A cover layer 5 is formed.

そして、上記と同様の方法により、図9(b)に示すように、カバー層5の表面を、所望のパターンに対応してエッチングレジスト11で被覆し、図9(c)に示すように、エッチングレジスト11から露出するカバー層5をエッチングにより除去した後、図9(d)に示すように、エッチングレジスト11を、エッチングまたは剥離により除去する。
これによって、ベース層3の上に、半導電性層からなるカバー層5が、導体パターン4を被覆し、かつ、開口部9が形成される所望のパターンとして形成される。
Then, by the same method as described above, as shown in FIG. 9B, the surface of the cover layer 5 is covered with an etching resist 11 corresponding to a desired pattern, and as shown in FIG. After the cover layer 5 exposed from the etching resist 11 is removed by etching, the etching resist 11 is removed by etching or peeling as shown in FIG.
As a result, the cover layer 5 made of a semiconductive layer is formed on the base layer 3 as a desired pattern that covers the conductor pattern 4 and in which the opening 9 is formed.

その後、この方法では、上記した半導電性層10の導電性ポリマーのドーピングと同様にして、カバー層5の導電性ポリマーをドーピングする。
上記のように導電性ポリマーをドーピングすれば、カバー層5には、ドーピング剤が、カバー層5の厚み(後述)を100%としたときに、カバー層5の表面から、例えば、4%以上、通常、10%以下の深さにわたって浸透される。より具体的には、カバー層5には、ドーピング剤が、カバー層5の表面から、例えば、0.2μm以上、好ましくは、0.5μm以上、通常、1.5μm以下の深さにわたって浸透される。
Thereafter, in this method, the conductive polymer of the cover layer 5 is doped in the same manner as the conductive polymer doping of the semiconductive layer 10 described above.
If the conductive polymer is doped as described above, the doping agent in the cover layer 5 is, for example, 4% or more from the surface of the cover layer 5 when the thickness of the cover layer 5 (described later) is 100%. Usually, it penetrates over a depth of 10% or less. More specifically, the dopant is infiltrated into the cover layer 5 from the surface of the cover layer 5 over a depth of, for example, 0.2 μm or more, preferably 0.5 μm or more, usually 1.5 μm or less. The

上記したカバー層5の導電性ポリマーのドーピングにより、カバー層5の導電性ポリマーに導電性が付与される。
また、導電性ポリマーがドーピングされた、半導電性層(カバー層5)の表面抵抗値は、例えば、105〜1012Ω/□、好ましくは、106〜1011Ω/□である。半導電性層(カバー層5)の表面抵抗値が、これより小さいと、実装された電子部品の誤動作を生じる場合があり、また、これより大きいと、静電気の帯電を有効に除去できない場合がある。
Conductivity is imparted to the conductive polymer of the cover layer 5 by doping the conductive polymer of the cover layer 5 described above.
Further, the surface resistance value of the semiconductive layer (cover layer 5) doped with the conductive polymer is, for example, 10 5 to 10 12 Ω / □, preferably 10 6 to 10 11 Ω / □. If the surface resistance value of the semiconductive layer (cover layer 5) is smaller than this, the mounted electronic component may malfunction, and if larger than this, the electrostatic charge may not be effectively removed. is there.

また、上記と同様に、感光性半導電性樹脂組成物を用いれば、カバー層5をエッチングせずとも、カバー層5を所望のパターンとして形成することができる。
感光性半導電性樹脂組成物から、所望のパターンでカバー層5を形成するには、図10(a)に示すように、まず、感光性半導電性樹脂組成物を、導体パターン4を被覆するように、導体パターン4から露出するベース層3、および、ベース層3から露出する金属支持基板2の表面に、上記と同様の方法により、均一に塗布し、次いで、塗布された感光性半導電性樹脂組成物を、上記と同様に、乾燥して、カバー皮膜15を形成する。
Similarly to the above, when the photosensitive semiconductive resin composition is used, the cover layer 5 can be formed as a desired pattern without etching the cover layer 5.
In order to form the cover layer 5 in a desired pattern from the photosensitive semiconductive resin composition, first, as shown in FIG. 10 (a), the photosensitive semiconductive resin composition is coated with the conductor pattern 4. As described above, the surface of the base layer 3 exposed from the conductor pattern 4 and the surface of the metal supporting substrate 2 exposed from the base layer 3 are uniformly coated by the same method as described above, and then the coated photosensitive semi-conductor The conductive resin composition is dried in the same manner as described above to form the cover film 15.

次いで、図10(b)に示すように、カバー皮膜15を、フォトマスク13を介して露光する。例えば、ネガ画像でパターンニングする場合には、図10(b)に示すように、カバー層5を形成しない部分には、遮光部分13aが対向し、それ以外のカバー層5を形成する部分には、光透過部分13bが対向するように、フォトマスク13を配置して、露光する。   Next, as shown in FIG. 10B, the cover film 15 is exposed through the photomask 13. For example, in the case of patterning with a negative image, as shown in FIG. 10B, the light shielding portion 13a is opposed to the portion where the cover layer 5 is not formed, and the other portions where the cover layer 5 is formed. , The photomask 13 is arranged and exposed so that the light transmission portions 13b face each other.

次いで、必要によりネガ画像を形成するために所定温度で加熱後、図10(c)に示すように、カバー皮膜15における遮光部分13aが対向していた未露光部分を、上記と同様の方法で、現像により除去する。
なお、ポジ画像でパターンニングする場合には、図示しないが、上記した逆、すなわち、カバー層5を形成しない部分には、光透過部分13bが対向し、それ以外のカバー層5を形成する部分には、遮光部分13aが対向するように、フォトマスク13を配置して、露光した後、必要によりポジ画像を形成するために所定温度で加熱後、現像する。
Then, if necessary, after heating at a predetermined temperature to form a negative image, as shown in FIG. 10C, the unexposed portion of the cover film 15 where the light-shielding portion 13a is opposed is treated in the same manner as described above. And removed by development.
In the case of patterning with a positive image, although not shown in the drawing, the reverse of the above, that is, the part where the cover layer 5 is not formed is opposed to the light transmitting part 13b and the other part where the cover layer 5 is formed. In this case, the photomask 13 is arranged so that the light-shielding portions 13a face each other, and after exposure, if necessary, it is heated at a predetermined temperature and then developed in order to form a positive image.

その後、図10(d)に示すように、感光性半導電性樹脂組成物が、イミド樹脂前駆体を含有する場合には、カバー皮膜15を、例えば、減圧下、250℃以上で加熱することにより、硬化(イミド化)させて、カバー層5を形成する。
これによって、上記と同様に、ベース層3の上に、半導電性層からなるカバー層5が、導体パターン4を被覆し、かつ、開口部9が形成される所望のパターンとして形成される(図6(d))。
Thereafter, as shown in FIG. 10 (d), when the photosensitive semiconductive resin composition contains an imide resin precursor, the cover film 15 is heated at, for example, 250 ° C. or higher under reduced pressure. The cover layer 5 is formed by curing (imidization).
Thus, similarly to the above, the cover layer 5 made of a semiconductive layer is formed on the base layer 3 as a desired pattern that covers the conductor pattern 4 and in which the opening 9 is formed ( FIG. 6 (d)).

その後、この方法では、上記と同様の方法により、カバー層5の導電性ポリマーをドーピングする。
また、カバー層5を樹脂層から形成する場合には、公知の方法に準拠すればよく、例えば、まず、図9(a)に示すように、上記と同様の樹脂層を形成するための合成樹脂のワニスを調製して、そのワニスを、上記と同様の方法により、導体パターン4を被覆するように、導体パターン4から露出するベース層3、および、ベース層3から露出する金属支持基板2の表面に均一に塗布し、乾燥後、必要により加熱硬化させて、樹脂層からなるカバー層5を形成する。
Thereafter, in this method, the conductive polymer of the cover layer 5 is doped by the same method as described above.
Moreover, when forming the cover layer 5 from a resin layer, what is necessary is just to follow a well-known method, for example, first, as shown to Fig.9 (a), the synthesis | combination for forming the same resin layer as the above is shown. A resin varnish is prepared, and the varnish is exposed by the same method as described above so that the conductor pattern 4 is covered, and the base layer 3 exposed from the conductor pattern 4 and the metal support substrate 2 exposed from the base layer 3. The cover layer 5 made of a resin layer is formed by uniformly applying to the surface of the substrate, drying and then heat-curing as necessary.

そして、上記と同様の方法により、図9(b)に示すように、カバー層5の表面を、所望のパターンに対応してエッチングレジスト11で被覆し、図9(c)に示すように、エッチングレジスト11から露出するカバー層5をエッチングにより除去した後、図9(d)に示すように、エッチングレジスト11を、エッチングまたは剥離により除去する。
これによって、ベース層3の上に、樹脂層からなるカバー層5が、導体パターン4を被覆し、かつ、開口部9が形成される所望のパターンとして形成される(図6(d)参照)。
Then, by the same method as described above, as shown in FIG. 9B, the surface of the cover layer 5 is covered with an etching resist 11 corresponding to a desired pattern, and as shown in FIG. After the cover layer 5 exposed from the etching resist 11 is removed by etching, the etching resist 11 is removed by etching or peeling as shown in FIG.
As a result, the cover layer 5 made of a resin layer is formed on the base layer 3 as a desired pattern that covers the conductor pattern 4 and the opening 9 is formed (see FIG. 6D). .

また、上記したワニスに、感光剤を含有させれば、カバー層5をエッチングせずとも、カバー層5を所望のパターンとして形成することができる。なお、感光剤としては、上記と同様の感光剤が挙げられる。
例えば、感光剤を含むポリイミド前駆体(感光性ポリアミック酸樹脂)のワニスを用いる場合には、図10(a)に示すように、まず、感光性ポリアミック酸樹脂のワニスを、導体パターン4を被覆するように、導体パターン4から露出するベース層3、および、ベース層3から露出する金属支持基板2の表面に、上記と同様の方法により、均一に塗布し、次いで、塗布されたワニスを、上記と同様に、乾燥して、カバー皮膜15を形成する。
Further, if the above-described varnish contains a photosensitive agent, the cover layer 5 can be formed as a desired pattern without etching the cover layer 5. Examples of the photosensitive agent include the same photosensitive agents as described above.
For example, when a varnish of a polyimide precursor (photosensitive polyamic acid resin) containing a photosensitizer is used, first, a conductive polyamic acid resin varnish is coated with a conductive pattern 4 as shown in FIG. The base layer 3 exposed from the conductor pattern 4 and the surface of the metal supporting substrate 2 exposed from the base layer 3 are uniformly applied by the same method as described above, and then the applied varnish is In the same manner as described above, the cover film 15 is formed by drying.

次いで、図10(b)に示すように、上記と同様の方法により、カバー皮膜15を、フォトマスク13を介して露光した後、必要により所定温度で加熱後、図10(c)に示すように、上記と同様の方法により、現像により除去する。
その後、図10(d)に示すように、カバー皮膜15を、例えば、減圧下、250℃以上で加熱することにより、硬化(イミド化)させて、カバー層5を形成する。
Next, as shown in FIG. 10 (b), the cover film 15 is exposed through the photomask 13 by the same method as described above, and then heated at a predetermined temperature as necessary, as shown in FIG. 10 (c). Then, it is removed by development in the same manner as described above.
Thereafter, as shown in FIG. 10 (d), the cover film 15 is cured (imidized), for example, by heating at 250 ° C. or higher under reduced pressure to form the cover layer 5.

これによって、上記と同様に、カバー層5が、所望のパターンとして形成される(図6(d))。
また、このようにして形成されるカバー層5の厚みは、例えば、2〜10μm、好ましくは、3〜7μmである。
そして、この回路付サスペンション基板1は、その後、金属支持基板2を、化学エッチングによって切り抜いて、ジンバル8を形成するとともに、外形加工することにより、形成される。なお、端子部6の表面には、必要に応じて、金やニッケルからなるめっき層が、電解めっきまたは無電解めっきにより形成される。
As a result, the cover layer 5 is formed as a desired pattern in the same manner as described above (FIG. 6D).
The cover layer 5 thus formed has a thickness of, for example, 2 to 10 μm, or preferably 3 to 7 μm.
Then, the suspension board with circuit 1 is formed by cutting out the metal supporting board 2 by chemical etching to form the gimbal 8 and processing the outer shape. Note that a plating layer made of gold or nickel is formed on the surface of the terminal portion 6 by electrolytic plating or electroless plating, as necessary.

そして、この回路付サスペンション基板1では、高温および高湿雰囲気下における、回路付サスペンション基板1の表面抵抗の安定性を確保しつつ、導電性ポリマーが脱離しにくいので、実装する電子部品に損傷を与えることを防止しながら、静電気の帯電を有効に除去して、実装する電子部品の静電破壊を確実に防止することができる。しかも、この回路付サスペンション基板1では、ベース層3および/またはカバー層5が半導電性層であるため、カバー層5の表面に、さらに半導電性層10を形成する必要がなく、製造コストの低減を図ることができる。   In the suspension board with circuit 1, the conductive polymer is difficult to be detached while ensuring the stability of the surface resistance of the suspension board with circuit 1 under high temperature and high humidity atmosphere. It is possible to effectively remove the static charge while preventing the electrostatic damage of the electronic component to be mounted. Moreover, in the suspension board with circuit 1, since the base layer 3 and / or the cover layer 5 are semiconductive layers, it is not necessary to further form the semiconductive layer 10 on the surface of the cover layer 5. Can be reduced.

なお、上記の回路付サスペンション基板1では、ベース層3および/またはカバー層5の少なくともいずれか一方が、半導電性層であればよく、すなわち、上記した回路付サスペンション基板1は、ベース層3およびカバー層5がともに半導電性層である態様、ベース層3が半導電性層でありカバー層5が絶縁層である態様、ベース層3が絶縁層でありカバー層5が半導電性層である態様の、3つの態様が含まれる。この回路付サスペンション基板1では、これらのうち、少なくともカバー層5が半導電性層である態様が好適である。   In the suspension board with circuit 1 described above, at least one of the base layer 3 and / or the cover layer 5 may be a semiconductive layer, that is, the suspension board with circuit 1 described above is provided with the base layer 3. And the cover layer 5 are both semiconductive layers, the base layer 3 is a semiconductive layer and the cover layer 5 is an insulating layer, and the base layer 3 is an insulating layer and the cover layer 5 is a semiconductive layer. Three embodiments of the embodiment are included. In the suspension board with circuit 1, an embodiment in which at least the cover layer 5 is a semiconductive layer is preferable.

また、上記の説明では、本発明の配線回路基板を、回路付サスペンション基板1を例示して説明したが、本発明の配線回路基板には、片面フレキシブル配線回路基板、両面フレキシブル配線回路基板、さらには、多層フレキシブル配線回路基板などが含まれる。
例えば、図11に示す片面フレキシブル配線回路基板21では、ベース層3、導体パターン4およびカバー層5が順次積層されており、カバー層5が開口されることにより、導体パターン4の露出部分が端子部6として形成されている。そして、半導電性層10が、端子部6の表面を除くカバー層5の表面に形成されている(但し、端子部6を囲むカバー層5の開口部9の内周側面および端子部6の周縁部には、半導電性層10が形成されている。また、カバー層5の側面には、半導電性層10が形成されていない。)。
In the above description, the wired circuit board of the present invention has been described by exemplifying the suspension board with circuit 1. However, the wired circuit board of the present invention includes a single-sided flexible wired circuit board, a double-sided flexible wired circuit board, Includes a multilayer flexible printed circuit board.
For example, in the single-sided flexible printed circuit board 21 shown in FIG. 11, the base layer 3, the conductor pattern 4, and the cover layer 5 are sequentially laminated. Part 6 is formed. The semiconductive layer 10 is formed on the surface of the cover layer 5 except the surface of the terminal portion 6 (however, the inner peripheral side surface of the opening 9 of the cover layer 5 surrounding the terminal portion 6 and the terminal portion 6). The semiconductive layer 10 is formed on the peripheral edge, and the semiconductive layer 10 is not formed on the side surface of the cover layer 5).

また、例えば、図12に示す片面フレキシブル配線回路基板31では、ベース層3、導体パターン4およびカバー層5が順次積層されており、カバー層5が開口されることにより、導体パターン4の露出部分として端子部6が形成されている。そして、この片面フレキシブル配線回路基板31では、ベース層3およびカバー層5の少なくともいずれか一方が、半導電性層から形成されている。   For example, in the single-sided flexible printed circuit board 31 shown in FIG. 12, the base layer 3, the conductor pattern 4, and the cover layer 5 are sequentially stacked, and the exposed portion of the conductor pattern 4 is formed by opening the cover layer 5. As shown in FIG. In the single-sided flexible printed circuit board 31, at least one of the base layer 3 and the cover layer 5 is formed of a semiconductive layer.

以下に実施例および比較例を示し、本発明をさらに具体的に説明するが、本発明は、何ら実施例および比較例に限定されることはない。
合成例1(ポリアミック酸樹脂の合成)
撹拌機および温度計を備えた1Lのセパラブルフラスコに、p−フェニレンジアミン27.6g(0.25mol)と4,4’−ジアミノジフェニルエーテル9.0g(0.05mol)を入れ、N−メチル−2−ピロリドン(NMP)767gを添加して撹拌し、p−フェニレンジアミンと4,4’−ジアミノジフェニルエーテルを溶解させた。
Hereinafter, the present invention will be described more specifically with reference to examples and comparative examples. However, the present invention is not limited to the examples and comparative examples.
Synthesis Example 1 (Synthesis of polyamic acid resin)
In a 1 L separable flask equipped with a stirrer and a thermometer, 27.6 g (0.25 mol) of p-phenylenediamine and 9.0 g (0.05 mol) of 4,4′-diaminodiphenyl ether were placed, and N-methyl- 767 g of 2-pyrrolidone (NMP) was added and stirred to dissolve p-phenylenediamine and 4,4′-diaminodiphenyl ether.

これに、3,3’,4,4’−ビフェニルテトラカルボン酸二無水物88.3g(0.3mol)を徐々に添加し、30℃以下の温度で2時間撹拌を続け、濃度14重量%のポリアミック酸樹脂の溶液を得た。なお、この溶液の30℃での粘度は500Pa・sであった。
実施例1(カバー層の表面に半導電性層を備える回路付サスペンション基板)
ステンレス箔からなる金属支持基板の上に、ポリイミドからなるベース層、銅箔からなる導体パターン、ポリイミドからなるカバー層が、順次積層されてなる回路付サスペンション基板を用意した(図4(a)参照)。なお、カバー層には、開口部が形成されており、その開口部から露出する導体パターンの露出部分が端子部とされている。
To this, 88.3 g (0.3 mol) of 3,3 ′, 4,4′-biphenyltetracarboxylic dianhydride was gradually added, and stirring was continued for 2 hours at a temperature of 30 ° C. or less. A solution of the polyamic acid resin was obtained. The viscosity of this solution at 30 ° C. was 500 Pa · s.
Example 1 (Suspension board with circuit provided with a semiconductive layer on the surface of the cover layer)
A suspension board with circuit was prepared in which a base layer made of polyimide, a conductor pattern made of copper foil, and a cover layer made of polyimide were sequentially laminated on a metal supporting board made of stainless steel foil (see FIG. 4A). ). Note that an opening is formed in the cover layer, and an exposed portion of the conductor pattern exposed from the opening serves as a terminal portion.

別途、可溶性ポリアニリン(還元体)5gおよび還元剤としてフェニルヒドラジン1.5gをN―メチル―2―ピロリドン(NMP)45gに添加して撹拌し、ポリアニリンNMP溶液を調製した。
合成例1で得られたポリアミック酸樹脂の溶液10gに、感光剤(ニフェジピン0.42gとアセチル体0.28g)を添加して撹拌し、さらに、上記ポリアニリンNMP溶液2.8gを添加して撹拌し、ポリアニリンが均一に溶解した感光性半導電性樹脂組成物を得た。
Separately, 5 g of soluble polyaniline (reduced form) and 1.5 g of phenylhydrazine as a reducing agent were added to 45 g of N-methyl-2-pyrrolidone (NMP) and stirred to prepare a polyaniline NMP solution.
To 10 g of the polyamic acid resin solution obtained in Synthesis Example 1, a photosensitizer (0.42 g of nifedipine and 0.28 g of acetyl compound) was added and stirred, and further, 2.8 g of the polyaniline NMP solution was added and stirred. Thus, a photosensitive semiconductive resin composition in which polyaniline was uniformly dissolved was obtained.

この感光性半導電性樹脂組成物を、上記回路付サスペンション基板の、端子部の表面を含むカバー層の表面、および、カバー層およびベース層から露出する金属支持基板の表面に、スピンコーターを用いて均一に塗布し、90℃で10分間加熱することより、厚み7μmの皮膜を形成した(図4(b)参照)。
次いで、フォトマスクを介して、露光量700mJ/cm2にて、紫外線を露光し(図4(c)参照)、180℃で10分間露光後加熱した後、現像することにより、皮膜をネガ型画像でパターンニングした(図4(d)参照)。
A spin coater is used for the photosensitive semiconductive resin composition on the surface of the cover layer including the surface of the terminal portion of the suspension board with circuit and the surface of the metal supporting substrate exposed from the cover layer and the base layer. The film was uniformly applied and heated at 90 ° C. for 10 minutes to form a 7 μm-thick film (see FIG. 4B).
Next, ultraviolet rays are exposed through a photomask at an exposure amount of 700 mJ / cm 2 (see FIG. 4 (c)), and after exposure at 180 ° C. for 10 minutes, heating is performed, and then the coating is negative. Patterned with an image (see FIG. 4D).

その後、1.33Paに減圧した状態で、385℃で加熱して、イミド化して、カバー層の表面に半導電性層を形成した(図4(e)参照)。なお、この半導電性層の厚みは、5μmであった。
その後、この回路付サスペンション基板を、p−トルエンスルホン酸ノボラック樹脂(ドーピング剤)の20重量%水溶液に浸漬し、120℃、10MPaで、2時間処理して、半導電性層のポリアニリンに導電性を付与した。
Then, in a state where the pressure was reduced to 1.33 Pa, the mixture was heated at 385 ° C. to imidize to form a semiconductive layer on the surface of the cover layer (see FIG. 4E). The semiconductive layer had a thickness of 5 μm.
Thereafter, this suspension board with circuit is immersed in a 20% by weight aqueous solution of p-toluenesulfonic acid novolak resin (doping agent), treated at 120 ° C. and 10 MPa for 2 hours, and conductive to the polyaniline of the semiconductive layer. Was granted.

なお、上記した回路付サスペンション基板のドーピング剤水溶液への浸漬後、別途、FIB(微細機械加工)−マイクロサンプリング法により、試験片を得た。得られた試験片から、半導電性層の断面薄膜試料を作製し、これをEDX(エネルギー分散X線)分析したところ、半導電性層には、ドーピング剤に由来する硫黄(S)元素が、半導電性層の表面から0.5μmの深さにわたって検出された。   In addition, after the above-described suspension board with circuit was immersed in a doping agent aqueous solution, a test piece was separately obtained by FIB (micromachining) -microsampling method. When a cross-sectional thin film sample of the semiconductive layer was prepared from the obtained test piece and analyzed by EDX (energy dispersive X-ray), the semiconductive layer contained sulfur (S) element derived from the doping agent. , Detected over a depth of 0.5 μm from the surface of the semiconductive layer.

その後、金属支持基板を、化学エッチングによって切り抜いて、ジンバルを形成するとともに、外形加工することにより、半導電性層が、カバー層の表面に形成された回路付サスペンション基板を得た。
得られた回路付サスペンション基板は、半導電性層の初期の表面抵抗値が、2.5×1010Ω/□であった。
Thereafter, the metal support substrate was cut out by chemical etching to form a gimbal and was subjected to outer shape processing to obtain a suspension board with circuit in which a semiconductive layer was formed on the surface of the cover layer.
The obtained suspension board with circuit had an initial surface resistance of the semiconductive layer of 2.5 × 10 10 Ω / □.

その後、得られた回路付サスペンション基板を、85℃、湿度85%の雰囲気下で、168時間放置したときの、半導電性層の表面抵抗値を測定したところ、3.0×1010Ω/□であった。
実施例2(半導電性層からなるカバー層を備える回路付サスペンション基板)
厚み20μmのステンレス箔からなる金属支持基板を用意して(図6(a)参照)、その金属支持基板の上に、感光性ポリアミック酸樹脂のワニスを均一に塗布し、次いで、塗布されたワニスを、90℃で15分加熱することにより、ベース皮膜を形成した(図8(a)参照)。
Thereafter, the surface resistance of the semiconductive layer when the obtained suspension board with circuit was allowed to stand for 168 hours in an atmosphere of 85 ° C. and humidity of 85% was 3.0 × 10 10 Ω / It was □.
Example 2 (Suspension board with circuit provided with a cover layer made of a semiconductive layer)
A metal support substrate made of a stainless steel foil having a thickness of 20 μm was prepared (see FIG. 6A), and a varnish of photosensitive polyamic acid resin was uniformly applied on the metal support substrate, and then the applied varnish Was heated at 90 ° C. for 15 minutes to form a base film (see FIG. 8A).

その後、そのベース皮膜を、フォトマスクを介して、700mJ/cm2で露光させ(図8(b)参照)、190℃で10分加熱した後、アルカリ現像液を用いて現像した(図8(c)参照)。その後、1.33Paに減圧した状態で、385℃で硬化させることにより、絶縁層からなる厚み10μmのベース層を、所望のパターンで形成した(図8(d)、図6(b)参照)。 Thereafter, the base film was exposed at 700 mJ / cm 2 through a photomask (see FIG. 8B), heated at 190 ° C. for 10 minutes, and then developed using an alkali developer (FIG. 8 ( c)). Thereafter, the base layer having a thickness of 10 μm made of an insulating layer was formed in a desired pattern by curing at 385 ° C. under a reduced pressure of 1.33 Pa (see FIGS. 8D and 6B). .

次いで、銅箔からなる厚み10μmの導体パターンを、アディティブ法により形成した(図6(c)参照)。
別途、可溶性ポリアニリン(還元体)5gおよび還元剤としてN,N−ジベンジルヒドロキシルアミン4gをN―メチル―2―ピロリドン(NMP)45gに添加して撹拌し、ポリアニリンNMP溶液を調製した。
Next, a 10 μm thick conductor pattern made of copper foil was formed by an additive method (see FIG. 6C).
Separately, 5 g of soluble polyaniline (reduced form) and 4 g of N, N-dibenzylhydroxylamine as a reducing agent were added to 45 g of N-methyl-2-pyrrolidone (NMP) and stirred to prepare a polyaniline NMP solution.

次いで、合成例1で得られたポリアミック酸樹脂の溶液10gに、感光剤(N−メチル体0.24gおよびニフェジピン0.35g)を添加して撹拌し、さらに、上記ポリアニリンNMP溶液2.8gを添加して撹拌して、感光性半導電性樹脂組成物を得た。
次いで、上記した感光性半導電性樹脂組成物を、導体パターンを被覆するように、金属支持基板から露出するベース層およびベース層から露出する金属支持基板の表面に、スピンコーターを用いて均一に塗布し、90℃で10分加熱することにより、厚み7μmのカバー皮膜を形成した(図10(a)参照)。
Next, a photosensitizer (N-methyl derivative 0.24 g and nifedipine 0.35 g) was added to 10 g of the polyamic acid resin solution obtained in Synthesis Example 1 and stirred. Further, 2.8 g of the polyaniline NMP solution was added. The mixture was added and stirred to obtain a photosensitive semiconductive resin composition.
Next, the photosensitive semiconductive resin composition described above is uniformly applied to the base layer exposed from the metal support substrate and the surface of the metal support substrate exposed from the base layer using a spin coater so as to cover the conductor pattern. This was applied and heated at 90 ° C. for 10 minutes to form a cover film having a thickness of 7 μm (see FIG. 10A).

その後、そのカバー皮膜を、フォトマスクを介して、700mJ/cm2で露光させ(図10(b)参照)、180℃で10分加熱した後、アルカリ現像液を用いて現像することにより、カバー皮膜をネガ画像でパターンニングした(図10(c)参照)。その後、1.33Paに減圧した状態で、385℃で硬化させることにより、半導電性層からなるカバー層を、開口部が形成される所望のパターンで形成した(図10(d)、図6(d)参照)。なお、この半導電性層からなるカバー層の厚みは、5μmであった。 Thereafter, the cover film is exposed through a photomask at 700 mJ / cm 2 (see FIG. 10B), heated at 180 ° C. for 10 minutes, and then developed using an alkali developer, thereby covering the cover film. The film was patterned with a negative image (see FIG. 10C). Thereafter, the cover layer made of a semiconductive layer was formed in a desired pattern in which openings were formed by curing at 385 ° C. in a state where the pressure was reduced to 1.33 Pa (FIG. 10D, FIG. 6). (See (d)). The cover layer made of this semiconductive layer had a thickness of 5 μm.

その後、この回路付サスペンション基板を、β−ナフタレンスルホン酸ホルマリン縮合物(ドーピング剤)の30重量%水溶液に浸漬し、140℃、15MPaで、2時間処理して、カバー層のポリアニリンに導電性を付与した。
なお、上記した回路付サスペンション基板のドーピング剤水溶液への浸漬後、別途、FIB(微細機械加工)−マイクロサンプリング法により、試験片を得た。得られた試験片から、半導電性層(カバー層)の断面薄膜試料を作製し、これをEDX(エネルギー分散X線)分析したところ、半導電性層(カバー層)には、ドーピング剤に由来する硫黄(S)元素が、半導電性層(カバー層)の表面から0.5μmの深さにわたって検出された。
Thereafter, this suspension board with circuit is immersed in a 30% by weight aqueous solution of β-naphthalenesulfonic acid formalin condensate (doping agent) and treated at 140 ° C. and 15 MPa for 2 hours to make the polyaniline of the cover layer conductive. Granted.
In addition, after the above-described suspension board with circuit was immersed in a doping agent aqueous solution, a test piece was separately obtained by FIB (micromachining) -microsampling method. A cross-sectional thin film sample of a semiconductive layer (cover layer) was prepared from the obtained test piece, and this was analyzed by EDX (energy dispersive X-ray). As a result, the semiconductive layer (cover layer) contained a doping agent. The derived sulfur (S) element was detected over a depth of 0.5 μm from the surface of the semiconductive layer (cover layer).

その後、化学エッチングにより、金属支持基板を、化学エッチングによって切り抜いて、ジンバルを形成するとともに、外形加工することにより、ベース層が絶縁層からなり、カバー層が半導電性層からなる、回路付サスペンション基板を得た。
得られた半導電性層(カバー層)の初期の表面抵抗値は1.7×1010Ω/□であった。
Thereafter, the metal support substrate is cut out by chemical etching to form a gimbal, and the outer shape is processed so that the base layer is made of an insulating layer and the cover layer is made of a semiconductive layer. A substrate was obtained.
The initial surface resistance value of the obtained semiconductive layer (cover layer) was 1.7 × 10 10 Ω / □.

その後、得られた回路付サスペンション基板を、85℃、湿度85%の雰囲気下で、168時間放置したときの、半導電性層(カバー層)の表面抵抗値を測定したところ、2.5×1010Ω/□であった。
比較例1(カバー層の表面に半導電性層を備える回路付サスペンション基板)
実施例1における、回路付サスペンション基板のドーピング剤水溶液への浸漬において、120℃、10MPaの浸漬条件を、80℃、1MPaの浸漬条件に、変更した以外は、実施例1と同様にして回路付サスペンション基板を得た。
Thereafter, the surface resistance value of the semiconductive layer (cover layer) when the obtained suspension board with circuit was allowed to stand for 168 hours in an atmosphere of 85 ° C. and 85% humidity was 2.5 ×. 10 10 Ω / □.
Comparative Example 1 (Suspension board with circuit having a semiconductive layer on the surface of the cover layer)
In the immersion of the suspension board with circuit in the aqueous dopant solution in Example 1, the immersion condition at 120 ° C. and 10 MPa was changed to the immersion condition at 80 ° C. and 1 MPa, and the circuit attached was the same as in Example 1. A suspension board was obtained.

回路付サスペンション基板のドーピング剤水溶液への浸漬後、別途、FIB(微細機械加工)−マイクロサンプリング法により、試験片を得た。得られた試験片から、半導電性層の断面薄膜試料を作製し、これをEDX(エネルギー分散X線)分析したところ、半導電性層には、ドーピング剤に由来する硫黄(S)元素が、半導電性層の表面から0.05μmの深さにわたって検出された。なお、硫黄(S)元素は、半導電性層の表面から0.2μmおよび0.5μmの深さのところでは、ともに検出されなかった。   After immersion of the suspension board with circuit in the doping agent aqueous solution, a test piece was separately obtained by FIB (micromachining) -microsampling method. When a cross-sectional thin film sample of the semiconductive layer was prepared from the obtained test piece and analyzed by EDX (energy dispersive X-ray), the semiconductive layer contained sulfur (S) element derived from the doping agent. Detected over a depth of 0.05 μm from the surface of the semiconductive layer. Sulfur (S) element was not detected at the depths of 0.2 μm and 0.5 μm from the surface of the semiconductive layer.

この半導電性層の初期の表面抵抗値は2.5×1010Ω/□であった。
その後、得られた回路付サスペンション基板を、85℃、湿度85%の雰囲気下で、168時間放置したときの、表面抵抗値を測定したところ、1.0×1013Ω/□であった。
比較例2(半導電性層からなるカバー層を備える回路付サスペンション基板)
実施例2における、回路付サスペンション基板のドーピング剤水溶液への浸漬において、140℃、15MPaの浸漬条件を、80℃、1MPaの浸漬条件に、変更した以外は、実施例2と同様にして回路付サスペンション基板を得た。
The initial surface resistance of this semiconductive layer was 2.5 × 10 10 Ω / □.
Thereafter, when the obtained suspension board with circuit was allowed to stand for 168 hours in an atmosphere of 85 ° C. and 85% humidity, it was 1.0 × 10 13 Ω / □.
Comparative example 2 (suspension board with circuit provided with a cover layer made of a semiconductive layer)
In the immersion of the suspension board with circuit in the doping agent aqueous solution in Example 2, the immersion condition of 140 ° C. and 15 MPa was changed to the immersion condition of 80 ° C. and 1 MPa, and the circuit attached was the same as in Example 2. A suspension board was obtained.

回路付サスペンション基板のドーピング剤水溶液への浸漬後、別途、FIB(微細機械加工)−マイクロサンプリング法により、試験片を得た。得られた試験片から、半導電性層(カバー層)の断面薄膜試料を作製し、これをEDX(エネルギー分散X線)分析したところ、半導電性層(カバー層)には、ドーピング剤に由来する硫黄(S)元素が、半導電性層(カバー層)の表面から0.05μmの深さにわたって検出された。なお、硫黄(S)元素は、半導電性層(カバー層)の表面から0.2μmおよび0.5μmの深さのところでは、ともに検出されなかった。   After immersion of the suspension board with circuit in the doping agent aqueous solution, a test piece was separately obtained by FIB (micromachining) -microsampling method. A cross-sectional thin film sample of a semiconductive layer (cover layer) was prepared from the obtained test piece, and this was analyzed by EDX (energy dispersive X-ray). As a result, the semiconductive layer (cover layer) contained a doping agent. The derived sulfur (S) element was detected over a depth of 0.05 μm from the surface of the semiconductive layer (cover layer). Sulfur (S) element was not detected at the depths of 0.2 μm and 0.5 μm from the surface of the semiconductive layer (cover layer).

この半導電性層(カバー層)の初期の表面抵抗値は3.5×1010Ω/□であった。
その後、得られた回路付サスペンション基板を、85℃、湿度85%の雰囲気下で、168時間放置したときの、半導電性層(カバー層)の表面抵抗値を測定したところ、1.0×1013Ω/□であった。
The initial surface resistance value of this semiconductive layer (cover layer) was 3.5 × 10 10 Ω / □.
Thereafter, the surface resistance value of the semiconductive layer (cover layer) when the obtained suspension board with circuit was allowed to stand for 168 hours in an atmosphere of 85 ° C. and 85% humidity was found to be 1.0 × 10 13 Ω / □.

本発明の配線回路基板の一実施形態である回路付サスペンション基板を示す概略平面図である。It is a schematic plan view showing a suspension board with circuit which is an embodiment of the wired circuit board of the present invention. 図1に示す回路付サスペンション基板(カバー層の表面に半導電性層を備える形態)の長手方向に沿う部分断面図である。It is a fragmentary sectional view in alignment with the longitudinal direction of the suspension board | substrate with a circuit shown in FIG. 1 (form which is equipped with the semiconductive layer on the surface of a cover layer). 図2に示す回路付サスペンション基板において、半導電性樹脂組成物から半導電性層を形成する工程を示す、工程図であって、(a)は、回路付サスペンション基板を用意する工程、(b)は、端子部の表面を含むカバー層の表面、および、ベース層およびカバー層から露出する金属支持基板の表面に、半導電性層を形成する工程、(c)は、カバー層の表面を、エッチングレジストで被覆する工程、(d)は、エッチングレジストから露出する半導電性層を除去する工程、(e)は、エッチングレジストを除去する工程を示す。FIG. 3 is a process diagram showing a step of forming a semiconductive layer from a semiconductive resin composition in the suspension board with circuit shown in FIG. 2, wherein (a) is a step of preparing a suspension board with circuit; ) Forming a semiconductive layer on the surface of the cover layer including the surface of the terminal portion and on the surface of the metal supporting substrate exposed from the base layer and the cover layer, and (c) forming the surface of the cover layer. The step of coating with an etching resist, (d) shows the step of removing the semiconductive layer exposed from the etching resist, and (e) shows the step of removing the etching resist. 図2に示す回路付サスペンション基板において、感光性半導電性樹脂組成物から半導電性層を形成する工程を示す、工程図であって、(a)は、回路付サスペンション基板を用意する工程、(b)は、端子部の表面を含むカバー層の表面、および、ベース層およびカバー層から露出する金属支持基板の表面に、皮膜を形成する工程、(c)は、皮膜を、フォトマスクを介して露光する工程、(d)は、皮膜の未露光部分を、現像により除去する工程、(e)は、皮膜を硬化(イミド化)させる工程を示す。FIG. 3 is a process diagram showing a step of forming a semiconductive layer from a photosensitive semiconductive resin composition in the suspension board with circuit shown in FIG. 2, wherein (a) is a step of preparing a suspension board with circuit; (B) forming a film on the surface of the cover layer including the surface of the terminal portion and on the surface of the metal supporting substrate exposed from the base layer and the cover layer, and (c) forming a film with a photomask (D) shows the process of removing the unexposed part of a film | membrane by image development, (e) shows the process of hardening | curing (imidating) a film | membrane. 本発明の配線回路基板の他の実施形態である回路付サスペンション基板(半導電性層からなるカバー層を備える形態)の長手方向に沿う部分断面図である。It is a fragmentary sectional view in alignment with the longitudinal direction of the suspension board | substrate with a circuit (form provided with the cover layer which consists of a semiconductive layer) which is other embodiment of the wired circuit board of this invention. 図5に示す回路付サスペンション基板の製造方法を説明するための工程図であって、(a)は、金属支持基板を用意する工程、(b)は、金属支持基板の上にベース層を所望のパターンとして形成する工程、(c)は、ベース層の上に導体パターンを形成する工程、(d)は、ベース層の上にカバー層を所望のパターンとして形成する工程を示す。FIGS. 6A and 6B are process diagrams for explaining a manufacturing method of the suspension board with circuit shown in FIG. 5, in which FIG. 5A is a process for preparing a metal support board, and FIG. (C) shows a step of forming a conductor pattern on the base layer, and (d) shows a step of forming a cover layer as a desired pattern on the base layer. 図6に示す回路付サスペンション基板の製造方法において、(b)金属支持基板の上にベース層を所望のパターンとして形成する工程、を説明するための工程図であって、(a)は、金属支持基板の表面にベース層を形成する工程、(b)は、ベース層の表面をエッチングレジストで被覆する工程、(c)は、エッチングレジストから露出するベース層をエッチングする工程、(d)は、エッチングレジストを除去する工程を示す。FIG. 7 is a process diagram for explaining (b) a step of forming a base layer as a desired pattern on a metal support substrate in the method of manufacturing the suspension board with circuit shown in FIG. Forming a base layer on the surface of the support substrate, (b) covering the surface of the base layer with an etching resist, (c) etching the base layer exposed from the etching resist, and (d) The process of removing the etching resist is shown. 図6に示す回路付サスペンション基板の製造方法において、(b)金属支持基板の上にベース層を所望のパターンとして形成する工程、を説明するための他の工程図であって、(a)は、金属支持基板の表面にベース皮膜を形成する工程、(b)は、ベース皮膜をフォトマスクを介して露光する工程、(c)は、ベース皮膜の未露光部分を現像により除去する工程、(d)は、ベース皮膜を硬化させてベース層を形成する工程を示す。In the method for manufacturing the suspension board with circuit shown in FIG. 6, (b) is another process diagram for explaining the process of forming the base layer as a desired pattern on the metal support board, (a) , A step of forming a base film on the surface of the metal support substrate, (b) a step of exposing the base film through a photomask, (c) a step of removing an unexposed portion of the base film by development, ( d) shows the process of hardening a base film and forming a base layer. 図6に示す回路付サスペンション基板の製造方法において、(d)ベース層の上にカバー層を所望のパターンとして形成する工程、を説明するための工程図であって、(a)は、導体パターンから露出するベース層、および、ベース層から露出する金属支持基板の表面にカバー層を形成する工程、(b)は、カバー層の表面をエッチングレジストで被覆する工程、(c)は、エッチングレジストから露出するカバー層をエッチングする工程、(d)は、エッチングレジストを除去する工程を示す。FIG. 7 is a process diagram for explaining (d) a step of forming a cover layer as a desired pattern on the base layer in the method of manufacturing the suspension board with circuit shown in FIG. And a step of forming a cover layer on the surface of the metal supporting substrate exposed from the base layer, (b) a step of covering the surface of the cover layer with an etching resist, and (c) an etching resist. (D) shows a step of removing the etching resist. 図6に示す回路付サスペンション基板の製造方法において、(d)ベース層の上にカバー層を所望のパターンとして形成する工程、を説明するための他の工程図であって、(a)は、導体パターンから露出するベース層、および、ベース層から露出する金属支持基板の表面にカバー皮膜を形成する工程、(b)は、カバー皮膜をフォトマスクを介して露光する工程、(c)は、カバー皮膜の未露光部分を現像により除去する工程、(d)は、カバー皮膜を硬化させてカバー層を形成する工程を示す。In the method for manufacturing the suspension board with circuit shown in FIG. 6, (d) is another process diagram for explaining a process of forming a cover layer as a desired pattern on the base layer, (a) A base layer exposed from the conductor pattern, and a step of forming a cover film on the surface of the metal supporting substrate exposed from the base layer, (b) a step of exposing the cover film through a photomask, and (c) The process of removing the unexposed portion of the cover film by development, (d) shows the process of forming the cover layer by curing the cover film. 本発明の配線回路基板の他の実施形態である片面フレキシブル配線回路基板(カバー層の表面に半導電性層を備える形態)を示す断面図である。It is sectional drawing which shows the single-sided flexible wired circuit board (form which has a semiconductive layer on the surface of a cover layer) which is other embodiment of the wired circuit board of this invention. 本発明の配線回路基板の他の実施形態である片面フレキシブル配線回路基板(半導電性層からなるカバー層を備える形態)を示す断面図である。It is sectional drawing which shows the single-sided flexible wired circuit board (form provided with the cover layer which consists of a semiconductive layer) which is other embodiment of the wired circuit board of this invention.

符号の説明Explanation of symbols

1 回路付サスペンション基板
2 金属支持基板
3 ベース層
4 導体パターン
5 カバー層
6 端子部
6A 磁気ヘッド側接続端子部
6B 外部側接続端子部
7 配線
10 半導電性層
21、31 片面フレキシブル配線回路基板
DESCRIPTION OF SYMBOLS 1 Suspension board with a circuit 2 Metal support board 3 Base layer 4 Conductor pattern 5 Cover layer 6 Terminal part 6A Magnetic head side connection terminal part 6B External side connection terminal part 7 Wiring 10 Semiconductive layer 21, 31 Single-sided flexible wiring circuit board

Claims (5)

導体層と、前記導体層に隣接する絶縁層と、前記絶縁層が開口されることにより露出される導体層からなる端子部と、イミド樹脂またはイミド樹脂前駆体、導電性ポリマーおよび溶媒を含有する半導電性樹脂組成物からなり、前記絶縁層の表面に形成される半導電性層とを備え、
前記半導電性層には、前記導電性ポリマーに導電性を付与するドーピング剤が、前記半導電性層の表面から少なくとも0.2μmの深さまで存在していることを特徴とする、配線回路基板。
Contains a conductor layer, an insulating layer adjacent to the conductor layer, a terminal portion made of a conductor layer exposed by opening the insulating layer, an imide resin or an imide resin precursor, a conductive polymer, and a solvent. A semiconductive resin composition, comprising a semiconductive layer formed on the surface of the insulating layer;
The printed circuit board, wherein the semiconductive layer includes a doping agent that imparts conductivity to the conductive polymer to a depth of at least 0.2 μm from the surface of the semiconductive layer. .
導体層と、前記導体層に隣接する樹脂層と、前記樹脂層が開口されることにより露出される導体層からなる端子部とを備え、
前記樹脂層が、イミド樹脂またはイミド樹脂前駆体、導電性ポリマーおよび溶媒を含有する半導電性樹脂組成物からなる半導電性層であり、
前記半導電性層には、前記導電性ポリマーに導電性を付与するドーピング剤が、前記半導電性層の表面から少なくとも0.2μmの深さまで存在していることを特徴とする、配線回路基板。
A conductor layer, a resin layer adjacent to the conductor layer, and a terminal portion made of a conductor layer exposed by opening the resin layer;
The resin layer is a semiconductive layer made of a semiconductive resin composition containing an imide resin or an imide resin precursor, a conductive polymer and a solvent,
The printed circuit board, wherein the semiconductive layer includes a doping agent that imparts conductivity to the conductive polymer to a depth of at least 0.2 μm from the surface of the semiconductive layer. .
金属支持層と、前記金属支持層の上に形成されるベース層と、前記ベース層の上に形成される導体層と、前記導体層の上に形成されるカバー層と、前記カバー層が開口されることにより露出される導体層からなる端子部とを備え、
前記ベース層および/または前記カバー層が、イミド樹脂またはイミド樹脂前駆体、導電性ポリマーおよび溶媒を含有する半導電性樹脂組成物からなる半導電性層であり、
前記半導電性層には、前記導電性ポリマーに導電性を付与するドーピング剤が、前記半導電性層の表面から少なくとも0.2μmの深さまで存在していることを特徴とする、配線回路基板。
A metal support layer; a base layer formed on the metal support layer; a conductor layer formed on the base layer; a cover layer formed on the conductor layer; and the cover layer being open And a terminal portion made of a conductor layer exposed by being
The base layer and / or the cover layer is a semiconductive layer made of a semiconductive resin composition containing an imide resin or an imide resin precursor, a conductive polymer and a solvent,
The printed circuit board, wherein the semiconductive layer includes a doping agent that imparts conductivity to the conductive polymer to a depth of at least 0.2 μm from the surface of the semiconductive layer. .
前記導電性ポリマーが、ポリアニリンであることを特徴とする、請求項1〜3のいずれかに記載の配線回路基板。 The printed circuit board according to claim 1, wherein the conductive polymer is polyaniline. 前記半導電性樹脂組成物が、さらに、感光剤を含有することを特徴とする、請求項1〜4のいずれかに記載の配線回路基板。

The printed circuit board according to claim 1, wherein the semiconductive resin composition further contains a photosensitive agent.

JP2006028547A 2006-02-06 2006-02-06 Printed circuit board Pending JP2007208191A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006028547A JP2007208191A (en) 2006-02-06 2006-02-06 Printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006028547A JP2007208191A (en) 2006-02-06 2006-02-06 Printed circuit board

Publications (1)

Publication Number Publication Date
JP2007208191A true JP2007208191A (en) 2007-08-16

Family

ID=38487360

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006028547A Pending JP2007208191A (en) 2006-02-06 2006-02-06 Printed circuit board

Country Status (1)

Country Link
JP (1) JP2007208191A (en)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH091717A (en) * 1995-06-22 1997-01-07 Nitto Denko Corp Conductive or semi-conductive resin molding and method for producing the same
JPH1077406A (en) * 1996-07-29 1998-03-24 E I Du Pont De Nemours & Co Antistatic aromatic polyimide film
JPH11250434A (en) * 1998-02-27 1999-09-17 Toshiba Corp Magnetic disk drive and head suspension assembly
JPH11342322A (en) * 1998-06-02 1999-12-14 Nitto Denko Corp Conductive polyaniline polyimide composition and gas separation membrane comprising the same
JP2004115788A (en) * 2002-09-04 2004-04-15 Du Pont Toray Co Ltd Polyimide film and method for producing the same
JP2004158480A (en) * 2002-11-01 2004-06-03 Achilles Corp Flexible printed circuit board
JP2004335700A (en) * 2003-05-07 2004-11-25 Nitto Denko Corp Manufacturing method of printed circuit board
JP2006332547A (en) * 2005-05-30 2006-12-07 Nitto Denko Corp Printed circuit board

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH091717A (en) * 1995-06-22 1997-01-07 Nitto Denko Corp Conductive or semi-conductive resin molding and method for producing the same
JPH1077406A (en) * 1996-07-29 1998-03-24 E I Du Pont De Nemours & Co Antistatic aromatic polyimide film
JPH11250434A (en) * 1998-02-27 1999-09-17 Toshiba Corp Magnetic disk drive and head suspension assembly
JPH11342322A (en) * 1998-06-02 1999-12-14 Nitto Denko Corp Conductive polyaniline polyimide composition and gas separation membrane comprising the same
JP2004115788A (en) * 2002-09-04 2004-04-15 Du Pont Toray Co Ltd Polyimide film and method for producing the same
JP2004158480A (en) * 2002-11-01 2004-06-03 Achilles Corp Flexible printed circuit board
JP2004335700A (en) * 2003-05-07 2004-11-25 Nitto Denko Corp Manufacturing method of printed circuit board
JP2006332547A (en) * 2005-05-30 2006-12-07 Nitto Denko Corp Printed circuit board

Similar Documents

Publication Publication Date Title
TW588089B (en) Resin composition
CN102290054B (en) Substrate for suspension, process for producing the same, suspension for magnetic head, and hard disk drive
TWI494036B (en) Flexible circuit substrate and method of manufacturing the same
KR102312182B1 (en) Flexible circuit board and its manufacturing method
JP4919727B2 (en) Printed circuit board
JP4031756B2 (en) Printed circuit board
JP2002148804A (en) Photosensitive resin composition and circuit board
JP2006225625A (en) Semiconductive resin composition and printed circuit board
JP4668688B2 (en) Wiring circuit board and manufacturing method thereof
JP4799922B2 (en) Semiconductive resin composition and printed circuit board
JP2007002135A (en) Semiconductive resin composition and printed circuit board
JP2007208191A (en) Printed circuit board
JPH10289432A (en) Protective film material for HDD suspension, HDD suspension and method of manufacturing the same
JP2004354675A (en) Photosensitive polyamic acid compositions, patterned polyimide resin films obtained therefrom, and their use for circuit boards
JP2007099867A (en) Semiconductive resin composition and printed circuit board
JP4571013B2 (en) Printed circuit board
JP2006332547A (en) Printed circuit board
JP2007099866A (en) Semiconductive resin composition and printed circuit board
TWI358972B (en)
JP5432640B2 (en) Resin sheet with metal foil, flexible printed wiring board
JP2002134925A (en) Multilayer circuit board and method of manufacturing the same
JP3897755B2 (en) Flexible printed wiring board
CN1807509A (en) Semi-conducting resin composition, and wired circuit board
JP4024918B2 (en) Circuit board manufacturing method and circuit board
JP4749166B2 (en) Printed circuit board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100817

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101214