[go: up one dir, main page]

JP2007208174A - レーザアニール技術、半導体膜、半導体装置、及び電気光学装置 - Google Patents

レーザアニール技術、半導体膜、半導体装置、及び電気光学装置 Download PDF

Info

Publication number
JP2007208174A
JP2007208174A JP2006028161A JP2006028161A JP2007208174A JP 2007208174 A JP2007208174 A JP 2007208174A JP 2006028161 A JP2006028161 A JP 2006028161A JP 2006028161 A JP2006028161 A JP 2006028161A JP 2007208174 A JP2007208174 A JP 2007208174A
Authority
JP
Japan
Prior art keywords
laser
region
laser annealing
semiconductor film
zone width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006028161A
Other languages
English (en)
Inventor
Atsushi Tanaka
淳 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Priority to JP2006028161A priority Critical patent/JP2007208174A/ja
Priority to US11/699,555 priority patent/US7838397B2/en
Priority to KR1020070011521A priority patent/KR101276150B1/ko
Publication of JP2007208174A publication Critical patent/JP2007208174A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/073—Shaping the laser spot
    • B23K26/0732—Shaping the laser spot into a rectangular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
    • H10D86/0229—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials characterised by control of the annealing or irradiation parameters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0251—Manufacture or treatment of multiple TFTs characterised by increasing the uniformity of device parameters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】複雑な工程を経ることなく、非単結晶半導体膜の所定領域を選択的に高結晶化する技術を提供する。
【解決手段】非単結晶半導体膜２０の所定領域Ａ４より離れた第１領域Ａ１に対して、溶融帯幅を略同一幅に維持してレーザアニールを実施する工程（Ａ）と、非単結晶半導体膜２０の第１領域Ａ１の所定領域Ａ４側に隣接する第２領域Ａ２に対して、溶融帯幅が、工程（Ａ）の溶融帯幅より段階的又は連続的に幅狭になるよう、レーザアニールを実施する工程（Ｂ）と、非単結晶半導体膜２０の第２領域Ａ２と所定領域Ａ４との間に位置する第３領域Ａ３に対して、溶融帯幅が、工程（Ｂ）終了時の溶融帯幅より段階的又は連続的に幅広になるよう、レーザアニールを実施する工程（Ｃ）と、非単結晶半導体膜２０の所定領域Ａ４に対して、溶融帯幅を、工程（Ｃ）終了時の溶融帯幅と略同一幅に維持して、レーザアニールを実施する工程（Ｄ）とを順次実施する。
【選択図】図１

Description

本発明は、非単結晶半導体膜にレーザ光を照射して膜の結晶性を向上させるレーザアニール技術、該技術を適用して製造される半導体膜、該半導体膜を用いた半導体装置及び電気光学装置に関するものである。
ドットごとに駆動して表示等を行うエレクトロルミネッセンス（ＥＬ）装置や液晶装置等の電気光学装置では、アクティブマトリクス型の駆動方式が広く採用されている。アクティブマトリクス型では、マトリクス状に多数配置した画素電極を、各画素電極に対応して設けられた薄膜トランジスタ（ＴＦＴ）等のスイッチング素子を介して駆動する。
ＴＦＴの活性層には、非晶質又は多結晶の半導体膜（通常シリコン膜）が広く使用されている。ＴＦＴの素子特性を考慮すれば、活性層をなす半導体膜は結晶性が高いことが好ましく、単結晶であることが特に好ましい。
ＴＦＴの製造においては例えば、はじめに非晶質半導体膜を成膜し、この膜にレーザ光を照射してアニールすることにより、膜の結晶性を向上させ多結晶化させるレーザアニールが行われている。しかしながら、非晶質半導体膜全面を一様にレーザアニールする技術では、結晶性の向上に限界があり、単結晶化は難しい。
ＥＬ装置や液晶装置等では、一つの基板に対して所定のパターンで多数のＴＦＴを形成するため、製造効率を考慮すれば、ＴＦＴの素子形成領域を選択的に高結晶化、特に単結晶化できることが好ましい。また、素子形成領域内に粒界が存在すると素子特性が低下するため、優れた素子特性と素子均一性を得る観点からも、高結晶化の位置を制御できることが好ましい。
特許文献１には、凹部を有する絶縁膜を形成し、この絶縁膜上に凹部の深さよりも厚い非晶質半導体膜を成膜し、熱処理により非晶質半導体膜を多結晶化させ、得られた多結晶半導体膜に対してレーザアニールを実施する技術が開示されている。特許文献１には、凹部内に生成された多結晶半導体が結晶核となって結晶成長が起こり、凹部内及びその近傍部分を選択的に略単結晶化できることが記載されている。
特許文献２には、非晶質半導体膜に第１のエキシマレーザを照射して結晶核発生数を制御し、続いて第１のエキシマレーザと同等又はそれ以上の照射エネルギーの第２のエキシマレーザを照射して結晶成長させ、多結晶化する技術が開示されている。
特開2004-228160号公報 特開平08-139331号公報
特許文献１に記載の技術は、凹部を有する絶縁膜を形成する必要があるため工程が複雑であり、製造コストや製造効率の点で好ましくない。特許文献２に記載の技術では、大粒径の結晶を成長させることができるものの、非晶質半導体膜全面を一様に処理するため、大粒径の結晶が成長する位置を制御することができない。
本発明は上記事情に鑑みてなされたものであり、複雑な工程を経ることなく、非単結晶半導体膜の所定領域を選択的に高結晶化することができ、略単結晶化することも可能な高結晶化技術を提供することを目的とするものである。
本発明はまた、上記高結晶化技術を適用することにより、結晶性が高く、薄膜トランジスタ（ＴＦＴ）の活性層等として好適な半導体膜、これを用いたＴＦＴ等の半導体装置及び電気光学装置を提供することを目的とするものである。
本発明のレーザアニール方法は、非単結晶半導体膜に対して、レーザ光を部分的に照射しつつ該レーザ光を相対走査するレーザアニールを実施して、アニール領域の結晶性をアニール前の結晶性より向上させ、かつ、前記アニール領域内の所定領域の結晶性を、前記アニール領域内の他領域の結晶性よりも高めるレーザアニール方法であって、
前記非単結晶半導体膜の前記所定領域より離れた第１領域に対して、溶融帯幅を略同一幅に維持して前記レーザアニールを実施する工程（Ａ）と、
前記非単結晶半導体膜の前記第１領域の前記所定領域側に隣接する第２領域に対して、溶融帯幅が、工程（Ａ）の溶融帯幅より段階的又は連続的に幅狭になるよう、前記レーザアニールを実施する工程（Ｂ）と、
前記非単結晶半導体膜の前記第２領域と前記所定領域との間に位置する第３領域に対して、溶融帯幅が、工程（Ｂ）終了時の溶融帯幅より段階的又は連続的に幅広になるよう、前記レーザアニールを実施する工程（Ｃ）と、
前記非単結晶半導体膜の前記所定領域に対して、溶融帯幅を、工程（Ｃ）終了時の溶融帯幅と略同一幅に維持して、前記レーザアニールを実施する工程（Ｄ）とを有することを特徴とするものである。
本発明のレーザアニール方法においては、非単結晶半導体膜の全面をレーザアニールしてもよいし、一部のみをレーザアニールしてもよい。本明細書では、非単結晶半導体膜においてレーザアニールを行う領域のことを「アニール領域」と称している。
本発明のレーザアニール方法では、アニール領域内の上記第３領域及び所定領域の結晶性を、アニール領域内の上記第１領域及び第２領域の結晶性よりも高めることができる。
アニール対象である「非単結晶半導体膜」は、非晶質膜でも多結晶膜でもよい。非晶質膜の結晶性を向上させるとは、非晶質膜を多結晶化又は略単結晶化させることに相当する。多結晶膜の結晶性を向上させるとは、多結晶膜の平均結晶粒径を大きくする、又は多結晶膜を略単結晶化することに相当する。
本明細書において、「溶融帯幅が略同一幅である」とは、溶融帯幅のばらつきが溶融帯幅の基準値±２０％以内にあることと定義する。また、「段階的」には、一段階的と複数段階的とが含まれるものとする。
本発明のレーザアニール方法において、工程（Ｃ）は、前記第３領域に対して、溶融帯幅が、工程（Ｂ）終了時の溶融帯幅より連続的に幅広になるよう、前記レーザアニールを実施する工程であることが好ましい。工程（Ｂ）は、前記第２領域に対して、溶融帯幅が、工程（Ａ）の溶融帯幅より連続的に幅狭になるよう、前記レーザアニールを実施する工程であることが好ましい。
本発明のレーザアニール方法においては例えば、前記非単結晶半導体膜に対して、前記レーザ光を発振する発振源、若しくは前記レーザ光を発振する発振源と該発振源からの出射光を導光する導光光学系からなる単数のレーザ光照射手段から、前記レーザ光を照射すると共に、前記レーザ光照射手段の出力を段階的又は連続的に変化させて、工程（Ｂ）及び工程（Ｃ）を実施することができる。
本発明のレーザアニール方法においては例えば、前記非単結晶半導体膜に対して、前記レーザ光を発振する発振源、若しくは前記レーザ光を発振する発振源と該発振源からの出射光を導光する導光光学系からなる複数のレーザ光照射手段から、前記レーザ光を照射すると共に、少なくとも一部の前記レーザ光照射手段の出力を段階的又は連続的に変化させて、工程（Ｂ）及び工程（Ｃ）を実施することができる。
本発明のレーザアニール方法において、前記レーザ光としては、連続波光とパルス光のいずれを用いることもでき、連続波光を用いることがより好ましい。
本発明のレーザアニール方法において、前記レーザ光の発振源として、半導体レーザを用いることが好ましい。
本発明のレーザアニール方法において、任意のタイミングにおいて前記非単結晶半導体膜に照射される前記レーザ光の照射範囲のレーザ光相対走査方向の長さをＬ、前記レーザ光の相対走査速度をＶ、工程（Ｂ）の実施時間をｔとしたとき、式ｔ＞Ｌ／Ｖを充足するよう、工程（Ｂ）を実施することが好ましい。
本発明のレーザアニール装置は、レーザ光を発振する発振源、若しくはレーザ光を発振する発振源と該発振源からの出射光を導光する導光光学系からなり、非単結晶半導体膜に対して前記レーザ光を部分的に照射する単数又は複数のレーザ光照射手段と、前記非単結晶半導体膜に対して、前記レーザ光を相対走査する相対走査手段とを備え、
前記非単結晶半導体膜に対してレーザアニールを実施して、アニール領域の結晶性をアニール前の結晶性より向上させ、かつ、前記アニール領域内の所定領域の結晶性を、前記アニール領域内の他領域の結晶性よりも高めるレーザアニール装置であって、
前記非単結晶半導体膜の前記所定領域より離れた第１領域に対して、溶融帯幅を略同一幅に維持して前記レーザアニールを実施するレーザ光照射制御（Ａ）と、
前記非単結晶半導体膜の前記第１領域の前記所定領域側に隣接する第２領域に対して、溶融帯幅が、前記第１領域の溶融帯幅より段階的又は連続的に幅狭になるよう、前記レーザアニールを実施するレーザ光照射制御（Ｂ）と、
前記非単結晶半導体膜の前記第２領域と前記所定領域との間に位置する第３領域に対して、溶融帯幅が、前記第２領域の最終溶融幅より段階的又は連続的に幅広になるよう、前記レーザアニールを実施するレーザ光照射制御（Ｃ）と、
前記非単結晶半導体膜の前記所定領域に対して、溶融帯幅を、前記第３領域の最終溶融幅と略同一幅に維持して、前記レーザアニールを実施するレーザ光照射制御（Ｄ）とを行う制御手段を備えたことを特徴とするものである。
本発明の半導体膜は、上記の本発明のレーザアニール方法を用いて製造されたものであることを特徴とするものである。
本発明の半導体装置は、上記の本発明の半導体膜の前記所定領域に活性領域が形成された活性層を備えたことを特徴とするものである。
本発明の電気光学装置は、上記の本発明の半導体装置を備えたことを特徴とするものである。電気光学装置としては、エレクトロルミネッセンス（ＥＬ）装置、液晶装置、電気泳動方式表示装置、及びこれらを備えたシートコンピュータ等が挙げられる。
本発明のレーザアニール技術では、高結晶化したい所定領域の手前でいったん溶融帯幅を狭めた後、再び溶融帯幅を広げ、その幅を維持して高結晶化したい所定領域をアニールする構成を採用している。
本発明によれば、レーザ光の相対走査によって相対走査方向と直交する方向に並列した複数の結晶粒の帯が成長する場合であっても、高結晶化したい所定領域の手前で、成長する結晶が淘汰されて結晶核の生成が抑えられ、高結晶化したい所定領域において、生成数が抑えられた結晶核から大きな結晶粒を成長させることができる。本発明によれば、高結晶化したい所定領域を選択的に高結晶化することができ、略単結晶化することも可能である。本発明によればまた、所定領域を安定的に高結晶化することができるので、所定領域を略均一に高結晶化することもできる。
溶融帯幅は、レーザ光の相対走査中に、溶融帯幅を変えたい箇所でレーザ光の照射エネルギーを変えるなどして、簡易に変えることができる。したがって、本発明では、簡易な操作で、しかも非単結晶半導体膜を一回レーザアニール処理するだけで、高結晶化したい所定領域を選択的に高結晶化することができ、製造工程も容易である。
本発明のレーザアニール技術を適用することにより、結晶性が高く、薄膜トランジスタ（ＴＦＴ）の活性層等として好適な半導体膜を低コストかつ高スループットで製造することができる。この半導体膜を用いることで、素子特性（キャリア移動度等）や素子均一性に優れたＴＦＴ等の半導体装置を低コストかつ高スループットで製造することができる。
「レーザアニール装置、レーザアニール方法」
図面を参照して、本発明に係る実施形態のレーザアニール装置と、これを用いたレーザアニール方法について、説明する。
本発明のレーザアニール装置は、非単結晶半導体膜に対して、レーザ光を部分的に照射しつつレーザ光を相対走査するレーザアニールを実施して、アニール領域の結晶性をアニール前の結晶性より向上させる装置である。
アニール対象の非単結晶半導体膜は、非晶質膜でも多結晶膜でもよい。その構成材料は特に制限なく、シリコン、ゲルマニウム、シリコン／ゲルマニウム等が挙げられる。
本実施形態では、非単結晶半導体膜が、非晶質シリコン（ａ−Ｓｉ）膜である場合を例として説明する。図１はレーザアニール中の非晶質シリコン膜とレーザアニール装置の主な構成要素を示す斜視図、図２は工程図である。
本実施形態では、エレクトロルミネッセンス（ＥＬ）装置や液晶装置等のアクティブマトリクス型の電気光学装置に用いられるアクティブマトリクス基板を製造する場合を例として説明する。アクティブマトリクス基板では例えば、マトリクス状に多数形成される画素電極に対応して、多数の薄膜トランジスタ（ＴＦＴ）が所定のパターンで設けられる。ＴＦＴは各画素に単数又は複数設けられる。また、多数の画素電極が形成され表示等が行われる画素領域の周囲に、駆動回路等が形成される回路領域が配置される場合、ＴＦＴは回路領域にも形成されることがある。
本実施形態では、非晶質シリコン膜をレーザアニールして膜の結晶性を向上させ、ＴＦＴの活性層となるシリコン膜を形成する。図中、レーザアニール対象の非晶質シリコン膜に符号２０を付し、非晶質シリコン膜２０においてＴＦＴを形成する素子形成領域に符号ＡＴＦＴを付してある。
本実施形態のレーザアニール装置１００は、レーザアニール対象の非晶質シリコン膜（非単結晶半導体膜）２０を載置するステージ１１０と、非晶質シリコン膜２０に対して、レーザ光Ｘを略矩形スポット状に部分的に照射する単数のレーザヘッド（レーザ光照射手段）１２０と、レーザヘッド１２０を図示ｘ方向とｙ方向（ｘｙ平面は、非晶質シリコン膜２０の面に平行な面）に機械的に移動させて、レーザ光Ｘを非晶質シリコン膜２０に対して相対走査するレーザヘッド移動手段（相対走査手段）１３０と、装置全体の制御を行うコントローラ（制御手段）１４０とを備えている。
本実施形態では、レーザヘッド１２０の走査は基本的には図示ｘ方向で実施し、あるｙ位置においてｘ方向の走査を実施した後、ｙ位置を変えて同様の操作を実施する。以下、レーザ光Ｘの主走査方向である図示ｘ方向を、レーザ光走査方向（レーザ光相対走査方向）と称す。
レーザヘッド１２０の内部には、レーザ光Ｘの発振源１２１、及び発振源１２１から出射されるレーザ光Ｘを導光する導光光学系１２２が組み込まれている。発振源１２１としては、半導体レーザ等が好ましい。導光光学系１２２は、レンズ、ミラー、均一なエネルギー分布を持つビームを形成するためのホモジナイザ等の１種又は複数種の光学系により構成される。発振源１２１及び導光光学系１２２の一部は、レーザヘッド１２０の外部に配置しても構わない。導光光学系１２２は必ずしも必須ではなく、必要に応じて設けられるものである。レーザアニール装置１００は、レーザ光Ｘの発振源１２１を複数備え、個々の発振源１２１からのレーザ光を独立に、もしくは、複数の発振源１２１からのレーザ光を合波して、レーザヘッド１２０から非晶質シリコン膜２０に照射するものであってもよい。
本実施形態では、相対走査手段として、レーザヘッド１２０を機械的に移動させるレーザヘッド移動手段１３０を備えている。相対走査手段としては、ガルバノミラーなど、レーザヘッド１２０から出射されるレーザ光Ｘを光学的に走査するものであってもよい。ステージ１１０を相対走査手段として機能する可動ステージとしてもよい。相対走査手段は、これらの組み合わせであってもよい。
ＴＦＴの素子特性（キャリア移動度等）を考慮すれば、ＴＦＴの活性層となるレーザアニール後のシリコン膜は結晶性が高いことが好ましく、略単結晶であることが特に好ましい。また、ＥＬ装置や液晶装置等では、一つの基板に対して所定のパターンで多数のＴＦＴを形成するため、製造効率や素子特性の均一性を考慮すれば、ＴＦＴの素子形成領域ＡＴＦＴを選択的に高結晶化、特に単結晶化できることが好ましい。
本実施形態は、アニール領域全体を一様に処理するのではなく、領域によってレーザ光Ｘの照射エネルギーを変えて溶融帯幅を変えることで、アニール領域内の少なくとも素子形成領域ＡＴＦＴを含む所定領域Ａ４の結晶性を、アニール領域内の他領域の結晶性よりも高める。溶融帯幅は、図示ｙ方向（レーザ光走査方向と直交する方向）の幅である。
図３に、後記領域Ａ１〜Ａ４における、レーザ光Ｘの照射エネルギー分布と膜の温度分布と溶融帯幅との関係例を示す（図示左右方向が溶融帯幅方向である。）。図３（ａ）は、溶融帯幅を略同一幅に維持してレーザアニールを実施する領域Ａ１及びＡ４における照射エネルギー分布等を示す図であり、図３（ｂ）は、溶融帯幅を変化させる領域Ａ２及びＡ３において溶融帯幅が最小となる位置（すなわち領域Ａ２と領域Ａ３の境界）での照射エネルギー分布等を示す図である。
［工程（Ａ）］
本実施形態のレーザアニール方法では、図１及び図２（ａ）に示す如く、非晶質シリコン膜２０の所定領域Ａ４より離れた第１領域Ａ１に対して、溶融帯幅を略同一幅に維持してレーザアニールを実施する（レーザ光照射制御（Ａ））。溶融帯幅はレーザ光Ｘの照射エネルギー分布によって決まるので、この工程では、レーザヘッド１２０の出力を略同一に維持して、レーザアニールを実施する。
この工程における図示ｙ方向（溶融帯幅方向）の照射エネルギー分布と温度分布は、例えば図３（ａ）に示すような分布となる。図示するように、レーザ光Ｘの照射箇所は、溶融帯幅方向に見た場合、中心部の温度が最も高く端部の温度が低くなる傾向にあり、膜の融点を超える温度領域のみが溶融する。この工程における、単位時間当たりの照射エネルギー（図３（ａ）のエネルギー分布の総照射エネルギー）をＥ１、溶融帯幅をＷ１とする。
［工程（Ｂ）］
次に、図１及び図２（ｂ）に示す如く、非晶質シリコン膜２０の上記第１領域Ａ１の所定領域Ａ４側に隣接する第２領域Ａ２に対して、溶融帯幅が、工程（Ａ）の溶融帯幅Ｗ１より連続的に幅狭になるよう、レーザアニールを実施する（レーザ光照射制御（Ｂ））。この工程では、レーザヘッド１２０の出力を連続的に降下させて、レーザアニールを実施する。この工程では、単位時間当たりの照射エネルギーをＥ１からＥ２に連続的に降下させて、溶融帯幅をＷ１からＷ２に連続的に狭くする。
この工程終了時の図示ｙ方向（溶融帯幅方向）の照射エネルギー分布と温度分布は、例えば図３（ｂ）に示すような分布となる。
［工程（Ｃ）］
次に、図１及び図２（ｃ）に示す如く、非晶質シリコン膜２０の上記第２領域Ａ２と所定領域Ａ４との間に位置する第３領域Ａ３に対して、溶融帯幅が、工程（Ｂ）終了時の溶融帯幅Ｗ２より連続的に幅広になるよう、レーザアニールを実施する（レーザ光照射制御（Ｃ））。この工程では、レーザヘッド１２０の出力を連続的に上昇させて、レーザアニールを実施する。この工程では、単位時間当たりの照射エネルギーをＥ２からＥ３に連続的に上昇させて、溶融帯幅をＷ２からＷ３に連続的に広くする。
［工程（Ｄ）］
次に、図１及び図２（ｄ）に示す如く、非晶質シリコン膜２０の所定領域Ａ４に対して、溶融帯幅を、工程（Ｃ）終了時の溶融帯幅Ｗ３と略同一幅に維持して、レーザアニールを実施する（レーザ光照射制御（Ｄ））。この工程では、レーザヘッド１２０の出力を略同一に維持して、レーザアニールを実施する。この工程における単位時間当たりの照射エネルギーをＥ３とする。
この工程における図示ｙ方向（溶融帯幅方向）の照射エネルギー分布と温度分布は、例えば図３（ａ）に示すような分布となる。工程（Ａ）と工程（Ｄ）のアニール条件は同一（Ｅ１＝Ｅ３、Ｗ１＝Ｗ３）でも非同一でもよく、同一であることがより好ましい。図３では、工程（Ａ）と工程（Ｄ）のアニール条件が同一の場合について図示してある。
コントローラ（制御手段）１４０には、レーザヘッド移動手段１３０を制御する走査制御部１４１と、レーザヘッド１２０の出力を制御する出力制御部１４２とが備えられている。本実施形態では、かかる構成のコントローラ１４０によって、レーザヘッド１２０の走査と出力とが制御され、レーザ光照射制御（Ａ）〜（Ｄ）が行われるようになっている。
図１及び図２に示す如く、工程（Ａ）では、溶融部分の結晶性がアニールによって向上して、この部分の非晶質シリコン（ａ−Ｓｉ）が多結晶シリコン（ｐｏｌｙ−Ｓｉ）となる。図示するように、同時に、多結晶シリコン（ｐｏｌｙ−Ｓｉ）の生成領域の外側に、結晶粒の小さい微結晶シリコン（μｃ−Ｓｉ）が生成されることがある。この場合、微結晶シリコン（μｃ−Ｓｉ）の生成領域はアニール条件等によって異なり、例えば、溶融はしないがレーザ光Ｘが照射される非溶融部分、及び該非溶融部分のすぐ外側のレーザ光Ｘの非照射部分に、微結晶シリコン（μｃ−Ｓｉ）が生成される。
工程（Ｂ）においても、工程（Ａ）と同様、溶融部分の結晶性がアニールによって向上して、この部分の非晶質シリコン（ａ−Ｓｉ）が多結晶シリコン（ｐｏｌｙ−Ｓｉ）となり、条件によっては多結晶シリコン（ｐｏｌｙ−Ｓｉ）の生成領域の外側に、結晶粒の小さい微結晶シリコン（μｃ−Ｓｉ）が生成される。ただし、この工程では、工程（Ａ）と異なり、溶融帯幅を連続的に狭くするので、多結晶シリコン（ｐｏｌｙ−Ｓｉ）となる範囲が連続的に狭くなる。こうすることで、工程（Ｂ）において、成長する結晶を淘汰して結晶核の生成数を抑えることができる。
工程（Ｂ）において狭められた溶融帯幅を広げる工程（Ｃ）、及び工程（Ｃ）終了時の溶融帯幅を維持してレーザアニールを実施する工程（Ｄ）では、工程（Ｂ）において、成長する結晶が淘汰されて結晶核の生成が抑えられているので、生成数が抑えられた結晶核から大きな結晶粒を成長させることができる。すなわち、本実施形態では、アニール領域内の第３領域Ａ３及び所定領域Ａ４の結晶性を、アニール領域内の第１領域Ａ１及び第２領域Ａ２の結晶性よりも高めることができる。
本実施形態では、高結晶化したい所定領域Ａ４を選択的に高結晶化することができ、略単結晶化することも可能である。図では、第３領域Ａ３から所定領域Ａ４に渡って、単結晶（ｃ−Ｓｉ）が生成された場合について図示してある。
工程（Ｂ）の最小溶融帯幅Ｗ２を小さくする程、結晶核の生成数は抑えられるので、所定領域Ａ４をより高レベルに高結晶化することができる。工程（Ｂ）終了時の結晶核の生成数を１個とすることで、所定領域Ａ４を安定的に略単結晶化することができる。
なお、工程（Ｄ）においても、溶融はしないがレーザ光Ｘが照射される非溶融部分等については、工程（Ａ）と同様に、結晶粒の小さい微結晶シリコン（μｃ−Ｓｉ）が生成されることがある。「高結晶化したい所定領域Ａ４を略単結晶化できる」とは、微結晶シリコン（μｃ−Ｓｉ）の生成領域を除く部分を単結晶化できることを意味している。
所定領域Ａ４において微結晶シリコン（μｃ−Ｓｉ）の生成領域を除く範囲内に素子形成領域ＡＴＦＴが入るように、工程（Ａ）〜（Ｄ）を実施することで、素子形成領域ＡＴＦＴを安定的に高結晶化することができ、安定的に単結晶化することも可能である。
工程（Ｂ）の結晶淘汰による工程（Ｄ）の高結晶化効果は、工程（Ｄ）をある時間実施すれば薄れるので、工程（Ｄ）から自然に工程（Ａ）に戻る。したがって、次のＴＦＴの素子形成領域ＡＴＦＴの手前で、再び工程（Ｂ）〜（Ｄ）を実施するようにすれば、多数ある素子形成領域ＡＴＦＴを選択的に高結晶化することができ、選択的に単結晶化することも可能である。
任意のタイミングにおいて非晶質シリコン膜２０に照射されるレーザ光Ｘの照射範囲のレーザ光相対走査方向の長さをＬ、レーザ光Ｘの相対走査速度をＶ、工程（Ｂ）の実施時間をｔとしたとき、式ｔ＞Ｌ／Ｖを充足するよう、工程（Ｂ）を実施することが好ましい（Ｌ及びＶは、図１及び図２を参照）。すなわち、コントローラ１４０は、式ｔ＞Ｌ／Ｖを充足するよう、レーザ光照射制御（Ｂ）を行うものであることが好ましい。かかる構成とすることで、溶融帯幅を狭める工程（Ｂ）が安定的に実施されて、工程（Ｂ）において溶融帯幅が安定的に充分なレベルまで狭まり、工程（Ｄ）の高結晶化効果が安定的に得られ、好ましい。
レーザ光Ｘの照射エネルギー分布は、レーザヘッド１２０の構成によって異なる。図３では、照射エネルギー分布のピークが比較的シャープな場合について図示したが、図４に示す如く、照射エネルギー分布がブロードな場合もある。かかる場合でも、工程（Ａ）〜（Ｄ）の操作は同様である。
本実施形態では、工程（Ｂ）と工程（Ｃ）における溶融帯幅の変化を連続的に実施する場合について説明した。工程（Ｂ）及び／又は工程（Ｃ）における溶融帯幅の変化は、段階的に実施してもよい。段階的に変える場合、一段階で変えてもよいし、複数段階で変えてもよい。溶融帯幅を段階的に変化させるには、レーザヘッド１２０の出力を段階的に変化させればよい。
ただし、工程（Ｄ）の高結晶化がより制御しやすく、工程（Ｄ）の高結晶化効果がより安定的に得られることから、工程（Ｂ）と工程（Ｃ）のうち少なくとも工程（Ｃ）において溶融帯幅を連続的に変えることが好ましく、工程（Ｂ）と工程（Ｃ）の双方において溶融帯幅を連続的に変えることが特に好ましい。
レーザ光Ｘとしては、連続波光とパルス光のいずれを用いることもでき、溶融帯幅の連続的な変化を容易に実施できることから、連続波光を用いることがより好ましい。レーザ光Ｘの発振源１２１としては、連続波光を出射する半導体レーザ等を用いることが好ましい。
領域Ａ１〜Ａ４の溶融帯幅やレーザ光相対走査方向の長さは、工程（Ｄ）の高結晶化効果が得られるように設定され、特に制限されない。
サイズ例としては、ＴＦＴの素子形成領域ＡＴＦＴの大きさ１０μｍ×１０μｍ程度に対して、領域Ａ２とＡ３のレーザ光相対走査方向の合計長さ＝数μｍ程度、工程（Ｂ）の最小溶融帯幅Ｗ２＝１μｍ程度以下が挙げられる。
本実施形態のレーザアニール技術では、高結晶化したい所定領域Ａ４の手前でいったん溶融帯幅を狭め、その後再び溶融帯幅を広げ、その幅を維持して高結晶化したい所定領域Ａ４をアニールする構成を採用している。
本実施形態によれば、高結晶化したい所定領域Ａ４の手前で、成長する結晶が淘汰されて結晶核の生成が抑えられ、高結晶化したい所定領域Ａ４において、生成数が抑えられた結晶核から大きな結晶粒を成長させることができる。本実施形態によれば、高結晶化したい所定領域Ａ４を選択的に高結晶化することができ、略単結晶化することも可能である。本実施形態によればまた、所定領域Ａ４を安定的に高結晶化することができるので、所定領域Ａ４を略均一に高結晶化することもできる。
本実施形態では、レーザ光Ｘの相対走査中に、溶融帯幅を変えたい箇所でレーザヘッド１２０の出力を変えてレーザ光Ｘの照射エネルギーを変えることで、溶融帯幅を変える構成としている。したがって、本実施形態では、簡易な操作で、しかも非晶質シリコン膜２０を一回レーザアニール処理するだけで、高結晶化したい所定領域Ａ４を選択的に高結晶化することができ、製造工程も容易である。
本実施形態のレーザアニール技術によれば、結晶性が高く、ＴＦＴの活性層として好適なシリコン膜（半導体膜）を低コストかつ高スループットで製造することができる。
（構成変更例）
上記実施形態では、レーザヘッド１２０の出力を変化させて、工程（Ｂ）及び工程（Ｃ）を実施する場合について説明した。レーザヘッド１２０内に可変スリットや絞り等を組み込む構成とすれば、レーザヘッド１２０の出力は変化させずに、可変スリットや絞り等によりレーザ光Ｘの照射面積を変えることで溶融帯幅を変え、工程（Ｂ）及び工程（Ｃ）を実施することができる。レーザ光Ｘの相対走査速度を変化させて、工程（Ｂ）及び工程（Ｃ）を実施することもできる。レーザヘッド１２０の出力の変化、レーザ光Ｘの照射面積の変化、レーザ光Ｘの相対走査速度の変化を組み合わせて、工程（Ｂ）及び工程（Ｃ）を実施することもできる。
上記実施形態では、レーザヘッド（レーザ光照射手段）１２０を単数備えたレーザアニール装置１００について説明した。レーザアニール装置１００は、レーザヘッド１２０を複数備える構成としてもよい。
この場合には、個々のレーザヘッド１２０について、上記実施形態と同様のレーザ光照射制御を実施することで、同様の操作を実施することができ、上記実施形態と同様の効果が得られる。
レーザヘッド１２０が複数ある場合には、図５に示す如く、一部のレーザヘッド１２０の出力のみを変化させて、工程（Ｂ）及び工程（Ｃ）を実施することもできる。図５は、３個のレーザヘッド１２０Ａ〜１２０Ｃが、図示ｙ方向（レーザ光走査方向と直交する方向）に直線上に並んでいる場合の例である。
かかる構成では、例えば、中央のレーザヘッド１２０Ｂについては、工程（Ａ）〜（Ｄ）を通じて出力を略同一に維持し、両端に位置するレーザヘッド１２０Ａと１２０Ｃについては、工程（Ａ）と工程（Ｄ）では中央のレーザヘッド１２０Ｂと同等の出力とし、工程（Ｂ）では、溶融帯幅が、工程（Ａ）の溶融帯幅より段階的又は連続的に幅狭になるよう、出力を降下させ（オフしてもよい）、工程（Ｃ）では、溶融帯幅が、工程（Ｂ）終了時の溶融帯幅より段階的又は連続的に幅広になるよう、出力を上昇させることで、溶融帯幅を上記実施形態と同様に制御することができ、上記実施形態と同様の効果が得られる。図５は、溶融帯幅を最小にする位置でレーザヘッド１２０Ａ及び１２０Ｃをオフする場合について図示してある。
「半導体膜、半導体装置、アクティブマトリクス基板」
図面を参照して、本発明に係る実施形態の半導体膜、これを用いた半導体装置、及びこれを備えたアクティブマトリクス基板の製造方法と構成について説明する。本実施形態では、トップゲート・Ｎ型の薄膜トランジスタ（ＴＦＴ）と、これをスイッチング素子として備えたアクティブマトリクス基板を例として説明する。図６は、工程図（基板の厚み方向の断面図）である。
はじめに、図６（ａ）に示す如く、基板１０を用意し、基板１０の表面全体に、ＣＶＤ法等により非晶質シリコン（ａ−Ｓｉ）膜２０を成膜する。
基板１０としては特に制限なく、石英ガラス基板、無アルカリガラス基板、プラスチック基板等が挙げられる。基板１０の形状も制限なく、角型（例えば５５０ｍｍ×６５０ｍｍ・０.７ｍｍ厚）あるいはウエハ状（例えば１００ｍｍφ・５２５μｍ厚）等が挙げられる。非晶質シリコン膜２０の膜厚は特に制限なく、例えば５０ｎｍ程度が好ましい。非晶質シリコン（ａ−Ｓｉ）膜２０は基板１０上に直接形成するのではなく、酸化シリコンや窒化シリコン等の薄膜を介して形成してもよい。
次に、図６（ｂ）に示す如く、非晶質シリコン膜２０に対して、上記実施形態のレーザアニールを実施して、非晶質シリコン膜２０の結晶性を向上させる。上記実施形態のレーザアニールを実施することで、非晶質シリコン膜２０のＴＦＴの素子形成領域ＡＴＦＴを含む所定領域Ａ４を選択的に高結晶化し、略単結晶化することも可能である。
この工程後のシリコン膜に符号２１を付してある。以下、ＴＦＴの素子形成領域ＡＴＦＴを含む所定領域Ａ４が単結晶シリコン（ｃ−Ｓｉ）となり、それ以外の領域が、多結晶シリコン（ｐｏｌｙ−Ｓｉ）となる場合について説明する。なお、上記実施形態では、所定領域Ａ４に合わせて、第３領域Ａ３についても高結晶化することを述べたが、説明を簡略化するため、第３領域Ａ３については図示や説明を省略する。
次に、図６（ｃ）に示す如く、フォトリソグラフィ法により、レーザアニール後のシリコン膜２１をパターニングして、ＴＦＴの素子形成領域ＡＴＦＴ以外の領域を除去する。パターニング後のシリコン膜２２は、単結晶シリコン（ｃ−Ｓｉ）膜である。
次に、図６（ｄ）に示す如く、ＣＶＤ法やスパッタリング法等により、ＳｉＯ２等からなるゲート絶縁膜２４を形成する。ゲート絶縁膜２４の膜厚は特に制限なく、例えば１００ｎｍ程度が好ましい。
次に、図６（ｅ）に示す如く、電極材料を成膜し、フォトリソグラフィ法によるパターニングを実施することにより、ゲート絶縁膜２４上に、ゲート電極２５を形成する。
次に、図６（ｆ）に示す如く、ゲート電極２５をマスクとして、シリコン膜２２に対して、Ｐ，Ｂ等のドーパントをドープし、活性領域であるソース領域２３ａとドレイン領域２３ｂとを形成する。ドーパントがＰの場合について図示してある。ドープ量は、例えば３．０×１０１５ｉｏｎｓ／ｃｍ２程度が好ましい。この工程により、ＴＦＴの活性層をなすシリコン膜２３が形成される。
次に、図６（ｇ）に示す如く、ＳｉＯ２やＳｉＮ等からなる層間絶縁膜２６を成膜し、さらに、ドライエッチングやウエットエッチング等のエッチングを実施して、層間絶縁膜２６に、シリコン膜２３のソース領域２３ａに通じるコンタクトホール２７ａと、ドレイン領域２３ｂに通じるコンタクトホール２７ｂとを開孔する。
さらに、層間絶縁膜２６上の所定の領域に、ソース電極２８ａとドレイン電極２８ｂとを形成する。ソース電極２８ａは、コンタクトホール２７ａを介してシリコン膜２３のソース領域２３ａに導通され、ドレイン電極２８ｂはコンタクトホール２７ｂを介してシリコン膜２３のドレイン領域２３ｂに導通される。
本実施形態では、レーザアニール後パターニング前のシリコン膜２１、パターニング後不純物注入前のシリコン膜２２、及び不純物注入後のシリコン膜２３のいずれも、本発明のレーザアニール技術を用いて製造された本発明の半導体膜である。
以上の工程により、本実施形態のＴＦＴ（半導体装置）３０が製造される。
次に、図６（ｈ）に示す如く、ＳｉＯ２やＳｉＮ等からなる層間絶縁膜３１を成膜し、ドライエッチングやウエットエッチング等のエッチングを実施して、層間絶縁膜３１にソース電極２８ａに通じるコンタクトホール３２を開孔する。
さらに、層間絶縁膜３１上の所定の領域に、画素電極３３を形成する。画素電極３３は、コンタクトホール３２を介してＴＦＴ３０のソース電極２８ａに導通される。
一対の画素電極３３とＴＦＴ３０のみを図示してあるが、実際には、一つの基板１０に対して、画素電極３３はマトリクス状に多数形成され、各画素電極３３に対応してＴＦＴ３０が形成される。
以上の工程により、本実施形態のアクティブマトリクス基板４０が製造される。
アクティブマトリクス基板４０の製造にあたっては、走査線や信号線等の配線が形成される。ゲート電極２５が走査線を兼ねる場合と、ゲート電極２５とは別に走査線を形成する場合がある。ドレイン電極２８ｂが信号線を兼ねる場合と、ドレイン電極２８ｂとは別に信号線を形成する場合がある。
本実施形態では、本発明のレーザアニール技術を用いているので、結晶性が高く、薄膜トランジスタ（ＴＦＴ）の活性層として好適なシリコン膜（半導体膜）２１〜２３を製造することができる。これらのシリコン膜２１〜２３を用いて製造された本実施形態のＴＦＴ３０は、素子特性（キャリア移動度等）や素子均一性に優れたものとなる。このＴＦＴ３０を備えた本実施形態のアクティブマトリクス基板４０は、電気光学装置用として高性能なものとなる。
「電気光学装置」
図面を参照して、本発明に係る実施形態の電気光学装置の構成について説明する。本発明は、ＥＬ装置や液晶装置等に適用可能であり、有機ＥＬ装置を例として説明する。図７は有機ＥＬ装置の分解斜視図である。
本実施形態の有機ＥＬ装置（電気光学装置）５０は、上記実施形態のアクティブマトリクス基板４０の上に、電流印加により赤色光（Ｒ）、緑色光（Ｇ）、青色光（Ｂ）を各々発光する発光層４１Ｒ、４１Ｇ、４１Ｂが所定のパターンで形成され、その上に、共通電極４２と封止膜４３とが順次積層されたものである。
封止膜４３を用いる代わりに、金属缶もしくはガラス基板等の封止部材で封止を行ってもよい。この場合には、酸化カルシウム等の乾燥剤を内包させてもよい。
発光層４１Ｒ、４１Ｇ、４１Ｂは、画素電極３３に対応したパターンで形成され、赤色光（Ｒ）、緑色光（Ｇ）、青色光（Ｂ）を発光する３ドットで一画素が構成されている。共通電極４２と封止膜４３とは、アクティブマトリクス基板４０の略全面に形成されている。
有機ＥＬ装置５０では、画素電極３３と共通電極４２のうち、一方が陽極、他方が陰極として機能し、発光層４１Ｒ、４１Ｇ、４１Ｂは、陽極から注入される正孔と陰極から注入される電子の再結合エネルギーによって発光する。
発光効率を向上するために、発光層４１Ｒ、４１Ｇ、４１Ｂと陽極との間には、正孔注入層及び／又は正孔輸送層を設けることができる。発光効率を向上するために、発光層４１Ｒ、４１Ｇ、４１Ｂと陰極との間には、電子注入層及び／又は電子輸送層を設けることができる。
本実施形態の有機ＥＬ装置（電気光学装置）５０は、上記実施形態のアクティブマトリクス基板４０を用いて構成されたものであるので、ＴＦＴ３０の素子均一性に優れており、表示品質等の電気光学特性の均一性が極めて優れたものとなる。また、本実施形態の有機ＥＬ装置５０は、個々のＴＦＴ３０の素子特性が優れるため、消費電力を低減できる、周辺回路の形成面積を低減できる、周辺回路の種類の選択自由度が高いなどの点で、従来技術より優れたものとなる。
本発明のレーザアニール技術は、薄膜トランジスタ（ＴＦＴ）及びこれを備えた電気光学装置の製造等に好ましく適用することができる。
本発明に係る実施形態のレーザアニール装置と、これを用いたレーザアニール方法を示す図 （ａ）〜（ｄ）は、レーザアニール方法の工程図 （ａ）及び（ｂ）は、領域Ａ１〜Ａ４における、レーザ光Ｘの照射エネルギー分布と膜の温度分布と溶融帯幅の関係例を示す図 （ａ）及び（ｂ）は、領域Ａ１〜Ａ４における、レーザ光Ｘの照射エネルギー分布と膜の温度分布と溶融帯幅のその他の関係例を示す図 （ａ）及び（ｂ）は、レーザアニール方法のその他の例を示す図 （ａ）〜（ｈ）は、本発明に係る実施形態の半導体膜、これを用いた半導体装置、及びこれを備えたアクティブマトリクス基板の製造方法を示す工程図 本発明に係る実施形態の有機ＥＬ装置（電気光学装置）の構成を示す図
符号の説明
２０ 非晶質シリコン膜（非単結晶半導体膜）
２１、２２ シリコン膜（半導体膜）
２３ シリコン膜（半導体膜、活性層）
２３ａ ソース領域（活性領域）
２３ｂ ドレイン領域（活性領域）
３０ ＴＦＴ（半導体装置）
４０ アクティブマトリクス基板
５０ 有機ＥＬ装置（電気光学装置）
１００ レーザアニール装置
１２０ レーザ光照射手段
１２１ レーザ光の発振源
１２２ 導光光学系
１３０ レーザヘッド移動手段（相対走査手段）
１４０ コントローラ（制御手段）
Ｘ レーザ光
Ａ１ 第１領域
Ａ２ 第２領域
Ａ３ 第３領域
Ａ４ 所定領域
ＡＴＦＴ 素子形成領域
Ｗ１、Ｗ２、Ｗ３ 溶融帯幅

Claims (19)

  1. 非単結晶半導体膜に対して、レーザ光を部分的に照射しつつ該レーザ光を相対走査するレーザアニールを実施して、アニール領域の結晶性をアニール前の結晶性より向上させ、かつ、前記アニール領域内の所定領域の結晶性を、前記アニール領域内の他領域の結晶性よりも高めるレーザアニール方法であって、
    前記非単結晶半導体膜の前記所定領域より離れた第１領域に対して、溶融帯幅を略同一幅に維持して前記レーザアニールを実施する工程（Ａ）と、
    前記非単結晶半導体膜の前記第１領域の前記所定領域側に隣接する第２領域に対して、溶融帯幅が、工程（Ａ）の溶融帯幅より段階的又は連続的に幅狭になるよう、前記レーザアニールを実施する工程（Ｂ）と、
    前記非単結晶半導体膜の前記第２領域と前記所定領域との間に位置する第３領域に対して、溶融帯幅が、工程（Ｂ）終了時の溶融帯幅より段階的又は連続的に幅広になるよう、前記レーザアニールを実施する工程（Ｃ）と、
    前記非単結晶半導体膜の前記所定領域に対して、溶融帯幅を、工程（Ｃ）終了時の溶融帯幅と略同一幅に維持して、前記レーザアニールを実施する工程（Ｄ）とを有することを特徴とするレーザアニール方法。
  2. 工程（Ｃ）は、前記第３領域に対して、溶融帯幅が、工程（Ｂ）終了時の溶融帯幅より連続的に幅広になるよう、前記レーザアニールを実施する工程であることを特徴とする請求項１に記載のレーザアニール方法。
  3. 工程（Ｂ）は、前記第２領域に対して、溶融帯幅が、工程（Ａ）の溶融帯幅より連続的に幅狭になるよう、前記レーザアニールを実施する工程であることを特徴とする請求項２に記載のレーザアニール方法。
  4. 前記非単結晶半導体膜に対して、前記レーザ光を発振する発振源、若しくは前記レーザ光を発振する発振源と該発振源からの出射光を導光する導光光学系からなる単数のレーザ光照射手段から、前記レーザ光を照射すると共に、
    前記レーザ光照射手段の出力を段階的又は連続的に変化させて、工程（Ｂ）及び工程（Ｃ）を実施することを特徴とする請求項１に記載のレーザアニール方法。
  5. 前記非単結晶半導体膜に対して、前記レーザ光を発振する発振源、若しくは前記レーザ光を発振する発振源と該発振源からの出射光を導光する導光光学系からなる複数のレーザ光照射手段から、前記レーザ光を照射すると共に、
    少なくとも一部の前記レーザ光照射手段の出力を段階的又は連続的に変化させて、工程（Ｂ）及び工程（Ｃ）を実施することを特徴とする請求項１に記載のレーザアニール方法。
  6. 前記レーザ光として、連続波光を用いることを特徴とする請求項１〜５のいずれかに記載のレーザアニール方法。
  7. 前記レーザ光の発振源として、半導体レーザを用いることを特徴とする請求項１〜６のいずれかに記載のレーザアニール方法。
  8. 任意のタイミングにおいて前記非単結晶半導体膜に照射される前記レーザ光の照射範囲のレーザ光相対走査方向の長さをＬ、前記レーザ光の相対走査速度をＶ、工程（Ｂ）の実施時間をｔとしたとき、式ｔ＞Ｌ／Ｖを充足するよう、工程（Ｂ）を実施することを特徴とする請求項１〜７のいずれかに記載のレーザアニール方法。
  9. レーザ光を発振する発振源、若しくはレーザ光を発振する発振源と該発振源からの出射光を導光する導光光学系からなり、非単結晶半導体膜に対して前記レーザ光を部分的に照射する単数又は複数のレーザ光照射手段と、前記非単結晶半導体膜に対して、前記レーザ光を相対走査する相対走査手段とを備え、
    前記非単結晶半導体膜に対してレーザアニールを実施して、アニール領域の結晶性をアニール前の結晶性より向上させ、かつ、前記アニール領域内の所定領域の結晶性を、前記アニール領域内の他領域の結晶性よりも高めるレーザアニール装置であって、
    前記非単結晶半導体膜の前記所定領域より離れた第１領域に対して、溶融帯幅を略同一幅に維持して前記レーザアニールを実施するレーザ光照射制御（Ａ）と、
    前記非単結晶半導体膜の前記第１領域の前記所定領域側に隣接する第２領域に対して、溶融帯幅が、前記第１領域の溶融帯幅より段階的又は連続的に幅狭になるよう、前記レーザアニールを実施するレーザ光照射制御（Ｂ）と、
    前記非単結晶半導体膜の前記第２領域と前記所定領域との間に位置する第３領域に対して、溶融帯幅が、前記第２領域の最終溶融幅より段階的又は連続的に幅広になるよう、前記レーザアニールを実施するレーザ光照射制御（Ｃ）と、
    前記非単結晶半導体膜の前記所定領域に対して、溶融帯幅を、前記第３領域の最終溶融幅と略同一幅に維持して、前記レーザアニールを実施するレーザ光照射制御（Ｄ）とを行う制御手段を備えたことを特徴とするレーザアニール装置。
  10. レーザ光照射制御（Ｃ）は、前記第３領域に対して、溶融帯幅が、前記第２領域の最終溶融幅より連続的に幅広になるよう、前記レーザアニールを実施する制御であることを特徴とする請求項９に記載のレーザアニール装置。
  11. レーザ光照射制御（Ｂ）は、前記第２領域に対して、溶融帯幅が、前記第１領域の溶融帯幅より連続的に幅狭になるよう、前記レーザアニールを実施する制御であることを特徴とする請求項１０に記載のレーザアニール装置。
  12. 前記レーザアニール装置は、前記レーザ光照射手段を単数備えたものであり、
    前記制御手段は、前記レーザ光照射手段の出力を段階的又は連続的に変化させて、レーザ光照射制御（Ｂ）及びレーザ光照射制御（Ｃ）を行うものであることを特徴とする請求項９に記載のレーザアニール装置。
  13. 前記レーザアニール装置は、前記レーザ光照射手段を複数備えたものであり、
    前記制御手段は、少なくとも一部の前記レーザ光照射手段の出力を段階的又は連続的に変化させて、レーザ光照射制御（Ｂ）及びレーザ光照射制御（Ｃ）を行うものであることを特徴とする請求項９に記載のレーザアニール装置。
  14. 前記レーザ光が、連続波光であることを特徴とする請求項９〜１３のいずれかに記載のレーザアニール装置。
  15. 前記レーザ光照射手段が、半導体レーザを発振源とするレーザ光照射手段であることを特徴とする請求項９〜１４のいずれかに記載のレーザアニール装置。
  16. 前記制御手段は、任意のタイミングにおいて前記非単結晶半導体膜に照射される前記レーザ光の照射範囲のレーザ光相対走査方向の長さをＬ、前記レーザ光の相対走査速度をＶ、レーザ光照射制御（Ｂ）の実施時間をｔとしたとき、式ｔ＞Ｌ／Ｖを充足するよう、レーザ光照射制御（Ｂ）を行うものであることを特徴とする請求項９〜１５のいずれかに記載のレーザアニール装置。
  17. 請求項１〜８のいずれかに記載のレーザアニール方法を用いて製造されたものであることを特徴とする半導体膜。
  18. 請求項１７に記載の半導体膜の前記所定領域に活性領域が形成された活性層を備えたことを特徴とする半導体装置。
  19. 請求項１８に記載の半導体装置を備えたことを特徴とする電気光学装置。
JP2006028161A 2006-02-06 2006-02-06 レーザアニール技術、半導体膜、半導体装置、及び電気光学装置 Withdrawn JP2007208174A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006028161A JP2007208174A (ja) 2006-02-06 2006-02-06 レーザアニール技術、半導体膜、半導体装置、及び電気光学装置
US11/699,555 US7838397B2 (en) 2006-02-06 2007-01-30 Process and system for laser annealing and laser-annealed semiconductor film
KR1020070011521A KR101276150B1 (ko) 2006-02-06 2007-02-05 레이저 어닐링 방법, 레이저 어닐링 시스템, 반도체막,반도체 장치, 및 전기 광학 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006028161A JP2007208174A (ja) 2006-02-06 2006-02-06 レーザアニール技術、半導体膜、半導体装置、及び電気光学装置

Publications (1)

Publication Number Publication Date
JP2007208174A true JP2007208174A (ja) 2007-08-16

Family

ID=38487347

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006028161A Withdrawn JP2007208174A (ja) 2006-02-06 2006-02-06 レーザアニール技術、半導体膜、半導体装置、及び電気光学装置

Country Status (3)

Country Link
US (1) US7838397B2 (ja)
JP (1) JP2007208174A (ja)
KR (1) KR101276150B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013519224A (ja) * 2010-02-03 2013-05-23 リモ パテントフェルヴァルトゥング ゲーエムベーハー ウント コー．カーゲー 太陽電池セル、特に結晶または多結晶シリコン太陽電池セルのディスク状基板材料を熱処理するための方法および装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10749113B2 (en) 2014-09-29 2020-08-18 Universal Display Corporation Organic electroluminescent materials and devices
US10083843B2 (en) * 2014-12-17 2018-09-25 Ultratech, Inc. Laser annealing systems and methods with ultra-short dwell times

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5643801A (en) * 1992-11-06 1997-07-01 Semiconductor Energy Laboratory Co., Ltd. Laser processing method and alignment
US6242289B1 (en) * 1995-09-08 2001-06-05 Semiconductor Energy Laboratories Co., Ltd. Method for producing semiconductor device
US5712191A (en) 1994-09-16 1998-01-27 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
JPH08139331A (ja) 1994-11-14 1996-05-31 Sony Corp 薄膜トランジスタの製造方法
EP1083590A4 (en) 1999-03-05 2002-09-18 Seiko Epson Corp PROCESS FOR PRODUCING A SEMICONDUCTOR AND THIN FILM DEVICE
JP2004228160A (ja) 2003-01-20 2004-08-12 Seiko Epson Corp 半導体装置の製造方法、電気光学装置、及び電子機器
US7220627B2 (en) * 2003-04-21 2007-05-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device where the scanning direction changes between regions during crystallization and process
JP2005129769A (ja) * 2003-10-24 2005-05-19 Hitachi Ltd 半導体薄膜の改質方法、改質した半導体薄膜とその評価方法、およびこの半導体薄膜で形成した薄膜トランジスタ、並びにこの薄膜トランジスタを用いて構成した回路を有する画像表示装置
JP2007208180A (ja) * 2006-02-06 2007-08-16 Fujifilm Corp レーザアニール技術、半導体膜、半導体装置、及び電気光学装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013519224A (ja) * 2010-02-03 2013-05-23 リモ パテントフェルヴァルトゥング ゲーエムベーハー ウント コー．カーゲー 太陽電池セル、特に結晶または多結晶シリコン太陽電池セルのディスク状基板材料を熱処理するための方法および装置

Also Published As

Publication number Publication date
US20070249147A1 (en) 2007-10-25
KR101276150B1 (ko) 2013-06-18
US7838397B2 (en) 2010-11-23
KR20070080229A (ko) 2007-08-09

Similar Documents

Publication Publication Date Title
JP2004311935A (ja) 単結晶シリコン膜の製造方法
EP1912252A1 (en) Polysilicon thin film transistor and method of fabricating the same
JP5000609B2 (ja) 結晶化方法
US9236487B2 (en) Method of manufacturing substrate having thin film thereabove, method of manufacturing thin-film-device substrate, thin-film substrate, and thin-film-device substrate
CN101038937B (zh) 薄膜半导体器件及其制造方法
US7723167B2 (en) Process and system for laser annealing and laser-annealed semiconductor film
JP6081689B2 (ja) 多結晶シリコン層、薄膜トランジスタ、及び有機電界発光表示装置の製造方法
KR20070093337A (ko) 반도체 박막의 결정화 방법
US7682950B2 (en) Method of manufacturing laterally crystallized semiconductor layer and method of manufacturing thin film transistor using the same method
US7541615B2 (en) Display device including thin film transistors
US20100051830A1 (en) Semiconductor processing apparatus and semiconductor processing method
KR101276150B1 (ko) 레이저 어닐링 방법, 레이저 어닐링 시스템, 반도체막,반도체 장치, 및 전기 광학 장치
JP4365757B2 (ja) 多結晶シリコン薄膜トランジスタの多結晶シリコン膜の形成方法
CN100573886C (zh) 显示装置
JP4169072B2 (ja) 薄膜半導体装置および薄膜半導体装置の製造方法
CN100413040C (zh) 多晶硅薄膜晶体管的形成方法
JP2007281465A (ja) 多結晶膜の形成方法
JP2004087620A (ja) 半導体装置及びその製造方法
US20060172469A1 (en) Method of fabricating a polycrystalline silicon thin film transistor
JP2008243843A (ja) 結晶化方法、薄膜トランジスタの製造方法、レーザ結晶化用基板、薄膜トランジスタおよび表示装置
JP2008071776A (ja) レーザアニール装置、半導体膜、半導体装置、及び電気光学装置
JP2011009658A (ja) 薄膜トランジスタおよび薄膜トランジスタの製造方法、並びにその利用

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20090407