[go: up one dir, main page]

JP2007294980A - 極浅接合(usj)構造の電気活性ドーパント密度プロファイルを判定する方法 - Google Patents

極浅接合(usj)構造の電気活性ドーパント密度プロファイルを判定する方法 Download PDF

Info

Publication number
JP2007294980A
JP2007294980A JP2007135994A JP2007135994A JP2007294980A JP 2007294980 A JP2007294980 A JP 2007294980A JP 2007135994 A JP2007135994 A JP 2007135994A JP 2007135994 A JP2007135994 A JP 2007135994A JP 2007294980 A JP2007294980 A JP 2007294980A
Authority
JP
Japan
Prior art keywords
sample
point
semiconductor wafer
bevel
depth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007135994A
Other languages
English (en)
Inventor
Robert J Hillard
ロバート・ジェイ・ヒラード
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Solid State Measurements Inc
Original Assignee
Solid State Measurements Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Solid State Measurements Inc filed Critical Solid State Measurements Inc
Publication of JP2007294980A publication Critical patent/JP2007294980A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/14Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2648Characterising semiconductor materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】従来技術よりもより正確にドーパント密度を測定するための方法と装置とを提供する。
【解決手段】半導体ウエハまたはサンプル10が所望密度の電気活性ドーパントを有していることを判定する方法において、半導体ウエハ又はサンプル10を形成する半導体材料に関連する最小及び最大キャパシタンスを、その上面16の近傍の第1ポイントで測定し、半導体ウエハ又はサンプル10を形成する半導体材料に関連する最小及び最大キャパシタンスを、上面16のその上方の一部を除去することによって形成されるベベル面24の近傍の第2ポイントで測定する。各ポイントで測定された最小及び最大キャパシタンスと、各ポイントが存在する上面16上又は上面16からの深さとの関数として、半導体ウエハ又はサンプル10の電気活性ドーピング密度を測定することができる。
【選択図】図1

Description

関連出願の相互参照
本発明は、その内容をここに参考文献として合体させる、2006年4月20日出願の米国仮特許出願第60/793,565号の優先権を主張するものである。
発明の背景
発明の分野
本発明は、その上に単数又は複数の集積回路を形成する前の半導体ウエハ又はサンプルのテスト、詳しくは、その上に単数又は複数の集積回路を形成する前に、半導体ウエハ又はサンプルの上面又はその近傍における電気活性ドーパントの密度が許容範囲内にあるか否かの判定、に関する。
関連技術の記載
集積回路を形成するために使用される半導体ウエハ又はサンプルにおいて、半導体ウエハ又はサンプルの半導体材料内部への深さの関数としてのドーパント密度(NSURF)が、それから形成される集積回路の動作にとって極めて重要である。従来の半導体製造においては、適切な電荷(正又は負)を有するドーパントイオンを、非限定的に、拡散、イオン注入、等の適当および/又は所望の手段によって、半導体ウエハ又はサンプルの上面に導入する。
その上面がイオンでドーピングされた半導体ウエハ又はサンプルから集積回路を形成するに先立って、その半導体ウエハ又はサンプルが許容は範囲内でドーピングされているか否かを判定することが望ましい。半導体ウエハ又はサンプルのイオンドーピングの有効性のそのような測定の一例は、半導体ウエハ又はサンプルの半導体材料内へのキャリアの深さの関数としてのドーパント密度の測定である。これまで、そのような測定は、公知の方法で半導体ウエハ又はサンプルの上面上でCV式の測定を多数行い、次に、これらの測定値を半導体ウエハ又はサンプルの上面での深さに対するドーパント密度の推定値に変換するものであった。
典型的なCV式測定は、半導体ウエハ又はサンプルの半導体材料の上面もしくはこの半導体材料の上の誘電材料の上面のいずれかであるところの半導体ウエハ又はサンプルの上面にコンタクトを押し付け、このコンタクトに印加されるDC信号にAC信号を重畳し、前記DC信号を、第1の開始電圧から第2の終端電圧まで掃引し、この掃引中にキャパシタンスを測定するものである。
この半導体ウエハ又はサンプルのドーパント密度の従来の測定方法の問題点は、そのような測定が推定であり、従って、望ましいものよりも潜在的に広い誤差マージンを有するものであることにある。従って、従来技術よりもより正確にドーパント密度を測定するための方法と装置とを提供することによってこの問題及びその他の問題を解決することが望まれている。
発明の要旨
本発明は、半導体ウエハまたはサンプルが所望密度の電気活性ドーパントを有していることを判定する方法に関する。該方法は以下の工程を有する、即ち、(a)その第1面において、上面と、その上方に延びる前記上面の仮想延長線に対して鋭角に位置するベベル面とを備え、その第2の反対側の面において、裏面を有する半導体ウエハ又はサンプルを提供する工程であって、前記上面と前記ベベル面との交差によってベベルエッジが形成される工程、(b)前記半導体ウエハ又はサンプルを、この半導体ウエハ又はサンプルの前記裏面がチャック上に位置する状態で、チャックとコンタクトとの間に配置する工程、(c)前記コンタクトを、前記ベベルエッジを横切って存在する複数の離散ポイントにおいて、前記上面又は前記ベベル面に押し込み接触させる工程、(d)前記工程(c)の各ポイントにおいて、前記コンタクトが前記上面又は前記ベベル面に押し込み接触された時に、形成されるコンデンサの最小及び最大キャパシタンスを測定する工程、(e)前記工程(d)の各ポイントにつき測定された前記最小及び最大キャパシタンスの関数として、前記ポイントの近傍で前記半導体ウエハ又はサンプルの電気活性ドーパントの密度を決定する工程、そして、(f)前記半導体ウエハ又はサンプルの前記電気活性ドーパント密度が所定の許容差内にあることを、前記上面からの深さに対する、前記工程(e)で決定された電気活性ドーパント密度の第1関係と、深さに対する基準半導体ウエハ又はサンプルから理論的又は実験的に決定された電気活性ドーパント密度の第2関係との比較に基づいて判定する工程。
前記工程(f)において、各関係は、前記上面からの深さに対する電気活性ドーパント密度のプロット又は曲線とすることができる。
前記上面上の各ポイントの前記深さはゼロにすることができる。前記ベベル面上の各ポイントの前記深さは、前記鋭角と、前記上面に対して直交する方向視における前記ポイント及び前記ベベルエッジの間の最短距離との積の正弦値(sine)にすることができる。
前記複数のポイントは前記ベベルエッジに対して鉛直に存在するものとすることができる。
前記工程(c)において、前記コンタクトは、前記上面に少なくとも一回接触し、前記コンタクトは前記ベベル面に少なくとも一回接触するものとすることができる。
前記上面と前記ベベル面とに押し込み接触する前記コンタクトの部分は少なくとも部分的に球状とすることができる。
前記工程(e)において、各ポイントにおける前記電気活性ドーパント密度は、下記の等式から決定することができる。
Figure 2007294980
前記上面は前記半導体ウエハ又はサンプルの半導体材料の上面、又は、前記半導体ウエハ又はサンプルの半導体材料の上に位置する誘電層の上面とすることができる。
本発明は、又、半導体ウエハまたはサンプルが所望密度の電気活性ドーパントを有していることを判定する方法であって、該方法は以下の工程を有する、(a)その第1面に、上面(topside surface)と、該上面の上方の一部を除去することによって形成されたベベル面とを備える半導体ウエハ又はサンプルを提供する工程であって、前記ベベル面は除去された前記上面に対して鋭角で延出し、前記上面と前記ベベル面との交差によってベベルエッジが形成され、前記半導体ウエハ又はサンプルは、その反対側の第2面に、裏面を有する工程、(b)前記上面と前記ベベル面とに沿った複数の離散ポイントの各ポイントにおいて、前記半導体ウエハ又はサンプルを形成する半導体材料によって形成されるコンデンサの最小及び最大キャパシタンスを測定する工程、(c)前記工程(b)の各ポイントにつき測定された前記最小及び最大キャパシタンスの関数として、前記ポイント又はその近傍で前記半導体ウエハ又はサンプルの電気活性ドーパントの密度を決定する工程、そして、(d)前記半導体ウエハ又はサンプルの前記電気活性ドーパント密度が所定の許容差内にあることを、前記上面からの深さに対する、前記工程(c)で決定された電気活性ドーパント密度の第1関係と、深さに対する基準半導体ウエハ又はサンプルから理論的又は実験的に決定された電気活性ドーパント密度の第2関係との比較に基づいて判定する工程。
前記工程(d)において、各関係は、前記上面からの深さに対する電気活性ドーパント密度の複数のデータポイントの組から成るものとすることができる。各関係は、更に、対応のデータポイント組にフィット(fitted)する曲線から成るものとすることができる。
前記複数のポイントは、前記上面に対して直交する方向視で前記ベベルエッジを横切って存在するものとすることできる。少なくとも1つのポイントは前記上面上に存在するものとすることができる。少なくとも1つのポイントは前記ベベル面上に存在するものとすることができる。前記上面上の各ポイントの前記深さは好ましくはゼロである。前記ベベル面上の各ポイントの前記深さは、前記鋭角と、前記ポイント及び前記ベベルエッジの間の最短距離との積の正弦値とすることができる。
各ポイントにおける前記最小及び最大キャパシタンスは、前記ポイントにおいて、前記上面又は前記ベベル面に押し込み接触される少なくとも部分球状面を備えるコンタクトを介して測定されるものとすることができる。
各ポイントにおける前記最小及び最大キャパシタンスは、前記少なくとも部分球状面と前記半導体ウエハ又はサンプルの半導体材料との間に印加されるCV式電気刺激を介して測定されるものとすることができる。
最後に、本発明は、半導体ウエハまたはサンプルが所望密度の電気活性ドーパントを有していることを判定する方法であって、該方法は以下の工程を有する、(a)前記半導体ウエハ又はサンプルの上面上の第1ポイントにおいて半導体ウエハ又はサンプルを形成する半導体材料から成るコンデンサの最小及び最大キャパシタンスを測定する、(b)前記半導体ウエハ又はサンプルの上面の上方の一部を除去することによって形成されるベベル面上の第2ポイントにおいて前記半導体ウエハ又はサンプルを形成する半導体材料から成るコンデンサの最小及び最大キャパシタンスを測定する、そして(c)前記半導体ウエハ又はサンプルの前記電気活性ドーパント密度が所定の許容差内にあることを、前記各ポイントについて測定された前記最小及び最大キャパシタンスと、前記ポイントが存在する前記上面上、又は該上面からの深さとの関数として判定する。
前記第1ポイントの前記深さはゼロにすることができる。前記第2ポイントの前記深さは、前記ベベル面とその上方の前記除去された上面との間の鋭角と、前記上面に対して直交する方向視における、前記第2ポイントと、前記ベベル面と前記上面との交点との間の最短距離との積の正弦値にすることができる。
前記工程(c)は、更に、前記上面からの深さに対する電気活性ドーパント密度の複数のデータポイントの組を決定する工程を含むことができる。
各ポイントにおける前記最小及び最大キャパシタンスは、前記ポイントにおいて前記上面に押し込み接触される少なくとも部分球状面を備えるコンタクトを介して測定されるものとすることができる。各ポイントにおける前記両キャパシタンスは、前記少なくとも部分球状面と前記半導体ウエハ又はサンプルの半導体材料との間に印加されるCV式電気刺激を介して測定されるものとすることができる。
図面の簡単な説明
図1は、上面とベベル面とを備える半導体ウエハ(断面を図示)をテストするためのシステムの略図とブロック図との組み合わせ、
図2は、図1のII−II線に沿った図、
図3は、コンタクトを半導体ウエハの上面又はベベル面に押し付けた時のコンタクトと半導体ウエハとの間へのCV式電気刺激の印加に応答する電圧変化に対するキャパシタンス変化のプロット、そして
図4は、図1に図示の半導体ウエハと基準半導体ウエハ又とについての深さに対する電気活性ドーパント密度(NSURF)のプロットである。
発明の詳細説明
図1を参照すると、半導体ウエハ又はサンプルテストシステム2は、導電性真空チャック4とコンタクト6とを備える。コンタクト6は長手プローブ形状のものとして図示されているが、このコンタクト6は、テスト対象の半導体ウエハ又はサンプル10をテストするのに適した任意の形状又は形態を備えたものとすることができるので、この図示が本発明を限定するものと解釈されてはならない。
チャック4は、テストされる半導体ウエハ又はサンプル10の裏側8を支持するように構成され、前記半導体ウエハ又はサンプル10は、半導体材料から成る基材12を有し、これが真空装置(図示せず)によってチャック4との接触状態に保持される。半導体ウエハ又はサンプルの処理及びテストの当業者には理解されるように、この半導体ウエハ又はサンプル10の基材12は、非限定的に、ケイ素(Si)、ゲルマニウム(Ge)、ガリウムヒ素(GaAs)、等が例示される公知の適当な半導体材料から形成することができる。好ましくは、半導体ウエハ又はサンプル10は、基材12の上面上に位置する誘電層又は酸化物層14を有する。
好ましくは、コンタクト6は、基材12の上面16、それが設けられる場合には誘電層14の上面22、又は、基材12のベベル面24(図2に図示)、に接触するための少なくとも部分的に球状の導電面20を備えている。望ましい場合には、部分球状導電面20が半導体ウエハ又はサンプル10をテストするのに適したその他の形状を有する表面(図示せず)を利用することも考えられる。従って、図1において導電面20が部分球状に図示されていることが、本発明を限定するものと解釈されてはならない。
周知のタイプの接触形成手段26によって、矢印28によって図示されている方向の一方又は両方でのチャック4および/又はコンタクト6の垂直移動を制御して、コンタクト6と半導体ウエハ又はサンプル10とを接触させると、導電面20は、基材12の上面16、それが設けられる場合には誘電層14の上面22、又は、基材12のベベル面24、に接触する。又、あるいはそれに代えて、接触形成手段26によって、矢印29によって図示されている方向の一方又は両方での真空チャック4又はコンタクト6或いはその両方の水平移動を制御し基材12の上面16、それが設けられる場合には誘電層14の上面22、又は、基材12のベベル面24(図2に図示)上の所望の位置での導電面20の位置決めを可能にしてもよい。
電気刺激付与手段30を電気接続して、半導体ウエハ又はサンプル10がチャック4上に受けられ、コンタクト6の導電面20が、上面16、それが設けられる場合は上面22、又はベベル面24と接触する時に、コンタクト6、半導体ウエハ又はサンプル10、又はこれらの両方に、適当な電気刺激(例えばCV式電気刺激)を印加することができる。
測定手段32を電気接続し、前記電気刺激付与手段30によって印加されたテスト刺激に対する半導体ウエハ又はサンプル10の反応を測定し、この測定された反応を任意の適当なおよび/又は所望の方法で処理することができる。前記測定手段32が、半導体ウエハ又はサンプル10の測定された反応に対して測定手段32によって行われた任意の処理の結果を人間が感知可能な方法で出力することを可能にするために、ディスプレイ33又はその他の適当な出力手段も設けることができる。好ましくは、チャック4は、基準接地34に接続される。但し、チャック4をAC又はDC基準バイアス(図示せず)に接続することも可能であるので、このことが本発明を限定するものと解釈されてはならない。
次に、本発明を、基材12上に誘電層14を備える半導体ウエハ又はサンプル10を参照して説明する。但し、本発明がこれによって限定されるものと解釈されてならない。
図2と、適時、引き続き図1とを参照すると、半導体ウエハ又はサンプル10の所望の部分に、既知の小さな角度50でラッピング加工(lapping)又は研磨加工を行う。この半導体ウエハ又はサンプル10のラッピング加工又は研磨加工は、半導体ウエハ又はサンプル10をチャック4に取り付ける前、又は、その後、に行うことができる。図1に図示されているように、半導体ウエハ又はサンプル10のラッピング加工又は研磨加工によって誘電層14の一部と、上面16に隣接する基材12の楔状部分を除去し、それによって、基材12のベベル面24を形成する。好ましくは、基材12のこのベベル面24および/又はコンタクト6の導電面20の一方又は両方は、導電面20がベベル面24に押し込み接触される時に、これら導電面20とベベル面24との間の接触を最大化する、平滑で研磨された面である。
適当なタイミングで、複数のCV式測定を、ベベル面24と誘電層14の上面24との交差によって形成されるベベルエッジ36に対して、側方、好ましくは直交する複数のポイントにおいて行う。各CV式測定は、コンタクト6の導電面20を、誘電層14の上面22、又は基材12のベベル面24に押し込み接触させ、それによって、上面22又はベベル面24に接触する表面20の関係によって一時的にコンデンサを形成し、次に、コンタクト6、半導体ウエハ又はサンプル10、又はこれらの両方に対してCV式電気刺激を印加することによって行われる。図2は、CV式測定を、誘電層14の上面22又は基材12のベベル面24と接触するプローブ6の導電面20を介して行うことが可能な複数の位置38−1,38−2,....,38−7を図示している。それぞれの位置38は、導電面20と上面22、又は、導電面20がそれと接触する場合はベベル面24との間の接触面積(Ac)を表す。
CV式電気刺激の一例は、AC電圧が重畳されたDC電圧を、導電面20の下の基材12が、好ましくは、反転状態(in inversion)にあり最小キャパシタンス(CMIN)が測定される第1の開始電圧から、導電面20の下の基材12が、好ましくは蓄積状態(in accumulation)にあり最大キャパシタンス(CMAX)が測定される第2の終端電圧まで掃引するものである。
第1の開始電圧から第2の終端電圧へのDC電圧の掃引とそれに対応するキャパシタンスのCMINからCMAXへの変化を示すCVプロットの一例が図3に図示されている。前記DC電圧が第1の開始電圧から第2の終端電圧まで掃引されるCV式電気刺激がより好ましい。その理由は、それは導電面20の下方の半導体基材12が蓄積状態(accumulation)に入ったときに検出可能で、その時に、CMAXの最適値を得ることができるからである。
各テスト位置38のCMINとCMAXの値が測定又は獲得されると、CMINとCMAXの対応する獲得値と、NSURFの対応する値を決定するために反復解決される下記の等式EQ1とを利用して、その位置38について、半導体ウエハ10の近表面電気活性ドーパント密度(NSURF)を決定することができる。
Figure 2007294980
図4と、引き続き図1〜図3とを参照すると、各テスト位置38において測定されたNSURFの値から、深さに対するNSURFのプロット40(破線で図示されている)を形成することができる。次に、このプロット40を、基準半導体ウエハ(図示せず)を利用して理論的又は実験的に決定された深さに対するNSURFの基準プロット42と比較することができる。プロット40と基準プロット42の相関程度に基づいて、テスト対象の半導体ウエハ又はサンプル10の近表面ドーパント密度、従って、基材12のイオンドーピングの有効性、が許容範囲内であるか否かを判定することができる。
図2及び図4を参照すると、各テスト位置の深さは、誘電層14の上面22の元の位置からの深さである。具体的には、各テスト位置38−3〜38−7につき、テスト位置38の深さは、角度50の正弦値と、ベベルエッジ36と、導電面20とベベル面24との間の接触の中心との間の距離52(誘電層14の上面22に対して平行に測定)、との積である。従って、テスト位置38−3の深さは、距離52−3と角度50の正弦値との積であり、テスト位置38−4の深さは、距離52−4と角度50の正弦値との積、等、以下同様である。
図2において、テスト位置38−1と38−2とは、誘電層14の上面22上にある。したがって、図4に示すプロット40において、テスト位置38−1及び38−2は同じ深さに図示されている。
以上、本発明を好適実施例を参照して説明した。以上の詳細説明を読み理解することにより当業者は様々な改造、改変に想到するであろう。例えば、所望の場合、より多い、又はより少ないテスト位置38でCV式測定を行うことが可能であるので、図2に図示したテスト位置38の数は本発明を限定するものと解釈されてはならない。更に、ベベル面24は、図1において誘電層を備えないものとして図示されているが、通常は、ベベル面24上には、天然の(native)酸化物又は誘電物(図示せず)が形成される。このような自生酸化物はベベル面24上でのCV測定値の獲得を容易にするものである。本発明は、そのような改造及び改変の全てを、それらが添付の請求の範囲又はそれらの均等物に含まれる限りにおいて、含むものとして意図される。
上面とベベル面とを備える半導体ウエハ(断面を図示)をテストするためのシステムの略図とブロック図との組み合わせ 図1のII−II線に沿った図 コンタクトを半導体ウエハの上面又はベベル面に押し付けた時のコンタクトと半導体ウエハとの間へのCV式電気刺激の印加に応答する電圧変化に対するキャパシタンス変化のプロット 図1に図示の半導体ウエハと基準半導体ウエハ又とについての深さに対する電気活性ドーパント密度(NSURF)のプロット
符号の説明
4 チャック
6 コンタクト
8 裏面
10 半導体ウェハ又はサンプル
14 誘電層
16 上面
20 導電面(部分球状面)
22 上面
24 ベベル面
36 ベベルエッジ
38 位置(ポイント)
50 角度(鋭角)

Claims (20)

  1. 半導体ウエハまたはサンプルが所望密度の電気活性ドーパントを有していることを判定する方法であって、該方法は以下の工程を有する、
    (a)その第1面において、上面と、その上方に延びる前記上面の仮想延長線に対して鋭角に位置するベベル面とを備え、その第2の反対側の面において、裏面を有する半導体ウエハ又はサンプルを提供する工程であって、前記上面と前記ベベル面との交差によってベベルエッジが形成される工程、
    (b)前記半導体ウエハ又はサンプルを、この半導体ウエハ又はサンプルの前記裏面がチャック上に位置する状態で、チャックとコンタクトとの間に配置する工程、
    (c)前記コンタクトを、前記ベベルエッジを横切って存在する複数の離散ポイントにおいて、前記上面と前記ベベル面とに押し込み接触させる工程、
    (d)前記工程(c)の各ポイントにおいて、前記コンタクトが前記上面又は前記ベベル面に押し込み接触された時に、形成されるコンデンサの最小及び最大キャパシタンスを測定する工程、
    (e)前記工程(d)の各ポイントにつき測定された前記最小及び最大キャパシタンスの関数として、前記ポイントの近傍で前記半導体ウエハ又はサンプルの電気活性ドーパントの密度を決定する工程、そして、
    (f)前記半導体ウエハ又はサンプルの前記電気活性ドーパント密度が所定の許容差内にあることを、前記上面からの深さに対する、前記工程(e)で決定された電気活性ドーパント密度の第1関係と、基準半導体ウエハ又はサンプルから理論的又は実験的に決定された深さに対する電気活性ドーパント密度の第2関係との比較に基づいて判定する工程。
  2. 請求項1の方法であって、前記工程(f)において、各関係は、前記上面からの深さに対する電気活性ドーパント密度のプロット又は曲線である。
  3. 請求項1の方法であって、
    前記上面上の各ポイントの前記深さはゼロであり、そして、
    前記ベベル面上の各ポイントの前記深さは、前記鋭角と、前記上面に対して直交する方向視における前記ポイント及び前記ベベルエッジの間の最短距離との積の正弦値(sine)である。
  4. 請求項1の方法であって、前記上面に対して直交する方向視において、前記複数のポイントは前記ベベルエッジに対して鉛直に存在する。
  5. 請求項1の方法であって、前記工程(c)において、前記コンタクトは、前記上面に少なくとも一回接触し、前記コンタクトは前記ベベル面に少なくとも一回接触する。
  6. 請求項1の方法であって、前記上面と前記ベベル面とに押し込み接触する前記コンタクトの部分は少なくとも部分的に球状である。
  7. 請求項1の方法であって、前記工程(e)において、各ポイントにおける前記電気活性ドーパント密度は、下記の等式から決定される、
    Figure 2007294980
  8. 請求項1の方法であって、前記上面は前記半導体ウエハ又はサンプルの半導体材料の上面、又は、前記半導体ウエハ又はサンプルの半導体材料の上に位置する誘電層の上面である。
  9. 半導体ウエハまたはサンプルが所望密度の電気活性ドーパントを有していることを判定する方法であって、該方法は以下の工程を有する、
    (a)その第1面に、上面と、該上面の上方の一部を除去することによって形成されたベベル面とを備える半導体ウエハ又はサンプルを提供する工程であって、前記ベベル面は除去された前記上面に対して鋭角で延出し、前記上面と前記ベベル面との交差によってベベルエッジが形成され、前記半導体ウエハ又はサンプルは、その反対側の第2面に、裏面を有する工程、
    (b)前記上面と前記ベベル面とに沿った複数の離散ポイントの各ポイントにおいて、前記半導体ウエハ又はサンプルを形成する半導体材料によって形成されるコンデンサの最小及び最大キャパシタンスを測定する工程、
    (c)前記工程(b)の各ポイントにつき測定された前記最小及び最大キャパシタンスの関数として、前記ポイント又はその近傍で前記半導体ウエハ又はサンプルの電気活性ドーパントの密度を決定する工程、そして、
    (d)前記半導体ウエハ又はサンプルの前記電気活性ドーパント密度が所定の許容差内にあることを、前記上面からの深さに対する、前記工程(c)で決定された電気活性ドーパント密度の第1関係と、深さに対する基準半導体ウエハ又はサンプルから理論的又は実験的に決定された電気活性ドーパント密度の第2関係との比較に基づいて判定する工程。
  10. 請求項9の方法であって、前記工程(d)において、各関係は、前記上面からの深さに対する電気活性ドーパント密度の複数のデータポイントの組から成る。
  11. 請求項10の方法であって、前記工程(d)において、各関係は、更に、対応のデータポイント組にフィットする(fitted)曲線から成る。
  12. 請求項9の方法であって、
    前記複数のポイントは、前記上面に対して直交する方向視で前記ベベルエッジを横切って存在し、
    少なくとも1つのポイントは前記上面上に存在し、
    少なくとも1つのポイントは前記ベベル面上に存在し、
    前記上面上の各ポイントの前記深さはゼロであり、そして
    前記ベベル面上の各ポイントの前記深さは、前記鋭角と、前記ポイント及び前記ベベルエッジの間の最短距離との積の正弦値である。
  13. 請求項9の方法であって、各ポイントにおける前記最小及び最大キャパシタンスは、前記ポイントにおいて、前記上面又は前記ベベル面に押し込み接触される少なくとも部分球状面を備えるコンタクトを介して測定される。
  14. 請求項13の方法であって、各ポイントにおける前記最小及び最大キャパシタンスは、前記少なくとも部分球状面と前記半導体ウエハ又はサンプルの半導体材料との間に印加されるCV式(CV-type)電気刺激を介して測定される。
  15. 請求項9の方法であって、各ポイントにおける前記電気活性ドーパント密度は、下記の等式から決定される、
    Figure 2007294980
  16. 半導体ウエハまたはサンプルが所望密度の電気活性ドーパントを有していることを判定する方法であって、該方法は以下の工程を有する、
    (a)前記半導体ウエハ又はサンプルの上面上の第1ポイントにおいて該半導体ウエハ又はサンプルを形成する半導体材料から成るコンデンサの最小及び最大キャパシタンスを測定する工程、
    (b)前記半導体ウエハ又はサンプルの上面の上方の一部を除去することによって形成されるベベル面上の第2ポイントにおいて前記半導体ウエハ又はサンプルを形成する半導体材料から成るコンデンサの最小及び最大キャパシタンスを測定する工程、そして、
    (c)前記半導体ウエハ又はサンプルの前記電気活性ドーパント密度が所定の許容差内にあることを、前記各ポイントについて測定された前記最小及び最大キャパシタンスと、前記ポイントが存在する前記上面上、又は該上面からの深さとの関数として判定する工程。
  17. 請求項16の方法であって、
    前記第1ポイントの前記深さはゼロであり、そして
    前記第2ポイントの前記深さは、前記ベベル面とその上の前記除去された上面との間の鋭角と、前記上面に対して直交する方向視における、前記第2ポイントと、前記ベベル面と前記上面との交点との間の最短距離との積の正弦値である。
  18. 請求項16の方法であって、前記工程(c)は、更に、前記上面からの深さに対する電気活性ドーパント密度の複数のデータポイントの組を決定する工程を含む。
  19. 請求項16の方法であって、各ポイントにおける前記最小及び最大キャパシタンスは、前記ポイントにおいて前記上面に押し込み接触される少なくとも部分球状面を備えるコンタクトを介して測定される。
  20. 請求項19の方法であって、各ポイントにおける前記両キャパシタンスは、前記少なくとも部分球状面と前記半導体ウエハ又はサンプルの半導体材料との間に印加されるCV式電気刺激を介して測定される。
JP2007135994A 2006-04-20 2007-04-20 極浅接合(usj)構造の電気活性ドーパント密度プロファイルを判定する方法 Pending JP2007294980A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US79356506P 2006-04-20 2006-04-20
US11/732,048 US20070249073A1 (en) 2006-04-20 2007-04-02 Method for determining the electrically active dopant density profile in ultra-shallow junction (USJ) structures

Publications (1)

Publication Number Publication Date
JP2007294980A true JP2007294980A (ja) 2007-11-08

Family

ID=38611006

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007135994A Pending JP2007294980A (ja) 2006-04-20 2007-04-20 極浅接合(usj)構造の電気活性ドーパント密度プロファイルを判定する方法

Country Status (4)

Country Link
US (1) US20070249073A1 (ja)
EP (1) EP1863078A3 (ja)
JP (1) JP2007294980A (ja)
TW (1) TW200804834A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2941816B1 (fr) * 2009-02-05 2011-04-01 Commissariat Energie Atomique Methode de caracterisation d'un procede d'implantation ionique.
CN111413634A (zh) * 2020-03-27 2020-07-14 惠州亿纬集能有限公司 软包锂电池绝缘测试方法
US11841296B2 (en) * 2021-12-02 2023-12-12 Globalfoundries U.S. Inc. Semiconductor substrates for electrical resistivity measurements

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5521525A (en) * 1994-04-15 1996-05-28 University Of North Carolina Method and apparatus for measuring the doping density profile of a semiconductor layer
DE19758348A1 (de) * 1997-12-22 1999-06-24 Inst Halbleiterphysik Gmbh Verfahren zur Aufnahme von Tiefenprofilen zum Nachweis von Verunreinigungen in Halbleitern
ATE333652T1 (de) * 1999-10-19 2006-08-15 Solid State Measurements Inc Nicht-invasive elektrische messung von halbleiterscheiben
US6741093B2 (en) * 2000-10-19 2004-05-25 Solid State Measurements, Inc. Method of determining one or more properties of a semiconductor wafer
US6632691B1 (en) * 2002-04-11 2003-10-14 Solid State Measurements, Inc. Apparatus and method for determining doping concentration of a semiconductor wafer
JP2005223098A (ja) * 2004-02-04 2005-08-18 Shin Etsu Handotai Co Ltd ドーパント汚染の評価方法及び熱処理工程の管理方法並びにドーパント汚染量の測定方法

Also Published As

Publication number Publication date
US20070249073A1 (en) 2007-10-25
EP1863078A3 (en) 2009-04-15
EP1863078A2 (en) 2007-12-05
TW200804834A (en) 2008-01-16

Similar Documents

Publication Publication Date Title
US6395437B1 (en) Junction profiling using a scanning voltage micrograph
US5520769A (en) Method for measuring concentration of dopant within a semiconductor substrate
CN102227804B (zh) 将晶片放置在卡盘中心的方法和系统
CN104078343B (zh) 一种栅氧化层缺陷原貌的失效分析方法
US20150168326A1 (en) Method and device for testing semiconductor subtrates for radiofrequency application
US11587838B2 (en) Grinding control method and device for wafer, and grinding device
JP2007294980A (ja) 極浅接合(usj)構造の電気活性ドーパント密度プロファイルを判定する方法
US8004290B1 (en) Method and apparatus for determining dielectric layer properties
US6741093B2 (en) Method of determining one or more properties of a semiconductor wafer
CN114695317A (zh) 一种浮置源极接触刻蚀工艺的测试结构以及监控方法
TWI302201B (en) Inspecting method and adjusting method of pressure of probe
CN103824802B (zh) 半导体结构的形成方法
JP2005303321A (ja) 非侵入プローブで半導体ウエハを検査する方法
CN113484113B (zh) 一种半导体测试样品及其制备方法
US20080290889A1 (en) Method of destructive testing the dielectric layer of a semiconductor wafer or sample
US11280753B2 (en) Sensors for detecting substitution between chemicals and methods of manufacturing a semiconductor device using the sensor
WO2006036494A2 (en) Method and apparatus for determining concentration of defects and/or impurities in a semiconductor wafer
KR101875837B1 (ko) 실리콘 관통전극의 측면 비균일성 감지 방법 및 측면 비균일성을 감지하는 프로그램을 저장한 컴퓨터 판독가능 기록매체
CN118692937B (zh) 一种沟槽深度在线测量的优化方法
US20060068514A1 (en) Method of detecting un-annealed ion implants
Tran et al. Quantitative two-dimensional carrier profiling of a 400 nm complementary metal–oxide–semiconductor device by Schottky scanning capacitance microscopy
JP2005277376A (ja) 誘電体の漏洩電流を決定するためのコンダクタンス−電圧(gv)に基づく方法
JP2004526319A (ja) 半導体ウェハにおけるキャリアドーズ量の検出方法
EP1610373A2 (en) Method and apparatus for determining generation lifetime of product semiconductor wafers
CN100514058C (zh) 酸槽与反应槽稳定度的侦测方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070801