JP2007288165A - 歪み緩和バッファー層の製造方法及び歪み緩和バッファー層を備えた積層体 - Google Patents

Abstract

【課題】表面ラフネスを低く抑えることが可能な歪み緩和バッファー層の製造方法、及び、そのような歪み緩和バッファー層を備えた積層体を提供する。
【解決手段】結晶構造を有するSi基板１の表面１１に、Geイオン又はSiイオンを注入する。これにより、Si基板１の内部であってかつ表面１１の近傍に格子欠陥を形成する。ついで、Si基板１の表面１１に、SiGe層２を成長させる。ついで、SiGe層２をアニールする。これにより、SiGe層２を、歪み緩和バッファー層３とする。これにより、歪み緩和バッファー層３の表面ラフネスを低く抑えることができる。また、Si基板１に注入されるGeイオン又はSiイオンの注入エネルギーやドーズ量を調整することにより、歪み緩和バッファー層３の緩和率を向上させることができる。
【選択図】図１

Description

本発明は、歪み緩和バッファー層の製造方法、及び、歪み緩和バッファー層を備えた積層体に関するものである。

MOSFET（Metal Oxide Semiconductor Field Effect Transistor）における電子（キャリア）の移動度を高めるために、歪み系Si/Geへテロ構造が提案されている。MOSFETにおける電子の移動度を高めることにより、MOSFETの動作を高速にすることができる。

歪み系Si/Geへテロ構造には、例えば、歪みSi-MOSFET、歪みSiGe-MOSFET、歪みGe-MOSFETがある。これらの構造を実現するためには、いずれにおいても、Si基板上に、緩和SiGeバッファー層を作製する必要がある。高移動度の構造を実現するためには、このバッファー層は、歪み緩和率が高く、表面ラフネスが小さく、結晶性がよい必要がある。さらに高速デバイス化のためには、SiGeバッファー層の膜厚が薄いことが非常に重要である。

バッファー層の膜厚が厚い場合、この層の成長時間が長くなり、また成長材料の浪費も大きいので、製造に要するコストが高くなってしまう。さらに、MOSFETとして使用した場合、オフ時のリーク電流が増大することになる。

また、バッファー層の表面ラフネスが大きい場合、バッファー層上部に形成されるチャネル層（FETにおけるキャリアの通路）においてラフネス散乱が生じてしまい、キャリアの移動度が低下してしまう。

この問題に対応するために、バッファー層の組成を徐々に変化させるという傾斜組成バッファー法を用いることもできる。これによれば、貫通転位の制御ができ、ほぼ完全な緩和SiGeバッファー層を得ることができる。しかしながら、傾斜組成バッファー法を用いるためには、一般に、バッファー層の膜厚を数μm以上にしなければならない。さらに、この方法では、表面ラフネスが増加すること、及び、緩和に伴って生じるクロスハッチパターンにより歪みのゆらぎが大きくなること等、様々な問題が生じる。

また、Si基板上に低温でSi層を成長させるという低温バッファー法も提案されている。これを用いると、格子欠陥のあるSi層を得ることができ、その上面にSiGe層を成長させることで、SiGe層の緩和を促進することができる。この方法は、傾斜組成バッファー法と比較して、膜厚、表面ラフネス、貫通転位の抑制が容易という利点がある。しかしながら、この方法では、格子欠陥のあるSi層を得るために、400℃以下でSi層を成長させなければならない。一方、Si薄膜を形成するために一般に工業上利用されている方法は、ガスを原料とするガスソースMBEやCVD法である。これらの方法では、成長温度が低いと成長速度が低下してしまう。このため、低温バッファー法には、産業界での実用化が難しいという問題がある。

そこで、本発明者らは、Si基板にAr⁺イオンを打ち込むことで、これに格子欠陥を形成した後、このSi基板上にSiGe緩和膜（バッファー層）を形成する方法を提案した（下記特許文献１参照）。これによれば、SiGeバッファー層とSi基板との界面近傍において、このSi基板内に、格子欠陥を有効に形成することができる。このため、この技術によれば、SiGeバッファー層の厚さを小さく抑えつつ、高い緩和率を得ることが可能になるという利点がある。

しかしながら、Arは不活性ガスであるために、イオン注入を施すSi基板との整合性が良いとは言えず、そのためSi基板の結晶性の悪化が危惧される。

この他にも、Si基板に注入するイオン種としては、H⁺、He⁺等が考えられる。しかし、イオン注入欠陥はSiGe層とSi基板との界面付近に形成されなければ有効性が低いと考えられる。H⁺やHe⁺等の軽いイオンの場合、界面付近に欠陥を形成させるためには、バッファー層であるSiGe層成長後に、SiGe層の上面から、界面にイオンが到達するように打ち込まなければならず、それがSiGe層の品質低下となってしまう。また、SiGe層中に欠陥が残ってしまうことからその結晶性が悪化してしまうという欠点がある。

そこで、本発明者らが、適切な注入イオン種についてさらに研究を進めたところ、Si基板に対してGeイオンを注入することにより、得られるバッファー層（SiGe層）の表面ラフネスを低く抑え得ることを見いだした。さらに、イオンの注入条件を適切に設定することで、バッファー層の緩和率を高くしうることをも見いだした。下記特許文献１には、基板に打ち込むイオン種の選択肢としてGeが記載されているが、Si基板に対してGeイオンを用いる特定の組み合わせを開示しているものではなく、また、それを実現するための条件も開示していない。したがって、下記特許文献１には、Si基板にGeイオンを打ち込んで格子欠陥を形成し、その後にSiGe歪み緩和バッファー層を得るという発明は記載されていない。さらに、下記特許文献１では、特定の基板と特定のイオン種の組み合わせによる表面ラフネスの抑制という効果も示されていない。

さらに、本発明者らは、Si基板に対してSiイオンを注入することによっても、得られるバッファー層（SiGe層）の表面ラフネスを低く抑え得ることを見いだした。下記特許文献１には、基板に打ち込むイオン種の選択肢としてSiが記載されているが、Si基板に対してSiイオンを用いる特定の組み合わせを開示しているものではなく、また、それを実現するための条件も開示していない。したがって、下記特許文献１には、Si基板にSiイオンを打ち込んで格子欠陥を形成し、その後にSiGe歪み緩和バッファー層を得るという発明は記載されていない。さらに、下記特許文献１では、特定の基板と特定のイオン種の組み合わせによる表面ラフネスの抑制という効果も示されていない。
特開２００３−２３４２８９号公報

前記したとおり、本発明者らは、基板としてSi、注入イオン種としてGe又はSiを特に選択し、これによって、歪み緩和バッファー層における表面ラフネスの抑制を達成できるという知見を得た。本発明は、これらの知見に基づいてなされたものである。本発明の目的は、表面ラフネスを低く抑えることが可能な歪み緩和バッファー層の製造方法、及び、そのような歪み緩和バッファー層を備えた積層体を提供することである。

本発明に係る、歪み緩和バッファー層の製造方法は、下記のステップを備えている：
（ａ）結晶構造を有するSi基板に、Geイオンを注入することにより、前記Si基板に格子欠陥を形成するステップ；
（ｂ）前記Si基板の表面に、SiGe層を成長させるステップ；
（ｃ）前記SiGe層をアニールすることにより、前記SiGe層を、歪み緩和バッファー層とするステップ。

前記Si基板に注入される前記Geイオンの注入エネルギーは、１０keV〜４０keVの範囲であることが好ましい。

前記Si基板に注入される前記Geイオンのドーズ量は、５×１０¹⁴ｃｍ^−２以上であることが好ましい。

前記した製造方法は、下記ステップ（ｄ）をさらに備えることができる：
（ｄ）前記ステップ（ａ）の後でかつ前記ステップ（ｂ）の前に、前記Si基板をアニールすることにより、前記Si基板の結晶性を回復させるステップ。

本発明に係る積層体は、Si基板と、このSi基板の表面に積層されたSiGe歪み緩和バッファー層とを有している。前記Si基板の表面には、Geイオンが注入されることで格子欠陥が形成されている。前記Si基板と前記SiGe歪み緩和バッファー層とは結晶構造が実質的に連続している。前記SiGe歪み緩和バッファー層の歪みは緩和されている。

前記積層体におけるSiGe歪み緩和バッファー層の表面に歪み半導体層を積層することにより、本発明に係る半導体基板を得ることができる。

また、歪み緩和バッファー層の製造方法は、下記のステップを備える構成であってもよい：
（ａ）結晶構造を有するSi基板に、Siイオンを注入することにより、前記Si基板に格子欠陥を形成するステップ；
（ｂ）前記Si基板の表面に、SiGe層を成長させるステップ；
（ｃ）前記SiGe層をアニールすることにより、前記SiGe層を、歪み緩和バッファー層とするステップ。

また、本発明に係る積層体は、次のような構成であってもよい。すなわち、この積層体は、Si基板と、このSi基板の表面に積層されたSiGe歪み緩和バッファー層とを有している。前記Si基板の表面には、Siイオンが注入されることで格子欠陥が形成されている。前記Si基板と前記SiGe歪み緩和バッファー層とは結晶構造が実質的に連続している。前記SiGe歪み緩和バッファー層の歪みは緩和されている。

本発明によれば、表面ラフネスを低く抑えることが可能な歪み緩和バッファー層の製造方法、及び、そのような歪み緩和バッファー層を備えた積層体を提供することができる。また、Geイオン又はSiイオンの注入エネルギーやドーズ量を調整することにより、歪み緩和バッファー層の緩和率を向上させることも可能である。

（第１実施形態）
以下、本発明の第１実施形態に係る歪み緩和バッファー層の製造方法を、図１を参照しながら説明する。

まず、結晶構造を有するSi基板１を用意する。Si基板１は、通常はSiの単結晶基板である。ただし、Si基板１としては、少なくともその表面近傍が、後述するSiGe層の成長に必要な程度の結晶性を持っていればよい。また、Si基板１としては、Si基板の結晶性を損なわない程度の不純物が添加されていてもよい。

ついで、Si基板１の表面１１に、Geイオン（つまりGe⁺イオン）を注入する。これにより、Si基板１に格子欠陥１２を形成することができる。なお、図１（ａ）では、理解を容易にするために格子欠陥を模式的に点で記載しているが、実際の格子欠陥は、きわめて微細かつ多数である。その後、本実施形態では、基板１に対してアニールを行い、その結晶性を回復させることができる（後述する実施例において詳しく説明する）。

ついで、Si基板１の表面１１に対して、従来と同様の方法により、洗浄を行う。洗浄の方法としては、例えば、ウエットクリーニングやサーマルクリーニングである。

ついで、Si基板１の表面１１に、SiGe層２を成長させる（図１（ｂ）参照）。成長させる方法としては、例えば、固体ソースMBEやガスソースMBEが好適であるが、特に限定されない。SiGe層２は、Si基板１の表面と実質的に連続した結晶構造（エピタキシャル構造）を持ちつつ、成長していく。所定の厚さに達した後に、成長を中止する。

ついで、SiGe層２をアニールする。これにより、SiGe層２を、歪み緩和バッファー層３とすることができる（図１（ｃ）参照）。また、これにより、Si基板１と、このSi基板１の表面に積層されたSiGe歪み緩和バッファー層３とを有する積層体を得ることができる。さらに、この積層体におけるSiGe歪み緩和バッファー層３の表面に歪み半導体層４（図１（ｃ）参照）を積層することにより、半導体基板を構成することもできる。

（実施例１）
前記した第１実施形態における製造方法の実施例を以下に詳しく説明する。

（Geイオンの注入）
SiGeバッファー層２の成長前における、Si基板１へのGeイオン注入の条件としては、ドーズ量が6×10¹⁴から1×10¹⁵cm^-2で、注入エネルギーは25〜80keVとした。Si基板１の表面１１は(001)面とした。前記した特許文献１に示すAr⁺イオン注入法においては、注入エネルギー25keV、ドーズ量1×10^-15cm^-2での注入条件がSiGeバッファー層の緩和にとって最適条件であった。そこで、SRIM(The Stopping and Range of Ions in Matter：http://www.srim.org/#SRIMから得られるシミュレーションソフトウエア)を用いて、Ar⁺イオンを注入したときと、Ge⁺イオンを注入したときとにおける欠陥分布が完全に等しくなる条件を見積もった。ここで、欠陥分布とは、変位を受けたSi原子の密度分布（Recoil Si density）のことを指す。そのシミュレーションの結果を図２に示す。図２（ａ）がGeイオン、同図（ｂ）がArイオンの結果を示す。この結果から、Ar⁺イオンを注入エネルギー25 keV、ドーズ量1×10¹⁵cm^-2として打ち込んだときと、Ge⁺イオンを注入エネルギー40 keV、ドーズ量6×10¹⁴cm^-2として打ち込んだときの分布が完全に一致することがわかる。また、Recoil Si densityが、Siの原子密度である5×10²² cm^-3と同程度かそれ以上の値の領域では、Siがアモルファス化しているということが言える。よって、図２より、このドーズ量では、Si基板表面においてアモルファス化が促進されていると分かる。Si基板表面がアモルファス化されていると、通常のSi基板洗浄方法による水素終端ができないので、良質なバッファー層の作製が困難となる可能性がある。そこで、Geイオン注入後に、結晶性の回復のために700℃で10分間、窒素雰囲気中で熱処理を行った。このように、Geイオン注入後、SiGe層成長前に、Si基板をアニールすることにより、Si基板の結晶性を回復することができ、良質なバッファー層の作製が容易となる。

その後、分子線エピタキシー（MBE）装置のチャンバーに投入する前に、Si基板の洗浄を行った。洗浄方法としては、石坂−白木法、RCA洗浄法などが多く用いられているが、本実施例では、比較的に簡便で汚染が少ないと言われている水素終端法を用いた。そこで、硫酸―過酸化水素水(H₂SO₄：H₂O₂＝2：1)混合液で５分間洗浄し、その後酸化膜除去のためにフッ酸によるエッチングを行うという洗浄工程を２回行った。洗浄後、Si基板の表面は疎水性となっており、これによって、水素終端されていることが確認できた。

Si基板の洗浄後、MBEチャンバー内にSi基板を搬入し、クリーニングのために熱処理を行った。洗浄や熱処理においては、Si基板の表面が若干汚染され、その汚染が欠陥となる可能性がある。そこで、熱処理の後、Si基板上に、5 nmのSi層を成長させた。

その後、SiGe層を、成長温度500℃、Ge組成20〜30%、膜厚100nmとして固体ソースMBEを用いて成長させた。その後、SiGe層をアニールしてその歪みの緩和を促進し、歪み緩和バッファー層とした（詳しいアニール条件は後述する。）。このようにしてSiGe層から歪み緩和バッファー層を得た。さらに、比較を行うために、Ge⁺イオンに代えて、Ar⁺イオンを、注入エネルギー25keV、ドーズ量1×10¹⁵cm^-2で打ち込んだ試料（比較例１）とイオン注入を行っていない試料（比較例２）も同時に作製した。

（実施例１の評価）
（ラマン分光及びX線回折）
得られたSiGe歪み緩和バッファー層（SiGeバッファー層）の緩和率を求めるために、ラマン分光装置とX線回折装置を用いて測定を行った。SiGeバッファー層は、次のように作製する。まず、SiGe層を、成長温度を500℃、バッファー層膜厚100nm、Ge組成20%を狙って作製する。その後、前記したように、緩和を促進するために、SiGe層に対して、900℃で1時間熱処理（アニール）を行った。熱処理は、Geの融点が950℃付近に存在することから、拡散を防ぐために900℃で行うことにした。これにより、SiGeバッファー層を得た。

図３に、注入エネルギー40keV、注入ドーズ量6×10¹⁴cm^-2の条件でGeイオン注入を行ったSi基板の上と、注入エネルギー25keV、注入ドーズ量6×10¹⁴ cm^-2の条件でGeイオン注入を行ったSi基板の上とに、それぞれ、Ge組成20%のSi_0.8Ge_0.2を100nm成長させた試料における、熱処理前後のラマンスペクトルを示す。また、図４には、同条件でイオン注入とSiGeバッファー層の成長を行った試料についての、X線回折スペクトルを示す。

図３のラマンスペクトルを参照すると、まず521cm^-1に存在するピークがSi基板のピークであり、それよりも値の低い位置にあるピークがSiGeバッファー層のピークである。このSiGeバッファー層が完全に緩和した時のピーク位置は、508.9cm^-1に存在し、完全に歪んだ時のピーク位置は、515.5cm^-1に存在する。アニール前のスペクトルを見ると、SiGeバッファー層のピークが515.5cm^-1付近に存在することから、アニール前は歪んでいることがわかる。一方、アニール後のスペクトルを見ると、アニール前と比較して低波数側にピークがシフトしていることから、緩和を生じたことが分かる。

次に、図４のX線回折スペクトルを参照すると、熱処理前の試料におけるSiGeバッファー層のピークは、低角度側に位置し、さらに膜厚に起因したフリンジが見られる。これは、Si基板とSiGeバッファー層が格子整合しており、界面が急峻であることを示す。このSiGeバッファー層が完全に緩和した時のピーク位置は34.26°であり、完全に歪んだときのピーク位置は34.05°に存在する。アニール前のスペクトルを見ると、34.05°付近にピークがあることからSiGeバッファー層は、ほぼ完全に歪んでいることがわかる。一方、アニール後においてSiGeバッファー層のピークは、高角度側にシフトし、さらにフリンジが消えていることを確認できる。これは、SiGe層の緩和が促進されたことを意味する。以上のことから、SiGe層の熱処理によって大きく緩和が進行することが分かる。以降では、熱処理を施した後の試料についてさらに評価を行う。

（原子間力顕微鏡による表面モフォロジーの評価）
まず、Ar⁺イオンもしくはGe⁺イオンをイオン注入した基板上に、Ge組成が薄い条件(Ge組成20%)でSi_0.8Ge_0.2を成長させた時の表面モフォロジーを図５Ａ〜Ｃに示す。なお、各試料における表面モフォロジーの計測は、原子間力顕微鏡（AFM）により行った。Ar⁺イオンを、注入エネルギー25 keV、注入ドーズ量1×10¹⁵cm^-2でイオン注入した場合（比較例１）の、歪み緩和バッファー層の表面ラフネスがRMS 0.50nm、緩和率が75%であった（図５Ａ）。一方、Ge⁺イオン注入において、これと同じ欠陥密度分布である注入条件(注入エネルギー40 keV、注入ドーズ量6×10¹⁴ cm^-2)で得られた試料の歪み緩和バッファー層の表面モフォロジーは、表面ラフネスRMS 0.41nm、緩和率26%であった（図５Ｂ）。

このように、欠陥密度分布が完全に同じであるにもかかわらず、比較例１と実施例との間では、表面ラフネス及び緩和率が大きく異なる結果となった。これは、欠陥の構造や緩和のメカニズムがAr⁺イオンの場合とGe⁺イオンの場合とでは異なっていることを意味している。また、本実施例において、Ge⁺イオン注入を施した時の緩和率は26%であったが、これは、Si基板とGe⁺イオンの整合性が良いことから、欠陥量が減少し、このために緩和が起こりにくくなっていると考えられる。そこで、Ge⁺イオンの注入ドーズ量を1×10¹⁵cm^-2に増やし、注入エネルギーを25keVに減少させることで、欠陥をSiGe/Si界面付近に分布させ、緩和を起こしやすくした。その結果、表面ラフネスRMS 0.34nm、緩和率71%を得ることができた（図５Ｃ）。したがって、本実施例において注入ドーズ量を増やして注入エネルギーを減少させることにより、Ar⁺イオン注入試料（比較例１）と比較して、表面ラフネスが小さく、しかも緩和率が同程度であるSiGe緩和バッファー基板を作製することができる。また、Ge⁺イオン注入における試料（実施例）の表面モフォロジーには、クロスハッチパターンが見られる（図５Ｂ及び図５Ｃ参照）が、そのラフネス高さは1〜2 nm程度であり、通常の（すなわち傾斜組成バッファー法による）SiGe緩和層のクロスハッチパターンに見られる数十nmのラフネスに比べて大幅に小さく、非常に平坦な表面が実現されていると言える。

次に、Ar⁺イオン注入（比較例１）もしくはGe⁺イオン注入（実施例）を施したSi基板上に、Ge組成が濃い条件(Ge組成27%)でSi_0.73Ge_0.27層を成長させた時の表面モフォロジーを図６Ａ〜Ｃに示す。まず、Ar⁺イオン注入（比較例１）の場合においては、表面ラフネスがRMS 0.72nm、緩和率が83%であり、SiGe層のGe組成を上昇させたことによって表面ラフネスが大きくなっている（図６Ａ）。一方、欠陥密度分布がAr⁺イオン注入の時と等しい注入条件(注入エネルギー40keV、注入ドーズ量6×10¹⁴cm^-2)にてGe⁺イオン注入を行った試料（実施例）においては、表面ラフネスがRMS 0.36nm、緩和率55%であった（図６Ｂ）。実施例の場合には、Ge組成が薄い場合に見られたように、ラフネスは小さいが緩和率が低くなっている。このことも、実施例と比較例との間での、欠陥構造、緩和メカニズムの相違を示していると考えられる。そこで、実施例における注入ドーズ量を増やし、注入エネルギーを低くした場合、表面ラフネスはRMS 0.48nm、緩和率は64%となった（図６Ｃ）。これらの結果より、Ge⁺イオン注入法（実施例）によって、Ar⁺イオン注入の場合（比較例１）と比較して、表面ラフネスの増大を抑制し、かつ、同程度の緩和率を得られることが分かった。

（緩和のメカニズム）
前記においては、Ar⁺イオン注入の場合（比較例１）とGe⁺イオン注入の場合（実施例）とでは、欠陥の構造や緩和のメカニズムが異なると考えられる旨述べた。そこで、それぞれの緩和のメカニズムについての、考え得る概念図を図７に示す。

まず、Ar⁺イオン注入（比較例１）については、Si基板とAr⁺イオンとの不整合性に起因して、SiGe/Si界面近傍で、点欠陥が集まってボイド５を形成する（図７（ａ）参照）。これにより転位を発生させ、緩和を促進させる。しかし、このボイド５の形成によってミスフィット転位の伝播が妨げられることから、クロスハッチパターンが見られず、表面が荒れてしまい結果的に表面ラフネスが大きくなってしまう。一方、Ge⁺イオン注入（実施例）の場合においては、Si基板とGe⁺イオンの整合性が良いことから、ボイドを形成することなく良好な点欠陥のみがSiGe/Si界面近傍に形成される。このため、ミスフィット転位の発生が促進されるとともに、発生した転位がヘテロ界面を伝播することにより、歪みの緩和率を増大させるとともに、表面に大きな荒れを生じさせず、周期的に配列したクロスハッチパターンを生じさせる（図７（ｂ））。その結果、表面ラフネスが大幅に抑制されると考えられる。

（緩和率の注入エネルギー依存性）
前記した実施例で得られる歪み緩和バッファー層における、緩和率と注入エネルギーとの関係を図８に示す。ここでは、注入されるGeイオンのドーズ量を6×10¹⁴cm^-2とし、注入エネルギーを０〜５０keVの間で変化させた。アニール前のSiGe層の緩和率を黒四角で、アニール後に得られた歪み緩和バッファー層の緩和率を黒丸で示す。図８における０keVのときのデータが、比較例１におけるデータである。

図８の結果においては、注入エネルギーが２５keV程度のときに最も緩和率が高く、それ以上になると却って緩和率が減少している。これは、高エネルギーで注入すると、イオン注入によって生じる欠陥が、表面より深い位置に分布してしまい、転位源となりにくいことに起因すると考えられる。また、図８の結果から、Si基板１に注入されるGeイオンの注入エネルギーを１０keV〜４０keVの範囲とすることにより、緩和率を向上させうることが判る。また、注入エネルギーが１０keVを下回ると、次のような不都合もある。すなわち、打ち込み後の基板洗浄中には、洗浄用薬品により、Si基板表面がエッチングされ、表面部分が数nm程度なくなる。このため、あまりに注入エネルギーが低くて欠陥深さが浅くなると、洗浄によって、イオン注入で導入した欠陥が消滅するおそれがある。これに対して、GeイオンをSi基板に打ち込む場合、注入エネルギーを１０keVとすることにより、通常の洗浄では消滅しない深さ（例えば５nm以上の深さ）に欠陥を形成することができる。

（緩和率の注入ドーズ量依存性）
次に、前記した実施例と比較例１とで得られるそれぞれの歪み緩和バッファー層における、緩和率と注入ドーズ量との関係を、図９に示す。ここでは、注入されるイオン種（ArまたはGe）の注入エネルギーを２５keVとし、ドーズ量を０〜１×１０^１５cm^-2の間で変化させた。前記の通り、実施例でのイオン種はGe⁺、比較例１でのイオン種はAr⁺である。アニール前のSiGe層（比較例１）の緩和率を白丸、アニール後の歪み緩和バッファー層の緩和率を黒丸、アニール前のSiGe層（実施例）の緩和率を白三角、アニール後の歪み緩和バッファー層の緩和率を黒三角で示す。図９におけるドーズ量０のときのデータが、比較例１におけるデータである。

図９の結果によれば、実施例において、注入ドーズ量の増加に伴い、緩和率が上昇している。ここでは、１×１０^１５cm^-2のドーズ量で、７０％を超える緩和率が得られた。この緩和率は、比較例であるArイオン注入の試料と等しい。このことから、実施例の方法によれば、表面ラフネスの増大を抑制しながら、高い緩和率を達成できることが判る。さらに、この結果によれば、実施例において、ドーズ量を増やすことによって緩和率を増大できると考えられる。すなわち、Si基板１に注入されるGeイオンのドーズ量を、５×１０¹⁴ｃｍ^−２以上とすることにより、高い緩和率を得られることが判る。さらに、図８の結果を組み合わせて考察すると、高い緩和率を得るためには、Geイオンのドーズ量を前記の範囲に設定しつつ、さらに、その注入エネルギーを１５keV〜４０keVの範囲とすることが好ましい。

（第２実施形態）
つぎに、本発明の第２実施形態に係る歪み緩和バッファー層の製造方法を、図１０〜図１６に基づいて説明する。なお、この実施形態の説明においては、第１実施形態と共通する要素については、同一符号を用いることにより、説明を簡略化する。

この実施形態では、図１０に示されるように、Geイオンに代えて、Siイオンが用いられている。製造方法の概要は、第１実施形態と同様である。ただし、下記の実施例のデータにもあるように、得られた最適の条件は、第１実施形態の場合とは若干異なる。

（実施例２）
第２実施形態における製造方法の実施例を以下に詳しく説明する。

まず、SiイオンをSi基板１に注入して格子欠陥を生成した。その後、SiGeバッファー層２を成長温度500oC、Ge組成20%、膜厚100nmで、Si基板１の上に成長させた。図１１に、注入エネルギー25 keV、ドーズ量5×10¹⁴cm^-2でSiイオン注入を行った試料と、イオン注入を行っていない試料についての、熱処理前後のX線回折スペクトルを示す。前記以外の試料作成条件は、以下において特に述べない限り、実施例１の場合と基本的に同様でよい。このグラフにおいては、上から順に、（１）イオン注入なしでかつアニール前、（２）イオン注入なしでかつアニール後、（３）イオン注入ありでかつアニール前、（４）イオン注入ありでかつアニール後を示している。

アニール前の試料においては、イオン注入の有無によらず、Si/SiGe界面の急峻性を示す、SiGe層の膜厚に対応したフリンジが見られる。SiGeバッファー層２とSi基板１とは格子整合しており、成長中に緩和が生じていないことが分かる。その後の熱処理により、どちらもSiGeのピークが高角側にシフトし、ミスフィット転位によりフリンジも消え、緩和が促進されていることが分かる。このアニールにより、イオン注入を行っていない試料の緩和率が20%であるのに比べ、Siイオン注入を行った試料のピークが、より高角側にシフトしており、緩和率も75%と増大していた。その理由は、イオン注入による欠陥が、アニールにより、転位源として機能し、その結果、SiGe層の緩和率増大に寄与したと考えられる。

（Siイオン注入条件の最適化）
次に、Siイオン注入条件の最適化を検討する。図１２(a)に、熱処理後における緩和率の注入ドーズ量依存性を示す。なお、ここでは注入エネルギーを20keVとしている。Arイオンの最適な注入条件と同じ欠陥分布になる条件である1.3×10¹⁵cm^-2においては、緩和がほとんど促進されていないものの、ドーズ量を3×10¹⁵cm^-2に増加させると、60%以上の緩和率が得られている。注入ドーズ量増加によって、転位源となる欠陥量が多くなり、緩和率が向上していると考えられる。

図１２(b)に、注入エネルギー25keVの場合の結果を示す。20keVの場合と同様に、ドーズ量を増化させることで、緩和率が増大する一方、ドーズ量の少ない5×10¹⁴cm^-2において、最も緩和率が大きい結果となった。

Siイオンの場合、他のイオン種に比べて結晶の回復性が強く、ドーズ量が多い場合、逆に欠陥が消滅してしまい、緩和率向上効果が減少してしまうと考えられる。実際に、Siイオン注入によりアモルファス化した領域は結晶回復しやすく、その外側の領域（注入密度の低い領域）に主に欠陥が残留することが知られている。Siイオンの場合、最適イオンドーズ量は1〜10×10¹⁴cm^-2であると考えられる。

（表面モフォロジーの評価）
ついで、Siイオン注入法により作製したSiGeバッファー層２の表面モフォロジーの評価を行った。図１３に、熱処理前におけるSiGeバッファー層２のAFM像を示す。このバッファー層２では、ミスフィット転位に由来するクロスハッチなどのステップも見られず、A（オングストローム）オーダーの平坦性を維持している。また、この実施例では、SiGeバッファー層２の成長温度を、500℃と比較的低く設定しているため、弾性的緩和や転位の発生による表面ラフネスの増大が抑制されている。

SiGeバッファー層２の熱処理後においては（図１４）、70%以上の緩和率を有しつつも、表面ラフネスが0.18nmと、Si基板１に匹敵する表面平坦性を維持している。これは、Si基板１に対して一層整合性の良いSiイオンを注入したことによる効果であると考えられる。図１４においては、表面モフォロジーとして、試料表面に均一なクロスハッチパターンが見られるが、これは、イオン注入欠陥の効果により、界面に非常に均一にミスフィット転位が生じていることを示唆している。

SiGe バッファー層２の歪み場を測定するために、空間分解ラマンマッピングを行った。Siイオン注入法を用いて作製した、本実施例の試料における、熱処理後のラマンマッピング像を、図１５に示す。同様に、イオン注入を行わないで作製した試料についての、熱処理後のラマンマッピング像を、図１６に示す。いずれにおいても、測定範囲は20×20μm²であり、かつ、ラマンシフトのスケールは1.0cm^-1である。SiGeバッファー層２におけるピークのラマンシフトは、緩和率が高いほど低波数側にシフトするので、コントラストが濃い領域ほど緩和率が高くなっていることを示している。イオン注入を行った試料は、イオン注入を行わないで作製した試料に見られるクロスハッチパターン状の歪みゆらぎが見られず、歪み緩和が面内に均一に分布していることが分かる。これは、Siイオン注入による格子欠陥に由来して、面内に均一に転位が発生し歪み緩和を生じさせていることを示している。

なお、本発明に係る歪み緩和バッファー層の製造方法、及び、歪み緩和バッファー層を備えた積層体は、前記した実施形態に限定されるものではない。本実施形態の構成は、特許請求の範囲に記載された発明の範囲内で、種々の変更を加えうるものである。

本発明の第１実施形態に係る歪み緩和バッファー層の製造方法を説明するための説明図である。 イオン種をSi基板に注入した場合における、欠陥分布（縦軸）と深さ（横軸）との関係を示すグラフである。図２（ａ）は、Geイオンを、注入エネルギー４０ekV、ドーズ量６×10¹⁴cm^-2で注入したときのシミュレーション結果、図２（ｂ）は、Arイオンを、注入エネルギー２５ekV、ドーズ量１×10¹⁵cm^-2で注入したときのシミュレーション結果を示している。 注入エネルギー40keV、注入ドーズ量6×10¹⁴cm^-2の条件でGeイオン注入を行ったSi基板の上と、注入エネルギー25keV、注入ドーズ量6×10¹⁴cm^-2の条件でGeイオン注入を行ったSi基板の上とに、それぞれ、Ge組成20%のSi_0.8Ge_0.2を100nm成長させた試料における、熱処理前後のラマンスペクトルを示すグラフである。このグラフの縦軸は強度（任意単位）、横軸はラマンシフト（cm^-2）である。 図３と同じ条件でイオン注入とSiGeバッファー層の成長を行った試料についての、X線回折スペクトルを示すグラフであって、このグラフの縦軸は強度（任意単位）、横軸は角度（°）である。 Ar⁺イオンを注入エネルギー25 keV、注入ドーズ量1×10¹⁵cm^-2でSi基板にイオン注入した場合（比較例１）の、歪み緩和バッファー層（組成：Si_0.8Ge_0.2）の表面モフォロジーを示す図である。 Ge⁺イオンを注入エネルギー40 keV、注入ドーズ量6×10¹⁴ cm^-2でSi基板にイオン注入した場合（実施例）の、歪み緩和バッファー層（組成：Si_0.8Ge_0.2）の表面モフォロジーを示す図である。 Ge⁺イオンを注入エネルギー25keV、注入ドーズ量1×10¹⁵cm^-2でSi基板にイオン注入した場合（実施例）の、歪み緩和バッファー層（組成：Si_0.8Ge_0.2）の表面モフォロジーを示す図である。 Ar⁺イオンを注入エネルギー25 keV、注入ドーズ量1×10¹⁵cm^-2でSi基板にイオン注入した場合（比較例１）の、歪み緩和バッファー層（組成：Si_0.73Ge_0.27）の表面モフォロジーを示す図である。 Ge⁺イオンを注入エネルギー40 keV、注入ドーズ量6×10¹⁴ cm^-2でSi基板にイオン注入した場合（実施例）の、歪み緩和バッファー層（組成：Si_0.73Ge_0.27）の表面モフォロジーを示す図である。 Ge⁺イオンを注入エネルギー25keV、注入ドーズ量1×10¹⁵cm^-2でSi基板にイオン注入した場合（実施例）の、歪み緩和バッファー層（組成：Si_0.73Ge_0.27）の表面モフォロジーを示す図である。 SiGe層の緩和のメカニズムについての概念図である。図７（ａ）は、Ar⁺イオン注入（比較例１）の場合における、SiGe/Si界面近傍のボイドの形成状態を示している。図７（ｂ）は、Ge⁺イオン注入（実施例）の場合における、SiGe/Si界面近傍の良好な点欠陥の形成状態を示している。 SiGe層における緩和率と、イオン種の注入エネルギーとの関係を示すグラフであって、縦軸は緩和率（％）、横軸は注入エネルギー（keV）である。 SiGe層における緩和率と、イオン種の注入ドーズ量との関係を示すグラフであって、縦軸は緩和率（％）、横軸はドーズ量（×10¹⁵cm^-2）である。 本発明の第２実施形態に係る歪み緩和バッファー層の製造方法を説明するための説明図である。 第２実施形態に係るSiGeバッファー層における、熱処理前後の(004)面でのX線回折スペクトルを示すグラフである。このグラフの縦軸は対数での強度（任意単位）、横軸は角度（°）である。 第２実施形態に係るSiGeバッファー層における、緩和率のSiイオン注入ドーズ量依存性を示すグラフである。図（ａ）は、Siイオンの注入エネルギーが２０keVの場合を示し、図（ｂ）は、注入エネルギーが２５keVの場合を示している。これらのグラフにおける縦軸は緩和率（％）、横軸はSiイオンのドーズ量である。 第２実施形態に係るSiGeバッファー層における、熱処理前のAFM像である。 第２実施形態に係るSiGeバッファー層における、熱処理後のAFM像である。 第２実施形態に係るSiGeバッファー層におけるラマンマッピング像であって、基板にSiイオン注入を行った後にSiGeバッファー層を生成した場合のものである。 比較例としてのSiGeバッファー層におけるラマンマッピング像であって、基板にSiイオン注入を行わずにSiGeバッファー層を生成した場合のものである。

符号の説明

１ Si基板
１１ Si基板の表面
１２ 格子欠陥
２ SiGe層
３ 歪み緩和バッファー層
４ 歪み半導体層
５ ボイド

Claims (8)

1. 下記のステップを備えることを特徴とする、歪み緩和バッファー層の製造方法：
   （ａ）結晶構造を有するSi基板に、Geイオンを注入することにより、前記Si基板に格子欠陥を形成するステップ；
   （ｂ）前記Si基板の表面に、SiGe層を成長させるステップ；
   （ｃ）前記SiGe層をアニールすることにより、前記SiGe層を、歪み緩和バッファー層とするステップ。
2. 前記Si基板に注入される前記Geイオンの注入エネルギーが、１０keV〜４０keVの範囲である、請求項１記載の製造方法。
3. 前記Si基板に注入される前記Geイオンのドーズ量が、５×１０¹⁴ｃｍ^−２以上である、請求項１又は２に記載の製造方法。
4. 下記ステップ（ｄ）をさらに備える、請求項１〜３のいずれか１項に記載の製造方法：
   （ｄ）前記ステップ（ａ）の後でかつ前記ステップ（ｂ）の前に、前記Si基板をアニールすることにより、前記Si基板の結晶性を回復させるステップ。
5. Si基板と、このSi基板の表面に積層されたSiGe歪み緩和バッファー層とを有し、前記Si基板の表面には、Geイオンが注入されることで格子欠陥が形成されており、前記Si基板と前記SiGe歪み緩和バッファー層とは結晶構造が実質的に連続しており、前記SiGe歪み緩和バッファー層の歪みは緩和されていることを特徴とする積層体。
6. 請求項５記載の積層体におけるSiGe歪み緩和バッファー層の表面に歪み半導体層が積層されていることを特徴とする半導体基板。
7. 下記のステップを備えることを特徴とする、歪み緩和バッファー層の製造方法：
   （ａ）結晶構造を有するSi基板に、Siイオンを注入することにより、前記Si基板に格子欠陥を形成するステップ；
   （ｂ）前記Si基板の表面に、SiGe層を成長させるステップ；
   （ｃ）前記SiGe層をアニールすることにより、前記SiGe層を、歪み緩和バッファー層とするステップ。
8. Si基板と、このSi基板の表面に積層されたSiGe歪み緩和バッファー層とを有し、前記Si基板の表面には、Siイオンが注入されることで格子欠陥が形成されており、前記Si基板と前記SiGe歪み緩和バッファー層とは結晶構造が実質的に連続しており、前記SiGe歪み緩和バッファー層の歪みは緩和されていることを特徴とする積層体。