[go: up one dir, main page]

JP2007286469A - 膜パターンの形成方法、アクティブマトリクス基板の製造方法、デバイス、電気光学装置、及び電子機器 - Google Patents

膜パターンの形成方法、アクティブマトリクス基板の製造方法、デバイス、電気光学装置、及び電子機器 Download PDF

Info

Publication number
JP2007286469A
JP2007286469A JP2006115428A JP2006115428A JP2007286469A JP 2007286469 A JP2007286469 A JP 2007286469A JP 2006115428 A JP2006115428 A JP 2006115428A JP 2006115428 A JP2006115428 A JP 2006115428A JP 2007286469 A JP2007286469 A JP 2007286469A
Authority
JP
Japan
Prior art keywords
forming
bank
film
pattern
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006115428A
Other languages
English (en)
Inventor
Katsuyuki Moriya
克之 守屋
Toshimitsu Hirai
利充 平井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006115428A priority Critical patent/JP2007286469A/ja
Priority to US11/689,533 priority patent/US7767504B2/en
Priority to TW96113341A priority patent/TW200808110A/zh
Priority to KR1020070037577A priority patent/KR100926472B1/ko
Priority to CNA200710096194XA priority patent/CN101060071A/zh
Publication of JP2007286469A publication Critical patent/JP2007286469A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0241—Manufacture or treatment of multiple TFTs using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1258—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by using a substrate provided with a shape pattern, e.g. grooves, banks, resist pattern
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H10K71/611—Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/013—Inkjet printing, e.g. for printing insulating material or resist
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】製造コストの低減に寄与する製造方法を提供する。
【解決手段】基板１８上に設けられたバンク３４によって区画されたパターン形成領域に
、機能液を配置して膜パターンを形成する。基板１８上に第１のバンク形成材料を配置し
て第１バンク層３５を形成する工程と、第１バンク層３５上に第２バンク層３６を形成す
る工程とを有する。第１のバンク形成材料は有機材料であり、第２バンク層３６は第１バ
ンク層３５を被覆するフッ素系の樹脂材料からなる。
【選択図】図４

Description

本発明は、膜パターンの形成方法、アクティブマトリクス基板の製造方法、デバイス、
電気光学装置、及び電子機器に関するものである。
導体からなる薄膜（膜パターン）が配置された回路配線と、回路配線を覆う絶縁膜など
の薄膜と、半導体からなる薄膜とが基板上に積層されてなる半導体装置が、従来より知ら
れている。このような半導体装置における薄膜の効率的な形成方法として、薄膜材料など
を分散質として含む機能液の液滴を液滴吐出ヘッドから吐出し、着弾した機能液を乾燥さ
せて分散媒を除去し、薄膜を形成する、液滴吐出法（インクジェット法）が知られている
（例えば、特許文献１参照）。
液滴吐出法で膜パターンとなる薄膜を形成する場合、通常は膜パターンの形成領域を区
画するバンクを形成し、このバンクにより区画され凹部となった膜パターンの形成領域に
向けて機能液を吐出する。そして、凹部内の形成領域上に着弾した機能液を乾燥させ、薄
膜を形成することにより、膜パターンを形成する。
このような方法を用いて、例えばボトムゲート型の薄膜トランジスタにおける半導体層
に接続する、ソース配線、又はドレイン配線（膜パターン）等を形成することができる。
この場合、ゲート絶縁膜上にバンクを形成し、このバンクによって区画された凹部となる
領域に機能液を吐出し、この機能液を乾燥させることにより、半導体層に接続する、ソー
ス配線、又はドレイン配線となる。
ところで、前記凹部内に着弾するよう吐出された機能液の液滴は、全て凹部内に入るこ
とが望ましいものの、一部はバンクの上面にかかることがある。その場合に、この液滴が
バンクの上面に付着することなく、凹部内に流れ込むようにするためには、バンクの上面
を、機能液に対して撥液性にしておく必要がある。ここで、バンク上面の撥液化処理は、
通常、レジスト材からなるバンク材を最終的なバンク形状にパターニングした後に、これ
をＣＦ４ガスを用いたプラズマ処理を行っていた（特許文献２参照）。
特開平１１−２７４６７１号公報 特開２００５−１９９５５号公報
しかしながら、上述したような従来技術には、以下のような問題が存在する。
耐熱性の向上を考慮して無機材料を用いてバンクを形成する場合があるが、無機材料は
高価であるため、膜パターン形成に係る製造コストが上昇し、また無機材料を用いて膜パ
ターンが形成された半導体装置においてもコスト増を招くという問題があった。
本発明は、以上のような点を考慮してなされたもので、製造コストの低減に寄与できる
膜パターンの形成方法、アクティブマトリクス基板の製造方法、デバイス、電気光学装置
、及び電子機器を提供することを目的とする。
上記の目的を達成するために本発明は、以下の構成を採用している。
本発明の膜パターンの形成方法は、基板上に設けられたバンクによって区画されたパタ
ーン形成領域に、機能液を配置して膜パターンを形成する方法において、基板上に第１の
バンク形成材料を配置して第１バンク層を形成する工程と、前記第１バンク層上に第２バ
ンク層を形成する工程とを有し、前記第１のバンク形成材料は有機材料であり、前記第２
バンク層は前記第１バンク層を被覆するフッ素系の樹脂材料からなることを特徴とするも
のである。
従って、本発明の膜パターンの形成方法では、上層側に配される第２バンク層を、撥液
性を有するフッ素系の樹脂材料を用いて形成しているので、第２バンク層について優れた
撥液性を得ることができる。これにより、パターン形成領域に配した機能液を同領域内に
良好に閉じこめることができる。また、本発明では、無機材料と比較して安価な有機材料
を用いて第１バンク層を形成するため、製造コストの低減に寄与できる。
また、本発明では、前記パターン形成領域に第１の機能液を配置する工程と、前記パタ
ーン形成領域内の第１の機能液を乾燥させて第１乾燥膜を形成する工程と、前記第１乾燥
膜上に第２の機能液を配置する工程と、を有し、前記第１の機能液を乾燥させてなる第１
乾燥膜の膜厚を、前記第１バンク層の厚さより薄く形成する構成も好適に採用できる。
これにより、本発明では、積層構造の膜パターンの形成にも好適に用いることができる
。
積層構造の膜パターンを形成する場合には、第１乾燥膜の形成後その上面に配される第
２の機能液についても良好な濡れ広がり性を得るために、第１乾燥膜の厚さを第１バンク
層の厚さより薄くし、第２の機能液についても第１バンク層の側壁による濡れ広がりを助
長する作用を利用できるようにすることが好ましい。
また、本発明では、前記パターン形成領域に機能液を配置する工程と、前記パターン形
成領域内の機能液を乾燥させて乾燥膜を形成する工程と、前記バンクと前記乾燥膜とを一
括して焼成する工程と、を有する手順を好適に採用できる。
これにより、本発明では、バンクのみの焼成工程を省略できるので、膜パターン形成工
程における処理時間の短縮を実現でき、デバイスの製造効率を高めることができる。
さらに、本発明では、前記パターン形成領域内に複数層の乾燥膜を積層形成した後、該
乾燥膜と前記バンクとを一括して焼成する手順を好適に採用できる。
従って、本発明では、形成する膜パターンが積層構造を有するものである場合にも、バ
ンクの焼成と膜パターンの焼成とを一括に行うことができ、膜パターン形成工程の効率を
高めることができる。
また、本発明では、前記第２バンク層を、前記第１バンク層より薄く形成する構成も好
適に採用できる。
これにより、本発明では、より多くの機能液をパターン形成領域内に配置することが可
能になり、比較的厚い膜パターンであっても容易に均一に形成可能になる。
一方、本発明のデバイスは、先に記載の形成方法を用いて基板上に形成されたバンクと
、該バンクに囲まれたパターン形成領域と、該パターン形成領域に形成された膜パターン
とを有することを特徴とするものである。
これにより、本発明のデバイスでは、低コストでのデバイス製造が可能になる。
また、本発明のデバイスでは、前記パターン形成領域に形成された膜パターンをゲート
電極として備えることを特徴とする。このようにすれば、上述した膜パターンの形成方法
を用いることにより、ゲート電極を有するスイッチング素子が形成されたデバイスを低コ
ストで製造することが可能になる。
さらに、本発明のデバイスでは、前記パターン形成領域に形成された膜パターンをソー
ス電極として備えることを特徴とする。このようにすれば、上述した膜パターンの形成方
法を用いることにより、ソース電極を有するスイッチング素子が形成されたデバイスを低
コストで製造することが可能になる。
また、本発明のデバイスでは、前記パターン形成領域に形成された膜パターンをドレイ
ン電極として備えることを特徴とする。このようにすれば、上述した膜パターンの形成方
法を用いることにより、ドレイン電極を有するスイッチング素子が形成されたデバイスを
低コストで製造することが可能になる。
そして、本発明の電気光学装置は、先に記載のデバイスを備えたことを特徴とするもの
である。
また、本発明の電子機器は、先に記載の電気光学装置を備えたことを特徴とするもので
ある。
従って、本発明では、製造コストが抑えられたデバイスを備えることで、低コストの電
気光学装置及び電子機器を得ることが可能になる。
そして、本発明のアクティブマトリクス基板の製造方法は、基板上にゲート配線を形成
する第１の工程と、前記ゲート配線上にゲート絶縁膜を形成する第２の工程と、前記ゲー
ト絶縁膜を介して半導体層を積層する第３の工程と、前記ゲート絶縁膜の上にソース電極
及びドレイン電極を形成する第４の工程と、前記ソース電極及び前記ドレイン電極上に絶
縁材料を配置する第５の工程と、前記絶縁材料を配置した上に画素電極を形成する第６の
工程と、を有し、前記第１の工程及び前記第４の工程及び前記第６の工程の少なくとも一
つの工程において、先に記載の膜パターンの形成方法を用いることを特徴とするものであ
る。
また、本発明のアクティブマトリクス基板の製造方法は、基板上にソース電極及びドレ
イン電極を形成する第１の工程と、前記ソース電極及びドレイン電極の上に半導体層を形
成する第２の工程と、前記半導体層の上にゲート絶縁膜を介してゲート電極を形成する第
３の工程と、前記ドレイン電極と接続する画素電極を形成する第４の工程と、を有し、前
記第１の工程及び前記第３の工程及び前記第４の工程の少なくとも一つの工程において、
先に記載の膜パターンの形成方法を用いることを特徴とするものである。
さらに、本発明のアクティブマトリクス基板の製造方法は、基板上に半導体層を形成す
る第１の工程と、前記半導体層上にゲート絶縁膜を介してゲート電極を形成する第２の工
程と、前記ゲート絶縁膜に形成したコンタクトホールを介して、前記半導体層のソース領
域に接続するソース電極と、前記半導体層のドレイン領域に接続するドレイン電極とを形
成する第３の工程と、前記ドレイン電極と接続する画素電極を形成する第４の工程と、を
有し、前記第２の工程及び前記第３の工程及び前記第４の工程の少なくとも一つの工程に
おいて、先に記載の膜パターンの形成方法を用いることを特徴とするものである。
従って、本発明のアクティブマトリクス基板の製造方法では、上述の膜パターンの形成
方法を採用して電極を形成するものとしているため、製造コストを抑制することが可能で
ある。
以下、本発明の膜パターンの形成方法、アクティブマトリクス基板の製造方法、デバイ
ス、電気光学装置、及び電子機器の実施の形態を、図１ないし図１５を参照して説明する
。
なお、以下に説明する実施形態は、本発明の一部の態様を示すものであり、本発明を限
定するものではない。また、以下の説明に用いる各図面では、各層や各部材を図面上で認
識可能な程度の大きさとするため、各層や各部材ごとに縮尺を適宜変更している。
（液滴吐出装置）
まず、本実施形態において、膜パターンを形成するための液滴吐出装置について図１を
参照して説明する。
図１は、本発明の膜パターン形成方法に用いられる装置の一例として、液滴吐出法によ
って基板上に液体材料を配置する液滴吐出装置（インクジェット装置）ＩＪの概略構成を
示す斜視図である。
液滴吐出装置ＩＪは、液滴吐出ヘッド３０１と、Ｘ軸方向駆動軸３０４と、Ｙ軸方向ガ
イド軸３０５と、制御装置ＣＯＮＴと、ステージ３０７と、クリーニング機構３０８と、
基台３０９と、ヒータ３１５とを備えている。
ステージ３０７は、この液滴吐出装置ＩＪによりインク（液体材料）を設けられる基板
Ｐを支持し、基準位置に固定する不図示の固定機構を備えている。本実施形態の場合、後
述する基板１８を支持するものである。
液滴吐出ヘッド３０１は、複数の吐出ノズルを備えたマルチノズルタイプの液滴吐出ヘ
ッドであり、長手方向とＹ軸方向とを一致させている。複数の吐出ノズルは、液滴吐出ヘ
ッド３０１の下面にＹ軸方向に並んで一定間隔で設けられている。液滴吐出ヘッド３０１
の吐出ノズルからは、ステージ３０７に支持されている基板Ｐに対して、上述した導電性
微粒子を含むインク（機能液）が吐出される。
Ｘ軸方向駆動軸３０４には、Ｘ軸方向駆動モータ３０２が接続されている。Ｘ軸方向駆
動モータ３０２はステッピングモータ等であり、制御装置ＣＯＮＴからＸ軸方向の駆動信
号が供給されると、Ｘ軸方向駆動軸３０４を回転させる。Ｘ軸方向駆動軸３０４が回転す
ると、液滴吐出ヘッド３０１はＸ軸方向に移動する。
Ｙ軸方向ガイド軸３０５は、基台３０９に対して動かないように固定されている。ステ
ージ３０７は、Ｙ軸方向駆動モータ３０３を備えている。Ｙ軸方向駆動モータ３０３はス
テッピングモータ等であり、制御装置ＣＯＮＴからＹ軸方向の駆動信号が供給されると、
ステージ３０７をＹ軸方向に移動する。
制御装置ＣＯＮＴは、液滴吐出ヘッド３０１に液滴の吐出制御用の電圧を供給する。ま
た、Ｘ軸方向駆動モータ３０２に液滴吐出ヘッド３０１のＸ軸方向の移動を制御する駆動
パルス信号を、Ｙ軸方向駆動モータ３０３にステージ３０７のＹ軸方向の移動を制御する
駆動パルス信号を供給する。
クリーニング機構３０８は、液滴吐出ヘッド３０１をクリーニングするものである。ク
リーニング機構３０８には、図示しないＹ軸方向の駆動モータが備えられている。このＹ
軸方向の駆動モータの駆動により、クリーニング機構３０８は、Ｙ軸方向ガイド軸３０５
に沿って移動する。クリーニング機構３０８の移動も制御装置ＣＯＮＴにより制御される
。
ヒータ３１５は、ここではランプアニールにより基板Ｐを熱処理する手段であり、基板
Ｐ上に塗布された液体材料に含まれる溶媒の蒸発及び乾燥を行う。このヒータ３１５の電
源の投入及び遮断も制御装置ＣＯＮＴにより制御される。
液滴吐出装置ＩＪは、液滴吐出ヘッド３０１と基板Ｐを支持するステージ３０７とを相
対的に走査しつつ基板Ｐに対して液滴を吐出する。ここで、以下の説明において、Ｘ軸方
向を走査方向、Ｘ軸方向と直交するＹ軸方向を非走査方向とする。従って、液滴吐出ヘッ
ド３０１の吐出ノズルは、非走査方向であるＹ軸方向に一定間隔で並んで設けられている
。なお、図１では、液滴吐出ヘッド３０１は、基板Ｐの進行方向に対し直角に配置されて
いるが、液滴吐出ヘッド３０１の角度を調整し、基板Ｐの進行方向に対して交差させるよ
うにしてもよい。このようにすれば、液滴吐出ヘッド３０１の角度を調整することで、ノ
ズル間のピッチを調節することができる。また、基板Ｐとノズル面との距離を任意に調節
することが出来るようにしてもよい。
図２は、ピエゾ方式による液体材料の吐出原理を説明するための図である。
図２において、液体材料（配線パターン用インク、機能液）を収容する液体室３１２に
隣接してピエゾ素子３２２が設置されている。液体室３１２には、液体材料を収容する材
料タンクを含む液体材料供給系３２３を介して液体材料が供給される。
ピエゾ素子３２２は駆動回路３２４に接続されており、この駆動回路３２４を介してピ
エゾ素子３２２に電圧を印加し、ピエゾ素子３２２を変形させることにより、液体室３１
２が変形し、ノズル３２５から液体材料が吐出される。この場合、印加電圧の値を変化さ
せることにより、ピエゾ素子３２２の歪み量が制御される。また、印加電圧の周波数を変
化させることにより、ピエゾ素子３２２の歪み速度が制御される。
なお、液体材料の吐出原理としては、上述した圧電体素子であるピエゾ素子を用いてイ
ンクを吐出させるピエゾ方式の他にも、液体材料を加熱し発生した泡（バブル）により液
体材料を吐出させるバブル方式等、公知の様々な技術を適用することができる。このうち
、上述したピエゾ方式では、液体材料に熱を加えないため、材料の組成等に影響を与えな
いという利点を有する。
ここで、機能液Ｌ（図５参照）は、導電性微粒子を分散媒に分散させた分散液や有機銀
化合物や酸化銀ナノ粒子を溶媒（分散媒）に分散した溶液からなるものである。
導電性微粒子としては、例えば、Ａｕ、Ａｇ、Ｃｕ、Ｐｄ、Ｍｎ、Ｃｒ、Ｃｏ、Ｉｎ、
Ｓｎ、ＺｎＢｉ、Ｎｉのうちのいずれかを含有する金属微粒子の他、これらの酸化物、合
金、金属間化合物、有機塩、有機金属化合物、並びに導電性ポリマーや超電導体の微粒子
などが用いられる。
これらの導電性微粒子は、分散性を向上させるために表面に有機物などをコーティング
して使うこともできる。
導電性微粒子の粒径は１ｎｍ以上０．１μｍ以下であることが好ましい。０．１μｍよ
り大きいと、後述する液体吐出ヘッドのノズルに目詰まりが生じるおそれがある。また、
１ｎｍより小さいと、導電性微粒子に対するコーティング剤の体積比が大きくなり、得ら
れる膜中の有機物の割合が過多となる。
分散媒としては、上記の導電性微粒子を分散できるもので、凝集を起こさないものであ
れば特に限定されない。例えば、水の他に、メタノール、エタノール、プロパノール、ブ
タノールなどのアルコール類、ｎ−ヘプタン、ｎ−オクタン、デカン、ドデカン、テトラ
デカン、トルエン、キシレン、シメン、デュレン、インデン、ジペンテン、テトラヒドロ
ナフタレン、デカヒドロナフタレン、シクロヘキシルベンゼンなどの炭化水素系化合物、
またエチレングリコールジメチルエーテル、エチレングリコールジエチルエーテル、エチ
レングリコールメチルエチルエーテル、ジエチレングリコールジメチルエーテル、ジエチ
レングリコールジエチルエーテル、ジエチレングリコールメチルエチルエーテル、１，２
−ジメトキシエタン、ビス（２−メトキシエチル）エーテル、ｐ−ジオキサンなどのエー
テル系化合物、さらにプロピレンカーボネート、γ−ブチロラクトン、Ｎ−メチル−２−
ピロリドン、ジメチルホルムアミド、ジメチルスルホキシド、シクロヘキサノンなどの極
性化合物を例示できる。これらのうち、微粒子の分散性と分散液の安定性、また液滴吐出
法（インクジェット法）への適用の容易さの点で、水、アルコール類、炭化水素系化合物
、エーテル系化合物が好ましく、より好ましい分散媒としては、水、炭化水素系化合物を
挙げることができる。
上記導電性微粒子の分散液の表面張力は０．０２Ｎ／ｍ以上０．０７Ｎ／ｍ以下の範囲
内であることが好ましい。液滴吐出法にて液体を吐出する際、表面張力が０．０２Ｎ／ｍ
未満であると、インク組成物のノズル面に対する濡れ性が増大するため飛行曲りが生じや
すくなり、０．０７Ｎ／ｍを超えるとノズル先端でのメニスカスの形状が安定しないため
吐出量や、吐出タイミングの制御が困難になる。表面張力を調整するため、上記分散液に
は、基板との接触角を大きく低下させない範囲で、フッ素系、シリコーン系、ノニオン系
などの表面張力調節剤を微量添加するとよい。ノニオン系表面張力調節剤は、液体の基板
への濡れ性を向上させ、膜のレベリング性を改良し、膜の微細な凹凸の発生などの防止に
役立つものである。上記表面張力調節剤は、必要に応じて、アルコール、エーテル、エス
テル、ケトン等の有機化合物を含んでもよい。
上記分散液の粘度は１ｍＰａ・ｓ以上５０ｍＰａ・ｓ以下であることが好ましい。液滴
吐出法を用いて液体材料を液滴として吐出する際、粘度が１ｍＰａ・ｓより小さい場合に
はノズル周辺部がインクの流出により汚染されやすく、また粘度が５０ｍＰａ・ｓより大
きい場合は、ノズル孔での目詰まり頻度が高くなり円滑な液滴の吐出が困難となる。
（バンク構造体）
次に、本実施形態において基板上の機能液（インク）を位置規制するバンク構造体につ
いて図３（ａ）、（ｂ）を参照して説明する。
図３（ａ）は、バンク構造体の概略構成を示す平面図である。また、図３（ｂ）は、図
３（ａ）に示すＦ−Ｆ’線矢視における前記バンク構造体の側断面図である。
本実施形態のバンク構造体は、図３（ａ）、（ｂ）に示すように、基板１８上にバンク
３４が形成された構成を備えている。このバンク３４により区画された領域が、機能液を
配置するための領域となるパターン形成領域１３である。本実施形態のパターン形成領域
１３は、後述するＴＦＴを構成するゲート配線、及びゲート電極を形成するための基板１
８上に設けられた領域である。
前記パターン形成領域１３は、ゲート配線（膜パターン）に対応する溝状の第１のパタ
ーン形成領域５５と、この第１のパターン形成領域５５に接続し、ゲート電極（膜パター
ン）に対応する第２のパターン形成領域５６とから構成されている。ここで、対応すると
は、前記第１のパターン形成領域５５、又は前記第２のパターン形成領域５６内に配置さ
れた機能液を硬化処理等を施すことで、それぞれがゲート配線、又はゲート電極となるこ
とを意味している。
具体的には、図３（ａ）に示すように、第１のパターン形成領域５５は、図３（ａ）中
、Ｙ軸方向に延在して形成されている。そして、第２のパターン形成領域５６は、第１の
パターン形成領域５５に対して略垂直方向（図３（ａ）中、Ｘ軸方向）に形成され、かつ
前記第１のパターン形成領域５５に連続（接続）して設けられている。
また、前記第１のパターン形成領域５５の幅は、前記第２のパターン形成領域５６の幅
よりも広く形成されている。本実施形態では、第１のパターン形成領域５５の幅は、前記
液滴吐出装置ＩＪから吐出される機能液の飛翔径と略等しいか、あるいは、僅かに大きく
なるように形成されている。このようなバンク構造を採用することにより、前記第１のパ
ターン形成領域５５に吐出した機能液を毛細管現象を利用して、微細なパターンである第
２のパターン形成領域５６に機能液を流入させることができるようになっている。
なお、各パターン形成領域５５，５６における幅とは、各パターン形成領域５５，５６
が延在する方向（Ｘ，Ｙ）に対して直交する方向の各パターン形成領域５５，５６の端部
間の長さを表している。図３（ａ）に示すように、前記第１のパターン形成領域５５の幅
は長さＨ１、前記第２のパターン形成領域５６の幅は長さＨ２である。
一方、バンク構造体の断面形状（Ｆ−Ｆ’断面）は、図３（ｂ）に示すような構成を有
している。具体的には、基板１８上に多層構造のバンク３４を具備してなり、本実施形態
では基板１８側から第１バンク層３５と、この第１バンク層３５を被覆する第２バンク層
３６との２層構造である。そして、バンク３４のうち上層側の第２バンク層３６が、第１
バンク層３５に比して撥液性を有する一方、下層側の第１バンク層３５は第２バンク層３
６に比して相対的に親液性を有している。これにより、本実施形態では、機能液がバンク
３４の上面に着弾した場合にも、当該上面は撥液性を有するため、各パターン形成領域５
５，５６（主に第１のパターン形成領域５５）に当該機能液が流入し、パターン形成領域
５５，５６内で機能液が好適に流動することとなる。
（膜パターンの形成方法）
次に、本実施形態におけるバンク構造体の形成方法、及びこのバンク構造体によって区
画されたパターン形成領域１３に、膜パターンとしてゲート配線を形成する方法について
説明する。
図４は、前記バンク構造体の形成工程を順に示した側部断面図である。図４（ａ）〜（
ｄ）は、図３（ａ）のＦ−Ｆ’矢視における側断面に沿って第１のパターン形成領域５５
、及び第２のパターン形成領域５６からなるパターン形成領域１３を形成する工程を示し
た図である。また、図５は、図４（ａ）〜（ｄ）に示した製造工程において形成されたバ
ンク構造に、機能液を配置して膜パターン（ゲート配線）を形成する工程を説明する断面
図である。
（バンク材塗布工程）
まず、バンク材料塗布前に基板表面改質処理として、基板１８に対してＨＭＤＳ処理が
施される。ＨＭＤＳ処理は、ヘキサメチルジシラサン（(ＣＨ３)３ＳｉＮＨＳｉ(ＣＨ３)
３）を蒸気状にして（例えば１２０ｓｅｃ）物体の表面に塗布・乾燥（例えば９５℃で６
０ｓｅｃ）する方法である。これにより、バンクと基板１８との密着性を向上する密着層
としてのＨＭＤＳ層（図示せず）が基板１８上に形成される。
基板１８としては、ガラス、石英ガラス、Ｓｉウエハ、プラスチックフィルム、金属板
等の各種材料を使用することができる。基板１８の表面に半導体膜、金属膜、誘電体膜、
有機膜等の下地層を形成してもよい。
次に、このように形成されたＨＭＤＳ層上に、図４（ａ）、（ｂ）に示すように、スピ
ンコート法により、基板１８の全面に第１のバンク形成材料を塗布・プリベークして第１
バンク層３５ａを形成し（乾燥条件；９５℃／６０ｓｅｃ）、さらに第１バンク層３５ａ
上に、第２のバンク形成材料を塗布・プリベークして第２バンク層３６ａを形成する（乾
燥条件；９５℃／６０ｓｅｃ）。この場合、前記バンク形成材料の塗布方法として、スプ
レーコート、ロールコート、ダイコート、ディップコート、インクジェット法等の各種方
法を適用することが可能である。
第１のバンク形成材料としては、フォトリソグラフィによるパターニングがし易い絶縁
有機材料（感光性有機材料）で、例えばアクリル樹脂、ポリイミド樹脂、オレフィン樹脂
、フェノール樹脂、メラミン樹脂等の高分子材料を用いることが可能である。
また、第２のバンク形成材料としては、例えば住友３Ｍ社製のＥＧＣ−１７００、ＥＧ
Ｃ−１７２０（２：１希釈品）等のフッ素系樹脂材材料（ＰＶＤＦ、ＰＴＦＥ）を用いる
。
ただし、第２バンク層３６ａの膜厚が１μｍを超えると、現像工程でのパターン形成不
良が発生し易くなる場合がある。第２バンク層３６ａの膜厚としては、５００ｎｍ以下が
好ましく、例えば５０ｎｍ〜１００ｎｍ程度とすることができる。第２バンク層３６ａの
溶媒としては、例えば、第１バンク層を溶解しにくい、ハイドロフルオロエーテルを用い
ることができる。
これらの材料を用いることで、第２バンク層３６ａの表面に良好な撥液性を付与するこ
とができ、パターン形成領域１３に配した機能液を同領域内に閉じこめることができる。
また、パターン形成領域１３からはずれた位置に着弾した機能液の液滴も、第２バンク層
３６の撥液性によってパターン形成領域１３内に流動させることができ、正確な平面形状
と膜厚とを有する膜パターンを形成することができる。
（露光工程）
次に、図４（ｃ）に示すように、基板１８上に設けられた第１、第２バンク層３５ａ、
３６ａに、露光装置（図示しない）からの光をマスクＭを介して照射することで、第１の
パターン形成領域５５、第２のパターン形成領域５６を形成する。ここでは、光が照射さ
れることで露光された第１、第２バンク層３５ａ、３６ａは、後述する現像工程により溶
解除去可能になる。そして、前述したようなパターン形成領域１３を有したバンク構造を
形成する。
（現像工程）
次いで、前述した露光工程の後、図４（ｄ）に示すように、露光されたバンク層３５ａ
、３５ｂを、例えばＴＭＡＨ（テトラメチルアンモニウムヒドロキシド）で現像処理（Ｔ
ＭＡＨ２．３８％、２６℃／４０ｓｅｃ）し、被露光部を選択的に除去することにより、
図４（ｄ）に示すように、第２のパターン形成領域５６と、第１のパターン形成領域５５
とを含むパターン形成領域１３をかたどるバンク３４を基板１８上に形成することができ
る。
（機能液配置工程）
次に、上述した工程により得られたバンク構造によって形成されたパターン形成領域１
３に、前記液滴吐出装置ＩＪを使用して機能液を吐出配置して、ゲート配線（膜パターン
）を形成する工程について説明する。ここで、微細配線パターンである第２のパターン形
成領域５６には、機能液を直接配置することが難しい。よって、第２のパターン形成領域
５６への機能液の配置を、第１のパターン形成領域５５に配置した機能液を、上述したよ
うに毛細管現象により第２のパターン形成領域５６に流入させる方法により行うこととす
る。
また、本実施形態では、上記ゲート配線を図６（ｄ）に示すように、三層構造で配線パ
ターンを形成する。
具体的には、本実施形態では、ゲート配線は下層から、マンガン層（下地層）Ｆ１、銀
層（導電層）Ｆ２、ニッケル層（保護層）Ｆ３の三層で構成される。
このように成膜された配線においては、マンガン層Ｆ１は下地層として銀層Ｆ２の密着
性向上に作用し、ニッケル層Ｆ３は保護膜として作用する。この保護膜は、銀や銅等から
なる導電性膜の拡散防止層として作用するものである。
下地層Ｆ１を形成する材料としては、マンガンの他に、前記下地層形成材料は、Ｔｉ、
Ｃｕ、Ｎｉ、Ｉｎ、Ｃｒの酸化物を用いることができる。
また、保護層Ｆ３を形成する材料としては、ニッケルの他に、Ｔｉ，Ｗ，Ｍｎ等から選
ばれる１種又は２種以上の金属材料を用いることができる。
まず、液滴吐出装置ＩＪにより、第１のパターン形成領域５５にマンガン層Ｆ１を構成
する有機系の分散媒に導電性微粒子としてマンガン（Ｍｎ）を分散させた機能液（第１の
機能液）Ｌ１を吐出する。液滴吐出装置ＩＪによって第１のパターン形成領域５５に配置
された機能液Ｌ１は、第１のパターン形成領域５５内を濡れ広がる。なお、バンク３４の
上面に機能液Ｌ１が配置されても、当該上面は撥液性を有するため、弾かれて第１のパタ
ーン形成領域５５に流入することとなる。
また、バンク３４の内側面（第１バンク層３５の内側面）は、上面に比して親液性を示
すため、吐出配置された機能液Ｌがパターン形成領域１３の全域において好適に流動する
こととなり、図５（ａ）〜（ｃ）に示すように、機能液Ｌ１は第１のパターン形成領域５
５と第２のパターン形成領域５６との間で均一に広がることとなる。
基板１８に機能液Ｌ１を吐出した後には、分散媒（有機分）の除去及びバンク３４の硬
化のため、これら機能液Ｌ１（マンガン層Ｆ１）及びバンク３４の一括した乾燥処理、焼
成処理を行う。このような乾燥・焼成処理により、導電性微粒子間の電気的接触が確保さ
れ、導電性膜に変換される。
乾燥処理としては、例えば基板Ｐを加熱する通常のホットプレート、電気炉などによる
加熱処理によって行うことができる。この乾燥処理は、主に膜厚のムラを低減させるため
に行うものであり、ここでは１２０℃で２分間加熱する。
焼成処理の処理温度としては、分散媒の沸点（蒸気圧）、微粒子の分散性や酸化性等の
熱的挙動、コーティング剤の有無や量、基材の耐熱温度などを考慮して適宜決定される。
例えば、有機物からなるコーティング剤を除去するために、ここでは２２０℃で３０分間
加熱する。
これにより、図５（ｃ）に示すように、乾燥処理を経たマンガンの乾燥膜（第１乾燥膜
）は、第１、第２のパターン形成領域５５、５６にマンガン層Ｆ１として成膜される。
なお、このとき、マンガン層（乾燥膜）Ｆ１の厚さは、第１バンク層３５よりも薄く形
成される。
次に、銀層Ｆ２を形成するために、図６（ａ）に示すように、有機系の分散媒に導電性
微粒子として銀（Ａｇ）のナノ粒子を分散させた機能液（第２の機能液）Ｌ２の液滴を、
マンガン層Ｆ１が形成された第１、第２のパターン形成領域５５、５６内に配置する。こ
の機能液Ｌ２には、銀のナノ粒子の他に、例えばアミノ化合物の分散安定剤が添加されて
分散されている。
このとき、マンガン層Ｆ１は、第１バンク層３５よりも薄く形成されているため、マン
ガン層Ｆ１上に塗布された機能液Ｌ２は、第２バンク層３６よりも親液性を有する第１バ
ンク層３５に接触するため、良好な濡れ広がりを得ることができる。
そして、マンガン層Ｆ１上に塗布配置された機能液に対しては、分散媒及び分散安定剤
の除去のため、乾燥処理、焼成処理を行う。
銀微粒子及び分散安定剤を含む機能液に対する焼成処理としては、窒素雰囲気下で約２
２０℃、３０分で焼成（加熱処理）して分散媒（及び分散安定剤）を除去する。銀は、酸
素のある環境で加熱すると粒子が成長する性質を有するが、本実施形態では窒素雰囲気下
で本焼成を行うため粒成長が抑制される。
この焼成処理より、銀微粒子間の電気的接触が確保され、図６（ｂ）に示すように、機
能液Ｌ２は、導電性膜の銀層Ｆ２に変換される。
続いて、ニッケル層Ｆ３を形成するために、図６（ｃ）に示すように、有機系の分散媒
に導電性微粒子としてニッケルを分散させた機能液Ｌ３の液滴を銀層Ｆ２上に配置する。
そして、配置された機能液に対しては、分散媒の除去のため、乾燥処理、焼成処理を行う
。この処理としては、まず乾燥むらを防止するために大気雰囲気下で約７０℃、１０分で
乾燥処理した後に、窒素雰囲気下で約３００℃、３０分で本焼成を行う。
この乾燥・焼成処理より、図６（ｄ）に示すように、銀層Ｆ２上に積層状態で配置され
るニッケル層Ｆ３が保護層として成膜され、これらマンガン層Ｆ１、銀層Ｆ２、ニッケル
層Ｆ３からなるゲート配線（膜パターン）４０及びゲート電極（膜パターン）４１が形成
される。
このように、本実施形態の膜パターンの形成方法では、撥液性を有する第２バンク層３
６により機能液Ｌ１〜Ｌ３を良好にパターン形成領域１３に閉じこめつつ、無機材料と比
較して安価な有機材料により第１バンク層３５を形成することにより、製造コストの低減
を実現することが可能になる。また、本実施形態では、これら第１バンク層３５及び第２
バンク層３６を同じ工程（スピンコート）で形成するため、生産性を向上させることも可
能になる。
さらに、本実施形態では、マンガン層Ｆ１の厚さを第１バンク層３５の厚さよりも薄く
形成することにより、銀層Ｆ２を形成する際に塗布する機能液Ｌ２も、第２バンク層３６
よりも親液性を有する第１バンク層３５に接触させることが可能になり、第１バンク層３
５の側壁による濡れ広がりを助長させることができる。特に、本実施形態では、第２バン
ク層３６を、前記第１バンク層３５より薄く形成しているので、より多くの機能液をパタ
ーン形成領域内に配置することが可能になり、比較的厚い膜パターンであっても容易に均
一に形成可能になる。
また、本実施形態では、マンガン層Ｆ１とバンク３４とを一括して焼成しているので、
高温に加熱するため時間のかかる工程を省略でき、製造効率を高めることができる。
（デバイス）
次に、本発明の膜パターンの形成方法により形成された膜パターンを備えるデバイスに
ついて説明する。本実施形態においては、ゲート配線を備える画素（デバイス）及びその
画素の形成方法について、図７及び図８を参照して説明する。
本実施形態においては、上述したバンク構造体及び膜パターンの形成方法を利用して、
ボトムゲート型のＴＦＴ３０のゲート電極、ソース電極、ドレイン電極等を有する画素を
形成する。なお、以下の説明においては、上述した図５、及び図６に示した膜パターン形
成工程と同様の工程についての説明は省略する。また、上記実施形態に示す構成要素と共
通の構成要素については同一の符号を付す。
（画素の構造）
まず始めに、上述の膜パターンの形成方法によって形成された膜パターンを備える画素
（デバイス）の構造について説明する。
図７は、本実施形態の画素構造２５０を示した図である。
図７に示すように、画素構造２５０は、基板上に、ゲート配線４０と、このゲート配線
４０から延出して形成されるゲート電極４１と、ソース配線４２と、このソース配線４２
から延出して形成されるソース電極４３と、ドレイン電極４４と、ドレイン電極４４に電
気的に接続される画素電極４５とを備えている。ゲート配線４０はＸ軸方向に延在して形
成され、ソース配線４２はゲート配線４０と交差してＹ軸方向に延在して形成されている
。そして、ゲート配線４０とソース配線４２との交差点の近傍にはスイッチング素子であ
るＴＦＴ３０が形成されている。このＴＦＴ３０がオン状態となることにより、ＴＦＴ３
０に接続される画素電極４５に駆動電流が供給されるようになっている。
ここで、図７に示すように、ゲート電極４１の幅Ｈ２は、ゲート配線４０の幅Ｈ１より
も狭く形成されている。例えば、ゲート電極４１の幅Ｈ２は１０μｍであり、ゲート配線
４０の幅Ｈ１は２０μｍである。このゲート配線４０、及びゲート電極４１は、前述した
実施形態により形成されたものである。
また、ソース電極４３の幅Ｈ５は、ソース配線４２の幅Ｈ６よりも狭く形成されている
。例えば、ソース電極４３の幅Ｈ５は１０μｍであり、ソース配線４２の幅Ｈ６は２０μ
ｍである。本実施形態では、上述した膜パターン形成方法を適用することで、微細パター
ンであるソース電極４３に毛細管現象によって機能液を流入させて形成している。
また、図７に示すように、ゲート配線４０の一部には、配線幅が他の領域に比べて狭く
なった絞り部５７が設けられている。そして、この絞り部５７上で、ゲート配線４０と交
差するソース配線４２側にも同様な絞り部が設けられている。このように、ゲート配線４
０とソース配線４２との交差部分において、それぞれの配線幅を狭く形成することで、こ
の交差部分において容量が蓄積されるのを防止するようになっている。
（画素の形成方法）
図８（ａ）〜（ｅ）は、図７に示すＣ−Ｃ’線に沿った画素構造２５０の形成工程を示
した断面図である。なお、画素電極の形成時にも上述した本発明に係る膜パターンの形成
方法を採用することもできる。
図８（ａ）に示すように、上述した方法によって形成されたゲート電極４１を含むバン
ク３４面上に、プラズマＣＶＤ法等により、ゲート絶縁膜３９を成膜する。ここで、ゲー
ト絶縁膜３９は窒化シリコンからなる。次に、ゲート絶縁膜３９上に活性層を成膜する。
続けて、フォトリソグラフィー処理及びエッチング処理により、図８（ａ）に示すように
所定形状にパターニングしてアモルファスシリコン膜４６を形成する。
次に、アモルファスシリコン膜４６上にコンタクト層４７を成膜する。続けて、フォト
リソグラフィ処理及びエッチング処理により、図８（ａ）に示すように所定形状にパター
ニングする。なお、コンタクト層４７はｎ＋型シリコン膜を原料ガスやプラズマ条件を変
化させることにより形成する。
次に、図８（ｂ）に示すように、スピンコート法等により、コンタクト層４７上を含む
全面にバンク材を塗布して第１バンク層３４ｄを形成する。この場合、前記バンク形成材
料の塗布方法として、スプレーコート、ロールコート、ダイコート、ディップコート、イ
ンクジェット法等の各種方法を適用することが可能である。ここで、バンク材を構成する
材料としては、形成後に光透過性と撥液性を備える必要があるため、上記と同様にアクリ
ル樹脂、ポリイミド樹脂、オレフィン樹脂、メラミン樹脂などの高分子材料が用いられる
。また、このバンク材３４ｄ上には、上記と同様に、撥液性を有するフッ素系の樹脂材料
により第２バンク層３６ｂが形成される。
次に、１画素ピッチの１／２０〜１／１０となるソース／ドレイン電極用バンク３４ｄ
を形成する。具体的には、まず、フォトリソグラフィ処理により、ゲート絶縁膜３９の上
面に塗布したバンク形成材のソース電極４３に対応する位置にソース電極用形成領域４３
ａを形成し、同様にドレイン電極４４に対応する位置にドレイン電極用形成領域４４ａを
形成する。この第１バンク層３４ｄ及び第２バンク層３６ｂを用いたソース／ドレイン電
極を形成する工程について、本発明に係る膜パターンの形成方法を適用することができる
。機能液に対する撥液性を有する第２バンク層３６ｂと、第２バンク層３６ｂよりも親液
性を有する第１バンク層３４ｄとを積層した構造を採用することで、機能液を良好に塗れ
広がらせ、均一かつ均質なソース電極、ドレイン電極を形成することが可能になる。
次に、ソース／ドレイン電極用バンク３４ｄに形成したソース電極用形成領域４３ａ及
びドレイン電極用形成領域４４ａに機能液Ｌを配置して、ソース電極４３及びドレイン電
極４４を形成する。具体的には、まず、液滴吐出装置ＩＪによって、ソース配線用形成領
域に機能液Ｌを配置する（図示省略）。ソース電極用形成領域４３ａの幅Ｈ５は、図７に
示すように、ソース配線用溝部の幅Ｈ６よりも狭く形成されている。そのため、ソース配
線用溝部に配置した機能液Ｌは、ソース配線に設けられた絞り部によって一次的に堰き止
められ、毛細管現象によりソース電極用形成領域４３ａに流入する。これにより、図８（
ｃ）に示すように、ソース電極４３が形成される。また、ドレイン電極用形成領域に機能
液を吐出してドレイン電極４４を形成する。
次に、図８（ｃ）に示すように、ソース電極４３及びドレイン電極４４を形成した後、
ソース／ドレイン電極用バンク３４ｄ（及び第２バンク層３６ｂ）を除去する。そして、
コンタクト層４７上に残ったソース電極４３及びドレイン電極４４の各々をマスクとして
、ソース電極４３及びドレイン電極４４間に形成されているコンタクト層４７のｎ＋型シ
リコン膜をエッチングする。
このエッチング処理により、ソース電極４３及びドレイン電極４４間に形成されている
コンタクト層４７のｎ＋型のシリコン膜が除去され、ｎ＋シリコン膜の下層に形成される
アモルファスシリコン膜４６の一部が露出する。このようにして、ソース電極４３の下層
には、ｎ＋シリコンからなるソース領域３２が形成され、ドレイン電極４４の下層には、
ｎ＋シリコンからなるドレイン領域３３が形成される。そして、これらのソース領域３２
及びドレイン領域３３の下層には、アモルファスシリコンからなるチャネル領域（アモル
ファスシリコン膜４６）が形成される。
以上説明した工程により、ボトムゲート型のＴＦＴ３０が形成される。
次に、図８（ｄ）に示すように、ソース電極４３、ドレイン電極４４、ソース領域３２
、ドレイン領域３３、及び露出したシリコン層上に、蒸着法、スパッタ法等によりパッシ
ベーション膜３８（保護膜）を成膜する。続けて、フォトリソグラフィ処理及びエッチン
グ処理により、後述する画素電極４５が形成されるゲート絶縁膜３９上のパッシベーショ
ン膜３８を除去する。同時に、画素電極４５とソース電極４３とを電気的に接続するため
に、ドレイン電極４４上のパッシベーション膜３８にコンタクトホール４９を形成する。
次に、図８（ｅ）に示すように、画素電極４５が形成されるゲート絶縁膜３９を含む領
域に、バンク材を塗布して第１バンク層３４ｅを形成する。ここで、バンク材は、上述し
たように、アクリル樹脂、ポリイミド樹脂、ポリシラザン等の材料を含有している。続け
て、この第１バンク層（画素電極用バンク）３４ｅ上面に撥液性を有するフッ素系の樹脂
材料により第２バンク層３６ｂを形成する。次に、フォトリソグラフィ処理により、画素
電極４５が形成される領域を区画する画素電極用バンク３４ｅ及び第２バンク層３６ｃを
パターニングする。
なお、この画素電極用バンク３４ｅ及び第２バンク層３６ｃについても、本発明に係る
膜パターンの形成方法で用いる積層構造のバンクを形成することがより望ましい。
次に、インクジェット法、蒸着法等により、上記画素電極用バンク３４ｅ（及び第２バ
ンク層３６ｃ）に区画された領域にＩＴＯ（Indium Tin Oxide）からなる画素電極４５を
形成する。また、画素電極４５を上述したコンタクトホール４９に充填させることによっ
て、画素電極４５とドレイン電極４４との電気的接続が確保される。なお、本実施形態に
おいては、画素電極用バンク３４ｅの上面に撥液性の第２バンク層３６ｃを形成し、かつ
、上記画素電極用溝部に親液処理を施す。そのため、画素電極４５を画素電極用溝部から
はみ出すことなく形成することができる。
以上説明したような工程により、図７に示した本実施形態の画素を形成することができ
る。
（電気光学装置）
次に、上記バンク構造を用いた膜パターンの形成方法により形成した画素（デバイス）
を備える本発明の電気光学装置の一例である液晶表示装置について説明する。
図９は、本発明にかかる液晶表示装置について、各構成要素とともに示す対向基板側か
ら見た平面図である。図１０は図９のＨ−Ｈ’線に沿う断面図である。図１１は、液晶表
示装置の画像表示領域においてマトリクス状に形成された複数の画素における各種素子、
配線等の等価回路図で、なお、以下の説明に用いた各図においては、各層や各部材を図面
上で認識可能な程度の大きさとするため、各層や各部材ごとに縮尺を異ならせてある。
図９及び図１０において、本実施の形態の液晶表示装置（電気光学装置）１００は、対
をなすＴＦＴアレイ基板１０と対向基板２０とが光硬化性の封止材であるシール材５２に
よって貼り合わされ、このシール材５２によって区画された領域内に液晶５０が封入、保
持されている。
シール材５２の形成領域の内側の領域には、遮光性材料からなる周辺見切り５３が形成
されている。シール材５２の外側の領域には、データ線駆動回路２０１及び実装端子２０
２がＴＦＴアレイ基板１０の一辺に沿って形成されており、この一辺に隣接する２辺に沿
って走査線駆動回路２０４が形成されている。ＴＦＴアレイ基板１０の残る一辺には、画
像表示領域の両側に設けられた走査線駆動回路２０４の間を接続するための複数の配線２
０５が設けられている。また、対向基板２０のコーナー部の少なくとも１箇所においては
、ＴＦＴアレイ基板１０と対向基板２０との間で電気的導通をとるための基板間導通材２
０６が配設されている。
なお、データ線駆動回路２０１及び走査線駆動回路２０４をＴＦＴアレイ基板１０の上
に形成する代わりに、例えば、駆動用ＬＳＩが実装されたＴＡＢ（Tape Automated Bondi
ng）基板とＴＦＴアレイ基板１０の周辺部に形成された端子群とを異方性導電膜を介して
電気的及び機械的に接続するようにしてもよい。なお、液晶表示装置１００においては、
使用する液晶５０の種類、すなわち、ＴＮ（Twisted Nematic）モード、Ｃ−ＴＮ法、Ｖ
Ａ方式、ＩＰＳ方式モード等の動作モードや、ノーマリホワイトモード／ノーマリブラッ
クモードの別に応じて、位相差板、偏光板等が所定の向きに配置されるが、ここでは図示
を省略する。
また、液晶表示装置１００をカラー表示用として構成する場合には、対向基板２０にお
いて、ＴＦＴアレイ基板１０の後述する各画素電極に対向する領域に、例えば、赤（Ｒ）
、緑（Ｇ）、青（Ｂ）のカラーフィルタをその保護膜とともに形成する。
このような構造を有する液晶表示装置１００の画像表示領域においては、図１１に示す
ように、複数の画素１００ａがマトリクス状に構成されているとともに、これらの画素１
００ａの各々には、画素スイッチング用のＴＦＴ（スイッチング素子）３０が形成されて
おり、画素信号Ｓ１、Ｓ２、…、Ｓｎを供給するデータ線６ａがＴＦＴ３０のソースに電
気的に接続されている。データ線６ａに書き込む画素信号Ｓ１、Ｓ２、…、Ｓｎは、この
順に線順次で供給してもよく、相隣接する複数のデータ線６ａ同士に対して、グループご
とに供給するようにしてもよい。また、ＴＦＴ３０のゲートには走査線３ａが電気的に接
続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、…、
Ｇｍをこの順に線順次で印加するように構成されている。
画素電極１９は、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子
であるＴＦＴ３０を一定期間だけオン状態とすることにより、データ線６ａから供給され
る画素信号Ｓ１、Ｓ２、…、Ｓｎを各画素に所定のタイミングで書き込む。このようにし
て画素電極１９を介して液晶に書き込まれた所定レベルの画素信号Ｓ１、Ｓ２、…、Ｓｎ
は、図１０に示す対向基板２０の対向電極１２１との間で一定期間保持される。なお、保
持された画素信号Ｓ１、Ｓ２、…、Ｓｎがリークするのを防ぐために、画素電極１９と対
向電極１２１との間に形成される液晶容量と並列に蓄積容量６０が付加されている。例え
ば、画素電極１９の電圧は、ソース電圧が印加された時間よりも３桁も長い時間だけ蓄積
容量６０により保持される。これにより、電荷の保持特性は改善され、コントラスト比の
高い液晶表示装置１００を実現することができる。
図１２は、上記バンク構造及びパターン形成方法により形成した画素を備える有機ＥＬ
装置の側断面図である。以下、図１２を参照しながら、有機ＥＬ装置の概略構成を説明す
る。
図１２において、有機ＥＬ装置４０１は、基板４１１、回路素子部４２１、画素電極４
３１、バンク部４４１、発光素子４５１、陰極４６１（対向電極）、及び封止基板４７１
から構成された有機ＥＬ素子４０２に、フレキシブル基板（図示略）の配線及び駆動ＩＣ
（図示略）を接続したものである。回路素子部４２１は、アクティブ素子であるＴＦＴ３
０が基板４１１上に形成され、複数の画素電極４３１が回路素子部４２１上に整列して構
成されたものである。そして、ＴＦＴ３０を構成するゲート配線６１が、上述した実施形
態の配線パターンの形成方法により形成されている。
各画素電極４３１間にはバンク部４４１が格子状に形成されており、バンク部４４１に
より生じた凹部開口４４４に、発光素子４５１が形成されている。なお、発光素子４５１
は、赤色の発光をなす素子と緑色の発光をなす素子と青色の発光をなす素子とからなって
おり、これによって有機ＥＬ装置４０１は、フルカラー表示を実現するものとなっている
。陰極４６１は、バンク部４４１及び発光素子４５１の上部全面に形成され、陰極４６１
の上には封止用基板４７１が積層されている。
有機ＥＬ素子を含む有機ＥＬ装置４０１の製造プロセスは、バンク部４４１を形成する
バンク部形成工程と、発光素子４５１を適切に形成するためのプラズマ処理工程と、発光
素子４５１を形成する発光素子形成工程と、陰極４６１を形成する対向電極形成工程と、
封止用基板４７１を陰極４６１上に積層して封止する封止工程とを備えている。
発光素子形成工程は、凹部開口４４４、すなわち画素電極４３１上に正孔注入層４５２
及び発光層４５３を形成することにより発光素子４５１を形成するもので、正孔注入層形
成工程と発光層形成工程とを具備している。そして、正孔注入層形成工程は、正孔注入層
４５２を形成するための液状体材料を各画素電極４３１上に吐出する第１吐出工程と、吐
出された液状体材料を乾燥させて正孔注入層４５２を形成する第１乾燥工程とを有してい
る。また、発光層形成工程は、発光層４５３を形成するための液状体材料を正孔注入層４
５２の上に吐出する第２吐出工程と、吐出された液状体材料を乾燥させて発光層４５３を
形成する第２乾燥工程とを有している。なお、発光層４５３は、前述したように赤、緑、
青の３色に対応する材料によって３種類のものが形成されるようになっており、したがっ
て前記の第２吐出工程は、３種類の材料をそれぞれに吐出するために３つの工程からなっ
ている。
この発光素子形成工程において、正孔注入層形成工程における第１吐出工程と、発光層
形成工程における第２吐出工程とで前記の液滴吐出装置ＩＪを用いることができる。よっ
て、微細な膜パターンを有する場合であっても、均一な膜パターンを得ることができる。
本発明の電気光学装置によれば、高精度な電気的特性等を有するデバイスを備えること
から、品質や性能の向上を図った電気光学装置を実現することができる。
また、本発明にかかる電気光学装置としては、上記の他に、ＰＤＰ（プラズマディスプ
レイパネル）や、基板上に形成された小面積の薄膜に膜面に平行に電流を流すことにより
、電子放出が生ずる現象を利用する表面伝導型電子放出素子等にも適用可能である。
（電子機器）
次に、本発明の電子機器の具体例について説明する。
図１３は、携帯電話の一例を示した斜視図である。図１３において、６００は携帯電話
本体を示し、６０１は上記実施形態の液晶表示装置を備えた液晶表示部を示している。
図１３に示す電子機器は、上記実施形態のバンク構造を有するパターン形成方法により
形成された液晶表示装置を備えたものであるので、高い品質や性能が得られる。
なお、本実施形態の電子機器は液晶装置を備えるものとしたが、有機エレクトロルミネ
ッセンス表示装置、プラズマ型表示装置等、他の電気光学装置を備えた電子機器とするこ
ともできる。
なお、上述した電子機器以外にも種々の電子機器に適用することができる。例えば、液
晶プロジェクタ、マルチメディア対応のパーソナルコンピュータ（ＰＣ）及びエンジニア
リング・ワークステーション（ＥＷＳ）、ページャ、ワードプロセッサ、テレビ、ビュー
ファインダ型又はモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カ
ーナビゲーション装置、ＰＯＳ端末、タッチパネルを備えた装置などの電子機器に適用す
ることが可能である。
以上、添付図面を参照しながら本発明に係る好適な実施形態について説明したが、本発
明は係る例に限定されないことは言うまでもない。上述した例において示した各構成部材
の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計
要求等に基づき種々変更可能である。
例えば、上記実施形態では、マンガン層Ｆ１及びバンク３４を一括して焼成処理する構
成として説明したが、これに限定されるものではなく、各層を分割して焼成処理する手順
としてもよい。また、上記実施形態においては、フォトリソグラフィ処理及びエッチング
処理により、所望パターンのバンク構造を形成していた。これに対して、上記形成方法に
代えて、レーザーを用いてパターニングすることにより、所望のパターンを形成するよう
にしてもよい。
また、上記本実施形態の膜パターンの形成方法は、図１４や図１５に示したようなアク
ティブマトリクス基板の製造時に適用することができる。具体的には、図１４はコプレナ
ー構造のトランジスタを備えるアクティブマトリクス基板の一例を示す断面模式図であっ
て、基板４８上に半導体層４６が形成され、半導体層４６上にはゲート絶縁膜３９を介し
てゲート電極４１が形成されている。ゲート電極４１はバンク３４によって囲まれてパタ
ーンが形成されてなり、当該バンク３４は層間絶縁層としても機能している。このバンク
３４は、第１バンク層３５上にフッ素系の樹脂材料からなる第２バンク層３６が積層され
ており、上記膜パターンの形成方法によりゲート電極４１が成膜される。
そして、バンク３４及びゲート絶縁膜３９にはコンタクトホールが形成され、当該コン
タクトホールを介して半導体層４６のソース領域に接続されるソース電極４３と、半導体
層４６のドレイン領域に接続されるドレイン電極４４とが形成されている。なお、ドレイ
ン電極４４には画素電極が接続される。
一方、図１５はスタガー構造のトランジスタを備えるアクティブマトリクス基板の一例
を示す断面模式図であって、基板４８上にソース電極４３とドレイン電極４４とが形成さ
れ、当該ソース電極４３とドレイン電極４４上には半導体層４６が形成されている。また
、半導体層４６上にはゲート絶縁膜３９を介してゲート電極４１が形成されている。ゲー
ト電極４１はバンク３４によって囲まれてパターンが形成されてなり、当該バンク３４は
層間絶縁層としても機能している。このバンク３４も、第１バンク層３５上にフッ素系の
樹脂材料からなる第２バンク層３６が積層されており、上記膜パターンの形成方法により
ゲート電極４１が成膜される。
なお、ドレイン電極４４には画素電極が接続される。
以上のようなアクティブマトリクス基板の製造時には、上述した膜パターンの形成方法
を適用することができる。つまり、例えばバンク３４によって囲まれた領域にゲート電極
４１を形成する際には、本発明に係る上記膜パターンの形成方法を採用すれば、コストの
低減を実現したゲート電極を形成することが可能となる。なお、当該膜パターンの形成方
法は、ゲート電極の形成工程に限らず、例えばソース電極やドレイン電極、さらには画素
電極の形成工程においても採用することが可能である。
本発明の液滴吐出装置の概略構成を示す斜視図である。 ピエゾ方式による液状体の吐出原理を説明するための図である。 （ａ）はバンク構造の平面図、（ｂ）は（ａ）の側断面図である。 （ａ）〜（ｄ）はバンク構造を形成する工程を示す側断面図である。 （ａ）〜（ｃ）は配線パターンの形成工程を説明するための側断面図である。 （ａ）〜（ｄ）は配線パターンの形成工程を説明するための側断面図である。 表示領域である１画素を模式的に示す平面図である。 （ａ）〜（ｅ）は１画素の形成工程を示す断面図である。 液晶表示装置を対向基板の側から見た平面図である。 図９のＨ−Ｈ’線に沿う液晶表示装置の断面図である。 液晶表示装置の等価回路図である。 有機ＥＬ装置の部分拡大断面図である。 本発明の電子機器の具体例を示す図である。 アクティブマトリクス基板の一例を模式的に示す断面図である。 アクティブマトリクス基板の異なる例を模式的に示す断面図である。
符号の説明
Ｆ１…マンガン層（乾燥膜、第１乾燥膜）、 Ｆ２…銀層（乾燥膜、第２乾燥膜）、
ＩＪ…液滴吐出装置（インクジェット装置）、 Ｌ１…機能液（第１の機能液）、 Ｌ２
…機能液（第２の機能液）、 １３…パターン形成領域、 １８…基板、 ３４…バンク
、 ３５、３５ａ、３４ｄ、３４ｅ…第１バンク層、 ３６、３６ａ、３６ｂ、３６ｃ…
第２バンク層、 ４０…ゲート配線（膜パターン）、 ４１…ゲート電極（膜パターン）
、 ４３…ソース電極、 ４４…ドレイン電極、 ４５…画素電極、 １００…液晶表示
装置（電気光学装置）、 ６００…携帯電話本体

Claims (14)

  1. 基板上に設けられたバンクによって区画されたパターン形成領域に、機能液を配置して
    膜パターンを形成する方法において、
    基板上に第１のバンク形成材料を配置して第１バンク層を形成する工程と、
    前記第１バンク層上に第２バンク層を形成する工程とを有し、
    前記第１のバンク形成材料は有機材料であり、
    前記第２バンク層は前記第１バンク層を被覆するフッ素系の樹脂材料からなることを特
    徴とする膜パターンの形成方法。
  2. 請求項１記載の膜パターンの形成方法において、
    前記パターン形成領域に第１の機能液を配置する工程と、
    前記パターン形成領域内の第１の機能液を乾燥させて第１乾燥膜を形成する工程と、
    前記第１乾燥膜上に第２の機能液を配置する工程と、
    を有し、
    前記第１の機能液を乾燥させてなる第１乾燥膜の膜厚を、前記第１バンク層の厚さより
    薄く形成することを特徴とする膜パターンの形成方法。
  3. 請求項１または２記載の膜パターンの形成方法において、
    前記パターン形成領域に機能液を配置する工程と、
    前記パターン形成領域内の機能液を乾燥させて乾燥膜を形成する工程と、
    前記バンクと前記乾燥膜とを一括して焼成する工程と、
    を有することを特徴とする膜パターンの形成方法。
  4. 請求項３記載の膜パターンの形成方法において、
    前記パターン形成領域内に複数層の乾燥膜を積層形成した後、該乾燥膜と前記バンクと
    を一括して焼成することを特徴とする膜パターンの形成方法。
  5. 請求項１から３のいずれかに記載の膜パターンの形成方法において、
    前記第２バンク層を、前記第１バンク層より薄く形成することを特徴とする膜パターン
    の形成方法。
  6. 請求項１から５のいずれか１項に記載の形成方法を用いて基板上に形成されたバンクと
    、該バンクに囲まれたパターン形成領域と、該パターン形成領域に形成された膜パターン
    とを有することを特徴とするデバイス。
  7. 請求項６記載のデバイスにおいて、
    前記パターン形成領域に形成された膜パターンをゲート電極として備えることを特徴と
    するデバイス。
  8. 請求項６記載のデバイスにおいて、
    前記パターン形成領域に形成された膜パターンをソース電極として備えることを特徴と
    するデバイス。
  9. 請求項６記載のデバイスにおいて、
    前記パターン形成領域に形成された膜パターンをドレイン電極として備えることを特徴
    とするデバイス。
  10. 請求項６から９のいずれかに記載のデバイスを備えたことを特徴とする電気光学装置。
  11. 請求項１０に記載の電気光学装置を備えたことを特徴とする電子機器。
  12. アクティブマトリクス基板の製造方法であって、
    基板上にゲート配線を形成する第１の工程と、
    前記ゲート配線上にゲート絶縁膜を形成する第２の工程と、
    前記ゲート絶縁膜を介して半導体層を積層する第３の工程と、
    前記ゲート絶縁膜の上にソース電極及びドレイン電極を形成する第４の工程と、
    前記ソース電極及び前記ドレイン電極上に絶縁材料を配置する第５の工程と、
    前記絶縁材料を配置した上に画素電極を形成する第６の工程と、を有し、
    前記第１の工程及び前記第４の工程及び前記第６の工程の少なくとも一つの工程におい
    て、請求項１ないし５のいずれか１項に記載の膜パターンの形成方法を用いることを特徴
    とするアクティブマトリクス基板の製造方法。
  13. アクティブマトリクス基板の製造方法であって、
    基板上にソース電極及びドレイン電極を形成する第１の工程と、
    前記ソース電極及びドレイン電極の上に半導体層を形成する第２の工程と、
    前記半導体層の上にゲート絶縁膜を介してゲート電極を形成する第３の工程と、
    前記ドレイン電極と接続する画素電極を形成する第４の工程と、を有し、
    前記第１の工程及び前記第３の工程及び前記第４の工程の少なくとも一つの工程におい
    て、請求項１ないし５のいずれか１項に記載の膜パターンの形成方法を用いることを特徴
    とするアクティブマトリクス基板の製造方法。
  14. アクティブマトリクス基板の製造方法であって、
    基板上に半導体層を形成する第１の工程と、
    前記半導体層上にゲート絶縁膜を介してゲート電極を形成する第２の工程と、
    前記ゲート絶縁膜に形成したコンタクトホールを介して、前記半導体層のソース領域に
    接続するソース電極と、前記半導体層のドレイン領域に接続するドレイン電極とを形成す
    る第３の工程と、
    前記ドレイン電極と接続する画素電極を形成する第４の工程と、を有し、
    前記第２の工程及び前記第３の工程及び前記第４の工程の少なくとも一つの工程におい
    て、請求項１ないし５のいずれか１項に記載の膜パターンの形成方法を用いることを特徴
    とするアクティブマトリクス基板の製造方法。
JP2006115428A 2006-04-19 2006-04-19 膜パターンの形成方法、アクティブマトリクス基板の製造方法、デバイス、電気光学装置、及び電子機器 Withdrawn JP2007286469A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006115428A JP2007286469A (ja) 2006-04-19 2006-04-19 膜パターンの形成方法、アクティブマトリクス基板の製造方法、デバイス、電気光学装置、及び電子機器
US11/689,533 US7767504B2 (en) 2006-04-19 2007-03-22 Methods for forming film patterns by disposing a liquid within a plural-level partition structure
TW96113341A TW200808110A (en) 2006-04-19 2007-04-16 Method for forming film pattern, method for manufacturing active matrix substrate, device, electro-optical device and electronic apparatus
KR1020070037577A KR100926472B1 (ko) 2006-04-19 2007-04-17 막 패턴의 형성 방법, 액티브 매트릭스 기판의 제조 방법,디바이스, 전기 광학 장치, 및 전자 기기
CNA200710096194XA CN101060071A (zh) 2006-04-19 2007-04-18 膜图案的形成方法、有源矩阵基板的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006115428A JP2007286469A (ja) 2006-04-19 2006-04-19 膜パターンの形成方法、アクティブマトリクス基板の製造方法、デバイス、電気光学装置、及び電子機器

Publications (1)

Publication Number Publication Date
JP2007286469A true JP2007286469A (ja) 2007-11-01

Family

ID=38618651

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006115428A Withdrawn JP2007286469A (ja) 2006-04-19 2006-04-19 膜パターンの形成方法、アクティブマトリクス基板の製造方法、デバイス、電気光学装置、及び電子機器

Country Status (5)

Country Link
US (1) US7767504B2 (ja)
JP (1) JP2007286469A (ja)
KR (1) KR100926472B1 (ja)
CN (1) CN101060071A (ja)
TW (1) TW200808110A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011508964A (ja) * 2007-12-19 2011-03-17 ケンブリッジ ディスプレイ テクノロジー リミテッド 電子デバイスおよび溶液プロセス技術を用いてこれを製造する方法
CN111589669A (zh) * 2020-06-18 2020-08-28 深圳市洲明科技股份有限公司 Led显示模组灯缝灌胶方法和系统
KR20230048274A (ko) * 2015-12-16 2023-04-11 삼성전자주식회사 컬러 필터, 그 제조 방법, 및 컬러 필터를 포함하는 표시 장치

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101855742B (zh) * 2007-12-10 2011-12-28 松下电器产业株式会社 有机电致发光器件和有机电致发光显示面板及其制造方法
JP2010056075A (ja) * 2008-07-29 2010-03-11 Sony Corp 発光素子及び有機エレクトロルミネッセンス表示装置
JP2010141293A (ja) * 2008-11-14 2010-06-24 Seiko Epson Corp 半導体装置及び半導体装置の製造方法
JP2011061138A (ja) * 2009-09-14 2011-03-24 Fuji Xerox Co Ltd 光機能素子、光機能素子列、露光装置および光機能素子の製造方法
CN103187434A (zh) * 2013-04-01 2013-07-03 京东方科技集团股份有限公司 有机电致发光器件及制备有机电致发光器件的方法
CN103337594B (zh) 2013-05-30 2016-02-10 京东方科技集团股份有限公司 一种oled基板和显示装置
KR102114314B1 (ko) * 2013-06-26 2020-05-25 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
JP2016063197A (ja) * 2014-09-22 2016-04-25 株式会社ジャパンディスプレイ 表示装置、及び表示装置の製造方法
CN105182652A (zh) * 2015-09-25 2015-12-23 京东方科技集团股份有限公司 像素隔离墙、显示基板及其制作方法和显示装置
CN105590957B (zh) * 2016-03-03 2019-07-12 深圳市华星光电技术有限公司 一种基于喷墨打印技术的有机发光显示装置及其制造方法
CN107681063B (zh) * 2017-10-11 2025-02-18 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4741045B2 (ja) 1998-03-25 2011-08-03 セイコーエプソン株式会社 電気回路、その製造方法および電気回路製造装置
JP3548711B2 (ja) 2000-09-25 2004-07-28 シャープ株式会社 液晶用マトリクス基板の製造方法ならびにコンタクトホール形成方法
JP3627728B2 (ja) 2001-09-19 2005-03-09 セイコーエプソン株式会社 液晶パネル、液晶パネルの製造方法、液晶装置、並びに電子機器
JP4179026B2 (ja) 2003-04-10 2008-11-12 セイコーエプソン株式会社 膜パターン形成方法及びデバイスの製造方法
JP3823981B2 (ja) * 2003-05-12 2006-09-20 セイコーエプソン株式会社 パターンと配線パターン形成方法、デバイスとその製造方法、電気光学装置、電子機器及びアクティブマトリクス基板の製造方法
JP2004349640A (ja) 2003-05-26 2004-12-09 Seiko Epson Corp パターンの形成方法及びデバイスの製造方法、デバイス、電気光学装置及び電子機器
JP2004349638A (ja) 2003-05-26 2004-12-09 Seiko Epson Corp パターンの形成方法及びパターン形成装置、デバイスの製造方法、電気光学装置及び電子機器
JP3788467B2 (ja) 2003-05-28 2006-06-21 セイコーエプソン株式会社 パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、電子機器並びにアクティブマトリクス基板の製造方法
JP2005019955A (ja) 2003-05-30 2005-01-20 Seiko Epson Corp 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
JP4192737B2 (ja) 2003-07-15 2008-12-10 セイコーエプソン株式会社 層パターン製造方法、配線製造方法、電子機器の製造方法
JP2006040680A (ja) 2004-07-26 2006-02-09 Matsushita Electric Ind Co Ltd ディスプレイパネルの製造方法および製造装置
JP4240018B2 (ja) 2005-02-04 2009-03-18 セイコーエプソン株式会社 膜パターンの形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011508964A (ja) * 2007-12-19 2011-03-17 ケンブリッジ ディスプレイ テクノロジー リミテッド 電子デバイスおよび溶液プロセス技術を用いてこれを製造する方法
KR20230048274A (ko) * 2015-12-16 2023-04-11 삼성전자주식회사 컬러 필터, 그 제조 방법, 및 컬러 필터를 포함하는 표시 장치
KR102730915B1 (ko) 2015-12-16 2024-11-15 삼성전자주식회사 컬러 필터, 그 제조 방법, 및 컬러 필터를 포함하는 표시 장치
CN111589669A (zh) * 2020-06-18 2020-08-28 深圳市洲明科技股份有限公司 Led显示模组灯缝灌胶方法和系统

Also Published As

Publication number Publication date
KR20070103688A (ko) 2007-10-24
KR100926472B1 (ko) 2009-11-13
US20070246723A1 (en) 2007-10-25
CN101060071A (zh) 2007-10-24
TW200808110A (en) 2008-02-01
US7767504B2 (en) 2010-08-03

Similar Documents

Publication Publication Date Title
KR100926472B1 (ko) 막 패턴의 형성 방법, 액티브 매트릭스 기판의 제조 방법,디바이스, 전기 광학 장치, 및 전자 기기
JP3788467B2 (ja) パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、電子機器並びにアクティブマトリクス基板の製造方法
KR100864649B1 (ko) 금속 배선 형성 방법 및 액티브 매트릭스 기판의 제조 방법
JP4677937B2 (ja) 膜パターンの形成方法、デバイス、電気光学装置、電子機器、及びアクティブマトリクス基板の製造方法
JP2006108148A (ja) パターン形成構造、パターン形成方法、デバイス及び電気光学装置、電子機器
JP4507978B2 (ja) 膜パターンの形成方法
US7691562B2 (en) Method for forming film pattern, and method for manufacturing device, electro-optical device, electronic apparatus and active matrix substrate
JP4380552B2 (ja) アクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置並びに電子機器
JP4200981B2 (ja) バンク構造、配線パターン形成方法、デバイス、電気光学装置、及び電子機器
JP2006065021A (ja) アクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置並びに電子機器
JP2007027589A (ja) 膜パターンの形成方法、デバイス、電気光学装置、及び電子機器
JP4670596B2 (ja) 膜パターン形成方法、デバイス、電気光学装置、及び電子機器
JP4075929B2 (ja) パターン形成方法
JP4572814B2 (ja) アクティブマトリクス基板とその製造方法、及び電気光学装置並びに電子機器
JP4042798B2 (ja) 配線パターンの形成方法及びデバイスの製造方法
JP2006269884A (ja) 膜パターンの形成方法、デバイスの製造方法、電気光学装置、並びに電子機器
JP2007027588A (ja) 膜パターンの形成方法、デバイス、電気光学装置、及び電子機器
JP2007139953A (ja) アクティブマトリクス基板とその製造方法、及び電気光学装置並びに電子機器
JP2007288203A (ja) 薄膜トランジスタ
JP2006332313A (ja) 導電膜パターンの形成方法、デバイスの製造方法、電気光学装置、及び電子機器
JP2007103759A (ja) 膜パターンの形成方法、デバイスの製造方法、デバイス、電気光学装置、及び電子機器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080520

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080703

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080924

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20081119