JP2007036621A - 自動利得制御回路及び受信機 - Google Patents

Abstract

【課題】 電源電圧の値がずれても消費電力が増大しない自動利得制御回路及び受信機を提供する。
【解決手段】 受信機１は、ＲＦブロック２と復調ブロック３とを備え、ＲＦブロック２は、離散的可変利得型増幅器４とミキサ５ａ、５ｂと連続的可変利得型増幅器７ａ、７ｂとを含み、復調ブロック３は、ＡＤ変換器８ａ、８ｂと、利得制御電圧生成部１０とＤＡ変換部８とを有する利得制御回路９と、利得制御電圧ＣＴＲＬに基づいて、離散的可変利得型増幅器４の利得を切り替える利得切替信号Ｓ１を生成する利得切替制御回路１２とを含み、ＲＦブロック２は、アナログ利得制御電圧ＣＴＲＬＡと利得制御回路９の電源電圧ＶＤＤＤＡＣとに基づいて、電源電圧ＶＤＤＤＡＣの標準値からのずれに起因して生じたアナログ利得制御電圧ＣＴＲＬＡのずれを補正した補正利得制御電圧ＣＴＲＬｃｒｔを生成する利得制御電圧補正回路１４をさらに含む。
【選択図】 図１

Description

本発明は、入力信号の利得を自動的に調整する自動利得制御（ＡＧＣ）回路及び受信機に関し、特にデジタルテレビジョン放送等を受信するために高周波信号を入力するＡＧＣ回路及び受信機に関する。

デジタル変調された高周波信号を受信する受信機が広く知られている。図５は、従来の受信機９０の構成を示すブロック図である。受信機９０は、高周波信号をベースバンド等の低い周波数の信号に変換するＲＦブロック９２と、低い周波数に変換されたデジタル変調波を、位相再生・タイミング再生等によって復調する復調ブロック９３とを備える。

ＲＦブロック９２は、放送局から送信された高周波信号が入力されるＲＦ入力端子７９を有する。ＲＦ入力端子７９に入力された高周波信号は連続的可変利得型増幅器９７ｃに与えられ、連続的可変利得型増幅器９７ｃはこの高周波信号を増幅する。

ＲＦブロック９２には電圧制御型局部発振器（ＶＣＯ）６２が設けられている。ＶＣＯ６２は、高周波信号をベースバンド信号に周波数変換するため、制御電圧により周波数を制御したローカル信号を９０°移相器６１及びＰＬＬ回路６３に出力する。ＰＬＬ回路６３は、局部発振器６４からの信号を基準として、ローカル信号が設定周期に応じた値に収束するようにフィードバック制御する。このフィードバック信号（ＶＣＯ制御信号）は、ＶＣＯ制御端子６５からＶＣＯ６２に入力される。

９０°移相器６１は、ＶＣＯ６２から出力されたローカル信号に基づいて、ＶＣＯ６２からのローカル信号の位相を９０°ずらした９０°移相信号を生成し、位相をずらさない０°のローカル信号とともにそれぞれミキサ９５ｂ・９５ａに出力する。

ミキサ９５ｂ・９５ａは、ＩとＱとの直交ベースバンド信号を検波するために高周波信号の周波数を変換する。ミキサ回路９５ａは、９０°移相器６１から出力される０°の信号を用いて、高周波信号をＩのベースバンド信号に復調する。ミキサ回路９５ｂは、９０°移相器６１から出力される９０°移相信号を用いて、高周波信号をＱのベースバンド信号に復調する。この２つのミキサ回路９５ａ・９５ｂにより、受信した高周波信号は直交ベースバンド信号に復調される。ローパスフィルタ（ＬＰＦ）９６ａ・９６ｂは、ミキサ９５ａ・９６ｂの出力から、希望帯域以外の周波数成分をそれぞれ遮断する。連続的可変利得型増幅器９７ａ・９７ｂは、ＬＰＦ９６ａ・９６ｂの出力をそれぞれ増幅する。連続的可変利得型増幅器９７ａ・９７ｂ・９７ｃは、増幅器制御端子８６から入力される制御信号によって増幅率が制御される。

ＲＦブロック９２において周波数変換されたベースバンド信号は、復調ブロック９３のＡＤＣ９８ａ・９８ｂにおいて、ＶＣＯ６６の発振周波数によりサンプリングされ、デジタル変換される。ベースバンド信号は、これ以降デジタル信号によって処理される。

ＡＤＣ９８ａ・９８ｂの出力は、数値制御発振器（ＮＣＯ）５５から出力されるｃｏｓΔθ及びｓｉｎΔθと複素演算器６８によって複素乗算される。複素乗算された信号は、ＦＩＲフィルタ６９・５０により、希望帯域以外の周波数成分を遮断され、Ｉ出力端子５１、Ｑ出力端子５２から出力される。

また、復調ブロック９３では、伝送路において生じた位相・周波数誤差、タイミング誤差及びレベル誤差を補正する。位相・周波数誤差については、ＦＩＲフィルタ６９・５０の出力を用い、位相・周波数検出器５３により位相・周波数誤差が検出される。その検出結果がループフィルタ５４により平衡化され、ＮＣＯ５５のΔθを調整する。その結果、位相・周波数誤差が取り除かれる。

タイミング誤差については、ＦＩＲフィルタ６９・５０の出力を用い、タイミング検出器５６によりタイミング誤差が検出され、ループフィルタ５７により平衡化される。平衡化された結果は、ＤＡＣ５８によりアナログ信号に変換され、ＶＣＯ制御端子６７から出力される。この出力信号により、ＶＣＯ６６の発振周波数を制御する。その結果、タイミング誤差が取り除かれる。

レベル誤差については、ＡＤＣ９８ａ・９８ｂの出力を用い、レベル検出器７４によりレベル誤差が検出され、ループフィルタ７５により平衡化される。平衡化された結果は、ＤＡＣ８１によりアナログ信号に変換される。アナログ変換された信号は、ＲＦブロック９２の増幅器制御端子８６から入力され、ＲＦブロック９２内の連続的可変利得型増幅器９７ａ・９７ｂ・９７ｃを制御する。これにより、レベル誤差が取り除かれる。

このような受信機において、ＲＦブロック９２は優れたノイズ特性及び線形性を備えていなければならない。ノイズ特性が悪いと受信感度の劣化につながり、また線形性が悪いと、電界強度の強い信号を受信したときに信号が歪んでしまい、システムの特性が劣化するからである。

システムの要求する受信可能な電界強度が広範囲であった場合、連続的に利得が変化する可変利得型増幅器と単一の利得の増幅器との組み合わせによって、所望のノイズ特性、線形性を実現しようとすると、消費電力が大きくなるといった問題がある。

この為、近年、連続的に利得が変化する可変利得型増幅器に追加して、入力レベルが低い場合には、ノイズ特性に優れた高利得の経路を採用し、入力レベルが高い場合には、線形性に優れた低利得の経路を採用する、といった手段で実現される、離散的に利得を切り替える可変利得型増幅器を併せて備えることが多い。この離散的可変利得型増幅器の構成によれば、ひとつの経路によって線形性とノイズ特性とを両立する必要がないため、低消費電力により、広範囲な入力レベルの信号を受信可能である。この離散的可変利得型増幅器は、ＲＦ入力の初段の低雑音増幅器に採用される例が多い。

このような離散的可変利得型増幅器の利得を切り替える手段として、受信信号の電界強度を電界強度検出手段により検出し、この検出された電界強度が所定値よりも高い場合に、低雑音増幅器（離散的可変利得型増幅器）のゲインを下げる受信機が提案されている（例えば、特許文献１参照）。しかしながら、電界強度検出には、増幅回路と整流回路とを多段に従属接続し、整流回路出力を加算する手法が一般的であるが、高精度の電界強度検出には縦続接続の段数を増やす必要があって、非常に回路規模が大きくなり、製造コストの増大につながるという問題が生じる。

この問題を回避する手段として、連続的に利得が変化する可変利得型増幅器の利得制御信号を検出し、検出された利得制御信号が連続的可変利得型増幅器の利得を所定値よりも低く制御する場合に、離散的可変利得型増幅器の利得を下げる方法がある（例えば特許文献２、特許文献３参照）。図６は、従来の他の受信機９０ａの構成を示すブロック図である。図５を参照して前述した構成要素と同一の構成要素には同一の参照符号を付し、それらの詳細な説明は省略する。

受信機９０ａは、ＲＦブロック９２ａを備える。ＲＦブロック９２ａには離散的可変利得型増幅器９４が設けられる。離散的可変利得型増幅器９４は、ＲＦ入力端子７９に入力された高周波信号を増幅して連続的可変利得型増幅器９７ｃに与える。

受信機９０ａは、復調ブロック９３ａを備える。復調ブロック９３ａには利得制御回路９９と利得切替制御回路８２とが設けられている。電源８３から供給される電源電圧によって利得制御回路９９及び利得切替制御回路８２は動作する。

利得制御回路９９は、利得制御電圧生成部８０を有する。利得制御電圧生成部８０には、レベル検出器７４が設けられる。レベル検出器７４は、ＡＤＣ９８ａ・９８ｂの出力に基づいてレベル誤差を検出する。利得制御電圧生成部８０は、ループフィルタ７５を有する。ループフィルタ７５は、レベル検出器７４により検出されたレベル誤差を平衡化してデジタル処理可能な利得制御電圧ＣＴＲＬを生成し、ＤＡＣ８１及び利得切替制御回路８２に供給する。ＤＡＣ８１は、ループフィルタ７５によって生成された利得制御電圧ＣＴＲＬをアナログ変換したアナログ利得制御電圧ＣＴＲＬＡを生成し、ＲＦブロック９２ａの連続的可変利得型増幅器９７ａ・９７ｂ・９７ｃに出力する。

利得切替制御回路８２は、ループフィルタ７５によって生成された利得制御信号ＣＴＲＬとあらかじめ設定したしきい値との比較結果を利得切替信号Ｓ１として出力し、離散的可変利得型増幅器９４の利得切替を制御する。しきい値と利得制御信号ＣＴＲＬとの比較はデジタル処理によって容易に実現でき、さらに、ＲＦブロックには電界強度検出のための手段が不要であるため、離散的可変利得型増幅器の利得を切り替える手段を低コストにより実現することが可能である。

図７（ａ）（ｂ）は、受信機９０ａに入力される高周波信号の入力レベルと離散的可変利得型増幅器９４及び連続的可変利得型増幅器９７ａ・９７ｂ・９７ｃの利得との間の関係を示すグラフであり、（ａ）は入力レベルが増大するときの両者の利得の遷移を示し、（ｂ）は入力レベルが減少するときの両者の利得の遷移を示す。

離散的可変利得型増幅器が、高利得、低利得の２値の利得を切り替える場合の動作を説明する。図７（ａ）に示すように、入力レベルが増大してしきい値Ｔｈ１を超え、さらにしきい値Ｔｈ１よりも大きいしきい値Ｔｈ２を超えると、離散的可変利得型増幅器の利得はｇ１からｇ１よりも小さいｇ２に切り替えられる。ＲＦブロック９２ａはＡＧＣとして動作し、ＲＦ入力端子７９における入力レベルにかかわらず、出力レベルが一定になるように動作する。このため、入力レベルが低く、離散的可変利得型増幅器の利得がｇ１と高く設定されている場合（入力レベル＜Ｔｈ２）、入力レベルが高くなると、連続的可変利得型増幅器の利得を連続的に下げる（図７（ａ）の上側のグラフ）。入力レベルがしきい値Ｔｈ２を超えると、離散的可変利得型増幅器の利得はｇ１からｇ２に切り替えられ、出力レベルを一定に保つように、しきい値Ｔｈ２に到達したときに連続的可変利得型増幅器の利得をｇ３からｇ４にステップ状に増加させる。さらにしきい値Ｔｈ２を超えて入力レベルが高くなると、出力レベルを一定に保つように、連続的可変利得型増幅器の利得をｇ４から連続的に下げる。

図７（ｂ）に示すように、逆に、入力レベルが減少してしきい値Ｔｈ２を下回り、さらにしきい値Ｔｈ１も下回ると、離散的可変利得型増幅器の利得はｇ２からｇ１に切り替えられる。入力レベルが高く、離散的可変利得型増幅器の利得がｇ２と低く設定されている場合（入力レベル＞Ｔｈ１）、入力レベルの減少に応じて、連続的可変利得型増幅器の利得を連続的に増加させる（図７（ｂ）の上側のグラフ）。入力レベルがしきい値Ｔｈ１を下回ると、離散的可変利得型増幅器の利得はｇ２からｇ１に切り替えられ、出力レベルを一定に保つように、入力レベルが減少してしきい値Ｔｈ１に到達したときに連続的可変利得型増幅器の利得をｇ５からｇ６にステップ状に減少させる。さらにしきい値Ｔｈ１を下回って入力レベルが減少すると、出力レベルを一定に保つように、連続的可変利得型増幅器の利得をｇ６から連続的に増大させる。

離散的可変利得型増幅器の高利得／低利得の切り替えを安定に行うために、しきい値Ｔｈ１としきい値Ｔｈ２とはＴｈ１＜Ｔｈ２の関係を持たせる。
特開平７−３０４４５号公報（平成７年（１９９５）１月３１日公開） 特開２００３−１９８４０５号公報（平成１５年７月１１日（２００３．７．１１） 特開２００２−２９０２５４号公報（平成１４年１０月４日（２００２．１０．４）

しかしながら、上記図６を参照して説明した従来の構成では、利得制御回路９９に電源８３から供給される電源電圧が標準値からずれると、ＤＡＣ８１の出力がずれ、これに起因して、離散的可変利得型増幅器９４の利得切り替え点がずれるという問題が生ずる。以下、詳述する。

図８は、利得制御回路９９における利得制御電圧ＣＴＲＬとアナログ利得制御電圧ＣＴＲＬＡとの間の関係を示すグラフである。利得制御回路９９に設けられるＤＡＣ８１には、抵抗ストリングス型ＤＡＣが一般的に用いられる。この抵抗ストリングス型ＤＡＣの出力は、電源８３から供給される電源電圧に比例する。

つまり、図８に示すように、離散的可変利得型増幅器９４の利得を切り替えるためのしきい値Ｔｈ＿Ｄが一定であっても、ＤＡＣ８１を経由して出力されるアナログ利得制御電圧ＣＴＲＬＡは、利得制御回路９９に電源８３から供給される電源電圧の値のずれに応じて、Ｔｈ＿ＡＨ、Ｔｈ＿ＡＬのようにずれる。すなわち、電源電圧が標準値の場合は直線Ｌ１に示すようにアナログ利得制御電圧ＣＴＲＬＡの値は、Ｔｈ＿ＡＮであるが、電源電圧が標準値よりも低い値にずれたときは、直線Ｌ２に示すようにアナログ利得制御電圧ＣＴＲＬＡの値はＴｈ＿ＡＬと低い値にずれ、標準値よりも高い値にずれたときは、直線Ｌ３に示すようにＴｈ＿ＡＨと高い値にずれる。

ＲＦブロック９２ａに設けられた連続的可変利得型増幅器のアナログ利得制御電圧ＣＴＲＬＡに対する動作は、利得制御回路９９の電源電圧が変動した場合であっても変わらないので、アナログ利得制御電圧ＣＴＲＬＡの値自体がずれると、連続的可変利得型増幅器の出力値（利得）がずれる。このため、この連続的可変利得型増幅器の出力値に基づいて利得制御電圧生成部１０が生成する利得制御電圧ＣＴＲＬの値もずれ、利得切替制御回路８２は、このずれた利得制御電圧ＣＴＲＬをしきい値と比較して利得切替信号Ｓ１を離散的可変利得型増幅器９４に出力する結果、離散的可変利得型増幅器９４の利得切り替え点にずれが生じる。

アナログ利得制御電圧ＣＴＲＬＡのずれの量ΔＣＴＲＬは、利得制御回路９９に電源８３から供給される電源電圧の標準値をＶＤＤ＿ＤＡＣ＿ＮＯＭとし、利得制御回路９９に供給されている電源電圧をＶＤＤ＿ＤＡＣとすると、
ΔＣＴＲＬ＝ＣＴＲＬＡ×（ＶＤＤ＿ＤＡＣ−ＶＤＤ＿ＤＡＣ＿ＮＯＭ）／ＶＤＤ＿ＤＡＣ＿ＮＯＭ、
となり、アナログ利得制御電圧と、利得制御回路９９の電源電圧の標準値からのずれに比例した量だけずれる。

このように離散的可変利得型増幅器９４の利得切り替え点にずれが生じた場合を考える。高利得から低利得に切り替わる点が高入力レベル側にずれた場合、すなわち、図７（ａ）において、利得ｇ１から利得ｇ２に切り替わる立下りエッジに対応する入力レベルが、しきい値Ｔｈ２よりも大きい方にずれた場合には、高利得の経路に、想定されたよりも高いレベルが入力される。すなわち、しきい値Ｔｈ２よりも低い入力レベルが想定されていた高利得の経路にしきい値Ｔｈ２よりも高い入力レベルが入力される。一方、低利得から高利得に切り替わる点が低入力レベル側にずれた場合、低利得の経路に、想定されたよりも低いレベルが入力される。すなわち、しきい値Ｔｈ１よりも高い入力レベルが想定されていた低利得の経路にしきい値Ｔｈ１よりも低い入力レベルが入力される。

従って、切り替え点のずれに応じて、離散的可変利得型増幅器の高利得の経路及び低利得の経路のぞれぞれに対する線形性及びノイズ特性においてそれぞれマージンを増やす必要が生じる。すなわち、低利得経路では、想定よりも低い入力レベルを扱うためにノイズ特性のマージンを増やす必要が生じ、高利得経路では、想定よりも高い入力レベルを扱うために線形性のマージンを増やす必要が生じる。

増幅回路において、線形性、ノイズ特性及び消費電力はトレードオフの関係にある。ゲート端子への入力信号を増幅するトランジスタから構成される増幅回路において、線形性はエミッタ抵抗ＲＥにおける電圧降下（エミッタ電流ＩＥ×エミッタ抵抗ＲＥ）に依存する。この電圧降下が大きいほど、線形性が優れる。ノイズ特性は、エミッタ抵抗ＲＥの大きさによってほぼ決まる。エミッタ抵抗の値が小さいほど発生する熱雑音が小さいためノイズ特性が優れる。従って、良好なノイズ特性を得るためにエミッタ抵抗ＲＥの値を小さくした場合、十分な線形性を得るには、エミッタ抵抗における電圧降下を増やすためにエミッタ電流ＩＥを増やす必要があり、消費電力の増大につながる。このように、ノイズ特性及び線形性においてマージンを増やそうとすると、消費電力が増大する。

このように、利得制御回路の電源電圧が標準値からずれると、離散的可変利得型増幅器の利得切り替え点にずれが生じるため、離散的可変利得型増幅器の線形性及びノイズ特性のマージンを増やす必要があるので、消費電力が増大するという問題が生じる。

本発明は、上記の問題点に鑑みてなされたものであり、その目的は、電源電圧の値がずれても消費電力が増大しない自動利得制御回路及び受信機を提供することにある。

本発明の自動利得制御回路は、上記課題を解決するために、離散的に利得が変化する可変利得型増幅器である離散的可変利得型増幅器と、前記離散的可変利得型増幅器の前段側と後段側との少なくとも一方に設けられて連続的に利得が変化する可変利得型増幅器である連続的可変利得型増幅器と、増幅された出力信号をデジタル変換するＡＤ変換器と、前記デジタル変換された連続的可変利得型増幅器の出力に基づく信号を受け取って、前記連続的可変利得型増幅器の利得を制御するための利得制御電圧を生成する利得制御電圧生成部と、前記利得制御電圧をアナログ利得制御電圧にアナログ変換するＤＡ変換部とを有する利得制御回路と、前記利得制御電圧に基づいて、前記離散的可変利得型増幅器の利得を切り替える利得切替信号を生成する利得切替制御回路と、前記アナログ利得制御電圧と前記利得制御回路の電源電圧とに基づいて、前記電源電圧の標準値からのずれに起因して生じた前記アナログ利得制御電圧のずれを補正した補正利得制御電圧を生成する利得制御電圧補正回路とを備えたことを特徴とする。

上記の構成によれば、ＤＡ変換部によって利得制御電圧からアナログ変換されたアナログ利得制御電圧と、このＤＡ変換部が設けられた利得制御回路の電源電圧とに基づいて、この電源電圧の標準値からのずれに起因して生じたアナログ利得制御電圧のずれを補正した補正利得制御電圧が利得制御電圧補正回路によって生成される。従って、電源電圧の標準値からのずれに起因して生じたアナログ利得制御電圧のずれを補正した補正利得制御電圧によって連続的可変利得型増幅器の利得を制御することができる。

このため、連続的可変利得型増幅器の出力値のずれが減少し、この連続的可変利得型増幅器の出力値に基づく信号を受け取って利得制御電圧生成部が生成して利得切替制御回路に入力される利得制御電圧の値のずれも減少する。その結果、利得切替制御回路が生成する利得切替信号のずれが減少するので、離散的可変利得型増幅器の利得切替点のずれを減少させることができる。従って、離散的可変利得型増幅器の線形性、ノイズ特性のマージンを減らすことができ、消費電力を低減できる自動利得制御回路を提供することができるという効果を奏する。

本発明の受信機は、上記課題を解決するために、高周波信号をベースバンド信号に周波数変換して増幅するＲＦブロックと、前記ベースバンド信号を復調する復調ブロックとを備え、前記ＲＦブロックは、離散的に利得が変化する可変利得型増幅器である離散的可変利得型増幅器と、前記離散的可変利得型増幅器の前段側と後段側との少なくとも一方に設けられて連続的に利得が変化する可変利得型増幅器である連続的可変利得型増幅器とを含み、前記復調ブロックは、前記ＲＦブロックの出力をデジタル変換するＡＤ変換器と、前記デジタル変換されたＲＦブロックの出力に基づいて、前記連続的可変利得型増幅器の利得を制御するための利得制御電圧を生成する利得制御電圧生成部と、前記利得制御電圧をアナログ利得制御電圧にアナログ変換するＤＡ変換部とを有する利得制御回路と、前記利得制御電圧に基づいて、前記離散的可変利得型増幅器の利得を切り替える利得切替信号を生成する利得切替制御回路とを含み、前記ＲＦブロックは、前記アナログ利得制御電圧と前記利得制御回路の電源電圧とに基づいて、前記電源電圧の標準値からのずれに起因して生じた前記アナログ利得制御電圧のずれを補正した補正利得制御電圧を生成する利得制御電圧補正回路をさらに含むことを特徴とする。

上記の構成によれば、ＤＡ変換部によって利得制御電圧からアナログ変換されたアナログ利得制御電圧と、このＤＡ変換部が設けられた利得制御回路の電源電圧とに基づいて、この電源電圧の標準値からのずれに起因して生じたアナログ利得制御電圧のずれを補正した補正利得制御電圧がＲＦブロックの利得制御電圧補正回路によって生成される。従って、電源電圧の標準値からのずれに起因して生じたアナログ利得制御電圧のずれを補正した補正利得制御電圧によって連続的可変利得型増幅器の利得を制御することができる。

このため、連続的可変利得型増幅器の出力値のずれが減少し、この連続的可変利得型増幅器の出力値に基づいて復調ブロックの利得制御電圧生成部が生成して利得切替制御回路に入力される利得制御電圧の値のずれも減少する。その結果、復調ブロックの利得切替制御回路が生成する利得切替信号のずれが減少するので、ＲＦブロックの離散的可変利得型増幅器の利得切替点のずれを減少させることができる。従って、離散的可変利得型増幅器の線形性、ノイズ特性のマージンを減らすことができ、消費電力を低減できる受信機を提供することができるという効果を奏する。

本発明の受信機では、前記補正利得制御電圧と前記利得制御電圧との差分によって定義される利得制御電圧補正量は、前記利得制御電圧と、前記利得制御回路の電源電圧の標準値からのずれ量とに比例することが好ましい。

この構成によれば、電源電圧の標準値からのずれに起因して生じるアナログ利得制御電圧のずれは、利得制御電圧と、利得制御回路の電源電圧の標準値からのずれ量とに比例するので、補正利得制御電圧と利得制御電圧との差分によって定義される利得制御電圧補正量を、利得制御電圧と、利得制御回路の電源電圧の標準値からのずれ量とに比例させることによって、アナログ利得制御電圧のずれを完全に補正することができる。このため、連続的可変利得型増幅器の出力値のずれが消滅し、この連続的可変利得型増幅器の出力値に基づいて利得制御電圧生成部が生成して利得切替制御回路に入力される利得制御電圧の値のずれも消滅する。その結果、利得切替制御回路が生成する利得切替信号のずれが消滅するので、離散的可変利得型増幅器の利得切替点のずれをなくすことができる。従って、離散的可変利得型増幅器の線形性、ノイズ特性のマージンをより一層減らすことができ、消費電力をさらに低減することができる。

本発明の受信機では、前記利得制御電圧補正回路は、前記アナログ利得制御電圧と前記電源電圧とに基づいて利得制御電圧補正電流を生成するトランスコンダクタンスアンプと、前記利得制御電圧と前記利得制御電圧補正電流とに基づいて前記補正利得制御電圧を生成する反転増幅回路とを含み、前記反転増幅回路は、前記利得制御電圧が印加される反転入力端子を有するオペアンプと、前記オペアンプの前記反転入力端子と出力とに接続され、前記利得制御電圧補正電流を電圧に変換する抵抗とを含むことが好ましい。

この構成によれば、簡単な回路構成によって補正のための電圧をアナログ利得制御電圧に加えることができる。

本発明の受信機では、前記反転増幅回路は、前記アナログ利得制御電圧を前記連続的可変利得型増幅器が扱える範囲内の電圧に変換することが好ましい。

この構成によれば、グランド電位から電源電位に至るまでの広い範囲の電圧値を取りうるアナログ利得制御電圧に基づいて連続的可変利得型増幅器の利得を制御することができる。

本発明の受信機では、前記利得制御電圧補正回路は、前記電源電圧の標準値からのずれに比例する電源差分電圧と、前記アナログ利得制御電圧に比例する利得制御電圧比例電流と、基準電流とに基づいて利得制御電圧補正電流を生成する第１トランスコンダクタンスアンプと、前記利得制御電圧と前記利得制御電圧補正電流とに基づいて前記補正利得制御電圧を生成する第１反転増幅回路とを含み、前記第１トランスコンダクタンスアンプのコンダクタンスは、前記利得制御電圧比例電流と前記基準電流との電流比と、差動アンプのエミッタ抵抗とに比例することが好ましい。

この構成によれば、電源電圧の標準値からのずれに起因して生じるアナログ利得制御電圧のずれに比例した補正量を、複雑な乗算回路を用いることなく、比較的簡単な回路によって正確に得ることができる。

ここで、トランスコンダクタンスアンプとは、電圧を入力して、電流を出力する増幅器を言い、その変換利得（出力電流／入力電圧）をコンダクタンス（ｇｍ）と呼ぶ。

本発明の受信機では、前記利得制御電圧補正回路は、前記アナログ利得制御電圧を入力する第２反転増幅回路の出力と、グランド電位を入力する第３反転増幅回路の出力との利得制御差分電圧に基づいて、前記利得制御電圧比例電流を生成して前記第１トランスコンダクタンスアンプに供給する第２トランスコンダクタンスアンプをさらに含むことが好ましい。

この構成によれば、グランド電位から電源電位に至るまでの広い範囲の電圧値を取りうるアナログ利得制御電圧に正確に比例した利得制御電圧補正電流を第１反転増幅回路に与えることができる。

本発明に係る自動利得制御（ＡＧＣ）回路は、以上のように、アナログ利得制御電圧と利得制御回路の電源電圧とに基づいて、電源電圧の標準値からのずれに起因して生じたアナログ利得制御電圧のずれを補正した補正利得制御電圧を生成する利得制御電圧補正回路を備えている。

従って、電源電圧の標準値からのずれに起因して生じたアナログ利得制御電圧のずれを補正した補正利得制御電圧によって連続的可変利得型増幅器の利得を制御することができる。このため、連続的可変利得型増幅器の出力値のずれが減少し、この連続的可変利得型増幅器の出力値に基づいて利得制御電圧生成部が生成して利得切替制御回路に入力される利得制御電圧の値のずれも減少する。

その結果、利得切替制御回路が生成する利得切替信号のずれが減少するので、離散的可変利得型増幅器の利得切替点のずれを減少させることができる。従って、離散的可変利得型増幅器の線形性、ノイズ特性のマージンを減らすことができ、消費電力を低減できるＡＧＣ回路を提供することができるという効果を奏する。

本発明に係る受信機は、ＲＦブロックに、アナログ利得制御電圧と利得制御回路の電源電圧とに基づいて、電源電圧の標準値からのずれに起因して生じたアナログ利得制御電圧のずれを補正した補正利得制御電圧を生成する利得制御電圧補正回路を含んでいる。

従って、電源電圧の標準値からのずれに起因して生じたアナログ利得制御電圧のずれを補正した補正利得制御電圧によって連続的可変利得型増幅器の利得を制御することができる。このため、連続的可変利得型増幅器の出力値のずれが減少し、この連続的可変利得型増幅器の出力値に基づいて復調ブロックの利得制御電圧生成部が生成して利得切替制御回路に入力される利得制御電圧の値のずれも減少する。

その結果、復調ブロックの利得切替制御回路が生成する利得切替信号のずれが減少するので、ＲＦブロックの離散的可変利得型増幅器の利得切替点のずれを減少させることができる。従って、離散的可変利得型増幅器の線形性、ノイズ特性のマージンを減らすことができ、消費電力を低減できる受信機を提供することができるという効果を奏する。

本発明の一実施形態について図１ないし図４に基づいて説明すると以下の通りである。図１は、本発明の実施形態を示すものであり、受信機１の構成を示すブロック図である。

受信機１は、高周波信号をベースバンド等の低い周波数の信号に変換するＲＦブロック２と、低い周波数に変換されたデジタル変調波を、位相再生・タイミング再生等によって復調する復調ブロック３とを備える。

ＲＦブロック２は、放送局から送信された高周波信号が入力されるＲＦ入力端子２９を有する。ＲＦ入力端子２９に入力された高周波信号は、離散的可変利得型増幅器４に与えられ、離散的可変利得型増幅器４はこの高周波信号を増幅して連続的可変利得型増幅器７ｃに与える。連続的可変利得型増幅器７ｃはこの高周波信号を増幅する。

ＲＦブロック２には電圧制御型局部発振器（ＶＣＯ）３２が設けられている。ＶＣＯ３２は、高周波信号をベースバンド信号に周波数変換するため、制御電圧により周波数を制御したローカル信号を９０°移相器３１及びＰＬＬ回路３３に出力する。ＰＬＬ回路３３は、局部発振器３４からの信号を基準として、ローカル信号が設定周期に応じた値に収束するようにフィードバック制御する。このフィードバック信号（ＶＣＯ制御信号）は、ＶＣＯ制御端子３５からＶＣＯ３２に入力される。

９０°移相器３１は、ＶＣＯ３２から出力されたローカル信号に基づいて、ＶＣＯ３２からのローカル信号の位相を９０°ずらした９０°移相信号を生成し、位相をずらさない０°のローカル信号とともにそれぞれミキサ５ｂ・５ａに出力する。

ミキサ５ｂ・５ａは、ＩとＱとの直交ベースバンド信号を検波するために高周波信号の周波数を変換する。ミキサ回路５ａは、９０°移相器３１から出力される０°の信号を用いて、高周波信号をＩのベースバンド信号に復調する。ミキサ回路５ｂは、９０°移相器３１から出力される９０°移相信号を用いて、高周波信号をＱのベースバンド信号に復調する。この２つのミキサ回路５ａ・５ｂにより、受信した高周波信号は直交ベースバンド信号に復調される。ローパスフィルタ（ＬＰＦ）６ａ・６ｂは、ミキサ５ａ・５ｂの出力から、希望帯域以外の周波数成分をそれぞれ遮断する。連続的可変利得型増幅器７ａ・７ｂは、ＬＰＦ６ａ・６ｂの出力をそれぞれ増幅する。

ＲＦブロック２において周波数変換されたベースバンド信号は、復調ブロック３のＡＤＣ８ａ・８ｂにおいて、ＶＣＯ３６の発振周波数によりサンプリングされ、デジタル変換される。ベースバンド信号は、これ以降デジタル信号によって処理される。

ＡＤＣ８ａ・８ｂの出力は、数値制御発振器（ＮＣＯ）４５から出力されるｃｏｓΔθ及びｓｉｎΔθと複素演算器３８によって複素乗算される。複素乗算された信号は、ＦＩＲフィルタ３９・４０により、希望帯域以外の周波数成分を遮断され、Ｉ出力端子４１、Ｑ出力端子４２から出力される。

また、復調ブロック３では、伝送路において生じた位相・周波数誤差、タイミング誤差及びレベル誤差を補正する。位相・周波数誤差については、ＦＩＲフィルタ３９・４０の出力を用い、位相・周波数検出器４３により位相・周波数誤差が検出される。その検出結果がループフィルタ４４により平衡化され、ＮＣＯ４５のΔθを調整する。その結果、位相・周波数誤差が取り除かれる。

タイミング誤差については、ＦＩＲフィルタ３９・４０の出力を用い、タイミング検出器４６によりタイミング誤差が検出され、ループフィルタ４７により平衡化される。平衡化された結果は、ＤＡＣ４８によりアナログ信号に変換され、ＶＣＯ制御端子３７から出力される。この出力信号により、ＶＣＯ３６の発振周波数を制御する。その結果、タイミング誤差が取り除かれる。

復調ブロック３には利得制御回路９と利得切替制御回路１２とが設けられる。利得制御回路９と利得切替制御回路１２とは、電源１３から供給される電源電圧ＶＤＤＤＡＣによって動作する。

利得制御回路９は、利得制御電圧生成部１０を有する。利得制御電圧生成部１０には、レベル検出器２４が設けられる。レベル検出器２４は、ＡＤＣ８ａ・８ｂの出力に基づいてレベル誤差を検出する。利得制御電圧生成部１０は、ループフィルタ２５を有する。ループフィルタ２５は、レベル検出器２４により検出されたレベル誤差を平衡化してデジタル処理可能な利得制御電圧ＣＴＲＬを生成し、ＤＡＣ１１及び利得切替制御回路１２に供給する。ＤＡＣ１１は、ループフィルタ２５によって生成された利得制御電圧ＣＴＲＬをアナログ変換したアナログ利得制御電圧ＣＴＲＬＡを生成し、ＲＦブロック２に設けられた利得制御電圧補正回路１４に供給する。

利得切替制御回路１２は、ループフィルタ２５によって生成された利得制御信号ＣＴＲＬとあらかじめ設定したしきい値との比較結果を利得切替信号Ｓ１として出力し、離散的可変利得型増幅器４の利得切替を制御する。しきい値と利得制御信号ＣＴＲＬとの比較はデジタル処理によって容易に実現できる。

利得制御電圧補正回路１４は、ＤＡＣ１１から供給されたアナログ利得制御電圧ＣＴＲＬＡと、電源１３から供給された電源電圧ＶＤＤＤＡＣとに基づいて、電源電圧ＶＤＤＤＡＣの標準値からのずれに起因して生じたアナログ利得制御電圧ＣＴＲＬＡのずれを補正した補正利得制御電圧ＣＴＲＬｃｒｔを生成し、連続的可変利得型増幅器７ａ・７ｂ・７ｃの利得を制御する。

図２は、利得制御電圧補正回路１４を説明するための回路図である。利得制御電圧補正回路１４は、アナログ利得制御電圧ＣＴＲＬＡと電源電圧ＶＤＤＤＡＣとに基づいて利得制御電圧補正電流Ｉｃｒｔを生成するトランスコンダクタンスアンプ（ｇｍアンプ）１５を含む。利得制御電圧補正電流Ｉｃｒｔは、アナログ利得制御電圧ＣＴＲＬＡと利得制御回路の電源電圧ＶＤＤＤＡＣの標準値からのずれとに比例する電流である。ｇｍアンプ１５は、電源電圧ＶＤＤＤＡＣの標準値を発生させる電圧源を内蔵しており、この標準値と電源電圧ＶＤＤＤＡＣとを比較して標準値からのずれを算出し、利得制御電圧補正電流Ｉｃｒｔを生成する。

利得制御電圧補正回路１４には、アナログ利得制御電圧ＣＴＲＬＡと利得制御電圧補正電流Ｉｃｒｔとに基づいて補正利得制御電圧ＣＴＲＬｃｒｔを生成する反転増幅回路１８が設けられている。反転増幅回路１８は、オペアンプ１９を有する。オペアンプ１９は、抵抗Ｒ６を通ってアナログ利得制御電圧ＶＴＲＬＡが印加される反転入力端子と、電源に接続された非反転入力端子とを有する。反転増幅回路１８には、オペアンプ１９の反転入力端子と出力とに接続された抵抗Ｒ５が設けられる。利得制御電圧補正電流Ｉｃｒｔは、抵抗Ｒ５と反転入力端子との間のノードＶＣ２に入力され、抵抗Ｒ５によって電圧に変換される。補正利得制御電圧ＣＴＲＬｃｒｔは、利得制御感度が適切であり、連続的可変利得型増幅器７ａが扱える範囲内の電圧になっている。このように、反転増幅回路１８は、アナログ利得制御電圧ＣＴＲＬＡを利得制御感度が適切になり、連続的可変利得型増幅器が扱える範囲内の電圧に変換する。

連続的可変利得型増幅器７ａは、一般的な電圧制御型可変利得増幅器である。入力端子２６ａ・２６ｂに入力される入力信号は、エミッタ抵抗ＲＥにより接続されたトランジスタＴｒ１・Ｔｒ２の差動対によって電流に変換される。ノードＶＣ１に与えられる補正利得制御電圧ＣＴＲＬｃｒｔが基準電圧ＶＢに対して十分に大きいときには、トランジスタＴｒ４・Ｔｒ５に電流は流れず、トランジスタＴｒ１・Ｔｒ２のコレクタ電流はトランジスタＴｒ３・Ｔｒ６を通して負荷抵抗ＲＬ・ＲＬＸに流れ、増幅された電圧出力が出力端子２７ａ・２７ｂにおいて得られる。ノードＶＣ１に与えられる補正利得制御電圧ＣＴＲＬｃｒｔが小さくなると、トランジスタＴｒ４・Ｔｒ５に流れる電流が増えるため、トランジスタＴｒ３・Ｔｒ６を通して負荷抵抗ＲＬ・ＲＬＸに流れる電流は減り、電圧利得は減る。

以上の構成により、単純な回路構成でアナログ利得制御信号ＣＴＲＬＡに利得制御電圧補正電流Ｉｃｒｔを加えることができる。また、ｇｍアンプ１５は、アナログ利得制御電圧ＣＴＲＬＡの経路を構成する反転増幅回路１８に対して、並列に追加配置されているので、回路追加による連続的可変利得型増幅器の制御信号対利得特性への影響はほとんどない。また、利得制御回路９の電源電圧が十分に安定しており補正が不要なシステムにおいては、ｇｍアンプ１５の動作を止めるだけで、補正を行わない状態にすることも容易に実現できる。

ここでは連続的可変利時増幅器７ａの回路として、一般的によく用いられる回路を一例として示したが、特にこの回路形式に限るものではない。

本実施の形態の受信機１では、離散的可変利得型増幅器４を初段に設けているので、入力レベルに応じて離散的に利得を変化させることができるため、広範囲な入力レベルの信号を受信可能である。さらに、利得制御回路９の電源電圧が標準値からずれることによって、離散的可変利得型増幅器４の利得切り替え点がずれた場合であっても、利得制御電圧補正回路１４が、アナログ利得制御電圧ＣＴＲＬＡと利得制御回路の電源電圧ＶＤＤＤＡＣの標準値からのずれとに基づいて、ＤＡＣ１１の出力のずれを補正した補正利得制御電圧ＣＴＲＬｃｒｔを生成し、この補正利得制御電圧ＣＴＲＬｃｒｔによって連続的可変利得型増幅器７ａ・７ｂ・７ｃを制御する。従って、離散的可変利得型増幅器４の利得切り替え点のずれを補正することができる。そのため、離散的可変利得型増幅器４の線形性、ノイズ特性のマージンを減らすことができ、消費電力を小さくすることができる。

さらに、補正利得制御電圧ＣＴＲＬｃｒｔとアナログ利得制御電圧ＣＴＲＬＡとの差分によって定義される利得制御電圧補正量を、アナログ利得制御電圧ＣＴＲＬＡと、利得制御回路の電源電圧ＶＤＤＤＡＣの標準値からのずれ量とに比例するようにすれば、完全にずれを補償することができる。なお本実施の形態では、離散的可変利得型増幅器４を初段の低雑音増幅器に採用しているが、ミキサ等を含む他の回路ブロックに用いてもよいし、複数個用いてもよい。

図３は、利得制御電圧補正回路１４の変形例の構成を示す回路図である。前述した構成要素と同一の構成要素には同一の参照符号を付し、その詳細な説明は省略する。

利得制御電圧補正回路１４は、レギュレータ２８を有する。レギュレータ２８は、バンドギャップ電圧源を基準にしたに絶対安定な基準電位と、バンドギャップ電圧源の電圧を両端に加えた抵抗に流れる電流を基準にした基準電流とを生成し、具体的には、電源１３が供給する電源電圧ＶＤＤＤＡＣの基準電位ＶＲＥＦＶＤＤＤＡＣと、オペアンプ２０・２１に供給する基準電位ＶＲＥＦＯＰと、ｇｍアンプ１６に供給する基準電流Ｉｒｅｆと、オペアンプ１９に供給する基準電位ＶＲＥＦＶＧＡとを生成する。

利得制御電圧補正回路１４には反転増幅回路２２が設けられている。反転増幅回路２２は、オペアンプ２０を有する。オペアンプ２０の反転入力端子には、抵抗Ｒ１を通ってアナログ利得制御電圧ＣＴＲＬＡが入力され、非反転入力端子にはレギュレータ２８から基準電位ＶＲＥＦＯＰが入力される。オペアンプ２０の反転入力端子と出力とに抵抗Ｒ２が接続されている。利得制御電圧補正回路１４は反転増幅回路２３を有する。反転増幅回路２３は、オペアンプ２１を有する。オペアンプ２１の反転入力端子は、抵抗Ｒ１を介して接地されており、非反転入力端子には基準電位ＶＲＥＦＯＰが入力される。オペアンプ２１の反転入力端子と出力とに抵抗Ｒ２が接続されている。

オペアンプ２０・２１の出力の差分である利得制御差分電圧ＣＴＲＬＤが、ｇｍアンプ１７に入力される。

利得制御差分電圧ＣＴＲＬＤの値は、Ｒ２／Ｒ１×ＣＴＲＬＡとなり、電源電圧からグランド電圧までの広い電圧範囲が使用されるアナログ利得制御電圧ＣＴＲＬＡに比例する。このように、反転増幅回路２２・２３は、アナログ利得制御電圧ＣＴＲＬＡの電圧範囲を次段のｇｍアンプ１７が扱える電圧範囲に変換する。

ｇｍアンプ１７は、エミッタ間に抵抗を挿入した差動アンプの負荷にカレントミラーを接続した回路等の単純な回路により構成できる。このときの相互コンダクタンスｇｍ２は、エミッタ抵抗をＲ３とすると１／Ｒ３となる。ｇｍアンプ１７は、利得制御差分電圧ＣＴＲＬＤを利得制御電圧比例電流ＩＡに変換してｇｍアンプ１６に供給する。

ｇｍアンプ１６には、利得制御回路の電源電圧のずれに比例した電圧が差動電圧ＶＩＮ＋・ＶＩＮ−(図４)として入力される。ｇｍアンプ１６に入力する利得制御回路の電源電圧のずれに比例した電圧には、利得制御回路の電源電圧ＶＤＤＤＡＣと利得制御回路の電源電圧の標準値ＶＲＥＦＶＤＤＤＡＣとの差分である電源差分電圧を用いる。ｇｍアンプ１６に入力可能な電圧にするために、それらの電圧を、分圧あるいはレベルシフト等したものを用いてもよい。

図４は、ｇｍアンプ１６の代表的な構成例を示す回路図である。ｇｍアンプ１６は、その相互コンダクタンスｇｍ１が、利得制御電圧比例電流ＩＡ及び基準電流Ｉｒｅｆの電流比と差動アンプのエミッタ抵抗Ｒ４とに比例する回路によって構成されている。

図４の右下のトランジスタと抵抗とからなるカレントミラー回路に利得制御電圧比例電流ＩＡが入力される。一番右のトランジスタに流れる電流ＩＡに対して、右から２番目のトランジスタはエミッタ面積が０．５倍、エミッタ抵抗が２倍なので、０．５倍の電流（ＩＡ×０．５）が取り出され、右から３番目のトランジスタは、エミッタ面積が１倍、エミッタ抵抗が１倍なので、１倍の電流（ＩＡ）が取り出される。

このような回路によってｇｍアンプ１６を構成したときの相互コンダクタンスｇｍ１は、相互コンダクタンスｇｍ１を決定するエミッタ抵抗をＲ４とすると、
ｇｍ１＝ＩＡ／Ｉｒｅｆ／Ｒ４／２、
となる。

ｇｍアンプ１６の、電流比を構成する入力電流として、ｇｍアンプ１７から出力される利得制御電圧比例電流ＩＡを入力しているので、ｇｍアンプ１６から出力される利得制御電圧補正電流Ｉｃｒｔは、
Ｉｃｒｔ＝｛（Ｒ２／Ｒ１×ＣＴＲＬＡ）／Ｒ３｝／Ｉｒｅｆ／Ｒ４×（電源電圧のずれ）、
となる。

つまり、アナログ利得制御電圧ＣＴＲＬＡと利得制御回路の電源電圧のずれとに比例する電流がｇｍアンプ１６から出力される。

以上の動作により、比較的単純な回路構成によって、ｇｍアンプ１６の出力を利得制御電圧補正電流Ｉｃｒｔとして用いて、アナログ利得制御電圧ＣＴＲＬＡのずれを正確に補正することができる。

次に、利得制御電圧補正回路１４に設けられた各抵抗の温度特性について説明する。各要素における温度係数をＴＣで表すと、利得制御電圧補正電流Ｉｃｒｔの温度係数ＴＣ（ｇｍ１）は、
温度係数ＴＣ（ｇｍ１）
＝ＴＣ［｛（Ｒ２／Ｒ１×ＣＴＲＬＡ）／Ｒ３｝／Ｉｒｅｆ／Ｒ４×（電源電圧のずれ）］、
＝ＴＣ（Ｒ２）−ＴＣ（Ｒ１）−ＴＣ（Ｒ３）−ＴＣ（Ｉｒｅｆ）−ＴＣ（Ｒ４）、
となる。

ここで、抵抗Ｒ１・Ｒ２・Ｒ３・Ｒ４に温度特性が同一の抵抗を用いると、その温度係数ＴＣ（Ｒ）とすると、
温度係数ＴＣ（ｇｍ１）＝（−２）×ＴＣ（Ｒ）−ＴＣ（Ｉｒｅｆ）、
となる。

基準電流Ｉｒｅｆを生成する際に用いた抵抗も温度特性が同一の抵抗を用いると、
温度係数ＴＣ（ｇｍ１）＝−ＴＣ（Ｒ）、
となる。従って、ｇｍアンプ１６から出力される利得制御電圧補正電流Ｉｃｒｔを電圧に変換する抵抗Ｒ５にも同一の温度特性の抵抗を用いると、利得制御電圧補正電流Ｉｃｒｔの温度係数は、ゼロとなり、温度によらず、適切な補正を行うことができる。

なお、上述した実施の形態では、受信機の例を示したが、本発明はこれに限定されず、例えばＡＧＣ回路に対しても本発明を適用することができる。

また、上述した実施の形態では、離散的可変利得増幅器がＲＦブロックの初段に配置されて高周波信号を増幅し、最終段に連続的可変利得型増幅器が配置されてベースバンド信号を増幅する例を示したが、本発明はこれに限定されない。離散的可変利得増幅器をＲＦブロックの最終段に配置してもよいし、固定利得の増幅器を最終段に配置してもよい。また、離散的可変利得増幅器の後段側に連続的可変利得型増幅器を配置した例を示したが、連続的可変利得型増幅器は離散的可変利得増幅器の前段側に配置してもよい。さらに、１度の周波数変換により高周波信号をベースバンド信号に変換するシステムを示したが、ＲＦ（高周波）信号をＩＦ（中間周波数）信号に変換し、このＩＦ（中間周波数）信号をベースバンド信号に変換する２度の周波数変換を伴うシステムに対しても本発明を適用することができる。この場合、連続的な可変利得型増幅器はＩＦ（中間周波数）信号の増幅にも使用される。

本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

本発明は、入力信号の利得を自動的に調整するＡＧＣ回路及び受信機に適用することができ、特にデジタルテレビジョン放送等を受信するために高周波信号を入力するＡＧＣ回路及び受信機に適用できる。

本発明の実施形態を示すものであり、受信機の構成を示すブロック図である。 上記受信機に設けられた利得制御電圧補正回路を説明するための回路図である。 上記利得制御電圧補正回路の変形例の構成を示す回路図である。 上記利得制御電圧補正回路の変形例におけるｇｍアンプの構成を示す回路図である。 従来の受信機の構成を示すブロック図である。 従来の他の受信機の構成を示すブロック図である。 上記従来の他の受信機に入力される高周波信号の入力レベルと離散的可変利得型増幅器及び連続的可変利得型増幅器の利得との間の関係を示すグラフであり、（ａ）は入力レベルが増大するときの両者の利得の遷移を示し、（ｂ）は入力レベルが減少するときの両者の利得の遷移を示す。 上記従来の他の受信機に設けられた利得制御回路における利得制御電圧とアナログ利得制御電圧との間の関係を示すグラフである。

符号の説明

１ 受信機
２ ＲＦブロック
３ 復調ブロック
４ 離散的可変利得型増幅器
５ａ、５ｂ ミキサ（周波数変換回路）
７ａ、７ｂ、７ｃ 連続的可変利得型増幅器
８ａ、８ｂ ＡＤＣ（ＡＤ変換器）
９ 利得制御回路
１０ 利得制御電圧生成部
１１ ＤＡＣ（ＤＡ変換部）
１２ 利得切替制御回路
１３ 電源
１４ 利得制御電圧補正回路
１５ ｇｍアンプ（トランスコンダクタンスアンプ）
１６ ｇｍアンプ（第１トランスコンダクタンスアンプ）
１７ ｇｍアンプ（第２トランスコンダクタンスアンプ）
１８ 反転増幅回路（第１反転増幅回路）
１９ オペアンプ
２２ 反転増幅回路（第２反転増幅回路）
２３ 反転増幅回路（第３反転増幅回路）
ＣＴＲＬ 利得制御電圧
ＣＴＲＬＡ アナログ利得制御電圧
ＣＴＲＬｃｒｔ 補正利得制御電圧
ＣＴＲＬＤ 利得制御差分電圧
Ｓ１ 利得切替信号
ＶＤＤＤＡＣ 電源電圧
ＶＲＥＦＶＤＤＤＡＣ 電源電圧の標準値
Ｉｃｒｔ 利得制御電圧補正電流
ＩＡ 利得制御電圧比例電流
Ｉｒｅｆ 基準電流
Ｒ４ エミッタ抵抗
Ｒ５ 抵抗

Claims (7)

1. 離散的に利得が変化する可変利得型増幅器である離散的可変利得型増幅器と、
   前記離散的可変利得型増幅器の前段側と後段側との少なくとも一方に設けられて連続的に利得が変化する可変利得型増幅器である連続的可変利得型増幅器と、
   増幅された出力信号をデジタル変換するＡＤ変換器と、
   前記デジタル変換された連続的可変利得型増幅器の出力に基づく信号を受け取って、前記連続的可変利得型増幅器の利得を制御するための利得制御電圧を生成する利得制御電圧生成部と、前記利得制御電圧をアナログ利得制御電圧にアナログ変換するＤＡ変換部とを有する利得制御回路と、
   前記利得制御電圧に基づいて、前記離散的可変利得型増幅器の利得を切り替える利得切替信号を生成する利得切替制御回路と、
   前記アナログ利得制御電圧と前記利得制御回路の電源電圧とに基づいて、前記電源電圧の標準値からのずれに起因して生じた前記アナログ利得制御電圧のずれを補正した補正利得制御電圧を生成する利得制御電圧補正回路とを備えたことを特徴とする自動利得制御回路。
2. 高周波信号をベースバンド信号に周波数変換して増幅するＲＦブロックと、
   前記ベースバンド信号を復調する復調ブロックとを備え、
   前記ＲＦブロックは、離散的に利得が変化する可変利得型増幅器である離散的可変利得型増幅器と、
   前記離散的可変利得型増幅器の前段側と後段側との少なくとも一方に設けられて連続的に利得が変化する可変利得型増幅器である連続的可変利得型増幅器とを含み、
   前記復調ブロックは、前記ＲＦブロックの出力をデジタル変換するＡＤ変換器と、
   前記デジタル変換されたＲＦブロックの出力に基づいて、前記連続的可変利得型増幅器の利得を制御するための利得制御電圧を生成する利得制御電圧生成部と、前記利得制御電圧をアナログ利得制御電圧にアナログ変換するＤＡ変換部とを有する利得制御回路と、
   前記利得制御電圧に基づいて、前記離散的可変利得型増幅器の利得を切り替える利得切替信号を生成する利得切替制御回路とを含み、
   前記ＲＦブロックは、前記アナログ利得制御電圧と前記利得制御回路の電源電圧とに基づいて、前記電源電圧の標準値からのずれに起因して生じた前記アナログ利得制御電圧のずれを補正した補正利得制御電圧を生成する利得制御電圧補正回路をさらに含むことを特徴とする受信機。
3. 前記補正利得制御電圧と前記アナログ利得制御電圧との差分によって定義される利得制御電圧補正量は、前記アナログ利得制御電圧と、前記利得制御回路の電源電圧の標準値からのずれ量とに比例する請求項２記載の受信機。
4. 前記利得制御電圧補正回路は、前記アナログ利得制御電圧と前記電源電圧とに基づいて利得制御電圧補正電流を生成するトランスコンダクタンスアンプと、
   前記アナログ利得制御電圧と前記利得制御電圧補正電流とに基づいて前記補正利得制御電圧を生成する反転増幅回路とを含み、
   前記反転増幅回路は、前記アナログ利得制御電圧が印加される反転入力端子を有するオペアンプと、
   前記オペアンプの前記反転入力端子と出力とに接続され、前記利得制御電圧補正電流を電圧に変換する抵抗とを含む請求項２記載の受信機。
5. 前記反転増幅回路は、前記アナログ利得制御電圧を前記連続的可変利得型増幅器が扱える範囲内の電圧に変換する請求項４記載の受信機。
6. 前記利得制御電圧補正回路は、前記電源電圧の標準値からのずれに比例する電源差分電圧と、前記アナログ利得制御電圧に比例する利得制御電圧比例電流と、基準電流とに基づいて利得制御電圧補正電流を生成する第１トランスコンダクタンスアンプと、
   前記利得制御電圧と前記利得制御電圧補正電流とに基づいて前記補正利得制御電圧を生成する第１反転増幅回路とを含み、
   前記第１トランスコンダクタンスアンプのコンダクタンスは、前記利得制御電圧比例電流と前記基準電流との電流比と、差動アンプのエミッタ抵抗とに比例する請求項２記載の受信機。
7. 前記利得制御電圧補正回路は、前記アナログ利得制御電圧を入力する第２反転増幅回路の出力と、グランド電位を入力する第３反転増幅回路の出力との利得制御差分電圧に基づいて、前記利得制御電圧比例電流を生成して前記第１トランスコンダクタンスアンプに供給する第２トランスコンダクタンスアンプをさらに含む請求項６記載の受信機。

Images