JP2007095730A

JP2007095730A - Semiconductor device

Info

Publication number: JP2007095730A
Application number: JP2005279337A
Authority: JP
Inventors: Koki Takemoto; 弘毅竹本
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2005-09-27
Filing date: 2005-09-27
Publication date: 2007-04-12

Abstract

<P>PROBLEM TO BE SOLVED: To suppress the influence of electrostatic noise in a semiconductor device having fuse elements. <P>SOLUTION: The semiconductor device comprises a switching element 26, and first and second fuse elements 22, 24. The first fuse element 22 is connected to the switching element 26 in series. Both the ends of the series circuit are connected to a reference line held at the reference potential (ground potential GND). One end of the fuse element 24 is connected to the connection point between the first fuse element 22 and the switching element 26. The first fuse element 22 can be fused by applying a control voltage to the other end of the second fuse element 24. The device thus solves the problem. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

静電ノイズによる溶断を抑制したヒューズ素子を備えた半導体装置に関する。 The present invention relates to a semiconductor device including a fuse element in which fusing due to electrostatic noise is suppressed.

半導体基板上に形成された電気回路を含む半導体装置において、装置製造後に回路構成を微調整するために回路の一部にヒューズ素子を組み込む技術が用いられている。例えば、図１４に示すように、内部回路１０に対してヒューズ素子１２を介して電源Ｖｃｃが接続された構成において、ヒューズ素子１２の電源Ｖｃｃが接続されていない側の一端ａから半導体装置の外部に設けられる電極１４に向けて制御ライン１６を引き出す。 2. Description of the Related Art In a semiconductor device including an electric circuit formed on a semiconductor substrate, a technique for incorporating a fuse element into a part of the circuit is used in order to finely adjust the circuit configuration after the device is manufactured. For example, as shown in FIG. 14, in the configuration in which the power supply Vcc is connected to the internal circuit 10 via the fuse element 12, the end of the fuse element 12 on the side to which the power supply Vcc is not connected is connected to the outside of the semiconductor device. The control line 16 is pulled out toward the electrode 14 provided on the surface.

内部回路１０に電源Ｖｃｃを印加する必要がない場合、ヒューズ素子１２が溶断する程度の電流が流れる程度に電極１４を負電位にすることによって、ヒューズ素子１２が溶断されて内部回路１０と電源Ｖｃｃとの接続を切ることができる。 When it is not necessary to apply the power supply Vcc to the internal circuit 10, the fuse element 12 is blown to the extent that a current sufficient to blow the fuse element 12 flows, so that the fuse element 12 is blown and the internal circuit 10 and the power supply Vcc are connected. Can be disconnected.

しかしながら、図１４に示す回路構成では、電極１４に何らかの原因によって負電位の静電ノイズが印加された場合に必要・不必要に拘らずヒューズ素子１２が溶断されてしまうおそれがあった。また、制御ライン１６がヒューズ素子１２に直接接続されているため、制御ライン１６に静電ノイズに対する静電破壊防止回路を設けることもできなかった。 However, in the circuit configuration shown in FIG. 14, when negative potential electrostatic noise is applied to the electrode 14 for some reason, the fuse element 12 may be blown regardless of necessity. Further, since the control line 16 is directly connected to the fuse element 12, it is not possible to provide the control line 16 with an electrostatic breakdown preventing circuit against electrostatic noise.

そこで、本発明は、ヒューズ素子を備えた半導体装置において静電ノイズによる溶断を抑制することを目的とする。 Accordingly, an object of the present invention is to suppress fusing due to electrostatic noise in a semiconductor device including a fuse element.

本発明は、半導体基板上に形成された電気回路を含む半導体装置であって、スイッチング素子と、第１及び第２のヒューズ素子と、を備え、前記第１のヒューズ素子と前記スイッチング素子とは直列接続され、その直列回路の両端は共に所定の基準電位に保持された基準ラインに接続され、前記第１のヒューズ素子と前記スイッチング素子との接続点に前記第２のヒューズ素子の一端が接続され、前記第２のヒューズ素子の他端に制御電圧を印加することによって前記第１のヒューズ素子を溶断することができることを特徴とする。 The present invention is a semiconductor device including an electric circuit formed on a semiconductor substrate, comprising: a switching element; and first and second fuse elements, wherein the first fuse element and the switching element are Both ends of the series circuit are connected to a reference line held at a predetermined reference potential, and one end of the second fuse element is connected to a connection point between the first fuse element and the switching element. The first fuse element can be blown by applying a control voltage to the other end of the second fuse element.

第１のヒューズ素子を溶断させずに第２のヒューズ素子のみを溶断することによって所定の基準電位に維持された基準ラインに内部回路を接続した状態を維持することができる。一方、第１のヒューズ素子及び第２のヒューズ素子を共に溶断することによって基準ラインと内部回路との接続を切ることもできる。一旦、第２のヒューズ素子が溶断された後は、スイッチング素子の制御ラインに静電ノイズが印加された場合でも第１のヒューズ素子は溶断されることがなくなり、静電ノイズに影響を受け難いヒューズ素子を備えた半導体装置を実現することができる。 By blowing only the second fuse element without blowing the first fuse element, it is possible to maintain the state in which the internal circuit is connected to the reference line maintained at a predetermined reference potential. On the other hand, the reference line and the internal circuit can be disconnected by fusing both the first fuse element and the second fuse element. Once the second fuse element is blown, the first fuse element is not blown even if electrostatic noise is applied to the control line of the switching element, and is less susceptible to electrostatic noise. A semiconductor device including a fuse element can be realized.

ここで、前記スイッチング素子をＮチャネル型電界効果トランジスタとした場合、前記第１のヒューズ素子の一端は、前記Ｎチャネル型電界効果トランジスタのドレイン−ソース間を介して前記基準ラインに接続されていることが好適である。 Here, when the switching element is an N-channel field effect transistor, one end of the first fuse element is connected to the reference line via a drain-source of the N-channel field effect transistor. Is preferred.

また、前記スイッチング素子をＰチャネル型電界効果トランジスタとした場合、前記第１のヒューズ素子の一端は、前記Ｐチャネル型電界効果トランジスタのドレイン−ソース間を介して前記基準ラインに接続されていることが好適である。 When the switching element is a P-channel field effect transistor, one end of the first fuse element is connected to the reference line via a drain-source of the P-channel field effect transistor. Is preferred.

このとき、前記第１のヒューズ素子と前記第２のヒューズ素子とに等しい電流を流した場合に前記第１のヒューズ素子が先に溶断されるようにヒューズ素子の容量を設定することが好適である。すなわち、前記第２のヒューズ素子の前記第１のヒューズ素子に接続されていない端子に制御電圧を印加することによって前記第１のヒューズ素子と前記第２のヒューズ素子との両方に共通する電流を流すことによって前記第１のヒューズ素子が溶断されることが好ましい。 At this time, it is preferable that the capacitance of the fuse element is set so that the first fuse element is blown first when an equal current flows through the first fuse element and the second fuse element. is there. That is, by applying a control voltage to a terminal of the second fuse element that is not connected to the first fuse element, a current common to both the first fuse element and the second fuse element is obtained. It is preferable that the first fuse element is blown by flowing.

本発明によれば、ヒューズ素子を備えた半導体装置において静電ノイズによる溶断を抑制することができる。 According to the present invention, fusing due to electrostatic noise can be suppressed in a semiconductor device including a fuse element.

本発明の実施の形態における半導体装置１００は、図１に示すように、内部回路２０、第１のヒューズ素子２２、第２のヒューズ素子２４、電界効果トランジスタ２６及び溶断用電極２８，３０を含んで構成される。半導体装置１００は、プレーナ技術等を用いて半導体基板上に形成される。 As shown in FIG. 1, the semiconductor device 100 in the embodiment of the present invention includes an internal circuit 20, a first fuse element 22, a second fuse element 24, a field effect transistor 26, and fusing electrodes 28 and 30. Consists of. The semiconductor device 100 is formed on a semiconductor substrate using planar technology or the like.

第１のヒューズ素子２２及び第２のヒューズ素子２４は、その両端に所定の閾値以上の電圧を印加することによって溶断される素子である。第１のヒューズ素子２２及び第２のヒューズ素子２４は、半導体基板上に形成されたポリシリコン層等からなる抵抗要素から構成される。第１のヒューズ素子２２及び第２のヒューズ素子２４は、例えば図２の平面図に示すように、幅が広い部分３２ａと幅が狭い部分３２ｂとを有するポリシリコン層を含んで構成することが好適である。幅が狭い部分３２ｂの断面積及び長さを調整することによって抵抗値を調整すると共に、所定の電流を流すことによって溶断されるようにその断面積を設定することができる。 The first fuse element 22 and the second fuse element 24 are elements that are blown by applying a voltage equal to or higher than a predetermined threshold to both ends thereof. The first fuse element 22 and the second fuse element 24 are composed of resistance elements made of a polysilicon layer or the like formed on a semiconductor substrate. The first fuse element 22 and the second fuse element 24 may be configured to include a polysilicon layer having a wide portion 32a and a narrow portion 32b, for example, as shown in the plan view of FIG. Is preferred. The resistance value can be adjusted by adjusting the cross-sectional area and length of the narrow portion 32b, and the cross-sectional area can be set so as to be blown by flowing a predetermined current.

第１のヒューズ素子２２は、内部回路２０を所定の基準電位（本実施の形態では接地電位ＧＮＤ）に維持された基準ラインに接続する回路に組み込まれる。第１のヒューズ素子２２の第１の端子は基準ラインに接続され、第２の端子は抵抗素子等を介して内部回路２０に接続される。一方、第２のヒューズ素子２４の一端は第１のヒューズ素子２２の第２の端子に接続され、他端は電極２８に接続される。 The first fuse element 22 is incorporated in a circuit that connects the internal circuit 20 to a reference line maintained at a predetermined reference potential (the ground potential GND in the present embodiment). The first terminal of the first fuse element 22 is connected to the reference line, and the second terminal is connected to the internal circuit 20 via a resistance element or the like. On the other hand, one end of the second fuse element 24 is connected to the second terminal of the first fuse element 22, and the other end is connected to the electrode 28.

ここで、第１のヒューズ素子２２のヒューズとしての容量（ヒューズ容量）より第２のヒューズ素子２４のヒューズ容量を大きくすることが好適である。すなわち、第１のヒューズ素子２２と第２のヒューズ素子２２とに等しい電流を流した場合に第１のヒューズ素子２２が先に溶断され、第２のヒューズ素子２４は溶断されずに残るようにヒューズ容量を設定することが好適である。 Here, it is preferable to make the fuse capacity of the second fuse element 24 larger than the capacity (fuse capacity) of the first fuse element 22 as a fuse. That is, when an equal current is supplied to the first fuse element 22 and the second fuse element 22, the first fuse element 22 is blown first, and the second fuse element 24 is left without being blown. It is preferable to set the fuse capacity.

具体的には、第１のヒューズ素子２２のヒューズ容量を数十ｍＷ（例えば、３９ｍＷ）に設定し、第２のヒューズ素子２４のヒューズ容量を百ｍＷ程度（例えば、１０４ｍＷ）に設定する。 Specifically, the fuse capacity of the first fuse element 22 is set to several tens mW (for example, 39 mW), and the fuse capacity of the second fuse element 24 is set to about 100 mW (for example, 104 mW).

電界効果トランジスタ２６は、第２のヒューズ素子２４を溶断するための電流を制御するための入力インピーダンスが高いスイッチング素子として用いられる。ここでは、電界効果トランジスタ２６はＮチャネル型としている。電界効果トランジスタ２６のドレインは第１のヒューズ素子２２の第２の端子に接続され、ソースは基準電位（本実施の形態では接地電位ＧＮＤ）に維持された基準ラインに接続される。また、電界効果トランジスタ２６のゲートは電極３０に接続される。 The field effect transistor 26 is used as a switching element having a high input impedance for controlling a current for blowing the second fuse element 24. Here, the field effect transistor 26 is an N-channel type. The drain of the field effect transistor 26 is connected to the second terminal of the first fuse element 22, and the source is connected to a reference line maintained at a reference potential (ground potential GND in the present embodiment). The gate of the field effect transistor 26 is connected to the electrode 30.

具体的には、電界効果トランジスタ２６は、ヒューズ素子２４を溶断するために必要な電流を供給できる程度のコンダクタンスを有するように設計することが好ましい。例えば、電界効果トランジスタ２６のゲート幅及びゲート長をそれぞれ１μｍ以下及び数百ｍ程度（例えば、０．３４μｍ及び１４０μｍ）に設定する。 Specifically, the field effect transistor 26 is preferably designed so as to have a conductance sufficient to supply a current necessary for blowing the fuse element 24. For example, the gate width and gate length of the field effect transistor 26 are set to 1 μm or less and about several hundreds m (for example, 0.34 μm and 140 μm), respectively.

本実施の形態における半導体装置１００において、内部回路２０に対して基準電位を印加しない状態に維持する場合について説明する。半導体装置１００の電極２８に外部から制御電圧を印加することによって、図３に示すように、第１のヒューズ素子２２及び第２のヒューズ素子２４の直列回路を通って電流Ｉａが流れる。このとき、第１のヒューズ素子２２のヒューズ容量は第２のヒューズ素子２４のヒューズ容量よりも小さく設定してあるので、第１のヒューズ素子２２のみが溶断される程度の電流Ｉａが流れるように電極２８に印加する制御電圧を調整することによって第１のヒューズ素子２２のみを溶断させることができる。 In the semiconductor device 100 according to the present embodiment, a case where the reference potential is not applied to the internal circuit 20 is described. By applying a control voltage to the electrode 28 of the semiconductor device 100 from the outside, a current Ia flows through the series circuit of the first fuse element 22 and the second fuse element 24 as shown in FIG. At this time, the fuse capacity of the first fuse element 22 is set to be smaller than the fuse capacity of the second fuse element 24, so that a current Ia flows so that only the first fuse element 22 is blown. Only the first fuse element 22 can be blown by adjusting the control voltage applied to the electrode 28.

次に、電極３０に外部から基準電位よりも高い電位を印加しつつ、電極２８に外部から制御電圧を印加する。これによって、図４に示すように、電界効果トランジスタ２６のドレイン−ソース間が導通状態となり、電界効果トランジスタ２６のドレイン−ソース間を介して第２のヒューズ素子２４に電流Ｉｂが流れる。このとき、第２のヒューズ素子２４が溶断される程度の電流Ｉｂが流れるように電極２８に印加する制御電圧を調整することによって、図５に示すように、第２のヒューズ素子２４を溶断させることができる。 Next, a control voltage is applied to the electrode 28 from the outside while applying a potential higher than the reference potential to the electrode 30 from the outside. As a result, as shown in FIG. 4, the drain-source of the field effect transistor 26 becomes conductive, and the current Ib flows through the second fuse element 24 through the drain-source of the field effect transistor 26. At this time, the second fuse element 24 is blown as shown in FIG. 5 by adjusting the control voltage applied to the electrode 28 so that the current Ib to the extent that the second fuse element 24 is blown flows. be able to.

具体的には、上記のヒューズ素子２２，２４及び電界トランジスタ２６の具体的な設定値において、電極２８を数Ｖ程度（例えば、３Ｖ程度）にすることによって電流Ｉａは数十ｍＡ（例えば、２５ｍＡ程度）となり、ヒューズ素子２２のみを溶断させることができる。さらに、電極２８を数Ｖ程度（例えば、３Ｖ程度）にしつつ、電界効果トランジスタ２６をオン状態とすることによって電流Ｉｂは数十ｍＡ（例えば、４０ｍＡ程度）となり、ヒューズ素子２４を溶断させることができる。 Specifically, in the specific setting values of the fuse elements 22 and 24 and the field transistor 26, the current Ia is set to several tens mA (for example, 25 mA) by setting the electrode 28 to about several V (for example, about 3 V). Thus, only the fuse element 22 can be blown. Further, by turning on the field effect transistor 26 while the electrode 28 is set to about several volts (for example, about 3 V), the current Ib becomes several tens mA (for example, about 40 mA), and the fuse element 24 can be blown. it can.

電界効果トランジスタ２６のドレイン−ソース間は通常時には遮断状態にあるので、このようにして内部回路２０と基準ラインとの接続が切られた状態にすることができる。 Since the drain-source of the field effect transistor 26 is normally cut off, the connection between the internal circuit 20 and the reference line can be cut in this way.

本実施の形態における半導体装置１００において、内部回路２０に対して基準電位を印加した状態に維持する場合について説明する。この場合、電極３０を外部から基準電位よりも高い電位を印加しつつ、電極２８に外部から制御電圧を印加する。これによって、図６に示すように、電界効果トランジスタ２６のドレイン−ソース間が導通状態となり、電界効果トランジスタ２６のドレイン−ソース間を介して第２のヒューズ素子２４に電流Ｉｃが流れると共に、第１のヒューズ素子２２と第２のヒューズ素子２４の直列回路を通じて電流Ｉｄが流れる。このとき、第１のヒューズ素子２２には電流Ｉｄのみが流れ、第２のヒューズ素子２４には電流Ｉｃと電流Ｉｄとを足し合わせた電流が流れる。そこで、所定の制御電圧を電極２８に印加した場合に、電流Ｉｄでは第１のヒューズ素子２２が溶断されず、電流Ｉｃと電流Ｉｄとの和では第２のヒューズ素子２４が溶断されるように第１のヒューズ素子２２と第２のヒューズ素子２４とのヒューズ容量を設定することによって、図７に示すように、第１のヒューズ素子２２を残したまま第２のヒューズ素子２４を溶断させることができる。 In the semiconductor device 100 according to the present embodiment, a case where the reference potential is applied to the internal circuit 20 will be described. In this case, a control voltage is applied to the electrode 28 from the outside while applying a potential higher than the reference potential to the electrode 30 from the outside. As a result, as shown in FIG. 6, the drain-source of the field effect transistor 26 becomes conductive, the current Ic flows through the second fuse element 24 via the drain-source of the field effect transistor 26, and the first A current Id flows through a series circuit of the first fuse element 22 and the second fuse element 24. At this time, only the current Id flows through the first fuse element 22 and the current obtained by adding the current Ic and the current Id flows through the second fuse element 24. Therefore, when a predetermined control voltage is applied to the electrode 28, the first fuse element 22 is not blown by the current Id, and the second fuse element 24 is blown by the sum of the current Ic and the current Id. By setting the fuse capacity of the first fuse element 22 and the second fuse element 24, the second fuse element 24 is blown out while leaving the first fuse element 22 as shown in FIG. Can do.

具体的には、上記のヒューズ素子２２，２４及び電界トランジスタ２６の具体的な設定値において、電極２８を数Ｖ程度（例えば、３Ｖ程度）にしつつ、電界効果トランジスタ２６をオン状態とすることによって電流Ｉｃは数ｍＡ（例えば、７ｍＡ程度）となり、電流Ｉｄは数十ｍＡ（例えば、４０ｍＡ程度）となる。これによって、ヒューズ素子２４のみを溶断させることができる。 Specifically, the field effect transistor 26 is turned on while the electrode 28 is set to about several volts (for example, about 3 V) at the specific set values of the fuse elements 22 and 24 and the field transistor 26 described above. The current Ic is several mA (for example, about 7 mA), and the current Id is several tens of mA (for example, about 40 mA). Thereby, only the fuse element 24 can be blown.

電界効果トランジスタ２６のドレイン−ソース間は通常時には遮断状態にあるので、内部回路２０が基準ラインに接続された状態を維持することができる。このとき、電界効果トランジスタ２６のゲートに繋がる電極３０に外部から静電ノイズが印加され、電界効果トランジスタ２６のドレイン−ソース間が導通状態となったとしても、第１のヒューズ素子２２と電界効果トランジスタ２６の直列回路の両端は共に等しい基準電位とされているので第１のヒューズ素子２２が溶断することはない。 Since the drain-source of the field effect transistor 26 is normally cut off, the state in which the internal circuit 20 is connected to the reference line can be maintained. At this time, even if electrostatic noise is applied from the outside to the electrode 30 connected to the gate of the field effect transistor 26 and the drain-source of the field effect transistor 26 becomes conductive, the first fuse element 22 and the field effect Since both ends of the series circuit of the transistor 26 are set to the same reference potential, the first fuse element 22 is not blown.

一般的な半導体装置の製造工程において、ウェイの状態では静電ノイズに対する対策を施した環境で作業が行われるが、ベアチップの状態では静電ノイズに対する対策が十分でない場合が多く、電極２８，３０に静電ノイズが印加されるおそれが高くなる。第２のヒューズ素子２４を溶断する作業を行う前に電極３０に静電ノイズが印加されると第１のヒューズ素子２２が不用意に溶断されることになる。そこで、ヒューズ素子２２，２４を溶断する作業は半導体ウェハをダイシングして半導体装置１００をベアチップの状態にする前に行うことが好ましい。 In a general semiconductor device manufacturing process, work is performed in an environment in which countermeasures against electrostatic noise are taken in the way state, but in many cases, countermeasures against electrostatic noise are not sufficient in the bare chip state. There is a high risk that electrostatic noise will be applied. If electrostatic noise is applied to the electrode 30 before the operation of fusing the second fuse element 24 is performed, the first fuse element 22 will be blown carelessly. Therefore, it is preferable to perform the operation of fusing the fuse elements 22 and 24 before dicing the semiconductor wafer to bring the semiconductor device 100 into a bare chip state.

実施の形態の別例として図８に示す半導体装置１０２の回路構成とすることもできる。半導体装置１０２は、図８に示すように、内部回路２０、第１のヒューズ素子２２、第２のヒューズ素子２４、電界効果トランジスタ２７及び電極２８，３０を含んで構成される。半導体装置１０２も、半導体装置１００と同様にプレーナ技術等を用いて半導体基板上に形成される。 As another example of the embodiment, the circuit configuration of the semiconductor device 102 illustrated in FIG. 8 may be employed. As shown in FIG. 8, the semiconductor device 102 includes an internal circuit 20, a first fuse element 22, a second fuse element 24, a field effect transistor 27, and electrodes 28 and 30. Similarly to the semiconductor device 100, the semiconductor device 102 is also formed on the semiconductor substrate using a planar technique or the like.

第１のヒューズ素子２２は、内部回路２０を所定の基準電位（本実施の形態では基準電圧Ｖｃｃ）に維持された基準ラインに接続する回路に組み込まれる。第１のヒューズ素子２２の第１の端子は基準ラインに接続され、第２の端子は抵抗素子等を介して内部回路２０に接続される。一方、第２のヒューズ素子２４の一端は第１のヒューズ素子２２の第２の端子に接続され、他端は電極２８に接続される。 The first fuse element 22 is incorporated in a circuit that connects the internal circuit 20 to a reference line maintained at a predetermined reference potential (reference voltage Vcc in the present embodiment). The first terminal of the first fuse element 22 is connected to the reference line, and the second terminal is connected to the internal circuit 20 via a resistance element or the like. On the other hand, one end of the second fuse element 24 is connected to the second terminal of the first fuse element 22, and the other end is connected to the electrode 28.

この場合においても、第１のヒューズ素子２２のヒューズとしての容量（ヒューズ容量）は第２のヒューズ素子２４のヒューズ容量よりも小さくする。すなわち、第１のヒューズ素子２２と第２のヒューズ素子２４とに等しい電流を流した場合に第１のヒューズ素子２２が先に溶断され、第２のヒューズ素子２４は溶断されずに残るようにヒューズ容量を設定することが好適である。 Even in this case, the capacity (fuse capacity) of the first fuse element 22 as a fuse is made smaller than the fuse capacity of the second fuse element 24. That is, when an equal current is supplied to the first fuse element 22 and the second fuse element 24, the first fuse element 22 is blown first, and the second fuse element 24 is left without being blown. It is preferable to set the fuse capacity.

電界効果トランジスタ２７は、第２のヒューズ素子２４を溶断するための電流を制御するための入力インピーダンスが高いスイッチング素子として用いられる。ここでは、電界効果トランジスタ２７はＰチャネル型としている。電界効果トランジスタ２７のドレインは基準電位（本実施の形態では基準電圧Ｖｃｃ）に維持された基準ラインに接続され、ソースは第１のヒューズ素子２２の第１の端子に接続される。また、電界効果トランジスタ２７のゲートは電極３０に接続される。 The field effect transistor 27 is used as a switching element having a high input impedance for controlling a current for fusing the second fuse element 24. Here, the field effect transistor 27 is a P-channel type. The drain of the field effect transistor 27 is connected to a reference line maintained at a reference potential (reference voltage Vcc in the present embodiment), and the source is connected to a first terminal of the first fuse element 22. The gate of the field effect transistor 27 is connected to the electrode 30.

具体的には、電界効果トランジスタ２７は、ヒューズ素子２４を溶断するために必要な電流を供給できる程度のコンダクタンスを有するように設計することが好ましい。例えば、電界効果トランジスタ２７のゲート幅及びゲート長をそれぞれ１μｍ以下及び数百ｍ程度（例えば、０．３４μｍ及び４００μｍ）に設定する。 Specifically, the field effect transistor 27 is preferably designed so as to have a conductance sufficient to supply a current necessary for blowing the fuse element 24. For example, the gate width and gate length of the field effect transistor 27 are set to 1 μm or less and about several hundreds m (for example, 0.34 μm and 400 μm), respectively.

本実施の形態における半導体装置１０２において、内部回路２０に対して基準電位Ｖｃｃを印加しない状態に維持する場合について説明する。半導体装置１０２の電極２８に外部から制御電圧を印加することによって、図９に示すように、第１のヒューズ素子２２及び第２のヒューズ素子２４の直列回路を通って電流Ｉｅが流れる。このとき、第１のヒューズ素子２２のヒューズ容量は第２のヒューズ素子２４のヒューズ容量よりも小さく設定してあるので、第１のヒューズ素子２２のみが溶断される程度の電流Ｉｅが流れるように電極２８に印加する制御電圧を調整することによって第１のヒューズ素子２２のみを溶断させることができる。 In the semiconductor device 102 according to the present embodiment, a case where the reference potential Vcc is not applied to the internal circuit 20 will be described. By applying a control voltage from the outside to the electrode 28 of the semiconductor device 102, a current Ie flows through the series circuit of the first fuse element 22 and the second fuse element 24 as shown in FIG. At this time, the fuse capacity of the first fuse element 22 is set to be smaller than the fuse capacity of the second fuse element 24, so that the current Ie flows to such an extent that only the first fuse element 22 is blown. Only the first fuse element 22 can be blown by adjusting the control voltage applied to the electrode 28.

次に、電極３０に外部から基準電位Ｖｃｃよりも高い電位を印加しつつ、電極２８に外部から制御電圧を印加する。これによって、図１０に示すように、電界効果トランジスタ２７のドレイン−ソース間が導通状態となり、電界効果トランジスタ２７のドレイン−ソース間を介して第２のヒューズ素子２４に電流Ｉｆが流れる。このとき、第２のヒューズ素子２４が溶断される程度の電流Ｉｆが流れるように電極２８に印加する制御電圧を調整することによって、図１１に示すように、第２のヒューズ素子２４を溶断させることができる。 Next, a control voltage is applied to the electrode 28 from the outside while applying a potential higher than the reference potential Vcc to the electrode 30 from the outside. As a result, as shown in FIG. 10, the drain-source of the field effect transistor 27 becomes conductive, and the current If flows through the second fuse element 24 through the drain-source of the field effect transistor 27. At this time, the second fuse element 24 is blown as shown in FIG. 11 by adjusting the control voltage applied to the electrode 28 so that the current If flows to the extent that the second fuse element 24 is blown. be able to.

具体的には、上記のヒューズ素子２２，２４及び電界トランジスタ２７の具体的な設定値において、基準電圧Ｖｃｃを数Ｖ程度（例えば、３Ｖ程度）に設定し、電極２８を接地（例えば、０Ｖ）することによって電流Ｉｅは数十ｍＡ（例えば、２５ｍＡ程度）となり、ヒューズ素子２２のみを溶断させることができる。さらに、基準電圧Ｖｃｃを数Ｖ程度（例えば、４Ｖ程度）に設定し、電極２８を接地（例えば、０Ｖ）させつつ、電界効果トランジスタ２７をオン状態とすることによって電流Ｉｆは数十ｍＡ（例えば、４０ｍＡ程度）となり、ヒューズ素子２４を溶断させることができる。 Specifically, in the specific set values of the fuse elements 22 and 24 and the field transistor 27, the reference voltage Vcc is set to about several volts (for example, about 3V), and the electrode 28 is grounded (for example, 0V). As a result, the current Ie becomes several tens mA (for example, about 25 mA), and only the fuse element 22 can be blown. Further, by setting the reference voltage Vcc to about several V (for example, about 4 V) and grounding the electrode 28 (for example, 0 V) and turning on the field effect transistor 27, the current If is several tens of mA (for example, for example). , About 40 mA), and the fuse element 24 can be blown.

電界効果トランジスタ２７のドレイン−ソース間は通常時には遮断状態にあるので、このようにして内部回路２０と基準ラインとの接続が切られた状態にすることができる。 Since the drain-source of the field effect transistor 27 is normally cut off, the connection between the internal circuit 20 and the reference line can be cut in this way.

本実施の形態における半導体装置１０２において、内部回路２０に対して基準電位Ｖｃｃを印加した状態に維持する場合について説明する。この場合、電極３０に外部から基準電位Ｖｃｃよりも高い電位を印加しつつ、電極２８に外部から制御電圧を印加する。これによって、図１２に示すように、電界効果トランジスタ２７のドレイン−ソース間が導通状態となり、電界効果トランジスタ２７のドレイン−ソース間を介して第２のヒューズ素子２４に電流Ｉｇが流れると共に、第１のヒューズ素子２２と第２のヒューズ素子２４の直列回路を通じて電流Ｉｈが流れる。このとき、第１のヒューズ素子２２には電流Ｉｈのみが流れ、第２のヒューズ素子２４には電流Ｉｇと電流Ｉｈとを足し合わせた電流が流れる。そこで、所定の制御電圧を電極２８に印加した場合に、電流Ｉｈでは第１のヒューズ素子２２が溶断されず、電流Ｉｇと電流Ｉｈとの和では第２のヒューズ素子２４が溶断されるように第１のヒューズ素子２２と第２のヒューズ素子２４とのヒューズ容量を設定することによって、図１３に示すように、第１のヒューズ素子２２を残したまま第２のヒューズ素子２４を溶断させることができる。 A case where the semiconductor device 102 in the present embodiment is maintained in a state where the reference potential Vcc is applied to the internal circuit 20 will be described. In this case, a control voltage is applied to the electrode 28 from the outside while applying a potential higher than the reference potential Vcc to the electrode 30 from the outside. As a result, as shown in FIG. 12, the drain-source of the field effect transistor 27 becomes conductive, the current Ig flows through the second fuse element 24 through the drain-source of the field effect transistor 27, and the first A current Ih flows through a series circuit of the first fuse element 22 and the second fuse element 24. At this time, only the current Ih flows through the first fuse element 22, and a current obtained by adding the current Ig and the current Ih flows through the second fuse element 24. Therefore, when a predetermined control voltage is applied to the electrode 28, the first fuse element 22 is not blown by the current Ih, and the second fuse element 24 is blown by the sum of the current Ig and the current Ih. By setting the fuse capacity of the first fuse element 22 and the second fuse element 24, the second fuse element 24 is blown out while leaving the first fuse element 22 as shown in FIG. Can do.

具体的には、上記のヒューズ素子２２，２４及び電界トランジスタ２７の具体的な設定値において、基準電圧Ｖｃｃを数Ｖ程度（例えば、３．５Ｖ程度）に設定し、電極２８を接地（例えば、０Ｖ）させつつ、電界効果トランジスタ２７をオン状態とすることによって電流Ｉｇは十数ｍＡ（例えば、１５ｍＡ程度）となり、電流Ｉｈは数十ｍＡ（例えば、２５ｍＡ程度）となる。これによって、ヒューズ素子２４のみを溶断させることができる。 Specifically, in the specific set values of the fuse elements 22 and 24 and the field transistor 27, the reference voltage Vcc is set to about several volts (for example, about 3.5V), and the electrode 28 is grounded (for example, 0V), by turning on the field effect transistor 27, the current Ig becomes tens of mA (for example, about 15 mA), and the current Ih becomes tens of mA (for example, about 25 mA). Thereby, only the fuse element 24 can be blown.

電界効果トランジスタ２７のドレイン−ソース間は通常時には遮断状態にあるので、内部回路２０が基準ラインに接続された状態を維持することができる。このとき、電界効果トランジスタ２７のゲートに繋がる電極３０に外部から静電ノイズが印加され、電界効果トランジスタ２７のドレイン−ソース間が導通状態となったとしても、第１のヒューズ素子２２と電界効果トランジスタ２７の直列回路の両端は共に等しい基準電位Ｖｃｃとされているので第１のヒューズ素子２２が溶断することはない。この場合も、ヒューズ素子２２，２４を溶断する作業は半導体ウェハをダイシングして半導体装置１０２をベアチップの状態にする前に行うことが好ましい。 Since the drain-source of the field effect transistor 27 is normally cut off, the state where the internal circuit 20 is connected to the reference line can be maintained. At this time, even if electrostatic noise is applied from the outside to the electrode 30 connected to the gate of the field effect transistor 27 and the drain-source of the field effect transistor 27 becomes conductive, the field effect of the first fuse element 22 and the field effect transistor 27 are reduced. Since both ends of the series circuit of the transistor 27 are set to the same reference potential Vcc, the first fuse element 22 is not blown. Also in this case, it is preferable to perform the operation of fusing the fuse elements 22 and 24 before dicing the semiconductor wafer to bring the semiconductor device 102 into a bare chip state.

以上のように、本実施の形態における半導体装置では、補助のヒューズ素子を溶断させることによって、メインのヒューズ素子に対する外部からの静電ノイズの影響をなくすことができる。これによって、ヒューズ素子を備えた半導体装置において静電ノイズに不用意な溶断を抑制することができる。 As described above, in the semiconductor device according to the present embodiment, the influence of electrostatic noise from the outside on the main fuse element can be eliminated by fusing the auxiliary fuse element. Thereby, inadvertent fusing to electrostatic noise can be suppressed in a semiconductor device including a fuse element.

本発明の実施の形態における半導体装置の構成を示す回路図である。It is a circuit diagram which shows the structure of the semiconductor device in embodiment of this invention. 本発明の実施の形態におけるヒューズ素子の構成を示す平面図である。It is a top view which shows the structure of the fuse element in embodiment of this invention. 本発明の実施の形態におけるヒューズ素子の溶断処理を説明する図である。It is a figure explaining the fusing process of the fuse element in embodiment of this invention. 本発明の実施の形態におけるヒューズ素子の溶断処理を説明する図である。It is a figure explaining the fusing process of the fuse element in embodiment of this invention. 本発明の実施の形態におけるヒューズ素子の溶断処理を説明する図である。It is a figure explaining the fusing process of the fuse element in embodiment of this invention. 本発明の実施の形態におけるヒューズ素子の溶断処理を説明する図である。It is a figure explaining the fusing process of the fuse element in embodiment of this invention. 本発明の実施の形態におけるヒューズ素子の溶断処理を説明する図である。It is a figure explaining the fusing process of the fuse element in embodiment of this invention. 本発明の実施の形態における半導体装置の別例の構成を示す回路図である。It is a circuit diagram which shows the structure of another example of the semiconductor device in embodiment of this invention. 本発明の実施の形態におけるヒューズ素子の溶断処理を説明する図である。It is a figure explaining the fusing process of the fuse element in embodiment of this invention. 本発明の実施の形態におけるヒューズ素子の溶断処理を説明する図である。It is a figure explaining the fusing process of the fuse element in embodiment of this invention. 本発明の実施の形態におけるヒューズ素子の溶断処理を説明する図である。It is a figure explaining the fusing process of the fuse element in embodiment of this invention. 本発明の実施の形態におけるヒューズ素子の溶断処理を説明する図である。It is a figure explaining the fusing process of the fuse element in embodiment of this invention. 本発明の実施の形態におけるヒューズ素子の溶断処理を説明する図である。It is a figure explaining the fusing process of the fuse element in embodiment of this invention. 従来の半導体装置の構成を示す回路図である。It is a circuit diagram which shows the structure of the conventional semiconductor device.

Explanation of symbols

１０内部回路、１２ヒューズ素子、１４電極、１６制御ライン、２０内部回路、２２第１のヒューズ素子、２４第２のヒューズ素子、２６，２７電界効果トランジスタ、２８，３０（溶断用）電極、３２ａ幅が広い部分、３２ｂ幅が狭い部分、１００，１０２半導体装置。 10 internal circuit, 12 fuse element, 14 electrodes, 16 control line, 20 internal circuit, 22 first fuse element, 24 second fuse element, 26, 27 field effect transistor, 28, 30 (for fusing) electrode, 32a Wide portion, 32b Narrow portion, 100, 102 Semiconductor device.

Claims

A semiconductor device including an electric circuit formed on a semiconductor substrate,
A switching element, and first and second fuse elements,
The first fuse element and the switching element are connected in series, and both ends of the series circuit are connected to a reference line held at a predetermined reference potential,
One end of the second fuse element is connected to a connection point between the first fuse element and the switching element,
A semiconductor device characterized in that the first fuse element can be blown by applying a control voltage to the other end of the second fuse element.

The semiconductor device according to claim 1,
The switching element is an N-channel field effect transistor,
One end of the first fuse element is connected to the reference line via a drain-source of the N-channel field effect transistor.

The semiconductor device according to claim 1,
The switching element is a P-channel field effect transistor,
One end of the first fuse element is connected to the reference line through a drain-source of the P-channel field effect transistor.

A semiconductor device according to any one of claims 1 to 3,
A semiconductor device, wherein the fuse capacity of the second fuse element is larger than the fuse capacity of the first fuse element.