JP2006524429A - Ｎドープシリコン層のエピタキシャル成長のための方法 - Google Patents
Ｎドープシリコン層のエピタキシャル成長のための方法 Download PDFInfo
- Publication number
- JP2006524429A JP2006524429A JP2006506768A JP2006506768A JP2006524429A JP 2006524429 A JP2006524429 A JP 2006524429A JP 2006506768 A JP2006506768 A JP 2006506768A JP 2006506768 A JP2006506768 A JP 2006506768A JP 2006524429 A JP2006524429 A JP 2006524429A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- growth
- semiconductor region
- carrier gas
- gaseous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 75
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 36
- 239000010703 silicon Substances 0.000 title claims abstract description 36
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title abstract description 28
- 239000004065 semiconductor Substances 0.000 claims abstract description 53
- 239000012159 carrier gas Substances 0.000 claims abstract description 46
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 33
- 150000001875 compounds Chemical class 0.000 claims abstract description 25
- 239000007789 gas Substances 0.000 claims abstract description 19
- 230000008569 process Effects 0.000 claims abstract description 17
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 16
- 239000011261 inert gas Substances 0.000 claims abstract description 15
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 claims abstract description 12
- 150000003377 silicon compounds Chemical class 0.000 claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 claims abstract description 5
- 230000000737 periodic effect Effects 0.000 claims abstract description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 22
- 229910052698 phosphorus Inorganic materials 0.000 claims description 22
- 239000011574 phosphorus Substances 0.000 claims description 22
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 20
- 239000001257 hydrogen Substances 0.000 claims description 20
- 229910052739 hydrogen Inorganic materials 0.000 claims description 20
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 9
- 229910000077 silane Inorganic materials 0.000 claims description 9
- 229910021478 group 5 element Inorganic materials 0.000 claims description 8
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 claims description 6
- 229910052732 germanium Inorganic materials 0.000 claims description 5
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 5
- 239000013078 crystal Substances 0.000 claims description 4
- 229910021419 crystalline silicon Inorganic materials 0.000 claims 1
- 238000011065 in-situ storage Methods 0.000 abstract description 9
- 239000000203 mixture Substances 0.000 abstract description 6
- 239000002019 doping agent Substances 0.000 description 10
- 125000004429 atom Chemical group 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910003902 SiCl 4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Chemical group 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical group [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- XMPZLAQHPIBDSO-UHFFFAOYSA-N argon dimer Chemical compound [Ar].[Ar] XMPZLAQHPIBDSO-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 150000001805 chlorine compounds Chemical class 0.000 description 1
- SLLGVCUQYRMELA-UHFFFAOYSA-N chlorosilicon Chemical compound Cl[Si] SLLGVCUQYRMELA-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910000078 germane Inorganic materials 0.000 description 1
- -1 germane (GeH 4 ) Chemical compound 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- FDNAPBUWERUEDA-UHFFFAOYSA-N silicon tetrachloride Chemical compound Cl[Si](Cl)(Cl)Cl FDNAPBUWERUEDA-UHFFFAOYSA-N 0.000 description 1
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 description 1
- 239000005052 trichlorosilane Substances 0.000 description 1
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02576—N-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Bipolar Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本発明は、エピタキシャル成長プロセスによるシリコンを有するｎ形ドープ半導体領域（２）を備えるシリコンを有する半導体本体（１）を具備する半導体デバイス（１０）を製造する方法において、前記ｎ形領域の前記エピタキシャル成長プロセスは、半導体本体（１）をエピタキシャル反応器に位置させると共に前記反応器において、キャリアガスを有する第一のガスストリームと、元素の周期表の第五列からの元素を有するガス状化合物、及びシリコンを有するガス状化合物を有する更なるガスストリームとを導入することによって実行され、成長温度（Tg）まで半導体本体（１）が加熱させられると共に前記キャリアガスとして不活性ガスが使用される方法に関する。本発明によれば、シリコンを有するガス状化合物に対して、塩化物を有さない第一のガス状シリコン化合物と、塩化物を有する第二のガス状シリコン化合物との混合体が選択される。当該方法により、その場でドープされる成長領域（３）において非常に高いキャリア濃度が可能になる。窒素は好ましいキャリアガスになる。
Description
本発明は、エピタキシャル成長プロセスによるシリコンを有するｎ形ドープ半導体領域を備えるシリコンを有する半導体本体を具備する半導体デバイスを製造する方法において、前記ｎ形領域のエピタキシャル成長プロセスは、半導体本体をエピタキシャル反応器（epitaxial reactor）に位置させると共に前記反応器において、キャリアガス（carrier gas）を有する第一のガスストリームと、シリコンを有するガス状化合物（gaseous compound）及び元素の周期表（periodic system of elements）の第五列からの元素を有する更なるガスストリームとを導入（投入）することによって実行され、成長温度まで半導体本体が加熱させられると共にキャリアガスとして不活性（イナート）ガス（inert gas）が使用される方法に関する。その場でドープされるエピタキシを伴う当該方法の場合、非常に高い濃度及び非常に急峻なキャリア濃度プロファイルを備えるｎ形半導体領域を具備する半導体デバイスを製造することが認識される。イオン注入（打ち込み）のような代替技術に固有のチャネリング、イオンによりもたらされる損傷、及びアニーリング後の間の拡散のような欠点（障害）は防止される。本発明は、当該方法及び当該方法を実行するための装置でもたらされる半導体デバイスにも関する。
冒頭に記載の方法は、1992年9月14日にAppl. Phys. Lett. 61 (11)の1298乃至1300頁に公表されたP.D. Agnello氏他による“低温での大気圧化学気相成長法のよるシランからのシリコンエピタキシ（Silicon epitaxy from silane by atmospheric-pressure chemical vapor deposition at low temperature）”から知られている。大気圧でその場でドープされるエピタキシャル成長プロセス（in situ doped epitaxial deposition process）は、キャリアガスとしてヘリウム（Helium）を使用して記載される。Ｖ族元素（V-element）のガス状化合物、この場合SiH4のガスストリームの使用にドーピングがもたらされる。シリコン供給源（ソース）としてシリコンのガス状化合物、この場合PH3のガスストリームを使用して成長が実行される。もたらされる結果は、キャリアガスとしてH2及びガス状シリコン供給源としてSiH2Cl2（＝ジクロロシラン（Dichlorosilane）又は略してDCS）を用いる同様の実験と比較される。
このような方法の欠点は、もたらされる燐プロファイルが十分に高くならないと共に急峻にならないことにあり、特にSiH4で成長させられる領域の結晶特性（質）は劣化させられ、重度のドーピングがもたらされる間、成長速度（レート）は抑制させられることが報告されている。
それ故に本発明の目的は、上記の欠点を回避し、その場でドープされるエピタキシャル半導体領域の非常に高いと共に急峻なドーピングプロファイルをもたらし、同時に、形成される領域の優れた結晶特性及び比較的高い成長速度を可能にする方法を提供することにある。
このことを達成するために、冒頭の段落に記載の種類の方法は、本発明によれば、シリコンを有するガス状化合物に対して、塩化物を有さない第一のガス状シリコン化合物と、塩化物を有する第二のガス状シリコン化合物との混合体が選択されることを特徴とする。本発明による方法の場合、非常に急峻なプロファイルを備える非常に高いドーピング濃度が得られているばかりでなく、物質の結晶特性は、明らかに実際のデバイスを製造するのに十分良好となり得る。更に、非常に実用的な成長速度が得られている。驚くべきことに、塩化物を有さない第一のガス状シリコン供給源と、塩化物を有する第二のガス状シリコン供給源との化合物（組み合わせ（combination））により、想定される全ての目標が達せられることは可能になる。キャリアガスとして窒素（nitrogen）が選択され、比較的低い温度且つ低減された圧力で成長は実行される一方、非常に十分な結果がシランとジクロロシランとの混合体で得られている。
従って本発明による好ましい実施例において、第一のガス状シリコン化合物としてシランが選択され、第二のガス状シリコン化合物としてジクロロシランが選択される。好ましくは、Ｖ族元素を有するガス状化合物として燐が選択される。最良の結果は、500℃と600℃との間の範囲の成長温度で得られている。低減された稼動（操作）圧力（operating pressure）は、好ましくは120Torrと160Torrとの間の範囲で選択される。
本発明による方法は特に、（ｎ形チャネル）MOSFET（金属酸化膜半導体電界効果トランジスタ（Metal Oxide Semiconductor Field Effect Transistor））のソース及びドレイン領域を形成するのに適している。
本発明による方法の非常に好ましい実施例において、シリコンを有するｎ形半導体領域の成長後に、半導体領域よりも低いｎ形ドーピング又はｐ形ドーピングを有する更なる半導体領域の成長で成長（堆積）プロセスが継続させられ、少なくとも半導体領域の成長と、更なる半導体領域の成長との間で、不活性ガスのキャリアガスは、水素を有するキャリアガスによって置換される。窒素のような不活性キャリアガスが使用される場合、関連した特性の大部分は最適化されるが、Ｖ族元素プロファイル、例えば燐のプロファイルの急峻性は、キャリアガスが水素に一時的にスイッチされる（切り換えられる）場合よりも更に良好になることが分かった。
好ましくは前記スイッチングプロセスは、三つの期間のサイクル、すなわち不活性ガスのキャリアガスが保持される第一の短い期間と、キャリアガスが水素によって置換される第二の短い期間と、成長プロセスはＶ族元素のガス状化合物なしで継続させられる不活性ガスにキャリアガスがスイッチバック（再度スイッチ）される第三の短い期間とを含んでいる。この場合、短いとは例えば1秒と30秒との間にもたらされる期間を意味する。
明らかなことに、前記サイクルが複数回繰り返される場合、ずっとより良好な結果が得られ得る。改善点、すなわち燐濃度プロファイルにおけるより低い肩（ショルダ）は、上記のサイクルの３倍の繰り返しの後も依然観測されている。更なる半導体領域の成長の間、Ｖ族元素を備えるガス状化合物のガスストリームは好ましくはゼロになるように選択され、元素の周期表の第三列の元素を有するガス状化合物を有する他のガスストリームによって置換され、ｎ形半導体領域の上にｐ形の更なる半導体領域を有するデバイスがもたらされる。このように、例えばダイオード又は（バイポーラ）トランジスタの一部のｐｎ接合部が成長させられ得る。
この点で、上記の実施例による方法は、ｎ形ベース領域がｎ形半導体領域によって形成されると共にｐ形エミッタ領域が更なる半導体領域によって形成されるｐｎｐバイポーラトランジスタを形成するのに適している。非常に高くドープされたエミッタに加えて当該トランジスタのベースとエミッタとの間の非常に急峻な接合部により、ベースとエミッタとの間に薄い非ドープ領域（undoped region）を有するｐｎｐトランジスタにおけるより良好な遮断（カットオフ）周波数のような当該トランジスタのより優れた特性がもたらされる。本発明はこの場合、単結晶（monokristallijne）エミッタが、しばしば使用される多結晶エミッタの代わりに成長させられてもよいｎｐｎトランジスタの製造における利点も含んでいる。前者（単結晶エミッタ）は、エミッタ抵抗の低減及び高周波動作の改善を可能にする。上記から、BI(C)MOS（バイポーラ（相補型）金属酸化膜半導体（BIpolar (Complementary) Metal Oxide Semiconductor））プロセスにおける利点が本発明による方法にもたらされることは明らかである。
本発明による方法は、シリコンとゲルマニウムとの混晶（体）（mixed crystal）を有する層構造体を形成することにも適している。この場合、成長の間、ゲルマン（GeH4）のようなゲルマニウムのガス状化合物が反応器に導入される（もたらされる）。ゲルマニウムは、バイポーラトランジスタ又はMOSFETの両方のうちの一つ又はそれより多くの層にますます導入される。
本発明は、本発明による方法によって得られる半導体デバイスも有する。更に、本発明は、成長反応器を有し、塩化物を有さないシリコンのガス状化合物のための第一の供給源（source）と、塩化物を有するシリコンのガス状化合物のための第二の供給源とを備えることを特徴とする本発明による方法を実行するための装置を有する。好ましくは、本装置は、不活性ガスを有する第一のキャリアガス供給源と、水素を有する第二のキャリアガス供給源とを備えると共に、成長プロセスの間に不活性ガスから水素にキャリアガスをスイッチする手段を備える。
本発明のこれら及び他の態様は、以下に記載された実施例から明らかであり、これらの実施例を参照して説明され、図面に関連して理解され得る。
図は概略的であると共に寸法通りではなく、厚さ方向におけるディメンションは更なる明確化のために特に強調されている。対応する部分は通常、同じ参照番号でもたらされており、様々な図において同じハッチングが施されている。
図１は、比較のために本発明による方法と他の方法とに対する全圧力（Ｐ）の関数として、その場でドープされる層の成長速度（Vg）を示す。後者の方法（他の方法）は、15slmのフローレートでの窒素（N2）キャリアガス、200sccmのシランフロー、及びH2において0.1%燐を含む混合体の100sccmのフローの使用を有する。データポイント１１は、600℃の温度におけるnm/minでの成長速度（Vg）を表しており、曲線１２は、575℃におけるデータポイントを接続し、曲線１３は、550℃におけるデータポイントを接続する。曲線１４によって表される結果は、575℃においても得られているが、燐混合体フローは、他のフローが上記と同じになっている間、200sccmであった。
曲線１５によって接続されるデータポイントは、シランとジクロロシランとの混合体が、シリコンのガス状化合物を有するガスストリームとして使用されている本発明による方法で得られる結果を表している。シランのフローレートは200sccmであり、ジクロロシランのフローレートは20sccmであった。キャリアガスフロー、燐ガスフロー、及び成長温度は、曲線１４の結果に対する値と同じであった。図１から、本発明による方法は、比較可能な条件に対して、シランのみがガス状シリコン化合物として使用されている方法よりも高い成長速度をもたらすことは明らかである。
図２は、比較のために本発明による方法と他の方法とに対する全圧力（Ｐ）の関数として、その場でドープされる層のキャリア濃度（Ｎ）を示す。データポイント／シンボル／曲線は図１の値に対応しており、参照番号21, 22, 23, 24, 及び25によって図２に示されている。ここでも比較可能な条件に対して、本発明による方法（曲線２５参照）は非常に高いキャリア濃度を得ることにおいて優れていることが明らかである。
図３は、キャリアガスが窒素から水素にスイッチされる本発明による方法で成長させられる層構造体におけるドーパント原子（Ｃ）の濃度プロファイルを示す。ｐ形シリコン基板に対応する第一の領域３１と、ドープされたシリコン層がキャリアガスとして窒素で成長させられる第二の領域３２と、ドープされていないシリコン層がキャリアガスとして窒素で成長させられる第三の領域３３と、ドープされていない層がキャリアガスとして水素で成長させられる第四の領域とを有する層構造体における深さｄの関数として濃度Ｃ（この場合、燐）はもたらされる。曲線３３３は様々な成長条件で得られているが、ドープ領域３２の成長後に成長させられる第一の非ドープ領域３３における燐濃度の全ての急激な減少を示している。更に、燐濃度の非常に急激且つ非常に急峻な減少が、キャリアガスとして水素を使用して成長させられている第二の非ドープ領域３４で観測されている。
図４及び５は、燐ドープ層の成長と非ドープ層の成長との間で窒素から水素へのスイッチサイクルが繰り返される層構造体におけるドーパント原子の濃度プロファイルを示す。ここでも燐濃度Ｃは、成長させられた層構造体における深さｄの関数としてもたらされる（曲線４０参照）。図の上部は成長温度Tg及び後続されているガスフローのスケジュールを表している。シンボル４８はキャリアガスとしての窒素に対応しており、シンボル４９はキャリアガスとしての水素に対応している。各々の場合、三つの燐スパイク41, 42, 及び43は、キャリアガスとして窒素を用いて575 °Cの成長温度Tgで各々約40nm厚に成長させられている。その間に非ドープの約250nm厚シリコン領域４５が、キャリアガスとして水素を用いて700 °Cで成長させられている。非ドープ領域の成長とスパイク41乃至43の成長との間に、キャリアガスとして窒素を用いた無成長の短い第一の期間（例えば２０秒）と、キャリアガスとして水素を用いた無成長の第二の短い期間と、キャリアガスとして（ここでも）窒素を用いた低成長速度の第三の短い期間とを有する、ドーピングのないサイクルがもたらされている。スパイク４３の後、このサイクルは一度実行され、スパイク４２の後、二度実行され、スパイク４１の後、三度実行される。上記のサイクルが繰り返される場合、プロファイル４０の肩Cmにおける燐濃度はより低くなることは曲線４０から明らかである。三度の繰り返しによってさえ、濃度Ｃｍのずっと低い値がもたらされる。従って、これらの結果から、燐ドープ領域の成長後の、キャリアガスとしての水素ガスへの短い（ショート（short））スイッチによって、燐ドープ領域41, 42, 及び43の上に成長させられる非燐ドープ領域４５における燐濃度のより急峻な減少がもたらされることはここでも明らかである。
上記の結果は、図４と図５との両方に対して同じである。違いは、図５において各々のサイクルの間、成長温度が575℃に保持され、図６の実験値において、キャリアガスとしての水素による無成長期間の間、（成長）温度は650℃に増大させられていることのみにある。
図６は、既に上述されたようにドーパントプロファイルの肩濃度Ｃｍにおける図４及び５のスイッチサイクルの繰り返しｎの影響を示している。曲線６１は図４の結果に対応する一方、曲線６２は図５の結果に対応する。各々の場合において、ｎ倍（ｎ＝１，２，又は３）のキャリアガススイッチサイクルの繰り返しにより、サイクルの前に成長させられる燐プロファイルの急峻性の改善がもたらされることはここでも示されている。
図７は、本発明による方法で得られ得る半導体デバイス第一の例を示している。この場合、上にｎ形（燐）ドープ領域２がｐ形領域４の両側で（局所的（ローカル）に）成長させられるｐ形シリコン基板３を備える半導体本体１を備えるMOSFETをデバイス１０は有する。領域２は、MOSFETのソース及びドレインを形成し、領域４は、上にゲート電極６がもたらされている絶縁層、例えばシリコン酸化物層５の下にもたらされるチャネル領域を有する。メタル領域７及び８は、ソース及びドレインに対する接続導体（connection conductor）をそれぞれ形成する。デバイス１０、特にそれの領域２は本発明による方法で得られるという事実のために、ソース及びドレインコンタクトに対するコンタクト（接触）抵抗は好ましく低くなり、同時に、本発明による方法の比較的低い熱収支（予算）（サーマルバジェット（thermal budget））のために、ドーパントプロファイルは非常に急峻になるという利点を有する非常に高いキャリア濃度をMOSFETのソース及びドレイン領域は有する。ソース及びドレイン上の絶縁層５が通常、ゲート６の下にもたらされる層と別の層になることは注意される。このことは図７が示唆しているものとは異なっている。
図８は、本発明による方法で得られ得る半導体デバイス第二の例を示している。この場合、デバイス１０は、トランジスタの高ドープコレクタ領域３を形成するｐ形シリコン基板３をここでも有する半導体本体１を備えるバイポーラトランジスタを有する。それの上に、コレクタのより低くドープされた部分を形成する比較的低くドープされたｐ形層４を有する層構造体が成長させられる。それの上に、トランジスタのベースを形成する比較的高くドープされた（燐ドープされた）ｎ形シリコン領域２が成長させられ、それの上に、高ドープｐ形エミッタ層５が成長させられる。前記構造体は、領域３、２、及び５に、トランジスタのコレクタ、ベース、及びエミッタに対してそれぞれメタル６、７、及び８となるコンタクトメタルが設けられるために利用可能な（空き）領域になる態様で局所的にエッチングされる。前記構造体の表面部は絶縁層９で保護（パッシベート（passivate））される。デバイス１０、特にそれの領域２は本発明による方法で得られるという事実のために、バイポーラトランジスタのベースとエミッタとの間の遷移（移行（トランジション（transition）））は非常に急峻になり、このことは、トランジスタが非常に優れた高周波動作、例えば非常に高い遮断周波数を有し得るという利点を有する。
この場合、非常に薄いｐ形エミッタ５が所望される場合、後者（高ドープｐ形エミッタ層５）の成長は好ましくは、燐ドープベース領域２が成長させられる温度と同じくらい低い成長温度でなされる。より薄いエミッタ５が所望される場合、成長温度は、エミッタ層５の成長の前、及びエミッタ層５の成長の間に増大させられてもよい。
本発明が、ここに記載の例に限定されるものではないことと、本発明の範囲内で当業者にとって多くのバリエーション及び変形例が可能であることとは明らかであろう。
例えば、ディスクリートMOSFET又はバイポーラトランジスタの代わりに、有利なことに完全なICが本発明による方法で製造されてもよい。特に本方法は、npnバイポーラトランジスタとpnpバイポーラトランジスタとの両方を有するBICMOSデバイスの製造に適している。
本発明で解決される問題は、ｎ形ドーパントとして最も著名な燐にあるが、砒素（As）及びアンチモン（Sb）のような他のＶ族元素ドーパントに対して本発明の同様の有利な効果がもたらされることも可能である。シランの代わりにジシラン（Si2H6）等が使用されてもよく、DCSの代わりに、トリクロロシラン（tri-（SiHCl3））又はテトラクロロシラン（SiCl4）のようなガス状シリコン化合物を含む他の塩化物が使用されてもよい。
窒素は、良好な結果をもたらし、安価であると共に処理が容易であるため不活性ガスとして非常に魅力的であるが、例えばヘリウム（helium）又はアルゴン（argon）のような希ガスを有する不活性ガスで同様な結果が見込まれることは更に注意される。
最後に、炭素（カーボン（carbon））がシリコン又はシリコンゲルマニウム領域に加えられてもよいことも注意される。
Claims (17)
- エピタキシャル成長プロセスによるシリコンを有するｎ形ドープ半導体領域を備えるシリコンを有する半導体本体を具備する半導体デバイスを製造する方法において、前記ｎ形領域の前記エピタキシャル成長プロセスは、前記半導体本体をエピタキシャル反応器に位置させると共に前記反応器において、キャリアガスを有する第一のガスストリームと、元素の周期表の第五列からの元素を有するガス状化合物、及びシリコンを有するガス状化合物を有する更なるガスストリームとを導入することによって実行され、成長温度まで前記半導体本体が加熱させられると共に前記キャリアガスとして不活性ガスが使用される方法において、シリコンを有するガス状化合物に対して、塩化物を有さない第一のガス状シリコン化合物と、塩化物を有する第二のガス状シリコン化合物との混合体が選択されることを特徴とする方法。
- 前記第一のガス状シリコン化合物としてシランが選択され、前記第二のガス状シリコン化合物としてジクロロシランが選択される請求項１に記載の方法。
- Ｖ族元素を有する前記ガス状化合物として燐が選択される請求項１又は２に記載の方法。
- 前記成長温度として500℃と600℃との間の範囲における温度が選択される請求項１、２又は３に記載の方法。
- 前記エピタキシャル成長プロセスが、低減された圧力で実行される請求項１乃至４の何れか一項に記載の方法。
- 圧力が120Torrと160Torrとの間の範囲で選択される請求項５に記載の方法。
- 前記半導体デバイスとしてMOSFETデバイスが選択され、前記半導体領域は、前記MOSFETデバイスのソース及び／又はドレインとして形成される請求項１乃至６の何れか一項に記載の方法。
- シリコンを有する前記ｎ形半導体領域の成長後に、前記半導体領域よりも低いｎ形ドーピングを有するか、又はｐ形ドーピングを有する更なる半導体領域の成長で成長プロセスが継続させられ、少なくとも前記半導体領域の成長と、前記更なる半導体領域の成長との間に、前記不活性キャリアガスは、水素を有するキャリアガスによって置換される請求項１乃至６の何れか一項に記載の方法。
- 前記半導体領域の成長後に、前記不活性ガスのキャリアガスは、三つの短い期間のサイクルのうちの第一の短い期間において保持され、第二の短い期間の間に前記キャリアガスは水素によって置換され、前記成長プロセスが前記Ｖ族元素のガス状化合物なしで継続させられる第三の短い期間の間に前記キャリアガスは前記不活性ガスにスイッチバックされると請求項８に記載の方法。
- 前記三つの期間のサイクルは複数回繰り返される請求項９に記載の方法。
- 前記更なる半導体領域の成長の間、前記Ｖ族元素を備えるガス状化合物のガスストリームはゼロになるように選択され、前記元素の周期表の第三列の元素を有するガス状化合物を有する他のガスストリームによって置換され、結果として前記ｎ形半導体領域の上にｐ形の更なる半導体領域を有するデバイスがもたらされる請求項８、９、又は１０に記載の方法。
- 前記ｎ形ベース領域は前記ｎ形半導体領域によって形成されると共に前記ｐ形エミッタ領域は前記更なる半導体領域によって形成されるｐｎｐバイポーラトランジスタが選択される請求項１１に記載の方法。
- 窒素が前記不活性ガスとして選択される請求項１乃至１２の何れか一項に記載の方法
- 前記半導体領域及び／又は前記更なる半導体領域は、ゲルマニウムのガス状化合物を有する前記反応器に更に別のガスストリームをもたらすことによってシリコンとゲルマニウムとの混晶として形成される請求項１乃至１３の何れか一項に記載の方法。
- 請求項１乃至１４の何れか一項に記載の方法によって得られる半導体デバイス。
- 成長反応器を有し、塩化物を有さないシリコンのガス状化合物のための第一の供給源と、塩化物を有するシリコンのガス状化合物のための第二の供給源とを備えることを特徴とする請求項１乃至１４の何れか一項に記載の方法を実行するための装置。
- 不活性ガスを有する第一のキャリアガス供給源と、水素を有する第二のキャリアガス供給源とを備えると共に、前記成長プロセスの間に前記不活性ガスから水素に前記キャリアガスをスイッチする手段を備える請求項１６に記載の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP03100821 | 2003-03-28 | ||
| PCT/IB2004/050333 WO2004086472A1 (en) | 2003-03-28 | 2004-03-25 | Method of epitaxial deposition of an n-doped silicon layer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006524429A true JP2006524429A (ja) | 2006-10-26 |
Family
ID=33041065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006506768A Pending JP2006524429A (ja) | 2003-03-28 | 2004-03-25 | Ｎドープシリコン層のエピタキシャル成長のための方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7605060B2 (ja) |
| EP (1) | EP1611602A1 (ja) |
| JP (1) | JP2006524429A (ja) |
| KR (1) | KR20050119662A (ja) |
| WO (1) | WO2004086472A1 (ja) |
Families Citing this family (57)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100637689B1 (ko) * | 2005-04-21 | 2006-10-24 | 주식회사 하이닉스반도체 | 고상에피택시 방식을 이용한 반도체소자의 콘택 형성 방법 |
| DE112007001813T5 (de) * | 2006-07-31 | 2009-07-09 | Applied Materials, Inc., Santa Clara | Verfahren zum Steuern der Morphologie während der Bildung einer epitaktischen Schicht |
| US7897495B2 (en) * | 2006-12-12 | 2011-03-01 | Applied Materials, Inc. | Formation of epitaxial layer containing silicon and carbon |
| US9064960B2 (en) * | 2007-01-31 | 2015-06-23 | Applied Materials, Inc. | Selective epitaxy process control |
| SG162717A1 (en) * | 2008-12-29 | 2010-07-29 | Chartered Semiconductor Mfg | Methods for reducing loading effects during film formation |
| US8421162B2 (en) | 2009-09-30 | 2013-04-16 | Suvolta, Inc. | Advanced transistors with punch through suppression |
| US8273617B2 (en) | 2009-09-30 | 2012-09-25 | Suvolta, Inc. | Electronic devices and systems, and methods for making and using the same |
| US8530286B2 (en) | 2010-04-12 | 2013-09-10 | Suvolta, Inc. | Low power semiconductor transistor structure and method of fabrication thereof |
| US8569128B2 (en) | 2010-06-21 | 2013-10-29 | Suvolta, Inc. | Semiconductor structure and method of fabrication thereof with mixed metal types |
| US8759872B2 (en) | 2010-06-22 | 2014-06-24 | Suvolta, Inc. | Transistor with threshold voltage set notch and method of fabrication thereof |
| US8377783B2 (en) | 2010-09-30 | 2013-02-19 | Suvolta, Inc. | Method for reducing punch-through in a transistor device |
| US8404551B2 (en) | 2010-12-03 | 2013-03-26 | Suvolta, Inc. | Source/drain extension control for advanced transistors |
| US8461875B1 (en) | 2011-02-18 | 2013-06-11 | Suvolta, Inc. | Digital circuits having improved transistors, and methods therefor |
| US8525271B2 (en) | 2011-03-03 | 2013-09-03 | Suvolta, Inc. | Semiconductor structure with improved channel stack and method for fabrication thereof |
| US8400219B2 (en) | 2011-03-24 | 2013-03-19 | Suvolta, Inc. | Analog circuits having improved transistors, and methods therefor |
| US8748270B1 (en) | 2011-03-30 | 2014-06-10 | Suvolta, Inc. | Process for manufacturing an improved analog transistor |
| US8999861B1 (en) | 2011-05-11 | 2015-04-07 | Suvolta, Inc. | Semiconductor structure with substitutional boron and method for fabrication thereof |
| US8796048B1 (en) | 2011-05-11 | 2014-08-05 | Suvolta, Inc. | Monitoring and measurement of thin film layers |
| US8811068B1 (en) | 2011-05-13 | 2014-08-19 | Suvolta, Inc. | Integrated circuit devices and methods |
| US8569156B1 (en) | 2011-05-16 | 2013-10-29 | Suvolta, Inc. | Reducing or eliminating pre-amorphization in transistor manufacture |
| US8735987B1 (en) | 2011-06-06 | 2014-05-27 | Suvolta, Inc. | CMOS gate stack structures and processes |
| US8995204B2 (en) | 2011-06-23 | 2015-03-31 | Suvolta, Inc. | Circuit devices and methods having adjustable transistor body bias |
| US8629016B1 (en) | 2011-07-26 | 2014-01-14 | Suvolta, Inc. | Multiple transistor types formed in a common epitaxial layer by differential out-diffusion from a doped underlayer |
| WO2013022753A2 (en) | 2011-08-05 | 2013-02-14 | Suvolta, Inc. | Semiconductor devices having fin structures and fabrication methods thereof |
| US8748986B1 (en) | 2011-08-05 | 2014-06-10 | Suvolta, Inc. | Electronic device with controlled threshold voltage |
| US8614128B1 (en) | 2011-08-23 | 2013-12-24 | Suvolta, Inc. | CMOS structures and processes based on selective thinning |
| US8645878B1 (en) | 2011-08-23 | 2014-02-04 | Suvolta, Inc. | Porting a circuit design from a first semiconductor process to a second semiconductor process |
| US8713511B1 (en) | 2011-09-16 | 2014-04-29 | Suvolta, Inc. | Tools and methods for yield-aware semiconductor manufacturing process target generation |
| US9236466B1 (en) | 2011-10-07 | 2016-01-12 | Mie Fujitsu Semiconductor Limited | Analog circuits having improved insulated gate transistors, and methods therefor |
| US8895327B1 (en) | 2011-12-09 | 2014-11-25 | Suvolta, Inc. | Tipless transistors, short-tip transistors, and methods and circuits therefor |
| US8819603B1 (en) | 2011-12-15 | 2014-08-26 | Suvolta, Inc. | Memory circuits and methods of making and designing the same |
| US8883600B1 (en) | 2011-12-22 | 2014-11-11 | Suvolta, Inc. | Transistor having reduced junction leakage and methods of forming thereof |
| US8599623B1 (en) | 2011-12-23 | 2013-12-03 | Suvolta, Inc. | Circuits and methods for measuring circuit elements in an integrated circuit device |
| US8970289B1 (en) | 2012-01-23 | 2015-03-03 | Suvolta, Inc. | Circuits and devices for generating bi-directional body bias voltages, and methods therefor |
| US8877619B1 (en) | 2012-01-23 | 2014-11-04 | Suvolta, Inc. | Process for manufacture of integrated circuits with different channel doping transistor architectures and devices therefrom |
| US9093550B1 (en) | 2012-01-31 | 2015-07-28 | Mie Fujitsu Semiconductor Limited | Integrated circuits having a plurality of high-K metal gate FETs with various combinations of channel foundation structure and gate stack structure and methods of making same |
| US9406567B1 (en) | 2012-02-28 | 2016-08-02 | Mie Fujitsu Semiconductor Limited | Method for fabricating multiple transistor devices on a substrate with varying threshold voltages |
| US8863064B1 (en) | 2012-03-23 | 2014-10-14 | Suvolta, Inc. | SRAM cell layout structure and devices therefrom |
| US9299698B2 (en) | 2012-06-27 | 2016-03-29 | Mie Fujitsu Semiconductor Limited | Semiconductor structure with multiple transistors having various threshold voltages |
| US8637955B1 (en) | 2012-08-31 | 2014-01-28 | Suvolta, Inc. | Semiconductor structure with reduced junction leakage and method of fabrication thereof |
| US9112057B1 (en) | 2012-09-18 | 2015-08-18 | Mie Fujitsu Semiconductor Limited | Semiconductor devices with dopant migration suppression and method of fabrication thereof |
| US9041126B2 (en) | 2012-09-21 | 2015-05-26 | Mie Fujitsu Semiconductor Limited | Deeply depleted MOS transistors having a screening layer and methods thereof |
| US9431068B2 (en) | 2012-10-31 | 2016-08-30 | Mie Fujitsu Semiconductor Limited | Dynamic random access memory (DRAM) with low variation transistor peripheral circuits |
| US8816754B1 (en) | 2012-11-02 | 2014-08-26 | Suvolta, Inc. | Body bias circuits and methods |
| US9093997B1 (en) | 2012-11-15 | 2015-07-28 | Mie Fujitsu Semiconductor Limited | Slew based process and bias monitors and related methods |
| US9070477B1 (en) | 2012-12-12 | 2015-06-30 | Mie Fujitsu Semiconductor Limited | Bit interleaved low voltage static random access memory (SRAM) and related methods |
| US9112484B1 (en) | 2012-12-20 | 2015-08-18 | Mie Fujitsu Semiconductor Limited | Integrated circuit process and bias monitors and related methods |
| US9268885B1 (en) | 2013-02-28 | 2016-02-23 | Mie Fujitsu Semiconductor Limited | Integrated circuit device methods and models with predicted device metric variations |
| US8994415B1 (en) | 2013-03-01 | 2015-03-31 | Suvolta, Inc. | Multiple VDD clock buffer |
| US8988153B1 (en) | 2013-03-09 | 2015-03-24 | Suvolta, Inc. | Ring oscillator with NMOS or PMOS variation insensitivity |
| US9299801B1 (en) | 2013-03-14 | 2016-03-29 | Mie Fujitsu Semiconductor Limited | Method for fabricating a transistor device with a tuned dopant profile |
| US9112495B1 (en) | 2013-03-15 | 2015-08-18 | Mie Fujitsu Semiconductor Limited | Integrated circuit device body bias circuits and methods |
| US9449967B1 (en) | 2013-03-15 | 2016-09-20 | Fujitsu Semiconductor Limited | Transistor array structure |
| US9478571B1 (en) | 2013-05-24 | 2016-10-25 | Mie Fujitsu Semiconductor Limited | Buried channel deeply depleted channel transistor |
| US8976575B1 (en) | 2013-08-29 | 2015-03-10 | Suvolta, Inc. | SRAM performance monitor |
| US9710006B2 (en) | 2014-07-25 | 2017-07-18 | Mie Fujitsu Semiconductor Limited | Power up body bias circuits and methods |
| US9319013B2 (en) | 2014-08-19 | 2016-04-19 | Mie Fujitsu Semiconductor Limited | Operational amplifier input offset correction with transistor threshold voltage adjustment |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04298022A (ja) * | 1991-03-27 | 1992-10-21 | Tonen Corp | 単結晶シリコン薄膜の製造方法 |
| JPH08139025A (ja) * | 1994-11-11 | 1996-05-31 | Osaka Gas Co Ltd | 結晶性シリコンの形成方法 |
| JP2002538070A (ja) * | 1999-03-04 | 2002-11-12 | ワッカー ジルトロニック ゲゼルシャフト フュア ハルプライターマテリアーリエン アクチエンゲゼルシャフト | エピタクシー珪素薄層を有する半導体ディスク及び製造法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4642227A (en) * | 1982-08-20 | 1987-02-10 | California Institute Of Technology | Reactor for producing large particles of materials from gases |
| US5316958A (en) | 1990-05-31 | 1994-05-31 | International Business Machines Corporation | Method of dopant enhancement in an epitaxial silicon layer by using germanium |
| US5227330A (en) | 1991-10-31 | 1993-07-13 | International Business Machines Corporation | Comprehensive process for low temperature SI epit axial growth |
| JP3341619B2 (ja) | 1997-03-04 | 2002-11-05 | 東京エレクトロン株式会社 | 成膜装置 |
| US6346732B1 (en) * | 1999-05-14 | 2002-02-12 | Kabushiki Kaisha Toshiba | Semiconductor device with oxide mediated epitaxial layer |
| US6184154B1 (en) * | 1999-10-13 | 2001-02-06 | Seh America, Inc. | Method of processing the backside of a wafer within an epitaxial reactor chamber |
| KR100373853B1 (ko) * | 2000-08-11 | 2003-02-26 | 삼성전자주식회사 | 반도체소자의 선택적 에피택시얼 성장 방법 |
| WO2002080245A1 (en) | 2001-03-30 | 2002-10-10 | Koninklijke Philips Electronics N.V. | Phosphorus dopant control in low-temperature si and sige epitaxy |
| JP2003068655A (ja) * | 2001-08-27 | 2003-03-07 | Hoya Corp | 化合物単結晶の製造方法 |
| US7166528B2 (en) * | 2003-10-10 | 2007-01-23 | Applied Materials, Inc. | Methods of selective deposition of heavily doped epitaxial SiGe |
| US7312128B2 (en) * | 2004-12-01 | 2007-12-25 | Applied Materials, Inc. | Selective epitaxy process with alternating gas supply |
-
2004
- 2004-03-25 WO PCT/IB2004/050333 patent/WO2004086472A1/en not_active Ceased
- 2004-03-25 US US10/550,853 patent/US7605060B2/en not_active Expired - Lifetime
- 2004-03-25 JP JP2006506768A patent/JP2006524429A/ja active Pending
- 2004-03-25 EP EP04723286A patent/EP1611602A1/en not_active Withdrawn
- 2004-03-25 KR KR1020057018197A patent/KR20050119662A/ko not_active Ceased
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04298022A (ja) * | 1991-03-27 | 1992-10-21 | Tonen Corp | 単結晶シリコン薄膜の製造方法 |
| JPH08139025A (ja) * | 1994-11-11 | 1996-05-31 | Osaka Gas Co Ltd | 結晶性シリコンの形成方法 |
| JP2002538070A (ja) * | 1999-03-04 | 2002-11-12 | ワッカー ジルトロニック ゲゼルシャフト フュア ハルプライターマテリアーリエン アクチエンゲゼルシャフト | エピタクシー珪素薄層を有する半導体ディスク及び製造法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050119662A (ko) | 2005-12-21 |
| EP1611602A1 (en) | 2006-01-04 |
| WO2004086472A1 (en) | 2004-10-07 |
| US20060205185A1 (en) | 2006-09-14 |
| US7605060B2 (en) | 2009-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006524429A (ja) | Ｎドープシリコン層のエピタキシャル成長のための方法 | |
| US7517775B2 (en) | Methods of selective deposition of heavily doped epitaxial SiGe | |
| JP4918043B2 (ja) | シリコンエピタキシャル膜形成方法 | |
| TWI442448B (zh) | 使用選擇性沉積製程製備ｍｏｓｆｅｔ元件的方法 | |
| US7776698B2 (en) | Selective formation of silicon carbon epitaxial layer | |
| US7572715B2 (en) | Selective epitaxy process with alternating gas supply | |
| US7598178B2 (en) | Carbon precursors for use during silicon epitaxial film formation | |
| JP5115970B2 (ja) | 選択エピタキシープロセス制御 | |
| US20090087967A1 (en) | Precursors and processes for low temperature selective epitaxial growth | |
| JPH0744189B2 (ja) | インサイチュ・ドープされたｎ型シリコン層の付着方法およびＮＰＮトランジスタ | |
| JP2009535859A (ja) | 炭素を混合したｓｉ膜を使用した極浅接合形成の方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20070326 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20071003 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20090121 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100223 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100713 |