[go: up one dir, main page]

JP2006351767A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2006351767A
JP2006351767A JP2005174922A JP2005174922A JP2006351767A JP 2006351767 A JP2006351767 A JP 2006351767A JP 2005174922 A JP2005174922 A JP 2005174922A JP 2005174922 A JP2005174922 A JP 2005174922A JP 2006351767 A JP2006351767 A JP 2006351767A
Authority
JP
Japan
Prior art keywords
pad electrode
opening
passivation film
semiconductor device
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005174922A
Other languages
English (en)
Other versions
JP5165190B2 (ja
Inventor
Yuichi Morita
祐一 森田
Shinzo Ishibe
眞三 石部
Takashi Noma
崇 野間
Hisao Otsuka
久夫 大塚
Yukihiro Takao
幸弘 高尾
Hiroshi Kanamori
寛 金森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2005174922A priority Critical patent/JP5165190B2/ja
Priority to TW095119561A priority patent/TWI300602B/zh
Priority to CNB200610091292XA priority patent/CN100527401C/zh
Priority to US11/451,633 priority patent/US7575994B2/en
Priority to SG200603995A priority patent/SG128598A1/en
Priority to EP06012323A priority patent/EP1734579A3/en
Priority to KR1020060053430A priority patent/KR100802267B1/ko
Publication of JP2006351767A publication Critical patent/JP2006351767A/ja
Application granted granted Critical
Publication of JP5165190B2 publication Critical patent/JP5165190B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】
信頼性の高いＢＧＡ型の半導体装置を提供する。
【解決手段】
半導体基板１上に形成されたパッド電極４と、前記パッド電極４の端部を被覆するとともに前記パッド電極４上に第１の開口部６を有する第１のパッシベーション膜５と、前記パッド電極４上に前記第１の開口部６を介して形成されたメッキ層７と、前記第１のパッシベーション膜５の端と前記メッキ層７との間の前記パッド電極４の露出部８を被覆し、さらに前記メッキ層７の端部を被覆するとともに前記メッキ層７上に第２の開口部１０を有する第２のパッシベーション膜９と、前記メッキ層７上に前記第２の開口部１０を介して形成された導電端子１１を有することを特徴とする。
【選択図】図５

Description

本発明は信頼性の高いＢＧＡ型の半導体装置及びその製造方法に関するものである。
近年、新たなパッケージ技術として、ＣＳＰ（Chip Size Package）が注目されている。ＣＳＰとは、半導体チップの外形寸法と略同サイズの外形寸法を有する小型パッケージをいう。
従来より、ＣＳＰの一種として、ＢＧＡ（Ball Grid Array）型の半導体装置が知られている。このＢＧＡ型の半導体装置には、半導体基板表面のパッド電極と電気的に接続されたボール状の導電端子が設けられている。
そして、このＢＧＡ型の半導体装置を電子機器に組み込む際には、各導電端子をプリント基板上の配線パターンに圧着することで、半導体チップとプリント基板上に搭載される外部回路とを電気的に接続している。
このようなＢＧＡ型の電子装置は、側部に突出したリードピンを有するＳＯＰ（Small Outline Package）やＱＦＰ（Quad Flat Package）等の他のＣＳＰ型の半導体装置に比べて、多数の導電端子を設けることが出来、しかも小型化できるという長所を有するため、例えば携帯電話機に搭載されるデジタルカメラのイメージセンサチップ等として幅広く用いられている。
以下、図面（図７〜図１０）を用いて上記した従来のＢＧＡ型の半導体装置について説明する。図７〜図１０はそれぞれ、工程順に示した断面図である。
まず、図７に示すように、シリコン（Ｓｉ）等から成る半導体基板１００の上にシリコン酸化膜１０１，層間絶縁膜１０２（ポリイミド系樹脂膜、ＰＳＧ膜など）を形成する。
そして、層間絶縁膜１０２上に金属層（アルミニウム層）を形成し、不図示のマスクを用いてエッチングすることにより、層間絶縁膜１０２上にパッド電極１０３を形成する。
次に、図８に示すように、パッド電極１０３を含む半導体基板１００の表面上にソルダーレジストなどからなるパッシベーション膜１０４を形成し、当該パッシベーション膜１０４に露光・現像を施すことでパッド電極１０３の所定の表面を露出させる開口部１０５を形成する。
次に、図９に示すように、電解メッキ法または無電解メッキ法により、開口部１０５から露出したパッド電極１０３の表面上にニッケル（Ｎｉ）及び金（Ａｕ）の積層構造から成るメッキ層１０６を形成する。
ここで、パッド電極１０３の各隅部ではメッキ層１０６で被覆されず、露出部１０７が残された状態となっている。この露出部１０７が生じる原因は様々あると考えられる。かかる原因の一例としては、パッシベーション膜１０４に、当該膜の反りを防止するため添加されたフィラー（添加剤）などの影響で、前記開口部１０５の形成時においてパッシベーション膜１０４の側壁（パターニング面）にその残渣が残りやすく、側壁が凸凹になることから、メッキ層１０６が密着しにくいということが考えられる。
なお、ここで、露出部１０７とはパッシベーション膜１０４とメッキ層１０６との間におけるパッド電極１０３が露出された部位をいうものとする。
次に、図１０に示すようにメッキ層１０６の所定領域上に、電解メッキ法により、ハンダボールを固着し導電端子１０８を形成する。
なお、ハンダをスクリーン印刷し、このハンダを熱処理でリフローさせることで、導電端子１０８（ハンダバンプ）を形成することもできる。
本発明に関連する技術文献としては、以下の特許文献が挙げられる。
特開２０００−２９９４０６号公報
しかしながら、上述した従来のＢＧＡ型の半導体装置では、露出部１０７を介して水，薬液，腐食性ガス，金属イオン等の腐食の原因となる物質が浸入し、パッド電極１０３が腐食して半導体装置の信頼性が低下するという問題があった。
本発明は上記課題に鑑みてなされたものであり、その主な特徴は以下のとおりである。すなわち、本発明の半導体装置は、半導体基板上に形成されたパッド電極と、前記パッド電極の端部を被覆するとともに前記パッド電極上に第１の開口部を有する第１のパッシベーション膜と、前記パッド電極上に前記第１の開口部を介して形成されたメッキ層と、前記第１のパッシベーション膜の端と前記メッキ層との間の前記パッド電極の露出部を被覆し、さらに前記メッキ層の端部を被覆するとともに前記メッキ層上に第２の開口部を有する第２のパッシベーション膜と、前記メッキ層上に前記第２の開口部を介して形成された導電端子を有することを特徴とする。
また、本発明に係る半導体装置の製造方法は、以下の特徴を有する。すなわち、本発明に係る半導体装置の製造方法は、半導体基板上に形成されたパッド電極の端部を被覆するとともに、前記パッド電極上に第１の開口部を有する第１のパッシベーション膜を形成する工程と、前記パッド電極上に前記第１の開口部を介してメッキ層を形成する工程と、前記第１のパッシベーション膜の端と前記メッキ層との間の前記パッド電極の露出部を被覆し、さらに前記メッキ層の端部を被覆するとともに前記メッキ層上に第２の開口部を有する第２のパッシベーション膜を形成する工程と、前記メッキ層上に前記第２の開口部を介して導電端子を形成する工程を備えることを特徴とする。
本発明に係る半導体装置及びその製造方法によれば、第１及び第２のパッシベーション膜を２回に分けて形成することでメッキ層の領域が拡張され、またパッド電極の露出部が第２のパッシベーション膜で被覆されるので、パッド電極の腐食を防止して、信頼性の高い半導体装置を提供することができる。
次に、本発明の実施形態について図面を参照しながら詳細に説明する。図１〜図５はそれぞれ、本発明の半導体装置においての工程順を示した断面図である。また、図６は本発明の半導体装置の平面図であり、図５は図６のＸ−Ｘ線に沿った断面図である。なお、半導体基板上にはＭＯＳトランジスタ、複数の配線、配線間を接続するプラグなどの素子や、シリコン酸化膜よりなる素子分離が適宜形成されているがその図示は省略している。
まず、図１に示すように、シリコン（Ｓｉ）等から成る半導体基板１の表面に絶縁膜２（例えば、熱酸化法またはＣＶＤ法によるシリコン酸化膜）を例えば、２μｍの膜厚に形成する。次に、塗布・コーティング法（スピン塗布法またはスプレーでのコーティング）により絶縁膜２の表面に層間絶縁膜３（ポリイミド系樹脂膜などの有機膜）を例えば、１０μｍの膜厚に形成する。
本実施形態では、耐圧確保の観点から層間絶縁膜３を形成しているが層間絶縁膜３を特に設けない構成としてもよい。なお、層間絶縁膜３はＣＶＤ法などによるシリコン酸化膜，シリコン窒化膜，ＰＳＧ膜，ＢＰＳＧ膜その他の絶縁膜であってもよい。
次に、ＣＶＤ法、スパッタリング法その他の成膜方法によりパッド電極４となるアルミニウム（Ａｌ）や銅（Ｃｕ）等の金属層を形成し、その後不図示のマスクを用いて当該金属層をエッチングし、層間絶縁膜３上にパッド電極４を例えば、１μｍの膜厚に形成する。
尚、パッド電極４は、半導体基板上の不図示の入力回路や出力回路と接続された外部接続用パッドである。また、本発明のパッド電極４では、従来のパッド電極１０３の外形サイズよりも１．１〜１．２倍大きいサイズに構成されている。もちろん、パッド電極４の外形サイズは、チップサイズの許す範囲内で大きくすることができる。
次に、図２に示すように、層間絶縁膜３の表面及びパッド電極４の端部を被覆し、パッド電極４上に開口部６を有する第１のパッシベーション膜５を例えば１０μｍの厚みで形成する。この第１のパッシベーション膜５を形成するには、塗布・コーティング法によりポリイミド系樹脂膜、ソルダーレジスト膜などの有機系材料を層間絶縁膜３及びパッド電極４表面に塗布し、熱処理（プリベーク）を施す。なお、膜の反りを防止する観点から、フィラー（添加剤）を第１のパッシベーション膜５に添加してもよい。
次に、塗布された有機系材料を露光・現像してパッド電極４の所定の表面を露出させる前記開口部６を形成し、その後これに熱処理（ポストベーク）を施す。この第１のパッシベーション膜５及び後述する第２のパッシベーション膜９は、半導体基板１の表面を安定化し、腐食等から保護する保護膜として機能するものである。
次に、前記第１のパッシベーション膜５をマスクとして用い、図３に示すように、電解メッキ法または無電解メッキ法により、開口部６から露出したパッド電極４の表面上に主としてニッケルで構成されたニッケル（Ｎｉ）層と、主として金で構成された金（Ａｕ）層をこの順に積層したメッキ層７（下層＝ニッケル層，上層＝金層）を形成する。ここで、パッド電極４の各隅部ではメッキ層７で被覆されず、露出部８が残された状態となっている。
次に、図４に示すように、半導体基板１の表面に、塗布・コーティング法によりポリイミド系樹脂膜、ソルダーレジスト膜などの有機系材料から成る第２のパッシベーション膜９（リペアパッシベーション膜）を例えば１０μｍの厚みで形成する。この第２のパッシベーション膜９は露出部８を被覆し、さらにメッキ層７の端部を被覆するとともにメッキ層７上に開口部１０を有している。
この第２のパッシベーション膜９を形成するには、第１のパッシベーション膜５を形成する手法と同様に、塗布・コーティング法によりポリイミド系樹脂膜、ソルダーレジスト膜などの有機系材料を第１のパッシベーション膜５及びメッキ層７表面に塗布し、熱処理（プリベーク）を施す。次に、塗布された有機系材料を露光・現像してメッキ層７の所定の表面を露出させる開口部１０を形成し、その後これに熱処理（ポストベーク）を施す。
次に、図５、６に示すように、前記開口部１０を介してメッキ層７の所定領域上に、メッキ層７をメッキ電極として用いた電解メッキ法により、ハンダボールを固着し導電端子１１を形成する。
導電端子１１をハンダボールで構成する場合には、導電端子１１を容易に形成することができるという利点がある。導電端子１１の高さの一例としては１００μｍである。
なお、ハンダをスクリーン印刷し、このハンダを熱処理でリフローさせることで、同様の導電端子１１（ハンダバンプ）を形成することもできる。導電端子１１をハンダバンプで構成する場合には、微細な形状の端子をより高い精度で形成することができるという利点がある。また、導電端子１１は、金を材料としたものであってもよくその材料は特に限定されない。
以上の構成によれば、パッシベーション膜を２回に分けて形成しているため、メッキ層７は従来よりも拡張された領域に形成され、そのメッキ層７の端部は第２のパッシベーション膜９により被覆される。また、パッド電極４の露出部８についても第２のパッシベーション膜９によって被覆される。したがって、パッド電極４の腐食が防止され、半導体装置の信頼性を向上することができる。
更に、メッキ層７が従来よりも拡張された領域に形成されているため、第２のパッシベーション膜９と導電端子１１との間に隙間が生じていても、その隙間からパッド電極４の露出部８までの距離も長くなるため、腐食に対して強くなる。
なお、既述のとおり、露出部８が生じる原因は様々ある（フィラーの影響や第１のパッシベーション膜５とメッキ層７の密着性など）と考えられるが、本発明はかかる原因に限定されることはなく、結果として露出部８が生じる半導体装置及びその製造方法に広く適用できるものである。
本発明の半導体装置及びその製造方法を説明する断面図である。 本発明の半導体装置及びその製造方法を説明する断面図である。 本発明の半導体装置及びその製造方法を説明する断面図である。 本発明の半導体装置及びその製造方法を説明する断面図である。 本発明の半導体装置及びその製造方法を説明する断面図である。 本発明の半導体装置及びその製造方法を説明する平面図である。 従来の半導体装置及びその製造方法を説明する断面図である。 従来の半導体装置及びその製造方法を説明する断面図である。 従来の半導体装置及びその製造方法を説明する断面図である。 従来の半導体装置及びその製造方法を説明する断面図である。
符号の説明
１ 半導体基板 ２ 絶縁膜 ３ 層間絶縁膜
４ パッド電極 ５ 第１のパッシベーション膜 ６ 開口部
７ メッキ層 ８ 露出部 ９ 第２のパッシベーション膜
１０ 開口部 １１ 導電端子
１００ 半導体基板 １０１ シリコン酸化膜 １０２ 層間絶縁膜
１０３ パッド電極 １０４ パッシベーション膜 １０５ 開口部
１０６ メッキ層 １０７ 露出部 １０８ 導電端子

Claims (6)

  1. 半導体基板上に形成されたパッド電極と、
    前記パッド電極の端部を被覆するとともに前記パッド電極上に第１の開口部を有する第１のパッシベーション膜と、
    前記パッド電極上に前記第１の開口部を介して形成されたメッキ層と、
    前記第１のパッシベーション膜の端部と前記メッキ層との間の前記パッド電極の露出部を被覆し、さらに前記メッキ層の端部を被覆するとともに前記メッキ層上に第２の開口部を有する第２のパッシベーション膜と、
    前記メッキ層上に前記第２の開口部を介して形成された導電端子と、を有することを特徴とする半導体装置。
  2. 前記第１及び第２のパッシベーション膜は、有機材料から成ることを特徴とする請求項１に記載の半導体装置。
  3. 前記メッキ層はニッケル層及び金層の積層構造から成ることを特徴とする請求項１、２のいずれかに記載の半導体装置。
  4. 半導体基板上に形成されたパッド電極の端部を被覆するとともに、前記パッド電極上に第１の開口部を有する第１のパッシベーション膜を形成する工程と、
    前記パッド電極上に前記第１の開口部を介してメッキ層を形成する工程と、
    前記第１のパッシベーション膜の端部と前記メッキ層との間の前記パッド電極の露出部を被覆し、さらに前記メッキ層の端部を被覆するとともに前記メッキ層上に第２の開口部を有する第２のパッシベーション膜を形成する工程と、
    前記メッキ層上に前記第２の開口部を介して導電端子を形成する工程と、
    を備えることを特徴とする半導体装置の製造方法。
  5. 前記第１及び第２のパッシベーション膜は、有機材料から成ることを特徴とする請求項４に記載の半導体装置の製造方法。
  6. 前記メッキ層を形成する工程は、電解メッキ法または無電解メッキ法によりニッケル層を形成する工程と、
    前記ニッケル層の表面に、電解メッキ法または無電解メッキ法により金層を形成する工程を含むことを特徴とする請求項４、５のいずれかに記載の半導体装置の製造方法。
JP2005174922A 2005-06-15 2005-06-15 半導体装置及びその製造方法 Expired - Lifetime JP5165190B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2005174922A JP5165190B2 (ja) 2005-06-15 2005-06-15 半導体装置及びその製造方法
TW095119561A TWI300602B (en) 2005-06-15 2006-06-02 Semiconductor devcie and method for manufacturing same
CNB200610091292XA CN100527401C (zh) 2005-06-15 2006-06-08 半导体装置及其制造方法
SG200603995A SG128598A1 (en) 2005-06-15 2006-06-13 Semiconductor device and manufacturing method of the same
US11/451,633 US7575994B2 (en) 2005-06-15 2006-06-13 Semiconductor device and manufacturing method of the same
EP06012323A EP1734579A3 (en) 2005-06-15 2006-06-14 Semiconductor device and manufacturing method of the same
KR1020060053430A KR100802267B1 (ko) 2005-06-15 2006-06-14 Bga형 반도체 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005174922A JP5165190B2 (ja) 2005-06-15 2005-06-15 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2006351767A true JP2006351767A (ja) 2006-12-28
JP5165190B2 JP5165190B2 (ja) 2013-03-21

Family

ID=37013668

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005174922A Expired - Lifetime JP5165190B2 (ja) 2005-06-15 2005-06-15 半導体装置及びその製造方法

Country Status (7)

Country Link
US (1) US7575994B2 (ja)
EP (1) EP1734579A3 (ja)
JP (1) JP5165190B2 (ja)
KR (1) KR100802267B1 (ja)
CN (1) CN100527401C (ja)
SG (1) SG128598A1 (ja)
TW (1) TWI300602B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012049954A1 (ja) * 2010-10-12 2012-04-19 株式会社安川電機 電子装置及び電子部品

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5355504B2 (ja) * 2009-07-30 2013-11-27 株式会社東芝 半導体装置の製造方法および半導体装置
US8492892B2 (en) * 2010-12-08 2013-07-23 International Business Machines Corporation Solder bump connections
TWI415237B (zh) * 2011-08-15 2013-11-11 Chipbond Technology Corp 具有彈性凸塊之基板結構及其製造方法
JP7219146B2 (ja) * 2019-04-17 2023-02-07 Koa株式会社 硫化検出センサの製造方法
JP7226186B2 (ja) * 2019-08-23 2023-02-21 三菱電機株式会社 半導体装置
US11207744B2 (en) * 2019-10-25 2021-12-28 Micron Technology, Inc. Two-step solder-mask-defined design

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59100559A (ja) * 1982-11-30 1984-06-09 Mitsubishi Electric Corp 半導体装置
JPS6180836A (ja) * 1984-09-28 1986-04-24 Hitachi Ltd 多層配線を有する半導体装置
JPS63250142A (ja) * 1987-04-06 1988-10-18 Nec Corp 半導体装置
JPH01109747A (ja) * 1987-10-22 1989-04-26 Mitsubishi Electric Corp 半導体装置
JP2003332371A (ja) * 2002-05-17 2003-11-21 Tamura Seisakusho Co Ltd 突起電極の形成方法およびその装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5739560A (en) 1980-08-22 1982-03-04 Citizen Watch Co Ltd Mounting method for semiconductor element
JP3057130B2 (ja) 1993-02-18 2000-06-26 三菱電機株式会社 樹脂封止型半導体パッケージおよびその製造方法
JPH0946027A (ja) 1995-07-26 1997-02-14 Matsushita Electric Works Ltd プリント配線板のレジスト印刷方法
JP3409598B2 (ja) * 1996-08-29 2003-05-26 ソニー株式会社 半導体装置の製造方法
EP0831528A3 (en) * 1996-09-10 1999-12-22 Hitachi Chemical Company, Ltd. Multilayer wiring board for mounting semiconductor device and method of producing the same
US5923115A (en) * 1996-11-22 1999-07-13 Acuson Corporation Low mass in the acoustic path flexible circuit interconnect and method of manufacture thereof
US5946590A (en) 1996-12-10 1999-08-31 Citizen Watch Co., Ltd. Method for making bumps
US6656828B1 (en) * 1999-01-22 2003-12-02 Hitachi, Ltd. Method of forming bump electrodes
JP2000299406A (ja) 1999-04-15 2000-10-24 Sanyo Electric Co Ltd 半導体装置
US6683583B2 (en) * 2000-02-11 2004-01-27 3M Innovative Properties Company Flexible electrode antenna
JP3596864B2 (ja) * 2000-05-25 2004-12-02 シャープ株式会社 半導体装置
JP3842548B2 (ja) * 2000-12-12 2006-11-08 富士通株式会社 半導体装置の製造方法及び半導体装置
US6762470B2 (en) * 2001-11-30 2004-07-13 Stmicroelectronics, Inc. Fingerprint sensor having a portion of the fluorocarbon polymer physical interface layer amorphized
JP3949505B2 (ja) * 2002-04-26 2007-07-25 シャープ株式会社 接続端子及びその製造方法並びに半導体装置及びその製造方法
US7232207B2 (en) * 2002-12-27 2007-06-19 Konica Minolta Holdings, Inc. Ink jet head
US7180185B2 (en) 2003-06-13 2007-02-20 Oki Electric Industry Co., Ltd Semiconductor device with connections for bump electrodes
US7112524B2 (en) * 2003-09-29 2006-09-26 Phoenix Precision Technology Corporation Substrate for pre-soldering material and fabrication method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59100559A (ja) * 1982-11-30 1984-06-09 Mitsubishi Electric Corp 半導体装置
JPS6180836A (ja) * 1984-09-28 1986-04-24 Hitachi Ltd 多層配線を有する半導体装置
JPS63250142A (ja) * 1987-04-06 1988-10-18 Nec Corp 半導体装置
JPH01109747A (ja) * 1987-10-22 1989-04-26 Mitsubishi Electric Corp 半導体装置
JP2003332371A (ja) * 2002-05-17 2003-11-21 Tamura Seisakusho Co Ltd 突起電極の形成方法およびその装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012049954A1 (ja) * 2010-10-12 2012-04-19 株式会社安川電機 電子装置及び電子部品

Also Published As

Publication number Publication date
JP5165190B2 (ja) 2013-03-21
TW200644138A (en) 2006-12-16
US20070001302A1 (en) 2007-01-04
KR100802267B1 (ko) 2008-02-11
US7575994B2 (en) 2009-08-18
TWI300602B (en) 2008-09-01
KR20060131647A (ko) 2006-12-20
CN100527401C (zh) 2009-08-12
SG128598A1 (en) 2007-01-30
EP1734579A2 (en) 2006-12-20
CN1881572A (zh) 2006-12-20
EP1734579A3 (en) 2008-09-03

Similar Documents

Publication Publication Date Title
US8288875B2 (en) Method of manufacturing a semiconductor package and semiconductor package having an electrode pad with a small pitch
US6528881B1 (en) Semiconductor device utilizing a side wall to prevent deterioration between electrode pad and barrier layer
KR20080042012A (ko) 소자 탑재용 기판, 그 제조 방법, 반도체 모듈 및 휴대기기
JP4775007B2 (ja) 半導体装置及びその製造方法
US20080185671A1 (en) Sensor semiconductor package and fabrication
JPWO2011111308A1 (ja) 半導体装置の製造方法及び半導体装置
US9761555B2 (en) Passive component structure and manufacturing method thereof
JP5165190B2 (ja) 半導体装置及びその製造方法
US20180138140A1 (en) Method of fabricating substrate structure
JP4322189B2 (ja) 半導体装置
JP2006351766A (ja) 半導体装置及びその製造方法
JP4061506B2 (ja) 半導体装置の製造方法
US20020185743A1 (en) Wafer level chip-scale package and a method for manufacturing
JP5036217B2 (ja) 半導体装置及びその製造方法
KR20100002870A (ko) 반도체 패키지의 제조 방법
JP2006303036A (ja) 半導体装置
JPH11233669A (ja) 半導体装置の製造方法
JP5022963B2 (ja) 突起電極の構造、素子搭載用基板およびその製造方法、半導体モジュール、ならびに携帯機器
JP5970277B2 (ja) 半導体装置
CN100416810C (zh) 半导体元件及其制造方法
JP2007258354A (ja) 半導体装置の製造方法
JP2011035353A (ja) 半導体装置およびその製造方法
JP2007115984A (ja) 半導体装置およびその製造方法
JP2010050385A (ja) 半導体装置
JP2006344850A (ja) 電子部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080530

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110223

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110526

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110526

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111213

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20111221

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20120302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121030

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121219

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151228

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5165190

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151228

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151228

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term