[go: up one dir, main page]

JP2006120667A - プリント基板の製造方法およびプリント基板 - Google Patents

プリント基板の製造方法およびプリント基板 Download PDF

Info

Publication number
JP2006120667A
JP2006120667A JP2004303736A JP2004303736A JP2006120667A JP 2006120667 A JP2006120667 A JP 2006120667A JP 2004303736 A JP2004303736 A JP 2004303736A JP 2004303736 A JP2004303736 A JP 2004303736A JP 2006120667 A JP2006120667 A JP 2006120667A
Authority
JP
Japan
Prior art keywords
plating
layer
conductor
conductor layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004303736A
Other languages
English (en)
Other versions
JP4599132B2 (ja
Inventor
Takashi Nakagawa
隆 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2004303736A priority Critical patent/JP4599132B2/ja
Priority to US11/028,040 priority patent/US7458149B2/en
Priority to KR1020050007606A priority patent/KR100674458B1/ko
Publication of JP2006120667A publication Critical patent/JP2006120667A/ja
Priority to US12/289,532 priority patent/US20090065239A1/en
Application granted granted Critical
Publication of JP4599132B2 publication Critical patent/JP4599132B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F25REFRIGERATION OR COOLING; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS; MANUFACTURE OR STORAGE OF ICE; LIQUEFACTION SOLIDIFICATION OF GASES
    • F25BREFRIGERATION MACHINES, PLANTS OR SYSTEMS; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS
    • F25B39/00Evaporators; Condensers
    • F25B39/02Evaporators
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02Electroplating of selected surface areas
    • C25D5/022Electroplating of selected surface areas using masking means
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F25REFRIGERATION OR COOLING; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS; MANUFACTURE OR STORAGE OF ICE; LIQUEFACTION SOLIDIFICATION OF GASES
    • F25BREFRIGERATION MACHINES, PLANTS OR SYSTEMS; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS
    • F25B41/00Fluid-circulation arrangements
    • F25B41/30Expansion means; Dispositions thereof
    • F25B41/37Capillary tubes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/241Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H05K3/242Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/243Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F25REFRIGERATION OR COOLING; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS; MANUFACTURE OR STORAGE OF ICE; LIQUEFACTION SOLIDIFICATION OF GASES
    • F25BREFRIGERATION MACHINES, PLANTS OR SYSTEMS; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS
    • F25B2500/00Problems to be solved
    • F25B2500/12Sound
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F25REFRIGERATION OR COOLING; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS; MANUFACTURE OR STORAGE OF ICE; LIQUEFACTION SOLIDIFICATION OF GASES
    • F25BREFRIGERATION MACHINES, PLANTS OR SYSTEMS; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS
    • F25B2500/00Problems to be solved
    • F25B2500/13Vibrations
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/117Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0562Details of resist
    • H05K2203/0597Resist applied over the edges or sides of conductors, e.g. for protection during etching or plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0723Electroplating, e.g. finish plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1476Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Thermal Sciences (AREA)
  • General Engineering & Computer Science (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

【課題】 基板上に高密度に配線パターンを形成することができ、信頼性の高いプリント基板として提供する。
【解決手段】 基板10にめっき給電層として用いる導体層12を形成する工程と、前記導体層12の表面に所定の配線パターンを形成する第1のマスクパターンを形成し、前記導体層12をめっき給電層とする電解めっきを施して前記導体層上に導体部16aを形成した後、前記第1のマスクパターンを除去する工程と、前記導体層上に導体部が形成された基板上に、前記導体部16の所要部位を露出させた第2のマスクパターン32を形成し、前記導体層12をめっき給電層とする電解めっきにより前記導体部12の露出部に保護めっきを施した後、前記第2のマスクパターン32を除去する工程を備える。
【選択図】 図3

Description

本発明はプリント基板の製造方法およびプリント基板に関し、より詳細には、プリント基板に形成される配線パターンの表面処理として金めっき等の保護めっきが施されるプリント基板の製造方法およびプリント基板に関する。
プリント基板において配線パターンを形成する方法としてはサブトラクト法が多く利用されてきた。しかし、プリント基板においても配線パターンが微細化される傾向にあることから、より微細に配線パターンを形成することができるセミアディティブ法を利用してプリント基板が製造されるようになってきた(特許文献1、2参照)。
図10は、セミアディティブ法によって配線パターンを形成する方法を示す。セミアディティブ法では、基板10の表面の全面に無電解銅めっき等によって薄く導体層12を形成し(図10(a))、この導体層12の表面に、フォトリソグラフィー法により配線パターンとなる部位のみを露出させるようにレジスト14をパターニングする(図10(b))。次いで、導体層12をめっき給電層とする電解銅めっきを施して配線パターンの導体部となる銅めっき層16を形成し、続いて電解めっきにより銅めっき層16の表面にニッケルめっき層18と金めっき層20を形成する(図10(c))。次に、レジスト14を除去し(図10(d))、基板10上で導体層12が露出している部位を化学的にエッチングして除去することにより、配線パターン22を形成する(図10(e))。
特開2003−188496号公報 特開2002−26172号公報
セミアディティブ法は、きわめて薄く形成された導体層上に、形成すべき配線パターンにしたがってレジストをパターニングし、電解めっきによって配線パターンとなる導体部を形成する方法によるから、所定の厚さに形成した導体層をエッチングして配線パターンを形成するサブトラクト法とくらべて配線パターンを微細に形成することができる。しかしながら、セミアディティブ法によって配線パターン22を形成した場合は、図10(e)に示すように、配線パターン22の側面に銅めっき層16が露出するから、電解めっきによって形成した配線パターン22をそのまま露出させることができず、ソルダーレジスト等の保護膜によって配線パターン22の側面を被覆するようにしなければならない。
本発明は、電解めっき用のバスバーを形成したりすることなく、高密度に配線パターンを形成することができ、基板上に露出させる配線パターンについては配線パターンの側面を含めて金めっき等の保護めっきにより被覆され、信頼性の高いプリント基板として提供することができるプリント基板の製造方法を提供するにある。
上記目的を達成するため、本発明は以下の構成を備える。
すなわち、プリント基板の製造方法において、
基板にめっき給電層として用いる導体層を形成する工程と、前記導体層の表面に所定の配線パターンを形成する第1のマスクパターンを形成し、前記導体層をめっき給電層とする電解めっきを施して前記導体層上に導体部を形成した後、前記第1のマスクパターンを除去する工程と、前記導体層上に導体部が形成された基板上に、前記導体部の所要部位を露出させた第2のマスクパターンを形成し、前記導体層をめっき給電層とする電解めっきにより前記導体部の露出部に保護めっきを施した後、前記第2のマスクパターンを除去する工程と、前記基板上に露出する前記導体層の部位を除去することにより基板上に配線パターンを形成し、前記保護めっきが施された部位を除いて、基板上に形成された配線パターンを保護膜により被覆する工程とを備えていることを特徴とする。
なお、第1、第2のマスクパターンを形成する方法としては、ドライフィルムを使用する方法、感光性レジストを使用する方法等、種々の方法が利用できる。また、保護めっきとしては、電解ニッケルめっき、電解金めっき等の所要のめっきを施すことができる。
また、前記導体部の所要部位を露出させるように第2のマスクパターンを形成する際に、前記導体部の上面および側面を露出させるように第2のマスクパターンを形成し、次いで、前記基板上に露出する導体層の部位を除去した後、前記導体層をめっき給電層とする電解めっきにより前記導体部と該導体部の下地となる導体層の外面に保護めっきを施すことを特徴とする。導体部の上面と側面を露出させた状態で導体層の露出部分を除去した後、保護めっきを施すことによって、導体部と導体層の側面を含めた外面に保護めっきを被着することができる。
また、前記基板上に露出する導体層の部位を除去する際に、化学的エッチングを利用して前記導体層の露出する部位を選択的にエッチングすることにより、容易に導体層の露出部分を除去することができる。
また、前記導体層をめっき給電層とする電解めっきとして、電解銅めっきを施すことにより、導体部として銅めっき層を形成することが有効である。
また、基板の表面に形成される配線パターンの露出面に、表面処理として保護めっきが施されたプリント基板において、前記配線パターンの一部が、配線パターンを構成する導体部の上面および側面を基板上に露出して形成され、前記導体部の露出部分の、上面および側面を含む全面が保護めっきによって被覆されていることを特徴とする。
また、前記配線パターンの導体部が銅からなり、前記保護めっきが内層に設けられたニッケルめっきと外層に設けられた金めっきとの2層構造からなることを特徴とする。
本発明に係るプリント基板の製造方法によれば、第1のマスクパターンと第2のマスクパターンを利用し、電解めっきにより配線パターンの導体部を形成し、また保護めっきを施すことによって、基板上に形成される配線パターンの導体部が外部に露出することを防止し、配線パターンの導体部が腐蝕したりすることを防止して信頼性の高いプリント基板を製造することができる。また、本発明に係るプリント基板によれば、基板上で露出する配線パターンの外面が保護めっきによって被覆されることにより、配線パターンの腐蝕を防止し信頼性の高い製品として提供される。
図1〜9は、本発明に係るプリント基板の製造方法を示す説明図である。以下、製造工程順に説明する。
図1は、基板10の表面に導体層12を形成し、導体層12の表面に感光性のドライフィルム30をラミネートし、ドライフィルム30を露光および現像した状態を示す。
なお、導体層12は、電解めっきによって配線パターンを形成する際のめっき給電層となるもので、無電解銅めっきあるいはスパッタリングによって形成することができる。この導体層12は、後工程で不要部分を化学的にエッチングして除去するから、エッチングによって容易に除去できるように、通電が可能な条件で十分に薄く(1μm程度以下)形成する。
ドライフィルム30に対しては、基板10上に形成する配線パターンにしたがって露光および現像し、配線パターンを形成する部位については底面に前記導体層12が露出する凹溝30a、30bを形成する。図1は、第1のマスクパターンとして、ドライフィルム30をパターニングした説明的に示したもので、30aは配線パターンのうちの引き回し線部分、30bは基板10上に形成する配線パターンで独立した島状に形成される部分に対応して形成された凹溝である。
次に、導体層12をめっき給電層とする電解銅めっきを施し、凹溝30a、30b内に銅めっき層16a、16bを盛り上げるように形成する。図2は、凹溝30a、30bに銅めっき層16a、16bを形成した後、ドライフィルム30を剥離して除去した状態を示す。ドライフィルム30を除去したことによって、導体層12の表面上に肉厚に形成された銅めっき層16a、16bが所定のパターンに形成される。
従来のセミアディティブ法では、銅めっき層を形成した後、金めっき等の保護めっきを施すが、本実施形態では銅めっき層16a、16bのみを形成する。
次に、図3に示すように、基板10の銅めっき層16a、16bが形成された面に新たに別のドライフィルム32をラミネートし、ドライフィルム32を露光および現像する。図3は、第2のマスクパターンとしてドライフィルム32をパターニングした状態を示す。32aはドライフィルム32で引き回し線部分の銅めっき層16aを部分的に露出させるようにエッチングして下地の導体層12を露出させた領域であり、32bは銅めっき層16bの表面を露出させた領域である。ドライフィルム32についても、任意に露光および現像して所定のパターンで基板10の表面を被覆することができる。
次いで、基板10に化学的エッチングを施して、図3に示す状態で基板10上に露出している導体層12の部位を除去する。図4が、基板10上で露出する導体層12が除去された状態を示す。
化学的エッチングによる場合は導体層12をエッチングする際に、基板10上で露出している銅めっき層16a、16bの部分も化学的に侵される可能性はあるが、銅めっき層16a、16bにくらべて導体層12の厚さははるかに薄いから、導体層12をエッチングして除去する際に銅めっき層16a、16bは殆ど影響を受けることがない。このエッチング操作により、銅めっき層16bを除いてドライフィルム32によって被覆されている領域の導体層12と、領域32aでは銅めっき層16aが形成されている下地部分の導体層12が基板10上に残る。
次に、導体層12をめっき給電層として銅めっき層16a、16bの保護めっきとして電解ニッケルめっきと電解金めっきを施す。図5が電解ニッケルめっきと電解金めっきを施した状態で、銅めっき層16a、16bの表面に保護めっき34a、34bが被着された状態を示す。
この保護めっき34a、34bを施す工程では、銅めっき層16a、16bでドライフィルム32によって被覆されておらず、外部に露出している部位に保護めっき34a、34bが被着する。銅めっき層16a、16bを形成した部位については、導体層12が下地層として残っているから、電解めっきによって銅めっき層16a、16bの露出部分に保護めっき34a、34bを施すことができる。
図9に、銅めっき層16aに保護めっき34aを施した状態を、銅めっき層16aの断面方向から見た状態で示す。電解ニッケルめっきと電解金めっきをこの順に施すことにより、内層のニッケルめっき層35と外層の金めっき層36からなる2層構造の保護めっき34aが、銅めっき層16aおよび導体層12の側面および上面を包囲するように設けられている。
銅めっき層16aの先端面も、ニッケルめっき層35と金めっき層36とによって被覆され、図4に示す銅めっき層16aで外部に露出している部位は保護めっき34aによって完全に被覆された状態になる。
次に、基板10に被着しているドライフィルム32を剥離して除去する(図6)。ドライフィルム32を除去することにより、基板10上に導体層12が露出しする。島状に形成された銅めっき層16bでは、導体層12上に銅めっき層16bが形成され、銅めっき層16bの上面上に保護めっき34bが被着する。
次に、基板10上に露出する導体層12を化学的にエッチングして除去する(図7)。導体層12は銅めっき層16a、16bにくらべてはるかに薄いから、導体層12をエッチングして除去する操作によって、銅めっき層16a、16bおよび保護めっき34a、34bには影響を与えずに、基板10上で露出する部位の導体層12が選択的に除去される。
こうして、基板10上に独立したパターンで配線パターン40、42が形成される。配線パターン40は引き回し線として形成されたもの、配線パターン42は独立した島状に形成されたものである。
図8は基板10上に形成された配線パターン40、42を保護膜としてのソルダーレジスト38により被覆して最終的にプリント基板50を製造した状態を示す。感光性のソルダーレジスト38を使用し、ソルダーレジスト38を所定のパターンで露光および現像することにより、所定領域を露出させるようにして基板10の表面をソルダーレジスト38によって被覆することができる。
図示例では、ソルダーレジスト38は配線パターン40の端部の保護めっき34aが被着された部位と、配線パターン42の保護めっき34bが被着された領域内を露出させ、他の配線パターン40、42の部位を被覆するように設けている。これによって、プリント基板50で外部に露出する部位は保護めっき34a、34bが被着された部位のみとなる。
図8に示すプリント基板50では、基板10上でソルダーレジスト38によって被覆されていない領域に配置される配線パターン20は、配線パターン40の導体部となる銅めっき層16aと銅めっき層16aの下地層である導体層12の側面を含む外面全体が保護めっき34aによって完全に被覆されているから配線パターン40の露出部が腐蝕したりすることがなく、信頼性の高いプリント基板として提供することが可能になる。本実施形態の構成は、たとえば、プリント配線基板で接続電極を基板上で露出させるタイプの製品に有効に利用できる。
また、本実施形態のプリント基板の製造方法は、セミアディティブ法と同様に、基板10上に薄く導体層12を形成して配線パターン40、42を形成する方法によっているから、サブトラクト法にくらべて配線パターン40、42を微細に形成することが可能になる。
また、セミアディティブ法によることで、独立した島状に配線パターンを形成する場合でも、電解めっき用のバスバーを配置する必要がなく、この点においても配線パターンの高密度配置が可能になる。
本発明に係るプリント基板の製造方法を示す説明図である。 基板上に銅めっき層を形成した状態を示す説明図である。 基板にドライフィルムを被着し、露光および現像した状態を示す説明図である。 導体層をエッチングした状態を示す説明図である。 保護めっきを施した状態を示す説明図である。 ドライフィルムを除去した状態を示す説明図である。 導体層をエッチングした状態を示す説明図である。 保護膜を設けた状態を示す説明図である。 配線パターンに設けた保護めっきの構成を示す断面図である。 セミアディティブ法による配線パターンの形成方法を示す説明図である。
符号の説明
10 基板
12 導体層
14 レジスト
16、16a、16b 銅めっき層
18 ニッケルめっき層
20 金めっき層
22 配線パターン
30、32 ドライフィルム
30a、30b 凹溝
34a、34b 保護めっき
35 ニッケルめっき層
36 金めっき層
38 ソルダーレジスト
40、42 配線パターン
50 プリント基板

Claims (6)

  1. 基板にめっき給電層として用いる導体層を形成する工程と、
    前記導体層の表面に所定の配線パターンを形成する第1のマスクパターンを形成し、前記導体層をめっき給電層とする電解めっきを施して前記導体層上に導体部を形成した後、前記第1のマスクパターンを除去する工程と、
    前記導体層上に導体部が形成された基板上に、前記導体部の所要部位を露出させた第2のマスクパターンを形成し、前記導体層をめっき給電層とする電解めっきにより前記導体部の露出部に保護めっきを施した後、前記第2のマスクパターンを除去する工程と、
    前記基板上に露出する前記導体層の部位を除去することにより基板上に配線パターンを形成し、前記保護めっきが施された部位を除いて、基板上に形成された配線パターンを保護膜により被覆する工程とを備えていることを特徴とするプリント基板の製造方法。
  2. 前記導体部の所要部位を露出させるように第2のマスクパターンを形成する際に、前記導体部の上面および側面を露出させるように第2のマスクパターンを形成し、次いで、前記基板上に露出する導体層の部位を除去した後、前記導体層をめっき給電層とする電解めっきにより前記導体部と該導体部の下地となる導体層の外面に保護めっきを施すことを特徴とする請求項1記載のプリント基板の製造方法。
  3. 前記基板上に露出する導体層の部位を除去する際に、化学的エッチングを利用して前記導体層の露出する部位を選択的にエッチングすることを特徴とする請求項1または2記載のプリント基板の製造方法。
  4. 前記導体層をめっき給電層とする電解めっきとして、電解銅めっきを施すことにより、導体部として銅めっき層を形成することを特徴とする請求項1〜3のいずれか一項記載のプリント基板の製造方法。
  5. 基板の表面に形成される配線パターンの露出面に、表面処理として保護めっきが施されたプリント基板において、
    前記配線パターンの一部が、配線パターンを構成する導体部の上面および側面を基板上に露出して形成され、前記導体部の露出部分の、上面および側面を含む全面が保護めっきによって被覆されていることを特徴とするプリント基板。
  6. 前記配線パターンの導体部が銅からなり、前記保護めっきが内層に設けられたニッケルめっきと外層に設けられた金めっきとの2層構造からなることを特徴とする請求項5記載のプリント基板。
JP2004303736A 2004-10-19 2004-10-19 プリント基板の製造方法およびプリント基板 Expired - Fee Related JP4599132B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004303736A JP4599132B2 (ja) 2004-10-19 2004-10-19 プリント基板の製造方法およびプリント基板
US11/028,040 US7458149B2 (en) 2004-10-19 2005-01-04 Printed circuit board and method of manufacturing the same
KR1020050007606A KR100674458B1 (ko) 2004-10-19 2005-01-27 프린트 기판 제조 방법 및 프린트 기판
US12/289,532 US20090065239A1 (en) 2004-10-19 2008-10-29 Printed circuit board and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004303736A JP4599132B2 (ja) 2004-10-19 2004-10-19 プリント基板の製造方法およびプリント基板

Publications (2)

Publication Number Publication Date
JP2006120667A true JP2006120667A (ja) 2006-05-11
JP4599132B2 JP4599132B2 (ja) 2010-12-15

Family

ID=36179581

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004303736A Expired - Fee Related JP4599132B2 (ja) 2004-10-19 2004-10-19 プリント基板の製造方法およびプリント基板

Country Status (3)

Country Link
US (2) US7458149B2 (ja)
JP (1) JP4599132B2 (ja)
KR (1) KR100674458B1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104135826A (zh) * 2014-07-14 2014-11-05 中国航天科技集团公司第九研究院第七七一研究所 一种在印制板电镀厚金的方法
JP2018037447A (ja) * 2016-08-29 2018-03-08 日本特殊陶業株式会社 セラミックス配線基板の製造方法
JP7175166B2 (ja) 2018-11-16 2022-11-18 信越ポリマー株式会社 配線シート及びその製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7919834B2 (en) * 2007-12-04 2011-04-05 International Business Machines Corporation Edge seal for thru-silicon-via technology
DE102008024451A1 (de) * 2008-05-20 2009-11-26 Leonhard Kurz Stiftung & Co. Kg Elektrisch leitende Schichtstruktur und Verfahren zu deren Herstellung
US8113072B1 (en) 2009-02-27 2012-02-14 The United States Of America As Represented By The Secretary Of The Navy Electromagnetic physical scale model modularization system
CN103582279A (zh) * 2012-07-20 2014-02-12 宏恒胜电子科技(淮安)有限公司 电路板及其制作方法
CN105611745A (zh) * 2016-03-04 2016-05-25 广德英菲特电子有限公司 一种pcb板生产过程中的局部镀厚铜方法
CN108055784A (zh) * 2017-11-17 2018-05-18 江门崇达电路技术有限公司 一种线路板的制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0964493A (ja) * 1995-08-29 1997-03-07 Nippon Mektron Ltd 回路基板の配線構造及びその形成法
JP2000252625A (ja) * 1999-02-25 2000-09-14 Nec Ibaraki Ltd 多層配線基板及びその製造方法
JP2001068828A (ja) * 1999-08-27 2001-03-16 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP2001345540A (ja) * 2000-06-02 2001-12-14 Nippon Mektron Ltd 回路配線の形成法
JP2003078234A (ja) * 2001-08-31 2003-03-14 Toppan Printing Co Ltd プリント配線板およびその製造方法
JP2003124591A (ja) * 2001-10-18 2003-04-25 Sony Corp 電子回路基板、その製造方法及びマイグレーション発生抑制用銅メッキ液

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07235772A (ja) * 1994-02-25 1995-09-05 Fujitsu Ltd 薄膜多層回路基板およびその製造方法
KR100244580B1 (ko) * 1997-06-24 2000-02-15 윤종용 금속 범프를 갖는 회로 기판의 제조 방법 및 그를 이용한 반도체 칩 패키지의 제조 방법
JPH11204523A (ja) * 1998-01-07 1999-07-30 Toshiba Corp 半導体装置の製造方法
JP2915888B1 (ja) * 1998-01-28 1999-07-05 日本特殊陶業株式会社 配線基板及びその製造方法
JP2002026172A (ja) 2000-07-07 2002-01-25 Nec Kansai Ltd フレキシブル配線基板およびその製造方法
JP2003188496A (ja) 2001-12-17 2003-07-04 Nec Corp 配線基板の製造方法
JP2006287034A (ja) * 2005-04-01 2006-10-19 Shinko Electric Ind Co Ltd 電解めっきを利用した配線基板の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0964493A (ja) * 1995-08-29 1997-03-07 Nippon Mektron Ltd 回路基板の配線構造及びその形成法
JP2000252625A (ja) * 1999-02-25 2000-09-14 Nec Ibaraki Ltd 多層配線基板及びその製造方法
JP2001068828A (ja) * 1999-08-27 2001-03-16 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP2001345540A (ja) * 2000-06-02 2001-12-14 Nippon Mektron Ltd 回路配線の形成法
JP2003078234A (ja) * 2001-08-31 2003-03-14 Toppan Printing Co Ltd プリント配線板およびその製造方法
JP2003124591A (ja) * 2001-10-18 2003-04-25 Sony Corp 電子回路基板、その製造方法及びマイグレーション発生抑制用銅メッキ液

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104135826A (zh) * 2014-07-14 2014-11-05 中国航天科技集团公司第九研究院第七七一研究所 一种在印制板电镀厚金的方法
JP2018037447A (ja) * 2016-08-29 2018-03-08 日本特殊陶業株式会社 セラミックス配線基板の製造方法
JP7175166B2 (ja) 2018-11-16 2022-11-18 信越ポリマー株式会社 配線シート及びその製造方法

Also Published As

Publication number Publication date
US7458149B2 (en) 2008-12-02
US20060081476A1 (en) 2006-04-20
KR100674458B1 (ko) 2007-01-29
US20090065239A1 (en) 2009-03-12
JP4599132B2 (ja) 2010-12-15
KR20060034613A (ko) 2006-04-24

Similar Documents

Publication Publication Date Title
EP0457501B1 (en) Method of manufacturing a multilayer wiring board
US20090065239A1 (en) Printed circuit board and method of manufacturing the same
US20050124091A1 (en) Process for making circuit board or lead frame
CN103491729A (zh) 线路板及其制作方法
KR101082778B1 (ko) 미세 피치의 인쇄회로기판 제조방법
JP5608430B2 (ja) 配線基板及び配線基板の製造方法
JP2004103911A (ja) 配線形成方法
KR20050072678A (ko) 다층 배선 기판 및 이의 제조 방법
JP2007165634A (ja) 配線基板の製造方法
KR100642741B1 (ko) 양면 배선기판의 제조방법
JP4755454B2 (ja) プリント基板の製造方法
KR100787385B1 (ko) 리드선 없이 인쇄 회로 기판에 전해 금도금을 수행하는 방법
KR100630913B1 (ko) 인쇄회로기판의 제조방법
JP4705972B2 (ja) プリント配線板及びその製造方法
JP4541782B2 (ja) フィルムプローブ及びその製造方法
JP2006108352A (ja) 配線基板及びその製造方法
JP4730220B2 (ja) 回路基板の製造方法
KR100473337B1 (ko) 반도체패키지용 섭스트레이트의 도전성 비아 형성 방법
JP4186394B2 (ja) フィルムキャリア及びその製造方法
JP2005229008A (ja) プリント配線板及びその製造方法
KR100609647B1 (ko) 이중 이미지 공정에 의한 무도금 패턴을 갖는 비오씨기판의 제조방법
TWI437942B (zh) 線路板及其製作方法
JP2009081404A (ja) 多層配線板の製造方法
JP2006013180A (ja) 配線基板およびその製造方法
JPS58213451A (ja) 多層配線の形成法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070919

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100119

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100317

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100921

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100927

R150 Certificate of patent or registration of utility model

Ref document number: 4599132

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131001

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees