[go: up one dir, main page]

JP2006195867A - バス調停方法及び半導体装置 - Google Patents

バス調停方法及び半導体装置 Download PDF

Info

Publication number
JP2006195867A
JP2006195867A JP2005008814A JP2005008814A JP2006195867A JP 2006195867 A JP2006195867 A JP 2006195867A JP 2005008814 A JP2005008814 A JP 2005008814A JP 2005008814 A JP2005008814 A JP 2005008814A JP 2006195867 A JP2006195867 A JP 2006195867A
Authority
JP
Japan
Prior art keywords
hit rate
priority
bus
bus arbitration
cache hit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005008814A
Other languages
English (en)
Inventor
Tsuyoshi Maeda
剛志 前田
Mamoru Sumita
守 住田
Takuji Kioka
卓二 木岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005008814A priority Critical patent/JP2006195867A/ja
Priority to CNA2006100021018A priority patent/CN1808412A/zh
Priority to US11/332,370 priority patent/US20060174045A1/en
Publication of JP2006195867A publication Critical patent/JP2006195867A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/36Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/364Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/08Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Bus Control (AREA)

Abstract

【課題】バスアクセスの状況や、高いバスアクセスの必要性を早い段階で調査して、即時にバス調停の優先順位に反映させるバス調停方法及び前記調停方法を実現する半導体装置を提供する。
【解決手段】キャッシュヒット率に基づいてバス調停のアクセス優先順位を変更し、バス調停を行う方法を用いる。そのためにキャッシュヒット率測定手段205,209がバスマスタ202,206のキャッシュアクセスの状況を調査する。そしてキャッシュヒット率測定手段205,209によって出力される情報に基づいてバス調停管理手段211は優先順位格納手段212にある優先順位を変更し、その優先順位に従ってバス調停部213がバス調停を行う。
【選択図】図2

Description

本発明は、複数のバスマスタがリソースを共有している際のバス調停方法及び半導体装置に関する。
図1のように、複数のバスマスタA101、B102がリソース104を共有している半導体装置においては、バス調停装置103によりバスアクセスを調整する必要がある。
以下、従来の半導体装置におけるバス調停方法について図28を用いて説明する。半導体装置は複数のバスマスタA2801とバスマスタB2802、バス調停装置2806を備えており、バス調停装置2806はバス調停の優先順位を保持している優先順位格納手段2804、バス調停の優先順位を変更するバス調停管理手段2803、バス調停優先順位に基づきバス調停を行うバス調停部2805からなっている。ここでバス調停管理手段2803は、バス要求信号からバスアクセス頻度を計測することでバス調停の優先順位を変更している(たとえば特許文献1参照)。
特開2000-35943号公報
従来の半導体装置におけるバス調停方法は、バス要求からアクセス頻度を求め、優先順位を変更しているが、バスマスタからのバス要求を受け取るまでレイテンシーがあり、即時性が無く、またIRQなどによるキャッシュリフィルの発生による大量のバス要求の発生も検知しにくい。
本発明は上記の点に鑑みてなされたものであり、リアルタイムで優先順位を変更し、高速にバス使用効率を向上させることを目的としている。
前記の課題を解決するために、本発明ではバスマスタのキャッシュヒット率に基づいてバス調停の優先順位をリアルタイムに変更しバス調停を行う方法を用いる。
そのために、半導体装置はバスマスタのキャッシュアクセスを調査し、キャッシュヒット率を測定するキャッシュヒット率測定手段と、キャッシュヒット率に基づいてバス調停を行うバス調停装置を有する。また更に、キャッシュヒット率測定手段は、キャッシュアクセスの状況を記録するレジスタと、バス調停装置に対して優先順位低下または向上要求を行う手段もしくはコード化されたヒット率を出力する手段を有する。そして、バス調停装置はバス調停の優先順位をテーブル形式で格納する手段と、キャッシュヒット率測定手段から出力された要求または情報に基づいて優先順位を変更する手段と、優先順位に基づいてバス調停を行う手段を有する。
本発明によれば、キャッシュアクセスの状況を調査しその情報をバス調停装置に伝える手段と、バス調停装置においてその情報に基づいてバス調停の優先順位を変更する手段を付加することにより、バス調停装置がバスマスタからのアクセス要求を受け取る前に、キャッシュアクセスの状況を把握し即時にバス調停の優先順位に反映させることができ、その時点での最適なバス調停を行うことができる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
図2は本発明の実施の形態1から6における全体の構成を表した図である。半導体装置201は二つのバスマスタA202(B206)と、バス調停装置210を備え、バスマスタA202及びバスマスタB206はバス調停装置210を介してリソース214を共有している。ここでそれぞれのバスマスタA202(B206)は、コアA203(B207)、キャッシュA204(B208)、コアA203(B207)のキャッシュA204(B208)へのアクセス状況を調査し記録してキャッシュヒット率を測定するキャッシュヒット率測定手段A205(B209)を備えており、バス調停装置210はバス調停の優先順位を保持している優先順位格納手段212と、キャッシュヒット率測定手段A205及びB209から出力される情報に基づき優先順位格納手段212にある優先順位を変更するバス調停管理手段211と、優先順位格納手段212にある優先順位に基づきバス調停を行うバス調停部213を備えている。
なお、キャッシュヒット率測定手段A205及びB209から出力される情報は、優先順位向上及び低下要求または、コード化されたキャッシュヒット率である。
(実施の形態1)
本実施形態における全体の構成図は図2に示すとおりであり、本実施形態におけるキャッシュヒット率測定手段A205及びB209と、バス調停管理手段211は図3に示した構成をとる。
図3のように、キャッシュヒット率測定手段304はヒット率履歴レジスタ301、判定回路302、要求テーブル303を備えており、バス調停管理手段305は制御回路306を備えている。
次にそれぞれの動作について説明する。まず、キャッシュアクセスはヒットを1、ミスを0としてヒット率履歴レジスタ301にFIFO形式で保存される。そして判定回路302は要求テーブル303を参照することにより、ヒット率履歴レジスタ301に記録された値(TAG)と要求(0もしくは1)を対応させ、バス調停管理手段305に対して優先順位低下または向上要求を出力する。例えば図3においては、ヒット率履歴レジスタ301の値が1101なので、判定回路302は要求テーブルのTAGが1101を示している欄を参照する。この場合、要求は0に対応しているので、判定回路302は優先順位低下要求である0をバス調停管理手段305に対して出力する。そして判定回路302から出力された要求に基づいて、バス調停管理手段305にある制御回路306は優先順位格納手段307にある優先順位を更新する。ここで、優先順位格納手段307は図4のように優先順位テーブルを格納することで優先順位を保持している。この優先順位テーブルは各列をタイムスロット別に表した構成になっており、各タイムスロットにおいて優先させるバスマスタに○がついており、一定パターンを1サイクルとしてバス調停部213がバス調停を行う。例えば現状の優先順位テーブル401の場合は、5回のうち初めの3回(スロット番号1,2,3)はマスタAが優先され、後の2回(スロット番号4,5)はマスタBが優先される。そしてこの優先順位テーブルが更新されるまでこのパターンが繰り返される。また、例えばバスマスタAの優先順位が1下げられた場合は現状の優先順位テーブル401から更新後の優先順位テーブル402のようになる。更新後のバス調停は4回のうち初めの2回(スロット番号1,2)はマスタAが優先され、後の2回(スロット番号3,4)はマスタBが優先され、次に優先順位が更新されるまで、このパターンに基づいてバス調停213がバス調停を行う。
なお、制御回路306に対して優先順位の上限値及び下限値情報を与えておき、その情報に従って制御回路306が優先順位の低下及び向上を行うことにより、優先順位の上がり過ぎ、または下がり過ぎを防ぐことができる。
以上のような処理を行うことで、キャッシュヒット率に基づいてリアルタイムでバス調停の優先順位が更新されるので、その時点での最適なバス調停を行うことができる。
(実施の形態2)
本実施形態における全体の構成図は図2に示すとおりであり、本実施形態におけるキャッシュヒット率測定手段A205及びB209と、バス調停管理手段211は図5に示した構成をとる。
図5のように、キャッシュヒット率測定手段504はヒット率履歴レジスタ501、判定回路502、ヒット率コード化テーブル503を備えており、図6のようにバス調停管理手段603は制御回路601、優先順位変換テーブル602を備えている。
次にそれぞれの動作について説明する。まず、キャッシュアクセスはヒットを1、ミスを0としてヒット率履歴レジスタ501にFIFO形式で保存される。そして判定回路502はヒット率コード化テーブル503を参照することにより、ヒット率履歴レジスタ501に記録された値(TAG)とコード化されたヒット率を対応させ、バス調停管理手段505に対してコード化されたヒット率を出力する。例えば図5においては、ヒット率履歴レジスタ501の値が1101なので、判定回路502はヒット率コード化テーブル503のTAGが1101を示している欄を参照する。この場合は、コード化されたヒット率は01000に対応しているので、判定回路502はコード化されたヒット率である01000をバス調停管理手段505に対して出力する。そして、制御回路601はコード化されたヒット率に基づいて優先順位格納手段604の優先順位を更新する。その際制御回路601は、優先順位変換テーブル602を参照し、コード化されたヒット率(TAG)に対応する優先順位を得る。例えば、図6の場合はコード化されたヒット率が01000(TAG)なので、対応する優先順位は1であり、制御回路601は優先順位格納手段604に対して優先順位を1になるように要求することで、優先順位格納手段604にある優先順位テーブルを更新する。なお、優先順位格納手段604にある優先順位テーブルと、その更新の仕方は実施の形態1と同様である。そしてバス調停部213はこの優先順位テーブルのパターンに基づいてバス調停を行う。
なお、先ほど示した優先順位変換テーブル602におけるヒット率(コード化されたヒット率)と優先順位の対応関係はワンパターンで固定されていたが、処理に応じて対応関係をソフトウェアによって変更する機能を設定しておくと、処理ごとに最適なバス調停を行うことができる。
(実施の形態3)
本実施形態における全体の構成は図2に示すとおりであり、本実施形態におけるキャッシュヒット率測定手段A205及びB209は図7のような構成をとる。キャッシュヒット率測定手段706は複数のヒット率履歴レジスタ701,702,703と、判定回路704と、ヒット率変換テーブル705を備えている。ここで、キャッシュヒット率を測定し、判定回路704がヒット率コード化テーブル705を参照し、ヒット率履歴レジスタ701,702,703の値に対応したコード化されたヒット率を得て、バス調停管理手段211に出力する動作は実施の形態2において説明したとおりである。本実施形態ではヒット率履歴レジスタ701,702,703を複数備え、処理に応じて使用する履歴レジスタ701,702,703を使い分けることにより、各処理ごとの正確なヒット率を測定することができる。使用するヒット率履歴レジスタ701,702,703の指定は、予め設定しておく方法やプログラムによりユーザが指定する方法などが考えられる。
例えば図8のように、アプリケーションごとに使用するヒット率履歴レジスタ801,802,803を指定し、そのアプリケーションごとのキャッシュヒット率を測定するアプリ別レジスタ指定手段804を付加することが考えられる。アプリ別レジスタ指定手段804は事前にアプリケーションについての情報を保持しており、アプリケーションが変化したときに直前に使用していなかったレジスタを指定する。
また、例えば図9のように、ユーザの指定したレジスタを使用するように調整するユーザレジスタ指定手段904を付加することが考えられる。ユーザレジスタ指定手段904は、どのレジスタ901,902,903を使用するか指定するためにユーザが作成したプログラムによって動作する。
さらに図10のように、複数のレジスタ1001,1002,1003に流す電流を調節する電流調節手段1004を付加することにより、使用しないレジスタに電流を流さないようにして消費電力を削減することができる。
なお、バス調停管理手段211における構成とそれぞれの動作は、実施の形態2で説明したとおりである。
(実施の形態4)
本実施形態における全体の構成は図2に示すとおりであり、本実施形態におけるバス調停管理手段211は図11に示した構成をとる。バス調停管理手段1105は、制御回路1101と、複数の優先順位変換テーブル1102、1103、1104を備えている。ここで、制御回路1101が優先順位変換テーブル1102、1103、1104を参照して、コード化されたヒット率に応じた優先順位を得て、優先順位格納手段1106にある優先順位テーブルを更新する動作は実施の形態2で説明したとおりである。本実施形態では、TAG(ヒット率)と優先順位との対応関係がそれぞれ異なる複数の優先順位変換テーブル1102、1103、1104を処理ごとに指定し使い分けることで、その処理ごとの正確な優先順位を得ることができ、最適なバス調停を行うことができる。使用する優先順位変換テーブル1102,1103,1104の指定方法は、予め設定しておく方法やプログラムによりユーザが指定する方法などが考えられる。
例えば図12のように、アプリケーションごとに使用する優先順位変換テーブル1201、1202、1203を指定するアプリ別テーブル指定手段1204を付加することが考えられる。アプリ別テーブル指定手段1204は事前にアプリケーションについての情報を保持しており、アプリケーションが変化したときにどの優先順位変換テーブル1201、1202、1203を使用するか指定する。
また例えば図13のように、ユーザの指定した優先順位変換テーブル1301,1302,1303を使用するように調整するユーザテーブル指定手段1304を付加することが考えられる。ユーザテーブル指定手段1304は、ユーザがどの優先順位変換テーブル1301,1302,1303を使用するか指定するためにユーザが作成したプログラムによって動作する。
さらに図14のように、複数の優先順位変換テーブル1401,1402,1403に流す電流を調節する電流調節手段1404を付加することにより、使用しない優先順位変換テーブルに電流を流さないようにして消費電力を削減することができる。
なお、キャッシュヒット率測定手段205,209における構成とそれぞれの動作は、実施の形態2で説明したとおりである。
(実施の形態5)
本実施形態における全体の構成は図2に示すとおりであり、本実施形態におけるキャッシュヒット率測定手段A205及びB209は図15、バス調停管理手段211は図6のような構成をとる。キャッシュヒット率測定手段1505はヒット率履歴レジスタ1501と、判定回路1502と、ヒット率コード化テーブル1503と、転送方式検知手段1504を備えている。ここで、キャッシュヒット率を測定し、判定回路1502がヒット率コード化テーブル1503を参照し、ヒット率履歴レジスタ1501の値に対応したコード化されたヒット率を得て、バス調停管理手段1506に出力する動作は実施の形態2において説明したとおりである。本実施形態における転送方式検知手段1504は、バスマスタの転送方式がシングル転送であるかバースト転送であるか検知し、その情報をバス調停管理手段1506に対して出力する。ここで、シングル転送とは、キャッシュに入れておくことができないデータをコアがキャッシュから読み出そうとする時、つまりノンキャッシャブルアクセス時に発生する転送方式である。一方バースト転送とは、キャッシュミスが起きた時に発生する転送方式である。シングル転送の場合、バスマスタはリソースからデータを読み出す際に一回のアクセスで十分であるのに対し、バースト転送の場合は複数回バスマスタがリソースに対してアクセスしなければデータを読み出すことができない。従って、バースト転送が発生した場合はシングル転送の場合に比べてそのバスマスタのアクセス優先順位を上げる必要がある。そこで、バースト転送とシングル転送とを区別する必要がある。
バス調停管理手段603における構成は、実施の形態2と同様であるが、制御回路601の動作が異なる。制御回路601は転送方式検知手段1504から出力された転送方式情報を受けて、バースト転送の時は実施の形態2で説明したように優先順位格納手段604の優先順位テーブルを更新するが、シングル転送の時は優先順位格納手段604の優先順位を常に1にするように要求する。そのために制御回路601に対して、シングル転送の時は優先順位変換テーブル602の優先順位が1の欄を常に参照するように設定しておく。もしくは、制御回路601に対して、優先順位変換テーブル602を参照せずに常に優先順位格納手段604に対して優先順位を1にするように要求を行うように設定しておく。
以上のような処理を行うことで、シングル転送における不必要なリソースアクセスを防ぐことができ、バス調停を効率よく行うことができる。
(実施の形態6)
本実施形態における全体の構成は図2に示すとおりであるが、本実施形態におけるキャッシュヒット率測定手段A205及びB209は図16のような構成をとる。キャッシュヒット率測定手段1605は、ヒット率履歴レジスタ1601と、ヒット率遷移記憶手段1602と、予測回路1603と、要求テーブル1604を備えている。
次にそれぞれの動作について説明する。ヒット率履歴レジスタ1601はキャッシュアクセスのヒットを1、ミスを0としてFIFO形式で保存する。またヒット率遷移記憶手段1602には、ヒット率履歴レジスタ1601での取り得る状況(0と1の組み合わせ)とその状況に対する直後のアクセス状況(ヒット・ミス)の過去四回分が記録されている。ヒット率遷移記憶手段1602への記録の仕方について、図17を用いて説明する。例えば図17のようなキャッシュのアクセス状況であったとする。ここでキャッシュヒット及びミスの組み合わせが1101の部分に注目すると、その直後の値は過去四回で1→0→1→1と遷移している。従って図16のヒット率遷移記憶手段1602においてはTAGが1101の欄に対応する履歴には1011と記録される。キャッシュアクセスの状況は常に変化するので、履歴の値は随時更新される。予測回路1603はヒット率遷移記憶手段1602のヒット率履歴レジスタ1601の値(TAG)に対応した履歴の値を読む。そして要求テーブル1604を参照することにより、優先順位低下または向上要求をバス調停管理手段1606に対して行う。要求テーブル1604にはヒット率遷移記憶手段1602の履歴の値(TAG)とそれに対応した優先順位低下または向上要求(0または1)が記されている。この要求はTAGの値からコアの動作を予測した結果を踏まえている。例えば、ヒット率遷移記憶手段1602の履歴(TAG)の値が1011となっていた場合、四回のうち三回は1なので次に1即ちキャッシュヒットになる確率が高いといえる。そのため、そのバスマスタはリソースアクセスする必要がないため優先順位低下要求0が対応することになり、この場合予測回路1603は優先順位低下要求(0)をバス調停管理手段1606に対して行う。
このように将来のキャッシュアクセスの状況、つまりキャッシュヒットかミスのどちらが起こるかということを事前に予測することにより、高い確率でその時点での最適なバス調停を行うことができる。
なお、バス調停管理手段211における構成とそれぞれの動作については実施の形態1で説明したとおりである。
(実施の形態7)
本実施形態における全体の構成は図18に示すとおりである。半導体装置1812は二つのバスマスタA1803(B1807)と、バス調停装置1811、バスマスタA1803とバスマスタB1807のキャッシュヒット率を同時に記録し測定するキャッシュヒット率測定手段1804を備え、バスマスタA1803及びバスマスタB1807はバス調停装置1811を介してリソース1813を共有している。ここでそれぞれのバスマスタA1803(B1807)は、コアA1801(B1805)、キャッシュA1802(B1806)を備えており、バス調停装置1811はバス調停の優先順位を保持している優先順位格納手段1809と、キャッシュヒット率測定手段1804から出力される情報に基づき優先順位格納手段1809にある優先順位を更新するバス調停管理手段1808と、優先順位格納手段1809にある優先順位に基づきバス調停を行うバス調停部1810を備えている。
なお、キャッシュヒット率測定手段1804から出力される情報は、コード化されたバスマスタA1803及びバスマスタB1807のキャッシュヒット率である。
まず、キャッシュヒット率測定手段1804の構成と、その動作について説明する。図19のようにキャッシュヒット率測定手段1905は、二つのバスマスタA1803、B1807のための二つの履歴レジスタ1901、1902と、ヒット率コード化テーブル1904と、判定回路1903を備えている。ここでバスマスタA1803、B1807それぞれのキャッシュアクセスはヒットを1、ミスを0としてそれぞれのヒット率履歴レジスタ1901,1902にFIFO形式で保存される。そして判定回路1903はヒット率コード化テーブル1904を参照することによって、ヒット率履歴レジスタ1901,1902に記録された値(TAG)とコード化されたヒット率を対応させ、バス調停管理手段1906に対してコード化されたヒット率を出力する。ここで判定回路1903は、バスマスタAとバスマスタBについて前述した処理を同時に行う。判定回路1903のヒット率コード化テーブル1904の参照の仕方は実施の形態2で説明したとおりである。
次にバス調停管理手段1808の構成と、その動作について説明する。図20のようにバス調停管理手段2003は、制御回路2001と、優先順位変換テーブル2002を備えている。制御回路2001は、優先順位変換テーブル2002を参照し、キャッシュヒット率測定手段1905から出力されたコード化されたヒット率(TAG)に対応する優先順位を得る。本実施形態においては、制御回路2001にはバスマスタA1803とバスマスタB1807の両方についてのコード化されたキャッシュヒット率が同時に入力される。また本実施形態での優先順位変換テーブル2002はバスマスタA1803とバスマスタB1807の両方についてコード化されたヒット率と優先順位の対応関係が記されている。このことにより、バスマスタA1803とバスマスタB1807の両方のキャッシュアクセス状況を同時に考慮することができるので、より正確な優先順位をリアルタイムで与えることができる。なお、制御回路2001は優先順位変換テーブル2002で得た優先順位に基づき優先順位格納手段2004にある優先順位を更新する。優先順位の更新方法は実施の形態2で説明したとおりである。
(実施の形態8)
本実施形態における全体の構成は図21に示すとおりである。半導体装置2113は二つのバスマスタA2104(B2108)と、バス調停装置2112を備え、バスマスタA2104及びバスマスタB2108はバス調停装置2112を介してリソース2114を共有している。ここでそれぞれのバスマスタA2104(B2108)は、コアA2101(B2105)、キャッシュA2102(B2106)、コアA2101(B2105)のキャッシュA2102(B2106)へのアクセス状況を調査し記録してキャッシュヒット率を測定するキャッシュヒット率測定手段A2103(B2107)を備えており、バス調停装置2112はバス調停の優先順位を保持している優先順位格納手段2110と、キャッシュヒット率測定手段A2103及びB2107から出力される情報に基づき優先順位格納手段2110にある優先順位を更新するバス調停管理手段2109と、優先順位格納手段2110にある優先順位に基づきバス調停を行うバス調停部2111を備えている。
次にキャッシュヒット率測定手段2103、2107の構成とその動作について説明する。図22のようにキャッシュヒット率測定手段2205はヒット率初期化手段2201と、ヒット率履歴レジスタ2202と、判定回路2203とヒット率コード化テーブル2204を備えている。ヒット率履歴レジスタ2202、ヒット率コード化テーブル2204及び判定回路2203における動作は実施の形態2で説明したとおりである。ここでヒット率初期化手段2201はProcessIDによってコアの実行処理の変化またはIRQによって別の処理の割り込みを検知すると、ヒット率履歴レジスタ2202の値を0に初期化することができる。コアの実行処理が変化したときやIRQが発生したときは、そのバスマスタがリソースへアクセスする必要性が高まるので、ヒット率履歴レジスタ2202の値を0にしてキャッシュヒット率を0にすることで高い優先順位を得ることが目的である。
ここで、ProcessID及びIRQ情報は図21のようにヒット率測定手段2205内のヒット率初期化手段2201に入力されるものとする。即ち、ProcessIDはコアA2101(B2105)からキャッシュヒット率測定手段A2103(B2107)へ入力され、IRQはコアA2101(B2105)を通さずに直接キャッシュヒット率測定手段A2103(B2107)に入力されるものとする。実行処理の変化が起こる時も、別の処理の割り込みが起こる時もどちらの場合もProcessIDは発行されるが、割り込み発生時はIRQを検知することによってヒット率初期化手段2201はヒット率履歴レジスタ2202の値を0にすることにする。なぜなら、IRQに伴うProcessIDの発行はIRQよりも後に起こるからである。そのためヒット初期化定手段2201はIRQに伴うProcessIDよりもIRQを早く検知することになる。このようにヒット率初期化手段2201にProcessIDだけではなく、IRQも検知する機能を付加することでProcessIDの検知以前にヒット率履歴レジスタ2202の値を初期化することができ、早い段階で後続の処理に備えることができる。
なお、別の処理の割り込みではなく単に実行処理の変化が起こる時はProcessIDのみが発行されるので、ヒット率初期化手段2201はProcessIDを検知することによってヒット率履歴レジスタ2202の初期化を行う。
このような処理を行うことで、早い段階でキャッシュリフィルの発生を検知することができ、バスアクセスの必要性が高いバスマスタに対してリアルタイムで高い優先順位を与えることができる。
なお、バス調停管理手段2206の構成とその動作については実施の形態2で説明したとおりである。
(実施の形態9)
本実施形態における全体の構成は図2に示すとおりであり、本実施形態におけるバス調停管理手段211及び優先順位格納手段212は図23のような構成をとる。バス調停管理手段2305は、制御回路2301と優先順位変換テーブル2302とレジスタ2303とポインタ2304を備えており、優先順位格納手段2307は優先順位テーブル2306を備えている。
本実施形態では優先順位格納手段2307における優先順位テーブル2306の変更の仕方が実施の形態1から8までとは異なる。実施の形態1から8においては、図4のように現状の優先順位テーブル401を更新することで優先順位の変更を行っており、スロット番号1の次は2、3・・・という順番でバス調停部213がテーブルを参照し、参照したスロットの優先バスマスタがバスアクセスするようにバス調停を実行していた。本実施形態での優先順位テーブル2306はバス調停管理手段2305における優先順位変換テーブル2302の最大優先順位に合わせて元々固定されていて更新されることはなく、バス調停管理手段2305にあるポインタ2304が指し示したスロットに基づいてバス調停管理部213はバス調停を実行する。ここでポインタ2304の指し示すスロットは任意に変更することができる。即ちポインタはスロット1,2,5・・・というふうにスロット間をジャンプして指し示すスロットを変更することができるので、優先順位テーブル2306を更新することなく優先順位の変更をすることができる。
次にそれぞれの動作について説明する。バス調停管理手段2305において、制御回路2301はキャッシュヒット率測定手段205,209から入力されたコード化されたヒット率に対応する優先順位を得るために、優先順位変換テーブル2302を参照する。ここで得られた優先順位はレジスタ2303に入力される。レジスタ2303はバスマスタの最大優先順位情報と、それぞれのバスマスタの現在の優先順位情報と、優先させるバスマスタが切り替わるスロット番号情報を保持している。そして優先順位変換テーブル2302から入力される優先順位によって、それぞれのバスマスタの現在の優先順位情報を書き換えている。例えば図23のように優先順位変換テーブル2302の最大優先順位が4であれば、レジスタ2303内の最大優先順位情報は4となる。また優先順位テーブルにおいて優先させるバスマスタが切り替わるスロット番号が1及び5の時は、レジスタ内の優先させるマスタが切り替わるスロット番号情報は1、5となる。レジスタ2303内の情報を読み出すことによって、制御回路2301はポインタ2304が現在指し示しているスロット番号を比較し、次にどのスロットをポインタ2304が指し示せば良いか判断し、ポインタ2304を制御する。実際に制御回路2301がどのようにポインタ2304を制御するか例を基に説明する。例えば図24のようにレジスタ2303内に記憶されている情報は、最大優先順位は4、現在の優先順位はマスタAが3、マスタBが2とする。また優先順位テーブル2306はスロット番号1〜4まではマスタAが、スロット番号5〜8まではマスタBが優先されるものとする。このまま優先順位の変更がされなければ、図25のようにポインタ2304はマスタAの優先順位3に従って、スロット番号1,2,3を指し示したあとは(25−a、b、c)、スロット番号5(25−d)にジャンプし、マスタBの優先順位2に従ってスロット番号5,6(25−d、e)を指し示し、次はスロット番号1(25−f)に戻るように制御回路2301によって制御される。このようにすることでマスタAが3回続けて優先されたあとはマスタBが2回優先されるという一連のサイクルが繰り返される。
優先順位が変更されると、指し示しているスロットにおいて優先されているマスタと優先順位が変更されたマスタが一致しているときは、次のサイクルから変更後の優先順位を適用し、一致していないときは優先されるマスタが切り替わったときから変更後の優先順位を適用する。例えば図26のように指し示しているスロット番号が2のときに、バス調停管理手段2305においてマスタAの優先順位が3から2に変更されたとする。この場合は、スロット番号2ではマスタAが優先されているので一連のサイクルがひととおり終了するまで現状の優先順位に従うものとする。つまり、スロット番号2(26−b)の次は変更された優先順位を適用して5のスロットにジャンプするのではなく、現状の優先順位に従って3(26−c)のスロットを指し示したあと5にジャンプし、5、6(26−d、e)と指し示しこのサイクルを終了する。次にポインタ2304がスロット番号1(26−f)にジャンプした時から変更後の優先順位が適用されるものとする。即ちこの時点での優先順位はマスタAが2、マスタBが2となっているのでポインタ2304の指し示すスロットは、1,2,5,・・・(26−f、g、h)と次に優先順位が変更されるまでこの一連のサイクルが繰り返される。また指し示しているスロット番号が2(バスマスタAが優先)のときにマスタBの優先順位が2から3に変更されたときは、ポインタ2304が次にマスタBを優先させる時から変更された優先順位を適用する。つまり図27のようにスロット番号1,2,3(27−a、b、c)をポインタが指し示した後は、5,6,1と指し示すのではなく、優先させるバスマスタが切り替わった時(バスマスタAからBへ優先させるマスタが変わった時)から変更された優先順位を適用して5、6、7、1,2(27−d、e、f、g、h)・・・を指し示すように制御される。
このように、実施の形態1から8までのように優先順位テーブルを更新するのではなく、ポインタをジャンプさせて指し示すスロットを変更させることによって、優先順位を変更することができる。この方法を用いることで、優先順位テーブルを更新する手間が省け、より短時間でバス調停の優先順位を最適なものに変更することができる。
なお、キャッシュヒット率測定手段の構成と、各構成の動作は実施の形態2において説明したとおりである。
以上実施の形態1から9までにおいて詳述した一連の処理を行うことにより、キャッシュヒット率に基づいてリアルタイムのバス調停の優先順位を得ることができ、最適なバス調停を行うことができる。なお、特に指定の無い限りは上記実施の形態でのバスマスタにおける転送方式は、バースト転送であるとする。また、実施の形態1から9におけるそれぞれの動作は必ずしも独立しているものではなく、臨機応変に組み合わせて行うことも可能である。
本発明は、バスマスタがリソースを共有している際に、バス調停の優先順位をリアルタイムで更新してバス調停を行うバス調停方法及び半導体装置において有用である。
バスマスタ、バス調停装置、リソースの構成を示した図 本発明の実施形態1〜6におけるバス調停装置、バスマスタ、リソースの構成を示すブロック図 本発明の実施形態1におけるキャッシュヒット率測定手段、バス調停管理手段及び優先順位格納手段の構成を示した図 優先順位格納手段における優先順位テーブルを示した図 本発明の実施形態2におけるキャッシュヒット率測定手段の構成を示した図 本発明の実施形態2におけるバス調停管理手段の構成を示した図 本発明の実施形態3におけるキャッシュヒット率測定手段の構成そ示した図 本発明の実施形態3におけるアプリ別レジスタ指定手段を含んだヒット率履歴レジスタの構成を示した図 本発明の実施形態3におけるユーザ指定レジスタ指定手段を含んだヒット率履歴レジスタの構成を示した図 本発明の実施形態3における電流調節手段を含んだヒット率履歴レジスタの構成を示した図 本発明の実施形態4におけるバス調停管理手段の構成を示した図 本発明の実施形態4におけるアプリ別テーブル指定手段を含んだ優先順位変換テーブルの構成を示した図 本発明の実施形態4におけるユーザテーブル指定手段を含んだ優先順位変換テーブルの構成を示した図 本発明の実施形態4における電流調節手段を含んだ優先順位変換テーブルの構成を示した図 本発明の実施形態5におけるキャッシュヒット率測定手段の構成を示した図 本発明の実施形態6におけるキャッシュヒット率測定手段の構成を示した図 本発明の実施形態6におけるキャッシュアクセスのミス・ヒットの状況の一例を示した図 本発明の実施形態7における全体の構成を示した図 本発明の実施形態7におけるキャッシュヒット率測定手段の構成を示した図 本発明の実施形態7におけるバス調停管理手段の構成を示した図 本発明の実施形態8における全体の構成そ示した図 本発明の実施形態8におけるキャッシュヒット率測定手段の構成を示した図 本発明の実施形態9におけるバス調停管理手段、及び優先順位格納手段の構成を示した図 本発明の実施形態9におけるレジスタ内の情報を示した図 本発明の実施形態9における優先順位の変更方法を示した図 本発明の実施形態9における優先順位の変更方法を示した図 本発明の実施形態9における優先順位の変更方法を示した図 従来のバス調停を行う際の全体の構成を示した図
符号の説明
101 バスマスタA
102 バスマスタB
103 バス調停装置
104 リソース
201 半導体装置
202 バスマスタA
203 コアA
204 キャッシュA
205 キャッシュヒット率測定手段A
206 バスマスタB
207 コアB
208 キャッシュB
209 キャッシュ測定手段B
210 バス調停装置
211 バス調停管理手段
212 優先順位格納手段
213 バス調停部
214 リソース
301 ヒット率履歴レジスタ
302 判定回路
303 要求テーブル
304 キャッシュヒット率測定手段
305 バス調停管理手段
306 制御回路
307 優先順位格納手段
401 現状の優先順位テーブル
402 更新後の優先順位テーブル
501 ヒット率履歴レジスタ
502 判定回路
503 ヒット率コード化テーブル
504 キャッシュヒット率測定手段
505 バス調停管理手段
601 制御回路
602 優先順位変換テーブル
603 バス調停管理手段
604 優先順位格納手段
701 ヒット率履歴レジスタ1
702 ヒット率履歴レジスタ2
703 ヒット率履歴レジスタ3
704 判定回路
705 ヒット率コード化テーブル
706 キャッシュヒット率測定手段
801 ヒット率履歴レジスタ1
802 ヒット率履歴レジスタ
803 ヒット率履歴レジスタ3
804 アプリ別レジスタ指定手段
901 ヒット率履歴レジスタ1
902 ヒット率履歴レジスタ2
903 ヒット率履歴レジスタ3
904 ユーザレジスタ指定手段
1001 ヒット率履歴レジスタ1
1002 ヒット率履歴レジスタ2
1003 ヒット率履歴レジスタ3
1004 電流調節手段
1101 制御回路
1102 優先順位変換テーブル1
1103 優先順位変換テーブル2
1104 優先順位変換テーブル3
1105 バス調停管理手段
1106 優先順位格納手段
1201 優先順位変換テーブル1
1202 優先順位変換テーブル2
1203 優先順位変換テーブル3
1204 アプリ別テーブル指定手段
1301 優先順位変換テーブル1
1302 優先順位変換テーブル2
1303 優先順位変換テーブル3
1304 ユーザテーブル指定手段
1401 優先順位変換テーブル1
1402 優先順位変換テーブル2
1403 優先順位変換テーブル3
1404 電流調節手段
1501 ヒット率履歴レジスタ
1502 判定回路
1503 ヒット率コード化テーブル
1504 転送方式検知手段
1505 キャッシュヒット率測定手段
1506 バス調停管理手段
1601 ヒット率履歴レジスタ
1602 ヒット率遷移記憶手段
1603 予測回路
1604 要求テーブル
1605 キャッシュヒット率測定手段
1606 バス調停管理手段
1801 コアA
1802 キャッシュA
1803 バスマスタA
1804 キャッシュヒット率測定手段
1805 コアB
1806 キャッシュB
1807 バスマスタB
1808 バス調停管理手段
1809 優先順位格納手段
1810 バス調停部
1811 バス調停装置
1812 半導体装置
1813 リソース
1901 ヒット率履歴レジスタ(マスタA)
1902 ヒット率履歴レジスタ(マスタB)
1903 判定回路
1904 ヒット率コード化テーブル
1905 キャッシュヒット率測定手段
1906 バス調停管理手段
2001 制御回路
2002 優先順位変換テーブル
2003 バス調停管理手段
2004 優先順位格納手段
2101 コアA
2102 キャッシュA
2103 キャッシュヒット率測定手段A
2104 バスマスタA
2105 コアB
2106 キャッシュB
2107 キャッシュヒット率測定手段B
2108 バスマスタB
2109 バス調停管理手段
2110 優先順位格納手段
2111 バス調停部
2112 バス調停装置
2113 半導体装置
2114 リソース
2201 ヒット率初期化手段
2202 ヒット率履歴レジスタ
2203 判定回路
2204 ヒット率コード化テーブル
2205 キャッシュヒット率測定手段
2206 バス調停管理手段
2301 制御回路
2302 優先順位変換テーブル
2303 レジスタ
2304 ポインタ
2305 バス調停管理手段
2306 優先順位テーブル
2307 優先順位格納手段
2801 バスマスタA
2802 バスマスタB
2803 バス調停管理手段
2804 優先順位格納手段
2805 バス調停部
2806 バス調停装置
2807 リソース

Claims (18)

  1. 少なくとも一つのバスを介して少なくとも一つのリソースを共有している、キャッシュを備えた二つ以上のバスマスタと、少なくとも一つのバスマスタにおけるキャッシュヒット率を測定するキャッシュヒット率測定手段と、バス調停の優先順位と、前記キャッシュヒット率に基づいて前記バスマスタと前記リソース間のバス調停を行うバス調停装置を備えていることを特徴とする半導体装置。
  2. 請求項1に記載の半導体装置において、前記キャッシュヒット率測定手段がキャッシュアクセスをヒットまたはミスの情報として記録する手段と、前記記録する手段の情報と優先順位の低下または向上要求との対応関係を備え、前記対応関係より得られた優先順位の低下または向上要求を前記バス調停装置に対して行うことを特徴とする半導体装置。
  3. 請求項1に記載の半導体装置において、前記キャッシュヒット率測定手段がキャッシュアクセスをヒットまたはミスの情報として記録する手段と、前記キャッシュヒット率測定手段が前記記録する手段の情報に基づきキャッシュアクセスのヒットまたはミスを予測する手段を備え、前記予測によって優先順位低下または向上要求を前記バス調停装置に対して行うことを特徴とする半導体装置。
  4. 請求項2または3に記載の半導体装置において、前記優先順位の低下または向上要求に基づき前記優先順位を変更することを特徴とする半導体装置。
  5. 請求項1に記載の半導体装置において、前記キャッシュヒット率測定手段がキャッシュアクセスをヒットまたはミスの情報として記録する手段と、前記記録する手段の情報とコード化されたヒット率との対応関係を備え、前記対応関係より得られたコード化されたヒット率を前記バス調停装置に出力することを特徴とする半導体装置。
  6. 請求項5に記載の半導体装置において、前記バス調停装置が前記コード化されたヒット率と優先順位との対応関係を備え、前記対応関係より得られた優先順位に基づき前記優先順位を変更することを特徴とする半導体装置。
  7. 請求項5に記載の半導体装置において、前記記録する手段を複数備えていることを特徴とする半導体装置。
  8. 請求項6に記載の半導体装置において、前記対応関係を複数備えていることを特徴とする半導体装置。
  9. 請求項2から8のいずれかに記載の半導体装置において、前記キャッシュヒット率測定手段が前記バスマスタにおける実行処理の変化もしくは割り込み信号を検知し、前記記録する手段の値を初期化する手段を備えていることを特徴とする半導体装置。
  10. 請求項1から9のいずれかに記載の半導体装置において、前記キャッシュヒット率測定手段が、前記バスマスタの転送方式を検知し前記バス調停装置に通知する手段を備えていることを特徴とする半導体装置。
  11. 請求項1から10のいずれかに記載の半導体装置において、前記優先順位をテーブル形式の情報として保持し、前記テーブルにおける任意の場所を指し示す手段を備えていることを特徴とする半導体装置。
  12. 請求項1から11のいずれかに記載の半導体装置において、前記バス調停装置が前記優先順位を格納している優先順位格納手段と、前記優先順位格納手段の優先順位を変更するバス調停管理手段と、前記優先順位に基づいてバス調停を行うバス調停部を備えていることを特徴とする半導体装置。
  13. 少なくとも一つのバスを介して少なくとも一つのリソースを共有している複数のバスマスタと、少なくとも一つのバスマスタにおけるキャッシュヒット率を測定するキャッシュヒット率測定手段と、バス調停の優先順位を備えた半導体装置におけるバス調停方法であって、前記キャッシュヒット率を測定するステップと、前記キャッシュヒット率に基づいて前記優先順位を変更するステップと、前記優先順位に基づきバス調停を行うステップを有していることを特徴とするバス調停方法。
  14. 請求項13に記載のバス調停方法において、前記キャッシュヒット率に基づいて優先順位の低下または向上要求を行うステップを有し、前記要求に基づいて前記優先順位を変更することを特徴とするバス調停方法。
  15. 請求項13に記載のバス調停方法において、前記キャッシュヒット率に対応した優先順位を得るステップを有し、前記対応した優先順位に基づいて前記優先順位を変更することを特徴とするバス調停方法。
  16. 請求項13に記載のバス調停方法において、前記キャッシュヒット率測定手段が前記キャッシュヒット率に基づいて前記バスマスタの動作を予測するステップを有し、前記予測結果に基づいて前記優先順位を変更することを特徴とするバス調停方法。
  17. 請求項13から16のいずれかに記載のバス調停方法において、前記キャッシュヒット率測定手段が前記バスマスタにおける実行処理の変化または割り込み信号を検知し、前記キャッシュヒット率を初期化するステップを有していることを特徴とするバス調停方法。
  18. 請求項13から17のいずれかに記載のバス調停方法において、前記キャッシュヒット率測定手段が前記バスマスタの転送方式を検知するステップを有し、前記転送方式がバースト転送である場合に前記キャッシュヒット率に基づいて前記優先順位を変更することを特徴とするバス調停方法。
JP2005008814A 2005-01-17 2005-01-17 バス調停方法及び半導体装置 Pending JP2006195867A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005008814A JP2006195867A (ja) 2005-01-17 2005-01-17 バス調停方法及び半導体装置
CNA2006100021018A CN1808412A (zh) 2005-01-17 2006-01-12 总线仲裁方法和半导体装置
US11/332,370 US20060174045A1 (en) 2005-01-17 2006-01-17 Bus arbitration method and semiconductor apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005008814A JP2006195867A (ja) 2005-01-17 2005-01-17 バス調停方法及び半導体装置

Publications (1)

Publication Number Publication Date
JP2006195867A true JP2006195867A (ja) 2006-07-27

Family

ID=36758001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005008814A Pending JP2006195867A (ja) 2005-01-17 2005-01-17 バス調停方法及び半導体装置

Country Status (3)

Country Link
US (1) US20060174045A1 (ja)
JP (1) JP2006195867A (ja)
CN (1) CN1808412A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008040650A (ja) * 2006-08-03 2008-02-21 Matsushita Electric Ind Co Ltd バスアービトレーション装置
JP2008269223A (ja) * 2007-04-19 2008-11-06 Hitachi Ltd 車載情報端末
JP2008299624A (ja) * 2007-05-31 2008-12-11 Nec System Technologies Ltd 調停装置および調停方法
JP2023549525A (ja) * 2020-11-13 2023-11-27 ツォークー、テクノロジー(ベイジン)、コーポレイション、リミテッド 調停方法、装置、デバイス、記憶媒体、プログラム製品及びチップ

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008001739B4 (de) 2008-05-14 2016-08-18 Robert Bosch Gmbh Verfahren zum Steuern eines Zugriffs auf Bereiche eines Speichers aus mehreren Prozessen heraus und Kommunikations-Modul mit einem Nachrichten-Speicher zur Realisierung des Verfahrens
JP2014016730A (ja) * 2012-07-06 2014-01-30 Canon Inc バス調停装置、バス調停方法、及びコンピュータプログラム
CN104581172A (zh) * 2014-12-08 2015-04-29 北京中星微电子有限公司 一种实现svc宏块级算法的硬件结构
WO2017056132A1 (ja) * 2015-10-01 2017-04-06 ルネサスエレクトロニクス株式会社 半導体装置
US11143010B2 (en) 2017-06-13 2021-10-12 Schlumberger Technology Corporation Well construction communication and control
US11021944B2 (en) * 2017-06-13 2021-06-01 Schlumberger Technology Corporation Well construction communication and control
CN108984443A (zh) * 2018-06-27 2018-12-11 郑州云海信息技术有限公司 一种优先级实时调整装置及方法
JP7114515B2 (ja) * 2019-03-14 2022-08-08 国立大学法人東海国立大学機構 通信装置、通信システム及びメッセージ調停方法
US11822476B2 (en) * 2019-07-30 2023-11-21 Nippon Telegraph And Telephone Corporation Cache usage index calculation device, cache usage index calculation method, and cache usage index calculation program
CN116069715B (zh) * 2021-11-04 2025-09-05 瑞昱半导体股份有限公司 存储装置共享系统及存储装置共享方法
CN115378762B (zh) * 2022-10-25 2023-06-20 芯动微电子科技(珠海)有限公司 一种总线传输性能动态调度方法及装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5706489A (en) * 1995-10-18 1998-01-06 International Business Machines Corporation Method for a CPU to utilize a parallel instruction execution processing facility for assisting in the processing of the accessed data
US5956493A (en) * 1996-03-08 1999-09-21 Advanced Micro Devices, Inc. Bus arbiter including programmable request latency counters for varying arbitration priority
KR20040029254A (ko) * 2002-09-30 2004-04-06 마츠시타 덴끼 산교 가부시키가이샤 자원관리장치
US7191349B2 (en) * 2002-12-26 2007-03-13 Intel Corporation Mechanism for processor power state aware distribution of lowest priority interrupt
US7103735B2 (en) * 2003-11-26 2006-09-05 Intel Corporation Methods and apparatus to process cache allocation requests based on priority

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008040650A (ja) * 2006-08-03 2008-02-21 Matsushita Electric Ind Co Ltd バスアービトレーション装置
JP2008269223A (ja) * 2007-04-19 2008-11-06 Hitachi Ltd 車載情報端末
JP2008299624A (ja) * 2007-05-31 2008-12-11 Nec System Technologies Ltd 調停装置および調停方法
JP2023549525A (ja) * 2020-11-13 2023-11-27 ツォークー、テクノロジー(ベイジン)、コーポレイション、リミテッド 調停方法、装置、デバイス、記憶媒体、プログラム製品及びチップ
US12147363B2 (en) 2020-11-13 2024-11-19 Zeku Technology (Beijing) Corp., Ltd. Method and device, and non-transitory computer-readable storage medium to select memory request based on normalized clock count and timeslot values
JP7602712B2 (ja) 2020-11-13 2024-12-19 グレイター、シャイン、リミテッド 調停方法、装置、デバイス、記憶媒体、プログラム製品及びチップ

Also Published As

Publication number Publication date
CN1808412A (zh) 2006-07-26
US20060174045A1 (en) 2006-08-03

Similar Documents

Publication Publication Date Title
JP2006195867A (ja) バス調停方法及び半導体装置
AU637543B2 (en) Receiving buffer control system
JP4706720B2 (ja) Dma制御システム、印刷装置、および転送指示プログラム
US6920586B1 (en) Real-time debug support for a DMA device and method thereof
CN101331468B (zh) 利用可编程优先级值的中断控制器
KR20040012964A (ko) 캐시 메모리 버스트 싸이클 동안 버스 중재를 제어하는시스템 및 방법
US20120239372A1 (en) Efficient discrete event simulation using priority queue tagging
KR19990077646A (ko) 버스제어방법,버스제어장치및버스제어프로그램기억용기억매체
JP6138375B2 (ja) コントローラ
CN101160571B (zh) 信息处理装置以及信息处理方法
JP3317873B2 (ja) データ転送制御装置
CN120256350B (zh) 用于数据传输的方法、介质、设备和产品
CN113791892B (zh) 数据通路仲裁方法、数据通路仲裁装置及芯片
US20060277349A1 (en) Method of accessing information and system therefor
JP2009251713A (ja) キャッシュメモリ制御装置
JP4817834B2 (ja) 割り込み制御装置及び割り込み制御方法
JP4047783B2 (ja) タスク制御方法とタスク切替装置
JP2007280253A (ja) 情報処理装置及び情報処理方法
JP4953794B2 (ja) バスシステムのバス調停方法及びバスシステム
JPH07281942A (ja) 共有資源のアービトレーション方法
JP4389786B2 (ja) マイクロプロセッサの監視回路を介する汎用デジタルメッセージの伝送
JP2006215621A (ja) Dma制御装置
CN120179592B (zh) 一种多从机控制系统、方法、设备、程序产品及存储介质
JP2020140380A (ja) 半導体装置及びデバッグシステム
CN111857829B (zh) 处理器操作方法及装置以及相关产品