JP2006019729A - １層マスクエッチング方法 - Google Patents

Abstract

【課題】 電極膜／ペロブスカイト層／電極膜からなる積層体のドライエッチング処理における側壁部の残渣を低減可能なエッチング方法を提供する。
【解決手段】 基板を準備する工程、基板上に下部電極を堆積する工程、下部電極にペロブスカイト層を堆積する工程、ペロブスカイト層上に上部電極を堆積する工程、上部電極上にハードマスクを堆積する工程、ハードマスク上にフォトレジスト層を堆積してパターニングする工程、ハードマスクをエッチングする工程、Ａｒ、Ｏ_２及びＣｌ_２からなるエッチング雰囲気での第１エッチング処理により上部電極をエッチングする工程、第１エッチング処理、及び、Ａｒ及びＯ_２からなるエッチング雰囲気での第２エッチング処理からなるエッチング処理群から選択された少なくとも１つのエッチング処理によりペロブスカイト層をエッチングする工程、及び、第１エッチング処理により下部電極をエッチングする工程を有する。
【選択図】 図２

Description

本発明は、エッチング処理、つまり抵抗性ランダムアクセスメモリ（Ｒｅｓｉｓｔａｎｃｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ（ＲＲＡＭ：ＲＲＡＭはシャープ株式会社の登録商標）に適用するＰｔ電極／ＰＣＭＯ薄膜／Ｐｔ電極等の電極膜／ペロブスカイト層／電極膜からなる積層体のドライエッチング処理に関する。更に、本発明は、ＤＲＡＭ、キャパシタ、センサ、光ディスプレイ、光スイッチ、変換器、画像センサ、及び、その他の磁気装置へ適用可能である。

Ｐｒ_ｘＣａ_１−ｘＭｎＯ_３（ＰＣＭＯ）金属酸化物は、ドライエッチング処理でエッチングすることが困難である。塩素やアルゴンからなるガス成分下でのＰＣＭＯのドライエッチングが、或る程度有効ではあるが、エッチング率が非常に低く、マスクがエッチング処理により殆ど残らないため、必要のない部分までエッチングされてしまうことが報告されている。また、ＰＣＭＯ薄膜をスパッタリングする際、１００％アルゴン下でドライエッチングすると成功することもある。しかしながら、ＰＣＭＯ薄膜とマスク間の低い選択性という同様の問題が存在し、エッチングする必要のない下部層までエッチングされてしまうことが報告されている。

従来技術では、Ｐｔ電極／ＰＣＭＯ薄膜／Ｐｔ電極の積層体のエッチングにおいて、２工程またはそれ以上の複数工程の処理が行われている。しかしながら、かかる従来技術では、一旦下部電極にまで到達するとエッチングを停止させることができず、下部電極のエッチングの直接的な結果として、積層体の側壁部にエッチング残渣が生じる。

本発明は、上記問題点に鑑みてなされたもので、その目的は、電極膜／ペロブスカイト層／電極膜からなる積層体のドライエッチング処理における側壁部の残渣を低減可能なエッチング方法を提供する点にある。

本発明に係るエッチング方法は、ＰＣＭＯ等のペロブスカイト含有ＲＲＡＭに使用して電極膜／ペロブスカイト層／電極膜からなる積層体の側壁部の残渣を低減するための１層マスクエッチング方法であって、基板を準備する工程と、前記基板上に下部電極を堆積する工程と、前記下部電極にペロブスカイト層を堆積する工程と、前記ペロブスカイト層上に上部電極を堆積する工程と、前記上部電極上にハードマスクを堆積する工程と、前記ハードマスク上にフォトレジスト層を堆積してパターニングする工程と、前記ハードマスクをエッチングする工程と、Ａｒ、Ｏ_２及びＣｌ_２からなるエッチング雰囲気での第１エッチング処理により前記上部電極をエッチングする工程と、前記第１エッチング処理、及び、Ａｒ及びＯ_２からなるエッチング雰囲気での第２エッチング処理からなるエッチング処理群から選択された少なくとも１つのエッチング処理により前記ペロブスカイト層をエッチングする工程と、前記第１エッチング処理により前記下部電極をエッチングする工程と、前記ＲＲＡＭ装置を完成させる工程と、を有することを特徴とする。ここで、前記基板は、例えば、シリコン、２酸化シリコン、及び、多結晶シリコンからなる基板群から選択され、ペロブスカイト層は、例えば、Ｐｒ_ｘＣａ_１−ｘＭｎＯ_３（ＰＣＭＯ）層である。

本発明に係るエッチング方法の目的は、１層ハードマスクによるＰｔ電極／ＰＣＭＯ薄膜／Ｐｔ電極の積層体をドライエッチングする方法を提供することにある。

また、本発明に係るエッチング方法の他の目的は、完全な側壁と領域を形成可能なＰＣＭＯ含有積層体のドライエッチング処理を提供することにある。

更に、本発明に係るエッチング方法の他の目的は、ハードマスクと下部層間において高い選択性を有するドライエッチング処理を提供することにある。

上述の本発明に係るエッチング方法の要旨と目的は、本発明の本質を簡単に理解するために提供されたものである。図面を参照した発明を実施するための最良の形態の詳細な説明により、本発明の更なる理解が得られる。

本発明に係るエッチング方法（適宜、「本発明方法」と称す。）は、Ｐｔ／Ｐｒ_ｘＣａ_１−ｘＭｎＯ_３（ＰＣＭＯ）／Ｐｔ積層体のような、電極膜／ペロブスカイト層／電極膜の積層体に対するエッチングの問題点を解決し、エッチング処理中に形成される積層体側壁部の残渣を最小限にする。本発明方法では、２つのエッチング処理が、Ｐｔ／ＰＣＭＯ／Ｐｔ積層体のエッチング中に交替に実行される。第１エッチング処理は、Ａｒ、Ｏ_２、Ｃｌ_２の混合ガス中で行われ、このＣｌ_２はＢＣｌ_３、ＣＣｌ_４、ＳｉＣｌ_４やそれを組み合わせたものに置換してもよい。この第１エッチング処理においては、比較的速い速度で白金がエッチングされるので、積層体側壁部の残渣の生成が少ない。白金や他のイリジウムやルテニウムのような貴金属類が、上部電極及び下部電極の両方に使用されるケースでは、この第１エッチング処理は、上部電極をエッチングし、更に、下部電極へエッチング処理が到達するときに、ＰＣＭＯ膜の最終部分をエッチングするのに特に適している。この第１エッチング処理は、貴金属の下部電極のエッチングにも使用できる。

第２エッチング処理では、ＡｒやＯ_２の混合ガスが使用され、本質的にはスパッタリング処理である。しかしながら、第２エッチング処理は、第１エッチング処理よりもＳｉＮにおけるエッチング速度がかなり遅いため、Ｐｔ／ＰＣＭＯ／ＳｉＮ／Ｐｔ積層体の部分としてＳｉＮ層が形成される場合、ＳｉＮ層はエッチングストップ層として使用することができる。第２エッチング処理は、特にＳｉＮや他の適したエッチングストップ層が提供される場合において、下部電極へエッチング処理が到達するときに、ＰＣＭＯ膜の最終部分をエッチングするのに使用してもよい。

本発明方法でエッチングされるＲＲＡＭ装置は、以下の手順で形成される。以下において、図１と図２を参照して当該手順を説明する。

最初にシリコン、シリコン酸化物、或いは、多結晶シリコンからなる基板１０を準備し（ステップ＃１０）、そして、本発明方法の幾つかの実施態様として、Ｔａ、ＴａＮ、Ｔｉ、ＴｉＮ、ＴｉＡｌＮ、ＴａＡｌＮ、ＴｉＳｉＮ、ＴａＳｉＮ、或いは、ＴｉＡｌのバリア層、または、その上にエッチングストップ層を設けたバリア層１２を堆積する（ステップ＃１２）。Ｐｔ、Ｉｒ、Ｒｕ、ＩｒＯ_２、ＲｕＯ_２、或いは、Ｙ_ｘＢａ_２Ｃｕ_３Ｏ_７−ｘ（ＹＢＣＯ）からなる下部電極１４を基板上に直接またはバリア層１２上に堆積する（ステップ＃１４）。例えば、ＰＣＭＯ等のペロブスカイト薄膜１６を下部電極１４上に堆積する（ステップ＃１６）。Ｐｔ、Ｉｒ、Ｒｕ、或いは、それらの導電性酸化物からなる上部電極１８を、ＰＣＭＯ薄膜１６上に堆積する（ステップ＃１８）。上部電極１８の膜厚は約１０ｎｍ〜３００ｎｍである。例えば、約５ｎｍ〜５０ｎｍの膜厚のＴｉ等の付加的な粘着膜２０を、上部電極１８とハードマスク２２間の粘着性を維持するために使用してもよい（ステップ＃２０）。ＴｉＮ、ＴｉＯ_２、Ｔａ、ＴａＮ、ＴｉＡｌＮ，ＴａＡｌＮ，ＴｉＳｉＮ，ＴａＳｉＮ、或いは、ＴｉＡｌ等のハードマスク２２を、上部電極１８上に堆積する（ステップ＃２２）。該ハードマスク２２の厚さは、約１０ｎｍ〜３００ｎｍである。それから、フォトレジスト２４を、ハードマスク２２上に堆積し、所望のパターンに現像する。ハードマスク２２が従来のエッチング処理によりエッチングされた後、フォトレジスト層を取り除き、上部電極／ＰＣＭＯ薄膜／下部電極の積層体をエッチングするためにウェハを準備する。

上部電極１８のエッチング（ステップ＃２６）には、Ａｒ、Ｏ_２、Ｃｌ_２の混合ガス成分を使用した第１エッチング処理（ステップ＃２８）が含まれる。該Ｃｌ_２は、ＢＣｌ_３，ＣＣｌ_４、ＳｉＣｌ_４、或いは、これらの組み合わせからなるものであってもよい。総ガス流量は、約２０ｓｃｃｍ〜１００ｓｃｃｍの範囲内であるが、より好ましくは、約４０ｓｃｃｍ〜７０ｓｃｃｍの範囲内である。第１エッチング処理における処理圧力は、約０．１３３３２２Ｐａ〜６．６６６１Ｐａ（約１ｍｔｏｒｒ〜５０ｍｔｏｒｒ）の範囲内であるが、より好ましくは約０．３９９９６６Ｐａ〜１．３３３２２Ｐａ（約３ｍｔｏｒｒ〜１０ｍｔｏｒｒ）の範囲内である。エッチングマイクロ波出力は約４００Ｗ〜１０００Ｗであって、基板ＲＦバイアス出力は、１０Ｗ〜１００Ｗの範囲内である。基板温度は約−５０℃〜５００℃の範囲内のどこかに維持するとよい。ガス成分の酸素含有率は、約１％〜５０％の範囲内であるが、より好ましくは約５％〜３０％の範囲内である。ガス成分のＡｒ含有率は、約５％〜８０％の範囲内であるが、より好ましくは約４０％〜８０％の範囲内である。

上部電極のエッチング処理後、ＰＣＭＯ薄膜１６のエッチング（ステップ＃３０）に同様のエッチング処理が使用できる。ＰＣＭＯ薄膜１６をエッチングするためには、２工程またはそれ以上の複数工程のエッチング処理を実行することが好ましい。第１エッチング処理（ステップ＃２８）では、殆どのＰＣＭＯ薄膜を取り除くためにＡｒ、Ｃｌ_２、Ｏ_２エッチングガス成分を使用する。第２エッチング処理（ステップ＃３２）では、ＰＣＭＯ薄膜１６の残部を取り除くために、ＡｒとＯ_２のみのガス雰囲気のみ使用する。第２エッチング処理では、総ガス流量は約２０ｓｃｃｍ〜１００ｓｃｃｍの範囲内であるが、より好ましくは、約４０ｓｃｃｍ〜７０ｓｃｃｍの範囲内である。第２エッチング処理における処理圧力は、約０．１３３３２２Ｐａ〜６．６６６１Ｐａ（約１ｍｔｏｒｒ〜５０ｍｔｏｒｒ）の範囲内であるが、より好ましくは、約０．３９９９６６Ｐａ〜１．３３３２２０Ｐａ（約３ｍｔｏｒｒ〜１０ｍｔｏｒｒ）の範囲内である。エッチングマイクロ波出力は約４００Ｗ〜１０００Ｗ、基板ＲＦバイアス出力は、約１０Ｗ〜１００Ｗの範囲内にする。基板温度は約−５０℃〜５００℃の範囲内の何れかにで維持するとよい。これらの２つのエッチング処理工程は、比較的短い時間でエッチング工程を使用するのに必要な回数で、交替に実行されるのがよい。Ａｒ、Ｃｌ_２、Ｏ_２エッチングガス成分は、Ａｒ及びＯ_２のみのガス雰囲気の場合と比べて、エッチング率が高くなる。しかしながら、ＡｒとＯ_２のみのガス雰囲気では、Ａｒ、Ｃｌ_２、Ｏ_２ガス成分の場合と比べて、側壁やフィールド上の残渣がより低減される。

本発明方法における２つのエッチング処理は、上部電極の所望部分とＰＣＭＯ層の一部を除去するために、交替に実行されるが、第２エッチング処理（ＡｒとＯ_２のみ）は、ＰＣＭＯ層の最後に残された部分を除去し、側壁残渣を少なくするために実行されるべきである。しかしながら、下部電極がＰｔ、Ｉｒ、Ｒｕ、ＩｒＯ_２、ＲｕＯ_２、或いは、ＹＢＣＯにより形成されるのであれば、当該材料群の組み合わせにおいて側壁残渣をより少なくすることができる第１エッチング処理（Ａｒ、Ｏ_２、Ｃｌ_２）が、ＰＣＭＯ層の最終部分と下部電極の両方をエッチングするのにより適している。

バリア層１２に、ＳｉＮ、ＳｉＯ_２、Ｔｉ、ＴｉＮ、ＴｉＯ_２、ＨｆＯ_２、ＺｒＯ_２等のエッチングストップ層が存在する場合、エッチングストップ層上のＰＣＭＯ層の最終部分を除去するには、第２エッチング処理のエッチングガス成分がより好ましい。何故なら、バリア層材料上において当該ガス成分のエッチング速度が遅いためで、この場合には、第１処理でのガス成分でエッチングを速く行うよりも側壁残渣の堆積がより少なくなるからである。ＰＣＭＯ薄膜１６がエッチングされた後、下部電極１４が、上部電極のエッチングで使用したのと同様の処理でエッチングされる（ステップ＃３４）。

上部電極／ＰＣＭＯ薄膜／下部電極の積層体がエッチングされた後、ハードマスク２４とバリア層１２は標準的なエッチング処理によりエッチングされる（ステップ＃３６）。例えば、Ｔｉ／ＴｉＮ／Ｐｔ（下部電極）／ＰＣＭＯ／Ｐｔ（上部電極）／Ｔｉ／ＴｉＮなる積層体のように、略同じ膜厚の同じ材料をハードマスクとバリア層を使用するのが好ましい。何故なら、ハードマスクとバリア層は、単一処理でエッチングされるからである。他方、もしハードマスクとバリア層が同じ材料で形成されないのであれば、２工程のエッチング処理が必要である。

本発明方法における他の実施形態においては、装置の構造上、ハードマスク層が上部電極の上に残ってもよいのであれば、そのままでも構わない。本発明方法の他の実施形態においては、下部電極上に堆積する前にバリア層はパターンニングしておいてもよい。これにより、バリア層の除去に別途必要となる余分なエッチング処理を省くことができる。

本発明方法のドライエッチング処理は、Ｉｒ／ＰＣＭＯ／Ｉｒ、Ｒｕ／ＰＣＭＯ／Ｒｕ、ＩｒＯ_２／ＰＣＭＯ／ＩｒＯ_２、及び、ＲｕＯ_２／ＰＣＭＯ／ＲｕＯ_２等のキャパシタに適用することができる。

本発明方法により作製した装置及びその性能の一例について説明する。エッチングシステムは最先端の高密度プラズマ反応器であればよい。例えば、電子サイクロトロン共鳴（ＥＡＲ）プラズマ反応器が挙げられる。この場合、プラズマにおけるイオン密度やイオンエネルギは、ＥＡＲマイクロ波出力とＲＦバイアス出力の調整により独立して制御される。ガス成分はＡｒ（４０％〜８０％）、Ｏ_２（５％〜３０％）、Ｃｌ_２（３０％〜５０％）である。処理圧力は、約０．３９９９６６Ｐａ〜１．３３３２２０Ｐａ（約３ｍｔｏｒｒ〜１０ｍｔｏｒｒ）の範囲内で、マイクロ波出力は約５００Ｗ〜８００Ｗであって、基板ＲＦバイアス出力は、１００Ｗ〜４００Ｗの範囲内である。エッチング処理は、３つの工程で完了する。第１工程には、Ｃｌ_２、Ａｒ、Ｏ_２ガス雰囲気での第１エッチング処理によるＰｔ上部電極のエッチングが含まれる。第２工程には、ＰＣＭＯのバルク部分をエッチングためにＣｌ_２＋Ａｒ＋Ｏ_２ガスを使用する処理と、Ａｒ／Ｏ_２の比率の範囲が（約９０〜５０％／約１０〜５０％）でのオーバーエッチング工程つまり第２エッチング処理のためにＡｒとＯ_２ガスを使用する処理とを交替で使用し、ＰＣＭＯ薄膜をエッチングすることが含まれる。第３工程には、上部電極をエッチングするのと同様の処理により、下部電極をエッチングすることが含まれる。上記３つの工程以外の第４工程は、任意の追加工程であるが、当該第４工程には、標準的なエッチング処理によりハードマスクとバリア層をエッチングすることが含まれる。図３では、下部電極の表面上でエッチングが停止した、Ｐｔ／ＰＣＭＯ／Ｐｔ積層体のエッチング断面図を示す。図４では、Ｔｉバリア層でエッチングが停止したＰｔ／ＰＣＭＯ／Ｐｔ積層体のエッチング断面図を示す。

更に、本発明方法における別の実施形態よれば、ＴｉＮ、ＴｉＯ_２、Ｔａ、ＴａＮ、ＴｉＡｌＮ，ＴａＡｌＮ，ＴｉＳｉＮ，ＴａＳｉＮ、或いは、ＴｉＡｌが、Ｐｔ／ＰＣＭＯ／Ｐｔ等の上部電極／ＰＣＭＯ／下部電極の全てを重ねてエッチングする１層ハードマスクとして使用できる。

以上、ＲＲＡＭに適用するための１層マスクＰｔ／ＰＣＭＯ／Ｐｔ積層体エッチング処理につき詳細に説明した。尚、本発明方法は、上記実施形態に限定されるものではなく、特許請求の範囲で規定される本願発明の技術的範囲内において、適宜変更及び変形が可能である。

本発明に係る１層マスクエッチング方法でエッチングされるＲＲＡＭ装置の一実施形態を示す断面図 本発明に係る１層マスクエッチング方法の一実施形態による処理手順を示す工程ブロック図 本発明に係る１層マスクエッチング方法でエッチングされたＴｉＮ（８０ｎｍ）／Ｐｔ（５０ｎｍ）／ＰＣＭＯ（１５０ｎｍ）／Ｐｔ（１５０ｎｍ）／Ｔｉ／Ｓｉのエッチング断面図 本発明に係る１層マスクエッチング方法でエッチングされたＴｉＮ（８０ｎｍ）／Ｐｔ（１２０ｎｍ）／ＰＣＭＯ（１８０ｎｍ）／Ｐｔ（１００ｎｍ）／Ｔｉ／Ｓｉのエッチング断面図

符号の説明

１０： 基板
１２： バリア層またはエッチングストップ層を含むバリア層
１４： 下部電極
１６： ＰＣＭＯ層
１８： 上部電極
２０： 粘着層
２２： ハードマスク
２４： フォトレジスト

Claims (26)

1. ペロブスカイト含有ＲＲＡＭに使用して積層体側壁部の残渣を低減するための１層マスクエッチング方法であって、
   基板を準備する工程と、
   前記基板上に下部電極を堆積する工程と、
   前記下部電極にペロブスカイト層を堆積する工程と、
   前記ペロブスカイト層上に上部電極を堆積する工程と、
   前記上部電極上にハードマスクを堆積する工程と、
   前記ハードマスク上にフォトレジスト層を堆積してパターニングする工程と、
   前記ハードマスクをエッチングする工程と、
   Ａｒ、Ｏ_２及びＣｌ_２からなるエッチング雰囲気での第１エッチング処理により前記上部電極をエッチングする工程と、
   前記第１エッチング処理、及び、Ａｒ及びＯ_２からなるエッチング雰囲気での第２エッチング処理からなるエッチング処理群から選択された少なくとも１つのエッチング処理により前記ペロブスカイト層をエッチングする工程と、
   前記第１エッチング処理により前記下部電極をエッチングする工程と、
   前記ＲＲＡＭ装置を完成させる工程と、を有することを特徴とする１層マスクエッチング方法。
2. 前記第１エッチング処理が、
   Ｃｌ_２、ＢＣｌ_３、ＣＣｌ_４、及び、ＳｉＣｌ_４、或いは、これらの組み合わせからなるＣｌ含有ガス群から選択される少なくとも１つのＣｌ含有ガスであって、前記Ｃｌ含有ガスの成分中のＡｒ比率が約５％〜８０％の範囲内で、前記Ｃｌ含有ガスの成分中のＯ_２比率が約１％〜５０％の範囲内であるＣｌ含有ガスを、
   約２０ｓｃｃｍ〜１００ｓｃｃｍの範囲内の総ガス流量、約０．１３３３２２Ｐａ〜６．６６６１Ｐａ（約１ｍｔｏｒｒ〜５０ｍｔｏｒｒ）の反応室圧力、約４００Ｗ〜１０００Ｗの範囲内のエッチングマイクロ波出力、約１０Ｗ〜１０００Ｗの範囲内の基板ＲＦバイアス出力、及び、約−５０℃〜５００℃の範囲内の基板温度で、使用することを特徴とする請求項１に記載の１層マスクエッチング方法。
3. 前記下部電極を堆積する工程が、貴金属と前記貴金属の酸化物からなる電極材料群から選択される下部電極を堆積する工程を有し、
   前記ペロブスカイト層の最終部分を前記第１エッチング処理によりエッチングする工程を有することを特徴とする請求項２に記載の１層マスクエッチング方法。
4. 前記第２エッチング処理が、
   Ａｒ比率が約５０％〜９０％の範囲内で、Ｏ_２比率が約１０％〜５０％の範囲内で、約２０ｓｃｃｍ〜１００ｓｃｃｍの範囲内の総ガス流量、約０．１３３３２２Ｐａ〜６．６６６１Ｐａ（約１ｍｔｏｒｒ〜５０ｍｔｏｒｒ）の反応室圧力、約４００Ｗ〜１０００Ｗの範囲内のエッチングマイクロ波出力、約１０Ｗ〜１０００Ｗの範囲内の基板ＲＦバイアス出力、及び、約−５０℃〜５００℃の範囲内の基板温度で、処理されることを特徴とする請求項１に記載の１層マスクエッチング方法。
5. エッチングストップ層を前記下部電極上に堆積する工程を、更に有し、
   前記ペロブスカイト層を堆積する工程が、前記ペロブスカイト層の最終部分を前記第２エッチング処理によりエッチングする工程を有することを特徴とする請求項４に記載の１層マスクエッチング方法。
6. 前記ペロブスカイト層をエッチングする工程が、複数のエッチング処理工程を有し、
   前記第１エッチング処理と前記第２エッチング処理が交替に実行されることを特徴とする請求項１に記載の１層マスクエッチング方法。
7. 前記基板を準備する工程後に、前記基板上にバリア層を堆積する工程を更に有し、
   前記下部電極を堆積する工程が、前記バリア層上に前記下部電極を堆積する工程を有することを特徴とする請求項１に記載の１層マスクエッチング方法。
8. 前記上部電極を堆積する工程後に、前記上部電極上に粘着層を堆積する工程を更に有し、
   前記ハードマスクを堆積する工程が、前記粘着層上にハードマスクを堆積する工程を有することを特徴とする請求項１に記載の１層マスクエッチング方法。
9. 前記ハードマスクが前記ＲＲＡＭ装置内に残置されることを特徴とする請求項１に記載の１層マスクエッチング方法。
10. ＰＣＭＯ含有ＲＲＡＭに使用して積層体側壁部の残渣を低減するための１層マスクエッチング方法であって、
    シリコン、２酸化シリコン、及び、多結晶シリコンからなる基板群から選択される基板を準備する工程と、
    前記基板上に下部電極を堆積する工程と、
    前記下部電極にＰＣＭＯ層を堆積する工程と、
    前記ＰＣＭＯ層上に上部電極を堆積する工程と、
    前記上部電極上にハードマスクを堆積する工程と、
    前記ハードマスク上にフォトレジスト層を堆積してパターニングする工程と、
    前記ハードマスクをエッチングする工程と、
    Ａｒ、Ｏ_２及びＣｌ_２からなるエッチング雰囲気での第１エッチング処理により前記上部電極をエッチングする工程と、
    前記第１エッチング処理、及び、Ａｒ及びＯ_２からなるエッチング雰囲気での第２エッチング処理からなるエッチング処理群から選択された少なくとも１つのエッチング処理により前記ＰＣＭＯ層をエッチングする工程と、
    前記第１エッチング処理により前記下部電極をエッチングする工程と、
    前記ＲＲＡＭ装置を完成させる工程と、を有することを特徴とする１層マスクエッチング方法。
11. 前記第１エッチング処理が、
    Ｃｌ_２、ＢＣｌ_３、ＣＣｌ_４、及び、ＳｉＣｌ_４、或いは、これらの組み合わせからなるＣｌ含有ガス群から選択される少なくとも１つのＣｌ含有ガスであって、前記Ｃｌ含有ガスの成分中のＡｒ比率が約５％〜８０％の範囲内で、前記Ｃｌ含有ガスの成分中のＯ_２比率が約１％〜５０％の範囲内であるＣｌ含有ガスを、
    約２０ｓｃｃｍ〜１００ｓｃｃｍの範囲内の総ガス流量、約０．１３３３２２Ｐａ〜６．６６６１Ｐａ（約１ｍｔｏｒｒ〜５０ｍｔｏｒｒ）の反応室圧力、約４００Ｗ〜１０００Ｗの範囲内のエッチングマイクロ波出力、約１０Ｗ〜１０００Ｗの範囲内の基板ＲＦバイアス出力、及び、約−５０℃〜５００℃の範囲内の基板温度で、使用することを特徴とする請求項１０に記載の１層マスクエッチング方法。
12. 前記下部電極を堆積する工程が、貴金属と前記貴金属の酸化物からなる電極材料群から選択される下部電極を堆積する工程を有し、
    前記ＰＣＭＯ層の最終部分を前記第１エッチング処理によりエッチングする工程を有することを特徴とする請求項１１に記載の１層マスクエッチング方法。
13. 前記第２エッチング処理が、
    Ａｒ比率が約５０％〜９０％の範囲内で、Ｏ_２比率が約１０％〜５０％の範囲内で、約２０ｓｃｃｍ〜１００ｓｃｃｍの範囲内の総ガス流量、約０．１３３３２２Ｐａ〜６．６６６１Ｐａ（約１ｍｔｏｒｒ〜５０ｍｔｏｒｒ）の反応室圧力、約４００Ｗ〜１０００Ｗの範囲内のエッチングマイクロ波出力、約１０Ｗ〜１０００Ｗの範囲内の基板ＲＦバイアス出力、及び、約−５０℃〜５００℃の範囲内の基板温度で、処理されることを特徴とする請求項１０に記載の１層マスクエッチング方法。
14. エッチングストップ層を前記下部電極上に堆積する工程を、更に有し、
    前記ＰＣＭＯ層を堆積する工程が、前記ＰＣＭＯ層の最終部分を前記第２エッチング処理によりエッチングする工程を有することを特徴とする請求項１３に記載の１層マスクエッチング方法。
15. 前記ＰＣＭＯ層をエッチングする工程が、複数のエッチング処理工程を有し、
    前記第１エッチング処理と前記第２エッチング処理が交替に実行されることを特徴とする請求項１０に記載の１層マスクエッチング方法。
16. 前記基板を準備する工程後に、前記基板上にバリア層を堆積する工程を更に有し、
    前記下部電極を堆積する工程が、前記バリア層上に前記下部電極を堆積する工程を有することを特徴とする請求項１０に記載の１層マスクエッチング方法。
17. 前記上部電極を堆積する工程後に、前記上部電極上に粘着層を堆積する工程を更に有し、
    前記ハードマスクを堆積する工程が、前記粘着層上にハードマスクを堆積する工程を有することを特徴とする請求項１０に記載の１層マスクエッチング方法。
18. 前記ハードマスクが前記ＲＲＡＭ装置内に残置されることを特徴とする請求項１０に記載の１層マスクエッチング方法。
19. ＰＣＭＯ含有ＲＲＡＭに使用して積層体側壁部の残渣を低減するための１層マスクエッチング方法であって、
    シリコン、２酸化シリコン、及び、多結晶シリコンからなる基板群から選択される基板を準備する工程と、
    前記基板上に、Ｐｔ、Ｉｒ、Ｒｕ、ＩｒＯ_２、ＲｕＯ_２、及び、Ｙ_ｘＢａ_２Ｃｕ_３Ｏ_７−ｘからなる電極材料群から選択される材料の下部電極を堆積する工程と、
    前記下部電極にＰＣＭＯ層を堆積する工程と、
    前記ＰＣＭＯ層上に、Ｐｔ、Ｉｒ、Ｒｕ、及び、それらの導電性酸化物からなる電極材料群から選択される材料で形成される上部電極を堆積する工程と、
    前記上部電極上に、ＴｉＮ、ＴｉＯ_２、Ｔａ、ＴａＮ、ＴｉＡｌＮ、ＴａＡｌＮ、ＴｉＳｉＮ、ＴａＳｉＮ、及び、ＴｉＡｌからなる材料群から選択される材料で形成されるハードマスクを堆積する工程と、
    前記ハードマスク上にフォトレジスト層を堆積してパターニングする工程と、
    前記ハードマスクをエッチングする工程と、
    Ａｒ、Ｏ_２及びＣｌ_２からなるエッチング雰囲気での第１エッチング処理により前記上部電極をエッチングする工程と、
    前記第１エッチング処理、及び、Ａｒ及びＯ_２からなるエッチング雰囲気での第２エッチング処理からなるエッチング処理群から選択された少なくとも１つのエッチング処理により前記ＰＣＭＯ層をエッチングする工程と、
    前記第１エッチング処理により前記下部電極をエッチングする工程と、
    前記ＲＲＡＭ装置を完成させる工程と、を有することを特徴とする１層マスクエッチング方法。
20. 前記第１エッチング処理が、
    Ｃｌ_２、ＢＣｌ_３、ＣＣｌ_４、及び、ＳｉＣｌ_４、或いは、これらの組み合わせからなるＣｌ含有ガス群から選択される少なくとも１つのＣｌ含有ガスであって、前記Ｃｌ含有ガスの成分中のＡｒ比率が約５％〜８０％の範囲内で、前記Ｃｌ含有ガスの成分中のＯ_２比率が約１％〜５０％の範囲内であるＣｌ含有ガスを、
    約２０ｓｃｃｍ〜１００ｓｃｃｍの範囲内の総ガス流量、約０．１３３３２２Ｐａ〜６．６６６１Ｐａ（約１ｍｔｏｒｒ〜５０ｍｔｏｒｒ）の反応室圧力、約４００Ｗ〜１０００Ｗの範囲内のエッチングマイクロ波出力、約１０Ｗ〜１０００Ｗの範囲内の基板ＲＦバイアス出力、及び、約−５０℃〜５００℃の範囲内の基板温度で、使用することを特徴とする請求項１９に記載の１層マスクエッチング方法。
21. 前記下部電極を堆積する工程が、貴金属と前記貴金属の酸化物からなる電極材料群から選択される下部電極を堆積する工程を有し、
    前記ＰＣＭＯ層の最終部分を前記第１エッチング処理によりエッチングする工程を有することを特徴とする請求項２０に記載の１層マスクエッチング方法。
22. 前記第２エッチング処理が、
    Ａｒ比率が約５０％〜９０％の範囲内で、Ｏ_２比率が約１０％〜５０％の範囲内で、約２０ｓｃｃｍ〜１００ｓｃｃｍの範囲内の総ガス流量、約０．１３３３２２Ｐａ〜６．６６６１Ｐａ（約１ｍｔｏｒｒ〜５０ｍｔｏｒｒ）の反応室圧力、約４００Ｗ〜１０００Ｗの範囲内のエッチングマイクロ波出力、約１０Ｗ〜１０００Ｗの範囲内の基板ＲＦバイアス出力、及び、約−５０℃〜５００℃の範囲内の基板温度で、処理されることを特徴とする請求項１９に記載の１層マスクエッチング方法。
23. エッチングストップ層を前記下部電極上に堆積する工程を、更に有し、
    前記ＰＣＭＯ層を堆積する工程が、前記ＰＣＭＯ層の最終部分を前記第２エッチング処理によりエッチングする工程を有することを特徴とする請求項２２に記載の１層マスクエッチング方法。
24. 前記ＰＣＭＯ層をエッチングする工程が、複数のエッチング処理工程を有し、
    前記第１エッチング処理と前記第２エッチング処理が交替に実行されることを特徴とする請求項１９に記載の１層マスクエッチング方法。
25. 前記基板を準備する工程後に、前記基板上にバリア層を堆積する工程を更に有し、
    前記下部電極を堆積する工程が、前記バリア層上に前記下部電極を堆積する工程を有し、
    前記バリア層が、Ｔａ、ＴａＮ、ＴｉＮ、ＴｉＯ_２、ＴｉＡｌＮ、ＴａＡｌＮ、ＴｉＳｉＮ、ＴａＳｉＮ、及び、ＴｉＡｌからなる材料群から選択される材料で形成されることを特徴とする請求項１９に記載の１層マスクエッチング方法。
26. 前記上部電極を堆積する工程後に、前記上部電極上に粘着層を堆積する工程を更に有し、
    前記ハードマスクを堆積する工程が、前記粘着層上にハードマスクを堆積する工程を有し、
    前記粘着層がＴｉで形成され、
    前記ハードマスクが前記ＲＲＡＭ装置内に残置されることを特徴とする請求項１９に記載の１層マスクエッチング方法。